CN107454979A - 薄膜晶体管制造方法、tft阵列基板及柔性显示屏 - Google Patents

薄膜晶体管制造方法、tft阵列基板及柔性显示屏 Download PDF

Info

Publication number
CN107454979A
CN107454979A CN201680015887.9A CN201680015887A CN107454979A CN 107454979 A CN107454979 A CN 107454979A CN 201680015887 A CN201680015887 A CN 201680015887A CN 107454979 A CN107454979 A CN 107454979A
Authority
CN
China
Prior art keywords
layer
gate insulator
grid
active layer
base board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680015887.9A
Other languages
English (en)
Other versions
CN107454979B (zh
Inventor
赵继刚
袁泽
余晓军
魏鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Publication of CN107454979A publication Critical patent/CN107454979A/zh
Application granted granted Critical
Publication of CN107454979B publication Critical patent/CN107454979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种薄膜晶体管制造方法及TFT阵列基板,TFT阵列基板包括柔性基板(10)、叠设于柔性基板(10)表面的栅极(12)、覆盖所述栅极(12)的栅极绝缘层(14)、叠设于所述栅极绝缘层(14)上的有源层(16)、设于柔性基板(10)表面的且位于所述栅极绝缘层(14)相对两侧的平坦层(18)、源极(19)及漏极(20),所述平坦层(18)与所述栅极绝缘层(14)连接,所述源极(19)与漏极(20)均形成于所述有源层(16)及所述平坦层(18)上;所述源极(19)与漏极(20)之间间隔设置。还提供一种柔性显示屏。

Description

薄膜晶体管制造方法、TFT阵列基板及柔性显示屏
技术领域
本发明涉及薄膜晶体管的制造领域,尤其涉及一种薄膜晶体管制造方法、TFT阵列基板及柔性显示屏。
背景技术
目前薄膜晶体管(Thin-filmtransistors,TFT)阵列基板被广泛应用于不同类型的显示装置中,如柔性显示屏、LCD或OLED显示屏。薄膜晶体管中高质量的栅极绝缘层是实现TFT阵列基板的好的电学稳定性、较小的泄露电流等重要参数的关键,因此栅极绝缘层通常选择无机材料制成,比如使用SiNx或者SiOx通过化学气相沉淀形成。当TFT阵列基板在应用于柔性显示屏,随着柔性基板的弯曲,其上的TFT膜层结构会对应地受到拉应力与压应力,结构中如有多层膜的搭接,如源漏极、栅极绝缘层等存在高度差,造成的爬坡结构,则应力情况更为复杂,常出现较大的局部应力。由于构成栅极绝缘层通常采用无机材料,其力学性质与性能导致在承受应力的情况下,容易破碎而产生开裂现象,因此影响阵列基板底层及其它层结构。
发明内容
本发明实施例提供一种薄膜晶体管制造方法及阵列基板,用以解决栅极绝缘层存在高度差的爬坡结构在受到应力时产生破碎影响其它层结构的技术问题。
本发明提供一种薄膜晶体管制造方法,所述方法包括:
在柔性基板上形成栅极;
在所述栅极及所述柔性基板上形成栅极绝缘层、有源层和平坦化层,其中所述平坦化形成于所述栅极绝缘层、和有源层两侧,其中,所述平坦化层与所述栅极绝缘层相对柔性基板表面的厚度相同;以及
在所述有源层及平坦化层上沉积金属层,图案化所述金属层以形成源极及漏极。
本申请所述的TFT阵列基板包括柔性基板、叠设于柔性基板表面的栅极、覆盖所述栅极的栅极绝缘层、叠设于所述栅极绝缘层上的有源层、设于柔性基板表面的且位于所述栅极绝缘层相对两侧的平坦层、源极及漏极,所述平坦层与所述栅极绝缘层连接,所述源极与漏极均形成于所述有源层及所述平坦层上;所述源极与漏极之间间隔设置。
本申请所述的柔性显示屏包括所述的阵列基板,以及有机发光膜层、封装层、触控基板、光学膜基板等显示模组。。
本发明所述的薄膜晶体管在制造过程中,在栅极绝缘层两侧形成平坦层以提高源极与漏极平整度,减小栅极绝缘层受应力程度。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明第一实施例提供的薄膜晶体管制步骤图。
图2至图8是图1所示的薄膜晶体管制造方法的各个制造流程的截面示意图。
图9是本发明所述的薄膜晶体管结构示意图。
图10是本发明第二实施例的薄膜晶体管制造方法步骤图。
图11-图14是第二实施例的薄膜晶体管制造方法的不同于第一实施例的制造流程的截面示意图。
具体实施方式
下面将结合本发明实施方式中的附图,对本发明实施方式中的技术方案进行清楚、完整地描述。
本发明提供了薄膜晶体管、TFT阵列基板及柔性显示屏,所述薄膜晶体管可以用于液晶显示屏或者有机显示屏中。本发明实施例涉及的柔性显示屏用于但不限于手机、平板电脑、掌上电脑、个人数字助理(Personal Digital Assistant,PDA)或电子阅读器等,本发明实施例对此不作具体限定。
本发明提供一种薄膜晶体管制造方法,所述方法包括:
在柔性基板上形成栅极;
在所述栅极及所述柔性基板上形成栅极绝缘层、有源层和平坦化层,其中所述平坦化形成于所述栅极绝缘层、和有源层两侧,其中,所述平坦化层与所述栅极绝缘层相对柔性基板表面的厚度相同;以及
在所述有源层及平坦化层上沉积金属层,图案化所述金属层以形成源极及漏极。
具体实施例详细步骤结合参阅图1及图2-7进行说明:
步骤S1:提供一玻璃基板30,并在所述玻璃基板30表面铺设柔性基板10。所述柔性基板10包括基板本身(材料可为有机聚合物)以及基板上的阻隔层或缓冲层。本实施例中所述柔性基板10可以为聚酰亚胺或者聚萘二甲酸乙二醇酯制成。所述柔性基板10与玻璃基板30为可分离式结构。
如图3,步骤S2:在所述柔性基板10的表面上形成栅极12。所述栅极为金属材料涂于柔性基板10的表面上再通过图案化工艺形成。
步骤S3:在所述栅极及所述柔性基板上形成栅极绝缘层有源层和平坦化层。其中所述平坦化形成于所述栅极绝缘层、和有源层两侧,其中,所述平坦化层背向所述柔性基板的表面与所述栅极绝缘层背向柔性基板的表面平齐。
具体为如图4,在所述栅极12及所述柔性基板10表面形成覆盖所述栅极12的绝缘层101及层叠于绝缘层101上的半导体层102;其中,本实施例的绝缘层101采用无机材料制成,所以为非平坦化结构。图案化所述绝缘层101和半导体层102,使所述绝缘层101形成所述栅极绝缘层14,使所述半导体层102形成所述有源层16,并且露出所述柔性基板的位于所述栅极绝缘层相对两侧的第一表面和第二表面(图未标)。
具体一并参阅图5,步骤S3具体包括:步骤S31,在所述半导体层101上形成一光掩模;
步骤S32,图案化所述光掩模,去除光掩模两侧部分,形成剩余光掩模,所述剩余光掩模覆盖所述栅极并露出所述栅极两侧位置的半导体层;
步骤S33,图案化露出的半导体层部分及被所述半导体层遮盖的绝缘层,以形成所述的栅极绝缘层14及有源层16;
步骤S34,去除剩余光掩模。本步骤中图案化露出的半导体层部分及被所述半导体层遮盖的绝缘层,使用同一道光罩、蚀刻、显影等构图方式一次形成栅极绝缘层14及有源层16,并且有源层16位于栅极绝缘层14上方并正投影于栅极绝缘层14。与现有技术相比,同时形成栅极绝缘层14及有源层16,节省了一道光罩工艺。其中,所述半导体层的材料为氧化铟镓锌(IGZO)、氧化锌(ZnO)、氧化铟锌(InZnO)或氧化锌锡(ZnSnO)中的一种或多种;或者为低温多晶硅材料或者多晶硅材料。所述栅极绝缘层14采用氧化硅(SiOx)、氮化硅(SiNx)与氮氧化硅(SiNxOy)中的一种制成或者多种混合形成。
步骤S3在所述栅极及所述柔性基板上形成栅极绝缘层、有源层和平坦化层”还包括:
在所述柔性基板的第一表面、第二表面及有源层上形成有机层;
图案化所述有机层形成平坦化层,并露出所述有源层。
具体参阅图6,在所述栅极绝缘层14相对两侧的所述柔性基板10第一表面、第二表面及所述栅极绝缘层14上涂布形成有机层,再通过图案化去除第一表面、第二表面部分所述有机层构成所述平坦化层18。所述平坦化层18位于所述栅极绝缘层14相对两侧并与所述栅极绝缘层14接触,以稳固所述栅极绝缘层14,提高所述栅极绝缘层14受到弯折外时的强度。
步骤S4:在所述有源层及平坦化层上沉积金属层,图案化所述金属层以形成源极及漏极。
具体的参阅图7,在所述有源层16及平坦化层18上形成金属层103,参阅图8,图案化所述金属层103以形成设置在所述有源层16两侧,由所述有源层16及所述平坦化层18承载连接的且间隔设置的源极19及漏极20。
其中,所述图案化所述金属层以形成设置在所述有源层两侧,与所述有源层及所述平坦层接触的且间隔设置的源极及漏极包括:在所述金属层上设置光阻层(图未示);
图案化所述光阻层,以移除覆盖所述有源层中部的部分光阻层以及覆盖在平坦层远离栅极绝缘层的部分的光阻层,保留覆盖平坦层邻近所述栅极绝缘层的部分的光阻层以及覆盖所述有源层邻近所述平坦层的部分的光阻层;
移除未覆盖有所述光阻层的所述金属层;以及
剥离剩余的光阻层,形成通过间隙21分隔的源极19及漏极20。其中,金属层103材质选自铜、钨、铬、铝、钼、钽及其组合的其中之一。最后移除所述光阻层。
参阅图9,步骤S5:去除所述玻璃基板30。所述玻璃基板30作为柔性基板10的支撑体使柔性基板10具有最够的承载强度,以便在柔性基板11上形成薄膜晶体管的其它层结构。
参阅图10,本发明第二实施例中,与第一实施例不同之处在于平坦化层18的形成步骤的顺序。所述薄膜晶体管制造方法包括:
参阅图2,步骤S11:提供一玻璃基板30,并在所述玻璃基板30表面铺设柔性基板10。
参阅图3,步骤S12:在所述柔性基板10的表面上形成栅极11。
步骤S13:在所述栅极及所述柔性基板上形成有机层;图案化所述有机层形成所述平坦化层,露出所述栅极及所述柔性基板的第三表面,所述第三表面位于所述栅极两侧与所述平坦化层之间位置。
具体的参阅图11与图12,在所述柔性基板10的表面形成有机层105,通过图案化工艺使有机层105形成与所述栅极12间隔且位于所述栅极12相对两侧的平坦化层18。露出所述栅极及所述柔性基板的第三表面,所述第三表面位于所述栅极两侧与所述平坦化层之间位置。
参阅图13,步骤S14:在所述柔性基板的第三表面及所述栅极上依次沉积形成绝缘层和半导体层;
在所述半导体层上形成一光掩模;
图案化所述光掩模,去除光掩模两侧部分,形成剩余光掩模,所述剩余光掩模覆盖所述栅极并露出位于所述第三表面上的半导体层;
图案化露出的半导体层部分及被所述半导体层遮盖的绝缘层,以形成所述的栅极绝缘层及有源层;其中所述栅极绝缘层及有源层位于所述栅极两侧与所述平坦化层之间位置;以及
去除剩余光掩模。
在所述栅极12及所述第三表面、平坦化层18上形成绝缘层101及层叠于绝缘层10上的半导体层102,通过同一道图案化工艺使所述绝缘层101形成覆盖所述栅极12的栅极绝缘层14,使半导体层102形成位于栅极绝缘层14上的有源层16。
参阅图14,步骤S15:在所述有源层16及平坦化层18上形成金属层103,图案化所述金属层103以形成设置在所述有源层16两侧、由所述有源层16及所述平坦化层18承载连接的且间隔设置的源极19及漏极20。
步骤S16:去除所述玻璃基板30。
本发明所述的薄膜晶体管采用在栅极绝缘层14相对两侧形成有机材料的平坦层,源极19及漏极20形成于平坦化层18及有源层16上,增强了源极19及漏极20的稳固性,防止被易破碎的栅极绝缘层14影响。
请参阅图9,可以理解为TFT阵列基板的部分结构示意图,本发明提供一种TFT阵列基板,其包括柔性基板10、叠设于柔性基板10表面的栅极12、覆盖所述栅极12的栅极绝缘层14、叠设于所述栅极绝缘层14上的有源层16、设于柔性基板10表面的且位于所述栅极绝缘层14相对两侧的平坦化层18、源极19、漏极20;所述源极19与漏极20之间设有沟道21。所述沟道21正投影于所述栅极12。所述源极19与漏极20均形成于所述有源层16及所述平坦化层18上。具体为,所述源极19与漏极20分别与有源层16的连接且位于所述有源层16两侧的所述平坦化层18上。
具体的,栅极绝缘层14形成柔性基板10的表面及栅极12上并覆盖所述栅极12。于所述有源层16位于所述栅极绝缘层14上并平行于所述柔性基板10的表面,所述有源层16正投影于所述栅极绝缘层14上,且有源层16的正投影大于所述栅极12。所述平坦化层18形成于所述柔性基板10的表面并位于所述栅极绝缘层14相对两侧与三级绝缘层连接。所述平坦化层18的高度与所述栅极绝缘层14高度相当或者低于栅极绝缘层14高度。所述有源层16高度大于等于所述平坦化层18。所述源极19部分位于所述有源层16上,另一部分位于所述平坦化层18上;所述漏极20部分位于有源层16上与所述源极19通过所述沟道21间隔,另一部分位于所述平坦化层18上。具体为所述源极19另一部分形成于所述有源层16一侧的所述平坦化层18上;漏极20另一部分形成于所述有源层16另一侧的所述平坦化层18上,平坦化层18与所述有源层16高度相当,所述源极19与漏极20分别与有源层16的连接且位于所述有源层16两侧的所述平坦化层18上,提高源极19与漏极20平整度,减少源极19及漏极20结构的弯曲程度,增强了源极19及漏极20的稳固性。
本发明还提供一种柔性显示屏(图未示),所述柔性显示屏包括以上所述的TFT阵列基板、有机发光膜层、封装层、触控基板光学膜层灯层叠形成的显示模组。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (12)

1.一种薄膜晶体管制造方法,其特征在于,所述方法包括:
在柔性基板上形成栅极;
在所述栅极及所述柔性基板上形成栅极绝缘层、有源层和平坦化层,其中所述平坦化形成于所述栅极绝缘层和有源层两侧;以及
在所述有源层及平坦化层上沉积金属层,图案化所述金属层以形成源极及漏极。
2.如权利要求1所述的薄膜晶体管制造方法,其特征在于,所述在所述栅极及所述柔性基板上形成栅极绝缘层、有源层和平坦化层的步骤包括:
在所述栅极及所述柔性基板上形成覆盖所述栅极的绝缘层和层叠于所述绝缘层上的半导体层;
图案化所述绝缘层和半导体层,使所述绝缘层形成所述栅极绝缘层,使所述半导体层形成所述有源层,并且露出所述柔性基板的位于所述栅极绝缘层相对两侧的第一表面和第二表面。
3.如权利要求2所述的薄膜晶体管制造方法,其特征在于,所述在所述栅极及所述柔性基板上形成栅极绝缘层、有源层和平坦化层的步骤包括:
在所述柔性基板的第一表面、第二表面及有源层上形成有机层;
图案化所述有机层形成平坦化层,并露出所述有源层。
4.如权利要求2所述的薄膜晶体管制造方法,其特征在于,步骤图案化所述绝缘层和半导体层,使所述绝缘层形成所述栅极绝缘层,使所述半导体层形成所述有源层包括:
在所述半导体层上形成一光掩模;
图案化所述光掩模,去除光掩模两侧部分,形成剩余光掩模,所述剩余光掩模覆盖所述栅极并露出所述栅极两侧位置的半导体层;
图案化露出的半导体层部分及被所述半导体层遮盖的绝缘层,以形成所述的栅极绝缘层及有源层;以及
去除剩余光掩模。
5.如权利要求1所述的薄膜晶体管制造方法,其特征在于,所述在所述栅极及所述柔性基板上形成栅极绝缘层、有源层和平坦化层的步骤包括:
在所述栅极及所述柔性基板上形成有机层;
图案化所述有机层形成所述平坦化层,露出所述栅极及所述柔性基板的第三表面,所述第三表面位于所述栅极两侧与所述平坦化层之间位置。
6.如权利要求5所述的薄膜晶体管制造方法,其特征在于,所述在所述栅极及所述柔性基板上形成栅极绝缘层、有源层和平坦化层的步骤的包括:在所述柔性基板的第三表面及所述栅极上依次沉积形成绝缘层和半导体层;
在所述半导体层上形成一光掩模;
图案化所述光掩模,去除光掩模两侧部分,形成剩余光掩模,所述剩余光掩模覆盖所述栅极并露出位于所述第三表面上的半导体层;
图案化露出的半导体层部分及被所述半导体层遮盖的绝缘层,以形成所述的栅极绝缘层及有源层;其中所述栅极绝缘层及有源层位于所述栅极两侧与所述平坦化层之间位置;以及
去除剩余光掩模。
7.如权利要求1所述的薄膜晶体管制造方法,其特征在于,所述平坦化层背向所述柔性基板的表面与所述栅极绝缘层背向柔性基板的表面平齐。
8.如权利要求1或5所述的薄膜晶体管制造方法,其特征在于,在所述有源层及平坦层上形成金属层,图案化所述金属层以形成设置在所述有源层两侧,与所述有源层及所述平坦层接触的且间隔设置的源极及漏极的步骤包括:
在所述金属层上设置光阻层;
图案化所述光阻层,以移除覆盖所述有源层中部的部分光阻层以及覆盖在平坦层远离栅极绝缘层的部分的光阻层,保留覆盖平坦层邻近所述栅极绝缘层的部分的光阻层以及覆盖所述有源层邻近所述平坦层的部分的光阻层;
移除未覆盖有所述光阻层的所述金属层;以及
剥离剩余的光阻层。
9.如权利要求1所述的薄膜晶体管制造方法,其特征在于,所述栅极绝缘层包括氧化硅(SiOx)、氮化硅(SiNx)与氮氧化硅(SiNxOy)中的任意一种或多种。
10.一种TFT阵列基板,其特征在于,所述阵列基板包括柔性基板、叠设于柔性基板表面的栅极、覆盖所述栅极的栅极绝缘层、叠设于所述栅极绝缘层上的有源层、设于柔性基板表面的且位于所述栅极绝缘层相对两侧的平坦层、源极及漏极,所述平坦层与所述栅极绝缘层连接,所述源极与漏极均形成于所述有源层及所述平坦层上;所述源极与漏极之间间隔设置。
11.如权利要求10所述的TFT阵列基板,其特征在于,所述栅极绝缘层与所述平坦层远离所述柔性基板表面平齐。
12.一种柔性显示屏,其特征在于,所述柔性显示屏包括权利要求10-11任一项所述的阵列基板。
CN201680015887.9A 2016-07-20 2016-07-20 薄膜晶体管制造方法、tft阵列基板及柔性显示屏 Active CN107454979B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/090638 WO2018014248A1 (zh) 2016-07-20 2016-07-20 薄膜晶体管制造方法、tft阵列基板及柔性显示屏

Publications (2)

Publication Number Publication Date
CN107454979A true CN107454979A (zh) 2017-12-08
CN107454979B CN107454979B (zh) 2021-03-26

Family

ID=60484906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680015887.9A Active CN107454979B (zh) 2016-07-20 2016-07-20 薄膜晶体管制造方法、tft阵列基板及柔性显示屏

Country Status (2)

Country Link
CN (1) CN107454979B (zh)
WO (1) WO2018014248A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115249617A (zh) * 2022-09-22 2022-10-28 广州粤芯半导体技术有限公司 半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489918A (zh) * 2012-06-08 2014-01-01 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板及其制造方法
US20140131699A1 (en) * 2012-11-13 2014-05-15 Samsung Display Co., Ltd. Thin film transistor display panel and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340230A (ja) * 1991-02-07 1992-11-26 Nec Corp 逆スタガ型薄膜トランジスタ及びその製造方法
US6159779A (en) * 1999-02-03 2000-12-12 Industrial Technology Research Institute Multi-layer gate for TFT and method of fabrication
TW461101B (en) * 2000-06-30 2001-10-21 Hannstar Display Corp Source-drain-gate coplanar polysilicon thin film transistor and the manufacturing method thereof
GB0316395D0 (en) * 2003-07-12 2003-08-13 Hewlett Packard Development Co A transistor device with metallic electrodes and a method for use in forming such a device
KR20120075048A (ko) * 2010-12-28 2012-07-06 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489918A (zh) * 2012-06-08 2014-01-01 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板及其制造方法
US20140131699A1 (en) * 2012-11-13 2014-05-15 Samsung Display Co., Ltd. Thin film transistor display panel and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115249617A (zh) * 2022-09-22 2022-10-28 广州粤芯半导体技术有限公司 半导体器件及其制备方法
CN115249617B (zh) * 2022-09-22 2023-02-10 广州粤芯半导体技术有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
CN107454979B (zh) 2021-03-26
WO2018014248A1 (zh) 2018-01-25

Similar Documents

Publication Publication Date Title
US11430844B2 (en) Array substrate, manufacturing method thereof, and organic light emitting diode display device
CN101901787B (zh) 氧化物薄膜晶体管及其制造方法
CN109326614B (zh) 显示基板及其制造方法、显示装置
US20200161572A1 (en) Flexible display substrate with stress control layer
US7679088B2 (en) Thin-film transistor and fabrication method thereof
CN108598089B (zh) Tft基板的制作方法及tft基板
CN103715267A (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN107482046A (zh) 显示基板及其制备方法和显示装置
CN102723269A (zh) 阵列基板及其制作方法、显示装置
CN108231671A (zh) 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置
US20170263645A1 (en) Substrate, manufacturing method thereof, and display device
CN103928475A (zh) Tft阵列基板、显示面板及其制作方法
CN112133710A (zh) 显示设备
US9048322B2 (en) Display substrate and method of manufacturing the same
US10483405B2 (en) Metal oxide thin-film transistor and manufacturing method for the same
CN104701266B (zh) 像素结构及其制造方法
CN109390413A (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
KR102224457B1 (ko) 표시장치와 그 제조 방법
TW201005945A (en) Thin film transistor substrate and method of fabricating same
CN107454979A (zh) 薄膜晶体管制造方法、tft阵列基板及柔性显示屏
CN107735853A (zh) 薄膜晶体管制造方法及阵列基板
CN102709329A (zh) 薄膜晶体管及其制造方法
KR20150028449A (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
CN100380634C (zh) 像素结构的制作方法
CN101582431B (zh) 薄膜晶体管阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: A4-1501, Kexing Science Park, 15 Keyuan Road, Science Park, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Ruoyu Technology Co.,Ltd.

Address before: A4-1501, Kexing Science Park, 15 Keyuan Road, Science Park, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: SHENZHEN ROYOLE TECHNOLOGIES Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant