CN106910780B - 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置 - Google Patents

薄膜晶体管及制造方法、阵列基板、显示面板、显示装置 Download PDF

Info

Publication number
CN106910780B
CN106910780B CN201710318516.4A CN201710318516A CN106910780B CN 106910780 B CN106910780 B CN 106910780B CN 201710318516 A CN201710318516 A CN 201710318516A CN 106910780 B CN106910780 B CN 106910780B
Authority
CN
China
Prior art keywords
thin film
film transistor
copper
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710318516.4A
Other languages
English (en)
Other versions
CN106910780A (zh
Inventor
李海旭
曹占锋
姚琪
汪建国
孟凡娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710318516.4A priority Critical patent/CN106910780B/zh
Publication of CN106910780A publication Critical patent/CN106910780A/zh
Priority to PCT/CN2018/086032 priority patent/WO2018205930A1/zh
Priority to US16/333,102 priority patent/US10811510B2/en
Application granted granted Critical
Publication of CN106910780B publication Critical patent/CN106910780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/437—Superconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明公开了一种薄膜晶体管及制造方法、阵列基板、显示面板、显示装置，属于显示技术领域。所述薄膜晶体管包括漏极和源极，所述漏极和/或所述源极为掺杂有钇元素的第一金属薄膜，且所述第一金属薄膜的表面为退火处理形成的钇铜络合氧化物。本发明通过将薄膜晶体管的漏极和/或源极设置为掺杂有钇元素的经过退火处理的第一金属薄膜，可提高漏极和/或源极的导电率以及抗氧化性能，减少漏源极与其相接触的结构之间的接触电阻，使薄膜晶体管的性能更加稳定。

Description

薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及制造方法、阵列基板、显示面板、显示装置。
背景技术
在显示技术领域，平板显示装置，如液晶显示器(英语Liquid Crystal Display，简称LCD)，因其具有轻、薄、低功耗、高亮度，以及高画质等优点，在平板显示领域占据重要的地位。尤其是大尺寸、高分辨率，以及高画质的平板显示装置，如液晶电视，在当前的平板显示装置市场已经占据了主导地位。目前，客户对显示面板的要求也不断提高，随之而来的是对显示面板响应时间、功耗及分辨率要求的提高。其中，薄膜晶体管(英语Thin FilmTransistor，简称TFT)是液晶显示装置中的关键器件，对显示装置的工作性能起到十分重要的作用。
目前，薄膜晶体管中的金属层材料会选择电阻尽量小、导电性强的材料，以便减少功耗、降低压降及提高响应速度。其中，漏源极的材料一般选用铜，铜具有较低的电阻率及良好的抗电迁移能力，可满足显示装置大尺寸、高分辨率及高驱动频率的要求。
但是，铜本身因其活泼性的原因，易与氧气及水分接触发生氧化，使得漏源极与像素电极之间的接触电阻增加，进而会影响薄膜晶体管的特性。
发明内容
为了解决现有技术中漏源极易氧化，而增加漏源极与像素电极之间的接触电阻的问题，本发明实施例提供了一种薄膜晶体管及制造方法、阵列基板、显示面板、显示装置。所述技术方案如下：
第一方面，提供了一种薄膜晶体管，所述薄膜晶体管包括：漏极和源极，所述漏极和/或所述源极为掺杂有钇元素的含有铜的第一金属薄膜，且所述第一金属薄膜的表面为经过退火处理形成的钇铜氧化物。
具体地，所述第一金属薄膜的材料为铜或者铜合金。
具体地，所述第一金属薄膜的材料为铜，且所述钇元素的掺杂量的质量分数为小于0.06％。
具体地，所述钇元素的掺杂量的质量分数为0.02％。
在本发明实施例的一种实现方式中，所述薄膜晶体管还包括栅极，所述栅极为掺杂有钇元素的含有铜的第二金属薄膜，且所述第二金属薄膜的表面为经过退火处理形成的钇铜氧化物。
第二方面，提供了一种薄膜晶体管制造方法，所述方法包括：
形成漏极和源极，其中，所述漏极和/或所述源极为掺杂有钇元素的含有铜的第一金属薄膜；
对所述第一金属薄膜进行退火处理，使所述第一金属薄膜的表面形成钇铜氧化物。
具体地，所述第一金属薄膜的材料为铜或者铜合金。
具体地，所述第一金属薄膜的材料为铜，且所述钇元素的掺杂量的质量分数为小于0.06％。
具体地，所述钇元素的掺杂量的质量分数为0.02％。
在本发明实施例的一种实现方式中，所述方法还包括：形成栅极，所述栅极为掺杂有钇元素的含有铜的第二金属薄膜；
对所述第二金属薄膜进行退火处理，使所述第二金属薄膜的表面形成钇铜氧化物。
第三方面，提供一种阵列基板，所述阵列基板包括第一方面所述的薄膜晶体管。
第四方面，提供一种显示面板，所述显示面板包括第三方面所述的阵列基板。
第五方面，提供了一种显示装置，所述显示装置包括第四方面所述的显示面板。
本发明实施例提供的技术方案带来的有益效果是：
通过将薄膜晶体管的漏极和/或源极设置为掺杂有钇元素、且经过退火处理的含有铜的第一金属薄膜，可提高漏极和/或源极的导电率以及抗氧化性能，减少漏源极与其相接触的结构之间的接触电阻，使薄膜晶体管的性能更加稳定。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种薄膜晶体管的结构示意图；
图2是本实施例提供的另一种薄膜晶体管的结构示意图；
图3是本发明实施例提供的一种薄膜晶体管制作方法的流程图；
图4是本发明实施例提供的另一种薄膜晶体管制作方法的流程图；
图5是本发明实施例提供的薄膜晶体管制作过程中的结构示意图；
图6是本发明实施例提供的薄膜晶体管制作过程中的结构示意图；
图7是本发明实施例提供的另一种薄膜晶体管制作方法的流程图；
图8是本发明实施例提供的薄膜晶体管制作过程中的结构示意图；
图9是本发明实施例提供的薄膜晶体管制作过程中的结构示意图；
图10是本发明实施例提供的薄膜晶体管制作过程中的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种薄膜晶体管，该薄膜晶体管包括漏极A和源极B，漏极A和/或源极B为掺杂有钇元素的含有铜的第一金属薄膜，且第一金属薄膜的表面为经过退火处理形成的钇铜氧化物。
本发明实施例中的薄膜晶体管的漏极A和/或源极B具有良好的导电性与抗氧化性，其原因如下：
在导电性方面，与铜元素相比，钇元素更易与氧、硫等元素进行复合，形成熔点较高、热稳定性强、比重较小且尺寸较小的稀土化合物。若把钇元素添加到铜或铜合金中，钇元素会抢夺与铜元素结合的氧、硫原子，而生成尺寸较小的化合物，使铜晶格畸变减弱，减少了电子散射几率，减少了电阻率，从而改善了铜或铜合金的导电性。其中，钇元素的含量对铜的导电率的影响，可参见下表。
钇的添加量(wt％) 0 0.02 0.04 0.06 0.08 0.1
电导率(MSm<sup>-1</sup>) 57.9 59.9 59.2 58.9 38 36
从上表中可看出，在一定质量分数范围内，随着钇元素添加量的增加，纯铜的导电率也逐渐增加，故，向含有铜的第一金属薄膜中掺杂钇元素，可改善含有铜的第一金属薄膜的电导率。
在抗氧化性方面，钇元素与铜元素可结合产生络合物Y2Cu8，该络合物的氧化物薄膜层致密，可在铜或铜合金表面形成有效的阻挡层，阻挡氧与铜的进一步氧化。且，该络合物与氧反应生成的氧化物的结构具有超导体结构，故该氧化物薄膜层可有效保护铜或铜合金不被氧化，又能不影响铜或铜合金整体的导电性能。
值得说明的是，向铜或铜合金中加入钇元素后，需要对铜或铜合金进行退火处理，这样使得位于铜或铜合金内部的钇元素富集到铜或铜合金的表面，进而才能在铜或铜合金表面形成致密氧化物。
综上所述，通过将薄膜晶体管的漏极和/或源极设置为掺杂有钇元素，且经过退火处理的含有铜的第一金属薄膜，可提高漏极和/或源极的导电率以及抗氧化性能，减少漏源极与其相接触的结构之间的接触电阻，例如，将漏极设置为掺杂有钇元素、且经过退火处理的含有铜的第一金属薄膜，可以减少漏极与像素电极之间的接触电阻，使薄膜晶体管的性能更加稳定，例如可缩短薄膜晶体管的响应时间。
在本发明实施例中，第一金属薄膜的材料为铜或者铜合金。
优选地，第一金属薄膜的材料为铜。
进一步地，本实施例为了使薄膜晶体管的漏极和/或源极的导电率得到提高，钇元素的掺杂量(即向铜中添加的量)的质量分数为小于0.06％，且钇元素的掺杂量的质量分数大于0.005％。
优选地，钇元素的掺杂量的质量分数为0.02％。采用上述优选值可获得具有较高电导率的漏极和/或源极。
在本发明实施例中，对掺杂有钇元素的含有铜的第一金属薄膜的进行退火的退火温度为150-250度(例如150度、160度、170度、180度、190度、200度、210度、220度、230度、240度、250等)，退火气氛是空气，退火时间为0.5-1小时(例如0.5小时、0.6小时、0.7小时、0.8小时、0.9小时、1小时等)。
本发明实施例中的薄膜晶体管包括底栅结构的薄膜晶体管和顶栅结构的薄膜晶体管。
图1显示了一种底栅结构的薄膜晶体管，如图1所示，该底栅结构的薄膜晶体管的结构包括：衬底基板1、形成在衬底基板1上的栅极2、形成在栅极2上的栅绝缘层3、形成在栅绝缘层3上的有源层4、以及形成在有源层4上的漏极A和源极B。
图2显示了一种顶栅结构的薄膜晶体管，如图2所示，该顶栅结构的膜晶体管的结构包括：衬底基板1、形成在衬底基板1上的有源层4、形成在有源层4上的刻蚀阻挡层5，且刻蚀阻挡层5设置有过孔501(可参见图9)、以及形成在刻蚀阻挡层5上的栅极2、漏极A和源极B，且，漏极A和源极B通过过孔501与有源层4连接。
在图1和图2提供的薄膜晶体管中，漏极A和/或源极B上没有设置缓冲层。而在现有技术中在漏极A和源极B上设置缓冲层，以起到防止漏极A和源极B被氧化的作用。其中，缓冲层一般为金属薄膜。但是，增加缓冲层后，会带来以下问题：当两层金属层(包括漏极A和源极B所在的金属层以及缓冲层)同步刻蚀时，由于缓冲层刻蚀速度较慢，而产生tip结构(即屋顶结构)，影响上层膜层搭接。
可见，由于本发明实施例中的漏极A和/或源极B为掺杂有钇元素，并经过退火处理的含有铜的第一金属薄膜，使得漏极A和/或源极B的表面形成致密氧化层C(参见图1和图2)，这样的话，本发明实施例的薄膜晶体管中就不需在漏极A和/或源极B上设置缓冲层，不仅使薄膜晶体管的制造工艺简单化，而且也避免在两层叠加金属层(包括漏极A和/或源极B所在的金属层、缓冲层)同步刻蚀中形成tip结构(即屋顶结构)。
需要说明的是，图1和图2中所示的薄膜晶体管中的漏极A与源极B都设置为掺杂有钇元素的含有铜的第一金属薄膜，且对漏极A与源极B都进行了退火处理。在本发明实施例中，底栅结构或者顶栅结构的薄膜晶体管中的衬底基板1可以为透明衬底，例如玻璃衬底、硅衬底和塑料衬底等。
在本发明实施例中，底栅结构或者顶栅结构的薄膜晶体管中的栅极2可以为金属电极，例如Al(铝)、Cu(铜)、Mo(钼)、Cr(铬)、Ti(钛)等金属电极；栅极2也可以采用多层金属重叠设计而成。
优选地，栅极设置为掺杂有钇元素的含有铜的第二金属薄膜，且该第二金属薄膜的表面为经过退火处理形成的钇铜氧化物。这样的话，即可提高栅极的导电性能，也可以提高抗氧化性能。
在本发明实施例中，底栅结构的薄膜晶体管中的栅极绝缘层3可以为氮化硅或氮氧化硅层。
在本发明实施例中，顶栅结构的薄膜晶体管中的刻蚀阻挡层5可以为氧化铝、氧化锆等物质。
在本发明实施例中，底栅结构或者顶栅结构的薄膜晶体管中的有源层4可以使用非晶硅、多晶硅，氧化物等制成。
图3是本发明实施例提供的一种薄膜晶体管制作方法的流程图，参见图3，该方法包括：
步骤101：形成漏极A和源极B，其中，漏极A和/或源极B为掺杂有钇元素的含有铜的第一金属薄膜；
在本发明实施例中，第一金属薄膜的材料为铜或者铜合金。
优选地，第一金属薄膜的材料为铜。
进一步地，本实施例为了使薄膜晶体管的漏极和/或源极的导电率得到提高，钇元素的掺杂量(即向铜中添加的量)的质量分数为小于0.06％，且钇元素的掺杂量的质量分数大于0.005％。
优选地，钇元素的掺杂量的质量分数为0.02％。采用上述优选值可获得具有较高电导率的漏极和/或源极。
步骤102：对第一金属薄膜进行退火处理，使所述第一金属薄膜的表面形成钇铜氧化物。
经过退火处理，可在漏极A和/或源极B的表面形成络合物Y2Cu8的致密氧化层C。
在本发明实施例中，对掺杂有钇元素的含有铜的第一金属薄膜的进行退火的退火温度为150-250度(例如150度、160度、170度、180度、190度、200度、210度、220度、230度、240度、250等)，退火气氛是空气，退火时间为0.5-1小时(例如0.5小时、0.6小时、0.7小时、0.8小时、0.9小时、1小时等)。
在本发明实施例的一种实现形式中，对含有质量分数为0.06％钇元素的漏极A和/或源极B进行退火处理(退火温度为250℃、退火氛围为空气、退火时间0.5h)，可获得电导率达到58Ms/m、抗氧化性能提高的薄膜晶体管。
在本发明实施例的另外一种实现形式中，对含有质量分数为0.02％钇元素的漏极A和/或源极B进行退火处理(退火温度为250℃、退火氛围为空气、退火时间0.5h)，可获得电导率达到59Ms/m、抗氧化性能提高的薄膜晶体管。
可见，通过将薄膜晶体管的漏极和/或源极设置为掺杂有钇元素、且经过退火处理的含有铜的第一金属薄膜，可提高漏极和/或源极的导电率以及抗氧化性能，减少漏源极与其相接触的结构之间的接触电阻，使薄膜晶体管的性能更加稳定，例如可缩短薄膜晶体管的响应时间。
图4是本发明实施例提供的另一种薄膜晶体管制造方法的流程图，如图4所示，该方法可包括:
步骤201：提供衬底基板1。
其中，衬底基板1可为透明衬底基板，例如玻璃衬底、硅衬底和塑料衬底等。可选的，可预先对提供的衬底基板1进行清理，保证该衬底基板1的清洁。
步骤202：在衬底基板1上形成栅极2。
如图5所示，可在衬底基板1上采用一次构图工艺制成栅极2，例如，在衬底基板1上通过溅射方式形成金属层，然后通过刻蚀工艺得到栅极2。
栅极2可以为金属电极，例如Al(铝)、Cu(铜)、Mo(钼)、Cr(铬)、Ti(钛)等金属电极；栅极2也可以采用多层金属重叠设计而成。
优选地，栅极设置为掺杂有钇元素的含有铜的第二金属薄膜，以提高栅极的导电性能与抗氧化性能。为了使位于第二金属薄膜内的钇元素富集到第二金属薄膜的表面而形成致密氧化物，故需要对第二金属薄膜进行退火处理。对第二金属薄膜的退火处理可与第一金属薄膜同时进行退火处理(可参见步骤206)，在本文中并不限制上述两个退火处理的顺序。
步骤203：在栅极2上形成栅绝缘层3。
如图5所示，在栅极2制作完成后，在制作有栅极2的衬底基板1上制作栅极绝缘层3，例如，在制作有栅极2的衬底基板1上沉积一层栅极绝缘层3。栅极绝缘层3可以为氮化硅或氮氧化硅层。
步骤204：在栅绝缘层3上形成有源层4。
在形成栅极绝缘层3后，可采用一次构图工艺制成有源层4，例如，首先通过沉积方式在栅极绝缘层3上形成一层有源层4，具体可先采用等离子体增强化学气相沉积法(英文Plasma Enhanced Chemical Vapor Deposition，简称PECVD)，然后通过刻蚀工艺，可具体采用电感耦合等离子体(英文Inductive Coupled Plasma，简称ICP)，以形成图6所示的有源层4。有源层4可以使用非晶硅、多晶硅，氧化物等制成。
步骤205：在有源层4上形成漏极A和源极B，其中，漏极A和/或源极B为掺杂有钇元素的含有铜的第一金属薄膜。
如图6所示，在形成有源层4后，可在制作有有源层4的衬底基板1通过一次构图工艺形成漏极A和源极B，具体为：可先通过磁控溅射工艺，然后采用刻蚀工艺形成如图6所示的漏极A和源极B。其中，沉积漏极A和/或源极B所采用的靶材为掺杂有钇元素的铜板。
步骤206：对薄膜晶体管整体进行退火处理。
在有源层4上形成漏极A和源极B以后，对薄膜晶体管整体进行退火处理，在漏极A和源极B的表面形成络合物Y2Cu8的致密氧化层C(参见图1)。同理，栅极也发生同样的化学变化过程。
其中，络合物Y2Cu8的致密氧化层C具有致密且超导的特性，既能有效阻挡氧气与第一金属薄膜的表面接触产生氧化而影响薄膜晶体管的特性，又能不对薄膜晶体管的整体导电性产生影响。
在本实施例中，对薄膜晶体管(即掺杂有钇元素的含有铜的第一金属薄膜和第二金属薄膜)进行退火的退火温度为150-250度(例如150度、160度、170度、180度、190度、200度、210度、220度、230度、240度、250等)，退火气氛是空气，退火时间为0.5-1小时(例如0.5小时、0.6小时、0.7小时、0.8小时、0.9小时、1小时等)。
由于本发明实施例中的漏极A和/或源极B为掺杂有钇元素的经过退火处理的第一金属薄膜，使得漏极A和/或源极B的表面分别形成氧化层C(参见图1)，这样的话，本发明实施例的薄膜晶体管中就不需在漏极A和/或源极B上设置缓冲层，这样不仅使薄膜晶体管的制造工艺简单化，而且也避免了在漏极A和/或源极B上设置缓冲层后，带来刻蚀不均匀的问题，从而避免在两层叠加金属层(包括漏极A和/或源极B所在的金属层、缓冲层)同步刻蚀中形成tip结构(即屋顶结构)。
本发明实施例通过将薄膜晶体管的漏极和/或源极设置为掺杂有钇元素的经过退火处理的第一金属薄膜，可提高漏极和/或源极的导电率以及抗氧化性能，减少漏源极与其相接触的结构之间的接触电阻，使薄膜晶体管的性能更加稳定，例如可缩短薄膜晶体管的响应时间。
图7是本发明实施例提供的另一种薄膜晶体管制造方法的流程图，如图7所示，该方法具体包括:
步骤301:提供衬底基板1。
其中，衬底基板1可以为透明衬底基板，例如玻璃衬底、硅衬底和塑料衬底等。可选的，可预先对提供的衬底基板1进行清理，保证该衬底基板1的清洁。
步骤302:在衬底基板1上形成有源层4。
可在衬底基板1上采用一次构图工艺制成有源层4，例如，首先通过沉积方式在衬底基板1上形成一层有源层4，具体可采用等离子体增强化学气相沉积法，然后通过刻蚀工艺，可具体采用电感耦合等离子体，以形成图8所示的有源层4。
其中，有源层4可以使用非晶硅、多晶硅，氧化物等制成。
步骤303:在有源层4上形成刻蚀阻挡层5。
如图9所示，在形成有源层4后，可在制作有有源层4的衬底基板1沉积刻蚀阻挡层5，并对得到的刻蚀阻挡层5进行一次构图工艺从而形成过孔501。
其中，刻蚀阻挡层5可以氧化铝、氧化锆等物质。
步骤304:在刻蚀阻挡层5上形成栅极2、漏极A与源极B，其中，漏极A与源极B为掺杂有钇元素的含有铜的第一金属薄膜。
如图10所示，可在刻蚀阻挡层5上采用一次构图工艺制成栅极2、漏极A与源极B，例如可先通过磁控溅射工艺，然后采用刻蚀工艺形成如图2所示的栅极2、漏极A与源极B，此时沉积漏极A和/或源极B所采用的靶材为掺杂有钇元素的铜板。
其中，栅极2可以为金属电极，例如Al(铝)、Cu(铜)、Mo(钼)、Cr(铬)、Ti(钛)等金属电极；栅极2也可以采用多层金属重叠设计而成。
优选地，栅极可设置为掺杂有钇元素的含有铜的第二金属薄膜，以增加栅极的导电性能与抗氧化性能。为了使位于第二金属薄膜内的钇元素富集到第二金属薄膜的表面而形成致密氧化物，故需要对第二金属薄膜进行退火处理，可与第一金属薄膜同时进行退火处理(参见步骤305)，在本文中并不限制上述两个退火处理的顺序。
步骤305:对薄膜晶体管整体进行退火处理。
如图2所示，在刻蚀阻挡层5上形成栅极2、漏极A和源极B后，对薄膜晶体管整体进行退火处理，在漏极A和/或源极B的表面形成络合物Y2Cu8的致密氧化层C(参见图2)。同理，栅极也发生同样的化学变化过程。
在本发明实施例中，对薄膜晶体管(即掺杂有钇元素的含有铜的第一金属薄膜和第二金属薄膜)进行退火的退火温度为150-250度(例如150度、160度、170度、180度、190度、200度、210度、220度、230度、240度、250等)，退火气氛是空气，退火时间为0.5-1小时(例如0.5小时、0.6小时、0.7小时、0.8小时、0.9小时、1小时等)。
由于本发明实施例中的漏极A和/或源极B为掺杂有钇元素，并经过退火处理的第一金属薄膜，使得漏极A和/或源极B的表面分别形成致密氧化层C(参见图2)，这样的话，本发明实施例的薄膜晶体管中就不需在漏极A和/或源极B上设置缓冲层，这样不仅使薄膜晶体管的制造工艺简单化，而且也避免在两层叠加金属层(包括漏极A和/或源极B所在的金属层以及缓冲层)同时刻蚀中形成tip结构(即屋顶结构)。
本发明实施例通过将薄膜晶体管的漏极和/源极设置为掺杂有钇元素的经过退火处理的第一金属薄膜，可提高漏极和/源极的导电率以及抗氧化性能，减少漏源极与其相接触的结构之间的接触电阻，使薄膜晶体管的性能更加稳定，例如可缩短薄膜晶体管的响应时间。
本发明实施例还提供了一种阵列基板，该阵列基板包括图1所示出的薄膜晶体管。
本发明的薄膜晶体管的漏极和/或源极为掺杂有钇元素的经过退火处理的第一金属薄膜，可提高漏极和/或源极的导电率以及抗氧化性能，减少漏源极与其相接触的结构之间的接触电阻，使薄膜晶体管的性能更加稳定，例如可缩短薄膜晶体管的响应时间。
本发明实施例还提供了一种显示面板，该显示面板包括上述阵列基板。
在具体实施时，本发明实施例提供的显示面板可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示面板的产品。
本发明实施例的薄膜晶体管的漏极和/或源极为掺杂有钇元素的经过退火处理的第一金属薄膜，可提高漏极和/或源极的导电率以及抗氧化性能，减少漏源极与其相接触的结构极之间的接触电阻，使薄膜晶体管的性能更加稳定，例如可缩短薄膜晶体管的响应时间。
本发明实施例通过在显示面板中采用前文所述的阵列基板，可获得低功率、高响应速度的显示面板。
本发明实施例还提供了一种显示装置，该显示装置包括上述显示面板。
在具体实施时，本发明实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示装置的产品。
本发明实施例的薄膜晶体管的漏极和/或源极为掺杂有钇元素的经过退火处理的第一金属薄膜，可提高漏极和/或源极的导电率以及抗氧化性能，减少漏源极与其相接触的结构之间的接触电阻，使薄膜晶体管的性能更加稳定，例如可缩短薄膜晶体管的响应时间。
本发明实施例通过在显示装置中采用前文所述的显示面板，可获得低功率、高响应速度的显示装置。
上述所有可选技术方案，可以采用任意结合形成本公开的可选实施例，在此不再一一赘述。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括漏极和源极，所述漏极和/或所述源极为掺杂有钇元素的含有铜的第一金属薄膜，且所述第一金属薄膜的表面为经过退火处理形成的钇铜氧化物，其中，所述钇元素的掺杂量的质量分数为小于0.06％，所述退火处理的退火温度为210-250度，退火气氛为空气，退火时间为0.5-1小时，所述钇铜氧化物为Y2Cu8的致密氧化层。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一金属薄膜的材料为铜或者铜合金。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述钇元素的掺杂量的质量分数为0.02％。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括栅极，所述栅极为掺杂有钇元素的含有铜的第二金属薄膜，且所述第二金属薄膜的表面为经过退火处理形成的钇铜氧化物。
5.一种薄膜晶体管制造方法，其特征在于，所述方法包括：
形成漏极和源极，其中，所述漏极和/或所述源极为掺杂有钇元素的含有铜的第一金属薄膜，所述钇元素的掺杂量的质量分数为小于0.06％；
对所述第一金属薄膜进行退火处理，使所述第一金属薄膜的表面形成钇铜氧化物，所述退火处理的退火温度为210-250度，退火气氛为空气，退火时间为0.5-1小时，所述钇铜氧化物为Y2Cu8的致密氧化层。
6.根据权利要求5所述的方法，其特征在于，所述第一金属薄膜的材料为铜或者铜合金。
7.根据权利要求5或6所述的方法，其特征在于，所述钇元素的掺杂量的质量分数为0.02％。
8.根据权利要求5所述的方法，其特征在于，所述方法还包括：形成栅极，所述栅极为掺杂有钇元素的含有铜的第二金属薄膜；
对所述第二金属薄膜进行退火处理，使所述第二金属薄膜的表面形成钇铜氧化物。
9.一种阵列基板，其特征在于，所述阵列基板包括权利要求1-4任一项所述的薄膜晶体管。
10.一种显示面板，其特征在于，所述显示面板包括权利要求9所述的阵列基板。
11.一种显示装置，其特征在于，所述显示装置包括权利要求10所述的显示面板。
CN201710318516.4A 2017-05-08 2017-05-08 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置 Active CN106910780B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710318516.4A CN106910780B (zh) 2017-05-08 2017-05-08 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
PCT/CN2018/086032 WO2018205930A1 (zh) 2017-05-08 2018-05-08 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
US16/333,102 US10811510B2 (en) 2017-05-08 2018-05-08 Thin film transistor, manufacturing method thereof, array substrate, display panel, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710318516.4A CN106910780B (zh) 2017-05-08 2017-05-08 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN106910780A CN106910780A (zh) 2017-06-30
CN106910780B true CN106910780B (zh) 2020-12-11

Family

ID=59210057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710318516.4A Active CN106910780B (zh) 2017-05-08 2017-05-08 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置

Country Status (3)

Country Link
US (1) US10811510B2 (zh)
CN (1) CN106910780B (zh)
WO (1) WO2018205930A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910780B (zh) 2017-05-08 2020-12-11 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
CN115295564A (zh) * 2022-09-27 2022-11-04 广州华星光电半导体显示技术有限公司 阵列基板和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030098445A1 (en) * 2000-11-08 2003-05-29 Hiroko Higuma Bolometer material, bolometer thin film, method for manufacturing bolometer thin film and infrared detecting element using the same
CN101192643A (zh) * 2006-10-27 2008-06-04 尼克桑斯公司 制造超导性电导体的方法
CN101529566A (zh) * 2006-12-28 2009-09-09 株式会社爱发科 布线膜的形成方法、晶体管及电子装置
CN102386071A (zh) * 2010-08-25 2012-03-21 株式会社半导体能源研究所 电子器件、电子器件的制造方法以及溅射靶
CN103210453A (zh) * 2010-11-17 2013-07-17 株式会社Lg化学 形成有氧化膜的导电膜及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560796B1 (ko) * 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
KR20100064657A (ko) * 2008-12-05 2010-06-15 엘지디스플레이 주식회사 박막트랜지스터 어레이기판과 그 제조방법
CN102668095B (zh) * 2009-10-30 2016-08-03 株式会社半导体能源研究所 晶体管
CN102664153B (zh) * 2012-05-08 2016-04-06 肖德元 一种超导场效应晶体管、其制作方法及应用方法
CN203085533U (zh) * 2012-10-26 2013-07-24 京东方科技集团股份有限公司 阵列基板和显示装置
US9773915B2 (en) * 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN106910780B (zh) * 2017-05-08 2020-12-11 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
US11398560B2 (en) * 2018-09-26 2022-07-26 Intel Corporation Contact electrodes and dielectric structures for thin film transistors
US11335789B2 (en) * 2018-09-26 2022-05-17 Intel Corporation Channel structures for thin-film transistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030098445A1 (en) * 2000-11-08 2003-05-29 Hiroko Higuma Bolometer material, bolometer thin film, method for manufacturing bolometer thin film and infrared detecting element using the same
CN101192643A (zh) * 2006-10-27 2008-06-04 尼克桑斯公司 制造超导性电导体的方法
CN101529566A (zh) * 2006-12-28 2009-09-09 株式会社爱发科 布线膜的形成方法、晶体管及电子装置
CN102386071A (zh) * 2010-08-25 2012-03-21 株式会社半导体能源研究所 电子器件、电子器件的制造方法以及溅射靶
CN103210453A (zh) * 2010-11-17 2013-07-17 株式会社Lg化学 形成有氧化膜的导电膜及其制造方法

Also Published As

Publication number Publication date
US20190363170A1 (en) 2019-11-28
CN106910780A (zh) 2017-06-30
WO2018205930A1 (zh) 2018-11-15
US10811510B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
US8455876B2 (en) Organic light emitting diode display and method of manufacturing the same
JP5969995B2 (ja) 酸化物薄膜トランジスタアレイの製造方法
US7923722B2 (en) Thin film transistors and methods of manufacturing the same
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
US9281319B2 (en) Thin film transistor and organic light-emitting display
KR20190110977A (ko) 반도체 장치
US8119465B1 (en) Thin film transistor and method for fabricating the same
EP3188249B1 (en) Thin film transistor, manufacturing method therefor, display substrate and display device
US9461075B2 (en) Array substrate and manufacturing method thereof, and display device
KR101901251B1 (ko) 산화물 반도체 박막트랜지스터 및 그의 제조 방법
US11204532B2 (en) Wiring structure, display substrate, display device and method for fabricating display substrate
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
KR101132989B1 (ko) 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법
US20160181290A1 (en) Thin film transistor and fabricating method thereof, and display device
CN106910780B (zh) 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
WO2015032135A1 (zh) 阻挡层及其制备方法、薄膜晶体管、阵列基板
US11217698B2 (en) Method of manufacturing a thin film transistor
US20220013656A1 (en) Method for manufacturing thin film transistor, and display panel
CN111613664A (zh) 薄膜晶体管及其制备方法、显示面板
KR100539583B1 (ko) 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법
KR102259754B1 (ko) 반도체 소자 및 그의 제조방법
CN108933180B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
KR20130029272A (ko) 박막 트랜지스터
CN113571533A (zh) 阵列基板及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant