JP4970621B2 - 配線層、半導体装置、液晶表示装置 - Google Patents

配線層、半導体装置、液晶表示装置 Download PDF

Info

Publication number
JP4970621B2
JP4970621B2 JP2011528758A JP2011528758A JP4970621B2 JP 4970621 B2 JP4970621 B2 JP 4970621B2 JP 2011528758 A JP2011528758 A JP 2011528758A JP 2011528758 A JP2011528758 A JP 2011528758A JP 4970621 B2 JP4970621 B2 JP 4970621B2
Authority
JP
Japan
Prior art keywords
layer
electrode layer
film
glass substrate
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011528758A
Other languages
English (en)
Other versions
JPWO2011024704A1 (ja
Inventor
悟 高澤
雅紀 白井
暁 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011528758A priority Critical patent/JP4970621B2/ja
Application granted granted Critical
Publication of JP4970621B2 publication Critical patent/JP4970621B2/ja
Publication of JPWO2011024704A1 publication Critical patent/JPWO2011024704A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/01—Alloys based on copper with aluminium as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、微小な半導体デバイスに使用される配線膜の分野に係り、特に、ガラス基板に接触する電極層や配線層の技術分野に関する。
ＦＰＤ(フラットパネルディスプレイ)や薄膜太陽電池等、近年製造される電気製品は広い基板上にトランジスタを一様に配置する必要があり、そのため、大面積基板に均一な特性の半導体層を形成できるアモルファスシリコン（水素化アモルファスシリコンを含む）等が用いられている。
アモルファスシリコンは低温で形成することができ、他の材料に悪影響を与えないが、移動度が低いという欠点があり、低温形成で高移動度の薄膜が大面積基板に形成できる酸化物半導体が注目されている。
そして近年では、高移動度の酸化物半導体に加え、半導体集積回路や、ＦＰＤ中のトランジスタの電極層や配線層に低抵抗の銅薄膜を用い、大面積のＦＰＤで輝度均一な表示を行うことも図られている。
しかしながら銅薄膜は、ガラス基板、酸化物半導体、酸化物薄膜との密着性が悪く、また、銅薄膜の構成物質である銅原子は半導体中や酸化物薄膜中に拡散し、信頼性低下の原因になる場合がある。
特に、配線層やゲート電極層はガラス基板上に形成されるため、銅薄膜はガラスとの密着性が悪いことから、配線層やゲート電極層が剥離する虞がある。
この場合、銅薄膜とガラス基板の間に、銅配線のガラス基板に対する付着強度を増大させるＴｉＮ膜やＷ膜等の密着膜を設けることが行われているが、コストが高くなるという問題がある。
また、銅薄膜はドライエッチングが難しく、一般的にウェットエッチング法で成形されているが、銅薄膜とＴｉＮ膜やＷ膜等の密着膜を同じエッチング液でエッチングすることができないため、銅薄膜と密着膜の二層構造の積層膜を一回のエッチング工程でエッチングすることはできない。
そのため、密着性を有し、且つ、銅薄膜と同じエッチング液によってエッチングできる密着膜が求められている。
特開２００８−２０３８０８号公報 特開２００８−３１１２８３号公報
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、ガラス基板に対する密着性が高いゲート電極層や配線層を提供することにある。
上記課題を解決するため、本発明は、ガラス基板と接触する配線層であって、前記配線層は、前記ガラス基板に接触する密着膜と、前記密着膜に接触する銅薄膜とから成り、前記密着膜は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた配線層である。
本発明は、ガラス基板上に形成されたゲート電極層と、前記ゲート電極層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、を有し、前記半導体層には、前記ゲート電極層と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、前記ソース領域と前記ドレイン領域には、ソース電極層とドレイン電極層がそれぞれ接触された半導体装置であって、前記ゲート電極層は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた密着膜と、前記密着膜と接触して形成された銅薄膜とを有し、前記密着膜は前記ガラス基板に接触された半導体装置である。
本発明の前記配線層と、前記ガラス基板とを有し、前記ガラス基板上には、画素電極と、前記画素電極上に位置する液晶と、前記液晶上に位置する上部電極とが配置され、前記画素電極は、前記配線層に電気的に接続された液晶表示装置である。
本発明の前記半導体装置と、前記ガラス基板とを有し、前記ガラス基板上には、画素電極と、前記画素電極上に位置する液晶と、前記液晶上に位置する上部電極とが配置され、前記画素電極は、前記ドレイン電極層又はソース電極層のいずれか一方に電気的に接続された液晶表示装置である。
本発明の密着膜と銅薄膜とは、同じエッチング液でエッチングすることができるので、本発明のゲート電極層や配線層は一回のエッチング工程でパターニングすることができる。
密着膜とガラス基板との密着性は高いので、ガラス基板上に形成するゲート電極層や配線層が剥離することはない。
本発明の一例のトランジスタと本発明の一例の液晶表示装置を説明するための断面図 (ａ)〜(ｃ)：本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(１) (ａ)〜(ｃ)：本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(２) (ａ)、(ｂ)：本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(３) 本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(４)
１１……トランジスタ
３０……配線層
３１……ガラス基板
３２……ゲート電極層
３３……ゲート絶縁膜
３４……半導体層
３７……密着膜
３８……銅薄膜
４３……接続孔
５１……ソース電極層
５２……ドレイン電極層
７１……ソース領域
７２……ドレイン領域
７３……チャネル領域
８１……上部電極
８２……画素電極
８３……液晶
図１の符号２は、本発明の実施例の液晶表示装置であり、液晶表示装置２の内部には、本発明の第一例のトランジスタ１１の断面図が、液晶表示部１２と共に示されている。
このトランジスタ１１を説明すると、該トランジスタ１１は、ガラス基板３１の表面に細長のゲート電極層３２が配置されており、ゲート電極層３２上には、少なくとも幅方向に亘ってゲート絶縁膜３３が配置されている。
ゲート絶縁膜３３上には、半導体層３４が配置されており、半導体層３４のうち、ゲート電極層３２の幅方向両端上であって、ゲート電極層３２の端部とゲート絶縁膜３３を間に介して対向する位置に、ソース電極層５１とドレイン電極層５２とが形成されている。ソース電極層５１とドレイン電極層５２の間には凹部５５が設けられ、この凹部５５によってソース電極層５１とドレイン電極層５２とは分離されており、異なる電圧を印加できるように構成されいる。
ソース電極層５１上と、ドレイン電極層５２上と、その間の凹部５５上には、保護膜４１が形成されている。
このトランジスタ１１では、ソース電極層５１とドレイン電極層５２の間に電圧を印加した状態でゲート電極層３２にゲート電圧を印加し、半導体層３４内のゲート絶縁膜３３を介してゲート電極層３２と対向した部分に、半導体層３４の導電型と反対の導電型のチャネル層（又は同一の導電型の低抵抗層)が形成されると、半導体層３４のうちソース電極層５１が接触した部分とドレイン電極層５２が接触した部分とがチャネル層(又は低抵抗層)によって低抵抗で接続され、その結果、ソース電極層５１とドレイン電極層５２とが電気的に接続され、トランジスタ１１が導通する。
ゲート電圧の印加を停止すると、チャネル層(又は低抵抗層)は消滅し、ソース電極層５１とドレイン電極層５２との間は高抵抗になり、電気的に分離される。
液晶表示部１２には画素電極８２が配置されており、画素電極８２上には液晶８３が配置されている。液晶８３上には上部電極８１が位置しており、画素電極８２と上部電極８１との間に電圧が印加されると、液晶８３を通る光の偏光性が変更され、偏光フィルタ(不図示)の光通過性が制御される。
画素電極８２はソース電極層５１やドレイン電極層５２と電気的に接続されており、トランジスタ１１がＯＮ・ＯＦＦすることで、画素電極８２への電圧印加の開始・終了が行われる。
ここでは画素電極８２は、ドレイン電極層５２に接続された透明導電層４２の一部から成っている。透明導電層４２はＩＴＯで構成されている。
透明導電層４２の下方には、配線層３０が配置されている。
この配線層３０とゲート電極層３２とは、Ｃｕ−Ｍｇ−Ａｌから成る密着膜３７と、密着膜３７上に形成された銅を主成分とする銅薄膜３８(５０ａｔ％を越える含有率で銅を含有する薄膜)とで構成されており、密着膜３７はガラス基板３１と接触しており、銅薄膜３８はガラス基板３１と接触しないようになっている。
このトランジスタ１１の製造工程を説明する。
このトランジスタ１１は、先ず、成膜対象物のガラス基板３１をスパッタリング装置内に搬入する。
スパッタリング装置内にはＣｕ−Ｍｇ−Ａｌターゲットと純銅ターゲットが設けられており、Ａｒガス等の希ガスから成るスパッタリングガスでＣｕ−Ｍｇ−Ａｌターゲットをスパッタリングし、図２(ａ)に示すように、ガラス基板３１上に密着膜３７を形成し、次いで、希ガスから成るスパッタリングガスによって純銅ターゲットをスパッタリングして、密着膜３７上に銅薄膜３８を形成する。密着膜３７と銅薄膜３８を形成するときには、酸素ガスはスパッタリング雰囲気中に導入せず、密着膜３７や銅薄膜３８中に酸化銅を含有させないので、低抵抗の密着膜３７と銅薄膜３８が形成される。
銅薄膜３８を形成した後、所望の雰囲気中で４００℃程度に加熱してアニールしても良い。
次に、図２(ｂ)に示すように、銅薄膜３８上にパターニングニングしたレジスト膜３９を配置し、純銅とＣｕ−Ｍｇ−Ａｌの両方をエッチングできるエッチング液に密着膜３７と銅薄膜３８とが形成されたガラス基板３１を浸漬し、レジスト膜３９間に露出する銅薄膜３８と、銅薄膜３８のエッチング後に露出する密着膜３７とを同じエッチング液に接触させ、図２(ｃ)に示すように、エッチング液に接触した部分をエッチング除去する。ここでは銅薄膜３８と密着膜３７とが部分的に除去され、残った部分によって、ガラス基板３１上にゲート電極層３２と配線層３０とを形成する。
パターニングしてゲート電極層３２と配線層３０を形成すると、ゲート電極層３２と配線層３０が位置する部分以外はガラス基板３１の表面が露出しており、レジスト膜３９を除去した後、図３(ａ)に示すように、ガラス基板３１の表面、ゲート電極層３２の表面、配線層３０の表面に、ＳｉO2、ＳｉＮｘ等の絶縁性材料から成るゲート絶縁膜３３を形成する。このゲート絶縁膜３３は、必要に応じてパターニングする。
次に、ゲート絶縁膜３３上に半導体材料(例えばＳｉ半導体や酸化物半導体)から成る薄膜を形成し、パターニングして、図３(ｂ)に示すように、ゲート絶縁膜３３上にパターニングされた半導体層３４を形成する。
次いで、少なくとも半導体層３４の表面に金属薄膜が形成される。金属薄膜をパターニングして、図３(ｃ)に示すように、ソース電極層５１と、ドレイン電極層５２とを形成する。半導体層３４のうち、ソース電極層５１と接触する部分がソース領域７１と呼ばれ、ドレイン電極層５２と接触する部分がドレイン領域７２と呼ばれる。ソース電極層５１とドレイン電極層５２は、半導体層３４のうち、ゲート電極層３２の幅方向両端上であって、ゲート電極層３２の端部とゲート絶縁膜３３を間に介して対向する位置に配置されている。次いで、図４(ａ)に示すように、ＳｉＮｘやＳｉＯ2等の絶縁膜から成る保護膜４１を形成する。
次に、図４(ｂ)に示すように、保護膜４１又とゲート絶縁膜３３とにヴィアホールやコンタクトホール等の接続孔４３を形成し、接続孔４３の底面に、ドレイン電極層５２、ソース電極層５１、又は配線層３０等が有する銅薄膜３８の表面を露出させ、その状態で透明導電層を形成し、パターニングする。図５の符号４２は、パターニングされた透明導電層を示している。
そして、液晶８３と上部電極８１を後工程で配置して、図１に示す液晶表示装置２を得ると、トランジスタ１１は動作可能な状態になる。
チャネル領域７３は、半導体層３４の、ソース領域７１とドレイン領域７２の間の領域であり、ゲート電極層３２は、少なくともゲート絶縁膜３３を挟んでチャネル領域７３と対向する位置にある。トランジスタ１１は、ゲート絶縁膜３３と、ゲート・ソース・ドレイン電極層３２、５１、５２とでこのように構成されている。
なお、半導体層３４は、ＩｎＧａＺｎＯ等の酸化物半導体や、Ｓｉから成るアモルファス半導体、多結晶半導体、単結晶半導体など、種々の半導体が含まれる。
また、上記実施例では、密着膜３７と銅薄膜３８の積層膜は、配線層３０やゲート電極層３２に用いたが、ＭＯＳトランジスタのソース電極層やドレイン電極層がガラス基板と接触する場合は、密着膜３７と銅薄膜３８の積層膜によってソース電極層やドレイン電極層を構成させることもできる。
Ｃｕ(銅)を主成分として、Ｍｇ(マグネシウム)とＡｌ(アルミニウム)を所望割合で含有させてターゲットを作製し、そのターゲットをスパッタリングし、ガラス基板上にターゲットと同じ組成のＣｕ−Ｍｇ−Ａｌから成る密着膜を形成し、次いで、純銅のターゲットをスパッタリングし、密着膜上に純銅薄膜を形成し、ゲート電極層や配線層として用いる積層膜を形成した。
密着膜は、ＭｇとＡｌの添加割合を変えて形成し、次いで純銅薄膜を形成した後、電極・配線層とガラス基板との密着性を評価した。評価結果を下記表１に記載する。
密着膜と純銅薄膜とを形成した後、真空雰囲気中で４００℃、１時間のアニールを行った場合と、行わなかった場合の両方を測定した。
Figure 0004970621
表１中の「Ｍｇ含有量」と「Ａｌ含有量」の欄の中の数値は、ターゲット又は密着膜中のＣｕ原子数とＭｇ原子数とＡｌ原子数の合計個数を１００ａｔ％としたときの、含有するＭｇ原子数割合(Ｘａｔ％)及びＡｌ原子数割合(Ｙａｔ％)を示しており、“−”は含有量がゼロの場合である。
「Target作製可否」の欄は、Ｃｕ、Ｍｇ、Ａｌの材料がターゲットに成形できた場合を“○”、ターゲットに成形できなかった場合を“×”に分類した。
「密着性」の欄の評価は、純銅薄膜の表面に粘着テープを貼付し、粘着テープを引き剥がし、粘着テープが、粘着テープと純銅薄膜の界面で剥離した場合を“○”、電極層内部の破壊、又は電極層とガラス基板の界面で剥離した場合を“×”として分類した。
表１の「密着性」の結果から、ＭｇとＡｌの両方を含有しないと、特に、アニール後の密着性やバリア性が悪く、Ｍｇ含有率が０．５ａｔ％以上５ａｔ％以下であって、Ａｌ含有率５ａｔ％以上１５ａｔ％以下の場合が、ガラス基板との密着性に優れていることが分かる。
従って、本発明の上記各実施例のＣｕ−Ｍｇ−Ａｌから成る薄膜である密着膜３７は、Ｃｕ原子数とＭｇ原子数とＡｌ原子数の合計個数を１００ａｔ％としたときに、Ｍｇ含有率が０．５ａｔ％以上５ａｔ％以下であって、Ａｌ含有率が５ａｔ％以上１５ａｔ％以下である導電性薄膜であることが望ましい。
密着膜３７上に、密着膜３７と接触して形成される銅薄膜３８は、銅薄膜３８の原子数を１００ａｔ％としたとき、５０ａｔ％を越える含有率で銅を含有する低抵抗な導電性薄膜である。

Claims (4)

  1. ガラス基板と接触する配線層であって、
    前記配線層は、
    前記ガラス基板に接触する密着膜と、前記密着膜に接触する銅薄膜とから成り、
    前記密着膜は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた配線層。
  2. ガラス基板上に形成されたゲート電極層と、
    前記ゲート電極層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された半導体層と、
    を有し、
    前記半導体層には、前記ゲート電極層と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、
    前記ソース領域と前記ドレイン領域には、ソース電極層とドレイン電極層がそれぞれ接触された半導体装置であって、
    前記ゲート電極層は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた密着膜と、前記密着膜と接触して形成された銅薄膜とを有し、
    前記密着膜は前記ガラス基板に接触された半導体装置。
  3. 請求項１記載の配線層と、前記ガラス基板とを有し、前記ガラス基板上には、画素電極と、前記画素電極上に位置する液晶と、前記液晶上に位置する上部電極とが配置され、
    前記画素電極は、前記配線層に電気的に接続された液晶表示装置。
  4. 請求項２記載の半導体装置と、前記ガラス基板とを有し、前記ガラス基板上には、画素電極と、前記画素電極上に位置する液晶と、前記液晶上に位置する上部電極とが配置され、
    前記画素電極は、前記ドレイン電極層又はソース電極層のいずれか一方に電気的に接続された液晶表示装置。
JP2011528758A 2009-08-28 2010-08-19 配線層、半導体装置、液晶表示装置 Active JP4970621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011528758A JP4970621B2 (ja) 2009-08-28 2010-08-19 配線層、半導体装置、液晶表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009198815 2009-08-28
JP2009198815 2009-08-28
JP2011528758A JP4970621B2 (ja) 2009-08-28 2010-08-19 配線層、半導体装置、液晶表示装置
PCT/JP2010/063999 WO2011024704A1 (ja) 2009-08-28 2010-08-19 配線層、半導体装置、液晶表示装置

Publications (2)

Publication Number Publication Date
JP4970621B2 true JP4970621B2 (ja) 2012-07-11
JPWO2011024704A1 JPWO2011024704A1 (ja) 2013-01-31

Family

ID=43627810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011528758A Active JP4970621B2 (ja) 2009-08-28 2010-08-19 配線層、半導体装置、液晶表示装置

Country Status (6)

Country Link
US (1) US8400594B2 (ja)
JP (1) JP4970621B2 (ja)
KR (1) KR101175970B1 (ja)
CN (1) CN102484138B (ja)
TW (1) TWI379144B (ja)
WO (1) WO2011024704A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101214413B1 (ko) * 2009-10-27 2012-12-21 가부시키가이샤 알박 배선층, 반도체 장치, 반도체 장치를 갖는 액정 표시 장치
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
KR102094841B1 (ko) 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2016219503A (ja) * 2015-05-15 2016-12-22 株式会社アルバック 半導体装置及びその製造方法、並びに実装デバイス
KR20160148765A (ko) 2015-06-16 2016-12-27 삼성디스플레이 주식회사 표시 장치
CN110392909A (zh) * 2017-04-13 2019-10-29 株式会社爱发科 液晶显示装置、有机el显示装置、半导体元件、布线膜、布线基板、靶材
JP6768180B1 (ja) * 2019-04-09 2020-10-14 株式会社アルバック Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
KR20200120604A (ko) * 2019-04-09 2020-10-21 가부시키가이샤 알박 Cu 합금 타깃, 배선막, 반도체 장치, 액정 표시 장치
CN110534530A (zh) * 2019-08-15 2019-12-03 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
KR20220016373A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062799A (ja) * 1996-08-21 1998-03-06 Canon Inc 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
JPH1154458A (ja) * 1997-05-08 1999-02-26 Applied Materials Inc メタライゼーション構造体
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2010053445A (ja) * 2008-08-01 2010-03-11 Mitsubishi Materials Corp フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037257A (en) 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
KR100883769B1 (ko) * 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2008203808A (ja) 2006-09-08 2008-09-04 Mitsubishi Materials Corp 熱欠陥発生がなくかつ密着性に優れたｔｆｔトランジスターを用いたフラットパネルディスプレイ用配線および電極並びにそれらを形成するためのスパッタリングターゲット
JP4496237B2 (ja) 2007-05-14 2010-07-07 株式会社 日立ディスプレイズ 液晶表示装置
JP5234483B2 (ja) 2007-06-12 2013-07-10 三菱マテリアル株式会社 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット
KR101296654B1 (ko) * 2007-12-26 2013-08-14 엘지디스플레이 주식회사 구리 배선, 이를 이용한 평판 표시 장치, 및 그 구리배선의 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062799A (ja) * 1996-08-21 1998-03-06 Canon Inc 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
JPH1154458A (ja) * 1997-05-08 1999-02-26 Applied Materials Inc メタライゼーション構造体
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2010053445A (ja) * 2008-08-01 2010-03-11 Mitsubishi Materials Corp フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット

Also Published As

Publication number Publication date
US8400594B2 (en) 2013-03-19
WO2011024704A1 (ja) 2011-03-03
US20120194757A1 (en) 2012-08-02
CN102484138A (zh) 2012-05-30
CN102484138B (zh) 2014-03-12
KR20120062692A (ko) 2012-06-14
TW201202817A (en) 2012-01-16
KR101175970B1 (ko) 2012-08-22
JPWO2011024704A1 (ja) 2013-01-31
TWI379144B (en) 2012-12-11

Similar Documents

Publication Publication Date Title
JP4970621B2 (ja) 配線層、半導体装置、液晶表示装置
JP4970622B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP5805270B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
TWI535034B (zh) 畫素結構及其製作方法
WO2013013599A1 (zh) 阵列基板及其制作方法、液晶面板、显示装置
CN103956386A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
JP4913267B2 (ja) 配線層、半導体装置、半導体装置を有する液晶表示装置
JP6768180B1 (ja) Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
JP2020012190A (ja) 密着膜用ターゲット、配線層、半導体装置、液晶表示装置
WO2020208904A1 (ja) Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
JP2011091365A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
WO2016194795A1 (ja) 酸化物半導体層を含む薄膜トランジスタ
WO2020213232A1 (ja) Ｃｕ合金ターゲット

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4970621

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250