CN102484138B - 布线层、半导体装置、液晶显示装置 - Google Patents

布线层、半导体装置、液晶显示装置 Download PDF

Info

Publication number
CN102484138B
CN102484138B CN201080039374.4A CN201080039374A CN102484138B CN 102484138 B CN102484138 B CN 102484138B CN 201080039374 A CN201080039374 A CN 201080039374A CN 102484138 B CN102484138 B CN 102484138B
Authority
CN
China
Prior art keywords
film
glass substrate
electrode layer
copper
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080039374.4A
Other languages
English (en)
Other versions
CN102484138A (zh
Inventor
高泽悟
白井雅纪
石桥晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN102484138A publication Critical patent/CN102484138A/zh
Application granted granted Critical
Publication of CN102484138B publication Critical patent/CN102484138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/01—Alloys based on copper with aluminium as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供不从玻璃基板剥离的电极层或布线层。以形成在玻璃基板(31)表面上的Cu-Mg-Al薄膜的密接膜(37)、和形成在密接膜(37)表面上的铜薄膜(38)构成布线层(30)、栅极电极层(32)。在铜、镁以及铝的合计原子数为100at％时，若含镁范围为0.5at％以上5at％以下、含铝的范围为5at％以上15at％以下，则密接膜(37)对玻璃基板(31)的密接性变高，铜薄膜(38)不会从玻璃基板(31)剥离。布线层(30)与液晶显示装置(2)的像素电极(82)电连接。

Description

布线层、半导体装置、液晶显示装置
技术领域
本发明涉及使用于微小的半导体器件的布线膜的领域，特别是涉及与玻璃基板接触的电极层或布线层的技术领域。 
背景技术
平板显示器(FPD，Flat Panel Display)或薄膜太阳能电池等近年来所制造的电气产品有必要在宽广的基板上同样地配置晶体管，因此，使用可以在大面积基板上形成特性均匀的半导体层的非晶硅(氢化非晶硅)等。 
非晶硅能以低温形成，对于其他材料不会造成不良影响，但有迁移率低的缺点，能以低温形成且将高迁移率的薄膜形成为大面积基板的氧化物半导体受到瞩目。 
再者近年来，除了高迁移率的氧化物半导体之外，在半导体集成电路、FPD中的晶体管的电极层、布线层上开始使用低电阻的铜薄膜，以谋求在大面积的FPD中进行均匀亮度的显示。 
然而铜薄膜与玻璃基板、氧化物半导体、氧化物薄膜的密接性较差，此外铜薄膜的构成物质的铜原子会扩散至半导体中或氧化物薄膜中，成为可靠性降低的原因。 
特别是，布线层或栅极电极层形成在玻璃基板上，由于铜薄膜与玻璃的密接性较差，所以要担心布线层或栅极电极层剥离。 
在此情况下，在铜薄膜与玻璃基板之间，设置增大铜布线对玻璃基板的附着强度的TiN膜、W膜等密接膜，存在成本升高的问题。 
此外铜薄膜难以干蚀刻，一般用湿蚀刻法来成形，但无法用相同的蚀刻液来蚀刻铜薄膜和TiN膜、W膜等，因此不能在一次的蚀刻工序中蚀刻铜薄膜与密接膜的二层构造的层叠膜。
因此，寻求一种具有密接性且能以与铜薄膜相同的蚀刻液来蚀刻的密接膜。 
专利文献1：日本特开2008－203808号公报 
专利文献2：日本特开2008－311283号公报 
发明内容
本发明为了解决上述现有技术的不良情形而创作的，其目的在于提供对玻璃基板的密接性高的栅极电极层或布线层。 
为了解决上述课题，本发明的布线层，与玻璃基板接触，所述布线层由与所述玻璃基板接触的密接膜和与所述密接膜接触的铜薄膜构成，所述密接膜包含铜、镁以及铝，在铜、镁以及铝的合计原子数为100at%（原子百分比）时，含镁的范围为0.5at%以上5at%以下，含铝的范围为5at%以上15at%以下。 
本发明的半导体装置，其中包括形成在玻璃基板上的栅极电极层、形成在所述栅极电极层上的栅极绝缘膜、和形成在所述栅极绝缘膜上的半导体层，在所述半导体层中，在与所述栅极电极层相向的部分设有沟道区域，在所述沟道区域的两侧设有源极区域和漏极区域，在所述源极区域和所述漏极区域分别与源极电极层和漏极电极层接触，所述栅极电极层具有密接膜和与所述密接膜接触而形成的铜薄膜，该密接膜包含铜、镁以及铝，在铜、镁以及铝的合计原子数为100at%时，含镁的范围为0.5at%以上5at%以下，含铝的范围为5at%以上15at%以下，所述密接膜与所述玻璃基板接触。 
本发明的液晶显示装置，其中包括所述布线层和所述玻璃基板，在所述玻璃基板上配置有像素电极、位于所述像素电极上的液晶、和位于所述液晶上的上部电极，所述像素电极与所述布线层电连接。 
本发明的液晶显示装置，其中包括所述半导体装置和所述玻璃基板，在所述玻璃基板上配置有像素电极、位于所述像素电极上的液晶、和位于所述液晶上的上部电极，所述像素电极与所述漏极电极层或者源极电极层的任一个电连接。 
(发明效果) 
本发明的密接膜和铜薄膜能以相同的蚀刻液来进行蚀刻，因此，本发明的栅极电极层、布线层能以一次蚀刻工序来进行构图。 
由于密接膜与玻璃基板间的密接性高，因此形成在玻璃基板上的栅极电极层、布线层不会剥离。 
附图说明
图1是说明本发明的一例晶体管和本发明的一例液晶显示装置的剖视图。 
图2(a)～(c)是说明本发明的一例晶体管和本发明的一例液晶显示装置的制造工序的剖视图(1)。 
图3是(a)～(c)是说明本发明的一例晶体管和本发明的一例液晶显示装置的制造工序的剖视图(2)。 
图4(a)、(b)是说明本发明的一例晶体管和本发明的一例液晶显示装置的制造工序的剖视图(3)。 
图5是说明本发明的一例晶体管和本发明的一例液晶显示装置的制造工序的剖视图(4)。 
附图标记说明 
11...晶体管；30...布线层；31...玻璃基板；32...栅极电极层；33...栅极绝缘膜；34...半导体层；37...密接膜；38...铜薄膜；43...连接孔；51...源极电极层；52...漏极电极层；71...源极区域；72...漏极区域；73...沟道区域；81...上部电极；82...像素电极；83...液晶。 
具体实施方式
图1的标记2是本发明的实施例的液晶显示装置，在液晶显示装置2内部，与液晶显示部12一起示出本发明的第一例的晶体管11的 剖视图。 
若对该晶体管11进行说明，则该晶体管11在玻璃基板31表面上配置有细长的栅极电极层32，在栅极电极层32上，至少遍及宽度方向配置有栅极绝缘膜33。 
在栅极绝缘膜33上配置有半导体层34，在半导体层34中栅极电极层32的宽度方向的两端上，隔着栅极绝缘膜33而与栅极电极层32的端部相向的位置处，形成有源极电极层51和漏极电极层52。在源极电极层51和漏极电极层52之间，设有凹部55，通过该凹部55使源极电极层51和漏极电极层52分离，并构成为能够施加不同的电压。 
在源极电极层51上、漏极电极层52上、以及其间的凹部55上，形成有保护膜41。 
在该晶体管11中，若以在源极电极层51与漏极电极层52之间施加电压的状态下，对栅极电极层32施加栅极电压，而在半导体层34内隔着栅极绝缘膜33而与栅极电极层32相向的部分，形成与半导体层34的导电型相反的导电型的沟道层(或者相同导电型的低电阻层)，则半导体层34中源极电极层51所接触的部分和漏极电极层52所接触的部分，通过沟道层(或者低电阻层)以低电阻连接，其结果，源极电极层51与漏极电极层52电连接，晶体管11导通。 
若停止施加栅极电压，则沟道层(或者低电阻层)消灭，源极电极层51与漏极电极层52之间成为高电阻，从而电性分离。 
在液晶显示部12中配置有像素电极82，在像素电极82上配置有液晶83。上部电极81位于液晶83上，若对像素电极82与上部电极81之间施加电压，则通过液晶83的光的偏光性被变更，偏光滤波器(未图示)的光通过性得到控制。 
像素电极82与源极电极层51、漏极电极层52电连接，通过使晶体管11导通/截止，进行对像素电极82的电压施加的开始/结束。 
在此，像素电极82由与漏极电极层51连接的透明导电层42的 一部分构成。透明导电层42由ITO构成。 
在透明导电层42的下方配置有布线层30。 
该布线层30和栅极电极层32包括由Cu-Mg-Al构成的密接膜37、和形成在密接膜37上的以铜为主成分的铜膜(以超过50at％的含有率含有铜的薄膜)，密接膜37与玻璃基板31接触，而铜薄膜38不与玻璃基板31接触。 
对于该晶体管11的制造工序进行说明。 
该晶体管11首先将成膜对象物的玻璃基板31搬入至溅镀装置内。 
在溅镀装置内，设有Cu-Mg-Al靶和纯铜靶，并以Ar气体等的稀有气体组成的溅镀气体，将Cu-Mg-Al靶溅镀，如图2(a)所示，在玻璃基板31上形成密接膜37，接着，利用以稀有气体组成的溅镀气体将纯铜靶溅镀，在密接膜37上形成铜薄膜38。在形成密接膜37和铜薄膜38时，由于并不将氧气导入到溅镀气氛中，从而使密接膜37、铜薄膜38中不含有氧化铜，因此形成低电阻的密接膜37和铜薄膜38。 
在形成铜薄膜38之后，亦可在所期望的气氛中加热至400℃左右并进行退火。 
接着，如图2(b)所示，在铜薄膜38上配置已构图的抗蚀剂膜39，并将形成有密接膜37和铜薄膜38的玻璃基板31，浸渍在能对纯铜和Cu-Mg-Al这双方进行蚀刻的蚀刻液中，使露出于抗蚀剂膜39之间的铜薄膜38、和在铜薄膜38蚀刻后所露出的密接膜37，与相同的蚀刻液接触，如图2(c)所示，将与蚀刻液接触的部分蚀刻除去。在此，铜薄膜38和密接膜37被局部地除去，利用剩余的部分，在玻璃基板31上形成栅极电极层32和布线层30。 
若进行构图而形成栅极电极层32和布线层30，则除了栅极电极层32和布线层30所在位置的部分以外，露出有玻璃基板31的表面，在除去抗蚀剂膜39之后，如图3(a)所示，在玻璃基板31的表面、 栅极电极层32的表面、布线层30的表面上，形成由SiO2、SiNx等的绝缘性材料构成的栅极绝缘膜33。该栅极绝缘膜33是根据需要而构图的。 
接着，在栅极绝缘膜33上形成由半导体材料(例如Si半导体或者氧化物半导体)构成的薄膜，并进行构图，如图3(b)所示，在栅极绝缘膜33上形成被构图的半导体层34。 
接着，至少在半导体层34的表面形成金属薄膜。对于金属薄膜进行构图，如图3(c)所示，形成源极电极层51和漏极电极层52。在半导体层34中，与源极电极层51接触的部分被称为源极区域71，与漏极电极层52接触的部分被称为漏极区域72。源极电极层51和漏极电极层52被配置在半导体层34中栅极电极层32的宽度方向的两端上隔着栅极绝缘膜33而与栅极电极层32的端部相向的位置。接着，如图4(a)所示，形成由SiNx或者SiO2等的绝缘膜构成的保护膜41。 
接着，如图4(b)所示，在保护膜41或者栅极绝缘膜33处，形成通孔或者接触孔等连接孔43，在连接孔43的底面处，使漏极电极层52、源极电极层51或者布线层30等所具有的铜薄膜38的表面露出，并在该状态下形成透明导电层，并进行构图。图5的标记42示出被构图的透明导电层。 
然后，在后续工序中配置液晶83和上部电极81而得到图1所示的液晶显示装置2时，晶体管11处于能动作的状态。 
沟道区域73是半导体层34的源极区域71与漏极区域72之间的区域，栅极电极层32处于至少夹着栅极绝缘膜33而与沟道区域73相向的位置。晶体管11由栅极绝缘膜33、和栅极、源极、漏极电极层32、51、52来如此构成。 
另外，半导体层34包括InGaZnO等氧化物半导体、由Si构成的非晶质半导体、多结晶半导体、单结晶半导体等各种半导体。 
此外，在上述实施例中，密接膜37与铜薄膜38的层叠膜被使用 在布线层30、栅极电极层32中，但是，当MOS晶体管的源极电极层或漏极电极层与玻璃基板接触时，亦可通过密接膜37与铜薄膜38的层叠膜来构成源极电极层或漏极电极层。 
实施例
以Cu(铜)为主成分，并以特定的比例含有Mg(镁)和Al(铝)，从而制作靶，溅镀该靶，在玻璃基板上形成由与靶相同组成的Cu-Mg-Al构成的密接膜，接着，溅镀纯铜的靶，在密接膜上形成纯铜薄膜，从而形成用作为栅极电极层或布线层的层叠膜。 
改变Mg和Al的添加比例而形成密接膜，接着在形成纯铜薄膜后，对于电极、布线层与玻璃基板间的密接性进行评价。将评价结果记载于下述表1中。 
在形成了密接膜与纯铜薄膜之后，对于在真空气氛中400℃下进行1小时的退火和未进行退火这两种情况进行了测定。 
[表1] 
表1与玻璃基板间的密接性 
Figure BPA00001516132700081
“退火后”是在真空气氛中以400℃加热1小时后的测定结果。 
表1中的“Mg含量”与“Al含量”栏位中的数值，表示将靶或密接膜中的铜原子数和镁原子数和铝原子数的合计个数定为100at％时的、所含的镁原子数比例(Xat％)及铝原子数比例(Yat％)，“-”为含量为零的情况。 
“可否制作靶”的栏位中，将铜、镁、铝材料能成形为靶的情况 分类为“○”，将不能成形为靶的情况分类为“×”。 
“密接性”栏位的评价是在纯铜薄膜的表面粘贴粘接带，剥开粘接带，将粘接带在粘接带与纯铜薄膜的界面剥离的情形分类为“○”，而将电极层内部发生破坏或者在电极层与玻璃基板的界面上的剥离分类为“×”。 
由表1的“密接性”的结果可知，若不含有Mg和Al这双方，则特别是在退火后的密接性、阻挡性较差，而在Mg的含有率为0.5at％以上5at％以下且Al含有率为5at％以上15at％以下的情况下，与玻璃基板间的密接性优良。 
因而，本发明的上述各实施例的由Cu-Mg-Al构成的薄膜即密接膜37，在Cu原子数与Mg原子数以及Al原子数的合计个数定为100at％时，优选为镁含量为0.5at％以上5at％以下，铝含量为5at％以上15at％以下的导电性薄膜。 
在密接膜37上与密接膜37接触地形成的铜薄膜38，在将铜薄膜38的原子数定为100％时，是以超过50at％的含有率含有铜的低电阻的导电性薄膜。 

Claims (2)

1.一种布线层，与玻璃基板接触，其中
所述布线层由与所述玻璃基板接触的密接膜和与所述密接膜接触的铜薄膜构成，
所述密接膜由铜、镁以及铝构成，在铜、镁以及铝的合计原子数为100at%时，含镁的范围为0.5at%以上5at%以下，含铝的范围为5at%以上15at%以下。
2.一种半导体装置，其中包括形成在玻璃基板上的栅极电极层、形成在所述栅极电极层上的栅极绝缘膜、和形成在所述栅极绝缘膜上的半导体层，在所述半导体层中，在与所述栅极电极相向的部分设有沟道区域，在所述沟道区域的两侧设有源极区域和漏极区域，所述源极区域与源极电极层接触，所述漏极区域与漏极电极层接触，
所述栅极电极层具有密接膜和与所述密接膜接触而形成的铜薄膜，该密接膜由铜、镁以及铝构成，在铜、镁以及铝的合计原子数为100at%时，含镁的范围为0.5at%以上5at%以下，含铝的范围为5at%以上15at%以下，
所述密接膜与所述玻璃基板接触。
3．一种液晶显示装置，其中包括权利要求1所述的布线层和所述玻璃基板，在所述玻璃基板上配置有像素电极、位于所述像素电极上的液晶、和位于所述液晶上的上部电极，
所述像素电极与所述布线层电连接。
4．一种液晶显示装置，其中包括权利要求2所述的半导体装置和所述玻璃基板，在所述玻璃基板上配置有像素电极、位于所述像素电极上的液晶、和位于所述液晶上的上部电极，
所述像素电极与所述漏极电极层或者源极电极层的任一个电连接。
CN201080039374.4A 2009-08-28 2010-08-19 布线层、半导体装置、液晶显示装置 Active CN102484138B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-198815 2009-08-28
JP2009198815 2009-08-28
PCT/JP2010/063999 WO2011024704A1 (ja) 2009-08-28 2010-08-19 配線層、半導体装置、液晶表示装置

Publications (2)

Publication Number Publication Date
CN102484138A CN102484138A (zh) 2012-05-30
CN102484138B true CN102484138B (zh) 2014-03-12

Family

ID=43627810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080039374.4A Active CN102484138B (zh) 2009-08-28 2010-08-19 布线层、半导体装置、液晶显示装置

Country Status (6)

Country Link
US (1) US8400594B2 (zh)
JP (1) JP4970621B2 (zh)
KR (1) KR101175970B1 (zh)
CN (1) CN102484138B (zh)
TW (1) TWI379144B (zh)
WO (1) WO2011024704A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101214413B1 (ko) * 2009-10-27 2012-12-21 가부시키가이샤 알박 배선층, 반도체 장치, 반도체 장치를 갖는 액정 표시 장치
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
KR102094841B1 (ko) 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2016219503A (ja) * 2015-05-15 2016-12-22 株式会社アルバック 半導体装置及びその製造方法、並びに実装デバイス
KR20160148765A (ko) 2015-06-16 2016-12-27 삼성디스플레이 주식회사 표시 장치
CN110392909A (zh) * 2017-04-13 2019-10-29 株式会社爱发科 液晶显示装置、有机el显示装置、半导体元件、布线膜、布线基板、靶材
JP6768180B1 (ja) * 2019-04-09 2020-10-14 株式会社アルバック Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
KR20200120604A (ko) * 2019-04-09 2020-10-21 가부시키가이샤 알박 Cu 합금 타깃, 배선막, 반도체 장치, 액정 표시 장치
CN110534530A (zh) * 2019-08-15 2019-12-03 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
KR20220016373A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471327A (zh) * 2007-12-26 2009-07-01 乐金显示有限公司 铜线及其制造方法以及具有该铜线的薄膜晶体管基板
CN101529566A (zh) * 2006-12-28 2009-09-09 株式会社爱发科 布线膜的形成方法、晶体管及电子装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062799A (ja) * 1996-08-21 1998-03-06 Canon Inc 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
US6387805B2 (en) 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
US6037257A (en) 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
KR100883769B1 (ko) * 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2008203808A (ja) 2006-09-08 2008-09-04 Mitsubishi Materials Corp 熱欠陥発生がなくかつ密着性に優れたｔｆｔトランジスターを用いたフラットパネルディスプレイ用配線および電極並びにそれらを形成するためのスパッタリングターゲット
JP4496237B2 (ja) 2007-05-14 2010-07-07 株式会社 日立ディスプレイズ 液晶表示装置
JP5234483B2 (ja) 2007-06-12 2013-07-10 三菱マテリアル株式会社 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット
JP5420328B2 (ja) * 2008-08-01 2014-02-19 三菱マテリアル株式会社 フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101529566A (zh) * 2006-12-28 2009-09-09 株式会社爱发科 布线膜的形成方法、晶体管及电子装置
CN101471327A (zh) * 2007-12-26 2009-07-01 乐金显示有限公司 铜线及其制造方法以及具有该铜线的薄膜晶体管基板

Also Published As

Publication number Publication date
US8400594B2 (en) 2013-03-19
WO2011024704A1 (ja) 2011-03-03
US20120194757A1 (en) 2012-08-02
CN102484138A (zh) 2012-05-30
KR20120062692A (ko) 2012-06-14
TW201202817A (en) 2012-01-16
JP4970621B2 (ja) 2012-07-11
KR101175970B1 (ko) 2012-08-22
JPWO2011024704A1 (ja) 2013-01-31
TWI379144B (en) 2012-12-11

Similar Documents

Publication Publication Date Title
CN102484138B (zh) 布线层、半导体装置、液晶显示装置
CN102484137B (zh) 半导体装置、具有半导体装置的液晶显示装置、半导体装置的制造方法
JP5963804B2 (ja) 半導体装置の製造方法
TW200415429A (en) Electronic device, method of manufacture of the same, and sputtering target
CN103247531B (zh) 薄膜晶体管及其制作方法及显示器
CN102203947B (zh) 薄膜晶体管的制造方法、薄膜晶体管
CN101971350B (zh) 薄膜晶体管、薄膜晶体管的制造方法
CN102576675B (zh) 布线层、半导体装置、具有半导体装置的液晶显示装置
JP2020012190A (ja) 密着膜用ターゲット、配線層、半導体装置、液晶表示装置
JP6768180B1 (ja) Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
US20210230718A1 (en) Cu ALLOY TARGET
WO2020208904A1 (ja) Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant