KR20200120604A - Cu 합금 타깃, 배선막, 반도체 장치, 액정 표시 장치 - Google Patents

Cu 합금 타깃, 배선막, 반도체 장치, 액정 표시 장치 Download PDF

Info

Publication number
KR20200120604A
KR20200120604A KR1020207017342A KR20207017342A KR20200120604A KR 20200120604 A KR20200120604 A KR 20200120604A KR 1020207017342 A KR1020207017342 A KR 1020207017342A KR 20207017342 A KR20207017342 A KR 20207017342A KR 20200120604 A KR20200120604 A KR 20200120604A
Authority
KR
South Korea
Prior art keywords
film
less
alloy
electrode layer
range
Prior art date
Application number
KR1020207017342A
Other languages
English (en)
Inventor
사토루 다카사와
야스오 나카다이
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20200120604A publication Critical patent/KR20200120604A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/01—Alloys based on copper with aluminium as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/20—Metallic material, boron or silicon on organic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/20—Metallic material, boron or silicon on organic substrates
    • C23C14/205—Metallic material, boron or silicon on organic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

유리 또는 수지의 어느 일방 또는 양방으로 이루어지는 기판 (31) 의 표면에, Cu 에, 첨가 금속이 함유된 밀착막용 합금에 의해서 Cu 합금 타깃을 제조하고, 스퍼터링에 의해서 밀착막 (37) 을 형성한다. 첨가 금속은, 0.5 at％ 이상 6 at％ 이하의 Mg 와, 1 at％ 이상 15 at％ 이하의 Al 과, 0.5 at％ 이상 10 at％ 이하의 Si 중, 어느 2 종 이상의 금속을 함유한다. 밀착막 (37) 은, 기판 (31) 과의 사이의 밀착력이 강하여, 박리가 발생되지 않는다.

Description

Cu 합금 타깃, 배선막, 반도체 장치, 액정 표시 장치
본 발명은 미소한 반도체 디바이스에 사용되는 배선막의 분야에 관련된 것으로, 특히 기판에 접촉하는 전극층이나 배선막의 기술 분야에 관한 것이다.
FPD (플랫 패널 디스플레이) 나 박막 태양 전지 등, 최근 제조되는 전기 제품은 넓은 기판 상에 트랜지스터를 일정하게 배치할 필요가 있고, 그 때문에, 대면적 기판에 균일한 특성의 반도체층을 형성할 수 있는 아모르퍼스 실리콘 (수소화 아모르퍼스 실리콘을 포함하는) 등이 사용되고 있다.
아모르퍼스 실리콘은 저온에서 형성할 수 있고, 다른 재료에 악영향을 주지 않지만, 이동도가 낮다는 결점이 있어, 저온 형성으로 고이동도의 박막을 대면적 기판에 형성할 수 있는 산화물 반도체가 주목받고 있다.
그리고 최근에는, 고이동도의 산화물 반도체에 더하여, 반도체 집적 회로나, FPD 중의 트랜지스터의 전극층이나 배선막에 저저항의 구리 박막을 사용하여 대면적의 FPD 에서 휘도가 균일한 표시를 행하는 것도 도모되고 있다.
또, 최근에는 액정 표시 장치에 만곡 가능한 가요성이 요구되고 있고, 그 때문에, 수지 기판 상에 액정 표시 장치의 배선막을 형성하는 기술이 요구되고 있다.
그러나 구리 박막은, 유리, 산화물, 화합물 반도체, 수지 등과의 밀착성이 나쁘고, 또, 구리 박막의 구성 물질인 구리 원자는 반도체 중이나 산화물 박막 중에 확산되어, 신뢰성 저하의 원인이 되는 경우가 있다.
특히, 배선막이나 게이트 전극층은 기판 상에 형성되기 때문에, 구리 박막은 유리나 수지와의 밀착성이 나쁜 점에서, 배선막이나 게이트 전극층이 유리 기판이나 수지 기판으로부터 박리될 우려가 있다.
이 때문에, 구리 박막과 기판 사이에, 구리 배선과 기판 사이의 부착 강도를 증대시키는 TiN 막이나 W 막 등의 밀착막이 형성되어 있지만, 비용이 높아진다는 문제가 있다.
또, 구리 박막은 드라이 에칭이 어려워, 일반적으로 웨트 에칭법으로 성형되고 있지만, 구리 박막과 TiN 막이나 W 막 등의 밀착막을 동일한 에칭액으로 에칭할 수 없다. 그 때문에, 구리 박막과 밀착막의 2 층 구조의 적층막을 1 회의 에칭 공정으로 에칭할 수 없어, 밀착성을 가지며, 또한, 구리 박막과 동일한 에칭액에 의해서 에칭할 수 있는 밀착막이 요구되고 있다.
H6-177117호 일본 공개특허공보 2002-294437호
본 발명은 상기 종래 기술의 문제를 해결하기 위해서 창작된 것으로서, 그 목적은, 유리 기판, 수지 기판 또는 반도체층에 대한 밀착성이 높은 배선막과, 그 배선막을 형성하기 위한 Cu 합금 타깃을 제공하는 것에 있다.
본 발명은, 스퍼터링 장치에 배치되고, 스퍼터링되는 Cu 합금 타깃으로서, Cu 와 첨가 금속을 함유하는 밀착막용 합금으로 이루어지고, 상기 밀착막용 합금의 원자수를 100 at％ 로 했을 때, 상기 첨가 금속은, 0.5 at％ 이상 6 at％ 이하의 범위의 Mg 와, 1 at％ 이상 15 at％ 이하의 범위의 Al 과, 0.5 at％ 이상 10 at％ 이하의 범위의 Si 로 이루어지는 3 종의 금속 중, 어느 2 종 이상의 금속을 함유하는 Cu 합금 타깃이다.
본 발명은, 상기 밀착막용 합금은, C 의 함유량은 50 ppm 이하로 되고, O 의 함유량은 100 ppm 이하로 된 Cu 합금 타깃이다.
본 발명은, 비커스 경도는 50 Hv 이상 120 Hv 이하의 범위의 Cu 합금 타깃이다.
본 발명은, Cu 와 첨가 금속을 함유하는 밀착막용 합금으로 이루어지는 밀착막을 갖는 배선막으로서, 상기 밀착막용 합금의 원자수를 100 at％ 로 했을 때, 상기 첨가 금속은, 0.5 at％ 이상 6 at％ 이하의 범위의 Mg 와, 1 at％ 이상 15 at％ 이하의 범위의 Al 과, 0.5 at％ 이상 10 at％ 이하의 범위의 Si 로 이루어지는 3 종의 금속 중, 어느 2 종 이상의 금속을 함유하는 배선막이다.
본 발명은, 상기 밀착막용 합금은, C 의 함유량은 50 ppm 이하로 되고, O 의 함유량은 100 ppm 이하로 된 배선막이다.
본 발명은, 반도체층과, 상기 반도체층과 접촉하여 배치된 게이트 절연막과, 상기 게이트 절연막을 사이에 두고 상기 반도체층과 대향하는 게이트 전극층을 갖고, 상기 반도체층에는, 상기 게이트 전극층과 대향하는 부분에 채널 영역이 형성되고, 상기 채널 영역의 양측에 소스 영역과 드레인 영역이 형성되고, 상기 소스 영역과 상기 드레인 영역에는, 소스 전극층과 드레인 전극층이 각각 접촉된 반도체 장치로서, 상기 게이트 전극층은, 유리 또는 수지 중 어느 일방 또는 양방으로 이루어지는 기판에 접촉된 밀착막과, 상기 밀착막에 접촉된 구리 박막을 갖고, 상기 밀착막은, Cu 와 첨가 금속을 함유하는 밀착막용 합금으로 이루어지고, 상기 밀착막용 합금의 원자수를 100 at％ 로 했을 때, 상기 첨가 금속은, 0.5 at％ 이상 6 at％ 이하의 범위의 Mg 와, 1 at％ 이상 15 at％ 이하의 범위의 Al 과, 0.5 at％ 이상 10 at％ 이하의 범위의 Si 로 이루어지는 3 종의 금속 중, 어느 2 종 이상의 금속을 함유하는 반도체 장치이다.
본 발명은, 상기 밀착막용 합금은, C 의 함유량은 50 ppm 이하로 되고, O 의 함유량은 100 ppm 이하로 된 반도체 장치이다.
본 발명은, 유리 또는 수지 중 어느 일방 또는 양방으로 이루어지는 기판과, 상기 기판 표면에 형성된 배선막과, 상기 기판 상에 배치된 화소 전극층과, 상기 화소 전극층 상에 배치된 액정과, 상기 액정 상에 배치된 상부 전극층을 갖고, 상기 화소 전극층은, 상기 배선막에 전기적으로 접속된 액정 표시 장치로서, 상기 배선막은 상기 기판과 접촉하는 밀착막을 갖고, 상기 밀착막은, Cu 와 첨가 금속을 함유하는 밀착막용 합금으로 이루어지고, 상기 밀착막용 합금의 원자수를 100 at％ 로 했을 때, 상기 첨가 금속은, 0.5 at％ 이상 6 at％ 이하의 범위의 Mg 와, 1 at％ 이상 15 at％ 이하의 범위의 Al 과, 0.5 at％ 이상 10 at％ 이하의 범위의 Si 로 이루어지는 3 종의 금속 중, 어느 2 종 이상의 금속을 함유하는 액정 표시 장치이다.
본 발명은, 상기 밀착막용 합금은, C 의 함유량은 50 ppm 이하로 되고, O 의 함유량은 100 ppm 이하로 된 액정 표시 장치이다.
본 발명의 밀착막과 구리 박막은, 동일한 에칭액으로 에칭할 수 있기 때문에, 본 발명의 게이트 전극층이나 배선막은 1 회의 에칭 공정으로 패터닝할 수 있다.
밀착막과 유리 기판, 수지 기판 사이의 밀착성은 높기 때문에, 그것들의 표면에 형성하는 전극층이나 배선막이 박리되지 않는다.
Cu 합금 타깃의 휨이 적어진다.
도 1 은, 본 발명의 일례인 트랜지스터와 본 발명의 일례인 액정 표시 장치를 설명하기 위한 단면도
도 2(a) ∼ (c) : 본 발명의 일례인 트랜지스터와 본 발명의 일례인 액정 표시 장치의 제조 공정을 설명하기 위한 단면도 (1)
도 3(a) ∼ (c) : 본 발명의 일례인 트랜지스터와 본 발명의 일례인 액정 표시 장치의 제조 공정을 설명하기 위한 단면도 (2)
도 4(a), (b) : 본 발명의 일례인 트랜지스터와 본 발명의 일례인 액정 표시 장치의 제조 공정을 설명하기 위한 단면도 (3)
도 5 는, 본 발명의 일례인 트랜지스터와 본 발명의 일례인 액정 표시 장치의 제조 공정을 설명하기 위한 단면도 (4)
도 6 은, 휨량을 설명하기 위한 도면
도 7 은, 스퍼터링 장치의 일례
도 1 의 부호 2 는, 본 발명의 실시예의 액정 표시 장치이고, 액정 표시 장치 (2) 의 내부에는, 본 발명의 제 1 예의 트랜지스터 (11) 의 단면도가, 액정 표시부 (12) 와 함께 나타내어져 있다.
이 트랜지스터 (11) 를 설명하면, 그 트랜지스터 (11) 는, 유리 또는 수지 중, 어느 일방 또는 양방으로 이루어지는 기판 (31) 의 표면에 가늘고 긴 게이트 전극층 (32) 이 배치되어 있고, 게이트 전극층 (32) 상에는, 적어도 폭 방향에 걸쳐 Si 산화물 (SiOx) 로 이루어지는 게이트 절연막 (33) 이 배치되어 있다. 이 기판 (31) 을 구성하는 재료에는, 수지 중에 유리 섬유가 함유되고, 그 결과 수지와 유리로 이루어지는 재료로 형성된 기판도 포함된다.
게이트 절연막 (33) 상에는, 게이트 절연막 (33) 의 폭 방향 양단의 외측으로 비어져 나오는 길이로 반도체층 (34) 이 배치되어 있고, 반도체층 (34) 상 중에, 게이트 전극층 (32) 보다 외측이고 게이트 전극층 (32) 의 폭 방향 양단 위에 위치하며, 게이트 절연막 (33) 을 사이에 위치시킨 서로 대향하는 위치에, 소스 전극층 (51) 과 드레인 전극층 (52) 이 형성되어 있다. 소스 전극층 (51) 과 드레인 전극층 (52) 은 반도체층 (34) 에 접촉한다.
소스 전극층 (51) 과 드레인 전극층 (52) 사이에는 오목부 (55) 가 형성되고, 이 오목부 (55) 에 의해서 소스 전극층 (51) 과 드레인 전극층 (52) 은 전기적으로 분리되어 있고, 소스 전극층 (51) 과 드레인 전극층 (52) 사이에 상이한 전압을 인가할 수 있도록 구성되어 있다.
소스 전극층 (51) 상과, 드레인 전극층 (52) 상과, 그 사이의 오목부 (55) 상에는, 보호막 (41) 이 형성되어 있다.
이 트랜지스터 (11) 에서는, 소스 전극층 (51) 과 드레인 전극층 (52) 사이에 전압을 인가한 상태에서 게이트 전극층 (32) 에 게이트 전압을 인가하고, 반도체층 (34) 내의 게이트 절연막 (33) 을 개재하여 게이트 전극층 (32) 과 대향한 부분에, 저저항의 채널층이 형성되면, 반도체층 (34) 중 소스 전극층 (51) 이 접촉한 부분과 드레인 전극층 (52) 이 접촉한 부분이 채널층에 의해서 접속되고, 그 결과, 소스 전극층 (51) 과, 드레인 전극층 (52) 이 전기적으로 접속되어, 트랜지스터 (11) 가 도통한다.
여기서는, 소스 영역 (71) 과, 드레인 영역 (72) 과, 채널 영역 (73) 의 반도체의 극성은 동일하여, 채널층의 극성은 채널 영역 (73) 의 극성과 동극성이다.
단, 소스 영역 (71) 의 극성과 드레인 영역 (72) 의 극성이 채널 영역 (73) 의 극성과 상이하고, 채널층의 극성이 소스 영역 (71) 의 극성과 드레인 영역 (72) 의 극성과 동극성이 되는 경우도 본 발명에 포함된다.
게이트 전압의 인가를 정지시키면, 채널층 (또는 저저항층) 은 소멸하고, 소스 전극층 (51) 과 드레인 전극층 (52) 사이는 고저항이 되어, 전기적으로 분리된다.
액정 표시부 (12) 에는 화소 전극 (82) 이 배치되어 있고, 화소 전극 (82) 상에는 액정 (83) 이 배치되어 있다. 액정 (83) 상에는 상부 전극 (81) 이 위치하고 있고, 화소 전극 (82) 과 상부 전극 (81) 사이에 전압이 인가되면, 액정 (83) 을 통과하는 광의 편광성이 변경되어, 편광 필터 (도시 생략) 의 광 통과성이 제어된다.
화소 전극 (82) 은 소스 전극층 (51) 이나 드레인 전극층 (52) 과 전기적으로 접속되어 있고, 트랜지스터 (11) 가 ON·OFF 함으로써, 화소 전극 (82) 에 대한 전압 인가의 개시·종료가 행해진다.
여기에서는, 화소 전극 (82) 은 드레인 전극층 (52) 에 접속된 투명 도전층 (42) 의 일부로 이루어져 있다. 투명 도전층 (42) 은 ITO 로 구성되어 있다.
투명 도전층 (42) 의 하방에는, 배선막 (30) 이 배치되어 있다.
이 배선막 (30) 과 게이트 전극층 (32) 은, 본 발명의 밀착막용 합금으로 이루어지는 밀착막 (37) 과, 밀착막 (37) 상에 형성된 구리를 주성분으로 하는 구리 박막 (38) (50 at％ 를 초과하는 함유율로 구리를 함유하는 박막) 으로 구성되어 있고, 밀착막 (37) 은 기판 (31) 과 접촉하고 있고, 구리 박막 (38) 은 기판 (31) 과 접촉하지 않도록 되어 있다.
이 트랜지스터 (11) 의 제조 공정을 설명한다.
이 트랜지스터 (11) 의 제조 공정에서는, 먼저, 성막 대상물인 기판 (31) 을 스퍼터링 장치 내에 반입한다. 도 7 의 부호 80 은, 그 스퍼터링 장치를 나타낸다.
스퍼터링 장치 (80) 는, 진공조 (89) 를 갖고 있고, 진공조 (89) 의 내부는 진공 배기 장치 (86) 에 의해서 진공 배기되어 있다.
진공조 (89) 의 내부에는, 제 1, 제 2 캐소드 전극 (86a, 86b) 이 배치되어 있다. 제 1 캐소드 전극 (86a) 에는, 밀착막용 합금으로 이루어지는 Cu 합금 타깃 (88a) 이 형성되어 있고, 제 2 캐소드 전극 (86b) 에는, 순구리 타깃 (88b) 이 형성되어 있다. 가스원 (87) 으로부터 Ar 가스 등의 희가스로 이루어지는 스퍼터링 가스를 진공조 (89) 의 내부에 도입하고, 제 1 스퍼터링 전원 (85a) 에 의해서 제 1 캐소드 전극 (86a) 에 스퍼터 전압을 인가하여 Cu 합금 타깃 (88a) 을 스퍼터링하고, 도 2(a) 에 나타내는 바와 같이, 기판 (31) 상에 밀착막 (37) 을 형성한다.
이어서, 이 예에서는 희가스로 이루어지는 동 종류의 스퍼터링 가스를 가스원 (87) 으로부터 진공조 (89) 의 내부에 도입하고, 순구리 타깃 (88b) 을 스퍼터링하여, 밀착막 (37) 상에 구리 박막 (38) 을 형성한다.
밀착막 (37) 과 구리 박막 (38) 이 형성된 기판 (31) 을 진공조 (89) 의 외부로 이동시킨다.
밀착막 (37) 과 구리 박막 (38) 을 형성할 때에는, 산소 가스는 스퍼터링 분위기 중에 도입하지 않기 때문에, 밀착막 (37) 이나 구리 박막 (38) 에는 산화구리는 함유되지 않아, 저저항의 밀착막 (37) 과 구리 박막 (38) 이 형성된다.
구리 박막 (38) 을 형성한 후, 원하는 분위기 중에서 400 ℃ 정도로 가열하여 어닐해도 된다.
다음으로, 도 2(b) 에 나타내는 바와 같이, 구리 박막 (38) 상에 패터닝한 레지스트막 (39) 을 배치하고, 밀착막 (37) 과 구리 박막 (38) 이 형성된 기판 (31) 을, 구리 박막 (38) 과 밀착막 (37) 의 양방을 에칭할 수 있는 에칭액에 침지하고, 레지스트막 (39) 사이에 노출되는 구리 박막 (38) 과, 구리 박막 (38) 의 에칭 후에 노출되는 밀착막 (37) 을 동일한 에칭액에 접촉시켜, 에칭액에 접촉된 부분을 에칭 제거한다. 도 2(c) 는 에칭 제거한 상태를 나타낸다.
밀착막 (37) 과 구리 박막 (38) 이 형성된 기판 (31) 을 순구리를 에칭할 수 있는 순구리 에칭액에 침지하여, 레지스트막 (39) 에 형성된 개구의 바닥면에 노출되는 구리 박막 (38) 을 에칭 제거하고, 이어서, 밀착막용 합금을 에칭할 수 있는 밀착막용 에칭액에 침지하여, 밀착막 (37) 을 에칭 제거하도록 해도 된다.
이 예에서는 구리 박막 (38) 과 밀착막 (37) 이 부분적으로 제거되고, 남은 부분에 의해서, 기판 (31) 상에 게이트 전극층 (32) 과 배선막 (30) 이 형성된다.
다음으로, 패터닝하여 게이트 전극층 (32) 과 배선막 (30) 을 형성하면, 게이트 전극층 (32) 과 배선막 (30) 이 위치하는 부분 이외에는 기판 (31) 의 표면이 노출되어 있고, 레지스트막 (39) 을 제거한 후, 도 3(a) 에 나타내는 바와 같이, 기판 (31) 의 표면, 게이트 전극층 (32) 의 표면, 배선막 (30) 의 표면에, SiO2, SiNx 등의 절연성 재료로 이루어지는 게이트 절연막 (33) 을 형성한다. 이 게이트 절연막 (33) 은, 필요에 따라서 패터닝한다.
다음으로, 게이트 절연막 (33) 상에 반도체 재료 (예를 들어 Si 반도체나 산화물 반도체) 로 이루어지는 박막을 형성하고, 패터닝하여, 도 3(b) 에 나타내는 바와 같이, 게이트 절연막 (33) 상에 패터닝된 반도체층 (34) 을 형성한다.
이어서, 적어도 반도체층 (34) 의 표면에 금속 박막이 형성된다. 이 금속 박막을 패터닝하여, 도 3(c) 에 나타내는 바와 같이, 소스 전극층 (51) 과 드레인 전극층 (52) 을 형성한다. 반도체층 (34) 중, 소스 전극층 (51) 과 접촉하는 부분이 소스 영역 (71) 으로 불리고, 드레인 전극층 (52) 과 접촉하는 부분이 드레인 영역 (72) 으로 불린다. 소스 전극층 (51) 과 드레인 전극층 (52) 은, 반도체층 (34) 중, 게이트 전극층 (32) 의 폭 방향 양단 위이고, 게이트 전극층 (32) 의 단부 (端部) 에 대해서 게이트 절연막 (33) 을 사이에 개재하여 대향하는 위치에 배치되어 있다. 이어서, 도 4(a) 에 나타내는 바와 같이, SiNx 나 SiO2 등의 절연막으로 이루어지는 보호막 (41) 을 형성한다.
다음으로, 도 4(b) 에 나타내는 바와 같이, 보호막 (41) 과 게이트 절연막 (33) 에 비아홀이나 컨택트홀 등의 접속공 (43) 을 형성하고, 접속공 (43) 의 바닥면에, 드레인 전극층 (52), 소스 전극층 (51), 또는 배선막 (30) 등이 갖는 구리 박막 (38) 의 표면을 노출시키고, 그 상태에서 투명 도전층을 형성하여, 패터닝한다. 도 5 의 부호 42 는, 패터닝된 투명 도전층을 나타낸다.
그리고, 액정 (83) 과 상부 전극 (81) 을 후공정에서 배치하여, 도 1 에 나타내는 액정 표시 장치 (2) 를 얻으면, 트랜지스터 (11) 는 동작 가능한 상태가 된다.
채널 영역 (73) 은, 반도체층 (34) 의, 소스 영역 (71) 과 드레인 영역 (72) 사이의 영역이고, 게이트 전극층 (32) 은, 적어도 게이트 절연막 (33) 을 사이에 두고 채널 영역 (73) 과 대향하는 위치에 있다. 트랜지스터 (11) 는, 게이트 절연막 (33) 과, 게이트·소스·드레인 전극층 (32, 51, 52) 과, 반도체층 (34) 으로 이와 같이 구성되어 있다.
또한, 반도체층 (34) 은, IGZO (InGaZnO) 등의 산화물 반도체나, Si 로 이루어지는 아모르퍼스 반도체, 다결정 반도체, 단결정 반도체 등, 여러 가지 반도체가 포함된다.
반도체층 (34) 이 IGZO 로 구성되어 있는 경우에는, 소스 전극층 (51) 과 드레인 전극층 (52) 을 상기 배선막 (30) 에 의해서 구성시키고, 배선막 (30) 중의 밀착막 (37) 을 반도체층 (34) 과 접촉시키고, 구리 박막 (38) 을 밀착막 상에 형성하여, 밀착막 (37) 을 IGZO 와 접촉시킬 수도 있다.
또, 상기 실시예에서는, 밀착막 (37) 과 구리 박막 (38) 의 적층막은, 배선막 (30) 이나 게이트 전극층 (32) 에 사용했지만, MOS 트랜지스터의 소스 전극층 (51) 이나 드레인 전극층 (52) 이 기판 (31) 과 접촉하는 경우에는, 밀착막 (37) 과 구리 박막 (38) 의 적층막에 의해서 소스 전극층이나 드레인 전극층을 구성시킬 수도 있다.
[실시예 1]
구리 (Cu) 를 주성분으로 하여 첨가 금속을 함유하는 밀착막용 합금을 제조하고, 밀착막용 합금으로 이루어지는 Cu 합금 타깃을 제조하였다.
밀착막용 합금은, Cu 와 첨가 금속을 함유하는 밀착막용 합금으로 이루어지고, 밀착막용 합금의 원자수를 100 at％ 로 했을 때, 첨가 금속에는, 0.5 at％ 이상 6 at％ 이하의 범위의 Mg 와, 1 at％ 이상 15 at％ 이하의 범위의 Al 과, 0.5 at％ 이상 10 at％ 이하의 범위의 Si 로 이루어지는 3 종의 금속 중, 어느 2 종 이상의 금속이 함유된다.
밀착막용 합금을 스퍼터링하여 형성되는 밀착막의 기판에 대한 밀착성은, 밀착막용 합금 중에 함유되는 탄소 원자 (C) 와 산소 원자 (O) 의 함유량에 의해서 크게 변화한다. C 는 50 ppm 이하 함유되고, O 는 100 ppm 이하 함유된다.
<평가 내용>
밀착막용 합금으로 제조한 Cu 합금 타깃의, 비커스 경도와, 가공성과, 경도 분포와, 막두께 분포를 측정하였다.
비커스 경도는, 50 Hv 이상 120 Hv 이하의 범위의 측정치를 양품으로 하였다.
합금화되면 딱딱해져, 기계 가공성이 악화되고, 또, 기계 가공시의 변형이 발생된다. 스퍼터링레이트도 저하되기 쉽다. 50 Hv 이상 120 Hv 이하의 범위에 포함되지 않는 측정치를 불량품으로 평가하였다.
가공성은, 1 m × 1 m × 20 ㎜t 의 밀착막용 합금의 판을 프라이즈 가공에 의해서 두께를 5 ㎜ 깎아서 얻은 Cu 합금 타깃의 휨량으로 평가하였다. 도 6 의 부호 10 이 프라이즈 가공하여 얻은 Cu 합금 타깃이고, 부호 s 가 그 Cu 합금 타깃 (10) 의 휨량이다. 휨량 s 가 1 ㎜ 이상일 때 불량품으로 평가하였다.
경도 분포에 대해서는, 밀착막용 합금으로 제조한 Cu 합금 타깃 표면의 복수 지점을 경도 측정하고, 그 측정 결과 중의 경도 최대치 (Max) 와 경도 최소치 (Min) 로부터 다음 식에 의해서 산출하여, 경도 분포가 15 ％ 이상인 Cu 합금 타깃을 불량품으로 평가하였다.
경도 분포= (경도 최대치 - 경도 최소치)/(경도 최대치 + 경도 최소치)
스퍼터레이트에 대해서는, 밀착막용 합금으로 제조한 Cu 합금 타깃을 스퍼터링하고, Cu 합금 타깃과 동일한 면적의 박막을 형성했을 때, 박막면 내에서의 막두께 최대치와 막두께 최소치를 측정하고, 다음 식으로부터 막두께 분포를 산출하여, 막두께 분포가 5 ％ 이상인 Cu 합금 타깃을 불량품으로 평가하였다.
막두께 분포= (막두께 최대치 - 막두께 최소치)/(막두께 최대치 + 막두께 최소치)
또, 밀착막용 합금으로 제조한 Cu 합금 타깃을 스퍼터링하여, 유리제의 기판과, 에폭시 수지제의 기판과, 폴리이미드 수지제의 기판의 표면에 각각 밀착막을 형성하고, 밀착막을 1 ㎝ × 1 ㎝ 의 정방형으로 절단하여 밀착막 소편 (小片) 으로 이루어지는 네모 칸을 100 개 형성하고, 각 네모 칸 상에 접착 테이프를 첩부하여 접착 테이프를 기판으로부터 박리시켰을 때, 기판과 네모 칸 사이에 1 개라도 박리된 경우를 불량품으로 평가하였다 (테이프 시험의 100 네모 칸 평가).
(1) Cu-Mg-Al
첨가 금속으로서, 마그네슘 원자 (Mg) 를, 0.5, 2, 6 또는 8 at％ 함유하고, 알루미늄 원자 (Al) 를 0, 1, 2, 8, 10, 15, 20 at％ 함유하는 밀착막용 합금을 제조하여, Cu 합금 타깃을 제조했을 때의 각 측정 항목을 평가하였다. 그 평가의 결과와 C 의 함유율과 O 의 함유율을 하기 표 1 ∼ 표 4 에 나타낸다. ○ 는 양품, × 는 불량품을 나타낸다.
표 1 ∼ 표 4 중, Mg 와 Al 과 Si 를 함유하지 않는 Cu 의 Cu 합금 타깃을 제조했을 때의 측정치도 포함한다. 표 5 이하도 동일하다.
Cu-0.5 at％ Mg-Al
Figure pct00001
Cu-2 at％ Mg-Al
Figure pct00002
Cu-6 at％ Mg-Al
Figure pct00003
Cu-8 at％ Mg-Al
Figure pct00004
(2) Cu-Al-Si
첨가 금속으로서, Al 을 1, 5, 10, 15 또는 20 at％ 함유하고, 실리콘 원자 (Si) 를 0.5, 1, 2, 5, 10 또는 15 at％ 함유하는 밀착막용 합금을 제조하고, Cu 합금 타깃을 제조했을 때의 각 측정 항목을 평가하였다. 그 평가의 결과와 C 의 함유율과 O 의 함유율을 하기 표 5 ∼ 표 9 에 나타낸다. ○ 는 양품, × 는 불량품을 나타낸다.
Cu-1 at％ Al-Si
Figure pct00005
Cu-5 at％ Al-Si
Figure pct00006
Cu-10 at％ Al-Si
Figure pct00007
Cu-15 at％ Al-Si
Figure pct00008
Cu-20 at％ Al-Si
Figure pct00009
(3) Cu-Mg-Al-Si
첨가 금속으로서, Mg 를 1 at％ 함유하고, Al 을 2 at％ 함유하고, Si 를 1 또는 3 at％ 함유하는 밀착막용 합금과, Mg 를 2 또는 6 at％ 함유하고, Al 을 2 또는 8 at％ 함유하고, Si 를 2, 5 또는 10 at％ 함유하는 밀착막용 합금을 제조하고, Cu 합금 타깃을 제조했을 때의 각 측정 항목을 평가하였다. 그 평가 결과와 C 의 함유율과 O 의 함유율을 아래의 표 10 에 나타낸다. ○ 는 양품, × 는 불량품을 나타낸다.
Figure pct00010
<결론>
표 1 ∼ 표 10 으로부터, 첨가 금속에는, 0.5 at％ 이상 6 at％ 이하의 범위의 Mg 와, 1 at％ 이상 15 at％ 이하의 범위의 Al 과, 0.5 at％ 이상 10 at％ 이하의 범위의 Si 로 이루어지는 3 종의 금속 중, 어느 2 종 이상의 금속이 함유되면 되는 것을 알 수 있다.
또, 밀착막용 합금 중의 C 는 50 ppm 이하의 함유량으로 하고, O 는 100 ppm 이하의 함유량으로 하면 되는 것을 알 수 있다.
이와 같은 밀착막용 합금으로부터 Cu 합금 타깃을 제조한 경우에는 Cu 합금 타깃의 조성은 밀착막용 합금과 동일한 조성이 되고, 또, 그 Cu 합금 타깃을 희가스로 스퍼터링하여 형성한 박막의 조성도 밀착막용 합금의 조성과 동일해진다.
11 : 트랜지스터
30 : 배선막
31 : 기판
32 : 게이트 전극층
33 : 게이트 절연막
34 : 반도체층
37 : 밀착막
38 : 구리 박막
43 : 접속공
51 : 소스 전극층
52 : 드레인 전극층
71 : 소스 영역
72 : 드레인 영역
73 : 채널 영역
81 : 상부 전극
82 : 화소 전극
83 : 액정
88a : Cu 합금 타깃
88b : 순구리 타깃

Claims (9)

  1. 스퍼터링 장치에 배치되고, 스퍼터링되는 Cu 합금 타깃으로서,
    Cu 와 첨가 금속을 함유하는 밀착막용 합금으로 이루어지고,
    상기 밀착막용 합금의 원자수를 100 at％ 로 했을 때, 상기 첨가 금속은, 0.5 at％ 이상 6 at％ 이하의 범위의 Mg 와, 1 at％ 이상 15 at％ 이하의 범위의 Al 과, 0.5 at％ 이상 10 at％ 이하의 범위의 Si 로 이루어지는 3 종의 금속 중, 어느 2 종 이상의 금속을 함유하는, Cu 합금 타깃.
  2. 제 1 항에 있어서,
    상기 밀착막용 합금은, C 의 함유량은 50 ppm 이하로 되고, O 의 함유량은 100 ppm 이하로 된, Cu 합금 타깃.
  3. 제 1 항 또는 제 2 항에 있어서,
    비커스 경도는 50 Hv 이상 120 Hv 이하의 범위인, Cu 합금 타깃.
  4. Cu 와 첨가 금속을 함유하는 밀착막용 합금으로 이루어지는 밀착막을 갖는 배선막으로서,
    상기 밀착막용 합금의 원자수를 100 at％ 로 했을 때, 상기 첨가 금속은, 0.5 at％ 이상 6 at％ 이하의 범위의 Mg 와, 1 at％ 이상 15 at％ 이하의 범위의 Al 과, 0.5 at％ 이상 10 at％ 이하의 범위의 Si 로 이루어지는 3 종의 금속 중, 어느 2 종 이상의 금속을 함유하는, 배선막.
  5. 제 4 항에 있어서,
    상기 밀착막용 합금은, C 의 함유량은 50 ppm 이하로 되고, O 의 함유량은 100 ppm 이하로 된, 배선막.
  6. 반도체층과,
    상기 반도체층과 접촉하여 배치된 게이트 절연막과,
    상기 게이트 절연막을 사이에 두고 상기 반도체층과 대향하는 게이트 전극층을 갖고,
    상기 반도체층에는, 상기 게이트 전극층과 대향하는 부분에 채널 영역이 형성되고, 상기 채널 영역의 양측에 소스 영역과 드레인 영역이 형성되고,
    상기 소스 영역과 상기 드레인 영역에는, 소스 전극층과 드레인 전극층이 각각 접촉된 반도체 장치로서,
    상기 게이트 전극층은, 유리 또는 수지 중 어느 일방 또는 양방으로 이루어지는 기판에 접촉된 밀착막과,
    상기 밀착막에 접촉된 구리 박막을 갖고,
    상기 밀착막은, Cu 와 첨가 금속을 함유하는 밀착막용 합금으로 이루어지고,
    상기 밀착막용 합금의 원자수를 100 at％ 로 했을 때, 상기 첨가 금속은, 0.5 at％ 이상 6 at％ 이하의 범위의 Mg 와, 1 at％ 이상 15 at％ 이하의 범위의 Al 과, 0.5 at％ 이상 10 at％ 이하의 범위의 Si 로 이루어지는 3 종의 금속 중, 어느 2 종 이상의 금속을 함유하는, 반도체 장치.
  7. 제 6 항에 있어서,
    상기 밀착막용 합금은, C 의 함유량은 50 ppm 이하로 되고, O 의 함유량은 100 ppm 이하로 된, 반도체 장치.
  8. 유리 또는 수지 중 어느 일방 또는 양방으로 이루어지는 기판과,
    상기 기판 표면에 형성된 배선막과,
    상기 기판 상에 배치된 화소 전극층과,
    상기 화소 전극층 상에 배치된 액정과,
    상기 액정 상에 배치된 상부 전극층을 갖고,
    상기 화소 전극층은, 상기 배선막에 전기적으로 접속된 액정 표시 장치로서,
    상기 배선막은 상기 기판과 접촉하는 밀착막을 갖고,
    상기 밀착막은, Cu 와 첨가 금속을 함유하는 밀착막용 합금으로 이루어지고,
    상기 밀착막용 합금의 원자수를 100 at％ 로 했을 때, 상기 첨가 금속은, 0.5 at％ 이상 6 at％ 이하의 범위의 Mg 와, 1 at％ 이상 15 at％ 이하의 범위의 Al 과, 0.5 at％ 이상 10 at％ 이하의 범위의 Si 로 이루어지는 3 종의 금속 중, 어느 2 종 이상의 금속을 함유하는, 액정 표시 장치.
  9. 제 8 항에 있어서,
    상기 밀착막용 합금은, C 의 함유량은 50 ppm 이하로 되고, O 의 함유량은 100 ppm 이하로 된, 액정 표시 장치.
KR1020207017342A 2019-04-09 2020-01-29 Cu 합금 타깃, 배선막, 반도체 장치, 액정 표시 장치 KR20200120604A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019074257 2019-04-09
JPJP-P-2019-074257 2019-04-09
PCT/JP2020/003145 WO2020208904A1 (ja) 2019-04-09 2020-01-29 Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置

Publications (1)

Publication Number Publication Date
KR20200120604A true KR20200120604A (ko) 2020-10-21

Family

ID=72751058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207017342A KR20200120604A (ko) 2019-04-09 2020-01-29 Cu 합금 타깃, 배선막, 반도체 장치, 액정 표시 장치

Country Status (5)

Country Link
US (1) US20210215986A1 (ko)
KR (1) KR20200120604A (ko)
CN (1) CN112055888A (ko)
TW (1) TW202104624A (ko)
WO (1) WO2020208904A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177117A (ja) 1992-12-07 1994-06-24 Japan Energy Corp スパッタターゲットとこれを使用する半導体装置の製造方法
JP2002294437A (ja) 2001-04-02 2002-10-09 Mitsubishi Materials Corp 銅合金スパッタリングターゲット

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5420328B2 (ja) * 2008-08-01 2014-02-19 三菱マテリアル株式会社 フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット
JP5548396B2 (ja) * 2009-06-12 2014-07-16 三菱マテリアル株式会社 薄膜トランジスタ用配線層構造及びその製造方法
KR101175085B1 (ko) * 2009-08-26 2012-08-21 가부시키가이샤 알박 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
KR101175970B1 (ko) * 2009-08-28 2012-08-22 가부시키가이샤 알박 배선층, 반도체 장치, 액정 표시 장치
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP6398594B2 (ja) * 2014-10-20 2018-10-03 三菱マテリアル株式会社 スパッタリングターゲット

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177117A (ja) 1992-12-07 1994-06-24 Japan Energy Corp スパッタターゲットとこれを使用する半導体装置の製造方法
JP2002294437A (ja) 2001-04-02 2002-10-09 Mitsubishi Materials Corp 銅合金スパッタリングターゲット

Also Published As

Publication number Publication date
CN112055888A (zh) 2020-12-08
WO2020208904A1 (ja) 2020-10-15
US20210215986A1 (en) 2021-07-15
TW202104624A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
KR101175085B1 (ko) 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
KR101175970B1 (ko) 배선층, 반도체 장치, 액정 표시 장치
TWI437697B (zh) Wiring structure and a display device having a wiring structure
JP5017282B2 (ja) 配線膜の形成方法
CN104681625B (zh) 薄膜晶体管
TW201205813A (en) Semiconductor device, liquid crystal display device having the semiconductor device, and method for forming the semiconductor device
KR20130064116A (ko) 배선 구조 및 표시 장치
WO2012132871A1 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
KR101214413B1 (ko) 배선층, 반도체 장치, 반도체 장치를 갖는 액정 표시 장치
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
KR20050014822A (ko) 배선 재료 및 이를 이용한 배선 기판
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
KR20200120604A (ko) Cu 합금 타깃, 배선막, 반도체 장치, 액정 표시 장치
JP6768180B1 (ja) Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
WO2020213232A1 (ja) Ｃｕ合金ターゲット
WO2018123955A1 (ja) 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法
JP2020012190A (ja) 密着膜用ターゲット、配線層、半導体装置、液晶表示装置
JP6837134B2 (ja) 液晶表示装置、有機ｅｌ表示装置、半導体素子、配線膜、配線基板
JP2018180297A (ja) ターゲット、配線膜、半導体素子、表示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application