JP6837134B2 - 液晶表示装置、有機ｅｌ表示装置、半導体素子、配線膜、配線基板 - Google Patents

液晶表示装置、有機ｅｌ表示装置、半導体素子、配線膜、配線基板 Download PDF

Info

Publication number
JP6837134B2
JP6837134B2 JP2019512352A JP2019512352A JP6837134B2 JP 6837134 B2 JP6837134 B2 JP 6837134B2 JP 2019512352 A JP2019512352 A JP 2019512352A JP 2019512352 A JP2019512352 A JP 2019512352A JP 6837134 B2 JP6837134 B2 JP 6837134B2
Authority
JP
Japan
Prior art keywords
film
base film
electrode layer
contact
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019512352A
Other languages
English (en)
Other versions
JPWO2018189965A1 (ja
Inventor
悟 高澤
悟 高澤
保夫 中台
保夫 中台
純一 新田
純一 新田
石橋　暁
暁 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2018189965A1 publication Critical patent/JPWO2018189965A1/ja
Application granted granted Critical
Publication of JP6837134B2 publication Critical patent/JP6837134B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、微小な半導体デバイスに使用される配線膜の技術分野に係り、特に、樹脂に接触する電極層の技術分野に関する。
ＦＰＤ(フラットパネルディスプレイ)の表示部分は、従来ではガラス基板上に形成されていたが、近年では、フィルムや樹脂基板等、表面に樹脂が露出する基板上に形成する技術が求められている。
ＦＰＤの配線膜は、スパッタリング法によってガラス基板上に形成されていたが、ガラス基板に替え、柔軟性や屈曲性を有する樹脂基板に形成する場合は、低抵抗の特性から配線膜として用いられる銅薄膜と樹脂基板との密着性が悪く、配線膜が樹脂基板から剥離し、不良品が発生しやすい。
銅薄膜と樹脂基板との間に、チタン薄膜やクロム薄膜等のプライマー層を設けて二層構造の配線膜を構成させれば、配線膜と樹脂基板との間の密着性は向上するが、プライマー層をパターニングするためのエッチャントやエッチングガスと、配線膜をパターニングするためのエッチャントやエッチングガスとが異なるため、チタン薄膜やクロム薄膜は量産工程には採用しにくく、工程を増加させずに銅薄膜と樹脂基板との間の密着性を向上させるための技術が求められている。
ＷＯ２０１４／１８５３０１号公報 特開２００４−９１９０７号公報 特開２００４−３４２９７７号公報 特開２００６−１９３７８３号公報 特開２０１６−２１１０６４号公報 特開２０１２−２１１３７８号公報
本発明の目的は、樹脂基板から剥離しにくく、一種類のエッチャント又はエッチングガスによってパターニングすることができる配線膜を提供することにある。
上記課題を解決するために、本発明は、樹脂基板と、半導体素子と、液晶層と、偏光フィルタとを有し、前記半導体素子の導通と遮断とによって、前記液晶層に印加される電圧を変化させ、前記液晶層を透過した光の前記偏光フィルタの透過を制御する液晶表示装置であって、前記半導体素子は、半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、前記樹脂基板に接触された配線膜に電気的に接続された半導体素子であり、前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた液晶表示装置である。
本発明は、樹脂基板と、半導体素子と、液晶層と、偏光フィルタとを有し、前記半導体素子の導通と遮断とによって、前記液晶層に印加される電圧を変化させ、前記液晶層を透過した光の前記偏光フィルタの透過を制御する液晶表示装置であって、前記半導体素子は、半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、前記樹脂基板に接触された配線膜に電気的に接続された半導体素子であり、前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるチタンは１．０ｗｔ％以上４．０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた液晶表示装置である。
本発明はまた、樹脂基板と、半導体素子と、液晶層と、偏光フィルタとを有し、前記半導体素子の導通と遮断とによって、前記液晶層に印加される電圧を変化させ、前記液晶層を透過した光の前記偏光フィルタの透過を制御する液晶表示装置であって、前記半導体素子は、半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、前記樹脂基板に接触された配線膜に電気的に接続された半導体素子であり、前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、前記下地膜には、前記下地膜を構成する元素の中で銅又は副添加金属のいずれか一方が最も大きい質量割合で含有され、前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記副添加金属であるニッケルは１０ｗｔ％以上５０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた液晶表示装置である。
本発明は、ガラス基板と、半導体素子と、液晶層と、偏光フィルタとを有し、前記半導体素子の導通と遮断とによって、前記液晶層に印加される電圧を変化させ、前記液晶層を透過した光の前記偏光フィルタの透過を制御する液晶表示装置であって、前記半導体素子は、半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、前記ガラス基板に接触された配線膜に電気的に接続された半導体素子であり、前記配線膜は、前記ガラス基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは０．５ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは０．５ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた液晶表示装置である。
本発明は、樹脂基板と、半導体素子と、有機ＥＬ層とを有し、前記半導体素子を制御することによって、前記有機ＥＬ層に印加される電圧を変化させ、前記有機ＥＬ層を流れる電流の大きさを制御する有機ＥＬ表示装置であって、前記半導体素子は、半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、前記樹脂基板に接触された配線膜に電気的に接続された半導体素子であり、前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた有機ＥＬ表示装置である。
本発明は、樹脂基板と、半導体素子と、有機ＥＬ層とを有し、前記半導体素子を制御することによって、前記有機ＥＬ層に印加される電圧を変化させ、前記有機ＥＬ層を流れる電流の大きさを制御する有機ＥＬ表示装置であって、前記半導体素子は、半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、前記樹脂基板に接触された配線膜に電気的に接続された半導体素子であり、前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるチタンは１．０ｗｔ％以上４．０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた有機ＥＬ表示装置である。
さらに本発明は、樹脂基板と、半導体素子と、有機ＥＬ層とを有し、前記半導体素子を制御することによって、前記有機ＥＬ層に印加される電圧を変化させ、前記有機ＥＬ層を流れる電流の大きさを制御する有機ＥＬ表示装置であって、前記半導体素子は、半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、前記樹脂基板に接触された配線膜に電気的に接続された半導体素子であり、前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、前記下地膜には、前記下地膜を構成する元素の中で銅又は副添加金属のいずれか一方が最も大きい質量割合で含有され、前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記副添加金属であるニッケルは１０ｗｔ％以上５０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた有機ＥＬ表示装置である。
本発明は、ガラス基板と、半導体素子と、有機ＥＬ層とを有し、前記半導体素子を制御することによって、前記有機ＥＬ層に印加される電圧を変化させ、前記有機ＥＬ層を流れる電流の大きさを制御する有機ＥＬ表示装置であって、前記半導体素子は、半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、前記ガラス基板に接触された配線膜に電気的に接続された半導体素子であり、前記配線膜は、前記ガラス基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは０．５ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは０．５ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた有機ＥＬ表示装置である。
本発明は、半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、樹脂基板に接触された配線膜に電気的に接続された半導体素子であり、前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた半導体素子である。
本発明は、半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、樹脂基板に接触された配線膜に電気的に接続された半導体素子であり、前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるチタンは１．０ｗｔ％以上４．０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた半導体素子である。
本発明は、半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、樹脂基板に接触された配線膜に電気的に接続された半導体素子であり、前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、前記下地膜には、前記下地膜を構成する元素の中で銅又は副添加金属のいずれか一方が最も大きい質量割合で含有され、前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記副添加金属であるニッケルは１０ｗｔ％以上５０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた半導体素子である。
本発明は、樹脂基板に固定される配線膜であって、前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた配線膜である。
本発明は、樹脂基板に固定される配線膜であって、前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるチタンは１．０ｗｔ％以上４．０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた配線膜である。
本発明は、樹脂基板に固定される配線膜であって、前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、前記下地膜には、前記下地膜を構成する元素の中で銅又は副添加金属のいずれか一方が最も大きい質量割合で含有され、前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記副添加金属であるニッケルは１０ｗｔ％以上５０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた配線膜である。
本発明は、ガラス基板に固定される配線膜であって、前記配線膜は、前記ガラス基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは０．５ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは０．５ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた配線膜である。
本発明は、複数の貫通孔が形成されたガラス基板に固定される配線膜であって、前記配線膜は、前記ガラス基板の表面と前記貫通孔の内周面とに接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは０．５ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは０．５ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされ、前記低抵抗膜の少なくとも一部は、前記ガラス基板表面上に配置された部分と、前記貫通孔内で前記下地膜と接触して前記貫通孔を充填する部分とが接触された配線膜である。
本発明は、複数の貫通孔が形成されたガラス基板と、前記ガラス基板に設けられた配線膜とを有する配線基板であって、前記配線膜は、前記ガラス基板の表面と前記貫通孔の内周面とに接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは０．５ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは０．５ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされ、前記貫通孔の内部は、前記貫通孔内で前記下地膜と接触した前記低抵抗膜で充填され、前記低抵抗膜の少なくとも一部は、前記ガラス基板表面上に配置された部分と、前記貫通孔内で前記下地膜と接触して前記貫通孔を充填する部分とが接触された配線基板である。
本発明は、樹脂基板に固定される配線膜の、前記樹脂基板に接触する下地膜を形成するスパッタリング装置のターゲットであって、前記ターゲットの１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物が１ｗｔ％以下の範囲で含有されたターゲットである。
本発明は、樹脂基板に固定される配線膜の、前記樹脂基板に接触する下地膜を形成するスパッタリング装置のターゲットであって、前記ターゲットの１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるチタンは１．０ｗｔ％以上４．０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物が１ｗｔ％以下の範囲で含有されたターゲットである。
本発明は、樹脂基板に固定される配線膜の、前記樹脂基板に接触する下地膜を形成するスパッタリング装置のターゲットであって、前記ターゲットの１００ｗｔ％中には、主添加金属であるアルミニウムが１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるニッケルが１０ｗｔ％以上５０ｗｔ％以下の範囲で含有され、前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物が１ｗｔ％以下の範囲で含有されたターゲットである。
下地層と樹脂基板との間の接着力が大きいので、配線膜が樹脂基板から剥離しない。
下地層の銅の含有率が大きいので、下地層と下地層上の低抵抗層とを同じエッチャント又はエッチングガスによってパターニングすることができる。
下地層上の低抵抗層の抵抗率は小さいので、抵抗の小さい配線膜が得られる。
本発明の第一例のトランジスタの製造工程を説明するための工程図(１) 本発明の第一例のトランジスタの製造工程を説明するための工程図(２) 本発明の第一例のトランジスタの製造工程を説明するための工程図(３) 本発明の第一例のトランジスタの製造工程を説明するための工程図(４) 本発明の第一例のトランジスタの製造工程を説明するための工程図(５) 本発明の第一例のトランジスタの製造工程を説明するための工程図(６) 本発明の第一例のトランジスタの製造工程を説明するための工程図(７) 本発明の第一例のトランジスタの製造工程を説明するための工程図(８) 本発明の第一例のトランジスタの製造工程を説明するための工程図(９) 本発明の第一例のトランジスタの製造工程を説明するための工程図(１０) 本発明の第一例のトランジスタの製造工程を説明するための工程図(１１) 本発明の第一例のトランジスタの製造工程を説明するための工程図(１２) 本発明の第一例のトランジスタの製造工程を説明するための工程図(１３) 本発明の第一例のトランジスタの製造工程を説明するための工程図(１４) 成膜装置の一例 配線膜の位置を示す斜視図 (ａ)〜(ｃ)：配線基板を製造する工程を説明するための図 ビルドアップ基板を説明するための図
＜表示装置の説明＞
図１４は本発明の一実施例の表示装置として液晶表示装置１０が示されており、液晶表示装置１０は、樹脂基板３０と、本発明の半導体素子１１と、液晶表示部１４とを有している。図１４では、半導体素子１１の断面図が、液晶表示部１４の断面図と共に示されている。
半導体素子１１は、一緒に形成される二種類の配線膜３１，３２と、半導体層３４と、ソース電極層である第一電極層５１と、ドレイン電極層である第二電極層５２と、画素電極層８２とを有している。二種類の配線膜３１，３２のうち、一方の種類の配線膜３１は第一電極層５１，第二電極層５２、又は画素電極層８２の少なくとも一電極層に電気的に接続されており、他の種類の配線膜３２は、ゲート電極層として用いられている。ゲート電極層として用いられた配線膜３２は、ゲート電極層３２とも記載する。配線膜３１，３２の位置は図１６の斜視図に示されている。
樹脂基板３０は、可撓性と透明性とを有する樹脂で形成されており、配線膜３１、３２の少なくとも一部は、樹脂基板３０の表面に樹脂基板３０と接触して設けられている。
ゲート電極層３２は、片面が樹脂基板３０と接触され、反対側の面はゲート絶縁膜３３の片面と接触されており、ゲート絶縁膜３３の反対側の面には半導体層３４がゲート絶縁膜３３に接触して配置されている。この構造ではゲート電極層３２と半導体層３４との間にはゲート絶縁膜３３が位置しており、ゲート電極層３２と半導体層３４とが接触しないように、ゲート電極層３２はゲート絶縁膜３３によって覆われている。
第一電極層５１と第二電極層５２とは半導体層３４と接触して配置されている。
第一電極層５１と第二電極層５２とは、半導体層３４に接触して形成された酸素拡散防止層３７と、酸素拡散防止層３７に接触して形成された抵抗率が小さい上部電極層３８を有している。上部電極層３８は半導体層３４と接触しないことが好ましいため、上部電極層３８と半導体層３４との間に酸素拡散防止層３７が配置されている。酸素拡散防止層３７はバリア膜とも呼ばれており、チタン薄膜や酸素含有銅薄膜を用いることができる。上部電極層３８は銅薄膜を用いることができる。
酸素含有銅薄膜とは、銅を主成分とし酸素を含有する薄膜であり、また、銅薄膜は、銅を主成分とし、酸素含有銅薄膜より酸素含有量が低く、抵抗が小さい薄膜である。第一電極層５１と第二電極層５２は銅が主成分の二層構造の後述する図９、１０に記載された積層型電極層４０を構成する。
第一電極層５１と第二電極層５２の間には凹部５５が設けられ、この凹部５５によって第一電極層５１と第二電極層５２とは分離されており、第一電極層５１と第二電極層５２とは、それぞれ半導体層３４に接触して半導体層３４に電気的に接続されている。
凹部５５は、第一電極層５１と第二電極層５２とを構成する二層構造の積層型電極層４０が部分的にエッチングされて形成されている。この凹部５５が形成される部分内に形成された積層型電極層４０の下方位置にはストッパー層３６が配置され、積層型電極層４０をエッチング除去するときに、凹部５５の底面には半導体層３４はストッパー層３６によって覆われて露出せず、ストッパー層３６が露出するようにされている。
第一電極層５１上と、第二電極層５２上と、その間の凹部５５上には、水分等の侵入防止のため、保護膜４１が形成されており、凹部５５の底面の部分では、半導体層３４上のストッパー層３６と、凹部５５内に形成された保護膜４１とが互いに接触されている。
第二電極層５２には、液晶表示部１４まで延設された透明な下部配線層４２が接触され、第二電極層５２と下部配線層４２とは電気的に接続されている。
液晶表示部１４に位置する下部配線層４２の少なくとも一部は、大面積の画素電極層８２として用いられており、画素電極層８２上には液晶層８３が配置され、液晶層８３上には透明な上部電極８１が配置され、従って液晶層８３は、それぞれ透明な画素電極層８２と上部電極８１とで挟まれている。
画素電極層８２と上部電極８１との間の電圧が変化すると液晶層８３に印加される電圧が変化し、その結果、液晶層８３を透過する光の偏光の方向が変化するので、光源から射出された光が液晶層８３を透過する際に、画素電極層８２と上部電極８１との間の電圧の変化によって、液晶層８３を透過する光の偏光の方向が変化する。
上部電極８１上には、偏光フィルタ８５が配置されており、光源から射出され、液晶層８３と上部電極８１とを透過した光は偏光フィルタ８５に入射するようにされている。
光の偏光の方向が変わると、光の偏光の方向と偏光フィルタ８５の偏光の方向との間の関係が変わるため、偏光フィルタ８５を透光していた光が遮蔽され、又は、偏光フィルタ８５に遮蔽されていた光が透光するようになる。
このように、液晶層８３の偏光の方向が変わることにより、光の透光状態と遮光状態とを切り換えることができる。
画素電極層８２は第一電極層５１または第二電極層５２に電気的に接続されており、第一電極層５１と第二電極層５２とゲート電極層３２との電位を制御することで、半導体素子１１の導通と遮断とを切り替えることができるので、半導体素子１１の導通と遮断を制御することによって光の透光状態と遮光状態とを制御することができる。
樹脂基板３０上には、液晶表示部１４が複数個設けられており、各液晶表示部１４には、それぞれ画素電極層８２が配置され、各画素電極層８２上には、液晶層８３と上部電極８１と偏光フィルタ８５とが配置されている。
各画素電極層８２にはそれぞれ異なる半導体素子１１が接続され、各画素電極層８２上の液晶層８３の偏光の方向は、画素電極層８２が接続された半導体素子１１の導通と遮断を制御することによって制御され、各画素電極層８２上で光の透光状態と遮光状態とが制御されて画面上の表示が行われる。
本発明の表示装置には有機ＥＬ層を用いた有機ＥＬ表示装置も含まれており、有機ＥＬ表示装置では、例えば液晶層８３に替え、画素電極層８２の表面上に有機ＥＬ層が配置され、有機ＥＬ層の表面上に配置された上部電極８１と画素電極層８２との間に印加される電圧の大きさが半導体素子１１の制御によって制御され、有機ＥＬ層に流れる電流の大きさが変化し、発光量が変化して所望の表示が行われる。有機ＥＬ表示装置では、屋外での視認性向上のため外光の反射防止用に偏光フィルタが使用されることがある。
次に、半導体素子１１の製造工程を説明する。
＜半導体素子の製造工程＞
この半導体素子１１は、先ず、樹脂基板３０上に、スパッタ法や蒸着法等の真空薄膜形成方法によって配線膜３１，３２を形成する。
図１５は、配線膜３１、３２を形成するための成膜装置２５であり、第一、第二真空室２６ａ、２６ｂを有している。第一、第二真空室２６ａ、２６ｂの内部には、第一、第二ターゲット４４ａ、４４ｂがそれぞれ配置されている。
第一真空室２６ａの前段には、前処理室２７が配置され、第二真空室２６ｂの後段には、搬出室２８が配置されている。前処理室２７の内部と第一真空室２６ａの内部と第二真空室２６ｂの内部と搬出室２８の内部とは、それぞれゲートバルブ２９1〜２９3を介してそれぞれ接続されている。
前処理室２７と第一、第二真空室２６ａ、２６ｂと搬出室２８とは、それぞれ真空排気装置２４に接続されており、真空排気装置２４の動作により、各室２７，２６ａ、２６ｂ、２８は真空雰囲気に真空排気されている。
先ずゲートバルブ２９1を開け、第一真空室２６ａの内部と前処理室２７の内部とを接続し、前処理室２７の内部に位置する樹脂基板３０を第一真空室２６ａの内部に移動させ、ゲートバルブ２９1を閉じる。
第一真空室２６ａの内部の第一ターゲット４４ａは、銅を主成分とし、主添加金属としてアルミニウムを所定割合で含有し、且つ、シリコン、チタン、マンガン、又はニッケルのいずれか一又は二種類の金属を副添加金属として所定割合で含有する合金である。
第一、第二真空室２６ａ、２６ｂはガス導入装置４７に接続されており、ガス導入装置４７から第一真空室２６ａの内部にアルゴンガス等のスパッタリングガスを導入し、スパッタリング電源２７ａによって第一ターゲット４４ａにスパッタリング電圧を印加し、第一ターゲット４４ａをスパッタリングすると、図１に示すように、樹脂基板３０の表面に、第一ターゲット４４ａと同一組成で樹脂基板３０と接触した下地膜２１が形成される。
下地膜２１が所定膜厚に形成されると、第一ターゲット４４ａのスパッタリングを停止し、第一、第二真空室２６ａ、２６ｂ間のゲートバルブ２９2を開け、下地膜２１が形成された第一真空室２６ａの内部に位置する樹脂基板３０を第二真空室２６ｂの内部に移動させ、ゲートバルブ２９2を閉じ、第二真空室２６ｂ内にスパッタリングガスを導入してスパッタリング電源２７ｂによって第二ターゲット４４ｂをスパッタリングし、下地膜２１上に、下地膜２１と接触した低抵抗膜２２を所定膜厚に形成する。
第二ターゲット４４ｂは、銅の含有率が第一ターゲット４４ａよりも高く、導電率が第一ターゲット４４ａよりも大きくなっている純銅又は銅合金で構成されており、低抵抗膜２２の組成は第二ターゲット４４ｂと同一の組成になっている。
第一、第二ターゲット４４ａ、４４ｂは、銅の含有率が高く、第一、第二ターゲット４４ａ、４４ｂのスパッタリングによって得られた下地膜２１と低抵抗膜２２とは、同一のエッチャント又は同一のエッチングガスによってパターニングすることができる。
低抵抗膜２２が所定膜厚に形成されると第二真空室２６ｂの内部のスパッタリングが停止され、第二真空室２６ｂと搬出室２８との間のゲートバルブ２９3が開けられ、下地膜２１と低抵抗膜２２とが形成された樹脂基板３０は第二真空室２６ｂの内部から搬出室２８の内部に移動され、ゲートバルブ２９3が閉じられ、搬出室２８に大気が導入され、樹脂基板３０は搬出室２８の内部から大気中に取り出され、フォトリソグラフ工程と、一回のエッチング工程とによって、図３に示すような、パターニングされた下地膜２１と低抵抗膜２２とからなる配線膜３２が形成される。
この配線膜３２は、ゲート電極層３２であるが、他の場所に位置する配線膜３１もゲート電極層３２と一緒に形成されている。
パターニングによって形成された配線膜３１，ゲート電極層３２が位置する場所以外の場所では、樹脂基板３０の表面が露出する。
次に、図４に示すように、樹脂基板３０とゲート電極層３２の表面に、ＳｉＯ2、ＳｉＮｘ等のゲート絶縁膜３３を形成する。他の配線膜３１の表面にもゲート絶縁膜３３は形成される。
次に、ゲート絶縁膜３３を必要な平面形状にパターニングした後、ゲート絶縁膜３３上に半導体の薄膜を形成し、パターニングして、図５に示す半導体層３４を形成する。
次いで、図６に示すように、半導体層３４の表面やゲート絶縁膜３３の表面などの樹脂基板３０上で露出する部分上に酸化物絶縁薄膜３５を形成し、その酸化物絶縁薄膜３５を、図７に示すようにパターニングして、酸化物絶縁薄膜から成るストッパー層３６を形成する。
図７の状態の処理対象物８０では、ストッパー層３６は、半導体層３４の表面の一部を覆っており、他の部分を露出させている。
次に、図８に示すように、処理対象物８０の表面上に導電性を有する酸素拡散防止層３７を形成した後、図９に示すように、低抵抗な上部電極層３８を形成し、酸素拡散防止層３７と上部電極層３８とで、二層構造の積層型電極層４０を構成させる。
次に、図１０に示すように、後述するソース領域になる部分の上方とドレイン領域になる部分の上方に位置する積層型電極層４０の表面にパターニングされたレジスト膜３９を形成する。
この状態の樹脂基板３０と樹脂基板３０上の部材とを処理対象物８８とすると、処理対象物８８を、酸素拡散防止層３７と上部電極層３８とをエッチングするエッチング液に浸漬する。
処理対象物８８は、レジスト膜３９で覆われていない部分には上部電極層３８が露出しており、露出した上部電極層３８と、その上部電極層３８下方の酸素拡散防止層３７とがエッチング液によってエッチングされ、図１１に示すように、上部電極層３８と酸素拡散防止層３７とが溶解・除去された部分に開口４５が形成される。
ストッパー層３６は、上部電極層３８と酸素拡散防止層３７とのエッチング液によってエッチングされない材質であり、エッチング液によるエッチングは、開口４５の底面にストッパ−層３６が露出したときに停止する。
ゲート電極層３２は細長であり、ゲート電極層３２の上方の、ゲート電極層３２の片側の部分の半導体層３４をソース領域７１とし、ソース領域７１の反対側の部分の半導体層３４をドレイン領域７２と呼ぶと、このエッチングにより、積層型電極層４０は、ソース領域７１に接触された第一電極層５１と、ドレイン領域７２に接触された第二電極層５２とに分離される。半導体層３４の、ソース領域７１とドレイン領域７２の間は導通と非導通が切換えられる制御領域７３と呼ぶ。
次に、図１２に示すようにレジスト膜３９を除去し、図１３に示すようにＳｉＮｘやＳｉＯ2等の絶縁膜から成る保護膜４１を形成し、図１４に示すように保護膜４１にヴィアホールやコンタクトホール等の接続孔４３を形成し、接続孔４３底面に露出する第一電極層５１や第二電極層５２等と、樹脂基板３０上の他の素子の電極層との間を電気的に接続する透明な下部配線層４２を形成する。
ゲート電極層３２、第一、第二電極層５１、５２には電圧を印加できる状態であり、制御領域７３の導通と非導通との切り替えはゲート電極層３２と、第一、第二電極層５１、５２との電圧によって制御することができ、半導体素子１１は導通と遮断の動作をすることができる。液晶層８３と上部電極８１とは後工程で配置され、上述したように、複数個の半導体素子１１の導通と遮断により、表示が行われる。
なお、半導体層３４を浸食しないエッチング液を用いる場合は、半導体層３４はエッチング液に接触できるのでストッパー層３６は不要である。
樹脂基板３０に接触した下地膜２１は、樹脂に対する付着力が強いので、配線膜３１、３２（ゲート電極層３２)が樹脂基板３０から剥離しないようになっている。
また、下地膜２１と低抵抗膜２２とは、銅を多く含有するので、銅をエッチングするエッチャント又はエッチングガスによってエッチングすることができ、従って、配線膜３１、３２は１回のエッチングによってパターニングすることができる。
以上は、下地膜２１と接触する基板には樹脂基板３０を用いた半導体素子１１の製造工程を説明したが、樹脂基板３０に換え、ガラス基板２０を用いた半導体素子１１に関する発明も本発明に含まれる。
ガラス基板２０に下地膜２１を形成する際には、ガス導入装置４７から第一真空室２６ａの内部にアルゴンガス等のスパッタリングガスを導入し、スパッタリング電源２７ａによって第一ターゲット４４ａにスパッタリング電圧を印加し、第一ターゲット４４ａをスパッタリングし、第一真空室２６ａの内部に配置されたガラス基板２０の表面に、第一ターゲット４４ａと同一組成の下地膜２１がガラス基板２０の表面と接触して形成される。
ここで、第二真空室２６ｂ内で、下地膜２１上に第二ターゲット４４ｂと同一組成の低抵抗膜２２が下地膜２１と接触して形成される。
ガラス基板２０の場合は下地膜２１の形成後、低抵抗膜２２を形成する前、又は、下地膜２１と低抵抗膜２２とが形成された後、ガラス基板２０と下地膜２１とを加熱するアニール、又はガラス基板２０と下地膜２１と低抵抗膜２２とを加熱するアニールを行うとよい。
アニールを行う場合と行わない場合のいずれの場合についても樹脂基板３０の時と同じ工程によって配線膜３２が形成され、配線膜３２の形成後、樹脂基板３０のときに図４〜図１４で説明した上記工程と同じ工程によって、ガラス基板２０を有する本発明の半導体素子１１が得られる。
次に、本発明の他の例を説明すると、図１７(ａ)のガラス基板４６はガラスインターポーザであり、複数の貫通孔４８が形成されている。上記第一ターゲット４４ａのスパッタリングによって、同図(ｂ)に示すように、ガラス基板４６の表面上と貫通孔４８の内周面とに下地膜２１が形成される。但し、ここでは裏面には形成されない。
例えば、下地膜２１の膜厚は１５０ｎｍであり、貫通孔４８の開口は直径５０μｍの円形であり、隣接する貫通孔４８の中心間距離は１００μｍである。
次に、下地膜２１が形成されたガラス基板４６をメッキ液に浸漬し、電解メッキ法によって、下地膜２１の表面上に、銅薄膜を成長させ、低抵抗膜２２を形成すると、同図(ｃ)に示すように、下地膜２１と低抵抗膜２２とから成る配線膜３２が設けられた配線基板９０が得られる。
低抵抗膜２２の組成は、銅の含有率が第一ターゲット４４ａ及び下地膜２１よりも高く、導電率が第一ターゲット４４ａ及び下地膜２１よりも大きい純銅又は銅合金で構成されており、配線膜３２が設けられたガラス基板４６は、半導体チップを搭載し、電子回路を形成するために用いることができる。
また、貫通孔４８に充填された低抵抗膜２２によって表面と裏面の間を電気的に接続することができるので、表面の半導体チップと裏面の所望位置のパッドとを電気的に接続させることができる。
次に、ビルドアップ基板について説明する。図１８の符号７５は第一の貫通孔７６が形成されたガラス基板であり、ガラス基板７５の表面と第一の貫通孔７６の内周面とには、上記組成の下地膜と低抵抗膜とから成る第一の配線膜７7が形成されている。第一の貫通孔７６は第一の配線膜７７で充填されており、ガラス基板７５の表面の第一の配線膜７７と裏面の第一の配線膜７７とは、第一の貫通孔７６に充填された第一の配線膜７７にそれぞれ接触され、第一の貫通孔７６に充填された第一の配線膜７７によって電気的に接続されている。
ガラス基板７５の表面と裏面とには、第二の貫通孔７４が形成された複数の樹脂基板９４が積層され、ガラス基板７５とガラス基板７５に積層された樹脂基板９４とから成るビルドアップ基板９２が形成されている。
積層された各樹脂基板９４は、表面に上記組成の下地膜と低抵抗膜とから成る第二の配線膜９７が形成されており、第二の貫通孔７４の内部には第二の配線膜９７が充填されている。一枚の樹脂基板９４の表面の第二の配線膜９７と第二の貫通孔７４の内部に充填された第二の配線膜９７とは接触され、電気的に接続されている。
ガラス基板７５に積層された樹脂基板９４のうちには、ガラス基板７５の第一の配線膜７７に接触されて電気的に接続された第二の配線膜９７を有する樹脂基板９４と、隣接する樹脂基板９４の第二の配線膜９７に接触されて電気的に接続された第二の配線膜９７を有する樹脂基板９４とが含まれている。ビルドアップ基板９２の最上層に配置された樹脂基板９４の第二の配線膜９７には半導体チップ９１の電極９５が接触され、ビルドアップ基板９２の最下層に位置する樹脂基板９４の第二の配線膜９７には、プリント基板９３の配線膜９８が、バンプ９６によって接続されている。
このような構成によると、ビルドアップ基板９２に搭載された半導体チップ９１の電極９５は、所望位置のプリント基板９３の配線膜９８に接続させることができる。
以下の実施例や比較例では、半導体層３４にはＩｎＧａＺｎＯを用いた。酸素拡散防止層３７には、酸素を含有する銅薄膜を用い、上部電極層３８には、純銅薄膜を用いた。
ポリイミド、ＰＥＴ、またはエポキシ樹脂からなる樹脂基板３０の表面上に、主添加金属のアルミニウムを０、０．５、１．０、２．０、４．０、６．０、８．０、９．０、１０ｗｔ％の割合で含有し、且つ、副添加金属のシリコン、チタン、又はマンガンを０、０．５、１．０、２．０、４．０、６．０、８．０、９．０、１０ｗｔ％の割合で含有した合金からなる第一ターゲット、又は、副添加金属のニッケルを０、５、１０、２０、３０、４０、５０、６０、７０ｗｔ％の割合で含有した合金からなる第一ターゲットを製作し(又は製作を試み)、第一ターゲットをスパッタリングして樹脂基板３０の表面に下地膜を形成しＰｅｅｌ強度を測定した。測定結果を下記表１〜１２に示す。主添加金属と副添加金属以外の成分は銅及び不可避不純物であり、不可避不純物は、１ｗｔ％以下である。下地膜の組成は下地膜を形成した第一ターゲットの組成と同一である。
表中、「製作不可」は第一ターゲットが製作できなかった主添加金属の割合と副添加金属の割合の組み合わせであり、樹脂基板３０がポリイミド又はエポキシ樹脂であったときには、「○」は、測定値が０．８ｋｇｆ／ｃｍ以上であった割合の組み合わせであり、「△」は０．５ｋｇｆ／ｃｍ以上０．８ｋｇｆ／ｃｍ未満の範囲であった割合の組み合わせであり、「×」は、０．５ｋｇｆ／ｃｍ未満であった割合の組み合わせである。
樹脂基板３０がＰＥＴであったときには、「○」は、測定値が０．５ｋｇｆ／ｃｍ以上であった割合の組み合わせであり、「△」は０．２ｋｇｆ／ｃｍ以上０．５ｋｇｆ／ｃｍ未満の範囲であった割合の組み合わせであり、「×」は、０．２ｋｇｆ／ｃｍ未満であった割合の組み合わせである。
表中の「○」が、適した割合の組み合わせである。
まず、下記表１〜３は、副添加金属がシリコンの場合であり、測定結果から、主添加金属であるアルミニウムを１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有し、副添加金属であるシリコンを１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有する第一ターゲットから得られた下地膜の付着力が強い。
Figure 0006837134
Figure 0006837134
Figure 0006837134
次に、下記表４〜６は、副添加金属がチタンの場合であり、測定結果から、主添加金属であるアルミニウムを１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有し、副添加金属であるチタンを１．０ｗｔ％以上４．０ｗｔ％以下の範囲で含有する第一ターゲットから得られた下地膜の付着力が強い。
Figure 0006837134
Figure 0006837134
Figure 0006837134
また、下記表７〜９は、副添加金属がマンガンの場合であり、測定結果から、主添加金属であるアルミニウムを１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有し、副添加金属であるマンガンを１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有する第一ターゲットから得られた下地膜の付着力が強い。
Figure 0006837134
Figure 0006837134
Figure 0006837134
また、下記表１０〜１２は、副添加金属がニッケルの場合であり、測定結果から、主添加金属であるアルミニウムを１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有し、副添加金属であるニッケルを１０ｗｔ％以上５０ｗｔ％以下の範囲で含有する第一ターゲットから得られた下地膜の付着力が強い。
Figure 0006837134
Figure 0006837134
Figure 0006837134
従来技術では、ガラス基板に対する付着強度が大きい配線膜が求められており、ガラス基板中の酸素と化学結合する添加物が配線膜の中に添加されていたが、樹脂基板３０に対して付着強度を大きくするためには、樹脂基板３０中の樹脂の化学構造に含有される酸素、水素及び炭素と化学結合する添加物が必要であり、特に、以上説明した配線膜３１，３２の下地膜２１に含有される副添加金属は、炭素との反応性が高く、樹脂基板３０に対する付着強度が大きくなっている。
＜ガラス基板＞
次に、アルカリガラスから成る表面が平坦なガラス基板２０の表面上に、主添加金属のアルミニウムを０、０．５、１．０、２．０、４．０、６．０、８．０、９．０、１０ｗｔ％の割合で含有し、且つ、副添加金属のシリコンを０、０．５、１．０、２．０、４．０、６．０、８．０、９．０、１０ｗｔ％の割合で含有した合金からなる第一ターゲットを製作し(又は製作を試み)、製作した第一ターゲットをスパッタリングしてガラス基板２０の表面に５０ｎｍの下地膜を形成し、次いで、銅の含有率が第一ターゲット及び下地膜よりも高く、導電率が第一ターゲット及び下地膜よりも大きくなっている純銅又は銅合金で構成された第二ターゲットをスパッタリングし、下地膜の表面上に低抵抗膜２２を形成し、下地膜と低抵抗膜２２とが積層された配線膜３２を形成した。
主添加金属と副添加金属以外の成分は銅及び不可避不純物であり、不可避不純物は、１ｗｔ％以下である。下地膜の組成は下地膜を形成した第一ターゲットの組成と同一である。
密着性の評価は、配線膜３２の表面に接着テープを貼付した後、接着テープを引きはがす試験条件にてＰｅｅｌ強度試験を行った。
Ｐｅｅｌ強度試験の評価結果を下記表１３に示す。評価条件は１０×１０個の小片のうち一個以上の小片が剥離したときに不良が発生したとし、表中に×を記載した。
Figure 0006837134
表１３から、Ａｌが０．５以上８．０ｗｔ％以下の範囲で、且つ、Ｓｉが０．５以上８．０ｗｔ％以下の範囲の場合と、Ａｌが９．０以上１０ｗｔ％以下の範囲で、且つ、Ｓｉの含有率が０．５以上４．０ｗｔ％以下の範囲の場合とに剥離強度が高くなっていることが分かる。
次に、図１７(ａ)に示すガラス基板４６の表面上に、表１３と同じ第一ターゲット（主添加金属のアルミニウムを０、０．５、１．０、２．０、４．０、６．０、８．０、９．０、１０ｗｔ％の割合で含有し、且つ、副添加金属のシリコンを０、０．５、１．０、２．０、４．０、６．０、８．０、９．０、１０ｗｔ％の割合で含有した合金からなる第一ターゲット）を製作し(又は製作を試み)、製作した第一ターゲットをスパッタリングしてガラス基板４６の表面に、図１７(ｂ)に示すように１５０ｎｍの下地膜２１を形成した。
このガラス基板４６には、複数の貫通孔４８が形成されており、下地膜２１は、ガラス基板４６の表面上の他、貫通孔４８の内周面にも形成される。裏面には形成されていない。
下地膜２１は膜厚１５０ｎｍに形成した。貫通孔４８の開口は直径５０μｍの円形であり、隣接する貫通孔４８の中心間距離は１００μｍである。
次に、下地膜２１が形成されたガラス基板４６をメッキ液に浸漬し、電解メッキ法によって、下地膜２１の表面上に、膜厚５μｍの銅薄膜から成る低抵抗膜２２を形成し、下地膜２１と低抵抗膜２２とから成る配線膜３２が得られた。低抵抗膜２２の組成は、銅の含有率が第一ターゲット４４ａ及び下地膜２１よりも高く、導電率が第一ターゲット４４ａ及び下地膜２１よりも大きい純銅又は銅合金で構成されている。
表１３と同じ試験条件と評価条件によってでＰｅｅｌ強度試験を行った。Ｐｅｅｌ強度試験の試験結果を下記表１４に示す。
Figure 0006837134
 表１４から、Ａｌが０．５以上８．０ｗｔ％以下の範囲で、且つ、Ｓｉが０．５以上８．０ｗｔ％以下の範囲の含有率の場合に剥離強度が高くなっていることが分かる。
以上、本発明の配線膜は、下地膜と接触する基板が樹脂の場合とガラスの場合の両方に剥離強度が高くなっていることから、上記各配線膜と同様に、本配線膜を用いた液晶表示装置、有機ＥＬ表示装置、半導体素子も本発明に含まれる。また、本発明の配線膜は、ガラス繊維が樹脂中に分散された複合基板に対しても剥離強度が高くなる。
１０……液晶表示装置
１１……半導体素子
３０……樹脂基板
３１，３２……配線膜
２０、４６……ガラス基板
２１……下地膜
２２……低抵抗膜
８１……上部電極
８２……画素電極層
８３……液晶層
８５……偏光フィルタ

Claims (13)

  1. 樹脂基板と、半導体素子と、液晶層と、偏光フィルタとを有し、
    前記半導体素子の導通と遮断とによって、前記液晶層に印加される電圧を変化させ、前記液晶層を透過した光の前記偏光フィルタの透過を制御する液晶表示装置であって、
    前記半導体素子は、半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、
    前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、前記樹脂基板に接触された配線膜に電気的に接続された半導体素子であり、
    前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、
    前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、
    前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、
    前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、
    前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた液晶表示装置。
  2. 樹脂基板と、半導体素子と、液晶層と、偏光フィルタとを有し、
    前記半導体素子の導通と遮断とによって、前記液晶層に印加される電圧を変化させ、前記液晶層を透過した光の前記偏光フィルタの透過を制御する液晶表示装置であって、
    前記半導体素子は、半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、
    前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、前記樹脂基板に接触された配線膜に電気的に接続された半導体素子であり、
    前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、
    前記下地膜には、前記下地膜を構成する元素の中で銅又は副添加金属のいずれか一方が最も大きい質量割合で含有され、
    前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記副添加金属であるニッケルは１０ｗｔ％以上５０ｗｔ％以下の範囲で含有され、
    前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、
    前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた液晶表示装置。
  3. ガラス基板と、半導体素子と、液晶層と、偏光フィルタとを有し、
    前記半導体素子の導通と遮断とによって、前記液晶層に印加される電圧を変化させ、前記液晶層を透過した光の前記偏光フィルタの透過を制御する液晶表示装置であって、
    前記半導体素子は、半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、
    前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、前記ガラス基板に接触された配線膜に電気的に接続された半導体素子であり、
    前記配線膜は、前記ガラス基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、
    前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、
    前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、
    前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、
    前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた液晶表示装置。
  4. 樹脂基板と、半導体素子と、有機ＥＬ層とを有し、
    前記半導体素子を制御することによって、前記有機ＥＬ層に印加される電圧を変化させ、前記有機ＥＬ層を流れる電流の大きさを制御する有機ＥＬ表示装置であって、
    前記半導体素子は、半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、
    前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、前記樹脂基板に接触された配線膜に電気的に接続された半導体素子であり、
    前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、
    前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、
    前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、
    前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、
    前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた有機ＥＬ表示装置。
  5. 樹脂基板と、半導体素子と、有機ＥＬ層とを有し、
    前記半導体素子を制御することによって、前記有機ＥＬ層に印加される電圧を変化させ、前記有機ＥＬ層を流れる電流の大きさを制御する有機ＥＬ表示装置であって、
    前記半導体素子は、半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、
    前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、前記樹脂基板に接触された配線膜に電気的に接続された半導体素子であり、
    前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、
    前記下地膜には、前記下地膜を構成する元素の中で銅又は副添加金属のいずれか一方が最も大きい質量割合で含有され、
    前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記副添加金属であるニッケルは１０ｗｔ％以上５０ｗｔ％以下の範囲で含有され、
    前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、
    前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた有機ＥＬ表示装置。
  6. ガラス基板と、半導体素子と、有機ＥＬ層とを有し、
    前記半導体素子を制御することによって、前記有機ＥＬ層に印加される電圧を変化させ、前記有機ＥＬ層を流れる電流の大きさを制御する有機ＥＬ表示装置であって、
    前記半導体素子は、半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、
    前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、前記ガラス基板に接触された配線膜に電気的に接続された半導体素子であり、
    前記配線膜は、前記ガラス基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、
    前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、
    前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、
    前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、
    前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた有機ＥＬ表示装置。
  7. 半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、
    前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、樹脂基板に接触された配線膜に電気的に接続された半導体素子であり、
    前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、
    前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、
    前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、
    前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、
    前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた半導体素子。
  8. 半導体層と、前記半導体層に接触したゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向され前記ゲート絶縁膜に接触したゲート電極層と、前記半導体層に接触して電気的に接続された第一、第二電極層とを有し、前記ゲート電極層に印加される電圧によって、前記第一電極層と前記第二電極層との間の電気的な導通と遮断とが制御され、
    前記ゲート電極層と前記第一電極層と前記第二電極層とのいずれか一以上の電極層が、樹脂基板に接触された配線膜に電気的に接続された半導体素子であり、
    前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、
    前記下地膜には、前記下地膜を構成する元素の中で銅又は副添加金属のいずれか一方が最も大きい質量割合で含有され、
    前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記副添加金属であるニッケルは１０ｗｔ％以上５０ｗｔ％以下の範囲で含有され、
    前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、
    前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた半導体素子。
  9. 樹脂基板に固定される配線膜であって、
    前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、
    前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、
    前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、
    前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、
    前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた配線膜。
  10. 樹脂基板に固定される配線膜であって、
    前記配線膜は、前記樹脂基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、
    前記下地膜には、前記下地膜を構成する元素の中で銅又は副添加金属のいずれか一方が最も大きい質量割合で含有され、
    前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、前記副添加金属であるニッケルは１０ｗｔ％以上５０ｗｔ％以下の範囲で含有され、
    前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、
    前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた配線膜。
  11. ガラス基板に固定される配線膜であって、
    前記配線膜は、前記ガラス基板と接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、
    前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、
    前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、
    前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、
    前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされた配線膜。
  12. 複数の貫通孔が形成されたガラス基板に固定される配線膜であって、
    前記配線膜は、前記ガラス基板の表面と前記貫通孔の内周面とに接触された下地膜と、前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、
    前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、
    前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、
    前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、
    前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされ、
    前記低抵抗膜の少なくとも一部は、前記ガラス基板表面上に配置された部分と、前記貫通孔内で前記下地膜と接触して前記貫通孔を充填する部分とが接触された配線膜。
  13. 複数の貫通孔が形成されたガラス基板と、
    前記ガラス基板に設けられた配線膜とを有する配線基板であって、
    前記配線膜は、前記ガラス基板の表面と前記貫通孔の内周面とに接触された下地膜と、
    前記下地膜に接触され、前記下地膜よりも抵抗率が小さい低抵抗膜とを有し、
    前記下地膜には、前記下地膜を構成する元素の中で銅が最も大きい質量割合で含有され、
    前記下地膜１００ｗｔ％中には、主添加金属であるアルミニウムは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、副添加金属であるシリコンは１．０ｗｔ％以上８．０ｗｔ％以下の範囲で含有され、
    前記主添加金属と前記副添加金属以外の成分は銅と不可避不純物であり、前記不可避不純物は１ｗｔ％以下の範囲で含有され、
    前記低抵抗膜は、前記下地膜よりも銅の質量割合が高くされ、
    前記貫通孔の内部は、前記貫通孔内で前記下地膜と接触した前記低抵抗膜で充填され、
    前記低抵抗膜の少なくとも一部は、前記ガラス基板表面上に配置された部分と、前記貫通孔内で前記下地膜と接触して前記貫通孔を充填する部分とが接触された配線基板。
JP2019512352A 2017-04-13 2017-12-27 液晶表示装置、有機ｅｌ表示装置、半導体素子、配線膜、配線基板 Active JP6837134B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017079991 2017-04-13
JP2017079991 2017-04-13
PCT/JP2017/046927 WO2018189965A1 (ja) 2017-04-13 2017-12-27 液晶表示装置、有機ｅｌ表示装置、半導体素子、配線膜、配線基板、ターゲット

Publications (2)

Publication Number Publication Date
JPWO2018189965A1 JPWO2018189965A1 (ja) 2020-03-05
JP6837134B2 true JP6837134B2 (ja) 2021-03-03

Family

ID=63792400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019512352A Active JP6837134B2 (ja) 2017-04-13 2017-12-27 液晶表示装置、有機ｅｌ表示装置、半導体素子、配線膜、配線基板

Country Status (6)

Country Link
US (1) US20200058683A1 (ja)
JP (1) JP6837134B2 (ja)
KR (1) KR20190132342A (ja)
CN (1) CN110392909A (ja)
TW (1) TW201842662A (ja)
WO (1) WO2018189965A1 (ja)

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372045A (ja) * 1989-08-14 1991-03-27 Nippon Mining Co Ltd 酸化膜密着性に優れた高力高導電性銅合金
JPH06177117A (ja) * 1992-12-07 1994-06-24 Japan Energy Corp スパッタターゲットとこれを使用する半導体装置の製造方法
JP2003243325A (ja) * 2002-02-20 2003-08-29 Mitsubishi Materials Corp 銅合金配線膜形成用スパッタリングターゲットおよびそのターゲットを用いて形成した熱影響を受けることの少ない銅合金配線膜
JP3754011B2 (ja) 2002-09-04 2006-03-08 デプト株式会社 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
JP4794802B2 (ja) * 2002-11-21 2011-10-19 Ｊｘ日鉱日石金属株式会社 銅合金スパッタリングターゲット及び半導体素子配線
JP4492919B2 (ja) 2003-05-19 2010-06-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006193783A (ja) 2005-01-13 2006-07-27 Dept Corp 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
CN102473732B (zh) * 2009-07-27 2015-09-16 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
JP5796760B2 (ja) * 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
WO2011024770A1 (ja) * 2009-08-26 2011-03-03 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
KR101175970B1 (ko) * 2009-08-28 2012-08-22 가부시키가이샤 알박 배선층, 반도체 장치, 액정 표시 장치
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012189725A (ja) * 2011-03-09 2012-10-04 Kobe Steel Ltd Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP2012211378A (ja) 2011-03-31 2012-11-01 Kobe Steel Ltd Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP2012253158A (ja) * 2011-06-01 2012-12-20 Kobe Steel Ltd 化合物半導体薄膜太陽電池用裏面電極および太陽電池、並びに上記裏面電極を製造するためのスパッタリングターゲット
JP2013118367A (ja) * 2011-11-02 2013-06-13 Hitachi Cable Ltd 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備えた表示装置、スパッタリングターゲット材
JP2013133489A (ja) * 2011-12-26 2013-07-08 Sumitomo Metal Mining Co Ltd Ｃｕ合金スパッタリングターゲット、この製造方法及び金属薄膜
JP5912046B2 (ja) * 2012-01-26 2016-04-27 株式会社Ｓｈカッパープロダクツ 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
JP2013253309A (ja) * 2012-06-08 2013-12-19 Sh Copper Products Co Ltd Ｃｕ−Ｍｎ合金スパッタリングターゲット材、それを用いた半導体素子の積層配線及び積層配線の製造方法
JP5674064B2 (ja) * 2013-03-28 2015-02-25 三菱マテリアル株式会社 密着性に優れた配線下地膜の製造方法
CN104685977B (zh) 2013-05-13 2016-09-28 株式会社爱发科 装载装置及其制造方法
EP3128547B1 (en) * 2014-03-31 2019-07-17 Toppan Printing Co., Ltd. Interposer and semiconductor device
JP2015198093A (ja) * 2014-03-31 2015-11-09 凸版印刷株式会社 インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP6250614B2 (ja) * 2015-02-19 2017-12-20 株式会社神戸製鋼所 Ｃｕ積層膜、およびＣｕ合金スパッタリングターゲット
JP6418060B2 (ja) 2015-05-13 2018-11-07 住友金属鉱山株式会社 金属吸収層の製造方法と積層体フィルムの製造方法
JP6011700B2 (ja) * 2015-09-18 2016-10-19 住友金属鉱山株式会社 Ｃｕ合金スパッタリングターゲット、この製造方法

Also Published As

Publication number Publication date
WO2018189965A1 (ja) 2018-10-18
JPWO2018189965A1 (ja) 2020-03-05
CN110392909A (zh) 2019-10-29
US20200058683A1 (en) 2020-02-20
TW201842662A (zh) 2018-12-01
KR20190132342A (ko) 2019-11-27

Similar Documents

Publication Publication Date Title
US7902670B2 (en) Display panel structure and manufacture method thereof
JP4970622B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
US20110147753A1 (en) Display device, copper alloy film for use therein, and copper alloy sputtering target
EP2736074A1 (en) Array substrate and manufacturing method thereof, liquid crystal panel, and display device
KR101175970B1 (ko) 배선층, 반도체 장치, 액정 표시 장치
US20070228575A1 (en) Wiring material and wiring board using the same
TW201205813A (en) Semiconductor device, liquid crystal display device having the semiconductor device, and method for forming the semiconductor device
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
KR101214413B1 (ko) 배선층, 반도체 장치, 반도체 장치를 갖는 액정 표시 장치
WO2006080116A1 (ja) 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板
JP6837134B2 (ja) 液晶表示装置、有機ｅｌ表示装置、半導体素子、配線膜、配線基板
KR101350648B1 (ko) 전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재
CN113424247B (zh) 具有树脂基板的装置及其制造方法
KR20050002600A (ko) 평면 패널 디스플레이의 전극 기판
JP2018180297A (ja) ターゲット、配線膜、半導体素子、表示装置
CN109599428B (zh) 显示面板的制作方法
WO2021237859A1 (zh) 一种显示面板及显示装置
US20210215986A1 (en) Cu alloy target, wiring film, semiconductor device, and liquid crystal display device
JP5043600B2 (ja) 有機ｅｌ素子パネル
JP6768180B1 (ja) Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
KR102617444B1 (ko) 박막 트랜지스터 기판
KR101927485B1 (ko) 표시장치 어레이 기판 및 그 제조방법
CN111755613A (zh) 一种显示面板及其制备方法、显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190902

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190902

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200727

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210208

R150 Certificate of patent or registration of utility model

Ref document number: 6837134

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250