JPH06177117A - スパッタターゲットとこれを使用する半導体装置の製造方法 - Google Patents
スパッタターゲットとこれを使用する半導体装置の製造方法Info
- Publication number
- JPH06177117A JPH06177117A JP35110992A JP35110992A JPH06177117A JP H06177117 A JPH06177117 A JP H06177117A JP 35110992 A JP35110992 A JP 35110992A JP 35110992 A JP35110992 A JP 35110992A JP H06177117 A JPH06177117 A JP H06177117A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- wiring
- copper
- atomic
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路等において銅配線材料を使用
するに際して耐酸化性を向上させるための熱処理温度が
５００℃以下ですむ技術を確立する。 【構成】 ０．０２〜２０原子％アルミニウム及び／ま
たは０．０２〜２０原子％シリコンを含有する銅合金ス
パッタターゲット。これをスパッタリングして基板上に
形成した薄膜配線は、５００℃以下の温度で表面酸化膜
を形成する。この酸化膜は、図１に示すようにバルク部
分からのＡｌやＳｉが拡散濃縮しており、酸化に対する
バリア層として機能する。配線バルク部分はＡｌやＳｉ
が表面に拡散したために純銅に近く、銅固有の低抵抗、
耐ＥＭ性、耐ＳＭ性を保持する。形成された銅合金配線
は比抵抗が１０μΩ・ｃｍ以下で、しかも耐酸化性を備
えるため、今後の集積度の増大に対応しうる次世代配線
材料としての優れた特性を有する。
するに際して耐酸化性を向上させるための熱処理温度が
５００℃以下ですむ技術を確立する。 【構成】 ０．０２〜２０原子％アルミニウム及び／ま
たは０．０２〜２０原子％シリコンを含有する銅合金ス
パッタターゲット。これをスパッタリングして基板上に
形成した薄膜配線は、５００℃以下の温度で表面酸化膜
を形成する。この酸化膜は、図１に示すようにバルク部
分からのＡｌやＳｉが拡散濃縮しており、酸化に対する
バリア層として機能する。配線バルク部分はＡｌやＳｉ
が表面に拡散したために純銅に近く、銅固有の低抵抗、
耐ＥＭ性、耐ＳＭ性を保持する。形成された銅合金配線
は比抵抗が１０μΩ・ｃｍ以下で、しかも耐酸化性を備
えるため、今後の集積度の増大に対応しうる次世代配線
材料としての優れた特性を有する。
Description
【０００１】
【産業上の利用分野】本発明は、少量のアルミニウム及
び／またはシリコンを含有する銅合金製の半導体薄膜配
線形成用スパッタターゲット並びにそれを使用する半導
体装置の製造方法に関するものである。本発明は、半導
体集積回路等において、集積度の増大に対応した優れた
特性を有する銅配線材料を備えた半導体装置を製造する
ことを可能ならしめる。
び／またはシリコンを含有する銅合金製の半導体薄膜配
線形成用スパッタターゲット並びにそれを使用する半導
体装置の製造方法に関するものである。本発明は、半導
体集積回路等において、集積度の増大に対応した優れた
特性を有する銅配線材料を備えた半導体装置を製造する
ことを可能ならしめる。
【０００２】
【従来の技術】従来、半導体集積回路等における配線と
しては、Ｓｉ等を含有するＡｌが用いられているが、集
積度の増大に伴って素子や配線の微細化が進むと配線抵
抗値の増大やエレクトロマイグレーション（ＥＭ）が問
題となる。一方、高集積化に伴い配線材と下地材との熱
膨張の差に起因して、いわゆるストレスマイグレーショ
ン（ＳＭ）の問題も発生する。
しては、Ｓｉ等を含有するＡｌが用いられているが、集
積度の増大に伴って素子や配線の微細化が進むと配線抵
抗値の増大やエレクトロマイグレーション（ＥＭ）が問
題となる。一方、高集積化に伴い配線材と下地材との熱
膨張の差に起因して、いわゆるストレスマイグレーショ
ン（ＳＭ）の問題も発生する。
【０００３】銅はＡｌよりも低抵抗で、耐ＥＭ性、耐Ｓ
Ｍ性ともに優れていると考えられ、次世代の配線材とし
て期待されている。しかしながら、銅は極めて酸化しや
すくまたＳｉやＳｉＯ2 膜などとも反応しやすいという
問題があり、これが銅配線実用化の阻害要因となってい
た。
Ｍ性ともに優れていると考えられ、次世代の配線材とし
て期待されている。しかしながら、銅は極めて酸化しや
すくまたＳｉやＳｉＯ2 膜などとも反応しやすいという
問題があり、これが銅配線実用化の阻害要因となってい
た。
【０００４】この銅配線の耐酸化性向上の方策として、
銅配線の表面にバリア層を形成し、酸素の拡散を防止し
銅自身もＳｉやＳｉＯ2 膜中に拡散しないようにする試
みが幾つかなされている。このようなバリア層を形成す
る方法の一つとして、昭和６３年度秋季第４９回応用物
理学会学術講演会講演予稿集、第２分冊（１９８８）４
３４頁、５ｐ−Ｔ−４には、Ｃｕ上にＴｉを配置したモ
ザイクターゲットを用いてスパッタしたＣｕ−Ｔｉ膜
を、窒素ガス中８００℃の温度で熱処理することにより
窒化チタン層を形成して、耐酸化性に優れしかも比抵抗
の小さい銅配線を製造する方法が開示されている。
銅配線の表面にバリア層を形成し、酸素の拡散を防止し
銅自身もＳｉやＳｉＯ2 膜中に拡散しないようにする試
みが幾つかなされている。このようなバリア層を形成す
る方法の一つとして、昭和６３年度秋季第４９回応用物
理学会学術講演会講演予稿集、第２分冊（１９８８）４
３４頁、５ｐ−Ｔ−４には、Ｃｕ上にＴｉを配置したモ
ザイクターゲットを用いてスパッタしたＣｕ−Ｔｉ膜
を、窒素ガス中８００℃の温度で熱処理することにより
窒化チタン層を形成して、耐酸化性に優れしかも比抵抗
の小さい銅配線を製造する方法が開示されている。
【０００５】
【発明が解決しようとする課題】しかしながら、窒化チ
タン膜は熱力学的には必ずしも酸素雰囲気で安定ではな
く、そしてこのような窒化チタン層を表面に備えた銅配
線を自己整合（セルフアライン）によって形成するため
には、８００℃の熱処理を半導体素子の製造プロセスに
組込まねばならず、そのためには以下の問題点を解決す
る必要がある：（１）半導体素子において通常形成され
るｐ−ｎ接合の耐熱温度は７５０℃程度であり、８００
℃の熱処理温度は高すぎること、（２）好ましくは、従
来からのアルミニウム配線半導体デバイスにおいて使用
されていたプロセスや材料を極力そのまま使用できる形
とすること（例えば８００℃の熱処理温度ではポリイミ
ド等の有機材料が使用出来ない）、（３）集積度の増大
に伴って新たに使用される各種材料についても、その選
択に大きな制約を受けないこと。
タン膜は熱力学的には必ずしも酸素雰囲気で安定ではな
く、そしてこのような窒化チタン層を表面に備えた銅配
線を自己整合（セルフアライン）によって形成するため
には、８００℃の熱処理を半導体素子の製造プロセスに
組込まねばならず、そのためには以下の問題点を解決す
る必要がある：（１）半導体素子において通常形成され
るｐ−ｎ接合の耐熱温度は７５０℃程度であり、８００
℃の熱処理温度は高すぎること、（２）好ましくは、従
来からのアルミニウム配線半導体デバイスにおいて使用
されていたプロセスや材料を極力そのまま使用できる形
とすること（例えば８００℃の熱処理温度ではポリイミ
ド等の有機材料が使用出来ない）、（３）集積度の増大
に伴って新たに使用される各種材料についても、その選
択に大きな制約を受けないこと。
【０００６】自己整合（セルファライン）を前提としな
ければ、比較的低温で窒化チタン層等のバリア層を形成
することも可能であるが、この場合には工程数の増加が
避けられない。本発明の課題は、半導体集積回路等にお
いて銅配線材料を使用するに際して耐酸化性を向上させ
るための熱処理温度が５００℃以下ですむような技術を
確立することである。
ければ、比較的低温で窒化チタン層等のバリア層を形成
することも可能であるが、この場合には工程数の増加が
避けられない。本発明の課題は、半導体集積回路等にお
いて銅配線材料を使用するに際して耐酸化性を向上させ
るための熱処理温度が５００℃以下ですむような技術を
確立することである。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
め熱力学的に安定で緻密な酸化膜を形成すると考えられ
るアルミニウムとシリコーンに着目し、種々検討を重ね
たところ、以下の知見を得て本発明を成すに至った。 （１）アルミニウムを０．０２〜２０原子％及び／また
はシリコンを０．０２〜２０原子％含有する銅合金薄膜
配線を形成し、これに５００℃以下の温度で熱処理を加
えることにより、配線表面近傍にＡｌやＳｉを拡散濃縮
させた酸化膜を形成することが出来る。この酸化膜は耐
酸化性に優れ、同時に配線のバルク部分はＡｌやＳｉが
表面酸化膜中に拡散したために純銅に近い状態となり、
銅が本来有する低抵抗、耐ＥＭ性、耐ＳＭ性を維持する
ことができる。形成された銅合金配線は比抵抗が１０μ
Ω・ｃｍ以下であって、しかも耐酸化性を備えるとい
う、集積度の増大に対応した優れた特性を有する。 （２）上記の銅合金薄膜配線を形成するためには、アル
ミニウムを０．０２〜２０原子％及び／またはシリコン
を０．０２〜２０原子％含有する銅合金ターゲットをス
パッタリングする方法が、膜の均質性や生産性を考慮に
入れると最も好ましい。
め熱力学的に安定で緻密な酸化膜を形成すると考えられ
るアルミニウムとシリコーンに着目し、種々検討を重ね
たところ、以下の知見を得て本発明を成すに至った。 （１）アルミニウムを０．０２〜２０原子％及び／また
はシリコンを０．０２〜２０原子％含有する銅合金薄膜
配線を形成し、これに５００℃以下の温度で熱処理を加
えることにより、配線表面近傍にＡｌやＳｉを拡散濃縮
させた酸化膜を形成することが出来る。この酸化膜は耐
酸化性に優れ、同時に配線のバルク部分はＡｌやＳｉが
表面酸化膜中に拡散したために純銅に近い状態となり、
銅が本来有する低抵抗、耐ＥＭ性、耐ＳＭ性を維持する
ことができる。形成された銅合金配線は比抵抗が１０μ
Ω・ｃｍ以下であって、しかも耐酸化性を備えるとい
う、集積度の増大に対応した優れた特性を有する。 （２）上記の銅合金薄膜配線を形成するためには、アル
ミニウムを０．０２〜２０原子％及び／またはシリコン
を０．０２〜２０原子％含有する銅合金ターゲットをス
パッタリングする方法が、膜の均質性や生産性を考慮に
入れると最も好ましい。
【０００８】この知見に基づいて、本発明は、（１）
０．０２〜２０原子％アルミニウム及び／または０．０
２〜２０原子％シリコンを含有し、残部が銅及び不可避
不純物であることを特徴とする半導体薄膜配線形成用ス
パッタターゲット並びに（２）０．０２〜２０原子％ア
ルミニウム及び／または０．０２〜２０原子％シリコン
を含有し、残部が銅及び不可避不純物である銅合金スパ
ッタターゲットをスパッタリングして基板上に薄膜配線
を形成しそして該薄膜配線表面に酸化膜を形成せしめる
ことを特徴とする半導体装置の製造方法を提供するもの
である。
０．０２〜２０原子％アルミニウム及び／または０．０
２〜２０原子％シリコンを含有し、残部が銅及び不可避
不純物であることを特徴とする半導体薄膜配線形成用ス
パッタターゲット並びに（２）０．０２〜２０原子％ア
ルミニウム及び／または０．０２〜２０原子％シリコン
を含有し、残部が銅及び不可避不純物である銅合金スパ
ッタターゲットをスパッタリングして基板上に薄膜配線
を形成しそして該薄膜配線表面に酸化膜を形成せしめる
ことを特徴とする半導体装置の製造方法を提供するもの
である。
【０００９】
【作用】０．０２〜２０原子％アルミニウム及び／また
は０．０２〜２０原子％シリコンを含有する銅合金スパ
ッタターゲットをスパッタリングして基板上に形成され
た薄膜配線は、５００℃以下の温度で容易に表面酸化膜
を形成する。この酸化膜は、配線バルク部分からのＡｌ
やＳｉが拡散濃縮しており、安定した緻密な酸化膜であ
り、耐酸化性に優れ、バリア層として機能する。同時に
配線のバルク部分はＡｌやＳｉが表面酸化膜中に拡散し
たために純銅に近い状態となり、銅が本来有する低抵
抗、耐ＥＭ性、耐ＳＭ性を充分に維持することができ
る。形成された銅合金配線は比抵抗が１０μΩ・ｃｍ以
下であって、しかも耐酸化性を備えるため、今後の集積
度の増大に対応しうる次世代配線材料としての優れた特
性を有する。
は０．０２〜２０原子％シリコンを含有する銅合金スパ
ッタターゲットをスパッタリングして基板上に形成され
た薄膜配線は、５００℃以下の温度で容易に表面酸化膜
を形成する。この酸化膜は、配線バルク部分からのＡｌ
やＳｉが拡散濃縮しており、安定した緻密な酸化膜であ
り、耐酸化性に優れ、バリア層として機能する。同時に
配線のバルク部分はＡｌやＳｉが表面酸化膜中に拡散し
たために純銅に近い状態となり、銅が本来有する低抵
抗、耐ＥＭ性、耐ＳＭ性を充分に維持することができ
る。形成された銅合金配線は比抵抗が１０μΩ・ｃｍ以
下であって、しかも耐酸化性を備えるため、今後の集積
度の増大に対応しうる次世代配線材料としての優れた特
性を有する。
【００１０】０．０２〜２０原子％アルミニウム及び／
または０．０２〜２０原子％シリコン含有する銅合金タ
ーゲットは、通常のターゲット作製方法に従って作製す
ればよい。例えば、所要量のアルミニウム及び／または
シリコンを添加した溶融銅を鋳造することにより或いは
合金粉末を例えばホットプレスすることにより作製する
ことができる。
または０．０２〜２０原子％シリコン含有する銅合金タ
ーゲットは、通常のターゲット作製方法に従って作製す
ればよい。例えば、所要量のアルミニウム及び／または
シリコンを添加した溶融銅を鋳造することにより或いは
合金粉末を例えばホットプレスすることにより作製する
ことができる。
【００１１】この銅合金ターゲットをスパッタリングす
ることにより、基板上に薄膜配線が形成される。或い
は、アルミニウム或いはシリコンターゲットと銅ターゲ
ットとを同時にスパッタする方法によっても薄膜配線の
形成は可能である。
ることにより、基板上に薄膜配線が形成される。或い
は、アルミニウム或いはシリコンターゲットと銅ターゲ
ットとを同時にスパッタする方法によっても薄膜配線の
形成は可能である。
【００１２】合金ターゲット、従って配線材中の平均Ａ
ｌ、Ｓｉ含有率を０．０２〜２０原子％とする理由は、
０．０２原子％を下回ると耐酸化性向上効果が見られ
ず、他方２０原子％を上回ると比抵抗の好ましい範囲
（限界）１０μΩ・ｃｍを超えてしまうからである。銅
合金配線の比抵抗が１０μΩ・ｃｍを超えると、高集積
度の半導体素子の配線としては使用に耐えないものとな
る。
ｌ、Ｓｉ含有率を０．０２〜２０原子％とする理由は、
０．０２原子％を下回ると耐酸化性向上効果が見られ
ず、他方２０原子％を上回ると比抵抗の好ましい範囲
（限界）１０μΩ・ｃｍを超えてしまうからである。銅
合金配線の比抵抗が１０μΩ・ｃｍを超えると、高集積
度の半導体素子の配線としては使用に耐えないものとな
る。
【００１３】形成された薄膜配線は、その残留応力を下
げて、比抵抗を下げるために真空或いは不活性雰囲気中
で３００〜５００℃の温度においてアニール処理するこ
とが好ましい。このアニール処理だけで、配線材料の組
成によっては、雰囲気中に僅かに存在する残存酸素によ
り、薄膜配線が酸化して所要の酸化膜層を自己形成する
場合がある。特にＡｌを含有する場合には、アニール処
理だけで必要な酸化効果が得られる。
げて、比抵抗を下げるために真空或いは不活性雰囲気中
で３００〜５００℃の温度においてアニール処理するこ
とが好ましい。このアニール処理だけで、配線材料の組
成によっては、雰囲気中に僅かに存在する残存酸素によ
り、薄膜配線が酸化して所要の酸化膜層を自己形成する
場合がある。特にＡｌを含有する場合には、アニール処
理だけで必要な酸化効果が得られる。
【００１４】上記アニール処理だけで充分の酸化作用が
得られない場合には、薄膜配線を酸化するための酸化熱
処理が行なわれる。この熱処理温度が５００℃以下です
むことが本発明の重要なポイントの一つである。５００
℃を超えると、ｐ−ｎ接合自身の耐熱性に悪影響が出始
め、配線材形成の前後に使用される低誘電率の有機材料
（例えばポリイミド等）の変質が起こったり、配線材と
下地材との熱膨張の差に起因して配線部の剥離が生じた
り、残留応力が原因でストレスマイグレーション（Ｓ
Ｍ）を引き起こしたりする。熱処理雰囲気としては、微
量の残存酸素が存在するなら真空或いは不活性ガス雰囲
気いずれでもよく、また大気中でもよい。酸化処理は例
えば次の条件で実施しうる：温度：２００〜５００℃、
雰囲気：１０-3〜１０Ｐａの酸素或いは１気圧窒素−１
〜２００ｐｐｍ酸素、処理時間：１０分〜２時間
得られない場合には、薄膜配線を酸化するための酸化熱
処理が行なわれる。この熱処理温度が５００℃以下です
むことが本発明の重要なポイントの一つである。５００
℃を超えると、ｐ−ｎ接合自身の耐熱性に悪影響が出始
め、配線材形成の前後に使用される低誘電率の有機材料
（例えばポリイミド等）の変質が起こったり、配線材と
下地材との熱膨張の差に起因して配線部の剥離が生じた
り、残留応力が原因でストレスマイグレーション（Ｓ
Ｍ）を引き起こしたりする。熱処理雰囲気としては、微
量の残存酸素が存在するなら真空或いは不活性ガス雰囲
気いずれでもよく、また大気中でもよい。酸化処理は例
えば次の条件で実施しうる：温度：２００〜５００℃、
雰囲気：１０-3〜１０Ｐａの酸素或いは１気圧窒素−１
〜２００ｐｐｍ酸素、処理時間：１０分〜２時間
【００１５】こうして、配線表面近傍にＡｌやＳｉを拡
散濃縮させつつ酸化膜を形成することが出来る。配線の
バルク部分はＡｌやＳｉが表面に拡散したために純銅に
近い状態となり、銅が本来有する低抵抗（１０μΩ・ｃ
ｍ以下）、耐ＥＭ性、耐ＳＭ性を保持することができ
る。
散濃縮させつつ酸化膜を形成することが出来る。配線の
バルク部分はＡｌやＳｉが表面に拡散したために純銅に
近い状態となり、銅が本来有する低抵抗（１０μΩ・ｃ
ｍ以下）、耐ＥＭ性、耐ＳＭ性を保持することができ
る。
【００１６】
【実施例】以下に、実施例及び比較例を呈示する。これ
らすべての例において、スパッタリング条件は次の表１
の条件を採用した。
らすべての例において、スパッタリング条件は次の表１
の条件を採用した。
【００１７】
【表１】
【００１８】例中の耐酸化性テストは以下の表２の条件
下での熱処理テストである。
下での熱処理テストである。
【００１９】
【表２】
【００２０】（実施例１−１：比較的多くのＡｌを含む
例）Ｃｕ−１２．３ａｔ％Ａｌ合金ターゲット（バルク
抵抗：９．８μΩ・ｃｍ）を表１に示す条件でスパッタ
リングして銅合金配線層（Ａｌ含有率１２．３原子％）
を形成した。まず、成膜したままの膜（比抵抗：１７．
９μΩ・ｃｍ）について耐酸化性テストを行ったとこ
ろ、比抵抗は２０．９μΩ・ｃｍとなり大幅な悪化は見
られないものの、その値は高く不充分であった。
例）Ｃｕ−１２．３ａｔ％Ａｌ合金ターゲット（バルク
抵抗：９．８μΩ・ｃｍ）を表１に示す条件でスパッタ
リングして銅合金配線層（Ａｌ含有率１２．３原子％）
を形成した。まず、成膜したままの膜（比抵抗：１７．
９μΩ・ｃｍ）について耐酸化性テストを行ったとこ
ろ、比抵抗は２０．９μΩ・ｃｍとなり大幅な悪化は見
られないものの、その値は高く不充分であった。
【００２１】次に、成膜したままの膜を４×１０-4Ｐａ
の真空中、４００℃で１時間熱処理（真空アニール処
理）したところ、比抵抗は９．８μΩ・ｃｍに低減し
た。
の真空中、４００℃で１時間熱処理（真空アニール処
理）したところ、比抵抗は９．８μΩ・ｃｍに低減し
た。
【００２２】この真空アニール膜を、さらに大気中４５
０℃で１時間熱処理（酸化処理）したところ比抵抗は
９．９μΩ・ｃｍと変化がなかった。図１は、オージェ
電子分光法（ＡＥＳ）により「真空アニール＋酸化」処
理膜の表面から深さ方向へ分析を行った結果で、Ａｌの
表面層への拡散と合金酸化物層の形成が認められる。酸
化処理の前後で比抵抗変化がないことから、真空アニー
ル処理のみで図１の状態になっているものと考えられ
る。
０℃で１時間熱処理（酸化処理）したところ比抵抗は
９．９μΩ・ｃｍと変化がなかった。図１は、オージェ
電子分光法（ＡＥＳ）により「真空アニール＋酸化」処
理膜の表面から深さ方向へ分析を行った結果で、Ａｌの
表面層への拡散と合金酸化物層の形成が認められる。酸
化処理の前後で比抵抗変化がないことから、真空アニー
ル処理のみで図１の状態になっているものと考えられ
る。
【００２３】真空アニール膜及び「真空アニール＋酸
化」処理膜いずれも極めて過酷な条件下においても耐酸
化性を有することが判明した。
化」処理膜いずれも極めて過酷な条件下においても耐酸
化性を有することが判明した。
【００２４】（実施例１−２：少量のＡｌを含む例）Ｃ
ｕ−０．２４原子％Ａｌ合金ターゲット（バルク抵抗
１．７μΩ・ｃｍ）を表１の条件下でスパッタリングし
て銅合金配線層（Ａｌ含有率０．２４原子％）を形成し
た。次に、成膜したままの膜（比抵抗３．２μΩ・ｃ
ｍ）をｌａｔｍのＮ2 ガス雰囲気中、(a) ３００℃及び
(b) ４５０℃で１時間熱処理（Ｎ2 ガス中アニール処
理）したところ、比抵抗はそれぞれ(a) ２．８及び(b)
２．８μΩ・ｃｍとなった。
ｕ−０．２４原子％Ａｌ合金ターゲット（バルク抵抗
１．７μΩ・ｃｍ）を表１の条件下でスパッタリングし
て銅合金配線層（Ａｌ含有率０．２４原子％）を形成し
た。次に、成膜したままの膜（比抵抗３．２μΩ・ｃ
ｍ）をｌａｔｍのＮ2 ガス雰囲気中、(a) ３００℃及び
(b) ４５０℃で１時間熱処理（Ｎ2 ガス中アニール処
理）したところ、比抵抗はそれぞれ(a) ２．８及び(b)
２．８μΩ・ｃｍとなった。
【００２５】このＮ2 ガス中アニール膜(a) を耐酸化性
テストによって評価したところ、比抵抗は２．６μΩ・
ｃｍとむしろ向上し、耐酸化性を有することが判明し
た。
テストによって評価したところ、比抵抗は２．６μΩ・
ｃｍとむしろ向上し、耐酸化性を有することが判明し
た。
【００２６】（実施例２−１：比較的多くのＳｉを含む
例）Ｃｕ−１０．６原子％Ｓｉ合金ターゲット（バルク
抵抗２６．０μΩ・ｃｍ）を表１に示す条件でスパッタ
リングして銅合金配線層（Ｓｉ含有率１３．５原子％）
を形成した。まず、成膜したままの膜（比抵抗：４５．
９μΩ・ｃｍ）について耐酸化性テストを行ったとこ
ろ、比抵抗は１６．２μΩ・ｃｍとなり、ある程度の低
減は見られたものの、その値は高く不充分であった。
例）Ｃｕ−１０．６原子％Ｓｉ合金ターゲット（バルク
抵抗２６．０μΩ・ｃｍ）を表１に示す条件でスパッタ
リングして銅合金配線層（Ｓｉ含有率１３．５原子％）
を形成した。まず、成膜したままの膜（比抵抗：４５．
９μΩ・ｃｍ）について耐酸化性テストを行ったとこ
ろ、比抵抗は１６．２μΩ・ｃｍとなり、ある程度の低
減は見られたものの、その値は高く不充分であった。
【００２７】次に、実施例１−１と同一の真空アニール
処理を行ったところ、成膜直後に比抵抗４５．９μΩ・
ｃｍであったものが、４５．２μΩ・ｃｍとなり、比抵
抗の低減効果は見られなかった。さらに真空アニール膜
について実施例１−１と同一の酸化処理（大気中４５０
℃で１時間）を加えたところ、比抵抗は６．１μΩ・ｃ
ｍとなり、極めて過酷な条件下においても耐酸化性を有
することが判明した。図２は、ＡＥＳにより［真空アニ
ール＋酸化］処理膜を表面から深さ方向へ分析を行った
結果で、Ｓｉの表面層への拡散と合金酸化物層の形成が
認められる。酸化処理の後に比抵抗が減少したことか
ら、真空アニール処理のみの段階では図２の状態よりも
Ｓｉの表面層への拡散や合金酸化物層の形成が不十分で
あったものと考えられる。
処理を行ったところ、成膜直後に比抵抗４５．９μΩ・
ｃｍであったものが、４５．２μΩ・ｃｍとなり、比抵
抗の低減効果は見られなかった。さらに真空アニール膜
について実施例１−１と同一の酸化処理（大気中４５０
℃で１時間）を加えたところ、比抵抗は６．１μΩ・ｃ
ｍとなり、極めて過酷な条件下においても耐酸化性を有
することが判明した。図２は、ＡＥＳにより［真空アニ
ール＋酸化］処理膜を表面から深さ方向へ分析を行った
結果で、Ｓｉの表面層への拡散と合金酸化物層の形成が
認められる。酸化処理の後に比抵抗が減少したことか
ら、真空アニール処理のみの段階では図２の状態よりも
Ｓｉの表面層への拡散や合金酸化物層の形成が不十分で
あったものと考えられる。
【００２８】（実施例２−２：少量のＳｉを含む例）Ｃ
ｕ−０．９９原子％Ｓｉ合金ターゲット（バルク抵抗
３．７μΩ・ｃｍ）を表１に示す条件でスパッタリング
して銅合金配線層（Ｓｉ含有率１．０原子％）を形成し
た。次に、成膜したままの膜（比抵抗９．８μΩ・ｃ
ｍ）をｌａｔｍのＮ2 ガス雰囲気中、(a) ３００℃及び
(b) ４５０℃で１時間熱処理（Ｎ2 ガス中アニール処
理）したところ、比抵抗はそれぞれ(a) ４．４及び(b)
４．５μΩ・ｃｍとなった。図３は、ＡＥＳにより４５
０℃、Ｎ2 ガス中アニール処理膜表面から深さ方向へ分
析を行った結果で、Ｓｉの表面層への拡散と合金酸化物
層の形成が認められる。このＮ2 ガス中アニール膜(a)
を耐酸化性テストによって評価したところ、比抵抗は
２．５μΩ・ｃｍとむしろ向上し、耐酸化性を有するこ
とが判明した。
ｕ−０．９９原子％Ｓｉ合金ターゲット（バルク抵抗
３．７μΩ・ｃｍ）を表１に示す条件でスパッタリング
して銅合金配線層（Ｓｉ含有率１．０原子％）を形成し
た。次に、成膜したままの膜（比抵抗９．８μΩ・ｃ
ｍ）をｌａｔｍのＮ2 ガス雰囲気中、(a) ３００℃及び
(b) ４５０℃で１時間熱処理（Ｎ2 ガス中アニール処
理）したところ、比抵抗はそれぞれ(a) ４．４及び(b)
４．５μΩ・ｃｍとなった。図３は、ＡＥＳにより４５
０℃、Ｎ2 ガス中アニール処理膜表面から深さ方向へ分
析を行った結果で、Ｓｉの表面層への拡散と合金酸化物
層の形成が認められる。このＮ2 ガス中アニール膜(a)
を耐酸化性テストによって評価したところ、比抵抗は
２．５μΩ・ｃｍとむしろ向上し、耐酸化性を有するこ
とが判明した。
【００２９】（実施例３：Ａｌ及びＳｉを含む例）Ｃｕ
−２．１原子％Ａｌ−２．２原子％Ｓｉ合金ターゲット
（バルク抵抗７．７μΩ・ｃｍ）を表１に示す条件でス
パッタリングして銅合金配線層（Ａｌ含有率：２．１原
子％、Ｓｉ含有率：２．２原子％）を形成した。次に、
成膜したままの膜（比抵抗１５．４μΩ・ｃｍ）をｌａ
ｔｍのＮ2 ガス雰囲気中(a) ３００℃及び(b) ４５０℃
で１時間熱処理（Ｎ2 ガス中アニール処理）したとこ
ろ、比抵抗はそれぞれ(a) １３．９及び(b) １２．５μ
Ω・ｃｍとなった。
−２．１原子％Ａｌ−２．２原子％Ｓｉ合金ターゲット
（バルク抵抗７．７μΩ・ｃｍ）を表１に示す条件でス
パッタリングして銅合金配線層（Ａｌ含有率：２．１原
子％、Ｓｉ含有率：２．２原子％）を形成した。次に、
成膜したままの膜（比抵抗１５．４μΩ・ｃｍ）をｌａ
ｔｍのＮ2 ガス雰囲気中(a) ３００℃及び(b) ４５０℃
で１時間熱処理（Ｎ2 ガス中アニール処理）したとこ
ろ、比抵抗はそれぞれ(a) １３．９及び(b) １２．５μ
Ω・ｃｍとなった。
【００３０】このＮ2 ガス中アニール膜(a) を耐酸化性
テストによって評価したところ、比抵抗は８．７μΩ・
ｃｍとむしろ向上し、耐酸化性を有することが判明し
た。
テストによって評価したところ、比抵抗は８．７μΩ・
ｃｍとむしろ向上し、耐酸化性を有することが判明し
た。
【００３１】（比較例１：純銅）純Ｃｕターゲット（バ
ルク抵抗１．９μΩ・ｃｍ）を表１に示す条件でスパッ
タリングして銅配線層を形成した。この銅配線層の耐酸
化性を評価するため、耐酸化性テストによって評価を行
ったところ、スパッタ膜は酸化され基板から剥離した。
ルク抵抗１．９μΩ・ｃｍ）を表１に示す条件でスパッ
タリングして銅配線層を形成した。この銅配線層の耐酸
化性を評価するため、耐酸化性テストによって評価を行
ったところ、スパッタ膜は酸化され基板から剥離した。
【００３２】次に、(a) 実施例１−１と同一の真空アニ
ール処理、(b) ７００℃における真空アニール処理、
(c) ３００℃で１時間のＮ2 ガス中アニール処理、(d)
４５０℃で１時間のＮ2 ガス中アニール処理を行ったと
ころ、スパッタしたままの状態で比抵抗が２．９μΩ・
ｃｍであったものが、それぞれ、(a) ２．３、(b) ２．
１、(c) ２．０、(d) ２．１μΩ・ｃｍとなった。
ール処理、(b) ７００℃における真空アニール処理、
(c) ３００℃で１時間のＮ2 ガス中アニール処理、(d)
４５０℃で１時間のＮ2 ガス中アニール処理を行ったと
ころ、スパッタしたままの状態で比抵抗が２．９μΩ・
ｃｍであったものが、それぞれ、(a) ２．３、(b) ２．
１、(c) ２．０、(d) ２．１μΩ・ｃｍとなった。
【００３３】この真空アニール膜並びにＮ2 ガス中アニ
ール処理膜を耐酸化性テストによって評価しようとした
ところ、成膜したままの膜の場合と同様にスパッタ膜は
酸化され基板から剥離し、真空アニール処理あるいはＮ
2 ガス中アニール処理を処理を行っても耐熱性に問題が
残ることが判明した。
ール処理膜を耐酸化性テストによって評価しようとした
ところ、成膜したままの膜の場合と同様にスパッタ膜は
酸化され基板から剥離し、真空アニール処理あるいはＮ
2 ガス中アニール処理を処理を行っても耐熱性に問題が
残ることが判明した。
【００３４】（比較例２−１：Ｃｕ−Ｔｉ合金）Ｃｕ−
１３．５原子％Ｔｉ合金ターゲット（バルク抵抗２３．
５μΩ・ｃｍ）を表１に示す条件でスパッタリングし
て、銅合金配線層（Ｔｉ含有率１５．０原子％）を形成
した。成膜したままの膜（比抵抗：１４８μΩ・ｃｍ）
を耐酸化性テストによって評価したところ、比抵抗は４
４４μΩ・ｃｍとなり比抵抗は大幅に悪化し、成膜した
ままの状態では耐酸化性を有していないことが判明し
た。
１３．５原子％Ｔｉ合金ターゲット（バルク抵抗２３．
５μΩ・ｃｍ）を表１に示す条件でスパッタリングし
て、銅合金配線層（Ｔｉ含有率１５．０原子％）を形成
した。成膜したままの膜（比抵抗：１４８μΩ・ｃｍ）
を耐酸化性テストによって評価したところ、比抵抗は４
４４μΩ・ｃｍとなり比抵抗は大幅に悪化し、成膜した
ままの状態では耐酸化性を有していないことが判明し
た。
【００３５】耐酸化性を付与するために、まず成膜した
ままの膜について実施例１−１と同一の真空アニール処
理を行ったところ、比抵抗は５２．３μΩ・ｃｍとなっ
た。この真空アニール膜を耐酸化性テストによって評価
したところ、比抵抗は４９．９μΩ・ｃｍとなりテスト
前後での悪化は見られず一応の耐酸化性を示したが、比
抵抗値は高く不充分であった。
ままの膜について実施例１−１と同一の真空アニール処
理を行ったところ、比抵抗は５２．３μΩ・ｃｍとなっ
た。この真空アニール膜を耐酸化性テストによって評価
したところ、比抵抗は４９．９μΩ・ｃｍとなりテスト
前後での悪化は見られず一応の耐酸化性を示したが、比
抵抗値は高く不充分であった。
【００３６】次に、成膜したままの膜（比抵抗１４８μ
Ω・ｃｍ）を窒化するべく１００ＰａのＮ2 ＋Ｈ2 （５
０％）混合ガス雰囲気中４００℃で１時間熱処理し、こ
の処理によって配線材の比抵抗は４８．８μΩ・ｃｍと
なった。この窒化処理膜を耐酸化性テストによって評価
したところ、比抵抗は１８．４μΩ・ｃｍとむしろ向上
した。従って、窒化処理により形成された窒化膜は不安
定で、その後の酸化処理によって性質が変化すること、
さらなる酸化処理によっても比抵抗値の改善は不充分で
あることが判明した。
Ω・ｃｍ）を窒化するべく１００ＰａのＮ2 ＋Ｈ2 （５
０％）混合ガス雰囲気中４００℃で１時間熱処理し、こ
の処理によって配線材の比抵抗は４８．８μΩ・ｃｍと
なった。この窒化処理膜を耐酸化性テストによって評価
したところ、比抵抗は１８．４μΩ・ｃｍとむしろ向上
した。従って、窒化処理により形成された窒化膜は不安
定で、その後の酸化処理によって性質が変化すること、
さらなる酸化処理によっても比抵抗値の改善は不充分で
あることが判明した。
【００３７】（比較例２−２：Ｃｕ−Ｔｉ合金）Ｎ2 ＋
Ｈ2 （５０％）混合ガスによる処理温度を７００℃とし
た以外は、比較例２−１と同一の条件でＣｕ−Ｔｉ合金
配線層を形成した。この処理によって比抵抗は４．０μ
Ω・ｃｍとなり、４００℃の場合（４８．８μΩ・ｃ
ｍ）よりも大幅に低減し、高集積配線材として使用でき
るレベルであった。この窒化処理膜を耐酸化性テストに
より評価したところ、比抵抗は４．０μΩ・ｃｍと変わ
らず、窒化処理により形成された処理膜は安定で、その
後の酸化処理によっても性質が変化せず、高集積配線材
として使用できることが確認された。ここで、雰囲気の
影響を排除し熱処理のみの効果を把握する目的で、成膜
したままの膜を７００℃で真空アニール処理したところ
比抵抗は１１．９μΩ・ｃｍ（耐酸化性テストによって
も比抵抗は１１．９μΩ・ｃｍ）となり、窒化処理の有
効性が確認された。
Ｈ2 （５０％）混合ガスによる処理温度を７００℃とし
た以外は、比較例２−１と同一の条件でＣｕ−Ｔｉ合金
配線層を形成した。この処理によって比抵抗は４．０μ
Ω・ｃｍとなり、４００℃の場合（４８．８μΩ・ｃ
ｍ）よりも大幅に低減し、高集積配線材として使用でき
るレベルであった。この窒化処理膜を耐酸化性テストに
より評価したところ、比抵抗は４．０μΩ・ｃｍと変わ
らず、窒化処理により形成された処理膜は安定で、その
後の酸化処理によっても性質が変化せず、高集積配線材
として使用できることが確認された。ここで、雰囲気の
影響を排除し熱処理のみの効果を把握する目的で、成膜
したままの膜を７００℃で真空アニール処理したところ
比抵抗は１１．９μΩ・ｃｍ（耐酸化性テストによって
も比抵抗は１１．９μΩ・ｃｍ）となり、窒化処理の有
効性が確認された。
【００３８】図４は、ＡＥＳにより窒化処理膜を表面か
ら深さ方向へ分析を行った結果である。窒素のピークが
Ｔｉと重なり、判別できないため、Ｘ線光電子分光法
（ＸＰＳ）による分析結果を図５として添えた。これら
の結果から、表面近傍のＴｉは多くは酸化物を形成して
おり、その一部が窒化物を形成していることがうかがえ
た。
ら深さ方向へ分析を行った結果である。窒素のピークが
Ｔｉと重なり、判別できないため、Ｘ線光電子分光法
（ＸＰＳ）による分析結果を図５として添えた。これら
の結果から、表面近傍のＴｉは多くは酸化物を形成して
おり、その一部が窒化物を形成していることがうかがえ
た。
【００３９】このように、Ｃｕ−Ｔｉ合金配線層に関し
ては、真空アニール処理の場合は所望の比抵抗は得られ
なかったが、７００℃でのＮ2 ＋Ｈ2 （５０％）混合ガ
ス処理によって高集積配線材として使用できる特性を得
ることができた。しかし、７００℃の温度を必要とする
こと自体が、上述した通り問題なのである。
ては、真空アニール処理の場合は所望の比抵抗は得られ
なかったが、７００℃でのＮ2 ＋Ｈ2 （５０％）混合ガ
ス処理によって高集積配線材として使用できる特性を得
ることができた。しかし、７００℃の温度を必要とする
こと自体が、上述した通り問題なのである。
【００４０】
【発明の効果】１．高集積度に伴い配線が微細化して
も、配線抵抗値の増大がみられない半導体素子が得られ
る。 ２．配線抵抗値の増大がない（すなわち電流密度の増大
がない）ので、エレクトロマイグレーション（ＥＭ）の
問題がなくなる。 ３．配線材と下地材との熱膨張の差が小さいので、スト
レスマイグレーション（ＳＭ）の問題がなくなる。 ４．耐ＥＭ性、耐ＳＭ性に優れており、素子の信頼性が
維持向上される。 ５．耐酸化性に優れＳｉやＳｉＯ2 膜などとも反応しな
い、低温の自己整合による形成が可能な銅配線バリヤ層
を実現した。 ６．アルミ配線半導体において使用されていたプロセス
や材料がほぼそのまま使用でき、配線材の変更に起因す
る半導体素子製造コストの増加を低く抑えられ、イニシ
ャルコスト（建設費）も極めて低くできる。
も、配線抵抗値の増大がみられない半導体素子が得られ
る。 ２．配線抵抗値の増大がない（すなわち電流密度の増大
がない）ので、エレクトロマイグレーション（ＥＭ）の
問題がなくなる。 ３．配線材と下地材との熱膨張の差が小さいので、スト
レスマイグレーション（ＳＭ）の問題がなくなる。 ４．耐ＥＭ性、耐ＳＭ性に優れており、素子の信頼性が
維持向上される。 ５．耐酸化性に優れＳｉやＳｉＯ2 膜などとも反応しな
い、低温の自己整合による形成が可能な銅配線バリヤ層
を実現した。 ６．アルミ配線半導体において使用されていたプロセス
や材料がほぼそのまま使用でき、配線材の変更に起因す
る半導体素子製造コストの増加を低く抑えられ、イニシ
ャルコスト（建設費）も極めて低くできる。
【図１】実施例１−１と関連してオージェ電子分光法
（ＡＥＳ）により「真空アニール＋酸化」処理膜の表面
から深さ方向へ分析を行った結果を示す。
（ＡＥＳ）により「真空アニール＋酸化」処理膜の表面
から深さ方向へ分析を行った結果を示す。
【図２】実施例１−２と関連してＡＥＳにより真空アニ
ール＋酸化処理膜を表面から深さ方向へ分析を行った結
果を示す。
ール＋酸化処理膜を表面から深さ方向へ分析を行った結
果を示す。
【図３】実施例２−２と関連してＡＥＳにより４５０
℃、Ｎ2 ガス中アニール処理膜表面から深さ方向へ分析
を行った結果を示す。
℃、Ｎ2 ガス中アニール処理膜表面から深さ方向へ分析
を行った結果を示す。
【図４】比較例２−２と関連してＡＥＳにより窒化処理
膜を表面から深さ方向へ分析を行った結果を示す。
膜を表面から深さ方向へ分析を行った結果を示す。
【図５】比較例２−２と関連してＸ線光電子分光法（Ｘ
ＰＳ）による分析結果を示す。
ＰＳ）による分析結果を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205 (72)発明者 澤田 進 茨城県北茨城市華川町臼場187番地４株式 会社日鉱共石磯原工場内
Claims (2)
- 【請求項１】 ０．０２〜２０原子％アルミニウム及び
／または０．０２〜２０原子％シリコンを含有し、残部
が銅及び不可避不純物であることを特徴とする半導体薄
膜配線形成用スパッタターゲット。 - 【請求項２】 ０．０２〜２０原子％アルミニウム及び
／または０．０２〜２０原子％シリコンを含有し、残部
が銅及び不可避不純物である銅合金スパッタターゲット
をスパッタリングして基板上に薄膜配線を形成しそして
該薄膜配線表面に酸化膜を形成せしめることを特徴とす
る半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35110992A JPH06177117A (ja) | 1992-12-07 | 1992-12-07 | スパッタターゲットとこれを使用する半導体装置の製造方法 |
| EP93119603A EP0601509A1 (en) | 1992-12-07 | 1993-12-06 | Semiconductor devices and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35110992A JPH06177117A (ja) | 1992-12-07 | 1992-12-07 | スパッタターゲットとこれを使用する半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177117A true JPH06177117A (ja) | 1994-06-24 |
Family
ID=18415112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35110992A Pending JPH06177117A (ja) | 1992-12-07 | 1992-12-07 | スパッタターゲットとこれを使用する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177117A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6391163B1 (en) * | 1999-09-27 | 2002-05-21 | Applied Materials, Inc. | Method of enhancing hardness of sputter deposited copper films |
| WO2004046415A1 (ja) | 2002-11-21 | 2004-06-03 | Nikko Materials Co., Ltd. | 銅合金スパッタリングターゲット及び半導体素子配線 |
| US7740721B2 (en) * | 2003-03-17 | 2010-06-22 | Nippon Mining & Metals Co., Ltd | Copper alloy sputtering target process for producing the same and semiconductor element wiring |
| JP2014039026A (ja) * | 2012-07-31 | 2014-02-27 | General Electric Co <Ge> | 電子回路板、アセンブリおよびその関係する方法 |
| JPWO2018189965A1 (ja) * | 2017-04-13 | 2020-03-05 | 株式会社アルバック | 液晶表示装置、有機ｅｌ表示装置、半導体素子、配線膜、配線基板、ターゲット |
| KR20200120604A (ko) | 2019-04-09 | 2020-10-21 | 가부시키가이샤 알박 | Cu 합금 타깃, 배선막, 반도체 장치, 액정 표시 장치 |
-
1992
- 1992-12-07 JP JP35110992A patent/JPH06177117A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6391163B1 (en) * | 1999-09-27 | 2002-05-21 | Applied Materials, Inc. | Method of enhancing hardness of sputter deposited copper films |
| WO2004046415A1 (ja) | 2002-11-21 | 2004-06-03 | Nikko Materials Co., Ltd. | 銅合金スパッタリングターゲット及び半導体素子配線 |
| EP1584706A1 (en) * | 2002-11-21 | 2005-10-12 | Nikko Materials Company, Limited | Copper alloy sputtering target and semiconductor element wiring |
| EP1584706A4 (en) * | 2002-11-21 | 2008-08-27 | Nippon Mining Co | COPPER ALLOY SPRAY TARGET AND WIRING FOR SEMICONDUCTOR ELEMENT |
| EP2309021A1 (en) | 2002-11-21 | 2011-04-13 | Nippon Mining & Metals Co., Ltd. | Copper alloy sputtering target and semiconductor element wiring |
| US10665462B2 (en) | 2002-11-21 | 2020-05-26 | Jx Nippon Mining & Metals Corporation | Copper alloy sputtering target and semiconductor element wiring |
| US7740721B2 (en) * | 2003-03-17 | 2010-06-22 | Nippon Mining & Metals Co., Ltd | Copper alloy sputtering target process for producing the same and semiconductor element wiring |
| JP2014039026A (ja) * | 2012-07-31 | 2014-02-27 | General Electric Co <Ge> | 電子回路板、アセンブリおよびその関係する方法 |
| JPWO2018189965A1 (ja) * | 2017-04-13 | 2020-03-05 | 株式会社アルバック | 液晶表示装置、有機ｅｌ表示装置、半導体素子、配線膜、配線基板、ターゲット |
| KR20200120604A (ko) | 2019-04-09 | 2020-10-21 | 가부시키가이샤 알박 | Cu 합금 타깃, 배선막, 반도체 장치, 액정 표시 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121685A (en) | Metal-alloy interconnections for integrated circuits | |
| KR0179822B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPH04259242A (ja) | 半導体装置の製造方法 | |
| US4912542A (en) | Semiconductor device and method of manufacturing the same | |
| US5430258A (en) | Copper interconnection structure and method of preparing same | |
| JPH06177128A (ja) | 半導体装置とその製造方法 | |
| JPH06177117A (ja) | スパッタターゲットとこれを使用する半導体装置の製造方法 | |
| JP2789332B2 (ja) | 金属配線の構造及びその形成方法 | |
| EP0601509A1 (en) | Semiconductor devices and method of manufacturing the same | |
| US6111318A (en) | Semiconductor device comprising Cu--Ta and method for forming the semiconductor device | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| US5998297A (en) | Method of etching copper or copper-doped aluminum | |
| US6238737B1 (en) | Method for protecting refractory metal thin film requiring high temperature processing in an oxidizing atmosphere and structure formed thereby | |
| KR960002061B1 (ko) | 반도체 장치의 배선층 형성방법 | |
| JPH06140398A (ja) | 集積回路装置 | |
| JP3368629B2 (ja) | 半導体装置 | |
| JPH03196619A (ja) | 銅配線の形成法とそれに使用するターゲット | |
| US10957644B2 (en) | Integrated structures with conductive regions having at least one element from group 2 of the periodic table | |
| JPH05129224A (ja) | Ｃｕ−Ｚｒ配線パターンの形成方法 | |
| EP0225224A2 (en) | After oxide metal alloy process | |
| JP2579993B2 (ja) | 半導体装置の製造方法 | |
| JP3033803B2 (ja) | 半導体装置の製造方法 | |
| JPH01124238A (ja) | 半導体集積回路用配線およびその形成方法 | |
| JP2857170B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000926 |