JP2020012190A - 密着膜用ターゲット、配線層、半導体装置、液晶表示装置 - Google Patents

Abstract

【課題】ガラス基板やＩＧＺＯから剥離しない配線膜や、その配線膜を有する半導体装置を提供する。【解決手段】ガラス基板３１又はＩＧＺＯの表面に、Ｃｕに、Ａｌと添加金属とが添加された密着膜３７と銅薄膜３８とから成る配線層３０を形成する。添加金属は、Ｚｎ又はＧａであり、Ａｌは１ａｔ％以上１０ａｔ％以下の範囲で含有され、添加金属がＺｎの場合は１ａｔ％以上３０ａｔ％以下の範囲で含有され、添加金属がＧａの場合は１ａｔ％以上２０ａｔ％以下の範囲で含有される。密着膜３７とガラス基板３１又はＩＧＺＯの表面との間の密着力が強く、剥離が生じない。【選択図】図１

Description

本発明は、微小な半導体デバイスに使用される配線膜の分野に係り、特に、ガラス基板に接触する電極層や配線層の技術分野に関する。

ＦＰＤ(フラットパネルディスプレイ)や薄膜太陽電池等、近年製造される電気製品は広い基板上にトランジスタを一様に配置する必要があり、そのため、大面積基板に均一な特性の半導体層を形成できるアモルファスシリコン（水素化アモルファスシリコンを含む）等が用いられている。

アモルファスシリコンは低温で形成することができ、他の材料に悪影響を与えないが、移動度が低いという欠点があり、低温形成で高移動度の薄膜が大面積基板に形成できる酸化物半導体が注目されている。

そして近年では、高移動度の酸化物半導体に加え、半導体集積回路や、ＦＰＤ中のトランジスタの電極層や配線層に低抵抗の銅薄膜を用い、大面積のＦＰＤで輝度均一な表示を行うことも図られている。

しかしながら銅薄膜は、ガラス基板、酸化物半導体、酸化物薄膜との密着性が悪く、また、銅薄膜の構成物質である銅原子は半導体中や酸化物薄膜中に拡散し、信頼性低下の原因になる場合がある。

特に、配線層やゲート電極層はガラス基板上に形成されるため、銅薄膜はガラスとの密着性が悪いことから、配線層やゲート電極層が剥離する虞がある。

この場合、銅薄膜とガラス基板の間に、銅配線のガラス基板に対する付着強度を増大させるＴｉＮ膜やＷ膜等の密着膜を設けることが行われているが、コストが高くなるという問題がある。

また、銅薄膜はドライエッチングが難しく、一般的にウェットエッチング法で成形されているが、銅薄膜とＴｉＮ膜やＷ膜等の密着膜を同じエッチング液でエッチングすることができないため、銅薄膜と密着膜の二層構造の積層膜を一回のエッチング工程でエッチングすることはできない。

そのため、密着性を有し、且つ、銅薄膜と同じエッチング液によってエッチングできる密着膜が求められている。

ＷＯ２０１６／０４７５７８号公報 ＷＯ２０１７／０５１８２０号公報

本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、ガラス基板に対する密着性が高いゲート電極層や配線層を提供することにある。

上記課題を解決するため、本発明は、銅と、アルミニウムと、添加金属とを含有した密着膜用合金から成る密着膜用ターゲットであって、前記密着膜用合金の原子数を１００ａｔ％としたときに、前記密着膜用ターゲットは、Ｃｕを５０ａｔ％を超えて含有し、Ａｌを１．０ａｔ％以上１０ａｔ％以下の範囲で含有し、前記添加金属を１．０ａｔ％以上３０ａｔ％以下の範囲で含有し、前記添加金属はＺｎ又はＧａのいずれか一方又は両方であり、前記密着膜用ターゲットはＧａを２０ａｔ％以下の範囲で含有する密着膜用ターゲットである。
本発明は、ガラス基板と接触する配線層であって、前記配線層は、前記ガラス基板に接触する密着膜と、前記密着膜に接触する銅薄膜とから成り、前記密着膜は、銅と、アルミニウムと、添加金属とを含有した密着膜用合金の膜であり、前記密着膜は、前記密着膜用合金を構成する合金の原子数を１００ａｔ％としたときに、前記密着膜はＣｕを５０ａｔ％を超えて含有し、Ａｌを１．０ａｔ％以上１０ａｔ％以下の範囲で含有し、前記添加金属を１．０ａｔ％以上３０ａｔ％以下の範囲で含有し、前記添加金属はＺｎ又はＧａのいずれか一方又は両方であり、前記密着膜はＧａを２０ａｔ％以下の範囲で含有する配線層である。
本発明は、ＩＧＺＯ層と接触する配線層であって、前記配線層は、前記ＩＧＺＯ層に接触する密着膜と、前記密着膜に接触する銅薄膜とから成り、前記密着膜は、銅と、アルミニウムと、添加金属とを含有した密着膜用合金の膜であり、前記密着膜用合金を構成する合金の原子数を１００ａｔ％としたときに、前記密着膜はＣｕを５０ａｔ％を超えて含有し、Ａｌを１．０ａｔ％以上１０ａｔ％以下の範囲で含有し、前記添加金属を１．０ａｔ％以上３０ａｔ％以下の範囲で含有し、前記添加金属はＺｎ又はＧａのいずれか一方又は両方であり、前記密着膜はＧａを２０ａｔ％以下の範囲で含有する配線層である。
本発明は、半導体層と、前記半導体層と接触して配置されたゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極層とを有し、前記半導体層には、前記ゲート電極層と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、前記ソース領域と前記ドレイン領域には、ソース電極層とドレイン電極層がそれぞれ接触された半導体装置であって、前記ゲート電極層は、ガラス基板に接触された密着膜と、前記密着膜に接触された銅薄膜と、を有し、前記密着膜は、銅と、アルミニウムと、添加金属とを含有した密着膜用合金の膜であり、前記密着膜は、Ｃｕを５０ａｔ％を超えて含有し、Ａｌを１．０ａｔ％以上１０ａｔ％以下の範囲で含有し、前記添加金属を１．０ａｔ％以上３０ａｔ％以下の範囲で含有し、前記添加金属はＺｎ又はＧａのいずれか一方又は両方であり、前記密着膜はＧａを２０ａｔ％以下の範囲で含有する半導体装置である。
本発明は、半導体層と、前記半導体層に接触して配置されたゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極層とを有し、前記半導体層には、前記ゲート電極層と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、前記ソース領域と前記ドレイン領域には、ソース電極層とドレイン電極層がそれぞれ接触された半導体装置であって、前記半導体層はＩＧＺＯで構成され、前記ソース電極層と前記ドレイン電極層とは、前記半導体層と接触する密着膜と、前記密着膜に接触された銅薄膜とを有し、前記密着膜は、銅と、アルミニウムと、添加金属とを含有した密着膜用合金の膜であり、前記密着膜は、前記密着膜用合金を構成する合金の原子数を１００ａｔ％としたときに、Ｃｕを５０ａｔ％を超えて含有し、Ａｌを１．０ａｔ％以上１０ａｔ％以下の範囲で含有し、前記添加金属を１．０ａｔ％以上３０ａｔ％以下の範囲で含有し、前記添加金属はＺｎ又はＧａのいずれか一方又は両方であり、前記密着膜はＧａを２０ａｔ％以下の範囲で含有する半導体装置である。
本発明は、上記記載の配線層と、画素電極層と、前記画素電極層上に位置する液晶と、前記液晶上に位置する上部電極層とが配置され、前記画素電極層は、前記配線層に電気的に接続された液晶表示装置である。
本発明は、上記記載の半導体装置と、画素電極層と、前記画素電極層上に位置する液晶と、前記液晶上に位置する上部電極層とが配置され、前記画素電極層は、前記ドレイン電極層又はソース電極層のいずれか一方に電気的に接続された液晶表示装置である。

本発明の密着膜と銅薄膜とは、同じエッチング液でエッチングすることができるので、本発明のゲート電極層や配線層は一回のエッチング工程でパターニングすることができる。
密着膜とガラス基板との密着性は高いので、ガラス基板上に形成するゲート電極層や配線層が剥離することはない。

本発明の一例のトランジスタと本発明の一例の液晶表示装置を説明するための断面図 (ａ)〜(ｃ)：本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(１) (ａ)〜(ｃ)：本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(２) (ａ)、(ｂ)：本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(３) 本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(４)

図１の符号２は、本発明の実施例の液晶表示装置であり、液晶表示装置２の内部には、本発明の第一例のトランジスタ１１の断面図が、液晶表示部１２と共に示されている。

このトランジスタ１１を説明すると、該トランジスタ１１は、ガラス基板３１の表面に細長のゲート電極層３２が配置されており、ゲート電極層３２上には、少なくとも幅方向に亘ってゲート絶縁膜３３が配置されている。

ゲート絶縁膜３３上には、半導体層３４が配置されており、半導体層３４のうち、ゲート電極層３２の幅方向両端上であって、ゲート電極層３２の端部に対してゲート絶縁膜３３を間に介して対向する位置に、ソース電極層５１とドレイン電極層５２とが形成されている。ソース電極層５１とドレイン電極層５２の間には凹部５５が設けられ、この凹部５５によってソース電極層５１とドレイン電極層５２とは分離されており、異なる電圧を印加できるように構成されている。

ソース電極層５１上と、ドレイン電極層５２上と、その間の凹部５５上には、保護膜４１が形成されている。

このトランジスタ１１では、ソース電極層５１とドレイン電極層５２の間に電圧を印加した状態でゲート電極層３２にゲート電圧を印加し、半導体層３４内のゲート絶縁膜３３を介してゲート電極層３２と対向した部分に、半導体層３４の導電型と反対の導電型のチャネル層（又は同一の導電型の低抵抗層)が形成されると、半導体層３４のうちソース電極層５１が接触した部分とドレイン電極層５２が接触した部分とがチャネル層(又は低抵抗層)によって低抵抗で接続され、その結果、ソース電極層５１とドレイン電極層５２とが電気的に接続され、トランジスタ１１が導通する。

ゲート電圧の印加を停止すると、チャネル層(又は低抵抗層)は消滅し、ソース電極層５１とドレイン電極層５２との間は高抵抗になり、電気的に分離される。

液晶表示部１２には画素電極８２が配置されており、画素電極８２上には液晶８３が配置されている。液晶８３上には上部電極８１が位置しており、画素電極８２と上部電極８１との間に電圧が印加されると、液晶８３を通る光の偏光性が変更され、偏光フィルタ(不図示)の光通過性が制御される。

画素電極８２はソース電極層５１やドレイン電極層５２と電気的に接続されており、トランジスタ１１がＯＮ・ＯＦＦすることで、画素電極８２への電圧印加の開始・終了が行われる。

ここでは画素電極８２は、ドレイン電極層５２に接続された透明導電層４２の一部から成っている。透明導電層４２はＩＴＯで構成されている。

透明導電層４２の下方には、配線層３０が配置されている。

この配線層３０とゲート電極層３２とは、本発明の密着膜用合金から成る密着膜３７と、密着膜３７上に形成された銅を主成分とする銅薄膜３８(５０ａｔ％を越える含有率で銅を含有する薄膜)とで構成されており、密着膜３７はガラス基板３１と接触しており、銅薄膜３８はガラス基板３１と接触しないようになっている。

このトランジスタ１１の製造工程を説明する。
このトランジスタ１１の製造工程では、先ず、成膜対象物のガラス基板３１をスパッタリング装置内に搬入する。

スパッタリング装置内には密着膜用合金から成る密着膜用ターゲットと純銅ターゲットが設けられており、Ａｒガス等の希ガスから成るスパッタリングガスで密着膜用ターゲットをスパッタリングし、図２(ａ)に示すように、ガラス基板３１上に密着膜３７を形成し、次いで、希ガスから成るスパッタリングガスによって純銅ターゲットをスパッタリングして、密着膜３７上に銅薄膜３８を形成する。密着膜３７と銅薄膜３８を形成するときには、酸素ガスはスパッタリング雰囲気中に導入せず、密着膜３７や銅薄膜３８中に酸化銅を含有させないので、低抵抗の密着膜３７と銅薄膜３８が形成される。

銅薄膜３８を形成した後、所望の雰囲気中で４００℃程度に加熱してアニールしても良い。

次に、図２(ｂ)に示すように、銅薄膜３８上にパターニングしたレジスト膜３９を配置し、密着膜３７と銅薄膜３８とが形成されたガラス基板３１を、銅薄膜３８と密着膜３７との両方をエッチングできるエッチング液に浸漬し、レジスト膜３９間に露出する銅薄膜３８と、銅薄膜３８のエッチング後に露出する密着膜３７とを同じエッチング液に接触させ、エッチング液に接触した部分をエッチング除去する。図２(ｃ)はその状態を示している。

密着膜３７と銅薄膜３８とが形成されたガラス基板３１を純銅をエッチングできる純銅エッチング液に浸漬し、レジスト膜３９に設けられた開口の底面に露出する銅薄膜３８をエッチング除去し、次いで、密着膜用合金をエッチングできる密着膜用エッチング液に浸漬し、密着膜３７をエッチング除去するようにしてもよい。

ここでは銅薄膜３８と密着膜３７とが部分的に除去され、残った部分によって、ガラス基板３１上にゲート電極層３２と配線層３０とが形成される。

次に、パターニングしてゲート電極層３２と配線層３０を形成すると、ゲート電極層３２と配線層３０が位置する部分以外はガラス基板３１の表面が露出しており、レジスト膜３９を除去した後、図３(ａ)に示すように、ガラス基板３１の表面、ゲート電極層３２の表面、配線層３０の表面に、ＳｉＯ₂、ＳｉＮｘ等の絶縁性材料から成るゲート絶縁膜３３を形成する。このゲート絶縁膜３３は、必要に応じてパターニングする。

次に、ゲート絶縁膜３３上に半導体材料(例えばＳｉ半導体や酸化物半導体)から成る薄膜を形成し、パターニングして、図３(ｂ)に示すように、ゲート絶縁膜３３上にパターニングされた半導体層３４を形成する。

次いで、少なくとも半導体層３４の表面に金属薄膜が形成される。金属薄膜をパターニングして、図３(ｃ)に示すように、ソース電極層５１と、ドレイン電極層５２とを形成する。半導体層３４のうち、ソース電極層５１と接触する部分がソース領域７１と呼ばれ、ドレイン電極層５２と接触する部分がドレイン領域７２と呼ばれる。ソース電極層５１とドレイン電極層５２は、半導体層３４のうち、ゲート電極層３２の幅方向両端上であって、ゲート電極層３２の端部に対してゲート絶縁膜３３を間に介して対向する位置に配置されている。次いで、図４(ａ)に示すように、ＳｉＮｘやＳｉＯ₂等の絶縁膜から成る保護膜４１を形成する。

次に、図４(ｂ)に示すように、保護膜４１とゲート絶縁膜３３とにヴィアホールやコンタクトホール等の接続孔４３を形成し、接続孔４３の底面に、ドレイン電極層５２、ソース電極層５１、又は配線層３０等が有する銅薄膜３８の表面を露出させ、その状態で透明導電層を形成し、パターニングする。図５の符号４２は、パターニングされた透明導電層を示している。

そして、液晶８３と上部電極８１を後工程で配置して、図１に示す液晶表示装置２を得ると、トランジスタ１１は動作可能な状態になる。

チャネル領域７３は、半導体層３４の、ソース領域７１とドレイン領域７２の間の領域であり、ゲート電極層３２は、少なくともゲート絶縁膜３３を挟んでチャネル領域７３と対向する位置にある。トランジスタ１１は、ゲート絶縁膜３３と、ゲート・ソース・ドレイン電極層３２、５１、５２とでこのように構成されている。

なお、半導体層３４は、ＩＧＺＯ(ＩｎＧａＺｎＯ)等の酸化物半導体や、Ｓｉから成るアモルファス半導体、多結晶半導体、単結晶半導体など、種々の半導体が含まれる。

半導体層３４がＩＧＺＯで構成されている場合は、ソース電極層５１とドレイン電極層５２とを上記配線層３０によって構成させ、配線層３０中の密着膜３７を半導体層３４と接触させ、銅薄膜３８を密着膜上に形成し、密着膜３７をＩＧＺＯと接触させることもできる。

また、上記実施例では、密着膜３７と銅薄膜３８の積層膜は、配線層３０やゲート電極層３２に用いたが、ＭＯＳトランジスタのソース電極層５１やドレイン電極層５２がガラス基板３１と接触する場合は、密着膜３７と銅薄膜３８の積層膜によってソース電極層やドレイン電極層を構成させることもできる。

Ｃｕ(銅)を主成分として、Ａｌ(アルミニウム)を含有させ、また、Ｚｎ(亜鉛)を添加金属として、ＣｕとＡｌと添加金属とを所望割合で含有させて第一の密着膜用ターゲットを作製した。

また、Ｇａ(ガリウム)を添加金属として、ＣｕとＡｌと添加金属とを所望割合で含有させて第二の密着膜用ターゲットを作製した。

第一の密着膜用ターゲットをスパッタリングし、ガラス基板の表面にターゲットと同じ組成のＣｕ−Ａｌ−Ｚｎから成る第一の密着膜をガラス基板に接触させて形成し、次いで、純銅のターゲットをスパッタリングし、第一の密着膜上に純銅薄膜を形成し、ゲート電極層や配線層として用いる積層膜を形成した。

また、第二の密着膜用ターゲットをスパッタリングし、ガラス基板の表面にターゲットと同じ組成のＣｕ−Ａｌ−Ｇａから成る第二の密着膜をガラス基板に接触させて形成し、次いで、純銅のターゲットをスパッタリングし、第二の密着膜上に純銅薄膜を形成し、ゲート電極層や配線層として用いる積層膜を形成した。

第一の密着膜は、ＡｌとＺｎの添加割合を変えて形成し、第二の密着膜は、ＡｌとＧａの添加割合を変えて形成した。

次いで第一、第二の密着膜の表面に純銅薄膜を形成した後、純銅薄膜の表面に粘着テープを貼付し、粘着テープを引き剥がす剥離試験を行い、剥離した場所を観察した。

下記表１は、粘着テープが、粘着テープと純銅薄膜の界面で剥離した場合を“○”、電極層内部の破壊、又は電極層とガラス基板の界面での剥離を“×”とした評価結果を記載した。

上記表１、表２及び下記表３、表４中の「ａｔ%」の記載は、第一、第二の密着膜用ターゲット又は第一、第二の密着膜を構成する合金中の原子数を１００ａｔ％としたときの、特定の含有金属の原子数の割合を示しており、例えば１０ａｔ%は、１００原子中に１０原子が含まれることを意味している。

表１〜表４の中の「製作不可」の記載は、第一又は第二の密着膜用ターゲットが作成できなかった割合であることを示している。

表１と表２との結果から、ガラスと第一の密着膜が接触する場合には、Ａｌは１．０ａｔ%以上１０ａｔ%以下の範囲で含有され、Ｚｎは１．０ａｔ%以上３０ａｔ%以下の範囲で含有されており、ガラスと第二の密着膜が接触する場合には、Ａｌは１．０ａｔ%以上１０ａｔ%以下の範囲で含有され、Ｇａは１．０ａｔ%以上２０ａｔ%以下の範囲で含有されていると、ガラスと第一、第二の密着膜との間の密着力と、銅薄膜と第一、第二の密着膜との間の密着力が強いことが分かる。

密着膜３７上に、密着膜３７と接触して形成される銅薄膜３８は、銅薄膜３８の原子数を１００ａｔ％としたとき、５０ａｔ％を越える含有率で銅を含有する低抵抗な導電性薄膜である。

次に、表面にＩＧＺＯ(ＩｎＧａＺｎＯ)膜が形成されたガラス基板を用い、第一、第二の密着膜用ターゲットをそれぞれスパッタリングし、ガラス基板に形成されたＩＧＺＯ膜の表面に、第一、第二のターゲットと同じ組成のＣｕ−Ａｌ−Ｚｎから成る第一の密着膜とＣｕ−Ａｌ−Ｇａから成る第二の密着膜とをそれぞれ形成し、次いで、純銅のターゲットをスパッタリングし、第一、第二の密着膜上に純銅薄膜をそれぞれ形成し、ゲート電極層や配線層として用いる積層膜を形成した。

次いで第一、第二の密着膜の表面に純銅薄膜を形成した後、純銅薄膜の表面に粘着テープを貼付し、粘着テープを引き剥がす剥離試験を行い、剥離した場所を観察し、表１、表２と同じ条件で評価した。評価結果を下記表３と表４に記載する。

表３と表４との結果から、ＩＧＺＯ膜と第一の密着膜とが接触する場合には、Ａｌは１．０ａｔ%以上１０ａｔ%以下の範囲で含有され、Ｚｎは１．０ａｔ%以上３０ａｔ%以下の範囲で含有されており、ＩＧＺＯ膜と第二の密着膜が接触する場合には、Ａｌは１．０ａｔ%以上１０ａｔ%以下の範囲で含有され、Ｇａは１．０ａｔ%以上２０ａｔ%以下の範囲で含有されていると、ＩＧＺＯ膜と第一、第二の密着膜との間の密着力と、銅薄膜と第一、第二の密着膜との間の密着力が強いことが分かる。

次に、ＺｎとＧａとの両方を含有する添加金属を用いた密着膜用ターゲットによってガラス基板表面に密着膜を形成し、表１、２と同じ条件の剥離試験を行った。

Ａｌを４ａｔ％含有させたときのガラス基板表面に形成された密着膜とガラス基板との間の剥離試験の試験結果を下記表５に示す。

Ａｌを２ａｔ％、４ａｔ％、８ａｔ％含有させたときの密着膜のガラス基板に対する試験結果を下記表６〜８に示す。

また、Ａｌを４ａｔ％含有させたときのＩＧＺＯ膜表面に形成された密着膜の剥離試験の試験結果を下記表９に示す。

Ａｌを２ａｔ％、４ａｔ％、８ａｔ％含有させたときの密着膜のＩＧＺＯ膜に対する試験結果を下記表１０〜１２に示す。

表１〜表４から、ＺｎとＧａのいずれか一方だけを１ａｔ％含有する添加金属はガラス基板とＩＧＺＯ膜の両方に密着力が強いことは明らかなので、ＺｎとＧａの両方を合計１．０ａｔ％含有する添加金属を密着膜用ターゲットに含有させた場合も密着力が強い密着膜３７を得ることができると考えられる。

１１……トランジスタ
３０……配線層
３１……ガラス基板
３２……ゲート電極層
３３……ゲート絶縁膜
３４……半導体層
３７……密着膜
３８……銅薄膜
４３……接続孔
５１……ソース電極層
５２……ドレイン電極層
７１……ソース領域
７２……ドレイン領域
７３……チャネル領域
８１……上部電極
８２……画素電極
８３……液晶

Claims (7)

1. 銅と、アルミニウムと、添加金属とを含有した密着膜用合金から成る密着膜用ターゲットであって、
   前記密着膜用合金の原子数を１００ａｔ％としたときに、前記密着膜用ターゲットは、Ｃｕを５０ａｔ％を超えて含有し、Ａｌを１．０ａｔ％以上１０ａｔ％以下の範囲で含有し、前記添加金属を１．０ａｔ％以上３０ａｔ％以下の範囲で含有し、
   前記添加金属はＺｎ又はＧａのいずれか一方又は両方であり、前記密着膜用ターゲットはＧａを２０ａｔ％以下の範囲で含有する密着膜用ターゲット。
2. ガラス基板と接触する配線層であって、
   前記配線層は、前記ガラス基板に接触する密着膜と、前記密着膜に接触する銅薄膜とから成り、
   前記密着膜は、銅と、アルミニウムと、添加金属とを含有した密着膜用合金の膜であり、
   前記密着膜は、前記密着膜用合金を構成する合金の原子数を１００ａｔ％としたときに、前記密着膜はＣｕを５０ａｔ％を超えて含有し、Ａｌを１．０ａｔ％以上１０ａｔ％以下の範囲で含有し、前記添加金属を１．０ａｔ％以上３０ａｔ％以下の範囲で含有し、
   前記添加金属はＺｎ又はＧａのいずれか一方又は両方であり、前記密着膜はＧａを２０ａｔ％以下の範囲で含有する配線層。
3. ＩＧＺＯ層と接触する配線層であって、
   前記配線層は、
   前記ＩＧＺＯ層に接触する密着膜と、前記密着膜に接触する銅薄膜とから成り、
   前記密着膜は、銅と、アルミニウムと、添加金属とを含有した密着膜用合金の膜であり、
   前記密着膜用合金を構成する合金の原子数を１００ａｔ％としたときに、前記密着膜はＣｕを５０ａｔ％を超えて含有し、Ａｌを１．０ａｔ％以上１０ａｔ％以下の範囲で含有し、前記添加金属を１．０ａｔ％以上３０ａｔ％以下の範囲で含有し、
   前記添加金属はＺｎ又はＧａのいずれか一方又は両方であり、前記密着膜はＧａを２０ａｔ％以下の範囲で含有する配線層。
4. 半導体層と、
   前記半導体層と接触して配置されたゲート絶縁膜と、
   前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極層とを有し、
   前記半導体層には、前記ゲート電極層と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、
   前記ソース領域と前記ドレイン領域には、ソース電極層とドレイン電極層がそれぞれ接触された半導体装置であって、
   前記ゲート電極層は、ガラス基板に接触された密着膜と、
   前記密着膜に接触された銅薄膜と、を有し、
   前記密着膜は、銅と、アルミニウムと、添加金属とを含有した密着膜用合金の膜であり、
   前記密着膜は、Ｃｕを５０ａｔ％を超えて含有し、Ａｌを１．０ａｔ％以上１０ａｔ％以下の範囲で含有し、前記添加金属を１．０ａｔ％以上３０ａｔ％以下の範囲で含有し、
   前記添加金属はＺｎ又はＧａのいずれか一方又は両方であり、前記密着膜はＧａを２０ａｔ％以下の範囲で含有する半導体装置。
5. 半導体層と、
   前記半導体層に接触して配置されたゲート絶縁膜と、
   前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極層とを有し、
   前記半導体層には、前記ゲート電極層と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、
   前記ソース領域と前記ドレイン領域には、ソース電極層とドレイン電極層がそれぞれ接触された半導体装置であって、
   前記半導体層はＩＧＺＯで構成され、
   前記ソース電極層と前記ドレイン電極層とは、前記半導体層と接触する密着膜と、前記密着膜に接触された銅薄膜とを有し、
   前記密着膜は、銅と、アルミニウムと、添加金属とを含有した密着膜用合金の膜であり、
   前記密着膜は、前記密着膜用合金を構成する合金の原子数を１００ａｔ％としたときに、Ｃｕを５０ａｔ％を超えて含有し、Ａｌを１．０ａｔ％以上１０ａｔ％以下の範囲で含有し、前記添加金属を１．０ａｔ％以上３０ａｔ％以下の範囲で含有し、
   前記添加金属はＺｎ又はＧａのいずれか一方又は両方であり、前記密着膜はＧａを２０ａｔ％以下の範囲で含有する半導体装置。
6. 請求項２又は請求項３のいずれか１項記載の配線層と、画素電極層と、前記画素電極層上に位置する液晶と、前記液晶上に位置する上部電極層とが配置され、
   前記画素電極層は、前記配線層に電気的に接続された液晶表示装置。
7. 請求項４又は請求項５のいずれか１項記載の半導体装置と、画素電極層と、前記画素電極層上に位置する液晶と、前記液晶上に位置する上部電極層とが配置され、
   前記画素電極層は、前記ドレイン電極層又はソース電極層のいずれか一方に電気的に接続された液晶表示装置。
   

Images