KR20050014822A - 배선 재료 및 이를 이용한 배선 기판 - Google Patents

배선 재료 및 이를 이용한 배선 기판

Info

Publication number
KR20050014822A
KR20050014822A KR10-2004-7018512A KR20047018512A KR20050014822A KR 20050014822 A KR20050014822 A KR 20050014822A KR 20047018512 A KR20047018512 A KR 20047018512A KR 20050014822 A KR20050014822 A KR 20050014822A
Authority
KR
South Korea
Prior art keywords
wiring
alloy
film
substrate
composition ratio
Prior art date
Application number
KR10-2004-7018512A
Other languages
English (en)
Inventor
이노우에가즈요시
Original Assignee
이데미쓰 고산 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002143312A external-priority patent/JP4738705B2/ja
Priority claimed from JP2002143318A external-priority patent/JP2003342653A/ja
Application filed by 이데미쓰 고산 가부시키가이샤 filed Critical 이데미쓰 고산 가부시키가이샤
Publication of KR20050014822A publication Critical patent/KR20050014822A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C22C5/08—Alloys based on silver with copper as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/06—Alloys based on copper with nickel or cobalt as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

Ag(또는 Cu)를 주성분으로 하는 합금(Ag 합금(또는 Cu 합금))으로서, 유리 기판이나 실리콘막과의 밀착성이 개선된 합금을 실현하고, 이 Ag 합금(또는 Cu 합금)을 이용한 배선 재료를 제공한다. 우선, Ag, Zr을 필수 성분으로 하고, 추가로 Au, Ni, Co, 및 Al로 이루어지는 군중에서 선택된 1종 또는 2종 이상의 금속을 함유하는 Ag 합금을, TFT-LCD 등의 배선 재료로서 사용한다. 다음으로 Au 및/또는 Co와, Cu로 이루어지는 Cu 합금으로서, Cu의 조성 비율이 80 내지 99.5wt%이고, Au의 조성 비율과 Cu의 조성 비율의 합이 0.5 내지 20wt%인 것을 특징으로 하는 Cu 합금을 배선 재료로서 제안한다. 이러한 구성의 배선 재료를 스퍼터링법에 의해서 유리 기판이나 실리콘 웨이퍼상에 성막한 결과, 전기 저항이 충분히 낮고, 또한 기판과의 밀착 강도가 강하다는 것이 관찰되었다.

Description

배선 재료 및 이를 이용한 배선 기판{WIRING MATERIAL AND WIRING BOARD USING THE SAME}
TFT(Thin Film Transistor:박막 트랜지스터)형 액정 디스플레이(이하, 간단히 TFT-LCD라고 한다)는 표시 성능이 높고, 에너지 절약성 등의 특징이 있기 때문에, 휴대용 컴퓨터 또는 랩탑 컴퓨터, 텔레비전 등의 표시기로서 주류를 차지한다. 이 TFT-LCD의 제조 방법은 제조사마다 다양한 방법이 있지만, TFT를 제조하는 공정이 복잡하고, 또한 각종 금속, 금속 산화물을 적층하기 때문에, 공정의 간략화가 요구되고 있다.
또한, 표시 장치의 다른 방식인 유기 EL(유기 Electroluminescence)에 있어서도 TFT 구동에 의한 표시가 시도되고 있다.
TFT-LCD의 기본 구조
종래의 TFT-LCD의 기본적인 구조를 설명한다. 도 3에는 투과형 TFT-LCD의단면을 모식적으로 나타낸 단면 모식도가 표시되어 있다. 이 도면에 나타낸 바와 같이, 투과형 TFT-LCD는 액정(10)을 컬러 필터 기판(12)과 TFT 기판(14)에 끼워 넣은 구조를 기본 구조로 한다. 그리고 TFT 기판(14)의 이면에는 백라이트(16)가 마련되고, 투과형 TFT-LCD를 이면으로부터 조사한다.
컬러 필터 기판(12)은 유리 기판(18a)과 투명 전극(20)과의 사이에 컬러 필터(22)가 끼워진 구조로 이루어져서, 빨강(R), 초록(G), 파랑(B)의 각 색의 빛을 투과시킨다.
TFT 기판(14)은 유리 기판(18b) 위에 투명 전극(20b)이 형성되고, 이 투명 전극(20b)에 대하여, 신호 전압이 TFT(24)를 통해서 인가된다.
또한, 도 3에서는 생략하고 있지만, 컬러 필터 기판(12)측에 1장의 편광판이 마련되고, TFT 기판(14)측에 추가로 1장의 편광판이 마련된다. 이들 구성은 잘 알려져 있는 구성이다.
도 3에서는 투과형 TFT-LCD의 구성을 나타냈지만, 반사형 TFT-LCD의 구성은 TFT 기판(14)측의 전극이 투명 전극(20b)이 아니라, 외광을 반사하도록 알루미늄 등을 이용한 반사형의 전극으로 된다. 또한, 반사형 TFT-LCD의 경우는 외광을 반사시키기 때문에 백 라이트(16)는 불필요하다.
도 4에는 투과형 TFT-LCD의 상기 TFT 기판(14)상의 1개의 화소의 기본적인 구조를 나타내는 평면 모식도가 도시되어 있다. 이 도면에 나타낸 바와 같이, 신호 라인(30)상의 데이터는 TFT(24)에 의한 스위치를 통해서 투명 전극(20b)에 인가된다. TFT(24)는 소스 전극(32), 게이트 전극(34), 드레인 전극(36)을 갖고, 게이트 전극(34)의 부위에는 무정형 실리콘(38) 등이 적층된다.
도 5에는 도 4의 V-V'선에 있어서의 단면 모식도가 도시되어 있다. 유리 기판(18b) 위에 게이트 전극(34)이 마련되고, 그 위에 SiNx막(35)이 적층된다. 또한, 게이트 전극(34)의 상방에는 무정형 실리콘(38)층이 마련된다.
이 무정형 실리콘(38)을 끼워넣어 게이트 전극과 일부 중첩되도록, 소스 전극(32)과 드레인 전극(36)이 배치된다. 추가로 그 위에 전체적으로 절연막(40)이 마련된다. 그리고 절연막(40)상에 투명 전극(20b)이 마련된다. 투명 전극(20b)은 절연막(40)에 뚫린 관통 구멍(40b)을 통해서, 드레인 전극(36)과 전기적으로 접속된다.
TFT-LCD에 있어서 이용되는 배선
종래의 TFT-LCD를 구동하는 TFT 어레이의 제조 공정에서는 TFT의 게이트 전극, 소스·드레인 전극에 Cr 및, TaW, MoW 등의 금속을 사용하는 것이 검토되고 있다.
이 중, Cr은 가공하기 쉬운 반면, 부식되기 쉽다는 문제가 있고, TaW, MoW는 부식 등에는 강하지만, 전기 저항이 크다는 등의 문제가 있었다.
그래서 가공하기 쉽고, 전기 저항이 낮은 금속이 널리 사용되고 있다. 단순히, 전기 저항이 낮은 금속이라고 한다면, Ag, Cu 및 Al 등을 들 수 있다. 그래서 종래부터 알루미늄을 주체로 하는 배선을 이용하는 TFT 어레이(트랜지스터 어레이)가 제안되어 왔다. 또한, 알루미늄을 이용하는 경우, 힐락(hillock)이라고 불리는돌기가 전극 표면에 형성될 우려가 있다는 것이 알려져 있다. 이 힐락이 TFT의 소스 등의 전극에 생기면, 그 상층의 절연층을 뚫어, 추가로 상층의 투명 전극과 접촉하여 불량품을 형성할 우려가 있다. 그래서 이 힐락을 방지하기 위해서, 알루미늄에 Nd를 첨가하는 구성이 종래부터 이용되고 왔다.
그러나 이러한 알루미늄 전극과 실리콘층 및 투명 전극을 직접 접촉시키면, 알루미늄이 실리콘층으로 확산하여, 소자 성능을 열화시키거나 알루미늄이 산화되어 알루미나로 변환됨으로써 투명 전극과의 사이의 전기 저항이 커질 우려가 크다. 그 결과, TFT 어레이를 구성하는 각 소자가 정상적으로 작동하지 않는다는 문제가 알려져 있다.
또한, 알루미늄에 Nd를 첨가하면, TaW, MoW와 같이 전기 저항이 높아져 버릴 우려가 있다.
그래서 종래의 개량된 방법에서는 알루미늄 전극을 Mo 또는 Ti에 의해 샌드위치형(끼우는 구조)으로 하여, 산화물 투명 전극과의 접촉 저항을 줄이는 구조가 현재 이용되고 있다. 즉, 알루미늄이 실리콘층으로 확산하는 것을 방지하기 위해서 Mo를 실리콘층 위에 성막한 후 그 위에 알루미늄층을 얹는 것이다. 그리고 산화됨으로써 투명 전극과의 접촉 저항이 증가하는 것을 방지하기 위해서, 알루미늄 위에 추가로 Mo층을 마련하였다. 이와 같이, 종래에는 Mo/Al/Mo의 3층 구조의 배선이 이용되고 있다. 동일한 이유에 의해 Ti/Al/Ti의 3층 구조도 이용되었다.
또한, Ag를 주성분으로 하는 합금으로, 전기 접점 재료로서 이용한 예로, 일본특허 제 1297072 호가 알려졌다. 상기 특허에는 Fe, Co, Ni의 1종 또는 2종을 5내지 20wt%로 함유하는 Ag합금, 그 밖의 구성의 Ag 합금이 개시되었다. 또한, 일본특허 제 1585932 호 특허에는 Ni를 5 내지 25wt%로, Zr을 0.05 내지 8wt%로 포함하는 Ag 합금이 개시되었다.
또한, Ag를 주성분으로 하는 합금으로, 전자 부품용 금속 재료로서 이용하는 예로서는 예컨대 일본특허 공개공보 제 2001-192752호가 있다. 상기 공보에는 Pd를 0.1 내지 3wt% 포함하고, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co 및 Si 등을 합계 0.1 내지 3wt%로 포함하는 Ag 합금이 개시되었다.
또한, Ag를 주성분으로 하여, Zn, Co, Fe, Cr, Mn 및 Ti에서 선택한 1종 이상의 금속과, Pd를 포함하는 합금을 게이트 전극으로서 사용하는 예가, 일본특허 공개공보 제 2001-102592호에 개시되었다.
Cu 합금의 종래예
또한, Cu를 주성분으로 하는 합금으로, 반도체 기기의 리드재용 구리 합금이, 일본특허 제 1549371 호(일본특허 공개공보 제 1982-6061 호)에 기재되었다. 상기 특허에는 Ni를 0.4 내지 4wt%로, Si를 0.1 내지 1wt%로 포함하는 Cu 합금이 개시되었다. 또한, 부성분으로서 P이나 As를 포함하는 것이 개시되었다.
또한, 일본특허 제 1914484 호(일본특허 공개공보 제 1983-65265 호)에는 Cu를 주성분으로 하는 합금이 개시되었다. 상기 특허에는 Cr을 0.01 내지 2.0wt%로 포함하는 구리 합금, Zr을 0.005 내지 1.0wt%로 포함하는 구리 합금, 이들 Cr 및 Zr 모두를 포함하는 구리 합금이 개시되었다.
또한, 반도체용 구리 합금의 예가 일본특허 제 2136017 호(일본특허 공개공보 제 1987-124365 호)에 기재되었다. 상기 특허에는 Ni를 1.0 내지 4.0wt%로, Si를 0.2 내지 1.0wt%로, Ag를 0.0005 내지 0.5%로 포함하고, 또한 Zn이나 Mn, Co 등을 2.0wt% 이하로 포함하는 구리 합금이 개시되었다.
표시 장치에 이용되는 전극에서 구리를 이용한 종래예
또한, 일본특허 제 2579106 호(일본특허 공개공보 제 1993-188401 호)에는 TFT 액정 패널에 있어서, TFT(박막) 트랜지스터의 게이트 전극이 Cr/Cu/Cr의 3층 구조로 이루어진 것이 개시되어 있다. 또한, 일본특허 공개공보 제 1998-153788호에는 액정 표시 장치에 있어서, 게이트 전극이 Cu와 Zr의 합금과, 이 합금을 피복하는 ZrO 산화층으로 구성되는 것이 기재되어 있다. 또한, 일본특허 공개공보 제 2001-196371 호에는 도전성 금속이, 구리 박막 패턴과 IZO 박막 패턴과의 적층 구조를 이루는 것이 개시되었다. 또한, 일본특허 공개공보 제 2001-223217호에는 구리 박막과의 접촉 저항이 1.0×10-6Ω·cm 이하인 금속 산화물 도전체 박막이 개시되어 있다.
발명의 요약
앞서 설명한 3층 구조의 배선을 이용하는 경우에는 알루미늄 전극을 샌드위치형으로 하기 위해서, 처음에 Mo이나 Ti를 성막하고, 그 후 알루미늄을 주체로 하는 금속을 성막하고, 다시 Mo이나 Ti를 성막해야만 해서, 복잡한 공정이 되어 버린다는 결점이 있었다.
또한, 상술한 바와 같이 전기 저항이 낮은 금속으로는 알루미늄 외에, Ag 및Cu도 알려져 있다. 따라서, Ag 및 Cu 전극에 의해 상기 문제를 해결하려는 시도가 이루어져 왔지만, Ag 및 Cu는 기판인 유리 및 실리콘막과의 밀착성이 낮고, 제조 공정 중에 벗겨져 버린다는 등의 문제점이 있었다.
본 발명은 이러한 문제에 비추어 이루어진 것으로, 그 제 1 목적은 Ag를 주성분으로 하는 합금(Ag 합금)으로서, 유리 기판 및 실리콘막과의 밀착성이 개선된 합금을 실현하여, 이 Ag 합금을 이용한 배선 재료를 제공하는 것이다.
또한, 본 발명의 제 2 목적은 Cu를 주성분으로 하는 합금(Cu 합금)으로서, 유리 기판 및 실리콘막과의 밀착성이 개선된 합금을 실현하여, 이 Cu 합금을 이용한 배선 재료를 제공하는 것이다.
본 발명은 TFT형 액정 표시 디스플레이(TFT-LCD) 또는 유기 EL용 배선 재료, 반사 전극 및 그 제조방법에 관한 것이다.
도 1은 본 실시 양태의 배선 재료의 특성을 나타내는 표를 나타낸 도면이다.
도 2는 본 실시 양태의 배선 재료의 특성을 나타내는 표를 나타낸 도면이다.
도 3은 투과형 TFT-LCD의 단면 모식도이다.
도 4는 투과형 TFT-LCD의 1개의 화소의 기본적인 구조를 나타내는 평면 모식도이다.
도 5는 도 4의 V-V'에 있어서의 단면 모식도이다.
1. Ag 합금에 관한 발명
상기 과제에 대하여, 본 발명자들이 예의 연구한 결과, Ag, Zr을 필수 성분으로 하고, 또한, Au, Ni, Co, 또는 Al로 이루어지는 군으로부터 선택된 1종류 또는 2종 이상의 금속을 함유한 Ag 합금을 배선에 이용하면 상기 과제를 해결할 수 있다는 것을 밝혔다.
이 Ag 합금 배선은 기판 유리와의 밀착성도 양호하고, 저항이 낮고, 또한 실리콘층과 직접 접촉해도 금속 원자가 실리콘층으로 거의 확산되지 않는다는 것이 밝혀졌다. 그 결과, TFT 어레이를 구성하는 각 소자의 성능을 열화시킬 우려가 거의 없다는 것이 밝혀졌다.
또한, 이 Ag 합금으로 이루어지는 금속 전극에, 산화인듐, 산화주석, 산화아연을 주성분으로 하는 액정 구동용 전극(투명 전극)을 직접 형성해도, 금속 전극과 이 투명 전극의 사이에서 접촉 저항이 과도하게 커지지 않고, 소자가 안정적으로 작동한다는 것이 밝혀졌다.
이 Ag 합금의 성막에 대해서는 스퍼터링에 의한 성막을 실시하는 것이 바람직하다.
이용하는 타겟은 Ag와 Zr을 필수 성분으로 하는 것이다. 구체적으로는 Ag가 60 내지 99wt%이고, Zr이 1 내지 5wt%이고, Au, Ni, Co의 조성 비율이 각각 0 내지 20wt%이고, 또한 Al의 조성 비율이 0 내지 39%인 박막을 형성할 수 있도록 조성이 조정된 타겟이다. 일반적으로는 제작하고 싶은 박막의 조성과 동일한 조성의 타겟을 스퍼터링 타겟으로서 이용함으로써, 목적하는 조성의 박막을 생성할 수 있다.
이와 같이 조성으로, AgZr2이나 AgZr 등의 화합물을 만들게 된다. 이에 의해서, Zr의 분산성이 촉진되어, 일부 NiZr, NiZr2, Ni3Zr 등의 화합물이나, AuZr2, Au2Zr 등의 화합물의 생성에 의해 제 3 성분의 분산도 촉진되어, 안정된 스퍼터링을 수득할 수 있다고 생각된다.
또한, 이 Ag 합금에 의한 금속 전극은 기판인 유리 및 실리콘막에 대한 밀착성도 크고, 제조 공정에서 막이 벗겨지지 않으면서도 안정적으로 제조할 수 있다.
본 발명의 구체적인 구성은 이하와 같다.
1-A 배선 재료에 관한 발명
상기 과제를 해결하기 위해서, 본 발명은 Ag, Zr을 필수 성분으로 하고, 또한 Au, Ni, Co, 또는 Al로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 금속을 함유하는 Ag 합금으로 이루어지는 배선 재료이다. 이러한 구성의 Ag 합금은 유리 기판이나 실리콘 웨이퍼와의 밀착성이 향상되어 있다.
또한, 본 발명은 위에서 설명한 Ag 합금에 있어서, Ag의 조성 비율이 60 내지 99wt%이고, 또한 Zr의 조성 비율이 1 내지 5wt%인 것을 특징으로 하는 배선 재료이다.
Zr가 1wt% 이하이면, 첨가 효과가 없고, 실리콘 웨이퍼와의 밀착 강도가 낮은 채로 그대로이다. 한편, Zr이 과도하게 많은 경우에는 그 배선 재료에 의한 박막의 저항치(비저항)이 커져, 4μΩ·cm 보다 커져 버리는 경우나 스퍼터링 중의 이상 방전이 증가하는 경우도 관찰되었다. 그 결과, Zr의 조성 비율의 범위를 1 내지 5wt%의 범위 이외로 하면, 낮은 저항 배선 재료로서는 바람직하지 않은 특성이 발생될 우려가 있다.
또한, 본 발명은 상술한 Ag 합금에 있어서, Ag의 조성 비율이 60 내지 99wt%이고, Zr의 조성 비율이 1 내지 5wt%이며, Au의 조성 비율이 0 내지 20wt%이고, Ni의 조성 비율이 0 내지 20wt%이고, Co의 조성 비율이 0 내지 20wt%이며, 또한, Al의 조성 비율이 0 내지 39wt%인 것을 특징으로 하는 배선 재료이다.
Au 및 Ni 및 Co를 첨가함으로써 유리에 대한 밀착 강도가 높아진다는 것이 관찰되었다. 그러나 이들 조성 비율이 20wt%를 초과하면, Au인 경우에는 비용이 증대된다는 문제가 생긴다. 또한, Ni의 경우에는 그 조성 비율이 20wt%를 초과하면, 저항치(비저항)가 4μΩ·cm 보다 커지는 경우나 스퍼터링 중의 이상 방전이 증가하는 등의 경우도 관찰되었다. 그 결과, 낮은 저항 배선 재료로서는 바람직하지 못한 특성을 나타낼 가능성이 있다.
여기에서는 Au, Ni, Co에 대해서 설명하겠지만, 이들 제 3 금속은 반도체층으로 확산하지 않는 금속, 또는 확산해도 반도체 소자의 성능에 영향을 미치지 않는 금속 또는 영향을 미치지 않는 범위의 양으로 한정해야 하는 것은 당연하다.
또한, Ag/Zr 합금으로서는 AgZr2이나 AgZr 등을 들 수 있다. 또한, Zr/Ni 합금으로서는 NiZr, NiZr2, Ni3Zr 등을 들 수 있다. 또한, Zr/Au 합금으로서는 AuZr2, Au2Zr, AuZr3, Au4Zr 등을 들 수 있다.
또한, 본 발명은 지금까지 상술한 배선 재료에 있어서, Re, Ru, Pd, Ir로 이루어지는 군중에서 선택되는 1종 또는 2종 이상의 금속을 0 내지 1wt%의 범위로 함유하는 배선 재료이다.
또한, 본 발명은 상기 배선 재료에 있어서, 비저항이 4μΩ·cm 이하인 것을 특징으로 한다.
반도체 소자용의 배선 박막으로서 상기 재료를 이용하는 경우, 그 비저항이 4μΩ·cm 이상인 경우에는 그 값이 지나치게 커서, 신호의 지연을 무시할 수 없는 정도가 된다고 생각된다. 따라서, 비저항이 4μΩ·cm 이하의 배선 재료를 구성함으로써, 신호 지연이 적은 반도체 소자용 배선 박막을 제공할 수 있다.
1-B 배선 기판에 관한 발명
본 발명은 기판, 및 위에서 설치한 배선으로서 상기 조성을 갖는 배선 재료로 이루어지는 배선을 구비한 배선 기판이다.
또한, 본 발명은 상기 기판이 유리 기판 및 실리콘 기판인 것을 특징으로 한다. 상기 구성에 배선 재료는 유리 기판이나 실리콘 웨이퍼와의 밀착 강도가 우수하고, 박리되지 않는 배선을 실현할 수 있다.
또한, 본 발명은 상기 배선과 상기 기판과의 밀착 강도를 스크래치 시험법에 의해 측정한 값이 3뉴턴 이상인 것을 특징으로 하는 배선 기판이다. 3뉴턴 미만에서는 공정 중에 박막이 벗겨지는 문제가 있다.
또한, 본 발명은 상기 배선이 상기 배선 기판상에 형성된 박막 트랜지스터의 게이트 배선 및 게이트 전극인 것을 특징으로 한다. 이러한 경우, 본 발명은 반도체 소자 배선 기판이라고도 불린다. 이러한 구성에 의해서, 박막 트랜지스터의 게이트 전극의 저항치를 작게 할 수 있어서, 박막 트랜지스터의 성능 향상에 기여할 수 있다.
또한, 본 발명은 상기 배선이 상기 배선 기판상에 형성된 박막 트랜지스터의 소스 배선과 드레인 배선 및 소스 전극과 드레인 전극인 것을 특징으로 한다. 이 경우도, 본 발명의 배선 기판은 반도체 소자 배선 기판이다. 이러한 구성에 의해서, 박막 트랜지스터의 소스 및 게이트 전극의 저항치를 줄일 수 있어서, 박막 트랜지스터의 성능 향상에 기여할 수 있다.
또한, 본 발명은 상기 기판은 적어도 표면이 절연성이고, 상기 배선상에 금속 산화물 도전막층이 형성되는 것을 특징으로 하는 배선 기판이다.
또한, 본 발명은 상기 배선과 상기 금속 산화물층이, 2층 구조의 적층 배선을 구성하는 것을 특징으로 하는 배선 기판이다.
이들 발명에 있어서의 금속 산화물 도전막이란, 예컨대 IZO/아이·젯(등록상표) 등의 투명 전극이다.
이러한 구성에 의해서, 반사형 LCD이나 유기 EL을 제조하면, 전극의 저항을 작게 억제할 수 있어서, 성능이 향상된 박막 트랜지스터 등을 제조할 수 있다. 그 결과, 반사형 LCD나 유기 EL 등의 성능을 향상시킬 수 있다.
또한, 본 발명은 상기 금속 산화물 도전막이 산화인듐 및 산화아연의 비정질 투명 도전막으로 이루어지고, 이 비정질 투명 도전막의 원자 구성이 In/(In+ Zn)= 0.8 내지 0.95의 관계를 만족하는 것을 특징으로 한다. 이 수식의 값이 0.8미만에서는 금속 산화물 박막의 저항이 커지고, 한편, 0.95을 초과하는 경우에는 에칭 속도가 저하될 우려가 있다.
또한, 본 발명은 상기 비정질 투명 도전막의 일함수가 5.4eV 이상인 것을 특징으로 한다. 특히, 본 발명의 배선 기판을 이용하여 유기 EL을 구성시키고자 하는 경우, 정공의 주입성을 올리기 위해서는 일함수가 5.4eV 이상인 것이 바람직하다.
2. Cu 합금에 관한 발명
상기 과제에 대하여, 본 발명자들이 예의 연구한 결과, Cu를 주성분으로 하는 전극에서, Cu의 조성 비율이 80 내지 99.5wt%이고, 또한 Au와 Co의 조성 비율의 총합이 0.5 내지 20wt%로 이루어지는 Cu 합금을 배선에 이용하면 상기 과제를 해결할 수 있다는 것이 밝혀졌다.
이 Cu 합금 배선은 기판 유리와의 밀착성도 양호하고, 저항이 낮고, 또한 실리콘층과 직접 접촉해도, 금속 원자가 실리콘층으로 거의 확산하지 않는다는 것이 밝혀졌다. 그 결과, TFT 어레이를 구성하는 각 소자의 성능을 열화시킬 우려가 거의 없다는 것이 밝혀졌다.
또한, 이 Cu 합금으로 이루어지는 금속 전극에, 직접 산화인듐, 산화주석, 산화아연을 주성분으로 하는 액정 구동용 전극(투명 전극)을 형성해도, 금속 전극과 이 투명 전극 사이에서 접촉 저항이 과도하게 커지지 않고, 소자가 안정적으로 작동한다는 것이 밝혀졌다.
이 Cu 합금의 성막에 대해서는 스퍼터링에 의한 성막을 실시하는 것이 바람직하다.
이용하는 타겟은 Au 및/또는 Co를 포함하고, Cu를 주성분으로 하는 것이다. 구체적으로는 Cu가 80 내지 99.5wt%이고, 또한 Au 및/또는 Co가 0.5 내지 20 wt%가 되는 박막을 형성할 수 있도록 조성이 조정된 타겟이다. 일반적으로는 제작하고 싶은 박막의 조성과 동일한 조성의 타겟을 스퍼터링 타겟으로서 이용함으로써, 목적하는 조성의 박막을 생성할 수 있다.
이와 같이, 타겟을, CuAu, Cu3Au 등의 화합물로 함으로써, Cu 이외의 성분의 분산도 촉진되어, 안정적인 스퍼터가 수득된다고 생각된다.
또한, 이 Cu 합금에 의한 금속 전극은 기판인 유리 및 실리콘막으로의 밀착성도 크고, 제조 공정에서 막이 벗겨지지 않고, 안정적으로 제조할 수 있다.
본 발명의 구체적인 구성을 이하에서 설명한다. 우선, 배선 재료에 관한 발명을 설명한다.
2-A 배선 재료에 관한 발명
본 발명은 상기 과제를 달성하기 위해, Au 및/또는 Co와, Cu로 이루어지는 Cu 합금이고, Cu의 조성 비율이 80 내지 99.5wt%이고, Au의 조성 비율과 Cu의 조성 비율의 합이 0.5 내지 20wt%인 것을 특징으로 하는 Cu 합금으로 이루어지는 배선 재료이다.
이러한 구성에 의하면, 유리 기판 및 실리콘 웨이퍼와의 밀착성을 향상시킬 수 있다.
또한, 본 발명에 있어서는 상기 배선 재료에 있어서, Au가 0 내지 10wt%인 범위에 있는 것이 보다 바람직하다. 또한 본 발명에서는 상기 배선 재료에 있어서, Co가 0 내지 10wt%의 범위에 있는 것이 보다 바람직하다.
상기 조성 중에서 Au 및 Co의 조성에 관해서는 본원 발명자들의 실험 등에 의해 이하의 사항이 밝혀졌다. 우선, Au 및 Co의 총 조성 비율이 0.5% 이하에서는 첨가 효과가 없고, 유리로의 밀착 강도가 낮은 상태가 관찰되었다.
한편, 이들 총조성 비율이 20wt%를 초과하면, Au의 경우에는 비용이 증대해 버린다는 문제가 생긴다. 또한, Co의 경우에는 그 조성 비율이 과대해지면, 저항치(비저항)가 커져버리는 경우, 및 스퍼터링 중의 이상 방전이 증가하는 등의 경우도 관찰되었다. 그 결과, 낮은 저항 배선 재료로서는 바람직하지 못한 특성을 나타낼 가능성이 있다.
지금까지, Au, Co에 대해 설명했지만, 이들 제 3 금속은 반도체층으로 확산하지 않는 금속, 또는 확산해도 반도체 소자의 성능에 영향을 미치지 않는 금속, 또는 영향을 미치지 않는 범위의 양으로 한정해야 하는 것은 당연하다.
또한, 본 발명은 상기 배선 재료에 있어서, 비저항이 4μΩ·cm 이하인 것을 특징으로 한다.
반도체 소자용 배선 박막으로서 상기 재료를 이용하는 경우, 그 비저항이 4μΩ·cm 이상에서는 그 값이 과도하게 커서 신호의 지연을 무시할 수 없는 정도가 된다고 생각된다. 따라서, 비저항이 4μΩ·cm 이하의 배선 재료를 구성함으로써, 신호 지연이 적은 반도체 소자용 배선 박막을 제공할 수 있다.
다음으로 지금까지 설명한 배선 재료를 이용한 배선 기판에 관한 발명을 설명한다.
2-B 배선 기판에 관한 발명
우선, 본 발명은 지금까지 말한 배선 재료로 이루어지는 배선, 금속 산화물 도전막, 및 기판으로 이루어지는 배선 기판에 관한 것이다. 또한, 본 발명은 상기 배선과 상기 금속 산화물 도전층막이 2층 구조의 적층 배선을 구성하는 것을 특징으로 하는 배선 기판이다.
이들 발명에 있어서의 금속 산화물 도전막이란, 예컨대 IZO 등의 투명 전극이다. 또한, 「IZO/아이·젯트」는 등록 상표이다.
이러한 구성에 의해서, 반사형의 LCD나 유기 EL을 제조하면, 전극의 저항을적게 억제할 수 있어서, 성능이 향상된 박막 트랜지스터 등을 제조할 수 있다. 그 결과, 반사형 LCD나 유기 EL 등의 성능을 향상시킬 수 있다.
또한, 본 발명은 상기 금속 산화물 도전막이, Ru, Pd, Re 및 Ir로 이루어지는 군중에서 선택된 1종 또는 2종 이상의 금속을 0.05원자% 내지 5원자% 포함하는 것을 특징으로 하는 배선 기판이다.
이들 금속이 0.05원자% 미만인 경우에는 첨가 효과가 작고 일함수가 5.4eV 이상이 되는 경우가 있다. 한편, 이들 금속을 5원자% 초과로 첨가하면, 에칭성이 저하될 우려가 있어서, 예기치 못한 착색이 발생할 가능성이 있다.
또한, 본 발명에서는 0.05 내지 5원자%로 했지만, 3원자% 정도가 보다 바람직하고, 후술하는 실시예에서는 3원자%의 예를 개시한다.
또한, 본 발명은 상기 금속 산화물 도전막이 산화인듐과 산화아연으로 이루어지는 비정질 투명 도전막이고, 이 비정질 투명 도전막의 원자 구성이 In/(In+ Zn)= 0.80 내지 0.95인 것을 특징으로 한다. 이 수식의 값이 0.8미만인 경우에는 금속 산화물 박막의 저항이 커져 버리고, 한편, 0.95을 초과하는 경우에는 에칭 속도가 저하되는 우려가 있다.
또한, 본 발명은 지금까지 설명한 배선 기판에 있어서, 표면이 절연성인 기판으로 이루어지는 것을 특징으로 한다. 또한, 본 발명은 지금까지 설명한 배선 기판에 있어서, 상기 기판상에 마련된 배선과 박막 트랜지스터를 구비하여 이루어지는 배선 기판이다.
이러한 구성에 의해서, 박막 트랜지스터의 전극이나 배선의 저항치를 작게할 수 있어서, 박막 트랜지스터의 성능의 향상에 기여할 수 있다.
이하, 본 발명의 바람직한 실시 양태를 도면에 따라서 설명한다.
1. Ag 합금의 실시 양태
본 실시 양태에서는 Ag를 주성분으로 하는 합금로서, 유리 기판이나 실리콘 웨이퍼와의 밀착성이 양호한 배선 재료를 제안한다.
특히 본 실시 양태에서는 스퍼터링법에 의해서, 이러한 합금을 형성하는 예를 설명한다. 우선, 스퍼터링에서 이용하는 타겟에 대하여 간단히 설명한다. Ag에 소정의 비율로 Zr과, Ni 또는 Mo, Au를 진공 용해로에 의해 용해하고, 냉각 고화시킨 후, 압연을 실시하여 판형상으로 가공하고, 그 후, 절삭, 감삭 가공을 실시하여 4인치 ψ의 타겟으로 한다. 이 타겟을 스퍼터링 장치의 뒤붙임판에 접착하여, 스퍼터링을 실시한다. 그 결과, 유리 및 실리콘 웨이퍼상에 이 타겟를 기초하여 성막한다. 성막한 박막의 성능을 이하에서 비교한다. 비교 결과를 도 1의 표에 나타낸다. 이 도 1의 표에는 조성 및 도전율 등이 표시되어 있다.
이 박막의 조성은 X선 마이크로 애널라이저(EPMA:Electron Probe Micro-Analysis)에 의해 측정했다. 또한, 도전율은 4단침법으로 측정했다.
또한, 박리 강도는 스크래치 시험과 테이프 박리 시험에 의해 측정했다. 스크래치 시험을 실행하는 스크래치 시험기는 CSME사 제품, 마이크로-스크래치-테스터를 이용했다. 여기서, 박리 강도의 측정 조건은 이하와 같다.
스크래치 거리: 20mm
스크래치 하중: 0-10 뉴턴
하중 속도: 10뉴턴/분
스크래치 속도: 20mm/분
다이아몬드 뿔 형상: 선단 200μmψ
상기 조건에서 스크래치 시험한 후의 시료를, 광학 현미경에 의해 관측하여, 베이스의 유리(웨이퍼) 또는 실리콘이 노출된 점을 피막의 박리점으로 하여, 스크래치 개시점에서의 거리를 측정함으로써 박리 하중을 산출했다.
다음으로 테이프 박리 시험은 박막상에 1mm 피치로 바둑판의 눈금 형상으로 나이프로 홈을 파고, 그 위에 점착 테이프를 붙여, 테이프를 벗겼을 때에 어느 정도 박리되는지로 밀착 정도를 검사하는 시험이다.
물론, 스크래치 시험이나 테이프 박리 시험도 JIS(Japanese IndustrialStandards)로 규정되는 기준에 따라 측정을 실시했다.
이 도 1의 표에는 우선, Ag에 Zr, Au, Co, Ni 등을 첨가한 경우의 합금을 타겟으로서 이용하고, 스퍼터링에 의해서 유리 기판이나 실리콘 웨이퍼상에 성막한 경우의 예가 6개 예시되어 있다.
예 1-2는 Ag+Zr에 Co를 첨가한 구성을 타겟으로서 사용한 예이다. 또한, 예 1-3은 Ag+Zr에 Ni를 첨가하는 예이고, 예 1-4는 Ag+Zr에 Al을 첨가한 예이다. 또한 예 1-5에서는 예 1-1에서 나타낸 Ag+Zr에 Au를 첨가한 구성에 추가로 Pd를 첨가한 예이다. 예 1-6에서는 예 1-1에서 나타낸 Ag+Zr에 Au를 첨가한 구성에 추가로 Ru를 첨가한 예이다.
어떤 예에서도, 밀착 강도가 3뉴턴 이상을 달성할 수 있고, 또한 테이프 박리 시험에 있어서도, 유리 기판, 실리콘 웨이퍼 모두 박리는 관찰되지 않았다.
또한, 비교예 1-1은 Ag만의 경우이고, 밀착 강도는 1뉴턴 이하이며, 유리 기판 상, 실리콘 기판 웨이퍼 모두에서 박리가 관찰되었다.
비교예 1-2 내지 1-8은 Zr을 넣지않는 경우의 예를 나타냈다. 어느 경우도 유리 기판상 또는 실리콘 웨이퍼 모두에서 박리가 관찰되었다.
비교예 1-9에서는 비교예 1-2에 Pd를 첨가한 경우이고, 비저항이 커져 목표를 완성할 수 없었다. 또한, 유리 기판 상에서 박리가 관찰되었다.
[실시예 1-1]
투과형 TFT-LCD에, 본 발명의 Ag 합금의 일례를 배선으로서 이용한 참고예를 설명한다. 투과형 TFT-LCD의 기본적인 구조에 관해서는 도 3 내지 도 5에서 이미설명하고 있지만, 실제 제조에 있어서는 도 3 내지 도 5에는 나타나 있지 않지만, 여러가지 보호막·층이 적절히 성막되어 있다.
우선, 투과성 유리 기판(18b)에, Zr을 1.7wt%로, Au를 3.5wt%로 함유하는 Ag 합금을 고주파 스퍼터링법에 의해 실온에서 막 두께 1500Å(저항율: 2.8μΩ·cm) 퇴적한다. 이것을 질산, 아세트산, 인산계 수용액을 에칭액으로서 이용한 핫 에칭법에 의해 목적하는 형상의 게이트 전극(34) 및 게이트 전극 배선으로 한다.
다음으로 글로우 방전 CVD법에 의해, 질화실리콘(SiNx)막이 되는 게이트 절연막을 막 두께 3000Å으로 퇴적한다. 계속해서, α-Si:H(i) 막(38)을 막 두께 3500Å으로 퇴적한다. 이 때, 방전 가스로서, SiNx막(35)은 SiH4-NH3-N2계 가스를 이용하고, α-Si:H(i) 막(38)은 SiH4-N2계의 혼합 가스를 각각 이용한다. 이 SiNx막(35)은 CF4가스를 이용한 드라이 에칭에 의해 목적하는 채널 보호층을 형성한다.
계속해서 α-Si:H(n)막을 SiH4-H2-PH3계의 혼합 가스를 이용하여 막 두께 3000Å으로 퇴적한다. 다음으로 이 위에, Zr을 1.7wt%로, Ni를 1.7wt%로 함유하는 Ag 합금층막을 막 두께 0.3μm(저항율: 3.4μΩ·cm)를 스퍼터링법에 의해 실온에서 퇴적한다.
이 층을 질산, 아세트산, 인산계 수용액 에칭액을 이용하여, 핫 에칭법으로 목적하는 소스 전극(32) 및 드레인 전극(36)의 패턴으로 한다. 추가로 CF4가스를 이용한 드라이 에칭 및 하이드라진(NH2NH2·H2O) 수용액을 이용한 드라이 에칭을 병용함으로써 α-Si:H막을 목적하는 패턴의 α-Si:H(i)막(38)의 패턴, α-Si:H(n)막의 패턴으로 한다. 그 위에, 글로우 방전 CVD법에 의해, 질화실리콘(SiNx)막이 되는 게이트 절연막을 막 두께 3000Å으로 퇴적한다. 이 때, 방전 가스로서, SiNx막은 SiH4-NH3-N2계 가스를 이용한다. 또한, CF4가스를 이용한 드라이 에칭법을 이용한 핫 에칭법에 의해, 게이트 전극(34) 취출구와, 소스 전극(32) 취출구와, 드레인 전극(36)과 투명 전극(20b)의 전기적 접속점으로서 목적하는 관통 구멍(40b)을 형성한다. 그 후, Ag 합금 전극 표면에 아르곤 플라즈마를 작용시켜, 표면을 세정화한다.
그리고 산화인듐과 산화아연을 주성분으로 하는 비정질 투명 도전막을 스퍼터링법으로 퇴적한다. 이 때 사용되는 타겟은 In과 Zn의 원자비[In/(In+ Zn)]가 0.83으로 조정된 In2O3-ZnO 소결체이다. 이 소결체를 플래너 마그네트론형 스퍼터링 장치인 캐소드에 설치하여 타겟으로서 이용한다. 방전 가스는 순수한 아르곤 또는 1 Vol% 정도의 미량의 산소 가스를 혼입시킨 아르곤 가스를 이용하는 방법에 의해 투명 전극(20b)막을 막 두께 l200Å으로 퇴적했다. 이 In2O3-ZnO막은 X선 회절법으로 분석하면 피크는 관찰되지 않고 비정질이었다.
이 투명 전극(20b)막을 옥살산 3.4wt%의 수용액으로 핫 에칭법에 의해 목적하는 화소 전극, 및 취출 전극을 패터닝했다. 차광막 패턴을 형성하여, α-SiTFT 기판(14)이 완성된다. 이 TFT 기판(14)을 이용하여 TFT-LCD 방식 평면 디스플레이를 제조했다. 그 후, 비디오 신호를 입력하여, 양호한 표시 성능을 나타낸다는 것을 확인할 수 있었다.
[실시예 1-2]
반사형 TFT-LCD에, 본 발명의 Ag 합금의 일례를 배선으로서 이용한 실시예를 설명한다. 반사형 TFT-LCD의 기본적인 구조에 관해서는 투과형 TFT-LCD의 TFT 기판(14)측의 투명 전극(20b)이 빛을 반사하는 반사 전극이 된 점이 원리적으로 다른 점이다. 실제 제조에 있어서는 도 3 내지 도 5에는 나타나지 않은 여러가지 보호막·층이 적절히 성막되고, 또한 전극 이외에도 투과형 TFT-LCD와 상이한 점이 많이 있는 것은 잘 알려져 있다.
우선, 투과성 유리 기판(18b)에, Zr를 1.7wt%로, Au를 3.5wt%로 함유하는 Ag 합금을 고주파 스퍼터링법에 의해 실온에서 막 두께 1500Å(저항율: 2.8μΩ·cm)로 퇴적한다. 이것을 질산, 아세트산, 인산계 수용액을 에칭액으로서 이용한 핫 에칭법에 의해 목적하는 형상의 게이트 전극(34) 및 게이트 전극 배선으로 한다.
다음으로 글로우 방전 CVD법에 의해, 질화실리콘(SiNx)막이 되는 게이트 절연막을 막 두께 3000Å으로 퇴적한다. 계속해서 α-Si:H(i)막(38)을 막 두께 3500Å으로 퇴적한다. 이 때, 방전 가스로서, SiNx막(35)은 SiH4-NH3-N2계 가스를 이용하고, α-Si:H(i) 막(38)은 SiH4-N2계의 혼합 가스를 각각 이용한다. 이 SiNx막(35)은 CF4가스를 이용한 드라이 에칭에 의해 목적하는 채널 보호층을 형성한다.
계속해서 α - Si:H(n)막을 SiH4-H2-PH3계의 혼합 가스를 이용하여 막 두께3000Å으로 퇴적한다. 다음으로, 이 위에 Zr을 1.7wt%로 하고, Ni를 1.7wt%로 함유하는 Ag 합금층막을 막 두께 0.3μm(저항율: 3.4μΩ·cm)을 스퍼터링법에 의해 실온에서 퇴적한다.
그리고 산화인듐과 산화아연을 주성분으로 하는 비정질 투명 도전막을 스퍼터링법으로 퇴적한다.
이 층을 질산, 아세트산, 인산계 수용액 에칭액을 이용하여, 핫 에칭법으로 목적하는 소스 전극(32) 및 드레인 전극(36)의 패턴으로 한다. 또한 α-Si:H막을 CF4가스를 이용한 드라이 에칭 및 하이드라진(NH2NH2·H2O) 수용액을 이용한 웨트 에칭을 병용함으로써, 목적하는 패턴의 α-Si:H(i)막(38)의 패턴, α-Si:H(n)막의 패턴을 형성한다. 이 위에, 글로우 방전 CVD법에 의해, 질화실리콘(SiNx)막이 되는 게이트 절연막을 막 두께 3000Å으로 퇴적한다. 이 때, 방전 가스로서, SiNx막은 SiH4-NH3-N2계 가스를 이용한다. 또한, CF4가스를 이용한 드라이 에칭법을 이용한 핫 에칭법에 의해, 게이트 전극(34) 취출구와 소스 전극(32) 취출구와 드레인 전극(36)과 투명 전극(20b)의 전기적 접속점으로서 목적하는 관통 구멍(40b)을 형성한다. 그 후, Ag 합금 전극 표면에 아르곤 플라즈마를 작용시켜 표면을 세정화한다.
다음으로 이 위에 Zr을 1.7wt%로 함유하고, Au를 3.5wt%로 함유하는 Ag 합금층막을 막 두께 0.2μm(저항율: 2.8μΩ·cm)을 스퍼터링법에 의해 실온에서 퇴적한다.
그리고 산화인듐과 산화아연을 주성분으로 하는 비정질 투명 도전막을 스퍼터링법으로 퇴적한다. 이 때 사용되는 타겟은 In과 Zn의 원자비[In/(In+ Zn)]가 0.83으로 조정된 In2O3-ZnO 소결체이다. 이 소결체를 플레너 마그네트론형 스퍼터 장치의 캐소드에 설치하여 타겟으로서 이용한다. 방전 가스는 순수한 아르곤 또는 1 Vol% 정도의 미량의 산소 가스를 혼입시킨 아르곤 가스를 이용하는 방법으로서 투명 전극(20b) 막을 막 두께 1200Å으로 퇴적했다. 이 In2O3-ZnO막은 X선 회절법으로 분석하면 피크는 관찰되지 않고 비정질이었다.
이 투명 전극(20b)막을 Ag 합금층 및 산화인듐-산화아연층을 동시에 에칭할 수 있도록 농도를 조절한 질산, 아세트산, 인산 수용액계 에칭액에서 핫 에칭법에 의해 목적하는 반사형 화소 전극, 및 취출 전극을 패터닝했다.
차광막 패턴을 형성하여, α-SiTFT 기판(14)이 완성된다. 이 TFT 기판(14)을 이용하여 TFT-LCD 방식 평면 디스플레이를 제조했다. 그 후, 비디오 신호를 입력하여, 양호한 표시 성능을 나타낸다는 것을 확인했다.
[실시예 1-3]
유기 EL 용기판에 본 발명의 Ag 합금의 일례를 배선으로서 이용한 참고예를 설명한다.
실시예 1-1에 있어서, 금속 산화물 도전막을 성막한다. 이 성막 In과 Zn의 원자비[In/(In+ Zn)]가 0.83으로 조정된 In2O3-ZnO를 타겟으로서 이용한 스퍼터링법으로 실시하고, 300Å의 두께로 성막했다. 즉, 이 금속 산화물 도전막은 실시예 1-1에서 언급한 투명 전극이다.
본 실시예 1-3에 있어서 특징적인 것은 이 금속 산화물 도전막의 조성 성분으로서 Pd를 전체 금속량에 대하여 3원자% 포함한 것이다. 이 도전막의 일함수를 대기중 자외선 전자 분석 장치(리켄 계기(주) 제품: AC-1)로 측정한 값은 5.65eV이고, 유기 EL용 양극으로서 바람직한 성질을 갖고 있는 것이 밝혀졌다.
또한, 이 예로서는 Pd를 이용하는 것을 예로 들어 설명했지만, Ru, Re, Ir을 이용하는 것도 바람직하다. 각각의 물질을 첨가한 경우, 일함수는 각각 5.51eV, 5.63eV 및 5.61eV였다. 그 결과, 어느 것이나 유기 EL용 양극으로서 바람직한 성질을 갖고 있다.
2. Cu 합금에 관한 실시 양태
본 실시 양태에서는 Cu를 주성분으로 하는 합금으로서, 유리 기판이나 실리콘 웨이퍼와의 밀착성이 양호한 배선 재료를 제안한다.
특히 본 실시 양태에서는 스퍼터링법에 의해서, 이러한 합금을 형성하는 예를 설명한다. 우선, 스퍼터링에 이용하는 타겟에 대하여 간단히 설명한다. Cu에 소정의 비율로 Au 및/또는 Co를 진공 용해로에 의해 용해하여, 냉각 고화시킨 후, 압연을 실시하여 판 형상으로 가공하고, 그 후, 절삭, 감삭 가공을 실시하여 4인치ψ의 타겟으로 한다. 이 타겟을 스퍼터링 장치의 뒤붙임판에 접착하고, 스퍼터링을 실시한다. 그 결과, 유리 및 실리콘 웨이퍼상에 이 타겟에 기초하여 박막이 형성된다.
성막한 박막의 성능을 계측한다. 계측 결과가 도 2의 표에 나타나 있다. 이 표에는 타겟의 조성, 막 두께, 측정 저항, 비저항, 밀착 강도, 일부 박리 시험의 결과 등이 표시되어 있다. 또한, 성막 온도는 전부 실온이다.
이 박막의 조성은 X선 마이크로 애널라이저(EPMA: Electron Probe Micro-Analysis)에 의해 측정했다. 또한, 도전율(측정 저항, 비저항)은 4단침법으로 측정했다.
또한, 박리 강도는 상기 Ag에 관한 실시 양태에서 설명한 것과 동일한 방법·조건으로 측정했다.
또한, 테이프 박리 시험도, 상기 Ag에 관한 실시 양태에서 설명한 것과 같은 방법·조건으로 측정했다. 도 2의 표에서는 1변이 1mm인 테이프
조각이 100편 중, 몇 편 박리되었는지 대한 수치를 나타내고 있다.
물론, 스크래치 시험과 테이프 박리 시험도 JIS(Japanese Industrial Standards)로 규정되는 기준에 따라서 측정을 실시했다.
[기본 실시예]
이 도 2의 표에는 Cu에 Au를 첨가한 합금을 타겟으로서 이용한 실시예, Cu에 Co를 첨가한 합금을 타겟으로서 이용한 실시예, Cu에 Au와 Co를 첨가한 합금을 타겟으로서 이용한 실시예가 6개 예시되어 있다. 각 예에 있어서는, 상기 합금을 타겟으로서 이용하여, 스퍼터링에 의해 유리 기판 및 실리콘 웨이퍼상에 성막하였다.
실시예 2-1과 실시예 2-2는 Cu에 Au를 첨가한 타겟을 이용하여 박막을 제작한 경우의 실시예이다. 실시예 2-1은 Au의 조성 비율이 4.0wt%인 실시예이고, 실시예 2-2는 Au의 조성 비율이 1.7%인 실시예이다.
실시예 2-1에서는 비저항이 3.8μΩ·cm이었다. 또한, 밀착 강도는 유리 기판인 경우에 5.72N이고, 실리콘 웨이퍼인 경우에 3.48N이다. 테이프 박리 시험의 결과는 유리 기판인 경우에 박리가 보이지 않았고, 실리콘 웨이퍼인 경우에 100조각 중 간신히 2편의 박리만이 관찰되었다.
실시예 2-2에서는 비저항이 2.9μΩ·cm이었다. 또한, 밀착 강도는 유리 기판인 경우에 4.37N이고, 실리콘 웨이퍼인 경우에 3.12N이다. 테이프 박리 시험의 결과는 유리 기판인 경우에 박리가 없고, 실리콘 웨이퍼인 경우에 100조각 중 간신히 5편의 박리만이 관찰되었다.
실시예 2-3과 실시예 2-4는 Cu에 Co를 첨가한 타겟을 이용하여 박막을 제작한 경우의 실시예이다. 실시예 2-3은 Co의 조성 비율이 3.7wt%인 실시예이고, 실시예 2-4는 Co의 조성 비율이 4.8%인 실시예이다.
실시예 2-3에서는 비저항이 2.9μΩ·cm이었다. 또한, 밀착 강도는 유리 기판인 경우에 5.54N이고, 실리콘 웨이퍼인 경우에 3.65N이다. 테이프 박리 시험의 결과는 유리 기판인 경우에 박리는 보이지 않고, 실리콘 웨이퍼의 경우에 100편 중 10편의 박리가 관찰되었다.
실시예 2-4에서는 비저항이 3.2μΩ·cm이었다. 또한, 밀착 강도는 유리 기판인 경우에 5.68N이고, 실리콘 웨이퍼인 경우에 3.68N이다. 테이프 박리 시험의 결과는 유리 기판인 경우에 박리가 없고, 실리콘 웨이퍼인 경우에 100편 중 10편의 박리가 관찰되었다.
실시예 2-5와 실시예 2-6은 Cu에 Au 및 Co를 첨가한 타겟을 이용하여 박막을 제작한 경우의 실시예이다. 실시예 2-5는 Au의 조성 비율이 2.3wt%이고, Co의 조성 비율이 2.7%인 실시예이다. 실시예 2-6은 Au의 조성 비율이 1.2%이고, Co의 조성 비율이 4.2%인 실시예이다.
실시예 2-5에서는 비저항이 3.9μΩ·cm이었다. 또한, 밀착 강도는 유리 기판인 경우에 5.52N이고, 실리콘 웨이퍼인 경우에 3.54N이다. 테이프 박리 시험의 결과는 유리 기판인 경우에 박리는 관찰되지 않고, 실리콘 웨이퍼인 경우에도 박리는 관찰되지 않았다.
실시예 2-6에서는 비저항이 4.0μΩ·cm이었다. 또한, 밀착 강도는 유리 기판의 경우에 5.31N이고, 실리콘 웨이퍼인 경우에 3.07N이다. 테이프 박리 시험의 결과는 유리 기판인 경우에 박리는 관찰되지 않고, 실리콘 웨이퍼인 경우에도 박리는 관찰되지 않았다.
[비교예]
도 2에 나타내는 표에서는 상기 각 기본 실시예와의 비교를 위해, 비교예 2-1 내지 비교예 2-9를 기재한다.
비교예 2-1은 Cu 그 자체이다. 이 비교예 1은 비저항이 4.0μΩ·cm였다. 또한, 밀착 강도는 유리 기판인 경우에도 실리콘 웨이퍼인 경우에도 0.1N 이하였다. 또한, 테이프 박리 시험의 결과로서는 100편 중 100편 모두 박리되어 버렸다.
비교예 2-2는 Cu에 Zr을 3.0wt% 첨가한 타겟을 이용하여 박막을 제작한 경우의 비교예이다. 비교예 2-2에서는 비저항이 10.1μΩ·cm이었다. 또한, 밀착 강도는 유리 기판인 경우에 0.65N이고, 실리콘 웨이퍼인 경우에 1.64N이다. 테이프 박리 시험의 결과는, 유리 기판의 경우는 12편이 박리되고, 실리콘 웨이퍼의 경우에는 40편이 박리되어 버렸다.
비교예 2-3은 Cu에 Ni를 1.9wt% 첨가한 타겟을 이용하여 박막을 제작한 경우의 비교예이다. 비교예 2-3에서는 비저항이 8.9μΩ·cm이었다. 또한, 밀착 강도는 유리 기판인 경우에 0.24N이고, 실리콘 웨이퍼인 경우에 1.41N이다. 테이프 박리 시험의 결과는 유리 기판의 경우는 100편 모두가 박리되었고, 실리콘 웨이퍼인 경우에는 30편이 박리되어 버렸다.
비교예 2-4는 Cu에 Al을 5.4wt% 첨가한 타겟을 이용하여 박막을 제작한 경우의 비교예이다. 비교예 2-4에서는 비저항이 11.1μΩ·cm이었다. 또한, 밀착 강도는 유리 기판인 경우에 0.13N이고, 실리콘 웨이퍼인 경우에 1.71N이다. 테이프 박리 시험의 결과는 유리 기판의 경우는 100편 전부가 박리되고, 실리콘 웨이퍼인 경우에는 50편이 박리되어 버렸다.
비교예 2-5는 Cu에 In을 6.5wt% 첨가한 타겟을 이용하여 박막을 제작한 경우의 비교예이다. 비교예 2-5에서는 비저항이 9.0μΩ·cm이었다. 또한, 밀착 강도는 유리 바둑판인 경우에 0.73N, 실리콘 웨이퍼인 경우에 0.82N이다. 테이프 박리 시험의 결과는 유리 기판인 경우에는 20편 박리하고, 실리콘 웨이퍼인 경우에는 30편 박리되어 버렸다.
비교예 2-6은 Cu에 Bi를 2.8wt% 첨가한 타겟을 이용하여 박막을 제작한 경우의 비교예이다. 비교예 2-6에서는 비저항이 10.2μΩ·cm였다. 또한, 밀착 강도는 유리 기판인 경우에 0.62N이고, 실리콘 웨이퍼인 경우에 0.94N이다. 테이프 박리 시험의 결과는 유리 기판인 경우에는 100편 모두가 박리되고, 실리콘 웨이퍼인경우에도 100편 모두가 박리되어 버렸다.
비교예 2-7은 Cu에 Sn을 1.7wt% 첨가한 타겟을 이용하여 박막을 제작한 경우의 비교예이다. 비교예 2-7에서는 비저항이 46.6μΩ·cm이었다. 또한, 밀착 강도는 유리 기판인 경우에 0.53N이고, 실리콘 웨이퍼인 경우에 0.64N이다. 테이프 박리 시험의 결과는 유리 기판의 경우는 100편 모두 박리하고, 실리콘 웨이퍼인 경우에도 100편 전부가 박리되어 버렸다.
비교예 2-8은 Cu에 Ti를 1.2wt% 첨가한 타겟을 이용하여 박막을 제작한 경우의 비교예이다. 비교예 2-8에서는 비저항이 4.5μΩ·cm였다. 또한, 밀착 강도는 유리 기판인 경우에 0.47N이고, 실리콘 웨이퍼인 경우에 0.78N이다. 테이프 박리 시험의 결과는 유리 기판인 경우는 100편 전부가 박리되고, 실리콘 웨이퍼인 경우에도 100편 전부가 박리되어 버렸다.
비교예 2-9는 Cu에 W를 1.6wt% 첨가한 타겟을 이용하여 박막을 제작한 경우의 비교예이다. 비교예 2-9에서는 비저항이 21.5μΩ·cm이었다. 또한, 밀착 강도는 유리 기판인 경우에 0.47N이고, 실리콘 웨이퍼인 경우에 0.78N이다. 테이프 박리 시험의 결과는 유리 기판인 경우는 100편 전부가 박리되고, 실리콘 웨이퍼인 경우에도 100편 모두가 박리되어 버렸다.
[응용 실시예]
[응용 실시예 2-1]
투과형 TFT-LCD에, 본 발명의 Cu 합금의 일례를 배선으로서 이용한 참고예를 설명한다. 투과형 TFT-LCD의 기본적인 구조에 관해서는 도 3 내지 도 5에서 이미설명하고 있지만, 실제 제조에 있어서는 도 3 내지 도 5에는 나타나 있지 않지만, 여러가지 보호막·층이 적절히 성막되어 있다.
우선, 투광성 유리 기판(18b)에, Au를 2.3wt%로 함유하고, Co를 2.7wt%로 함유하는 Cu 합금(저항율: 3.9μΩ·cm)을 고주파 스퍼터링법에 의해, 막 두께 1500Å로 퇴적한다. 이것을 과황산암모늄계 수용액을 에칭액으로서 이용한 핫 에칭법에 의해 목적하는 형상의 게이트 전극(34) 및 게이트 전극 배선으로 한다.
다음으로 글로우 방전 CVD법에 의해, 질화실리콘(SiNx)막이 되는 게이트 절연막을 막 두께 3000Å으로 퇴적한다. 계속해서, α-Si:H(i)막(38)을 막 두께 3500Å으로 퇴적한다. 이 때, 방전 가스로서, SiNx막(35)은 SiH4-NH3-N2계 가스를 이용하고, α-Si:H(i)막(38)은 SiH4-N2계의 혼합 가스를 각각 이용한다. 이 SiNx막(35)은 CF4가스를 이용한 드라이 에칭에 의해 목적하는 채널 보호층을 형성한다.
계속해서 α-Si:H(n)막을 SiH4-H2-PH3계의 혼합 가스를 이용하여 막 두께 3000Å로 퇴적한다. 다음으로 이 위에 Au를 1.2wt%로 함유하고, Co를 4.2wt%로 함유하는 Cu 합금층막을 막 두께 0.3μm(저항율: 4.0μΩ·cm)를 스퍼터링법에 의해 실온에서 퇴적한다.
이 층을 염산, 퍼옥소 황산수소칼륨, 불소산계 수용액계 에칭액을 이용하여, 핫 에칭법으로 목적하는 소스 전극(32) 및 드레인 전극(36)의 패턴으로 한다. 추가로 CF4가스를 이용한 드라이 에칭 및 하이드라진(NH2NH2·H2O) 수용액을 이용한웨트 에칭을 병용함으로써 α-Si:H막을 목적하는 패턴의 α-Si:H(i)막(38)의 패턴, α-Si:H(n)막의 패턴으로 한다. 이 위에, 글로우 방전 CVD법에 의해, 질화실리콘(SiNx)막이 되는 절연막을 막 두께 3000Å으로 퇴적한다. 이 때, 방전 가스로서, SiNx막은 SiH4-NH3-N2계 가스를 이용한다. 또한, CF4가스를 이용한 핫 드라이 에칭법을 이용한 핫 에칭법에 의해, 게이트 전극(34) 취출구와, 소스 전극(32) 취출구와, 드레인 전극(36)과 투명 전극(20b)의 전기적 접속점으로서 목적하는 관통 구멍(40b)을 형성한다. 그 후, Cu 합금 전극 표면에 아르곤 플라즈마를 작용시켜, 표면을 세정화한다.
그리고 산화인듐과 산화아연을 주성분으로 하는 비정질 투명 도전막을 스퍼터링법으로 퇴적한다. 이 때 사용되는 타겟은 In과 Zn의 원자비 [In/(In+ Zn)]가 0.83으로 조정되는 In2O3-ZnO 소결체이다. 이 소결체를 플레너 마그네트론형 스퍼터 장치의 캐소드에 설치하여 타겟으로서 이용한다. 방전 가스는 순수한 아르곤 또는 1Vol% 정도의 미량의 산소 가스를 혼입시킨 아르곤 가스를 이용하는 방법으로 투명 전극(20b)막을 막 두께 1200Å으로 퇴적했다. 이 In2O3-ZnO막을 X선 회절법으로 분석하면 피크는 관찰되지 않고 비정질이었다.
이 투명 전극(20b)막을 옥살산 3.4wt%의 수용액으로 핫 에칭법에 의해 목적하는 화소 전극 및 취출 전극을 패터닝했다. 차광막 패턴을 형성하여, α-SiTFT 기판(14)이 완성된다. 이 TFT 기판(14)을 이용하여 TFT-LCD 방식 평면 디스플레이를 제조했다. 그 후, 비디오 신호를 입력하여, 양호한 표시 성능을 나타내는 것을확인할 수 있었다.
[응용 실시예 2-2]
반사형 TFT-LCD에, 본 발명의 Cu 합금의 일례를 배선으로서 이용한 실시예를 설명한다. 반사형 TFT-LCD의 기본적인 구조에 관해서는 투과형 TFT-LCD의 TFT 기판(14)측의 투명 전극(20b)이 빛을 반사하는 반사 전극이 된 점이 원리적으로 다른 점이다. 실제 제조에 있어서는 도 3 내지 도 5에는 나타나지 않은 여러가지 보호막·층이 적절히 성막되고, 또한 전극 이외에도 투과형 TFT-LCD와 다른 점은 잘 알려져 있다.
우선, 투광성의 유리 기판(18b)에, Au를 2.3wt%로 함유하고, Co를 2.7wt%로 함유하는 Cu 합금을 고주파 스퍼터링법에 의해 막 두께 1500Å(저항율: 3.9μΩ·cm)로 퇴적한다. 이것을 과황산암모늄계 수용액을 에칭액으로서 사용한 핫 에칭법에 의해 목적하는 형상의 게이트 전극(34) 및 게이트 전극 배선으로 한다.
다음으로 글로우 방전 CVD법에 의해, 질화실리콘(SiNx)막이 되는 게이트 절연막을 막 두께3000Å으로 퇴적한다. 계속해서, α-Si:H(i)막(38)을 막 두께 3500Å으로 퇴적한다. 이 때, 방전 가스로서, SiNx막(35)은 SiH4-NH3-N2계 가스를 이용하고, α-Si:H(i)막(38)은 SiH4-N2계 혼합 가스를 각각 이용한다. 이 SiNx막(35)은 CF4가스를 이용한 드라이 에칭에 의해 목적하는 채널 보호층을 형성한다.
계속해서 α-Si:H(n)막을 SiH4-H2-PH3계의 혼합 가스를 이용하여 막 두께3000Å으로 퇴적한다. 다음으로 이 위에, Au를 1.2wt%로 함유하고, Co를 4.2wt% 함유하는 Cu 합금층막을 막 두께 0.3μm(저항율: 4.0μΩ·cm)를 스퍼터링법에 의해 실온에서 퇴적한다.
이 층을 염산, 퍼옥소 황산수소칼륨, 불소산계 수용액계 에칭액을 이용하여, 핫 에칭법으로 목적하는 소스 전극(32) 및 드레인 전극(36)의 패턴으로 한다. 추가로 α-Si:H막을 CF4가스를 이용한 드라이 에칭 및 하이드라진(NH2NH2·H2O) 수용액을 이용한 웨트 에칭을 병용함으로써 목적하는 패턴의 α-Si:H(i)막(38)의 패턴, α-Si:H(n)막의 패턴으로 한다. 그 위에, 글로우 방전 CVD법에 의해, 질화실리콘(SiNx)막이 되는 절연막을 막 두께 3000Å으로 퇴적한다. 이 때, 방전 가스로서 SiNx막은 SiH4-NH3-N2계 가스를 이용한다. 또한, CF4가스를 이용하는 드라이 에칭법을 이용한 핫 에칭법에 의해, 게이트 전극(34) 취출구와 소스 전극(32) 취출구와 드레인 전극(36)과 투명 전극(20b)의 전기적 접속점으로서 목적하는 관통 구멍(40b)을 형성한다. 그 후, Cu 합금 전극 표면에 아르곤 플라즈마를 작용시켜, 표면을 세정화한다.
다음으로 이 위에 Au를 2.3wt%로 함유하고, Co를 2.7wt%로 함유하는 Cu 합금층막을 막 두께 0.2μm(저항율: 3.9μΩ·cm)를 스퍼터링법에 의해 실온에서 퇴적한다.
그리고, 산화인듐과 산화아연의 주성분으로 하는 비정질 투명 도전막을 스퍼터링법으로 퇴적한다. 이 때 사용되는 타겟은 In과 Zn의 원자비[In/(In+ Zn)]가0.83으로 조정되는 In2O3-ZnO 소결체이다. 이 소결체를 플래너 마그네트론형 스퍼터 장치의 캐소드에 설치하여 타겟으로서 이용한다. 방전 가스는 순수한 아르곤 또는 1 Vol% 정도의 미량의 산소 가스를 혼입시킨 아르곤 가스를 이용하는 방법으로 투명 전극(20b)막을 막 두께 300Å로 퇴적했다. 이 In2O3-ZnO막은 X선 회절법으로 분석하면 피크는 관찰되지 않고 비정질이었다.
이 투명 전극(20b)막을 Cu 합금층 및 산화인듐-산화 아연층을 동시에 에칭할 수 있도록 농도를 조절한 과황산암모늄계 수용액계 에칭액으로 핫 에칭법에 의해 목적하는 반사형화 소전극 및 취출 전극을 패터닝했다.
차광막 패턴을 형성하여, α-SiTFT 기판(14)이 완성된다. 이 TFT 기판(14)을 이용하여 TFT-LCD 방식 평면 디스플레이를 제조했다. 그 후, 비디오 신호를 입력하여, 양호한 표시 성능을 나타낸다는 것을 확인할 수 있었다.
[응용 실시예 2-3]
유기 EL 용기판에 발명의 Cu 합금의 일례를 배선으로서 이용한 참고예를 설명한다.
우선, 유리 기판상에, Au를 2.3wt%로 함유하고, Co를 2.7wt%로 함유하는 Cu 합금(저항율: 3.9μΩ·cm)을 1500Å 성막했다.
다음으로 이 Cu 합금의 막상에, 금속 산화물 도전막을 성막한다. 이 성막 In과 Zn의 원자비[In/(In+ Zn)]가 0.83으로 조정된 In2O3-ZnO를 타겟으로서 이용한 스퍼터링법으로 실시하여, 300Å의 두께로 성막했다. 즉, 이 금속 산화물 도전막은 실시예 2-1 및 2-2에서 언급한 투명 전극이다.
본 응용 실시예 2-3에 있어서 특징적인 것은, 이 금속 산화물 도전막의 조성 성분으로서 Pd를 전체 금속량에 대하여 3원자%로 포함하는 것이다.
이 도전막의 일함수를 대기중 자외선 전자 분석 장치(리켄 계기(주) 제품: AC-1)로써 측정한 값은 5.65eV이고, 유기 EL용 양극으로서 바람직한 성질을 갖고 있다는 것이 밝혀졌다.
또한, 이 예에서는 Pd를 이용하는 예를 설명했지만, Ru, Re, Ir를 이용하는 것도 바람직하다. 각각의 물질을 첨가한 경우, 일함수는 각각 5.51eV, 5.63eV, 5.61eV였다. 그 결과, 어느 것이나 유기 EL용 양극으로서 바람직한 성질을 갖고 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 저항치를 낮게 억제한 채, 유리 기판 및 실리콘 웨이퍼와의 밀착 강도가 향상된 배선 재료가 수득된다. 그 결과, TFT-LCD나 유기 EL 장치, 기타 전자 장치에 응용한 경우에도 박리가 생기지 않고, 또한 저항이 낮기 때문에, 소자의 특성을 향상시킬 수 있다.
또한, 본 발명에 따르면, 상기와 같은 Ag 합금 또는 Cu 합금을 스퍼터링에 의해 성막하고, 금속 전극을 구성하는 공정을 이용함으로써 제조 공정을 간략화 할 수 있고, TFT 어레이를 효율적으로 생산할 수 있다. 그 결과, TFT-LCD나 TFT 구동 유기 EL을 저 비용으로 공급할 수 있다. 특히, 본 발명과 같은 조성을 이용함으로써 스퍼터링 공정에 있어서의 이상 방전의 가능성을 작게 억제할 수 있어서, 효율적으로 생산을 실시할 수 있다.

Claims (24)

  1. Ag 및 Zr을 필수 성분으로 하고, 추가로 Au, Ni, Co 및 Al로 이루어지는 군중에서 선택되는 1종 또는 2종 이상의 금속을 함유하는 Ag 합금으로 이루어지는 배선 재료.
  2. 제 1 항에 있어서,
    상기 Ag 합금에서, Ag의 조성 비율이 60 내지 99wt%이고, Zr의 조성 비율이 1 내지 5wt%인 것을 특징으로 하는 배선 재료.
  3. 제 1 항에 있어서,
    상기 합금에서, Ag의 조성 비율이 60 내지 99wt%이고, Zr의 조성 비율이 1 내지 5wt%이며, Au의 조성 비율이 0 내지 20wt%이며, Ni의 조성 비율이 0 내지 20wt%이고, Co의 조성 비율이 0 내지 20wt%이며, 또한 Al의 조성 비율이 0 내지 39wt%인 것을 특징으로 하는 배선 재료.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    Re, Ru, Pd 및 Ir로 이루어지는 군중에서 선택되는 1종 또는 2종 이상의 금속을 0 내지 1wt%의 범위로 함유하는 배선 재료.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    비저항이 4μΩ·cm 이하인 것을 특징으로 하는 Ag 합금으로 이루어지는 배선 재료.
  6. 기판, 및
    제 1 항 내지 제 4 항 중 어느 한 항에 따른 배선 재료로 이루어지는 배선을 구비하여 이루어지는 배선 기판.
  7. 제 6 항에 있어서,
    상기 기판이 유리 기판 또는 실리콘 기판인 것을 특징으로 하는 배선 기판.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 배선 및 상기 기판과의 밀착 강도를 스크래치 시험법에 의해 측정한 값이 3뉴턴 이상인 것을 특징으로 하는 배선 기판.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 배선이, 상기 배선 기판상에 형성된 박막 트랜지스터의 게이트 배선 및 게이트 전극인 것을 특징으로 하는 반도체 소자 배선 기판.
  10. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 배선이, 상기 배선 기판상에 형성된 박막 트랜지스터의 소스 배선과 드레인 배선 및 소스 전극과 드레인 전극인 것을 특징으로 하는 반도체 소자 배선 기판.
  11. 제 6 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 기판은 적어도 표면이 절연성이고,
    상기 배선상에 금속 산화물 도전막층이 형성되어 있는 것을 특징으로 하는 배선 기판.
  12. 제 11 항에 있어서,
    상기 배선과 금속 산화물 도전층막이 2층 구조의 적층 배선을 구성하고 있는 것을 특징으로 하는 배선 기판.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 금속 산화물 도전막이 산화인듐 및 산화아연의 비정질 투명 도전막으로 이루어지고, 이 비정질 투명 도전막의 원자 구성이 In/(In+ Zn)= 0.8 내지 0.95의 관계를 만족하는 것을 특징으로 하는 배선 기판.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 비정질 투명 도전막의 일함수가 5.4eV 이상인 것을 특징으로 하는 배선 기판.
  15. Au 및/또는 Co와, Cu로 이루어지는 Cu 합금으로서,
    Cu의 조성 비율이 80 내지 99.5wt%이며,
    Au의 조성 비율과 Co의 조성 비율의 합이 0.5 내지 20wt%인 것을 특징으로 하는 Cu 합금으로 이루어지는 배선 재료.
  16. 제 15 항에 있어서,
    Au의 조성 비율이 0 내지 10wt%인 것을 특징으로 하는 배선 재료.
  17. 제 15 항에 있어서,
    Co의 조성 비율이 0 내지 10wt%인 것을 특징으로 하는 배선 재료.
  18. 제 15 항 내지 제 17 항 중 어느 한 항에 있어서,
    비저항이 4μΩ·cm 이하인 것을 특징으로 하는 Cu 합금으로 이루어지는 배선 재료.
  19. 제 15 항 내지 제 18 항 중 어느 한 항에 따른 배선 재료로 이루어지는 배선, 금속 산화물 도전막 및 기판으로 이루어지는 배선 기판.
  20. 제 19 항에 있어서,
    상기 배선과 금속 산화물 도전층막이 2층 구조의 적층 배선을 구성하고 있는 것을특징으로 하는 배선 기판.
  21. 제 19 항 또는 제 20 항에 있어서,
    상기 금속 산화물 도전막이, Ru, Pd, Re 및 Ir로 이루어지는 군중에서 선택된 1종 또는 2종 이상의 금속을 0.05원자% 내지 5원자% 포함하는 것을 특징으로 하는 배선 기판.
  22. 제 19 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 금속 산화물 도전막이 산화인듐과 산화아연으로 이루어지는 비정질 투명 도전막이고, 이 비정질 투명 도전막의 원자 구성이 In/(In+ Zn)= 0.80 내지 0.95인 것을 특징으로 하는 배선 기판.
  23. 제 19 항 내지 제 22 항 중 어느 한 항에 있어서,
    표면이 절연성인 기판으로 이루어지는 것을 특징으로 하는 배선 기판.
  24. 기판,
    상기 기판상에 마련된 배선으로서, 제 15 항 내지 제 18 항 중 어느 한 항에 따른 배선 재료로 이루어지는 배선, 및
    박막 트랜지스터를 구비하여 이루어지는 배선 기판.
KR10-2004-7018512A 2002-05-17 2003-04-14 배선 재료 및 이를 이용한 배선 기판 KR20050014822A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00143312 2002-05-17
JP2002143312A JP4738705B2 (ja) 2002-05-17 2002-05-17 配線材料及びそれを用いた配線基板
JPJP-P-2002-00143318 2002-05-17
JP2002143318A JP2003342653A (ja) 2002-05-17 2002-05-17 配線材料及びそれを用いた配線基板
PCT/JP2003/004690 WO2003098641A1 (en) 2002-05-17 2003-04-14 Wiring material and wiring board using the same

Publications (1)

Publication Number Publication Date
KR20050014822A true KR20050014822A (ko) 2005-02-07

Family

ID=29552300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7018512A KR20050014822A (ko) 2002-05-17 2003-04-14 배선 재료 및 이를 이용한 배선 기판

Country Status (8)

Country Link
US (2) US20050127364A1 (ko)
EP (2) EP1507267B1 (ko)
KR (1) KR20050014822A (ko)
CN (1) CN100365737C (ko)
DE (1) DE60324553D1 (ko)
SG (1) SG152056A1 (ko)
TW (2) TW201009849A (ko)
WO (1) WO2003098641A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100959460B1 (ko) * 2007-11-16 2010-05-25 주식회사 동부하이텍 투명 박막 트랜지스터 및 투명 박막 트랜지스터의 제조방법
KR20140044552A (ko) * 2012-10-05 2014-04-15 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
DE60324553D1 (ko) * 2002-05-17 2008-12-18 Idemitsu Kosan Co
KR100590270B1 (ko) * 2004-05-11 2006-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR101171175B1 (ko) * 2004-11-03 2012-08-06 삼성전자주식회사 도전체용 식각액 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
KR20110084523A (ko) 2008-11-07 2011-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI396314B (zh) * 2009-07-27 2013-05-11 Au Optronics Corp 畫素結構、有機電激發光顯示單元及其製造方法
JP5776630B2 (ja) * 2012-06-01 2015-09-09 日立金属株式会社 銅系材料及びその製造方法
JP5742859B2 (ja) * 2013-01-30 2015-07-01 日立金属株式会社 高速伝送ケーブル用導体、及びその製造方法、並びに高速伝送ケーブル
KR102030875B1 (ko) 2013-03-01 2019-10-10 제이엑스금속주식회사 고순도 구리 코발트 합금 스퍼터링 타깃
JP6123655B2 (ja) * 2013-11-29 2017-05-10 日立金属株式会社 銅箔及びその製造方法
JP6287126B2 (ja) * 2013-11-29 2018-03-07 日立金属株式会社 プリント配線板及びその製造方法
JP6172573B2 (ja) * 2013-11-29 2017-08-02 日立金属株式会社 はんだ接合材料とその製造方法、及びはんだ接合用部材、並びに太陽電池モジュール
EP3382747B1 (en) * 2016-04-28 2020-06-03 Nippon Micrometal Corporation Bonding wire for semiconductor devices

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772174A (en) * 1971-04-21 1973-11-13 Nasa Deposition of alloy films
JPS5848021B2 (ja) * 1975-10-18 1983-10-26 ミツビシマロリ−ヤキンコウギヨウ カブシキガイシヤ 銀−金属酸化物系電気接点材料
JPS5544553A (en) * 1978-09-25 1980-03-28 Furukawa Electric Co Ltd:The Copper alloy for wiring connection
JPS55154541A (en) * 1979-05-22 1980-12-02 Furukawa Electric Co Ltd:The High-tensile electrically-conductive copper alloy having low softening temperature
JPS58133339A (ja) * 1982-01-31 1983-08-09 Matsushita Electric Works Ltd 電気接点材料
JPS5910988A (ja) * 1982-07-12 1984-01-20 ホシデン株式会社 カラ−液晶表示器
JPS6026625A (ja) * 1983-07-22 1985-02-09 Tanaka Kikinzoku Kogyo Kk 摺動接点材料
JPS6137937A (ja) * 1984-07-30 1986-02-22 Nippon Gakki Seizo Kk 接点材料
JPS61130449A (ja) * 1984-11-29 1986-06-18 Tanaka Kikinzoku Kogyo Kk すり接点材料
JPS6250425A (ja) * 1985-08-29 1987-03-05 Furukawa Electric Co Ltd:The 電子機器用銅合金
DE3725830C2 (de) * 1986-09-30 2000-03-30 Furukawa Electric Co Ltd Kupfer-Zinn-Legierung für elektronische Instrumente
JPH0250432A (ja) * 1988-08-12 1990-02-20 Toshiba Corp 半導体装置
JPH0778266B2 (ja) * 1988-10-17 1995-08-23 同和鉱業株式会社 高強度高導電性銅基合金
JP2979880B2 (ja) * 1993-02-16 1999-11-15 日立電線株式会社 複合リードフレームおよびその製造方法
US5422621A (en) * 1993-10-29 1995-06-06 International Business Machines Corporation Oriented granular giant magnetoresistance sensor
US5659201A (en) * 1995-06-05 1997-08-19 Advanced Micro Devices, Inc. High conductivity interconnection line
JPH0943628A (ja) * 1995-08-01 1997-02-14 Toshiba Corp 液晶表示装置
US5849424A (en) * 1996-05-15 1998-12-15 Dowa Mining Co., Ltd. Hard coated copper alloys, process for production thereof and connector terminals made therefrom
JPH1197609A (ja) * 1997-09-17 1999-04-09 Dowa Mining Co Ltd 酸化膜密着性に優れたリードフレーム用銅合金及びその製造方法
US6320213B1 (en) * 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
JP3234814B2 (ja) * 1998-06-30 2001-12-04 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
JP4247863B2 (ja) * 1999-07-12 2009-04-02 ソニー株式会社 電子部品用金属材料、電子部品用配線材料、電子部品用電極材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
JP2001102592A (ja) * 1999-09-30 2001-04-13 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法
JP4238956B2 (ja) * 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP4686008B2 (ja) * 2000-05-31 2011-05-18 株式会社東芝 スパッタリングターゲットとそれを用いたＣｕ膜および電子デバイス
KR20020034956A (ko) * 2000-11-02 2002-05-09 마에다 시게루 배선형성방법 및 반도체장치
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
WO2003096080A2 (en) * 2002-05-08 2003-11-20 Target Technology Company, Llc. Silver alloy thin film reflector and transparent electrical conductor
DE60324553D1 (ko) * 2002-05-17 2008-12-18 Idemitsu Kosan Co
JP3754011B2 (ja) * 2002-09-04 2006-03-08 デプト株式会社 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
TW200422258A (en) * 2003-02-26 2004-11-01 Sumitomo Chemical Co Method for producing α-alumina powder

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100959460B1 (ko) * 2007-11-16 2010-05-25 주식회사 동부하이텍 투명 박막 트랜지스터 및 투명 박막 트랜지스터의 제조방법
KR20140044552A (ko) * 2012-10-05 2014-04-15 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법

Also Published As

Publication number Publication date
EP1507267B1 (en) 2008-11-05
SG152056A1 (en) 2009-05-29
EP1507267A4 (en) 2006-02-08
CN100365737C (zh) 2008-01-30
US20050127364A1 (en) 2005-06-16
TW201009849A (en) 2010-03-01
TW200406789A (en) 2004-05-01
WO2003098641A1 (en) 2003-11-27
CN1653557A (zh) 2005-08-10
EP2161726A1 (en) 2010-03-10
EP1507267A1 (en) 2005-02-16
US20070228575A1 (en) 2007-10-04
DE60324553D1 (ko) 2008-12-18

Similar Documents

Publication Publication Date Title
US20070228575A1 (en) Wiring material and wiring board using the same
JP4355743B2 (ja) Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
EP1559801B1 (en) Metallic material for electronic part, electronic part, electronic equipment, method of working metallic material, process for producing electronic part and electronic optical part
KR101361303B1 (ko) 배선 구조 및 배선 구조를 구비한 표시 장치
TWI394850B (zh) A display device using a Cu alloy film and a Cu alloy sputtering target
KR100924192B1 (ko) 반도체 소자용 전도성 박막, 반도체 소자 및 그 제조 방법
WO2011024770A1 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
KR20070001169A (ko) 반투명ㆍ반사 전극 기판, 그의 제조 방법, 및 이러한반투과ㆍ반반사 전극 기판을 이용한 액정 표시 장치
KR20040016908A (ko) Ｔｆｔ 기판, 그것을 사용한 액정 표시장치 및 그 제조 방법
JP2003342653A (ja) 配線材料及びそれを用いた配線基板
KR20020011034A (ko) 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법
JP5416470B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP4738705B2 (ja) 配線材料及びそれを用いた配線基板
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Ｃｕ 합금막
KR101350648B1 (ko) 전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재
JP5264233B2 (ja) 有機電界発光型表示装置
KR20120024899A (ko) 알루미늄 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판
WO2020213232A1 (ja) Ｃｕ合金ターゲット
JP2010165955A (ja) Ｃｕ合金膜および表示デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application