KR20120024899A - 알루미늄 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판 - Google Patents

알루미늄 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판 Download PDF

Info

Publication number
KR20120024899A
KR20120024899A KR1020120006080A KR20120006080A KR20120024899A KR 20120024899 A KR20120024899 A KR 20120024899A KR 1020120006080 A KR1020120006080 A KR 1020120006080A KR 20120006080 A KR20120006080 A KR 20120006080A KR 20120024899 A KR20120024899 A KR 20120024899A
Authority
KR
South Korea
Prior art keywords
film
alloy film
alloy
electrode
active matrix
Prior art date
Application number
KR1020120006080A
Other languages
English (en)
Inventor
카즈노리 이노우에
노부아키 이시가
켄스케 나가야마
나오키 츠무라
타쿠미 나카하타
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20120024899A publication Critical patent/KR20120024899A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils
    • Y10T428/12438—Composite

Abstract

ITO와 Si와의 계면확산을 방지하는 동시에, 저온 프로세스가 요구되는 각종 전자 디바이스에 적용가능한 저저항의 전극막용 Al 합금막을 제공하는 것을 목적으로 한다. 본 발명의 일 태양에 관련되는 Al 합금막은, Ni로 이루어진 제 1 첨가 원소와, 원소 주기표의 주기 2 또는 3에 속하는 2a족의 알칼리 토류 금속, 3b, 4b족의 반금속으로부터 선택되는 적어도 1종류 이상의 제 2 첨가 원소를 포함한다. 또한, 제 1 첨가 원소의 조성비는 0.5?5at%이며, 제 2 첨가 원소의 조성비는 0.1?3at%이다.

Description

알루미늄 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판{ALUMINUM ALLOY FILM, ELECTRONIC DEVICE, AND ACTIVE MATRIX SUBSTRATE FOR ELECTRO-OPTIC DISPLAY APPARATUS}
본 발명은 Al 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판에 관한 것으로, 특히, 액정 디스플레이나 유기 EL 디스플레이 등의 전기광학 표시장치의 배선 및 전극막 등(이하, 일괄하여 전극막으로 기재한다)으로서 사용되는 Al 합금막, 이것을 사용한 반도체장치 등의 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판에 관한 것이다.
반도체 디바이스의 한가지의 예로서, 박막 트랜지스터(이하, TFT로 기재한다)를 스위칭 소자로 하는 TFT 액티브 매트릭스 기판을 사용한 전기광학 표시장치가 있다. 전기광학 표시장치는, CRT(Cathode Ray Tube)를 대체하는 플랫 패널 디스플레이의 하나로서, 저소비 전력과 초박형이라고 하는 특징을 살린 제품에의 응용이 활발히 행해지고 있다.
이들과 같은 TFT 액티브 매트릭스 기판에 사용되는 전극막은, Si막 또는 Si막을 주성분으로 하는 TFT의 반도체층이나, 화소 전극막이나 단자 패드 등에 사용되는 산화물 투명 도전막(예를 들면, ITO)과의 전기적인 접속이 필요하게 된다. 이 때문에, 종래 전극막 재료로서는, 예를 들면 티타늄(Ti), 크롬(Cr), 몰리브덴(Mo), 탄탈럼(Ta), 텅스텐(W)이나 이들을 주성분으로 하는 합금 등의, 소위 고융점 금속 재료가 일반적으로 사용되어 왔다. 이들 고융점 금속은, Si 반도체막과의 접속 계면에 있어서의 계면확산 반응이 거의 없고, 또한 ITO 등의 산화물 도전막과의 접속 계면에 있어서의 전기적인 콘택 특성이 우수하기 때문이다.
그런데, 최근, 플랫 패널 디스플레이 TV의 대형화나 휴대전화 등의 소형 디스플레이의 고선명화가 진행하는 중에, 배선 재료의 저저항화가 요구되고 있고, 종래의 고융점 금속의 비저항값(일반적으로 12?60μΩ?Cm)으로는 적합하다고는 말할 수 없게 되고 있었다. 또한, 반사광을 이용해서 화상을 표시하는 반사형 디스플레이의 경우에는, 밝은 표시 특성 때문에 전극막에는 높은 광반사율이 요구되지만, 종래 고융점 금속의 반사율 값은 일반적으로 60% 전후로 낮기 때문에 적합하다고는 말할 수 없었다. 이러한 상황을 감안하여, 디스플레이용의 전극막 재료로서, 비저항이 낮고, 광반사율이 높고, 더구나 배선 패턴 가공이 용이한 알루미늄(Al) 또는 Al을 주성분으로 하는 합금인 Al 합금막이 주목받게 되었다.
그렇지만, 종래 Al 합금막을 상기와 같은 TFT 액티브 매트릭스 기판의 전극막에 적용하려고 할 경우에, 몇 개의 결점을 가지는 것이 알려져 있어, 적용은 곤란이 되고 있었다. 즉, 종래 Al 합금막은, 우선 내열성이 뒤떨어지는 것이 알려져 있다. 예를 들면, 디바이스의 제조 공정에 있어서, 100℃을 초과하는 온도에서 가열처리를 행하면, 막 표면이나 단부면에 힐록(hillock)이나 위스커(Whisker)로 불리는 돌기가 발생한다. 이 돌기에 기인하여, 상층에 형성되는 보호 절연막의 커버리지 불량이 발생하여, 내압 저하나 전기적 단락 등의 불량이 야기되어 버린다. 또한, 종래 Al 합금막은, ITO와 같은 산화물 도전막과 직접 접합시키면 계면에서 확산 반응이 생겨, 전기적 특성을 열화시켜 버린다. 더구나, 종래 Al 합금막은, 일반적으로 Si 반도체막이나 Si를 주성분으로 하는 막과의 접속 계면에 있어서, 격렬하게 상호확산반응해서 전기적 특성을 열화시켜 버린다. 따라서, ITO나 Si과 접속시킬 경우에는, Al 합금막을 직접 접속시키는 것이 아니라, 전술한 고융점 금속을 배리어층으로서 개재하여 접속할 필요가 있다. 이 때문에, 성막 공정이나 에칭 가공의 공정이 증가하여, 생산 능력이 저하한다고 하는 문제점이 있었다.
그래서, 상기에서 열거한 Al 합금막의 결점에 대하여, Al에 첨가하는 원소를 연구하는 것에 의한 개선 방법이 몇 가지 제안되어 있다. 예를 들면, 특허문헌 1에서는, Al에 Nd, Gd, Dy와 같은 희토류 원소를 첨가함으로써 힐록의 발생을 억제하는 기술이 개시되어 있다. 특허문헌 2에서는, Ni, Ag, Zn, Cu 등의 원소를 더 첨가함으로써 ITO와의 접속 계면에 있어서의 전기 특성을 개선하는 기술이 개시되어 있다. 또한, 특허문헌 3에서는, Al에 Fe, Co, Ni 등의 천이금속을 첨가함으로써, ITO 및 반도체막인 Si와의 접속 계면을 개선하는 기술이 기재되어 있다.
그런데, 전술한 바와 같이, 최근 플랫 패널 디스플레이 TV의 대형화와 휴대전화 등의 소형 디스플레이의 고선명화가 진행하는 중에, 전극막의 저저항화 요구는 물론, 스위칭소자로서의 TFT의 고성능화도 요구되고 있다. 따라서, TFT를 구성하는 반도체소자에의 열 대미지를 억제하기 위해, 프로세스 온도의 저온화가 요구되고 있다. 예를 들면, 특허문헌 4에서는 그 목표로서 250℃ 미만이라고 하는 온도가 표시되어 있다. 또는, 반사형 또는 반투과형과 같이 유기수지막을 사용해서 반사 화소 전극을 형성하는 디스플레이나, 금후 주류가 된다고 고려되고 있는 소형 경량화와 곡면 디스플레이를 실현하기 위해서 유리 기판 대신에 실용화되는 유기수지 기판에서는, 그 유기수지 재료의 내열성의 제약으로부터 프로세스 온도의 저온화가 요구된다. 이러한 상황을 감안하면, 300℃ 미만, 바람직하게는 200?250℃ 정도의 프로세스 온도에서 저저항값(예를 들면, 특허문헌 4에서는 구체적으로 10μΩ?cm 이하, 더 바람직하게는 6μΩ?cm 이하가 표시되어 있다)이 얻어지는 Al 합금막이 바람직하다.
더구나, 프로세스 온도의 저온화는, Al 합금막과 ITO막 및 Si막과의 계면에서의 확산 반응을 억제하는 점에 있어서도 바람직하다. 예를 들면, 본 발명자들의 평가 결과에 따르면, Si 반도체를 사용한 TFT의 소스?드레인 전극에, 특허문헌 3에서 개시된 조성을 가지는 Al 합금막을 직접 형성했을 경우, 성막 직후에서는 Si와의 계면에서의 상호확산반응은 확인되지는 않지만, 열처리(대기중, 또는 질소 가스 분위기 중에서 약 30분간의 유지)에 의해 확산 반응이 서서히 진행하여, 250 ℃ 를 초과하는 온도에서는, 광학현미경 관찰 레벨에서도 확산 반응이 확인되었다. 따라서, 이 점에서도 프로세스 온도는 250℃ 미만의 저온으로 하는 것이 바람직하다.
그렇지만, 특허문헌 1?2에 개시된 Al 합금막의 경우, 충분히 낮은 저항값을 얻기 위해서는, 300℃ 이상의 프로세스 온도가 필요하다. 또한, 특허문헌 3에서도 300℃ 미만의 저온 열처리에 있어서의 비 저항값의 기재는 없다. 이 때문에, 종래의 Al 합금막을 사용했을 경우, TFT의 고성능화와, 유기수지 재료를 사용할 때에 필요하게 되는 저온 프로세스를 사용한 디바이스에의 적용은 곤란하다고 하는 문제점이 있었다. 더구나, 전기광학 표시장치의 반사 전극막에 사용할 경우에는 높은 반사율값도 요구되지만, 전술한 것과 같은 특성을 가지는 Al 합금막에 관해서, 반사 특성도 포함시킨 기술은 거의 개시되지 않고 있다.
[특허문헌 1] 일본국 특개평 7-45555호 공보
[특허문헌 2] 일본국 특개 2006-339666호 공보
[특허문헌 3] 일본국 특개 2004-363556호 공보
[특허문헌 4] 일본국 특개 2004-103695호 공보
종래의 Al 합금막의 경우에는, 전술한 것과 같이, Al 합금막을 ITO막 또는 Si막과 직접 접속시킬 수 없어, 고융점 금속에 의한 배리어층을 형성하지 않으면 안 되었다. 이 때문에, 성막 공정이나 에칭 가공의 공정이 증가하여, 생산 능력이 저하한다고 하는 문제점이 있었다. 또한, 특허문헌 1?3에 개시된 Al 합금막을 사용할 경우, 충분히 낮은 저항값을 얻기 위해서는, 300℃ 이상의 가열이 필요하게 된다. 반도체에의 열 대미지의 경감화나, 반사 전극에 사용되는 유기수지막의 내열성 때문에, 250℃ 이하의 저온 프로세스를 필요로 하는 디바이스에 적용할 경우, 전극막의 저항값의 저감이 곤란하다고 하는 문제점이 있었다.
본 발명은, 이러한 사정을 배경으로 하여 이루어진 것으로서, 본 발명의 목적은, ITO나 Si과의 계면확산을 방지하는 동시에, 저온 프로세스가 요구되는 각종 전자 디바이스에 적용가능한 저저항의 전극막용 Al 합금막, 및 이것을 사용한 전자 디바이스, 전기광학 표시장치용 액티브 매트릭스 기판을 제공하는 것이다.
본 발명의 일 실시예에 관한 Al 합금막은, Ni로 이루어진 제 1 첨가 원소와, 원소 주기표의 주기 2 또는 3에 속하는 2a족의 알칼리 토류 금속, 3b, 4b족의 반금속으로부터 선택되는 적어도 l 종류 이상의 제 2 첨가 원소를 포함하는 것이다.
본 발명의 다른 태양에 관련되는 전자 디바이스는, Ni로 이루어진 제 1 첨가 원소와, 원소 주기표의 주기 2 또는 3에 속하는 2a족의 알칼리 토류 금속, 3b, 4b족의 반금속으로부터 선택되는 적어도 1종류 이상의 제 2 첨가 원소를 포함하는 Al 합금막과, 상기 Al 합금막에 직접 접속된, Si막 또는 Si를 주성분으로 하는 막, 또는, 산화물을 주성분으로 하는 산화물 도전막을 가지는 것이다.
본 발명의 다른 태양에 관련되는 전기광학 표시장치용 액티브 매트릭스 기판은, 기판 위에 형성되고, Ni로 이루어진 제 1 첨가 원소와, 원소 주기표의 주기 2 또는 3에 속하는 2a족의 알칼리 토류 금속, 3b, 4b족의 반금속으로부터 선택되는 적어도 1종류 이상의 제 2 첨가 원소를 포함하는 Al 합금막과, 상기 Al 합금막에 직접 접속된, Si 또는 Si를 주성분으로 하는 막으로 이루어진 반도체층, 및/또는, 산화물을 주성분으로 하는 산화물 도전막을 구비한 것이다.
본 발명에 따르면, ITO나 Si의 계면확산을 방지하는 동시에, 저온 프로세스가 요구되는 각종 전자 디바이스에 적용가능한 저저항의 전극막용 Al 합금막, 및 이것을 사용한 전자 디바이스, 전기광학 표시장치용 액티브 매트릭스 기판을 제공 할 수 있다.
도 1은 Al-Ni막과 Si막과의 계면확산 반응을 설명하기 위한 도면.
도 2는 종래의 Al-Cu막과 Si막과의 계면확산반응을 설명하기 위한 도면.
도 3은 비교예의 Al-Ni막과 Si막과의 계면확산반응을 설명하기 위한 도면.
도 4는 Al-Ni막의 Ni 조성비와 Al 합금막의 비저항값의 관계를 도시한 도면.
도 5는 Al-Ni막의 Ni 조성비와 Al 합금막의 반사율값의 관계를 도시한 도면.
도 6은 본 발명에 따른 Al-Ni-X막의 비저항값의 열처리 온도 의존성을 도시한 도면.
도 7은 본 발명에 따른 Al-Ni-X막의 X 원소의 원자량과 비저항값의 관계를 도시한 도면.
도 8은 본 발명에 따른 Al-Ni-X(X=Si)막과 Si막과의 계면확산 반응을 설명하기 위한 도면.
도 9는 실시예1에 관련되는 전기광학 표시장치용 TFT 액티브 매트릭스 기판의 구성을 나타낸 평면도.
도 10은 실시예1에 관련되는 전기광학 표시장치용 TFT 액티브 매트릭스 기판의 구성을 나타낸 단면도.
도 11은 실시예2에 관련되는 전기광학 표시장치용 TFT 액티브 매트릭스 기판의 구성을 나타낸 평면도.
도 12는 실시예2에 관련되는 전기광학 표시장치용 TFT 액티브 매트릭스 기판의 구성을 나타낸 단면도이다.
이하, 본 발명을 적용가능한 실시예에 관하여 설명한다. 이하의 설명은, 본 발명의 실시예를 설명하는 것으로, 본 발명이 이하의 실시예에 한정되는 것은 아니다. 설명의 명확화를 위해, 이하의 기재 및 도면은, 적당하게, 생략 및 간략화가 행해지고 있다.
본 발명은, 200℃?250℃ 정도의 저온 프로세스에 있어서, ITO막이나 Si막과의 계면확산을 방지하는 동시에, 약 6μΩ?cm 이하라고 하는 낮은 전기적 비저항값을 특성으로서 가지는 Al 합금막을 실현하는 것이다. 본 발명자들에 의한 검토 결과, 본 발명에 따른 Al 합금막의 합금 구성으로서, 제 1 첨가 원소로서 Ni를 포함하고, 제 2 첨가 원소로서 원소 주기표의 주기 2 또는 3에 속하는 2a족의 알칼리 토류 금속 또는 3b, 4b족의 반금속으로부터 선택되는 1종류 이상을 더 포함하는 구성으로 함으로써, 이들 특성이 달성되는 것을 알았다. 본 발명은, 이러한 지견에 근거해서 이루어진 것이다.
Al에 Ni을 첨가함으로써, ITO막 및 Si막과의 계면확산의 발생을 억제할 수 있다. ITO 막과 Al막의 계면확산에 대해서는, 예를 들면, 접촉 계면에 있어서의 접촉저항(콘택 저항)값으로 평가하는 것이 가능하다. Ni을 포함하지 않는 종래의 Al막의 경우, 상층에 ITO막을 접촉하도록 형성했을 때의 계면 콘택 저항은, 접촉 계면의 면적 1000 ㎛2 당의 환산값으로 100MΩ을 넘어, 거의 절연 상태가 된다. 그렇지만, Al에 Ni를 예를 들면, 0.2at% 정도 첨가한 것만으로, 콘택 저항은 몇백 Ω까지 저감한다. 이것은 ITO막 형성시에, 계면에 있어서 Al의 산화 반응에 의한 절연성의 산화 알루미늄(AlOx)이 형성되는 것을, Ni 첨가에 의해 생성된 AlNix 화합물이 방지하는 것에 의한 효과라고 생각된다. Ni 조성비가 0.5at% 이상에서는 더욱더 콘택 저항값을 몇십 Ω까지 하강시키는 것이 가능해서, 이들 값은 종래의 티타늄(Ti), 크롬(Cr), 몰리브덴(Mo), 탄탈럼(Ta), 텅스텐(W)이나 이것들을 주성분으로 하는 합금 등의, 고융점 금속을 사용했을 경우의 값과 동등해진다.
Al막과 Si막의 계면확산에 대해서는, 계면에 생기는 계면반응(예를 들면, 알로이 스파이크(alloy spike)로 불리는 상호확산반응)을 광학현미경으로 관찰함으로써 평가하는 것이 가능하다. 도 1?도 3에, 본 발명자들이 평가한 Al 합금막과 Si막과의 계면확산반응의 결과를 나타낸다. 도 1a, 도 2, 도 3은, CVD법을 사용해서 a-Si막 150nm, P을 첨가한 오믹 저저항 Si막 50nm을 순차 성막한 후에, DC 마그네트론 스퍼터링법을 사용해서 Al 합금막 200nm을 성막한 직후의 샘플의 막표면을 광학현미경으로 관찰한 결과를 나타낸 것이다. 도 1b는, 샘플을 대기중에서 250℃의 조건하에서, 30분간 유지하는 열처리를 실시한 후의 결과를 나타낸 것이다. 도 1은 2at%의 Ni를 첨가한 Al-2at% Ni막, 도 2는 Ni를 첨가하지 않는 Al 합금막(종래예 Al-2t% Cu막), 도 3은 0.5at% 미만의 Ni를 첨가한 Al-Ni막(비교예: 예를 들면 Al-0.3at% Ni막)의 결과이다.
Al-Cu막은, Al막의 일렉트로 마이크레이션(electro migration)이나 스트레스 마이그레이션(stress migration)을 방지하는 종래 공지의 Al합금막이다. 그렇지만, 도 2에 도시된 것과 같이 막 전체에 미로 형태의 얼룩이 확인되었다. 이 상태에서 막의 전기적 비저항을 측정했지만, 이 Al 합금막의 본래의 전기적 비저항의 값보다도 1자리수 이상 높은 상태로 되어 있었다. 따라서, Al과 Si의 계면에서 격렬하게 상호확산반응이 생기고 있는 것을 알 수 있다. 한편, Al-2at%Ni막의 경우에는, 도 1a에 도시된 것과 같이, 얼룩 등의 결함은 관찰되지 않아, 상호확산반응이 억제되고 있는 것을 확인할 수 있었다. 이때, 도 1b에 나타낸 것과 같이, Al-2at%Ni막을 포함하는 샘플을 대기중, 250℃에서 30분 유지의 열처리를 실시하면, 부분적으로 스폿 형태의 상호확산반응(알로이 스파이크 부분)의 발생이 확인되었다. 따라서, Al-2at%Ni막의 경우, 200?250℃의 저온 프로세스에서는 Si막과의 계면확산반응은 억제되지만, 내열의 온도 마진이 없다고 하는 것이 된다. 이 온도 마진에 대해서는, 후술하는 것과 같이, 제 2 첨가 원소를 가함으로써 개선할 수 있다.
또한, 0.5at% 미만의 Ni를 첨가한 Al-Ni막(Al-0.3at%Ni막)의 경우, 도 3에 도시된 것과 같이, Al-Cu막에서 관찰된 것 같은 격렬한 상호확산반응은 보이지 않았다. 그렇지만, 부분적으로 스폿 형태의 상호확산반응이 생기고 있는 것이 확인되었다. 더구나, 여기에서는 도시하지 않지만, Al-0.3at%Ni막을 포함하는 샘플을 250℃에서 30분의 열처리를 행하면, 힐록의 발생이 확인되었다. 이러한 현상은, 0.5at% 이상의 Ni을 첨가한 Al 합금막에서는 대부분 확인되지 않았다. 따라서, 힐록 내열성 및 Si막과의 계면확산 내성을 고려하면, Al에 첨가하는 Ni 조성비는 0.5at% 이상인 것이 바람직하다.
여기에서, 도 4를 참조하여, Al-Ni 합금막의 비저항값의 Ni 조성비 의존성에 관해 설명한다. 도 4는, Al-Ni 합금막의 비저항값의 Ni 조성비 의존성의 결과를 나타낸 것이다. 도 4에 있어서, 횡축은 Al-Ni 합금막의 Ni 조성비(at%: 원자수비의 백분률)를 나타내고 있어, 종축은 그것의 비저항값(μΩ?cm)을 나타내고 있다. 절연성 유리 기판에 Ar가스를 사용한 DC 마그네트론 스퍼터링법을 사용해서 약 300nm의 막두께로 성막한 샘플을, 300℃의 충분히 높은 온도에서 대기중 30분 유지의 열처리를 실시한 후의 값을 나타내고 있다. Ni 조성비가 증가함에 따라 비저항값은 단조로 증가한다. 도 4에 도시된 것과 같이, Al 합금막의 비저항값이 6μΩ?cm을 크게 넘지 않도록 하기 위해서는, Ni의 조성비를 5at% 이하로 하는 것이 바람직하다.
도 5는, 동일한 Al-Ni 합금막의 파장 550nm에서 측정한 반사율값의 결과를 나타낸 것이다. 도 5에 도시된 것과 같이, Ni의 조성비를 5at% 이하라고 함으로써, 85% 이상의 높은 반사율 값이 얻어진다는 것을 알 수 있다. 이때, Al-Ni 합금막의 비저항값을 충분히 하강시키기 위해서는 전술한 바와 같이 적어도 300℃ 이상의 열처리가 필요하게 된다. 이것은 열처리에 의해 AlNix 화합물이 석출하여, 막 전체에 차지하는 순수한 Al에 가까운 성분이 상대적으로 증가하기 때문이다라고 생각된다. 이러한 AlNix 화합물을 저온열처리로 석출시켜, 비저항값을 충분히 하강시키기 위해서는, 후술하는 바와 같이, 적절한 제 2 첨가 원소를 가할 필요가 있다.
이때, Al에 한정되지 않고 금속막의 비저항값은, 성막 방법이나 막두께, 또는 측정 방법의 차이(측정자의 차이)나 그것의 변동에 의해, 일반적으로 그 값에 다소의 차이가 있다고 생각하는 것이 타당하다. 따라서, 상기에서는 비저항값의 목표로서 약 6μΩ?cm 이하를 규격값으로 설정했지만, 이것이 절대의 값이라고 하는 것은 아니고, 상한값으로서는 약 8μΩ?cm 이하까지를 규격으로서 생각하면 된다고 생각된다.
여기에서, 도 6을 참조하여, 본 발명에 따른 Al 합금막의 합금 조성에 관하여 설명한다. 도 6은, Al-2at%Ni 조성으로 고정한 후에, 제 2 첨가 원소로서 몇가지 종류의 원소 X를 1at%의 조성비로 더 첨가한 Al-2at%Ni-1at%X막의 비저항값의 열처리 온도 의존성의 결과를 나타낸 것이다. 상기한 바와 같이, 제 2 첨가 원소로서는, 원소 주기표의 주기 2 또는 3에 속하는 2a족의 알칼리 토류 금속 또는 3b, 4b족의 반금속 중의 1개의 원소가 선택된다. 이때, 비교를 위해, 원소 X로서 Ti, Mo, W, Nd를 첨가했다. 또한, Al-1at%Nd는, Ni를 포함하지 않는 Al-1at%Nd 합금의 종래예이다.
X=Nd는, 상기한 특허문헌 2에 표시된 조성 성분의 한 개를 나타낸 종래예이다. 도 6에 도시된 것과 같이, 이 합금계의 경우에서는, 적어도 270℃을 초과하는 온도에서 열처리를 하지 않으면 비저항값을 6μΩ?cm 이하로 하강시킬 수 없다. 또한, Al-1at%Nd는, 상기한 특허문헌 1에 표시된 조성 성분의 한 개를 나타낸 종래예이다. Al-1at%Nd와, 첨가 원소의 조성비가 다른 샘플보다도 적은데도 불구하고, 200℃ 정도의 열처리 온도에서는 비저항값을 6μΩ?cm 이하로 할 수는 없다. 또한, X=Ti, Mo, W의 경우에는, 이들을 첨가함으로써 비저항값은 크게 증가하여, 300℃의 열처리 온도에서도 비저항값을 하강시킬 수는 없다.
한편, X=B, Mg, Si의 경우에는, 200℃의 열처리 온도에서 비저항값을 5μΩ?cm 이하로 할 수 있다. 따라서, 본 발명과 같이, 원소 주기표의 주기 2 또는 3에 속하는 2a족의 알칼리 토류 금속 또는 3b, 4b족의 반금속에 속하는 원소를, 제2 첨가 원소로서 첨가함으로써, 200?250℃라고 하는 저온 프로세스에 있어서 비저항값을 충분히 낮출 수 있다는 것을 알 수 있다. X= Si의 경우에는, Al 합금막의 비저항값이 4μΩ?cm 이하가 되어, 특히 바람직하다는 것을 알 수 있다.
도 7은, 도 6과 같은 결과를, 횡축을 첨가 원소 X의 원자량으로 플로트한 것이다. 첨가 원소의 종류에 따라서는 몇 가지의 예외도 나오지만, 첨가 원소 X의 원자량이 작을수록 Al 합금막의 비저항값을 낮게 할 수 있는 경향이 있다는 것을 알 수 있다. 도 7 중의 △로 표시한 230℃에서의 열처리를 했을 경우의 데이터를 참조하면, 비저항값을 6μΩ?cm 이하로 할 수 있는 첨가 원소의 원자량은 40g 이하가 된다. 이것은 원소의 주기표로 말하면, 주기 3까지의 원소에 해당한다. 특히, 주기3의 알칼리 토류 금속인 Mg, 및 반금속 4b족인 Si의 첨가는, 열처리에 의한 비저항값의 저감 효과가 커서 바람직하다.
이때, 주기 2, 3에 속하는 원소 중에서도, 비금속인 5b, 6b, 7b족을 첨가하면, Al 합금막의 비저항값은 크게 증가해 버리므로 적합하지 않다. 또한, 알칼리 금속 1a족의 Li, Na를 첨가하면, Si막과 접속시켰을 경우에 Si막 중으로 확산해서 하동(荷動) 이온으로서 작용한다. 이 때문에, Si막의 반도체 특성을 현저하게 손상시켜 버리게 되어, Si을 반도체막으로 전자 디바이스에의 적용은 적합하지 않다. 따라서, Al-Ni에 첨가하는 제 2 첨가 원소로서는, 주기표의 주기 2, 3에 속하는 알칼리 토류 금속 2a족, 반금속 3b, 4b족의 원소가 적합하다.
상기한 바와 같이, 열처리에 의해 Al-Ni 합금막의 비저항값이 내려가는 것은, Al-Ni 화합물이 석출하여 막 전체에 차지하는 순수한 Al에 가까운 성분이 상대적으로 증가하기 때문이라고 생각된다. 이들 주기표의 주기 2, 3에 속하는 알칼리 토류 금속 2a족, 반금속 3b, 4b족의 제 2 첨가 원소 X은, 200℃ 정도의 낮은 열처리 온도에서 Al-Ni(또는 Al-X, Ni-X) 화합물을 석출시키는 효과가 있는 것으로 생각된다. 따라서, 이러한 제 2 첨가 원소를 첨가하는 것에 의해, Al-Ni 화합물 등을 석출시켜 Al 합금막의 비저항값을 저감시킬 수 있다. 이러한 효과를 실효적으로 얻기 위해서는, 제 2 첨가 원소 X의 조성비를 적어도 0.1at% 이상으로 하는 것이 바람직하다.
한편, 이러한 제 2 첨가 원소 X을 포함하는 Al-Ni-X막을, 스퍼터링법에 의해 성막할 경우, 성막 초기에 첨가 원소 X 또는 이것을 주성분으로 하는 화합물이 석출한 상태에서 막이 퇴적되기 쉽다. 이때, 종래 공지된 인산+질산을 주성분으로 하는 약액을 사용해서 막을 에칭 가공할 경우에, 이 첨가 원소 X 또는 이것을 주성분으로 하는 석출 화합물이, 에칭 잔류물이 되어서 패터닝 불량을 일으키는 경우가 있다. 특수한 약액을 이용하는 일 없이, 종래 공지의 약액을 사용한 경우라도 이러한 에칭 잔류물 불량의 발생을 방지하기 위해서는, 첨가 원소의 조성비는 3at%을 넘지 않도록 하는 것이 바람직하다.
도 8a?도 8c는, Al-2at%Ni-1at%Si막과 Si막과의 계면확산반응의 결과를 나타낸 것이다. 도 1b와 같이, Si를 첨가하지 않는 Al-2at%Ni막에서는, 250℃의 열처리 온도에서 부분적으로 스폿 형태의 계면확산반응(알로이 스파이크부)의 발생이 보여졌다. 그렇지만, 본 발명의 Al-2at%Ni-1at%Si막의 경우에서는, 도 8b에 도시된 것과 같이, 적어도 250℃의 열처리에서는 계면확산반응은 확인되지 않았다. 이때, 300℃의 열처리 온도에서 부분적으로 스폿 형태의 계면확산반응의 발생이 확인되었다. 이러한 경향은, Si 이외의 상기한 다른 주기표의 주기 2, 3에 속하는 알칼리 토류 금속 2a족, 반금속 3b, 4b족의 첨가 원소 X에서도 확인되었다. 따라서, Al-Ni막에, 주기표의 주기 2, 3에 속하는 알칼리 토류 금속 2a족, 반금속 3b, 4b족의 제2 첨가 원소 X를 첨가함으로써 적어도 200?250℃의 저온 프로세스에 있어서 Si막과의 계면확산을 방지할 수 있다는 것을 확인할 수 있었다. 물론 제 2 첨가 원소 X는 Si의 1 종류가 아니고, 예를 들면, 합계 3at%을 초과하지 않는 조성비의 범위에서 동일한 효과를 가지는 Mg 등과 복합적으로 조합하여 첨가해도 된다.
이상 서술해 온 본 발명에 따른 Al 합금막을 전자 디바이스에 적용한 적합한 실시예를, 도면을 사용해서 상세하게 설명한다.
[실시예 1]
본 발명의 실시예1에 관한 Al 합금막을 적용한 전자 디바이스의 구성에 대해서, 도 9 및 도 10을 참조하여 설명한다. 여기에서는, 본 발명에 따른 Al 합금막을 적용한 전자 디바이스로서, 표시 소자에 액정을 사용하는 액정표시장치용의 TFT 액티브 매트릭스 기판을 예로 들어 상세하게 설명한다. 도 9는 본 실시예에 관련되는 TFT 액티브 매트릭스 기판의 평면 구조를 나타낸 도면이고, 도 10은 도 9의 각 부분의 단면의 구조를 도시한 도면이다.
도 9, 도 10에 도시된 것과 같이, 본 실시예에 관련되는 TFT 액티브 매트릭스 기판은, 투명 절연성 기판(1), 게이트 전극(2), 게이트 배선(3), 게이트 단자부(4), 보조 용량 전극(5), 게이트 절연막(6), Si 반도체막(7), 오믹 저저항 Si막(8), 소스 전극(9), 드레인 전극(10), 채널부(11), 소스 배선(12), 소스 단자부(13), 층간 절연막(14), 콘택홀(15, 16, 17), 투과 화소 전극(18), 게이트 단자 패드(19), 소스 단자 패드(20) 등을 구비하고 있다.
투명 절연성 기판(1)은, 유리나 플라스틱 등으로 이루어진다. 투명 절연성 기판(1) 위에로는, 제 1 금속막으로 이루어진 게이트 전극(2), 게이트 배선(3), 게이트 단자부(4), 보조 용량 전극(5)이 적어도 설치된다. 게이트 배선(3)은, 게이트 전극(2)에 접속되어 있다. 게이트 단자부(4)는, 게이트 배선(3)에 접속되고 있고, 주사 신호를 입력하기 위해서 설치되어 있다.
게이트 전극(2), 게이트 배선(3), 게이트 단자부(4), 보조 용량 전극(5) 위에는, 이들을 덮도록 게이트 절연막(6)이 설치되어 있다. 게이트 절연막(6) 위에는, 하층의 게이트 전극(2)에 대응해서 Si 반도체막(7)이 설치되어 있다. 즉, Si 반도체막(7)은, 게이트 절연막(60을 개재하여, 하층의 게이트 전극(2)에 대향하도록 형성되어 있다. Si 반도체막(7)은, TFT의 구성요소가 된다. Si 반도체막(7)의 소스 영역 및 드레인 영역이 되는 영역 위에는, 오믹 저저항 Si막(8)이 설치되어 있다. 오믹 저저항 Si막(8)은, Si에 불순물을 첨가한 구성을 가지고 있다. 오믹 저저항 Si막(8) 위에는, 해당 오믹 저저항 Si막(8)과 직접 접속된 제 2 금속막으로 이루어진 소스 전극(9) 및 드레인 전극(10)이 각각 설치되어 있다. 또한, 소스 전극(9)과 드레인 전극(10)이 분리되고, 더구나, 오믹 저저항 Si막(8)이 제거된 영역에 대응하여, 채널부(11)가 형성된다.
소스 전극(9)에는, 소스 배선(12)이 접속되어 있다. 또한, 소스 배선(12)에는, 소스 단자부(13)가 접속되어 있다. 소스 단자부(13)는, 외부에서 영상신호를 입력하기 위해서 설치되어 있다. 소스 배선(12), 소스 단자부(13)는 함께, 소스 전극(9)과 마찬가지로 제 2 금속막으로 이루어진다. 소스 전극(9), 드레인 전극(10) 등 위에는, 채널부(11)를 포함하는 기판 전체를 덮도록, 층간 절연막(14)이 형성되어 있다. 층간 절연막(14)에는, 복수의 개구부(콘택홀(15, 16, 17))가 형성되어 있다. 콘택홀 15는, 하층의 드레인 전극(10)까지 이르는 화소 드레인 콘택홀이다. 또한, 콘택홀 16은, 게이트 단자부(4)까지 이르는 게이트 단자부 콘택홀이다. 콘택홀 17은, 소스 단자부(13)까지 이르는 소스 단자부 콘택홀이다.
드레인 전극(10)에는, 화소 드레인 콘택홀(15)을 거쳐서, 투과 화소 전극(18)이 접속되어 있다. 투과 화소 전극(18)은, 산화물 투명 도전막인 ITO막으로 이루어진다. 또한, 게이트 단자부(4)에는, 게이트 단자부 콘택홀(16)을 거쳐서, 게이트 단자 패드(19)가 접속되어 있다. 더구나, 소스 단자부(13)에는, 소스 단자부 콘택홀(17)을 통해 소스 단자 패드(20)가 접속되어 있다. 게이트 단자 패드(19) 및 소스 단자 패드(20)는 모두 ITO막으로 이루어진다.
이상과 같이 구성된 TFT 액티브 매트릭스 기판과, 컬러 표시용의 컬러 필터와 대향전극 등을 구비한 대향기판(도시 생략)을, 일정한 간격(셀 갭)을 두고 서로 부착시키고, 이 가운데에 액정을 주입?밀봉함으로써, 디스플레이 용도의 광학표시용 장치인 반도체 디바이스가 제조된다.
이상과 같이 구성된 전기광학 표시장치용의 TFT액티브 매트릭스 기판에 있어서, 제 1 금속막 및 제 2 금속막에, 본 발명에 따른 Al 합금막이 사용된다. 즉, 제 1 금속막 및 제 2 금속막은, Ni로 이루어진 제 1 첨가 원소와, 원소 주기표의 주기 2 또는 3에 속하는 2a족의 알칼리 토류 금속, 3b, 4b족의 반금속으로부터 선택되는 적어도 1종류 이상의 제 2 첨가 원소를 포함하는 Al 합금이다. 적합한 예로서, 제 1 금속막 및 제 2 금속막으로서, Al-2at%Ni-1at%Si막을 DC 마그네트론 스퍼터링법을 사용해서 형성하고, 다시 전체의 프로세스 온도가 250℃ 이하가 되도록 하여, 디스플레이용의 반도체 디바이스를 완성시켰다. 이 경우의 제 1 금속막과 제 2 금속막의 비저항값은 3.6μΩ?cm이었다.
전술한 바와 같이, 제 1 금속막으로 형성되는 게이트 단자부(4)는, ITO막으로 이루어진 게이트 단자 패드(19)와 직접 접속된다. 제 1 금속막으로서, 본 발명에 따른 Al 합금막이 이용되고 있다. 따라서, 종래와 같이 고융점 금속막을 중간막으로서 형성하지 않아, 양호한 전기적 콘택 특성을 얻을 수 있다.
제 2 금속막으로 형성되는 소스 전극(9), 드레인 전극(10)의 각각의 하부면은, 오믹 저저항 Si막(8)과 직접 접속되어 있다. 또한, 소스 단자부(13)의 상면은, 소스 단자 패드(20)와 직접 접속되어 있다. 더구나, 드레인 전극(10)의 상면은, ITO막으로 이루어진 투과 화소 전극(18)과 직접 접속되어 있다. 제 2 금속막으로서, 본 발명에 따른 Al 합금막이 이용되고 있다. 이에 따라, 어느 쪽의 접촉 계면에 있어서도, 종래와 같이 고융점 금속막을 중간막으로서 형성하지 않아, 양호한 전기적 콘택 특성을 얻을 수 있다.
더구나, 프로세스 온도를 250℃ 이하의 저온으로 억제한 것에 의해, 제1 및 제 2 금속막과 게이트 절연막(6), 층간 절연막(14), 오믹 저저항 Si막(8) 등과의 계면에서의 확산반응을 방지할 수 있다. 또한, 게이트 배선(3)과 소스 배선(12)의 저저항화를 실현할 수 있기 때문에, 대형 디스플레이나 고선명 디스플레이 용도로서도 높은 표시 품질을 구비한 디스플레이용 반도체 디바이스를, 저비용으로 생산 효율적으로 제조하는 것이 가능해진다.
[실시예 2]
본 발명의 실시예2에 관련되는 Al 합금막을 적용한 전자 디바이스의 구성에 대해서, 도 11 및 도 12를 참조해서 설명한다. 도 11은 본 실시예에 관련되는 TFT 액티브 매트릭스 기판의 평면 구조를 나타낸 도면이고, 도 12는 도 11의 각 부분의 단면의 구조를 도시한 도면이다. 본 실시예에 관련되는 TFT 액티브 매트릭스 기판은, 실시예 1이 빛을 모두 투과시켜서 표시를 행하는 전투과형 디스플레이용인 것에 대해, 드레인 전극(10)의 일부가 빛을 반사시켜 표시를 행하는 반사 화소 전극(21)을 겸한 반투과형 또는 부분 반사형 디스플레이용인 점에서 다르고, 다른 구성에 대해서는, 상기 실시예1과 개략 동일하다. 도 11 및 도 12에 있어서, 도 9 및 도 10과 동일한 구성요소에는 동일한 부호를 부착하고, 적절히 설명을 생략한다.
도 11, 도 12에 도시된 것과 같이 본 실시예에 관련되는 TFT 액티브 매트릭스 기판은, 투명 절연성 기판(1), 게이트 전극(2), 게이트 배선(3), 게이트 단자부(4), 보조 용량 전극(5), 게이트 절연막(6), Si 반도체막(7), 오믹 저저항 Si막(8), 소스 전극(9), 드레인 전극(10), 채널부(11), 소스 배선(12), 소스 단자부(13), 층간절연막(14), 콘택홀(15, 16, 17), 투과 화소 전극(18), 게이트 단자 패드(19), 소스 단자 패드(20), 반사 화소 전극(21) 등을 구비하고 있다.
투명 절연성 기판(1) 위에는, 제 1 금속막으로 이루어진 게이트 전극(2), 게이트 배선(3), 게이트 단자부(4), 보조 용량 전극(5)이 적어도 설치되어 있다. 제 1 금속막 위에는, 이들을 덮도록 게이트 절연막(6)이 설치되어 있으며, 게이트 절연막(6) 위에는, 하층의 게이트 전극(2)에 대응해서 Si 반도체막(7)이 설치되어 있고, Si 반도체막(7)의 소스 영역 및 드레인 영역이 되는 영역 위에는, 오믹 저저항 Si막(8)이 설치되어 있다.
오믹 저저항 Si막(8) 위에는, 해당 오믹 저저항 Si막(8)과 직접 접속된 제 2 금속막으로 이루어진 소스 전극(9) 및 드레인 전극(10)이 각각 설치되어 있다. 드레인 전극(10)은, 화소영역까지 연장하여 설치되어 있다. 드레인 전극(10)에서 화소영역 내부로 연장하여 설치된 부분이, 반사 화소 전극(21)이 된다. 소스 전극(9), 소스 배선(12)에는, 제2 금속막으로 이루어진 소스 배선(12), 소스 단자부(13)가 각각 접속되어 있다.
소스 전극(9), 드레인 전극(10) 등 위에는, 채널부(11)를 포함하는 기판 전체를 덮도록, 층간절연막(14)이 형성되어 있다. 층간 절연막(14)에는, 복수의 개구부콘택홀(15, 16, 17))이 형성되어 있다. 본 실시예에서는, 콘택홀(15)은, 하층의 반사 화소 전극(21)까지 이르는 화소 드레인 콘택홀이다. 또한, 콘택홀(16)은, 게이트 단자부(4)까지 도달하는 게이트 단자부 콘택홀이다. 콘택홀 17은, 소스 단자부(13)까지 이르는 소스 단자부 콘택홀이다.
반사 화소 전극(21)에는, 화소 드레인 콘택홀(15)을 거쳐서, ITO막으로 이루어진 투과 화소 전극(18)이 접속되어 있다. 따라서, 투과 화소 전극(18)은, 반사 화소 전극(21)을 거쳐서 드레인 전극(10)에 접속되어 있다. 또한, 게이트 단자부(4)에는, 게이트 단자부 콘택홀(16)을 거쳐서, 게이트 단자 패드(19)가 접속되어 있다. 더구나, 소스 단자부(13)에는, 소스 단자부 콘택홀(17)을 거쳐서 소스 단자 패드(20)가 접속되어 있다. 게이트 단자 패드(19) 및 소스 단자 패드(20)는 모두 ITO막으로 이루어진다.
이상과 같이 구성된 전기광학 표시장치용의 TFT 액티브 매트릭스 기판에 있어서, 제 2 금속막에, 본 발명에 따른 Al 합금막이 사용된다. 즉, 제 2 금속막은, Ni로 이루어진 제 1 첨가 원소와, 원소 주기표의 주기 2 또는 3에 속하는 2a족의 알칼리 토류 금속, 3b, 4b족의 반금속으로부터 선택되는 적어도 1종류 이상의 제 2 첨가 원소를 포함하는 Al 합금이다. 적합한 예로서, 제 2 금속막으로서, Al-2at%Ni-1at% Si막을 DC 마그네트론 스퍼터링법을 사용해서 형성하고, 다시 전체의 프로세스 온도가 250℃ 이하가 되도록 했다. 이 경우의 제 2 금속막의 비저항값은 3.6μΩ?cm로 충분하게 낮고, 또한 파장 550nm의 빛의 반사율 값은, 89.0%의 높은 값이었다.
제2금속막으로 이루어진 소스 전극(9), 드레인 전극(10)의 하면은, 오믹 저저항 Si막(8)과 직접 접속되어 있다. 또한, 소스 단자부(13)는, 소스 단자 패드(20)와 직접 접속되어 있다. 더구나, 반사 화소 전극(21)의 상면은, ITO막으로 이루어진 투과 화소 전극(18)과 직접 접속되어 있다. 제 2 금속막으로서, 본 발명에 따른 Al 합금막을 사용하고 있기 때문에, 어느쪽의 접촉 계면에 있어서도, 종래와 같이, 고융점 금속막을 중간막으로서 형성하지 않아, 양호한 전기적 콘택 특성을 얻을 수 있다. 따라서, 드레인 전극(10)으로부터 연장된 반사 화소 전극(21)에 있어서, 높은 반사율을 가지는 Al계 합금막을 그대로 반사막으로서 이용하는 것이 가능해진다.
또한, 프로세스 온도를 250℃ 이하의 저온으로 억제한 것에 의해, 제 2 금속막과 게이트 절연막(6), 층간 절연막(14), 오믹 저저항 Si막(8) 등과의 계면에서의 확산 반응을 방지할 수 있다. 더구나, 게이트 배선(3)과 소스 배선(12)의 저저항화를 실현할 수 있기 때문에, 대형 디스플레이나 소형의 고선명 디스플레이 용도로서도 높은 표시 품질을 구비한 디스플레이용 반도체 디바이스를, 저비용으로 생산 효율적으로 제조하는 것이 가능해진다.
이와 같이, 본 발명에 따르면, Al 합금막이, Si막 또는 Si를 주성분으로 하는 막 또는 ITO막과 직접 접속된 구조를 적어도 가지는 반도체 디바이스에 있어서, 고융점 금속을 개재하지 않고 Al 합금막과 Si막과의 양호한 콘택 특성을 얻을 수 있기 때문에, 저비용으로 효율적으로 반도체 디바이스를 제조하는 것이 가능해진다. 특히, 디스플레이용의 액티브 매트릭스형 TFT 기판의 소스?드레인 전극 및 소스 배선에 적용함으로써, 배선 저항을 저감할 수 있는 동시에 양호한 특성을 가지는 TFT 소자를 Al 합금막만으로 형성할 수 있다.
이때, 이상의 실시예에서는, 디스플레이 용도에 사용되는 반도체 디바이스를 예로 들어 설명했지만, 본 발명에 따른 Al 합금막은, 이들의 용도에 한정되지 않으며, 다른 디바이스의 배선?전극막, 또는 반사막에 있어서도 적합하게 이용할 수 있다.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 투명 도전성 기판 2 : 게이트 전극
3 : 게이트 배선 4 : 게이트 단자부
5 : 보조 용량 전극 7 : Si 반도체(능동)막
8 : 오믹 저저항 Si막 9 : 소스 전극
10 : 드레인 전극 11 : TFT 채널부
12 : 소스 배선 13 : 소스 단자부
14 : 층간 절연막 15 : 화소 드레인 콘택홀
16 : 게이트 단자부 콘택홀 17 : 소스 단자부 콘택홀
18 : 투명 화소 전극 19 : 게이트 단자 패드
20 : 소스 단자 패드 21 : 반사 화소 전극

Claims (3)

  1. Al과, Ni로 이루어진 제 1 첨가 원소와, X로 이루어진 제 2 첨가 원소를 포함하고, 상기 X는 B, Mg, Si 중 하나인 Al 합금막과,
    상기 Al 합금막에 직접 접속된 Si막을 갖으며,
    상기 제 1 첨가 원소의 조성비가 0.5?5at%이고,
    상기 제 2 첨가 원소의 조성비가 0.1?3at%인 것을 특징으로 하는 전자 디바이스.
  2. 기판 위에 형성되고, Al과, Ni로 이루어진 제 1 첨가 원소와, X로 이루어진 제 2 첨가 원소를 포함하고, 상기 X는 B, Mg, Si 중 하나인 Al 합금막과,
    상기 Al 합금막에 직접 접속된 Si막으로 이루어진 반도체층을 구비하고,
    상기 제 1 첨가 원소의 조성비가 0.5?5at%이고,
    상기 제 2 첨가 원소의 조성비가 0.1?3at%인 것을 특징으로 하는 전기광학 표시장치용 액티브 매트릭스 기판.
  3. 제 2항에 있어서,
    상기 Al 합금막이 빛을 반사함으로써 화상을 표시하는 반사 화소 전극으로서 구성되어 있는 것을 특징으로 하는 전기광학 표시장치용 액티브 매트릭스 기판.
KR1020120006080A 2007-09-19 2012-01-19 알루미늄 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판 KR20120024899A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-241955 2007-09-19
JP2007241955A JP2009076536A (ja) 2007-09-19 2007-09-19 Ａｌ合金膜、電子デバイス及び電気光学表示装置用アクティブマトリックス基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080084263A Division KR101200949B1 (ko) 2007-09-19 2008-08-28 알루미늄 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판

Publications (1)

Publication Number Publication Date
KR20120024899A true KR20120024899A (ko) 2012-03-14

Family

ID=40494111

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020080084263A KR101200949B1 (ko) 2007-09-19 2008-08-28 알루미늄 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판
KR1020120006080A KR20120024899A (ko) 2007-09-19 2012-01-19 알루미늄 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020080084263A KR101200949B1 (ko) 2007-09-19 2008-08-28 알루미늄 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판

Country Status (5)

Country Link
US (1) US8558248B2 (ko)
JP (1) JP2009076536A (ko)
KR (2) KR101200949B1 (ko)
CN (1) CN101393905A (ko)
TW (1) TWI378471B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681447A (zh) 2009-09-04 2015-06-03 株式会社半导体能源研究所 半导体器件的制造方法
JP2014095795A (ja) * 2012-11-09 2014-05-22 Japan Display Inc 液晶表示装置およびその製造方法
KR20240048391A (ko) 2022-10-06 2024-04-15 주식회사 큐프럼 머티리얼즈 디스플레이 소자 반사판용 알루미늄-몰리브데늄 합금박막의 조성물 및 알루미늄-몰리브데늄 합금

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62240735A (ja) 1986-04-11 1987-10-21 Nippon Mining Co Ltd 半導体配線材料用ｎ含有アルミニウム合金
JPS62240738A (ja) * 1986-04-11 1987-10-21 Nippon Mining Co Ltd 半導体配線材料用ｎ、ｃ含有アルミニウム合金
JP2538692B2 (ja) * 1990-03-06 1996-09-25 ワイケイケイ株式会社 高力、耐熱性アルミニウム基合金
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
EP0855451A4 (en) 1995-10-12 1999-10-06 Toshiba Kk WIRING FILM, ION BOMBING SPRAYING TARGET FOR FORMING THIS FILM AND ELECTRONIC COMPONENT COMPRISING THIS FILM
JP3886607B2 (ja) * 1997-07-18 2007-02-28 Ｔｄｋ株式会社 有機ｅｌディスプレイ
US6323490B1 (en) * 1998-03-20 2001-11-27 Kabushiki Kaisha Toshiba X-ray semiconductor detector
US6370381B1 (en) * 1999-01-29 2002-04-09 Siemens Transportation Systems, Inc. Multiple channel communications system
US6473413B1 (en) * 1999-06-22 2002-10-29 Institute For Information Industry Method for inter-IP-domain roaming across wireless networks
JP4053227B2 (ja) * 2000-10-18 2008-02-27 三菱電機株式会社 ハンドオフ方法およびエージェント装置
US20020068444A1 (en) * 2000-12-06 2002-06-06 Jacques Bertrand Dual layer silicide formation using an aluminum barrier to reduce surface roughness at silicide/junction interface
JP2003089864A (ja) 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
JP3846625B2 (ja) * 2001-10-23 2006-11-15 Ｋｄｄｉ株式会社 モバイルｉｐを利用したデータ転送方式
JP4009165B2 (ja) 2002-09-06 2007-11-14 株式会社神戸製鋼所 フラットパネルディスプレイ用Ａｌ合金薄膜およびＡｌ合金薄膜形成用スパッタリングターゲット
US6876144B2 (en) * 2002-09-09 2005-04-05 Kuan-Chang Peng Organic electroluminescent device having host material layer intermixed with luminescent material
US20040122976A1 (en) * 2002-10-24 2004-06-24 Ashutosh Dutta Integrated mobility management
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP2006339666A (ja) 2002-12-19 2006-12-14 Kobe Steel Ltd アルミニウム合金膜形成用スパッタリングターゲット
JP2004363556A (ja) 2003-05-13 2004-12-24 Mitsui Mining & Smelting Co Ltd 半導体素子
JP4022891B2 (ja) 2003-11-20 2007-12-19 日立金属株式会社 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
JP3935886B2 (ja) * 2004-02-02 2007-06-27 シャープ株式会社 有機エレクトロルミネッセンス素子
JP4849821B2 (ja) * 2004-04-28 2012-01-11 株式会社半導体エネルギー研究所 表示装置、電子機器
KR100590270B1 (ko) * 2004-05-11 2006-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
US7648861B2 (en) * 2004-08-03 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device including separately forming a second semiconductor film containing an impurity element over the first semiconductor region
TWI352437B (en) * 2007-08-27 2011-11-11 Epistar Corp Optoelectronic semiconductor device
JP3979605B2 (ja) * 2005-04-26 2007-09-19 三井金属鉱業株式会社 Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
KR100959579B1 (ko) 2005-04-26 2010-05-27 미쓰이 긴조꾸 고교 가부시키가이샤 Ａｌ-Ｎｉ-Ｂ 합금 배선 재료 및 그것을 사용한 소자 구조
JP4117002B2 (ja) * 2005-12-02 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
JP2007188936A (ja) * 2006-01-11 2007-07-26 Epson Imaging Devices Corp 表示装置
US20070251819A1 (en) * 2006-05-01 2007-11-01 Kardokus Janine K Hollow cathode magnetron sputtering targets and methods of forming hollow cathode magnetron sputtering targets
JP4728170B2 (ja) * 2006-05-26 2011-07-20 三菱電機株式会社 半導体デバイスおよびアクティブマトリクス型表示装置
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP5234892B2 (ja) 2006-05-31 2013-07-10 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
TWM318797U (en) 2007-04-14 2007-09-11 Shan-Ren Lin Fluorescent powder film for LED
JP5215620B2 (ja) * 2007-09-12 2013-06-19 三菱電機株式会社 半導体デバイス、表示装置及び半導体デバイスの製造方法

Also Published As

Publication number Publication date
TWI378471B (en) 2012-12-01
KR101200949B1 (ko) 2012-11-13
US20090134407A1 (en) 2009-05-28
CN101393905A (zh) 2009-03-25
KR20090030211A (ko) 2009-03-24
JP2009076536A (ja) 2009-04-09
US8558248B2 (en) 2013-10-15
TW200923970A (en) 2009-06-01

Similar Documents

Publication Publication Date Title
US7683370B2 (en) Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
KR101230767B1 (ko) 반사 전극, 표시 디바이스 및 표시 디바이스의 제조 방법
JP5215620B2 (ja) 半導体デバイス、表示装置及び半導体デバイスの製造方法
KR101124831B1 (ko) 표시 장치, 그 제조 방법 및 스퍼터링 타깃
EP0430702B1 (en) Line material, electronic device using the line material and liquid crystal display
JP5121299B2 (ja) 液晶表示装置
JP5060904B2 (ja) 反射電極および表示デバイス
KR20080114573A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20080002659A (ko) 투명성 도전막, 반도체 디바이스 및 액티브 매트릭스형표시장치
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
US20090173944A1 (en) Thin film transistor, active device array substrate and liquid crystal display panel
KR100314865B1 (ko) 낮은저항알루미늄합금으로형성된도체를갖는기판
US6448578B1 (en) Thin-film transistor and liquid crystal display device
WO2006080116A1 (ja) 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板
KR20050014822A (ko) 배선 재료 및 이를 이용한 배선 기판
KR101200949B1 (ko) 알루미늄 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Ｃｕ 합금막
JPH0713180A (ja) 液晶表示装置
JP5687133B2 (ja) 半導体装置及び表示装置
JP5355117B2 (ja) 半導体装置及びその製造方法、並びに表示装置
KR100799824B1 (ko) 소스/드레인 전극, 트랜지스터 기판 및 그의 제조 방법, 및표시 디바이스
JP2011033816A (ja) 反射電極、および反射電極を備えた表示デバイス

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20121214

Effective date: 20131021