KR100959579B1 - Ａｌ-Ｎｉ-Ｂ 합금 배선 재료 및 그것을 사용한 소자 구조 - Google Patents

Ａｌ-Ｎｉ-Ｂ 합금 배선 재료 및 그것을 사용한 소자 구조 Download PDF

Info

Publication number
KR100959579B1
KR100959579B1 KR1020077008127A KR20077008127A KR100959579B1 KR 100959579 B1 KR100959579 B1 KR 100959579B1 KR 1020077008127 A KR1020077008127 A KR 1020077008127A KR 20077008127 A KR20077008127 A KR 20077008127A KR 100959579 B1 KR100959579 B1 KR 100959579B1
Authority
KR
South Korea
Prior art keywords
layer
wiring material
semiconductor layer
alloy
wiring circuit
Prior art date
Application number
KR1020077008127A
Other languages
English (en)
Other versions
KR20080000553A (ko
Inventor
히로나리 우라베
요시노리 마츠우라
다카시 구보타
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2005/015697 external-priority patent/WO2006117884A1/ja
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20080000553A publication Critical patent/KR20080000553A/ko
Application granted granted Critical
Publication of KR100959579B1 publication Critical patent/KR100959579B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C22C21/10—Alloys based on aluminium with zinc as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B1/00—Details of electric heating devices
    • H05B1/02—Automatic switching arrangements specially adapted to apparatus ; Control of heating devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

본원 발명은 박막 트랜지스터나 투명 전극층을 구비하는 표시 디바이스에 있어서, ITO나 IZO 등의 투명 전극층과의 직접 접합이 가능함과 동시에, n+-Si 등의 반도체층과도 직접 접합이 가능한 Al계 합금 배선 재료를 제공한다. 본원 발명은 Al-Ni-B 합금 배선 재료에 있어서, 니켈 함유량을 니켈의 원자 백분율 Xat%, 붕소 함유량을 원자 백분율 Yat%라 했을 경우, 식 0.5≤X≤10.0, 0.05≤Y≤11.0, Y+0.25X≥1.0, Y+1.15X≤11.5의 각 식을 만족하는 영역의 범위 내에 있고, 잔부가 알루미늄인 Al-Ni-B 합금 배선 재료로 했다.
Al-Ni-B 합금 배선 재료, 표시 디바이스

Description

Ａｌ-Ｎｉ-Ｂ 합금 배선 재료 및 그것을 사용한 소자 구조{Al-Ni-B ALLOY WIRING MATERIAL AND ELEMENT STRUCTURE USING THE SAME}
본원 발명은 액정 디스플레이 등의 표시 디바이스의 소자에 사용되는 Al계 합금 배선 재료에 관한 것이고, 특히, 박막 트랜지스터나 투명 전극을 구비하는 표시 디바이스에 적합한 Al-Ni-B 합금의 배선 재료 및 그것을 사용한 소자 구조에 관한 것이다.
최근, 액정 디스플레이로 대표되는 박막형 텔레비전 등의 표시 디바이스에는, 그 구성 재료로서 알루미늄(이하, 단지 Al이라 기재할 경우가 있다)계 합금의 배선 재료가 널리 보급되고 있다. 그 이유는 Al계 합금 배선 재료의 비저항값이 낮고, 배선 가공이 용이한 특성을 갖음에 의한다.
예를 들면, 액티브 매트릭스 타입의 액정 디스플레이의 경우, 스위칭 소자로서의 박막 트랜지스터(Thin Film Transistor, 이하, TFT라 한다)나, ITO(Indium Tin Oxide) 혹은 IZO(Indium Zinc Oxide) 등의 투명 전극(이하, 투명 전극층이라 할 경우가 있다)과 Al계 합금 배선 재료로 형성된 배선 회로(이하, 배선 회로층이라 할 경우가 있다)로 소자가 구성된다. 이와 같은 소자 구조에서는, Al계 합금 배선 재료에 의한 배선 회로를 투명 전극과 접합시키는 부분이나 TFT 내에서의 n+-Si(인 도핑의 반도체층)와 접합시키는 부분이 존재한다.
현재 사용되고 있는 Al계 합금 배선 재료에서는, 상술한 바와 같은 소자를 구성할 경우, Al계 합금 배선 재료에 형성되는 알루미늄 산화물의 영향을 고려하여, 배선 회로와 투명 전극 사이에, 몰리브덴(Mo)이나 티탄(Ti) 등의 고융점 금속 재료를 소위 캡층으로서 형성하고 있다. 또한, n+-Si와 같은 반도체층과 배선 회로의 접합에 있어서는, 제조 공정 중의 열 프로세스에 의해, Al과 Si가 상호 확산함을 방지하기 위해, 반도체층과 배선 회로 사이에, 상기 캡층과 같은 몰리브덴(Mo)이나 티탄(Ti) 등의 고융점 금속 재료를 개재시키도록 하고 있다.
도 1을 참조하면서, 상기한 소자 구조에 대해서 구체적으로 설명한다. 도 1에는, 액정 디스플레이에 관한 a-Si 타입의 TFT 단면 개략도를 나타내고 있다. 이 TFT 구조에서는, 유리 기판(1) 위에, 게이트 전극부(G)를 구성하는 Al계 합금 배선 재료로 이루어지는 전극 배선 회로층(2)과, Mo나 Mo-W 등으로 이루어지는 캡층(3)이 형성되어 있다. 그리고, 이 게이트 전극부(G)에는, 그 보호로서 SiNx의 게이트 절연막(4)이 마련되어 있다. 또한, 이 게이트 절연막(4) 위에는, a-Si 반도체층(5), 채널 보호막층(6), n+-Si 반도체층(7), 캡층(3), 전극 배선 회로층(2), 캡층(3)이 순차 퇴적되어, 적당히 패턴 형성됨으로써, 드레인 전극부(D)와 소스 전극부(S)가 마련된다. 이 드레인 전극부(D)와 소스 전극부(S) 위에는, 소자의 표면 평탄화용 수지 또는 SiNx의 절연막(4')이 피복된다. 또한, 소스 전극부(S)측에는, 절연층(4')에 컨택트 홀(CH)이 마련되어, 그 부분에 ITO나 IZO의 투명 전극층(7')이 형성된다. 이와 같은 전극 배선 회로층(2)에 Al계 합금 배선 재료를 사용할 경우에는, n+-Si 반도체층(7)과 전극 배선층(2) 사이나 컨택트 홀(CH)에 있어서의 투명 전극층(7')과 전극 배선층(2) 사이에, 캡층(3)을 개재시키는 구조로 되어 있다.
이 도 1에 나타내는 소자 구조에서는, Mo 등의 캡층을 형성하기 때문에, 재료나 제조 설비 등의 코스트 업은 피할 수 없고, 제조 공정의 복잡화가 지적되어 있었다. 그 때문에, 본원 출원인은 이와 같은 종래의 소자 구조에 있어서의 캡층의 생략을 가능하게 하는 기술을 이미 제안하여 있다(특허 문헌 1 참조). 이 특허 문헌 1에서는, ITO와 직접 접합이 가능해지는 Al-C-Ni합금이나 Al-C-Ni-Si합금의 배선 재료를 개시했다.
특허 문헌 1 : 일본 특개2003-89864호 공보
[발명의 개시]
[발명이 해결하고자 하는 과제]
그러나, 상기 특허 문헌 1의 Al계 합금 배선 재료에서는, ITO나 IZO 등의 투명 전극층과의 직접 접합은 가능하게 되는 것이지만, n+-Si 등의 반도체층과 직접 접합시킬 경우에 있어서는 충분히 만족할 수 있는 특성을 구비하는 것은 아니었다. 예를 들면, Al계 합금 배선 재료로 이루어지는 배선 회로층과 반도체층을 직접 접합했을 때에, 접합 계면에서 Al과 Si의 확산 현상 등이 생기고, 접합 특성을 만족할 수 없는 경향을 나타내는 일이 있었다.
보다 구체적으로는, 도 1에서 나타낸 소자 구조의 캡층을 생략했을 경우에는, 다음과 같은 특성을 만족하는 Al계 합금 배선 재료가 요구된다. 도 1의 소자 구조에 있어서의 게이트 전극(G)의 전극 배선 회로층(2)에 대해서는, 도시(圖示)는 없지만 인출 배선 부분에서 ITO 등의 투명 전극층과의 직접 접합이 가능할 필요가 있어, 바람직하게는 350℃ 이상의 내열성을 만족함이 요구된다. 그 이유는 게이트 전극(G) 위에 형성하는 게이트 절연막을 형성할 때에, 고온의 열이력이 가해지기 때문에, 350℃ 이상의 온도에서도, 전극 배선 회로층이 힐록 등의 결함이 생기지 않는 내열성이 필요하기 때문이다. 또한, 도 1의 소자 구조에 있어서의 드레인 전극부(D)나 소스 전극부(S)의 전극 배선 회로층(2)에 대해서는, ITO 등의 투명 전극층과의 직접 접합이 가능하고, 또, n+-Si 등의 반도체층과의 직접 접합이 가능함이 요구된다. 이 n+-Si 등의 반도체층과의 직접 접합에서는, 200℃ 이상의 열이력이 가해져도 Al과 Si의 확산 현상 등이 생기지 않음이 필요로 된다. 그리고, 이 드레인 전극부(D)나 소스 전극부(S)의 전극 배선 회로층(2)에서는, 250℃ 정도의 열이력이 가해져도, 힐록 등의 결함이 생기지 않는 내열성도 요구된다. 또한, 게이트 전극부(G), 드레인 전극부(D), 소스 전극부(S), 기타 배선 부분을 형성하는 Al계 합금 배선 재료에는, 당연히 비저항이 낮은 특성, 즉, 10μΩ·cm 이하, 바람직하게는 5μΩ·cm 이하의 비저항값을 만족함이 요구된다. 즉, 이와 같은 요구 특성을 반드시 만족하는 Al계 합금 배선 재료가 요망되고 있음이 현실이다.
또한, 종래의 Al계 합금 배선 재료에서는, 배선 회로 중에 금속간 화합물 등 의 석출물이 존재하고, 이 석출물의 존재에 의해 투명 전극층(화소 전극)과의 직접 접합이 가능하게 됨이 추측되고 있다(예를 들면, 특허 문헌 2 참조). 그러나, Al계 합금 배선 재료에 의해 형성한 배선 회로 중의 석출물이 어떤 분산 상태일 때에 직접 접합에 영향을 미칠지는, 본원 발명자들이 아는 한도에서는 명확히 해명되어 있지 않다. 그 때문에, 보다 이상적인 직접 접합을 실현하기 위해서, 이 Al계 합금 배선 재료에 있어서의 석출물에 관해서도, 물론 현상 해명을 요구되고 있음이 현실이다.
특허 문헌 2 : 일본 특개2004-214606호 공보
그리고, 종래의 Al계 합금 배선 재료에 있어서는, 배선 회로를 형성할 때에 스퍼터링에 의해 성막한 Al계 합금막의 표면이 상당히 거친 상태로 됨이 알려져 있다. 이와 같은 거친 표면 상태에 있어서는, 그 Al계 합금막 위에, 투명 전극층이나 반도체층 등을 직접 적층했을 경우, 그 적층하는 재료에 의한 커버리지(coverage)를 양호하게 행할 수 없음, 즉, 표면 요철의 오목 부분에 적층되는 재료로 완전히 피복할 수 없음이 우려되고 있다. 그 때문에, 배선 회로를 형성하는 Al계 합금막의 표면 상태를 평활하게 하는 기술에 대해서도 물론 검토가 요구되고 있다.
본원 발명은 이상과 같은 사정을 배경으로 이루어진 것이며, 박막 트랜지스터나 투명 전극층을 구비하는 표시 디바이스에 있어서, ITO나 IZO 등의 투명 전극층과의 직접 접합이 가능함과 동시에, n+-Si 등의 반도체층과 직접 접합이 가능한 Al계 합금 배선 재료를 제공하는 것이다. 그리고, Al계 합금 배선 재료에 의해 형성된 배선 회로층이 투명 전극층 혹은 반도체층과 직접 접합된 구조를 갖는 표시 디바이스의 소자에 관한 것이고, 직접 접합했을 때의 컨택트 저항값의 증가나 접합 불량을 발생시킴이 없는 표시 디바이스의 소자 구조를 제안하는 것이다.
[과제를 해결하기 위한 수단]
본원 발명자들은 Al-Ni계 합금에 관해서 예의 검토한 바, Al-Ni 합금에, 소정량의 붕소(B)를 함유시킴으로써 상기 과제를 해결할 수 있음을 알아내어, 본원 발명을 완성함에 이르렀다.
본원 발명은 알루미늄에 니켈 및 붕소를 함유시킨 Al-Ni-B 합금 배선 재료에 있어서, 니켈 함유량을 니켈의 원자 백분율 Xat%라 하고, 붕소 함유량을 원자 백분율 Yat%라 했을 경우, 식
0.5≤X≤10.0 …(1)
0.05≤Y≤11.0 …(2)
Y+0.25X≥1.0 …(3)
Y+1.15X≤11.5 …(4)
의 각 식을 만족하는 영역의 범위 내에 있고, 잔부가 알루미늄인 Al-Ni-B 합금 배선 재료이다. 또, 본원 발명에서의 Al-Ni-B 합금 배선 재료는 이하에 기술하는 본원 발명이 나타내는 효과를 일탈하지 않는 범위에서, 예를 들면, 재료 제조 공정 혹은 배선 회로 형성 공정이나 소자 제조 공정 등에서 혼입할 가능성이 있는 가스 성분이나 기타 불가피한 불순물의 혼입을 막는 것은 아니다.
니켈은 열처리에 의해 알루미늄과의 금속간 화합물을 형성하여, 투명 전극층과의 직접 접합에 있어서의 접합 특성을 양호하게 하는 작용을 갖는다. 단, 니켈 함유량이 많아지면, 배선 회로 자체의 비저항이 높아져 실용적이지 않게 된다. 또한, 니켈 함유량이 적으면, 알루미늄과의 금속간 화합물의 생성량이 감소하여, 투명 전극층과의 직접 접합을 할 수 없어져, 내열성(열에 의한 Al계 합금 배선 재료의 소성 변형 발생에 대한 억제 작용)도 저하하는 경향이 된다. 이들에서 니켈 함유량은 상기 (1)식을 만족할 필요가 있다.
구체적으로는, 니켈 함유량이 10.0at%를 초과하면, 배선 재료의 비저항값이 지나치게 커지는 동시에, 딤플(dimple)이라 불리는 웅덩이상의 결함이 배선 재료 표면에 형성되기 쉬워, 내열성을 확보할 수 없게 되는 경향이 있다. 또한, 0.5at% 미만이면, 소위 힐록(hillock)이라 불리는 돌기물이 배선 재료 표면에 형성되기 쉬워져, 내열성을 확보할 수 없게 되는 경향이 된다. 이 딤플이라 함은, Al계 합금 배선 재료를 열처리했을 때에 생기는 응력 변형에 의해 재료 표면에 형성되는 미소한 웅덩이상의 결함을 말하며, 이 딤플이 발생하면, 접합 특성에 악영향을 주어, 접합 신뢰성이 저하한다. 한편, 힐록이라 함은, 딤플과는 반대로, Al계 합금 배선 재료를 열처리했을 때에 생기는 응력 변형에 의해 재료 표면에 형성되는 돌기물이지만, 이 힐록이 발생해도, 접합 특성에 악영향을 주어, 접합 신뢰성이 저하한다. 이 딤플과 힐록은 열에 의한 Al계 합금 배선 재료의 소성 변형인 점에서 공통이며, 총칭해서 스트레스 마이그레이션(stress migration)이라 불리는 현상으로, 이들 결함의 발생 레벨에 의해 Al계 합금 배선 재료의 내열성을 판단할 수 있다.
그리고, 본원 발명과 같이, 알루미늄에, 니켈에 더해서 붕소를 함유시키면, n+-Si 등의 반도체층과 직접 접합을 했을 때에, 접합 계면에서의 Al과 Si의 상호 확산을 효과적으로 방지하는 작용을 한다. 또한, 이 붕소는 니켈과 마찬가지로 내열성에도 작용한다. 붕소는 11.00at%를 초과하는 함유량이면 배선 회로 자체의 비저항이 높아져 실용적이지 않게 된다. 반대로, 0.05at% 미만의 함유량이면, Al과 Si의 상호 확산의 방지 능력이 저하하여, 반도체층과의 직접 접합을 할 수 없어진다. 구체적으로는, 반도체층과 Al-Ni-B 합금 배선 재료를 직접 접합하여, 소정 온도로 열처리했을 때에, 접합 부분에서 Al과 Si의 상호 확산이 생기기 쉬어진다. 더우기, 딤플도 발생하기 쉬운 경향이 된다. 그 때문에, 붕소의 함유량은 상기 (2)의 식을 만족할 필요가 있다.
또, 본원 발명자들은 반도체층과 직접 접합했을 경우로서, 240℃를 초과하는 온도의 열 프로세스에 있어서도, 그 접합 계면에서 Al과 Si의 상호 확산을 확실히 방지하기 위해서는, 상기 (3)식을 만족할 필요가 있음을 알아냈다. 그리고, Al-Ni-B 합금 배선 재료 자체의 비저항을 10μΩ·cm 이하로 확실히 유지하기 위해서는, 상기 (4)식을 만족할 필요가 있음을 알아냈다.
또한, 상기 (1)∼(4)식을 만족하는 범위 중, 니켈 함유량이 4.0at% 이상이고, 붕소 함유량이 0.80at% 이하이면, 상술한 딤플의 발생이 극력 억제된 Al-Ni-B 합금 배선 재료가 되고, 반도체층이나 투명 전극층에 대하여도 직접 접합을 했을 때의 접합 신뢰성을 향상할 수 있다. 보다 구체적으로는, 350℃, 30분간의 열처리 를 행했을 경우, Al-Ni-B 합금 배선 재료의 표면에 생기는 딤플의 발생률을 1.6% 이하로 억제할 수 있기 때문에, 보다 바람직한 것이 된다.
상술한 바와 같이, 딤플이라 함은 Al-Ni-B 합금 배선 재료를 열처리했을 때에 배선 재료 표면에 형성되는 미소한 웅덩이상의 결함이지만, 본원 발명자들은 Al-Ni-B 합금 배선 재료에 대하여 소정의 열처리를 행한 후, 그 재료 표면을 관찰하여, 발생한 딤플(0.3∼0.5㎛)을 조사했다. 이 딤플 조사에서 있어서, 관찰 시야 내에 발생한 전 딤플의 면적을 구하고, 관찰 시야에서의 딤플이 차지하는 면적 비율을 딤플 발생률로 해서, 배선 재료의 내열 특성을 조사한 결과, 상기 (1)∼(4)식을 만족하는 범위 중, 니켈 함유량이 4.0at% 이상이고, 붕소 함유량이 0.80at% 이하이면 350℃, 30분간의 열처리를 행했을 경우라도, 딤플의 발생률을 1.6% 이하로 억제할 수 있음을 알아낸 것이다. 이 딤플은 극력 발생하지 않음이 바람직한 것이며, 이 딤플 발생률이 낮으면, 표시 디바이스의 소자 제조 공정에서의 열 프로세스를 통과해도, 반도체층이나 투명 전극층과의 직접 접합한 접합 계면에서, 접합 결함 등이 발생하기 어려워져, 접합 신뢰성이 향상하기 때문에, 보다 바람직한 것이 된다. 또한, 딤플 발생률이 1.6% 이하로 억제된 것이면, 예를 들어, 반도체층과 직접 접합한 구조를 구비하는 TFT에서의 온오프비(on/off비)가 안정하고, 접속 신뢰성이 향상하는 것으로 생각된다. 또, 본원 발명에 따른 Al-Ni-B 합금 배선 재료는 반도체층이나 투명 전극층과의 직접 접합에 적합한 것이지만, 예를 들면, 반도체층측에 Mo 등의 고융점 금속 재료로 이루어지는 캡층을 마련한 소자 구조에 있어서 적용함을 억제하는 것은 아니다. 또한, 상술하는 반도체층이나 투명 전극층과 의 직접 접합의 용도 이외에, 소위 반사막으로서, 본원 발명에 따른 Al-Ni-B 합금 배선 재료를 적용함도 가능하다.
또한, 본원 발명자들은 상기 (l)∼(4)식을 만족하는 범위 중, 니켈 함유량이 4.0at%∼6.0at%이고, 붕소 함유량이 0.20at%∼0.80at%이면, 반도체층과 직접 접합시킬 때에, 특히 적합한 Al-Ni-B 합금 배선 재료가 됨을 알아냈다.
Al계 합금 배선 재료로 이루어지는 배선 회로층과 반도체층을 직접 접합했을 때에는, 접합 계면에서 Al과 Si의 확산 현상이 생김이 알려져 있지만, 본원 발명자들의 연구에 의하면, 이 상호 확산의 영향에 의해, 직접 접합했을 때의 접합 계면에 변질층이 형성되는 현상을 확인했다. 이 변질층이라 함은, Al계 합금 배선 재료와 반도체층을 직접 접합하고, 소정의 열처리를 가한 후, Al계 합금 배선 재료를 박리하고, 그 반도체층 표면을 관찰했을 때에, 반도체층 표면에 인정되는 흑점으로 된 변질 부분, 혹은 반도체층 표면의 변색이나 거칠음 등의 상태(본 명세서에서는, 이와 같은 반도체층 표면을 변질층이라 한다)를 말한다. 이 변질층은 열처리 온도가 높을수록 발생하기 쉬워지는 경향이 있어, 실용적으로는 200℃ 이상의 열처리(30분간)에서 발생하지 않음이 바람직하다. 또한, CVD에 의해 절연층을 형성할 때에 가해지는 열이력을 고려하면, 240℃∼300℃의 고온역에서도 변질층이 생기지 않음이 바람직하고, 더욱, 소자의 제조 공정에서의 각 열이력이 가해지는 제조 조건의 적용 범위에 여유를 갖게 하기 위해서는, 330℃이상에서의 변질층의 발생이 억제되어 있음이 바람직한 것으로 생각된다. 거기서, 이와 같은 변질층이 생기지 않는 조성 범위를 검토한 결과, 상기 (1)∼(4)식을 만족하는 범위 중, 니켈 함유량 이 4.0at%∼6.0at%이고, 붕소 함유량이 0.20at%∼0.80at%이면, 330℃, 30분간의 열처리에 있어서도 변질층의 형성이 억제되는 경향을 알아냈다. 그리고, 이 조성 범위에서는 배선 재료 자체의 비저항값도 5μΩ·cm 이하가 된다. 즉, 이와 같은 조성 범위이면, 상술한 바와 같이 딤플의 발생이 극히 억제되고, 비저항값도 낮은 것이 되므로, 반도체층과의 직접 접합을 실현하기 위한 Al-Ni-B 합금 배선 재료로서, 실용상, 상당히 적합한 것이 된다.
또한, 본원 발명자들은 반도체층의 표면 상태 변화에 관해서 조사했다. 이 조사는 직접 접합해서 열처리한 후에, Al계 합금 배선 재료를 박리해서 노출시킨 반도체층의 표면 조도 Rz(10점 평균 조도, JIS B0601 : 1994)와, 직접 접합 전의 반도체층 표면 조도 Rz를 비교함으로써 행했다. 이 표면 상태 변화의 조사 결과로부터, 본원 발명의 Al 합금 배선 재료에서는, 상기 (1)∼(4)식을 만족하는 범위 중, 니켈 함유량이 4.0at%∼6.0at%이고, 붕소 함유량이 0.20at%∼0.80at%로 한 조성 범위이면, 직접 접합 전의 반도체층 표면 조도값을 1이라 했을 경우, 직접 접합해서 열처리 후의 노출시킨 반도체층 표면 조도값을 1.5 이하의 변화량으로 할 수 있음을 또한 알아낸 것이다.
이 반도체층의 표면 조도의 변화량은 Si와 Al의 상호 확산에 직접 관련되는 파라메타가 되는 것인가는 명확히는 파악되어 있지 않지만, 열처리 온도가 높아질수록 그 변화량이 커짐은 확인되어 있다. 또한, 반도체층의 표면 상태가 변화됨은 TFT에서의 스위칭 특성에 영향을 끼침이 예상된다. 즉, TFT에서의 온오프비(on/off비)의 변화에 관련되는 것으로 추측되고, 반도체층과의 직접 접합을 해서 열처리를 행해도, 반도체층의 표면 상태가 그다지 변화되지 않는 것이, 트랜지스터의 스위칭 특성을 양호하게 유지할 수 있음이 예상된다. 그 때문에, 직접 접합해서 열처리한 후에, Al계 합금 배선 재료를 박리해서 노출시킨 반도체층의 표면 조도 Rz가 직접 접합 전의 반도체층 표면 조도값을 1이라 했을 때에, 직접 접합 전의 반도체층 표면 조도값의 1.5배 이하의 변화량이 됨이 TFT의 스위칭 특성 등을 고려한 접속 신뢰성을 충분히 확보할 수 있는 것으로 생각된다. 또, 본원 발명에서는, 직접 접합에 있어서의 반도체층의 표면 상태 변화에 관하여, 그 표면 상태를 특정할 때에 표면 조도 Rz를 채용하고 있지만, JIS B0601 등에 기재되어 있는 표면 성상 파라메타, 예를 들면, 표면 조도 Ra(산술 평균 조도) 등의 파라메타를 채용할 수도 있다.
그리고, 본원 발명자들은 Al계 합금 배선 재료가 투명 전극층이나 반도체층과 직접 접합된 구조를 갖는 표시 디바이스의 소자 구조에 관하여, 직접 접합했을 때의 컨택트 저항값의 증가나 접합 불량을 발생시키는 요인으로서, Al계 합금막의 표면 조도 Ra에 대해서 연구한 바, 반도체층 및/또는 투명 전극층과 직접 접합되는 상기 배선 회로를 구성하는 Al-Ni-B 합금 배선 재료에 의해 형성된 Al-Ni-B 합금막의 표면 조도 Ra가 2.0Å∼20.0Å인 것이 바람직함을 알아냈다. 본원 발명의 Al계 합금 배선 재료에 의해 형성된 Al-Ni-B 합금막의 표면 조도 Ra가 2.0Å 미만이면, 투명 전극층을 직접 접합했을 때에 그 접합 강도가 낮아지고, 한편, 20.0Å을 초과하면, 컨택트 저항값이 커지는 경향이 현저하게 됨이 인정되었다. 또, 이 표면 조도 Ra라 함은, 성막 후에 있어서의 Al-Ni-B 합금막의 표면의 조도를 말한다. 표시 디바이스의 제조 방법에 따라서는, 성막된 Al-Ni-B 합금막에는, 스태거(stagger) 구조의 경우는 반도체층, 혹은 역스태거 구조의 경우는 투명 전극층이 더욱 성막되는 구조가 된다. 또, 이 표면 조도 Ra는 원자간력 현미경(AFM : Atomic Force Microscope)에 의해 비접촉 측정을 행하여, JIS B0601-1982에 준거해서 Ra를 산출한 것이다.
본원 발명의 Al-Ni-B 합금 배선 재료에 의해 형성된 Al-Ni-B 합금막에 관해서는, 그 막두께가 1000Å∼3000Å인 것이 바람직한 것이다. Al-Ni-B 합금막 두께가 1000Å 미만이면, 배선 회로를 형성했을 때의 실효 저항값이 실용적 레벨을 만족하기가 곤란하게 되고, 3000Å을 초과하면 Al-Ni-B 합금막 위에 적층하는 상층의 커버리지가 불균일해지므로, 실용적인 소자 구조를 형성하기가 곤란하게 되는 경향이 있기 때문이다.
더우기, 본원 발명자들의 연구에 의하면, 본원 발명의 Al-Ni-B 합금 배선 재료에 의해 형성된 배선 회로층에서는, 소자를 구성했을 때의 배선 회로층 중에 분산 석출하는 석출물이 편석함이 없이 균일하게 분산되고 있음을 알아냈다.
본원 발명자들의 연구에서는, 종래 제창되어 있는 Al계 합금 배선 재료의 특정 조성에 있어서는 배선 회로 중에 석출하는 화합물, 소위 금속간 화합물이 편석하는 경향이 있음을 확인하고 있다. 예를 들면, 상기 특허 문헌 2에 개시된 Nd을 함유하는 Al-Ni-Nd 합금 배선 재료에서는, 소자를 형성했을 때의 열처리에 의해, 배선 회로층 중의 석출물이 편석하는 경향을 나타낸다(도 5 참조).
이와 같이, 배선 회로층 중에 석출물의 편석이 발생하면, 배선 회로층과의 접합 위치에 따라서는 직접 접합에 있어서의 접합 특성이 양호해지지 않음이 우려된다. 즉, 배선 회로층 중에 석출하는 금속간 화합물이 직접 접합에 있어서의 접합 저항 등에 영향을 주므로, 투명 전극층이나 반도체층이 배선 회로층의 편석이 생기고 있는 부분에 직접 접합될 경우와, 편석이 없는 부분에 직접 접합될 경우에서는, 그 접합 특성에 차이가 생기게 된다. 또한, Al계 합금 배선 재료에 의해 성막한 박막을 에칭해서 배선 회로를 형성할 경우, 편석이 생긴 부분과 편석이 없는 부분과의 에칭 속도가 다르므로, 적정한 형상의 배선 회로를 형성할 수 없는 경우도 생긴다.
한편, 본원 발명의 Al-Ni-B 합금 배선 재료에 의해 형성된 배선 회로층에서는, 소자를 구성했을 때에, Ni 화합물이 분산 석출하고, 이 Ni 화합물이 배선 회로층 단면에 있어서의 배선 회로층 두께 방향과 직교하는 선분상에서, 그 존재율이 배선 회로층의 두께 방향으로 25%∼45%로 된다. 즉, 배선 회로층의 두께 전체에 있어서 Ni 화합물이 편석하는 경향을 나타내지 않는다(도 6 참조). 그 때문에, 상술한 Al-Ni-Nd 합금 배선 재료와 같이, 투명 전극층이나 반도체층을 직접 접합시키는 장소를 특정할 필요가 없고, 또한, 적정한 회로 형상의 배선 회로를 에칭에 의해 확실히 형성할 수 있게 된다.
본원 발명에 따른 Al-Ni-B 합금 배선 재료에 의해 형성된 배선 회로층 중에 분산 석출하는 Ni 화합물은 주로 Al3Ni상의 금속간 화합물이다. 본 발명자들이 Ni 화합물을 조사한 결과, 배선 회로 표면을 주사 전자 현미경(SEM)에 의해 관찰했을 경우, 크기 20nm∼160nm 직경의 것이 존재하고, 각 관찰 시야에서의 평균 입경으로서는 80nm∼140nm인 것이 확인되었다. 또한, 그 Ni 화합물이 관찰 시야를 차지하는 면적비는 5∼20%이며, 그 Ni 화합물의 밀도는 1000개/100㎛2∼5000개/100㎛2이었다. 또한, 배선 회로층 단면을 투과 전자 현미경(TEM)에 의해 관찰했을 경우, Ni 화합물의 크기는 배선 회로층 두께 200nm에 대하여 10%∼80%의 직경의 것이고, 각 Ni 화합물의 상호 간격은 10nm∼150mn의 거리가 있었다.
상기한 본원 발명에 따른 Al-Ni-B 합금 배선 재료에 의해, 표시 디스플레이의 소자를 제조할 경우에는, 니켈 함유량을 니켈의 원자 백분율 Xat%라 하고, 붕소 함유량을 붕소의 원자 백분율 Yat%라 했을 경우, 상기 식(1)∼(4)의 각 식을 만족하는 영역의 범위 내에 있고, 잔부가 알루미늄인 스퍼터링 타겟을 사용함이 바람직하다. 특히, 상기 (1)∼(4)식을 만족하는 범위 중, 니켈 함유량이 4.0at%∼6.0at%이고, 붕소 함유량이 0.20at%∼0.80at%인 스퍼터링 타겟이면, 반도체층과의 직접 접합에 극히 적합한 배선 회로를 용이하게 실현할 수 있다. 이와 같은 조성의 스퍼터링 타겟을 사용할 경우, 스퍼터링시의 성막 조건에 다소 좌우될 수도 있지만, 타겟 조성과 거의 같은 조성의 Al-Ni-B 합금 박막을 용이하게 형성할 수 있다.
또, 본원 발명에 따른 Al-Ni-B 합금 배선 재료는 상기한 바와 같이 스퍼터링법에 의해 성막함이 실용적으로 바람직하지만, 이외의 다른 방법을 채용해도 좋다. 예를 들면, 증착법, 스프레이 포밍법 등의 건식법에 의해도 좋고, 본원 발명의 Al-Ni-B 합금 조성으로 이루어지는 합금 입자를 배선 재료로서 사용하여, 에어로졸 디 포지션법으로 배선 회로를 형성하는 것이나, 잉크젯법에 의해 배선 회로를 형성하는 것 등을 들 수 있다.
도 1은 TFT 개략단면도.
도 2는 Si 확산 내열성 평가의 광학 현미경사진.
도 3은 Si 확산 내열성 평가의 광학 현미경사진.
도 4는 ITO(IZO) 전극층과 합금 전극층을 크로스해서 적층한 시험 샘플 개략사시도.
도 5는 Al-2.0at%Ni-1.0at%Nd 합금의 경우의 TEM 관찰 사진의 개략도.
도 6은 Al-5.0at%Ni-0.4at%B 합금의 경우의 TEM 관찰 사진의 개략도.
도 7은 Ni 화합물의 존재율의 측정 그래프.
[발명을 실시하기 위한 최량의 형태]
이하, 본원 발명에서의 최량의 실시 형태에 대해서 설명한다.
제1 실시 형태 : 본 실시 형태에서는, 표 1에 나타내는 실시예 및 비교예의 각 조성의 Al-Ni-B 합금 배선 재료에 대해서 스퍼터링에 의해 막 형성하고, 그 막의 특성 평가를 행했다. 스퍼터링 타겟은 알루미늄에, 표 1 기재의 각 조성의 금속을 혼합하고, 진공 중에서 용해 교반한 후, 불활성 가스 분위기 중에서 주조한 후, 얻어진 잉곳(ingot)을 압연, 성형 가공을 하고, 스퍼터링에 쓰이는 표면을 평면 가공해서 제조한 것을 사용했다. 표 1 기재의 각 조성에 있어서의 막의 특성 평가는 반도체층과 직접 접합했을 때의 Si 확산 내열성, 막의 비저항, 막의 350℃ 내열성, 투명 전극층과 직접 접합했을 때의 ITO 접합성 및 IZO 접합성에 대해서 행했다. 그 결과를 표 1 및 표 2에 나타낸다.
[표 1]
Figure 112007027407179-pct00001
[표 2]
Figure 112007027407179-pct00002
이하에 각 특성 평가의 측정 조건에 대해서 설명한다.
Si 확산 내열성 : 이 특성의 평가 샘플로는, 유리 기판 위에 n+-Si 반도체층(300Å)을 CVD에 의해 형성하고, 그 반도체층 위에 스퍼터링(마그네트론·스퍼터링 장치, 투입 전력 3.0Watt/cm2, 아르곤 가스 유량 100sccm, 아르곤 압력 0.5Pa)에 의해, 표 1에 나타내는 각 조성막(2000Å)을 형성한 것을 사용했다. 그리고, 평가 샘플을 150∼350℃의 온도역에서 10℃마다 열처리 온도를 설정하고, 질소 가스 분위기중 30분간의 열처리를 행한 후, 인산계 Al 에칭액(간토가가꾸(주)사제, 액체 온도 32℃의 Al 혼산 에천트(etchant)/조성(용량비) 인산 : 옥살산 : 아세트산 : 물=16 : 1 : 2 : 1)에 10분간 침지시킴으로써, 상층에 형성한 각 조성막만을 용해하여, 반도체층을 노출시켰다. 이 노출한 반도체층 표면을 광학 현미경(200배)으로 관찰하여, Si와 Al과의 상호 확산이 생기고 있는지를 조사했다.
도 2 및 도 3에는, 노출한 반도체층 표면에서의 대표적인 광학 현미경 사진을 나타낸다. 도 2는 상호 확산이 전혀 인정되지 않는 반도체층 표면이며, 도 3은 상호 확산의 흔적(사진 중의 흑점)이 인정된 것이다. Si 확산 내열성은 도 3과 같은 흑점이 인정된 샘플을 불량으로 하고, 도 2와 같이 상호 확산이 전혀 인정되지 않은 샘플 중, 가장 높은 열처리 온도값을 Si 확산 내열성의 평가의 지표값으로 해서 표 2에 기재했다.
막의 비저항 : 표 1 기재의 각 조성막의 비저항값은 유리 기판 위에 스퍼터링(조건은 상기와 같음)에 의해 단막(두께 약 0.3㎛)을 형성하고, 질소 가스 분위기중, 300℃, 30분간의 열처리를 행한 후, 4단자 저항 측정 장치에 의해 측정했다.
350℃ 내열성 : 표 1 기재의 각 조성막의 내열성은 유리 기판 위에 스퍼터링(조건은 상기와 같음)에 의해 단막(두께 약 0.3㎛)을 형성하고, 질소 가스 분위기중, 100℃∼400℃ 범위의 온도로, 30분간의 열처리후, 주사형 전자 현미경(SEM : 1만배)으로 막 표면을 관찰하여 행했다. 또한, 이 SEM 관찰은 각 관찰 시료에 대해서 관찰 범위 10㎛×8㎛를 5시야 확인하도록 했다. 그리고, 350℃ 내열성의 평가는 350℃, 30분간의 열처리에 있어서, 관찰 표면에 직경 0.1㎛ 이상의 돌기물(힐록)이 확인되었는지, 혹은 관찰 표면에 웅덩이상 부분(직경 0.3㎛∼0.5㎛)으로 된 딤플이 4개 이상 확인된 것을 ×로 했다. 돌기물이 전혀 없고, 딤플이 3개 이하인 것을 ○로 했다.
ITO 접합성 : 이 ITO 접합성은 도 4의 개략사시도에 나타낸 바와 같이 유리 기판 위에 ITO(In2O3-10wt%SnO2) 전극층(1000Å 두께, 회로 폭 10㎛)을 형성하고, 그 위에 각각 조성막층(2000Å 두께, 회로 폭 10㎛)을 크로스하도록 형성한 시험 샘플(켈빈 소자)을 사용해서 평가했다.
이 시험 샘플의 제작은 우선, 유리 기판 위에, 상기 조성의 각 Al계 합금 타겟을 사용하여, 상기 스퍼터링 조건으로, 두께 2000Å의 Al계 합금막을 형성했다. 이 때의 스퍼터링시의 기판 온도에 대해서는, 표 6에 나타낸 바와 같이 설정해서 각 성막을 행했다. 그리고, 각 Al계 합금막 표면에 레지스트(OFPR800 : 토쿄오카고교(주))를 피복하고, 10㎛폭 회로 형성용 패턴 필름을 배치해서 노광 처리를 하 고, 농도 2.38%, 액체 온도 23℃의 테트라메틸암모늄히드로옥사이드를 함유하는 알칼리 현상액(이하, TMAH 현상액이라 한다)으로 현상 처리를 했다. 현상 처리후, 인산계 혼산 에칭액(간토가가꾸(주)사제)에 의해 회로 형성을 행하고, 디메틸술폭시드(이하 DMSO라 한다) 박리액에 의해 레지스트의 제거를 행하고, 10㎛폭의 Al계 합금막 회로를 형성했다.
그리고, 10㎛폭의 Al계 합금막 회로를 형성한 기판을 순수(純水) 세정, 건조 처리를 행하고, 그 표면에 SiNx의 절연층(두께 4200Å)을 형성했다. 이 절연층의 성막은 스퍼터링 장치를 사용하여, 투입 전력 RF 3.0Watt/cm2, 아르곤 가스 유량 90sccm, 질소 가스 유량 10sccm, 압력 0.5Pa, 기판 온도 300℃의 스퍼터 조건에 의해 행했다.
이어서, 절연층 표면에 포지티브형 레지스트(토쿄오카고교(주)사제 : U7R-970)를 피복하고, 10㎛×10㎛의 컨택트 홀 개구용 패턴 필름을 배치해서 노광 처리를 하고, TMAH 현상액에 의해 현상 처리를 했다. 그리고, CF4의 건식 에칭 가스를 사용하여, 컨택트 홀을 형성했다. 컨택트 홀 형성 조건은 CF4 가스 유량 50sccm, 산소 가스 유량 5sccm, 압력 4.0Pa, 출력 150W로 했다.
상기한 DMSO 박리액에 의해 레지스트의 박리 처리를 행했다. 그리고, 이소프로필알코올을 사용해서 잔존 박리액을 제거한 후, 세척, 건조 처리를 행했다. 이 레지스트의 박리 처리가 종료한 각 샘플에 대하여, ITO타겟(조성 In2O3- 10wt%SnO2)을 사용하여, 컨택트 홀내 및 그 주위에 ITO의 투명 전극층을 형성했다. 투명 전극층의 형성은 스퍼터링(기판 온도 70℃, 투입 전력 1.8Watt/cm2, 아르곤 가스 유량 80sccm, 산소 가스 유량 0.7sccm, 압력 0.37Pa)을 행하여, 두께 1000Å의 ITO막을 형성했다.
이 ITO막 표면에 레지스트(토쿄오카고교(주)사제 : OFPR800)를 피복하고, 패턴 필름을 배치해서 노광 처리를 하고, TMAH 현상액으로 현상 처리를 하여, 옥살산계 혼산 에칭액(간토가가꾸(주)사제 : ITO 05N)에 의해 10㎛폭 회로의 형성을 행했다. ITO막 회로 형성 후, DMSO 박리액에 의해 레지스트를 제거했다.
이상과 같은 제작 방법에 의해 얻어진 각 시험 샘플을 대기 분위기중, 250℃, 30분간의 열처리를 행한 후, 도 4에 나타내는 시험 샘플의 화살표 부분의 단자부로부터 연속 통전(3mA)을 해서 저항을 측정했다. 이 때의 저항 측정 조건은 85℃의 대기 분위기 중에서의 소위 수명 가속 시험 조건으로 행했다. 그리고, 이 수명 가속 시험 조건하, 각 시험 샘플에서, 측정 개시에 있어서의 초기 저항값의 100배 이상의 저항값으로 변화된 시간(고장 시간)을 조사했다. 이 수명 가속 시험 조건에서 250시간을 초과해도 고장나지 않은 시험 샘플을 평가 ○로 했다. 또한, 수명 가속 시험 조건하, 250시간 이하에서 고장난 시험 샘플을 평가 ×로 했다. 또한, 상기한 수명 가속 시험에 대해서는, JIS C5003 : 1974, 참조 문헌(저서명「신뢰성 가속 시험의 효율적인 진행 방법과 그 실제」 : 카누마 요지 편저, 발행소 일본 테크노 센터(주))에 준거한 것이다.
IZO 접합성 : 이 IZO 접합성은 상기 ITO 접합성 평가와 마찬가지로 IZO(In2O3-10.7wt%ZnO : 1000Å 두께, 회로 폭 50㎛) 전극층 위에, 각 Al계 합금막층(2000Å두께, 회로 폭 50㎛)을 크로스하도록 형성한 시험 샘플(켈빈 소자)을 사용해서 평가했다. 시험 샘플의 제작 조건은 상기 ITO 접합성과 같이 했다. 이 시험 샘플을 상기 ITO 접합성의 경우와 같은 수명 가속 시험 조건에 의해 저항을 측정하고, 그 수명 가속 시험 결과로부터 IZO 접합성 평가를 행했다. 평가 기준도 상기 ITO 접합성과 같이 했다.
표 1에 나타낸 바와 같이, 본원 발명에 관한 각 실시예의 Al-Ni-B 합금 배선 재료에서는, 비저항값이 10μΩ·cm 이하이고, 본원 발명의 조성 범위를 벗어나는 비교예 9, 비교예 11, 비교예 12에 대해서는, 10μΩ·cm를 초과하는 비저항값이었다. 또한, 표 2에 나타낸 바와 같이, 각 실시예의 Al-Ni-B 합금 배선 재료에서는, Si 확산 내열성은 240℃ 이상이며, 330℃의 고온에 있어서도, 접합 계면에 Al과 Si의 상호 확산이 인정되지 않는 것이 존재했다. 그리고, 표 2에 나타낸 바와 같이, 각 실시예의 Al-Ni-B 합금 배선 재료에서는, ITO 및 IZO의 투명 전극층과의 직접 접합도 가능함이 확인되었다. 또, 이 Si 확산 내열성은 실용상 200℃ 이상의 열처리에서 발생하지 않음이 바람직하고, CVD에 의해 절연층을 형성할 때에 가해지는 열이력을 고려하면, 240℃∼300℃의 고온역에서도 변질층이 생기지 않음이 바람직하다. 또한, 소자의 제조 공정에서의 각 열이력이 가해지는 제조 조건의 적용 범위에 여유를 갖게 하기 위해서는, 330℃ 이상에서의 Si 확산 내열성을 구비함이 바 람직한 것이다.
한편, 비교예 1∼3의 경우, 비저항 이외의 특성이 모두 실용상 불충분함이 확인되었다. 또한, Al-Ni합금의 비교예 4 및 5에서는, 투명 전극층과의 접합 특성은 양호하지만, 내열성 및 Si 확산 내열성에 있어서 불충분한 특성이며, Ni의 함유량이 높은 비교예 6에서는, 막비저항이 10μΩ·cm를 초과하는 것이 되었다. 그리고, 본원 발명의 조성 범위외가 되는 비교예 7∼12의 경우, ITO의 직접 접합에 문제가 있거나(비교예7), Si 확산 내열성이 200℃ 이하이거나(비교예 8, 비교예 10), 비저항값이 10μΩ·cm를 초과하여(비교예 9, 비교예 11, 비교예 12), 종합적으로 만족할 수 있는 막특성이라고는 할 수 없었다. 또한, 니켈 대신에 실리콘(Si)을 함유한 비교예 13에서는, Si 확산 내열성 뿐만 아니라, 투명 전극층과의 접합성도 나빠지는 결과가 되었다. 또한, 본원 출원인이 제안한 종래의 Al-Ni-C 합금 배선 재료(비교예 14, 비교예 15)에서는, 투명 전극층과의 접합성은 문제없지만, 내열성 및 Si 확산 내열성에 있어서 불충분한 특성인 것이 확인되었다.
제2 실시 형태 : 이 제2 실시 형태에서는, 본원 발명에 따른 Al-Ni-B 합금 배선 재료의 조성 범위에 관하여, 막의 내열성 및 반도체층의 접합 특성의 관계를 더욱 상세히 검토한 결과에 대해서 설명한다. 표 3∼표 5에는, 니켈 함유량 및 붕소 함유량을 변화시켰을 때의, 막의 비저항값, 막의 딤플 발생률, 반도체층과 직접 접합했을 때의 변질층의 발생 상황 및 반도체층 표면의 조도 변화량을 조사한 결과를 나타내고 있다.
[표 3]
Figure 112007027407179-pct00003
[표 4]
Figure 112007027407179-pct00004
[표 5]
Figure 112007027407179-pct00005
표 3에는, 각 조성에 있어서의 막의 비저항값 및 딤플 발생률을 나타내고 있다. 막의 비저항값의 측정 조건은 상기 제1 실시 형태와 같다. 또한, 딤플 발생률은 상기 제1 실시 형태에서의 내열성 평가와 같은 조건으로, 열처리 온도 350℃, 400℃로 한 각 평가 샘플을 SEM 관찰해서 얻어진 결과이다. 단, 이 제2 실시 형태에서의 내열성 평가는 상기 제1 실시 형태의 내열성 평가보다도, 더욱 상세한 검토를 하기 위해서, 딤플의 발생률을 조사했다. 이 딤플 발생률은 관찰 표면에 웅덩이상 부분(직경 0.3㎛∼0.5㎛)으로 된 딤플을 검출하고, 그 크기 및 개수로 딤플이 차지하는 면적을 산출하고, 관찰 면적에 대한 비율을 구한 면적 비율로 대체한 값이다. 이 딤플 면적의 계산에 대해서는, 관찰 표면에 존재하는 웅덩이상 부분을 화상 해석에 의해 2치화하여, 그 웅덩이상 부분을 원으로 근사하여 행했다. 또, 이 딤플의 깊이는 몇개의 딤플을 측정한 바, 약 100Å이었다. 또한, 표 3에 나타 내는 딤플 발생률의 값은 각 관찰 시료에 관한 관찰 범위 10㎛×8㎛의 5시야에서의 평균값을 나타내고 있다.
표 3의 비저항값의 결과로부터, 니켈이 6.0at% 이하이고, 붕소가 0.80at% 이하이면, 5μΩ·cm 이하가 됨이 판명되었다. 또한, 표 3의 딤플 발생률의 결과로부터 알 수 있는 바와 같이, 열처리 온도가 높을수록 그 발생률이 커지는 경향이 있고, 또한, 니켈이 많을수록 발생률이 작아지는 경향이 인정되었다. 그리고, 붕소가 증가하면, 딤플의 발생률이 커지는 경향이 인정되었다. 이 표 3의 결과로부터, 350℃, 30분간의 열처리에 있어서, 딤플 발생률을 1.6% 이하로 하기 위해서는, 니켈이 4.0at% 이상이고, 붕소가 0.80at% 이하이면 좋음이 판명되었다.
다음으로, 표 4에 나타내는 접합 계면에서의 변질층의 발생 조사의 결과에 대해서 설명한다. 이 변질층 조사는 상기 제1 실시 형태에서 설명한 Si 확산 내열성의 평가와 같은 조건으로 작성한 평가 샘플을 사용했다. 구체적으로는, 유리 기판 위에 n+-Si 반도체층(300Å)을 CVD에 의해 형성하고, 그 반도체층 위에 스퍼터링(마그네트론·스퍼터링 장치, 투입 전력 3.0Watt/cm2, 아르곤 가스 유량 100sccm, 아르곤 압력 0.5Pa)에 의해, 표 4 기재의 각 조성의 Al-Ni-B 합금막(2000Å)을 형성한 것을 사용했다. 그리고, 이 평가 샘플을 300, 330, 350℃의 각 온도로, 질소 가스 분위기중 30분간의 열처리를 행한 후, 상술한 인산계 Al 에칭액을 사용하여, 상층에 형성한 Al계 합금막만을 용해하여, 반도체층을 노출시켰다. 이 노출한 반도체층 표면을 광학 현미경(200배)으로 관찰하고, 도 3에 나타낸 흑점으로 된 변질 부분의 존재나, 혹은 반도체층 표면의 변색이나 거칠음의 상태를 확인했다. 표 4에서는, Si와 Al의 상호 확산에 의해 다수 흑점이 인정된 것을 평가 ×, 몇개 이하의 흑점의 존재 혹은 흑점은 인정되지 않지만 관찰 표면의 변색이나, 거친 상태가 인정된 것을 평가 △, 관찰 표면에 흑점이 전혀 없고, 변색이나 거친 표면 상태가 인정되지 않은 것을 평가 ○로 했다.
그리고, 표 5에는, 상기 변질층 조사에 따라, 반도체층의 표면 상태 변화를 조사한 결과를 나타내고 있다. 이 반도체층의 표면 상태 변화는 반도체층의 표면 조도를 측정함으로써 행했다. 구체적으로는, 유리 기판 위에 n+-Si 반도체층(300Å)을 형성한 직후의 표면 조도(이하, as-depo 조도라 한다)와, 상기 변질층 조사의 평가 샘플이 노출한 반도체층의 표면 조도(이하, 직접 접합 조도라 한다)를, 각각 측정하고, (직접 접합 조도값)/(as-depo 조도값)을 산출했다. 즉, 표 5에 나타내는 조도 변화량의 수치가 1보다도 클수록, 직접 접합을 해서 열처리한 후의 반도체층의 표면 상태가 거칠어 있음을 나타낸다. 또, 반도체층의 표면 조도 측정에는, 단차·표면 조도·미세 형상 측정 장치(KLA Tencor사제 : P-15형)를 사용하여, JIS B0601 : 1994에 준해서 10점 평균 조도 Rz를 구했다.
표 4의 결과로부터, 니켈이 많아질수록, 변질층의 발생을 억제할 수 있는 경향이 인정되었다. 또한, 330℃의 열처리의 경우, 니켈이 4.0∼6.0at%이고, 붕소가 0.20∼0.80at%이면, 변질층의 발생이 특히 억제되어 있음이 판명되었다. 또한, 니켈이 4.0∼6.0at%이고, 붕소가 0.30∼0.50at%이면, 350℃의 고온에서도, 변질층이 발생하지 않는 경향이 인정되었다.
그리고, 표 5의 조도 변화량에 대해서는, 표 3의 딤플 발생율의 결과와 거의 상관하는 경향을 나타냄이 판명되었다. 이 표 5의 조도 변화량의 결과로부터, 직접 접합후 330℃의 열처리에 의해서도, 반도체층의 접합 표면이 심하게 거친 상태가 되지 않는, 즉, as-depo 조도값의 1.5배 이내의 변화량인 조성 범위는 니켈이 4.0∼6.0at%, 붕소가 0.20∼0.60at%임을 알 수 있었다.
제3 실시 형태 : 이 제3 실시 형태에서는, 스퍼터링에 의해 성막했을 때의 표면 조도의 조사 결과에 대해서 설명한다. 이 제3 실시 형태에서는, 본원 발명에 따른 Al-Ni-B 합금 배선 재료 중 Al-5.0at%Ni-0.4at%B의 조성(실시예 15)의 Al-Ni-B 합금막과, 비교를 위한 순 Al막(상기 제1 실시 형태와 같이 비교예 1이라 한다), Al-2.0at%Nd 합금막(비교예 16)에 대해서 조사를 행했다.
우선, 실시예 15 및 비교예 1, 비교예 16에 관한 성막 조건은 유리 기판(코닝사제 : #1737) 위에, 상기 조성의 각 Al계 합금 타겟을 사용하여, 스퍼터링 조건, 투입 전력 3.0Watt/cm2, 아르곤 가스 유량 100sccm, 아르곤 압력 0.5Pa로 해서 마그네트론·스퍼터링장치(톳키사제 : 멀티챔버 타입 스퍼터 장치 MSL464)를 사용하여, 두께 2000Å의 각 합금막을 형성했다. 또한, 스퍼터링시의 기판 온도에 대해서는, 표 6에 나타낸 바와 같이 설정해서 성막을 행했다.
그리고, 표 6에 나타내는 각 합금막의 표면 조도 Ra의 측정을 행했다. 이 표면 조도 측정에는, 원자간력 현미경(세이코 인스트루먼트(주)제 : SPI-3800N)을 사용하여, 산술 평균 조도 Ra(JIS B0601-1982)을 구했다. 또한, 이 측정은 각 합금막 표면의 5군데를 측정해서 그 평균값을 산출했다. 그 결과를 표 6에 나타낸다. 표 6중, 실시예 15-1∼3은 기판 온도 100℃∼250℃에 있어서의 Al-5.0at%Ni-0.4at%B 합금막의 결과를 나타내고 있다. 또한, 이 표 6에서는, 기판 온도가 실온에서의 Al-5.0at%Ni-0.4at%B 합금막의 결과를 비교예 17로 하고, 기판 온도가 300℃에 있어서의 Al-5.0at%Ni-0.4at%B 합금막의 결과를 비교예 18로 하고 있다. 그리고, 비교예 1은 순 Al막, 비교예 16은 Al-2.0at%Nd 합금막의 결과를 나타내고 있다. 또, 유리 기판 표면의 평균 표면 조도값(Ra)은 1.8Å이었다.
[표 6]
Figure 112007027407179-pct00006
표 6의 결과로부터, Al-Ni-B 합금막의 표면 조도는 기판 온도에 따라 변화함이 확인되었다. 또한, 비교예 1의 순 Al막에서는 상당히 거친 표면 상태가 되고, 비교예 16의 Al-2.0at%Nd 합금막에서는 기판 온도가 100℃ 정도이어도, Ra 20Å을 초과하는 거친 표면 상태이었다.
다음으로, 투명 전극층과의 직접 접합에 있어서의 컨택트 저항값 및 그 접합 강도를 조사한 결과에 대해서 설명한다. 우선, 컨택트 저항값 측정에 대해서 설명한다. 상기 표면 조도 측정에서 설명한 바와 같이, 유리 기판 위에, 상기 조성의 각 Al계 합금 타겟을 사용하여, 상기 스퍼터링 조건에서, 두께 2000Å의 Al계 합금막을 형성했다. 이 때의 스퍼터링시의 기판 온도에 대해서는, 표 6에 나타내는 온도에서 각 성막을 행했다. 그리고, 각 Al계 합금막 표면에 레지스트(OFPR800 : 토쿄오카고교(주))를 피복하고, 20㎛폭 회로 형성용 패턴 필름을 배치해서 노광 처리를 하고, 상기 제1 실시 형태에서 설명한 TMAH 현상액으로 현상 처리를 했다. 현상 처리후, 상기 제1 실시 형태에서 설명한 인산계 혼산 에칭액에 의해 회로 형성을 행하고, DMSO 박리액에 의해 레지스트의 제거를 행하여, 20㎛폭의 Al계 합금막 회로를 형성했다.
그리고, 20㎛폭의 Al계 합금막 회로를 형성한 기판을 순수 세정, 건조 처리를 행하고, 그 표면에 SiNx의 절연층(두께4200Å)을 형성했다. 이 절연층의 성막은 스퍼터링 장치를 사용하여, 투입 전력 RF 3.0Watt/cm2, 아르곤 가스 유량 90sccm, 질소 가스 유량 10sccm, 압력 0.5Pa, 기판 온도 300℃의 스퍼터 조건에 의해 행했다
이어서, 절연층 표면에 포지티브형 레지스트(토쿄오카고교(주)사제 : TFR-970)를 피복하고, 10㎛×10㎛의 컨택트 홀 개구용 패턴 필름을 배치해서 노광 처리를 하고, TMAH 현상액에 의해 현상 처리를 했다. 그리고, CF4의 건식 에칭 가스를 사용하여, 컨택트 홀을 형성했다. 컨택트 홀 형성 조건은 CF4 가스 유량 50sccm, 산소 가스 유량 5sccm, 압력 4.0Pa, 출력 150W로 했다.
그 후, DMSO 박리액에 의해 레지스트의 박리 처리를 행했다. 그리고, 이소 프로필알코올을 사용해서 잔존 박리액을 제거한 후, 세척, 건조 처리를 행했다. 이 레지스트의 박리 처리가 종료한 각 샘플에 대하여, ITO타겟(조성 In2O3-10wt%SnO2)을 사용하여, 컨택트 홀내 및 그 주위에 ITO의 투명 전극층을 형성했다. 투명 전극층의 형성은 스퍼터링(기판 온도 70℃, 투입 전력 1.8Watt/cm2, 아르곤 가스 유량 80sccm, 산소 가스 유량 0.7sccm, 압력 0.37Pa)을 행하여, 두께 1000Å의 ITO막을 형성했다.
이 ITO막 표면에 레지스트(토쿄오카고교(주)사제 : OFPR800)를 피복하고, 패턴 필름을 배치해서 노광 처리를 하고, TMAH 현상액으로 현상 처리를 하여, 옥살산계 혼산 에칭액(간토가가꾸(주)사제 : ITO 05N)에 의해 20㎛폭 회로의 형성을 행했다. ITO막 회로 형성 후, DMSO 박리액에 의해 레지스트를 제거했다.
이상과 같은 순서에 의해, 컨택트 홀을 형성하고, 컨택트 홀을 거쳐 Al계 합금막과 투명 전극층이 직접 접합된 평가 샘플에 대해서, 그 컨택트 저항값을 측정했다. 이 컨택트 저항값의 측정법은 도 4에 나타내는 바와 같은 4단자법에 의거해서, 평가 샘플의 소자를 대기중, 250℃, 30min의 어닐링 처리후, 각 평가 샘플의 저항값 측정을 행했다. 이 컨택트 저항값의 측정 결과를 표 7에 나타낸다. 또, 도 4에 나타내는 4단자법은 열처리 후의 평가 샘플의 단자 부분으로부터 100μA를 통전하여, 그 저항을 측정한 것이다.
이어서, 투명 전극층과의 직접 접합에 있어서의 접합 강도의 측정에 대해서 설명한다. 이 접합 강도에 대해서는, JIS C5012에 준거한 바둑판눈 시험에 의해 행했다. 상기 표면 조도 측정의 경우와 같이, 유리 기판 위에, 우선 앞서 각 Al계 합금막(2000Å)을 성막하고, 그 위에 ITO막(1000Å)을 적층했다. 성막 조건에 대해서는, 상기 스퍼터링 조건과 같다.
이와 같이 하여 제작한 각 평가 샘플에 대해서, 그 ITO막 표면측에서 커터를 사용하여, 한 변 5mm의 정방형이 40개 형성되도록, 격자 형상의 칼집을 형성했다(가로세로 5mm 정방형이 세로 4개(20mm)×가로 10개(50mm)). 그리고, 그 표면에 테이프를 붙히고, 그 후 테이프를 벗겨내어, 테이프 벗겨낸 후의 ITO막 표면에 마련한 격자 상태를 육안으로 확인했다. 40개의 정방형 중에서 막이 벗겨져 있는 부분의 면적을 측정하여, 40개의 정방형의 전면적에 대한 비율(박리율%)을 계산하여, 각 평가 샘플의 접합 강도를 평가했다. 박리율 0∼20%를 ○, 박리율 21∼60%를 △, 박리율 61∼100%를 ×로 했다. 이 접합 강도의 시험 결과를 표 7에 나타낸다.
[표 7]
Figure 112007027407179-pct00007
표 6 및 표 7의 결과로부터 알 수 있는 바와 같이, Al계 합금막의 표면 조도값이 커지면, 소자를 형성했을 때의 컨택트 저항값도 커지는 경향이 되지만, 접합 강도에 관해서는, 반대로, 조도값이 작아지면 그 강도가 저하하는 경향이 되었다. 이상의 결과로부터 컨택트 저항값이 200Ω 이하이고, 실용적인 접합 강도를 확보할 수 있는 표면 조도로서는, Ra 2.0Å∼20Å의 범위이고, 보다 바람직하게는 10Å∼20Å이라고 생각되었다.
제4 실시 형태 : 이 제4 실시 형태에서는, 본원 발명에 따른 Al-Ni-B 합금 배선 재료에 의해 형성한 배선 회로에 있어서의 석출물에 관해서 조사한 결과에 대해서 설명한다. 이 배선 회로 중의 석출물의 조사는 그 분산 상태를 해석함으로써 행했다.
여기서, 이 제4 실시 형태에서의 단면 관찰용 샘플의 제법에 대해서 설명한다. 이 단면 관찰용 샘플은 유리 기판 위에 두께 200nm의 Al-5.0at%Ni-0.4at%B 합금막, Al-2.0at%Ni-1.0at%Nd 합금막, Al-3.0at%Ni 합금막을 각각 스퍼터에 의해 형성하고, 각 합금막 위에 ITO막을 성막한 후, 대기중 250℃의 열처리를 행한 것을 사용했다. 도 5 및 도 6에는, Al-2.0at%Ni-1.0at%Nd 합금과 Al-5.0at%Ni-0.4at%B 합금의 경우에 있어서의 투과 전자 현미경(히타치세이사쿠쇼사제/H-9000℃EM : 배율 20만배)에 의해 배선 회로층(막) 단면을 관찰한 결과의 개략단면도를 나타내고 있다. 도 5 및 도 6의 부호 A는 ITO막, 부호 B는 유리 기판을 나타내고 있다.
다음으로, 상기한 TEM 관찰 사진으로부터 석출물의 분포 상태를 평가하는 방법에 대해서 설명한다. 도 6의 중앙대 부분이 배선 회로층을 나타내고 있고, 그 중에 분산되어 있는 것이 Ni 화합물(Al-Ni계의 금속간 화합물)을 나타내고 있다. Ni 화합물의 분포 상태는 이 단면개략도에서 나타낸 바와 같이 층 두께 방향에 직 교하는 선분이 Ni 화합물을 절단하는 합계 길이(l1+l2+l3+l4+l5+l6=Σl)를 측정하여, 그 선분 전체 길이(L)에 대한 비율(%)을 구하고, 이 값을 Ni 화합물의 존재율이라 했다. 또한, EDX 분석에 의해, Ni 화합물을 동정한 바, Al-5.0at%Ni-0.4at%B 합금 배선 재료의 경우에서는, 배선 회로층 중에 분산 석출하고 있는 것은 Al3Ni상의 금속간 화합물이었다. 그리고, Al-2.0at%Ni-1.0at%Nd 합금 배선 재료의 경우에서는, Al-Ni계, Al-Nd계, Al-Ni-Nd계의 금속간 화합물이 석출하고 있음이 판명되었다. 또한, 도 5의 개략도로 나타낸 바와 같이, Al-2.0at%Ni-1.0at%Nd 합금의 경우, 유리 기판측 쪽(부호 B)에 Al-Ni-Nd계의 금속간 화합물이 많이 편석하고 있음이 인정되었다. 한편, Al-5.0at%Ni-0.4at%B 합금의 경우에서는, 배선 회로층 중의 석출물인 Al3Ni상의 금속간 화합물은 특별히 편석함이 없이, 균일하게 분산되어 있음이 판명되었다.
도 7에는, 각 배선 회로층의 두께 방향에 있어서의 소정의 두께 위치에서의 Ni 화합물의 존재율을 조사한 결과를 나타내고 있다. 도 7에 나타낸 바와 같이, Al-2.0at%Ni-1.0at%Nd 합금의 경우에서는, Ni 화합물의 존재율이 유리 기판측(B)에서 ITO막면측(A)에 걸쳐 75%에서 0%까지 변화되고 있음이 판명되었다. 마찬가지로, Al-3.0at%Ni 합금 배선 재료에 관해서도, 마찬가지로, Ni 화합물의 존재율을 조사한 바, 그 존재율은 기판측에서 막면측에 걸쳐 40%로부터 0%까지 변화되고 있음이 판명되었다. 한편, 본원 발명에 따른 Al-5.0at%Ni-0.4at%B 합금 배선 재료의 경우에서는, Ni 화합물의 존재율은 기판측에서 막면측에 걸쳐서, 수치의 큰 격차가 없이, 약 25%∼45%의 범위 내이며, Ni 화합물의 편석이 없이, 균일하게 분산되고 있음이 판명되었다.
이상과 같이, 본원 발명에 따르면, Mo 등의 고융점 금속 재료로 이루어지는 캡층을 생략해도, ITO나 IZO 등의 투명 전극층과 직접 접합할 수 있는 동시에, 박막 트랜지스터의 n+-Si 등의 반도체층과도 직접 접합을 할 수 있는 배선 회로를 형성함이 가능해진다. 특히, 240℃를 초과하는 열 프로세스를 가했을 경우에 있어서, 본원 발명의 Al-Ni-B 합금 배선 재료로 이루어지는 배선 회로와 반도체층을 직접 접합한 접합 계면에서는, Al과 Si의 상호 확산이 억제된다.
더해서, 본원 발명에 따른 Al-Ni-B 합금 배선 재료는 내열성도 극히 양호하고, 그 비저항이 10μΩ·cm 이하로 낮기 때문에, 대화면화된 표시 디스플레이의 구성 재료로서 극히 적합하다. 이러므로, 본원 발명은 액정 디스플레이 등의 표시 디바이스의 제조에 있어서의 재료면, 설비면, 공정면의 모든 점에 있어서 비용 삭감을 가능하게 하고, 뛰어난 특성을 구비한 표시 디바이스를 실현 가능하게 하는 기술이다.

Claims (12)

  1. 알루미늄에 니켈과 붕소를 함유한 Al-Ni-B 합금 배선 재료에 있어서, 니켈 함유량을 니켈의 원자 백분율 Xat%라 하고, 붕소 함유량을 붕소의 원자 백분율 Yat%라 했을 경우, 식
    0.5≤X≤10.0
    0.05≤Y≤11.00
    Y+0.25X≥1.00
    Y+1.15X≤11.50
    의 각 식을 만족하는 영역의 범위 내에 있고, 잔부가 알루미늄인 것을 특징으로 하는 Al-Ni-B 합금 배선 재료.
  2. 제1항에 있어서,
    니켈 함유량이 4.0at% 이상이고, 붕소 함유량이 0.80at% 이하인 Al-Ni-B 합금 배선 재료.
  3. 제2항에 있어서,
    350℃, 30분간의 열처리후, 배선 재료 표면에 생기는, 직경이 0.3㎛ 내지 0.5㎛인 딤플의 발생률이 1.6% 이하인 Al-Ni-B 합금 배선 재료.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    니켈 함유량이 4.0at%∼6.0at%이고, 붕소 함유량이 0.20at%∼0.80at%인 Al-Ni-B 합금 배선 재료.
  5. 제4항에 있어서,
    비저항값이 5.0μΩ·cm 이하인 Al-Ni-B 합금 배선 재료.
  6. 제1항 내지 제3항 중 어느 한 항에 기재된 Al-Ni-B 합금 배선 재료에 의해 형성된 배선 회로층과, 반도체층과, 투명 전극층을 구비하는 표시 디바이스의 소자 구조로서,
    상기 배선 회로층이 반도체층에 직접 접합된 부분을 갖는 것을 특징으로 하는 표시 디바이스의 소자 구조.
  7. 제1항 내지 제3항 중 어느 한 항에 기재된 Al-Ni-B 합금 배선 재료에 의해 형성된 배선 회로층과, 반도체층과, 투명 전극층을 구비하는 표시 디바이스의 소자 구조로서,
    상기 배선 회로층이 투명 전극층에 직접 접합된 부분을 갖는 것을 특징으로 하는 표시 디바이스의 소자 구조.
  8. 제1항 내지 제3항 중 어느 한 항에 기재된 Al-Ni-B 합금 배선 재료에 의해 형성된 배선 회로층과, 반도체층과, 투명 전극층을 구비하고,
    상기 배선 회로층이 반도체층에 직접 접합된 부분을 갖는 동시에, 투명 전극층에 직접 접합된 부분을 갖는 것을 특징으로 하는 표시 디바이스의 소자 구조.
  9. 제6항에 있어서,
    직접 접합된 배선 회로층을 박리한 반도체층 표면의 표면 조도값(Rz)이 반도체층 형성 후의 반도체층 표면의 표면 조도값(Rz)의 1.5배 이하인 표시 디바이스의 소자 구조.
  10. 제1항 내지 제3항 중 어느 한 항에 기재된 Al-Ni-B 합금 배선 재료에 의해 형성된 배선 회로층과, 반도체층과, 투명 전극층을 구비하는 표시 디바이스의 소자 구조로서,
    반도체층 및/또는 투명 전극층과 직접 접합되는 상기 배선 회로층을 형성하는 Al-Ni-B 합금막의 표면 조도 Ra가 2.0Å∼20.0Å인 표시 디바이스의 소자 구조.
  11. 제1항 내지 제3항 중 어느 한 항에 기재된 Al-Ni-B 합금 배선 재료에 의해 형성된 배선 회로층과, 반도체층 또는 투명 전극층의 적어도 한쪽이 직접 접합되어 있는 표시 디바이스의 소자 구조로서,
    상기 배선 회로층에는, Ni 화합물이 분산 석출하여 있고,
    배선 회로층 단면에 있어서의 배선 회로층 두께 방향과 직교하는 선분상의 상기 Ni 화합물의 존재율이 배선 회로층 두께 방향으로 25%∼45%인 것을 특징으로 하는 표시 디바이스의 소자 구조.
  12. 제1항 내지 제3항 중 어느 한 항에 기재된 Al-Ni-B 합금 배선 재료로 이루어지는 배선 회로를 형성하기 위한 스퍼터링 타겟으로서,
    니켈 함유량을 니켈의 원자 백분율 Xat%라 하고, 붕소 함유량을 붕소의 원자 백분율 Yat%라 했을 경우, 식
    0.5≤X≤10.0
    0.05≤Y≤11.00
    Y+0.25X≥1.00
    Y+1.15X≤11.50
    의 각 식을 만족하는 영역의 범위 내에 있고, 잔부가 알루미늄인 것을 특징으로 하는 스퍼터링 타겟.
KR1020077008127A 2005-04-26 2006-03-30 Ａｌ-Ｎｉ-Ｂ 합금 배선 재료 및 그것을 사용한 소자 구조 KR100959579B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00128670 2005-04-26
JP2005128670 2005-04-26
PCT/JP2005/015697 WO2006117884A1 (ja) 2005-04-26 2005-08-30 Ａｌ－Ｎｉ－Ｂ合金配線材料及びそれを用いた素子構造
WOPCT/JP2005/015697 2005-08-30
JPJP-P-2005-00302871 2005-10-18
JPJP-P-2005-00302900 2005-10-18
JP2005302900 2005-10-18
JP2005302871A JP4657882B2 (ja) 2005-04-26 2005-10-18 表示デバイスの素子構造

Publications (2)

Publication Number Publication Date
KR20080000553A KR20080000553A (ko) 2008-01-02
KR100959579B1 true KR100959579B1 (ko) 2010-05-27

Family

ID=37307760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077008127A KR100959579B1 (ko) 2005-04-26 2006-03-30 Ａｌ-Ｎｉ-Ｂ 합금 배선 재료 및 그것을 사용한 소자 구조

Country Status (4)

Country Link
US (2) US7531904B2 (ko)
EP (1) EP1878809B1 (ko)
KR (1) KR100959579B1 (ko)
WO (1) WO2006117954A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531904B2 (en) * 2005-04-26 2009-05-12 Mitsui Mining & Smelting Co., Ltd. Al-Ni-B alloy wiring material and element structure using the same
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP4621645B2 (ja) * 2006-08-25 2011-01-26 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
WO2008047511A1 (fr) 2006-10-16 2008-04-24 Mitsui Mining & Smelting Co., Ltd. MATÉRIAU D'ALLIAGE Al-Ni-B POUR UN FILM RÉFLÉCHISSANT
KR20090031500A (ko) * 2007-03-28 2009-03-26 미쓰이 긴조꾸 고교 가부시키가이샤 Ａｌ-Ｎｉ-Ｂ계 합금 스퍼터링 타겟
KR101386194B1 (ko) * 2007-06-22 2014-04-18 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009076536A (ja) * 2007-09-19 2009-04-09 Mitsubishi Electric Corp Ａｌ合金膜、電子デバイス及び電気光学表示装置用アクティブマトリックス基板
US20110008640A1 (en) * 2008-03-31 2011-01-13 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Display device, process for producing the display device, and sputtering target
CN102084015A (zh) * 2008-07-07 2011-06-01 三井金属矿业株式会社 Al-Ni类合金布线电极材料
US20100244032A1 (en) * 2009-03-31 2010-09-30 Samsung Electronics Co., Ltd. Aluminum-nickel alloy wiring material, device for a thin film transistor and a thin film transistor substrate using the same, and method of manufacturing the thin film transistor substrate
CN102473732B (zh) 2009-07-27 2015-09-16 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
JP5547574B2 (ja) * 2009-10-23 2014-07-16 株式会社神戸製鋼所 Ａｌ基合金スパッタリングターゲット
US8729554B2 (en) 2011-04-27 2014-05-20 Chimei Innolux Corporation Top-emission organic light-emitting diode structure
JP2015133424A (ja) * 2014-01-14 2015-07-23 住友電工デバイス・イノベーション株式会社 電子部品の製造方法
KR102329426B1 (ko) * 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법
KR102329427B1 (ko) * 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053024A (ja) * 1999-08-11 2001-02-23 Hitachi Metals Ltd Ａｌ合金電極膜およびスパッタリング用ターゲット
JP2004214606A (ja) * 2002-12-19 2004-07-29 Kobe Steel Ltd 表示デバイスおよびその製法、ならびにスパッタリングターゲット

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5140313A (ja) * 1974-10-03 1976-04-05 Furukawa Electric Co Ltd Dohifukuaruminiumugokindotai
JP3038505B2 (ja) * 1991-03-26 2000-05-08 日本電信電話株式会社 薄膜形成法
JPH07224304A (ja) 1994-02-10 1995-08-22 Toyo Alum Kk ホウ素含有アルミニウム合金の製造方法
EP1553205B1 (en) * 1995-10-12 2017-01-25 Kabushiki Kaisha Toshiba Sputter target for forming thin film interconnector and thin film interconnector line
JP3755552B2 (ja) 1996-07-05 2006-03-15 株式会社日鉱マテリアルズ アルミニウムまたはアルミニウム合金スパッタリングターゲット
JPH10183337A (ja) * 1996-11-01 1998-07-14 Japan Energy Corp Ａｌ合金薄膜およびＡｌ合金スパッタリングターゲット
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JP2000294556A (ja) 1999-04-05 2000-10-20 Hitachi Metals Ltd ドライエッチング性に優れたＡｌ合金配線膜およびＡｌ合金配線膜形成用ターゲット
JP4405008B2 (ja) 1999-10-25 2010-01-27 アルバックマテリアル株式会社 液晶ディスプレイ用電極・配線材及びその作製方法
JP4057215B2 (ja) * 2000-03-07 2008-03-05 三菱電機株式会社 半導体装置の製造方法および液晶表示装置の製造方法
JP2003089864A (ja) 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
JP4314388B2 (ja) * 2004-03-31 2009-08-12 清仁 石田 アルミニウム合金およびアルミニウム合金部材の製造方法
US7531904B2 (en) * 2005-04-26 2009-05-12 Mitsui Mining & Smelting Co., Ltd. Al-Ni-B alloy wiring material and element structure using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053024A (ja) * 1999-08-11 2001-02-23 Hitachi Metals Ltd Ａｌ合金電極膜およびスパッタリング用ターゲット
JP2004214606A (ja) * 2002-12-19 2004-07-29 Kobe Steel Ltd 表示デバイスおよびその製法、ならびにスパッタリングターゲット

Also Published As

Publication number Publication date
US7755198B2 (en) 2010-07-13
EP1878809A1 (en) 2008-01-16
US20080001153A1 (en) 2008-01-03
WO2006117954A1 (ja) 2006-11-09
US7531904B2 (en) 2009-05-12
US20080073793A1 (en) 2008-03-27
KR20080000553A (ko) 2008-01-02
EP1878809A4 (en) 2008-07-09
EP1878809B1 (en) 2011-02-23

Similar Documents

Publication Publication Date Title
KR100959579B1 (ko) Ａｌ-Ｎｉ-Ｂ 합금 배선 재료 및 그것을 사용한 소자 구조
JP5032687B2 (ja) Ａｌ合金膜、Ａｌ合金膜を有する配線構造、およびＡｌ合金膜の製造に用いられるスパッタリングターゲット
JP3979605B2 (ja) Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
JP4567091B1 (ja) 表示装置用Ｃｕ合金膜および表示装置
WO2010053135A1 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
WO2008032786A1 (en) Display device
KR101428349B1 (ko) 표시 장치용 ａｌ 합금막
KR101010949B1 (ko) 표시 디바이스의 소자 구조 및 그 제조 방법
KR100999908B1 (ko) 반사막용 Ａｌ-Ｎｉ-Ｂ 합금 재료
WO2006117884A1 (ja) Ａｌ－Ｎｉ－Ｂ合金配線材料及びそれを用いた素子構造
TWI326309B (en) A1-ni-b alloy wiring material and device structure using the same
JP2007186779A (ja) Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
JP2007186779A6 (ja) Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
JP2012032521A (ja) 耐透明導電膜ピンホール腐食性に優れた薄膜トランジスタ基板
JP4684367B2 (ja) Ａｌ−Ｎｉ系合金配線電極材料
WO2011125803A1 (ja) 配線構造
JP2010236023A (ja) Ａｌ−Ｎｉ系合金配線材料及びそれを用いた素子構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 9