JP2015133424A - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP2015133424A JP2015133424A JP2014004537A JP2014004537A JP2015133424A JP 2015133424 A JP2015133424 A JP 2015133424A JP 2014004537 A JP2014004537 A JP 2014004537A JP 2014004537 A JP2014004537 A JP 2014004537A JP 2015133424 A JP2015133424 A JP 2015133424A
- Authority
- JP
- Japan
- Prior art keywords
- upper electrode
- metal layer
- refractory metal
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 230000008018 melting Effects 0.000 claims abstract description 10
- 238000002844 melting Methods 0.000 claims abstract description 10
- 239000003870 refractory metal Substances 0.000 claims description 64
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 17
- 239000002184 metal Substances 0.000 abstract description 17
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010931 gold Substances 0.000 description 28
- 239000004065 semiconductor Substances 0.000 description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 13
- 229910052737 gold Inorganic materials 0.000 description 13
- 239000010936 titanium Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
- H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing & Machinery (AREA)
Abstract
【課題】上部電極と下部電極の間の耐圧低下及び短絡を抑制すること。【解決手段】基板１０上に下部電極１６を形成する工程と、下部電極１６上に誘電体膜１８を形成する工程と、誘電体膜１８上にＡｕを含む上部電極２０を形成する工程と、上部電極２０の上面及び下面の少なくとも一方に、上部電極２０よりも融点が高い高融点金属層２４を形成する工程と、下部電極１６、誘電体膜１８、上部電極２０、及び高融点金属層２４を覆う第２絶縁膜２６を形成する工程と、第２絶縁膜２６をドライエッチングし上部電極２０又は高融点金属層２４を露出する開口２８を形成する工程と、を有する電子部品の製造方法。【選択図】図２Ｅ
Description
本発明は、上部電極と下部電極との間に誘電体膜を備えた電子部品の製造方法に関する。
半導体装置等に用いられる容量素子として、基板上に下部電極、誘電体膜、及び上部電極が順に形成された容量素子が知られている。例えば、下部電極上に開口を有する絶縁膜が形成され、この開口に誘電体膜と上部電極が形成された容量素子が知られている（例えば、特許文献１参照）。また、基板上に形成された下部電極、誘電体膜、及び上部電極を覆う絶縁膜に開口を形成し、この開口に上部電極に電気的に接続される配線層が形成された容量素子が知られている（例えば、特許文献２参照）。
上部電極に電気的に接続される配線層は、下部電極、誘電体膜、及び上部電極を覆う絶縁膜を形成した後、上部電極上の絶縁膜をエッチングして開口を形成し、この開口に配線層を形成することで得られる。しかしながら、この場合、絶縁膜の形成における温度によって上部電極が再結晶化してクラスター間に間隙が発生するため、絶縁膜へのエッチングにおいて間隙を介して誘電体膜もエッチングされることが生じてしまう。このため、配線層が誘電体膜に形成された間隙に埋め込まれてしまい、その結果、上部電極と下部電極との間の耐圧低下や短絡が生じてしまう。
そこで、上部電極と下部電極との間の耐圧低下及び短絡を抑制することが可能な電子部品の製造方法を提供することを目的とする。
本願発明は、基板上に下部電極を形成する工程と、前記下部電極上に誘電体膜を形成する工程と、前記誘電体膜上にＡｕを含む上部電極を形成する工程と、前記上部電極の上面及び下面の少なくとも一方に、前記上部電極よりも融点が高い高融点金属層を形成する工程と、前記下部電極、前記誘電体膜、前記上部電極、及び前記高融点金属層を覆う絶縁膜を形成する工程と、前記絶縁膜をドライエッチングし前記上部電極又は前記高融点金属層を露出する開口を形成する工程と、を有する電子部品の製造方法である。
本願発明によれば、上部電極と下部電極との間の耐圧低下及び短絡を抑制することができる。
［本願発明の実施形態の説明］
最初に、本願発明の実施形態の内容を列記して説明する。
本願発明は、基板上に下部電極を形成する工程と、前記下部電極上に誘電体膜を形成する工程と、前記誘電体膜上にＡｕを含む上部電極を形成する工程と、前記上部電極の上面及び下面の少なくとも一方に、前記上部電極よりも融点が高い高融点金属層を形成する工程と、前記下部電極、前記誘電体膜、前記上部電極、及び前記高融点金属層を覆う絶縁膜を形成する工程と、前記絶縁膜をドライエッチングし前記上部電極又は前記高融点金属層を露出する開口を形成する工程と、を有する電子部品の製造方法である。高融点金属層は、絶縁膜の形成における温度によって再結晶化してクラスター間に間隙が発生することが起こり難い。このため、上部電極の上面及び下面の少なくとも一方に高融点金属層を形成することで、誘電体膜がエッチングされることを抑制でき、その結果、上部電極と下部電極との間の耐圧低下及び短絡を抑制することができる。
最初に、本願発明の実施形態の内容を列記して説明する。
本願発明は、基板上に下部電極を形成する工程と、前記下部電極上に誘電体膜を形成する工程と、前記誘電体膜上にＡｕを含む上部電極を形成する工程と、前記上部電極の上面及び下面の少なくとも一方に、前記上部電極よりも融点が高い高融点金属層を形成する工程と、前記下部電極、前記誘電体膜、前記上部電極、及び前記高融点金属層を覆う絶縁膜を形成する工程と、前記絶縁膜をドライエッチングし前記上部電極又は前記高融点金属層を露出する開口を形成する工程と、を有する電子部品の製造方法である。高融点金属層は、絶縁膜の形成における温度によって再結晶化してクラスター間に間隙が発生することが起こり難い。このため、上部電極の上面及び下面の少なくとも一方に高融点金属層を形成することで、誘電体膜がエッチングされることを抑制でき、その結果、上部電極と下部電極との間の耐圧低下及び短絡を抑制することができる。
前記上部電極又は前記高融点金属層の表面上の前記開口内から前記絶縁膜上に延在して高融点金属からなる配線下地層を形成する工程と、前記配線下地層上に配線層を形成する工程と、を有することが好ましい。
前記高融点金属層はＴｉ、Ｐｔ、Ｔａ、Ｍｏ、及びＷのいずれかを含むことが好ましい。このような高融点金属層は、絶縁膜の形成における温度によって再結晶化してクラスター間に間隙が発生することが起こり難いためである。
前記高融点金属層は前記上部電極の上面及び下面の少なくとも一方の全面に形成されることが好ましい。誘電体膜がエッチングされることを抑制するためである。
前記高融点金属層は前記上部電極の上面から側面を覆って形成されることが好ましい。耐湿性の向上が図れるためである。
［本願発明の実施形態の詳細］
本願発明の実施形態に係る電子部品の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本願発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、本願発明の効果がある限りにおいて他の成分が含まれていてもよい。
本願発明の実施形態に係る電子部品の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本願発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、本願発明の効果がある限りにおいて他の成分が含まれていてもよい。
図１は、実施例１に係る容量素子を示す断面図である。図１のように、実施例１の容量素子１００は、例えばＧａＡｓ基板である基板１０上に、ＧａＡｓ系半導体層１２が形成されている。ＧａＡｓ系半導体とは、ＧａとＡｓを含むＩＩＩ−Ｖ族化合物半導体のことであり、具体例としてＧａＡｓ、ＡｌＧａＡｓ、ＡｌＧａＩｎＡｓ等が挙げられる。ＧａＡｓ系半導体層１２は、例えば高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を構成するＧａＡｓチャネル層とＡｌＧａＡｓ電子供給層とを含む。
ＧａＡｓ系半導体層１２上に第１絶縁膜１４が設けられている。第１絶縁膜１４は、例えば厚さ２００ｎｍの窒化シリコン膜である。第１絶縁膜１４上に下部電極１６が設けられている。下部電極１６は、例えば厚さ２００ｎｍの金（Ａｕ）を含む金属膜である。下部電極１６上に誘電体膜１８が設けられている。誘電体膜１８は、例えば厚さ２５０ｎｍの窒化シリコン膜である。
誘電体膜１８上に上部電極２０が設けられている。上部電極２０は、例えば厚さ３００ｎｍの金（Ａｕ）を含む金属膜である。上部電極２０には、結晶化されたクラスター間に間隙２２が発生している。間隙２２の開口の大きさは、例えば１μｍ以下である。間隙２２の少なくとも一部は、例えば上部電極２０を貫通している。上部電極２０の上面に、上部電極２０よりも融点が高い高融点金属層２４が設けられている。高融点金属層２４は、例えば上部電極２０の上面全面に設けられている。高融点金属層２４は、例えば厚さ５０ｎｍのチタン（Ｔｉ）を含む金属膜である。高融点金属層２４では、クラスター間の間隙は発生していない。
下部電極１６、誘電体膜１８、上部電極２０、及び高融点金属層２４を覆って第２絶縁膜２６が設けられている。第２絶縁膜２６は、例えば厚さ１．４μｍのポリイミド膜である。高融点金属層２４上における第２絶縁膜２６に開口２８が形成されている。開口２８内の高融点金属層２４上から第２絶縁膜２６上に延在して配線下地層３０が設けられている。配線下地層３０は、例えば高融点金属層２４側から厚さ３００ｎｍのチタン（Ｔｉ）と厚さ２００ｎｍの金（Ａｕ）が順に積層された金属膜である。なお、配線下地層３０は、チタン（Ｔｉ）を含む他に、白金（Ｐｔ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）のいずれかを含む場合でもよい。配線下地層３０上に配線層３２が設けられている。配線層３２は、例えば厚さ１．０μｍの金めっき層である。したがって、配線下地層３０は、例えば配線層３２を形成するためのめっき用シード層として機能する。
配線層３２を覆って第３絶縁膜３４が設けられている。第３絶縁膜３４上に第４絶縁膜３６が設けられている。第３絶縁膜３４は、例えば厚さ２００ｎｍの窒化シリコン膜である。第４絶縁膜３６は、例えば厚さ２．０μｍのポリイミド膜である。
次に、実施例１に係る容量素子の製造方法について説明する。図２Ａから図２Ｇは、実施例１に係る容量素子の製造方法を示す断面図である。図２Ａのように、例えばＧａＡｓ基板である基板１０上に、例えば有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、ＧａＡｓ系半導体層１２を成長させる。ＧａＡｓ系半導体層１２上に、例えば化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、窒化シリコン膜からなる第１絶縁膜１４を成膜する。第１絶縁膜１４上に、例えばスパッタ法を用いて、金（Ａｕ）を含む金属膜からなる下部電極１６を堆積する。下部電極１６上に、例えばＣＶＤ法を用いて、窒化シリコン膜からなる誘電体膜１８を成膜する。誘電体膜１８上に、例えば蒸着法及びリフトオフ法を用いて、所望のパターン形状をした金（Ａｕ）を含む金属膜（例えばＡｕ）からなる上部電極２０とチタン（Ｔｉ）を含む金属膜からなる高融点金属層２４とを形成する。また、上部電極２０は、金（Ａｕ）を含む金属膜をスパッタ法を用いて形成することもできる。
図２Ｂのように、上部電極２０及び高融点金属層２４を覆うマスク層４０をマスクとして、誘電体膜１８に対してエッチングを行い、所望のパターン形状をした誘電体膜１８とする。
図２Ｃのように、上部電極２０、高融点金属層２４、及び誘電体膜１８を覆うマスク層４２をマスクとして、下部電極１６に対してエッチングを行い、所望のパターン形状をした下部電極１６とする。
図２Ｄのように、下部電極１６、誘電体膜１８、上部電極２０、及び高融点金属層２４を覆うように、例えばスピンコート法を用いて、ポリイミド膜からなる第２絶縁膜２６を塗布する。その後、第２絶縁膜２６に対して、例えば３５０℃、１．５時間の条件でキュアを行う。金（Ａｕ）を含む金属膜からなる上部電極２０は、この熱処理の温度によって金（Ａｕ）が再結晶化し、その際に結晶化されたクラスター間に間隙２２が発生する。間隙２２には、上部電極２０の上面と下面との間を貫通するものが少なからず存在する。一方、高融点金属層２４は、上部電極２０よりも融点の高い金属層（例えば、金（Ａｕ）の融点である１０６４℃よりも融点が高い金属層）が用いられているため、再結晶化が抑制され、クラスター間の間隙が発生し難い。
図２Ｅのように、例えばフッ素系ガスを用いたドライエッチングによって、高融点金属層２４上の第２絶縁膜２６を除去して、高融点金属層２４を露出する開口２８を形成する。この際、上部電極２０上に設けられた高融点金属層２４には間隙が発生していないため、上部電極２０下の誘電体膜１８がエッチングされることが抑制される。
図２Ｆのように、例えば蒸着法及びリフトオフ法を用いて、開口２８内の高融点金属層２４上から第２絶縁膜２６上に延在する配線下地層３０を形成する。配線下地層３０上に、例えばめっき法を用いて、金めっきからなる配線層３２を形成する。
図２Ｇのように、配線層３２を覆うように、例えばＣＶＤ法を用いて、窒化シリコン膜からなる第３絶縁膜３４を成膜する。その後、第３絶縁膜３４上に、例えばスピンコート法を用いてポリイミド膜からなる第４絶縁膜３６を塗布してキュアを行う。以上の工程を含んで、実施例１の容量素子が形成される。
ここで、実施例１の容量素子の効果を説明するにあたり、まず、比較例１の容量素子について説明する。図３Ａから図３Ｄは、比較例１に係る容量素子の製造方法を示す断面図である。図３Ａのように、実施例１の図２Ａから図２Ｃで説明した方法と同様の方法によって、基板１０上に、ＧａＡｓ系半導体層１２、第１絶縁膜１４、下部電極１６、誘電体膜１８、及び上部電極２０を形成する。
図３Ｂのように、下部電極１６、誘電体膜１８、及び上部電極２０を覆うように、例えばスピンコート法を用いて、ポリイミド膜からなる第２絶縁膜２６を塗布する。その後、第２絶縁膜２６に対して、例えば３５０℃、１．５時間の条件でキュアを行う。実施例１の図２Ｄで説明したように、この熱処理の温度によって、上部電極２０は再結晶化してクラスター間に間隙２２が発生する。
図３Ｃのように、例えばフッ素系ガスを用いたドライエッチングによって、上部電極２０上の第２絶縁膜２６を除去して、上部電極２０を露出する開口２８を形成する。この際、第２絶縁膜２６に対するドライエッチングによって、上部電極２０に形成された間隙２２を介して、上部電極２０下の誘電体膜１８もエッチングされる。これにより、上部電極２０から誘電体膜１８にかけて延びる間隙３８（具体的には誘電体膜１８に形成された間隙は、ピンホールであるが、ここでは、総称して間隙３８とする）が形成され、誘電体膜１８の厚さが薄くなる箇所や、下部電極１６の上面が露出する箇所が生じる。
図３Ｄのように、例えば蒸着法及びリフトオフ法を用いて、開口２８内の上部電極２０上から第２絶縁膜２６上に延在する配線下地層３０を形成した後、配線下地層３０上に、例えばめっき法を用いて、配線層３２を形成する。配線下地層３０及び配線層３２は、上部電極２０から誘電体膜１８にかけて延びる間隙３８にも形成される。なお、図３Ｄでは、図の明瞭化のために、間隙３８に形成された配線下地層３０については図示を省略している。その後、実施例１の図２Ｇで説明した工程を行うことで、比較例１の容量素子が形成される。
比較例１によれば、上部電極２０から誘電体膜１８にかけて延在する間隙３８に、配線層３２等が形成されている。間隙３８では、誘電体膜１８の厚さが薄かったり、下部電極１６の上面が露出したりしている。このため、上部電極２０と下部電極１６との間の耐圧低下や短絡が生じてしまう。
一方、実施例１によれば、図２Ａのように、金（Ａｕ）を含む上部電極２０の上面に、上部電極２０よりも融点の高い高融点金属層２４を形成する。そして、図２Ｄのように、下部電極１６、誘電体膜１８、上部電極２０、及び高融点金属層２４を覆う第２絶縁膜２６を形成した後、図２Ｅのように、第２絶縁膜２６をドライエッチングして高融点金属層２４を露出する開口２８を形成する。Ａｕを含む上部電極２０は、第２絶縁膜２６の形成における温度によって再結晶化してクラスター間に間隙２２が発生し易いが、高融点金属層２４は、上部電極２０で間隙２２が発生した場合でも、間隙が発生し難い。このため、第２絶縁膜２６をドライエッチングして高融点金属層２４を露出する開口２８を形成する工程を行っても、誘電体膜１８がエッチングされることが抑制される。よって、上部電極２０と下部電極１６との間の耐圧低下及び短絡を抑制することができる。例えば、図２Ｆのように、高融点金属層２４の表面上の開口２８内から第２絶縁膜２６上に延在して高融点金属（例えばＴｉ、Ｐｔ、Ｔａ、Ｍｏ、及びＷのいずれかを含む）からなる配線下地層３０を形成し、配線下地層３０上に配線層３２を形成した場合でも、上部電極２０と下部電極１６との間の耐圧低下及び短絡を抑制することができる。
高融点金属層２４は、第２絶縁膜２６の形成における温度によって再結晶化してクラスター間に間隙が発生することが起こり難いように、チタン（Ｔｉ）、白金（Ｐｔ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）のいずれかを含むことが好ましい。また、高融点金属層２４は、第２絶縁膜２６に対するエッチングにおいて除去されない程度の厚さを有することが望まれる。例えば、高融点金属層２４の厚さは、３０ｎｍ以上の場合が好ましく、４０ｎｍ以上の場合がより好ましく、５０ｎｍ以上の場合がさらに好ましい。
金（Ａｕ）を含む上部電極２０は、第２絶縁膜２６の形成における温度が２５０℃以上の場合に再結晶化してクラスター間に間隙２２が発生し易く、３００℃以上の場合により発生し易く、３５０℃以上の場合にさらに発生し易い。第２絶縁膜２６がポリイミド膜を含む場合、図２Ｄで説明したように、第２絶縁膜２６に対して３５０℃程度の温度でキュアを行う。よって、上部電極２０は再結晶化してクラスター間に間隙２２が発生し易くなるため、高融点金属層２４を形成することが好ましい。また、第２絶縁膜２６が窒化シリコン膜及び酸化シリコン膜のいずれかを含む場合でも、第２絶縁膜２６の形成における温度が２５０℃以上となる。このため、上部電極２０は再結晶化してクラスター間に間隙２２が発生し易くなるため、高融点金属層２４を形成することが好ましい。なお、第２絶縁膜２６の形成における温度の上限は、上部電極２０の融点以下である。
実施例１では、ＧａＡｓ系半導体層１２上に、下部電極１６、誘電体膜１８、及び上部電極２０を含むＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタが設けられた場合を例に示したが、窒化物半導体層上やＳｉ半導体層上に設けられた場合でもよい。窒化物半導体とは、窒素を含むＩＩＩ−Ｖ族化合物半導体のことであり、具体例として、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＡｌＩｎＧａＮ等が挙げられる。
図４は、実施例２に係る容量素子を示す断面図である。なお、間隙２２には、配線下地層３０及び配線層３２が形成されるが、図の明瞭化のために、配線下地層３０の図示は省略している。図４のように実施例２の容量素子２００では、高融点金属層２４ａが、上部電極２０の下面に形成されている。高融点金属層２４ａは、例えば上部電極２０の下面全面に形成されている。上部電極２０は、実施例１で説明したように、第２絶縁膜２６の形成における温度によって再結晶化してクラスター間に間隙２２が発生している。第２絶縁膜２６は、上部電極２０上に開口２８を有して形成されている。開口２８に形成された配線層３２等は、上部電極２０の間隙２２にも形成されている。その他の構成は、実施例１の図１と同じであるため説明を省略する。実施例２の容量素子は、実施例１の図２Ａにおける上部電極２０と高融点金属層２４ａの形成順を変えることで、実施例１と同様の方法によって製造することができる。
実施例２によれば、上部電極２０の下面に、高融点金属層２４ａを形成している。これによっても、第２絶縁膜２６をドライエッチングして開口２８を形成する際に、誘電体膜１８がエッチングされることが抑制される。よって、上部電極２０と下部電極１６との間の耐圧低下及び短絡を抑制することができる。
実施例１及び実施例２のように、上部電極２０の上面及び下面の少なくとも一方に高融点金属層を形成することで、第２絶縁膜２６をドライエッチングして上部電極２０又は高融点金属層２４を露出する開口２８を形成しても、誘電体膜１８がエッチングされることを抑制できる。よって、上部電極２０と下部電極１６との間の耐圧低下及び短絡を抑制することができる。また、高融点金属層は、誘電体膜１８がエッチングされることを抑制する観点から、上部電極２０の上面及び下面の少なくとも一方の全面に形成されることが好ましい。
図５は、実施例３に係る容量素子を示す断面図である。図５のように、実施例３の容量素子３００では、高融点金属層２４ｂは、上部電極２０の上面から側面を覆って形成されている。その他の構成は、実施例１の図１と同じであるため説明を省略する。実施例３の容量素子は、実施例１の図２Ａにおいて、異なるレジスト膜をマスクに用いた蒸着法及びリフトオフ法によって上部電極２０と高融点金属層２４ｂとを形成することで、実施例１と同様の方法によって製造することができる。
実施例３によれば、上部電極２０の上面から側面を覆う高融点金属層２４ｂを形成しているため、上部電極２０と下部電極１６との間の耐圧低下及び短絡を抑制できることに加え、耐湿性を向上させることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
１０ 基板
１２ ＧａＡｓ系半導体層
１４ 第１絶縁膜
１６ 下部電極
１８ 誘電体膜
２０ 上部電極
２２ 間隙
２４ 高融点金属層
２４ａ 高融点金属層
２４ｂ 高融点金属層
２６ 第２絶縁膜
２８ 開口
３０ 配線下地層
３２ 配線層
３４ 第３絶縁膜
３６ 第４絶縁膜
４０ マスク層
４２ マスク層
１００ 容量素子
２００ 容量素子
３００ 容量素子
１２ ＧａＡｓ系半導体層
１４ 第１絶縁膜
１６ 下部電極
１８ 誘電体膜
２０ 上部電極
２２ 間隙
２４ 高融点金属層
２４ａ 高融点金属層
２４ｂ 高融点金属層
２６ 第２絶縁膜
２８ 開口
３０ 配線下地層
３２ 配線層
３４ 第３絶縁膜
３６ 第４絶縁膜
４０ マスク層
４２ マスク層
１００ 容量素子
２００ 容量素子
３００ 容量素子
Claims (5)
- 基板上に下部電極を形成する工程と、
前記下部電極上に誘電体膜を形成する工程と、
前記誘電体膜上にＡｕを含む上部電極を形成する工程と、
前記上部電極の上面及び下面の少なくとも一方に、前記上部電極よりも融点が高い高融点金属層を形成する工程と、
前記下部電極、前記誘電体膜、前記上部電極、及び前記高融点金属層を覆う絶縁膜を形成する工程と、
前記絶縁膜をドライエッチングし前記上部電極又は前記高融点金属層を露出する開口を形成する工程と、を有する電子部品の製造方法。 - 前記上部電極又は前記高融点金属層の表面上の前記開口内から前記絶縁膜上に延在して高融点金属からなる配線下地層を形成する工程と、
前記配線下地層上に配線層を形成する工程と、を有する請求項１に記載の電子部品の製造方法。 - 前記高融点金属層はＴｉ、Ｐｔ、Ｔａ、Ｍｏ、及びＷのいずれかを含む、請求項１又は２に記載の電子部品の製造方法。
- 前記高融点金属層は前記上部電極の上面及び下面の少なくとも一方の全面に形成される、請求項１から３のいずれか１項に記載の電子部品の製造方法。
- 前記高融点金属層は前記上部電極の上面から側面を覆って形成される、請求項１から４のいずれか１項に記載の電子部品の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014004537A JP2015133424A (ja) | 2014-01-14 | 2014-01-14 | 電子部品の製造方法 |
| US14/595,996 US20150200243A1 (en) | 2014-01-14 | 2015-01-13 | Method for fabricating electronic device |
| US15/599,743 US20170256605A1 (en) | 2014-01-14 | 2017-05-19 | Method for fabricating electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014004537A JP2015133424A (ja) | 2014-01-14 | 2014-01-14 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015133424A true JP2015133424A (ja) | 2015-07-23 |
| JP2015133424A5 JP2015133424A5 (ja) | 2017-02-16 |
Family
ID=53522031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014004537A Pending JP2015133424A (ja) | 2014-01-14 | 2014-01-14 | 電子部品の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20150200243A1 (ja) |
| JP (1) | JP2015133424A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018006620A (ja) * | 2016-07-05 | 2018-01-11 | 住友電工デバイス・イノベーション株式会社 | コンデンサの製造方法 |
| JP2019033154A (ja) * | 2017-08-07 | 2019-02-28 | 住友電工デバイス・イノベーション株式会社 | キャパシタ構造の作製方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10008559B2 (en) | 2016-03-24 | 2018-06-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etching process control in forming MIM capacitor |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521435A (ja) * | 1990-11-29 | 1993-01-29 | Seiko Epson Corp | 半導体装置 |
| JPH05102330A (ja) * | 1991-06-25 | 1993-04-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05308104A (ja) * | 1992-04-30 | 1993-11-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH09289287A (ja) * | 1996-02-22 | 1997-11-04 | Sharp Corp | Ｍｉｍキャパシタ及びその製造方法、並びに半導体装置 |
| JPH11233725A (ja) * | 1997-07-03 | 1999-08-27 | Siemens Ag | 電極構造、電極構造の形成方法及び電極構造の接触形成方法 |
| JP2007103977A (ja) * | 2007-01-22 | 2007-04-19 | Renesas Technology Corp | 半導体集積回路装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5479316A (en) * | 1993-08-24 | 1995-12-26 | Analog Devices, Inc. | Integrated circuit metal-oxide-metal capacitor and method of making same |
| US20030025143A1 (en) * | 2001-08-01 | 2003-02-06 | Lin Benjamin Szu-Min | Metal-insulator-metal capacitor and method of manufacture |
| US6583491B1 (en) * | 2002-05-09 | 2003-06-24 | Taiwan Semiconductor Manufacturing Co., Ltd | Microelectronic fabrication having microelectronic capacitor structure fabricated therein |
| US20120304742A1 (en) * | 2004-04-02 | 2012-12-06 | ChipSensors Limited | Integrated cmos porous sensor |
| EP1878809B1 (en) * | 2005-04-26 | 2011-02-23 | Mitsui Mining and Smelting Co., Ltd. | ELEMENT STRUCTURE USING A Al-Ni-B ALLOY WIRING MATERIAL |
| US7607227B2 (en) * | 2006-02-08 | 2009-10-27 | Eastman Kodak Company | Method of forming a printhead |
| JP4699408B2 (ja) * | 2006-08-24 | 2011-06-08 | 富士通株式会社 | 電子デバイス及びその製造方法 |
| US7863665B2 (en) * | 2007-03-29 | 2011-01-04 | Raytheon Company | Method and structure for reducing cracks in a dielectric layer in contact with metal |
| WO2009015239A1 (en) * | 2007-07-23 | 2009-01-29 | Wispry, Inc. | Methods and devices for fabricating tri-layer beams |
| JP5395360B2 (ja) * | 2008-02-25 | 2014-01-22 | 新光電気工業株式会社 | 電子部品内蔵基板の製造方法 |
| JP2010021171A (ja) * | 2008-07-08 | 2010-01-28 | Renesas Technology Corp | 半導体装置の製造方法およびそれに用いる半導体製造装置 |
| US8148249B2 (en) * | 2008-09-12 | 2012-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of fabricating high-k metal gate devices |
| US8729666B2 (en) * | 2009-09-23 | 2014-05-20 | X-Fab Semiconductor Foundries Ag | Ultra-low voltage coefficient capacitors |
| FR2951025B1 (fr) * | 2009-10-01 | 2012-03-23 | St Microelectronics Sa | Procede d'ajustement a la fabrication d'un circuit comprenant un element resonant |
| JP2011228462A (ja) * | 2010-04-19 | 2011-11-10 | Taiyo Yuden Co Ltd | 薄膜キャパシタ |
| US8815677B2 (en) * | 2011-06-14 | 2014-08-26 | Intermolecular, Inc. | Method of processing MIM capacitors to reduce leakage current |
-
2014
- 2014-01-14 JP JP2014004537A patent/JP2015133424A/ja active Pending
-
2015
- 2015-01-13 US US14/595,996 patent/US20150200243A1/en not_active Abandoned
-
2017
- 2017-05-19 US US15/599,743 patent/US20170256605A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521435A (ja) * | 1990-11-29 | 1993-01-29 | Seiko Epson Corp | 半導体装置 |
| JPH05102330A (ja) * | 1991-06-25 | 1993-04-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05308104A (ja) * | 1992-04-30 | 1993-11-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH09289287A (ja) * | 1996-02-22 | 1997-11-04 | Sharp Corp | Ｍｉｍキャパシタ及びその製造方法、並びに半導体装置 |
| JPH11233725A (ja) * | 1997-07-03 | 1999-08-27 | Siemens Ag | 電極構造、電極構造の形成方法及び電極構造の接触形成方法 |
| JP2007103977A (ja) * | 2007-01-22 | 2007-04-19 | Renesas Technology Corp | 半導体集積回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018006620A (ja) * | 2016-07-05 | 2018-01-11 | 住友電工デバイス・イノベーション株式会社 | コンデンサの製造方法 |
| JP2019033154A (ja) * | 2017-08-07 | 2019-02-28 | 住友電工デバイス・イノベーション株式会社 | キャパシタ構造の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150200243A1 (en) | 2015-07-16 |
| US20170256605A1 (en) | 2017-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5970736B2 (ja) | 半導体装置の製造方法 | |
| JP5983999B2 (ja) | 半導体装置の製造方法 | |
| CN106486543A (zh) | 半导体器件及其制造方法 | |
| JP2010157602A (ja) | 化合物半導体装置及びその製造方法 | |
| TW201431080A (zh) | 半導體結構及其形成方法、化合物半導體結構 | |
| JP2008098581A (ja) | 半導体装置及びその製造方法 | |
| JP2020184609A (ja) | 半導体デバイス及びその製造方法 | |
| JP2018037497A (ja) | 半導体装置 | |
| JP2010147349A (ja) | 半導体装置、半導体装置の製造方法およびスイッチ回路 | |
| JP2008198947A (ja) | 半導体装置及びその製造方法 | |
| TW202017038A (zh) | 半導體裝置之製造方法 | |
| JP2017011088A (ja) | 半導体装置 | |
| JP5740356B2 (ja) | 半導体装置 | |
| JP2015072962A (ja) | 電界効果型化合物半導体装置及びその製造方法 | |
| JP6874928B2 (ja) | 半導体装置 | |
| JP6171250B2 (ja) | 半導体装置 | |
| JP2009164301A (ja) | 窒化物半導体装置及びその製造方法 | |
| US20170256605A1 (en) | Method for fabricating electronic device | |
| JP6160501B2 (ja) | 半導体装置の製造方法 | |
| RU2696825C1 (ru) | Способ изготовления омического контакта к AlGaN/GaN | |
| US11171005B2 (en) | Semiconductor device manufacturing method | |
| JP6147973B2 (ja) | キャパシタの製造方法 | |
| US8415249B2 (en) | Method of manufacturing semiconductor device | |
| JP2010147346A (ja) | 半導体装置、半導体装置の製造方法およびスイッチ回路 | |
| JP2017017272A (ja) | キャパシタ、半導体装置、キャパシタの製造方法及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170111 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171031 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180424 |