CN104681447A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN104681447A
CN104681447A CN201510128932.9A CN201510128932A CN104681447A CN 104681447 A CN104681447 A CN 104681447A CN 201510128932 A CN201510128932 A CN 201510128932A CN 104681447 A CN104681447 A CN 104681447A
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
film
heat treatment
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510128932.9A
Other languages
English (en)
Inventor
津吹将志
吉富修平
辻隆博
细羽幸
坂田淳一郎
户松浩之
早川昌彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN104681447A publication Critical patent/CN104681447A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Shift Register Type Memory (AREA)

Abstract

一个目的是提供包括氧化物半导体膜的薄膜晶体管的结构的制造方法，其中以其形成沟道的阈值电压为正并且尽可能接近0V。形成保护绝缘层以覆盖包括通过第一热处理来脱水或脱氢的氧化物半导体层的薄膜晶体管，并且执行在比第一热处理低的温度下的第二热处理，第二热处理中温度的上升和下降重复多次，由此能够制造包括氧化物半导体层的薄膜晶体管，其中以其形成沟道的阈值电压为正并且尽可能接近0V，而无需取决于沟道长度。

Description

半导体器件的制造方法
本发明申请是本发明申请人于2012年3月2日进入中国国家阶段的、国家申请号为201080039723.2、发明名称为“半导体器件的制造方法”的发明申请的分案申请。
技术领域
本发明涉及包括氧化物半导体的半导体器件的制造方法。
在本说明书中，半导体器件表示能够通过利用半导体特性来起作用的所有类型的器件，并且电光器件、半导体电路和电子设备都是半导体器件。
背景技术
近年来，用于通过使用在具有绝缘表面的衬底之上形成的半导体薄膜（具有大约数纳米至数百纳米的厚度）来形成薄膜晶体管（TFT）的技术已经引起关注。薄膜晶体管适用于诸如IC和电光器件之类的宽广范围的电子器件，并且具体来说，迫切地需要开发用作图像显示装置中的开关元件的薄膜晶体管。存在大量金属氧化物，并且这类金属氧化物用于各种应用。氧化铟是众所周知的材料，并且用作液晶显示器等所需的透明电极材料。
 一些金属氧化物具有半导体特性。具有半导体特性的金属氧化物的示例是氧化钨、氧化锡、氧化铟、氧化锌等等。其中使用具有半导体特性的这种金属氧化物来形成沟道形成区的薄膜晶体管是已知的（专利文献1和专利文献2）。
[参考文献]
[专利文献]
[专利文献1] 日本专利申请公开No. 2007-123861
[专利文献2] 日本专利申请公开No. 2007-96055。
发明内容
在有源矩阵显示装置中，电路中包含的薄膜晶体管的电特性是重要的，并且显示装置的性能取决于电特性。在薄膜晶体管的电特性之中，阈值电压（Vth）特别重要。甚至当场效应迁移率较高时，如果阈值电压值较高或者在负侧，则也难以控制电路。当薄膜晶体管具有大阈值电压值和阈值电压的大绝对值时，薄膜晶体管不能作为TFT来执行开关功能，并且在以低电压驱动晶体管时可能是负载。此外，当阈值电压值是在负侧时，电流趋向于在源电极与漏电极之间流动，即使栅极电压为0 V，即，晶体管趋向于常通。
在n沟道薄膜晶体管的情况下，优选在施加作为栅极电压的正电压之后，形成沟道，并且漏极电流开始流动。其中如果不增加驱动电压则不形成沟道的晶体管以及其中形成沟道并且漏极电流甚至在负电压状态的情况下也流动的晶体管不适合于电路中使用的薄膜晶体管。
一个目的是提供包括氧化物半导体膜的薄膜晶体管的结构的制造方法，其中以其形成沟道的阈值电压为正并且尽可能接近0 V。
为薄膜晶体管的较高速度操作和较低功率消耗，薄膜晶体管的沟道长度可缩短。但是，存在特别是具有短沟道长度的薄膜晶体管中的阈值电压可能漂移到负侧的所谓短沟道效应的问题。
另一目的是减小包括氧化物半导体膜的薄膜晶体管的阈值电压的变化。具体来说，在液晶显示装置中，在元件之间存在大变化的情况下，可能导致因阈值电压的变化而引起的显示不均匀。
按照本说明书中公开的本发明的一个实施例，在半导体器件的制造方法中，形成保护绝缘层以覆盖包括通过第一热处理来脱水或脱氢的氧化物半导体层的薄膜晶体管，并且执行在比第一热处理低的温度下的第二热处理，其中温度的上升和下降重复多次。
按照本说明书中公开的本发明的一实施例，在半导体器件的制造方法中，形成保护绝缘层以覆盖包括通过第一热处理来脱水或脱氢的氧化物半导体层的薄膜晶体管，并且在比第一热处理低的温度下比第一热处理更长时间连续执行第二热处理。
本说明书中公开的本发明的一实施例是半导体器件的制造方法，该方法包括下列步骤：在具有绝缘表面的衬底之上形成栅电极层；在栅电极层之上形成栅极绝缘层；在栅极绝缘层之上形成氧化物半导体层；在形成氧化物半导体层之后执行第一热处理；在氧化物半导体层之上形成源电极层和漏电极层；在栅极绝缘层、氧化物半导体层、源电极层和漏电极层之上形成与氧化物半导体层的一部分相接触的保护绝缘层；以及在形成保护绝缘层之后执行第二热处理，其中温度的上升和下降重复多次。在比第一热处理的温度低的温度下执行第二热处理。
注意，氧化物半导体层的沟道长度优选为20 μm或更小。第一热处理优选在氮气氛或稀有气体气氛中执行。第一热处理优选在高于或等于350℃且低于或等于750°C的温度下执行。第二热处理优选在空气气氛、氧气氛、氮气氛或者稀有气体气氛中执行。在第二热处理中温度优选上升到高于或等于100℃且低于或等于300℃的温度。在第二热处理中，温度优选在温度的上升之后下降到室温。第二热处理优选包括温度的上升与下降之间的高温保持期间以及温度的下降与上升之间的低温保持期间，并且高温保持期间和低温保持期间的时间长度优选各大于或等于1分钟且小于或等于60分钟。在第二热处理中，温度的上升和下降优选重复3次至50次。
通过上述结构，实现上述目的中的至少一个。
本说明书中公开的本发明的一实施例是半导体器件的制造方法，该方法包括下列步骤：在具有绝缘表面的衬底之上形成栅电极层；在栅电极层之上形成栅极绝缘层；在栅极绝缘层之上形成氧化物半导体层；在形成氧化物半导体层之后执行第一热处理；在氧化物半导体层之上形成源电极层和漏电极层；在栅极绝缘层、氧化物半导体层、源电极层和漏电极层之上形成与氧化物半导体层的一部分相接触的保护绝缘层；以及然后执行第二热处理，其中在温度的上升之后使温度保持比第一热处理长的时间。在比第一的温度低的温度下执行第二热处理。
注意，氧化物半导体层的沟道长度优选为20 μm或更小。第一热处理优选在氮气氛或稀有气体气氛中执行。第一热处理优选在高于或等于350℃且低于或等于750°C的温度下执行。第二热处理优选在空气气氛、氧气氛、氮气氛或者稀有气体气氛中执行。在第二热处理中温度优选上升到高于或等于100℃且低于或等于300℃的温度。第二热处理的时间长度优选大于或等于1小时且小于或等于50小时。
本说明书中使用的氧化物半导体形成由InMO3（ZnO）m（m>0）所表示的薄膜，并且制造其氧化物半导体层使用该薄膜来形成的薄膜晶体管。注意，m不一定为整数。M表示从Ga、FE、Ni、Mn和Co中选取的一种或多种金属元素。例如，M可以是Ga，或者除了Ga之外还可包括上述金属元素，例如，M可以是Ga和Ni或者Ga和Fe。此外，在上述氧化物半导体中，在一些情况下，除了作为M所包含的金属元素之外，还包含诸如Fe或Ni之类的过渡金属元素或者过渡金属的氧化物作为杂质元素。在本说明书中，在其组成分子式由InMO3（ZnO）m（m>0）表示的氧化物半导体层之中，包含Ga作为M的氧化物半导体称作In-Ga-Zn-O基氧化物半导体，并且In-Ga-Zn-O基氧化物半导体的薄膜又称作In-Ga-Zn-O基薄膜。
作为应用于氧化物半导体层的氧化物半导体，除了上述之外，还能够应用任意下列氧化物半导体：In-Sn-Zn-O基氧化物半导体、In-Al-Zn-O基氧化物半导体、Sn-Ga-Zn-O基氧化物半导体、Al-Ga-Zn-O基氧化物半导体、Sn-Al-Zn-O基氧化物半导体、In-Zn-O基氧化物半导体、Sn-Zn-O基氧化物半导体、Al-Zn-O基氧化物半导体、In-O基氧化物半导体、Sn-O基氧化物半导体和Zn-O基氧化物半导体。氧化硅可包含在氧化物半导体层中。将阻碍晶化的氧化硅（SiOx（x>0））加入氧化物半导体层中能够抑制制造过程中在形成氧化物半导体层之后执行热处理时的氧化物半导体层的晶化。注意，氧化物半导体层的优选状态是非晶的，或者其部分晶化是可接受的。
取决于热处理的条件以及氧化物半导体层的材料，非晶状态的氧化物半导体层可晶化以成为微晶膜或多晶膜。甚至当氧化物半导体层为微晶膜或多晶膜时，也能够得到作为TFT的开关特性。
注意，为了方便起见，本说明书中使用诸如“第一”和“第二”之类的序数。因此，它们并不表示步骤的顺序、层的层叠顺序以及规定本发明的具体名称。
形成保护绝缘层以覆盖包括通过第一热处理来脱水或脱氢的氧化物半导体层的薄膜晶体管，并且执行在比第一热处理低的温度下的第二热处理，第二热处理中温度的上升和下降重复多次，由此能够制造包括氧化物半导体层的薄膜晶体管，其中以其形成沟道的阈值电压为正并且尽可能接近0 V，而无需取决于沟道长度。
附图说明
附图包括：
图1A至1E是示出本发明的一实施例的制造过程的截面图；
图2是示出第二热处理的时间与温度之间的关系的图表；
图3A和图3B各示出按照本发明的一实施例的半导体器件；
图4是示出示例1中的第二热处理的时间与温度之间的关系的图表；
图5A和图5B是示出示例1中的薄膜晶体管的阈值电压和迁移率的图表；
图6A和图6B是示出示例2的薄膜晶体管的电流-电压特性的图表；
图7A1、图7A2和图7B各示出半导体器件；
图8A和图8B示出半导体器件；
图9示出半导体器件的像素等效电路；
图10A至图10C各示出半导体器件；
图11A和图11B各是半导体器件的框图；
图12A和图12B示出信号线驱动器电路的结构；
图13A至图13D是示出移位寄存器的结构的电路图；
图14A是示出移位寄存器的配置的电路图，以及图14B示出移位寄存器的操作的时序图；
图15示出半导体器件；
图16示出半导体器件；
图17是电子书籍阅读器的一例的外视图；
图18A和图18B分别是电视机的示例和数码相框的示例的外视图；
图19A和图19B是游戏机的示例的外视图；
图20A和图20B分别是便携计算机的示例和蜂窝电话的示例的外视图；
图21示出半导体器件；
图22示出半导体器件；
图23示出半导体器件；
图24示出半导体器件；
图25示出半导体器件；
图26示出半导体器件；
图27示出半导体器件；
图28示出半导体器件；
图29示出半导体器件；
图30示出半导体器件；
图31示出半导体器件；
图32示出半导体器件；
图33示出半导体器件；
图34示出半导体器件；
图35示出半导体器件；
图36是示出第二热处理的时间与温度之间的关系的图表；以及
图37A和图37B各是示出示例3的薄膜晶体管的阈值电压和迁移率的图表。
具体实施方式
下面将参照附图详细描述本发明的实施例。但是，本发明并不局限于以下描述，本领域的技术人员易于理解，本文所公开的模式和细节能够按照各种方式来修改。因此，本发明不是要被理解为局限于以下实施例的描述。
实施例1
在本实施例中，将参照图1A至图1E来描述图1E所示的薄膜晶体管461的制造方法的一个实施例，图1A至图1E是薄膜晶体管的制造过程的截面图。在这里，图1E所示的薄膜晶体管461具有称作沟道蚀刻结构的底栅结构。
首先，使用借助于光掩模的光刻过程将栅电极层401设置在具有绝缘表面的衬底400之上。注意，抗蚀剂掩模可通过喷墨方法来形成。当抗蚀剂掩模通过喷墨方法来形成时，没有使用光掩模，这导致制造成本的降低。
作为衬底400，当稍后将要执行的热处理的温度较高时，可使用其应变点高于或等于730°C的衬底。例如，在使用玻璃衬底作为衬底400的情况下，使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃之类的玻璃材料。注意，通过包含比硼酸更多数量的氧化钡（BaO），玻璃衬底是耐热的，并且具有更大实际用途。因此，优选使用包含使得BaO的量比B2O3要大的BaO和B2O3的玻璃衬底。
注意，代替玻璃衬底，可使用由诸如陶瓷衬底、石英玻璃衬底、石英衬底或蓝宝石衬底之类的绝缘体所形成的衬底。备选地，可使用晶化玻璃等。
此外，用作基底膜的绝缘膜可设置在衬底400与栅电极层401之间。基底膜具有防止杂质元素从衬底400扩散的功能，并且能够使用氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一个或多个来形成为具有单层结构或叠层结构。
金属导电膜能够用作栅电极层401。作为金属导电膜的材料，优选使用从下列项中选取的元素：Al、Cr、Cu、Ta、Ti、Mo和W，包含这些元素的任意作为成分的合金，组合地包含这些元素的任意的合金；等等。例如，铝层层叠在钛层之上并且钛层层叠在铝层之上的三层结构或者铝层层叠在钼层之上并且钼层层叠在铝层之上的三层结构是优选的。不用说，金属导电膜可具有单层结构、两层结构或者四层或更多层的叠层结构。
然后，栅极绝缘层402在栅电极层401之上形成。
能够通过等离子体CVD方法、溅射方法等，将栅极绝缘层402形成为具有氧化硅层、氮化硅层、氧氮化硅层或氮氧化硅层的单层结构。例如，可通过等离子体CVD方法，使用SiH4、氧和氮作为沉积气体来形成氧氮化硅层。栅极绝缘层402具有从100 nm至500 nm（包括两端）的厚度。在叠层结构的情况下，例如，具有从50 nm至200 nm（包括两端）厚度的第一栅极绝缘层以及具有从5 nm至300 nm（包括两端）厚度的第二栅极绝缘层按照该顺序来层叠。
在本实施例中，栅极绝缘层402是通过等离子体CVD方法所形成的具有100 nm厚度的氧化硅膜。
在形成氧化物半导体膜之前，可在惰性气体气氛（例如氮气氛、氦气氛、氖气氛或氩气氛）中执行热处理（高于或等于400°C且低于衬底的应变点），以去除栅极绝缘层402中包含的诸如氢和水之类的杂质。
随后，在栅极绝缘层402之上，氧化物半导体膜形成为大于或等于5 nm且小于或等于200 nm、优选地大于或等于10 nm且小于或等于50 nm的厚度。优选的厚度为50 nm或更小，以便甚至当形成氧化物半导体膜之后执行脱水或脱氢的热处理时，氧化物半导体膜也能够具有非晶结构。在形成氧化物半导体层之后执行热处理时，氧化物半导体膜的较薄厚度能够抑制氧化物半导体层的晶化。
注意，在氧化物半导体膜通过溅射方法来形成之前，栅极绝缘层402的表面上的灰尘优选通过其中引入氩气体并且生成等离子体的逆溅射去除。逆溅射是一种方法，其中，在没有将电压施加到靶侧的情况下，通过使用RF电源在氩气氛中将电压施加到衬底侧，并且等离子体在衬底附近生成，使得修正衬底表面。注意，代替氩气氛，可使用氮气氛、氦气氛等。
使用In-Ga-Zn-O基氧化物半导体膜、In-Sn-Zn-O基氧化物半导体膜、In-Al-Zn-O基氧化物半导体膜、Sn-Ga-Zn-O基氧化物半导体膜、Al-Ga-Zn-O基氧化物半导体膜、Sn-Al-Zn-O基氧化物半导体膜、In-Zn-O基氧化物半导体膜、Sn-Zn-O基氧化物半导体膜、Al-Zn-O基氧化物半导体膜、In-O基氧化物半导体膜、Sn-O基氧化物半导体膜或者Zn-O基氧化物半导体膜来形成氧化物半导体膜。在本实施例中，氧化物半导体膜通过溅射方法、借助于用于膜形成的In-Ga-Zn-O基氧化物半导体靶来形成。此外，能够通过溅射方法在稀有气体（通常为氩）气氛、氧气氛或者稀有气体（通常为氩）和氧的气氛中形成氧化物半导体膜130。在使用溅射方法的情况下，优选借助于包含大于或等于2 wt%且小于或等于10 wt%的SiO2的靶来执行沉积，使得阻碍晶化的SiOx（x>0）包含在氧化物半导体膜中；这样，能够防止氧化物半导体膜在以后执行的脱水或脱氢的热处理中晶化。
膜形成的氧化物半导体靶中的氧化物半导体的相对密度优选为99%或更大，这导致所形成的氧化物半导体膜中的杂质浓度的降低；因此，能够得到具有高电特性或可靠性的薄膜晶体管。在本实施例中，使用具有97%的氧化物半导体的相对密度的氧化物半导体靶。
在这里，在下列条件下在氩或氧的气氛（氩:氧＝30 sccm:20 sccm，并且氧流量比为40%）中借助于包含In、Ga和Zn（In2O3:Ga2O3:ZnO=1:1:1[摩尔比]并且In:Ga:Zn=1:1:0.5[原子比]）的氧化物半导体靶来形成氧化物半导体膜：衬底与靶之间的距离为100 mm；压力为0.2 Pa；以及直流（DC）电源为0.5 kW。注意，脉冲直流（DC）电源是优选的，因为能够减少膜形成中生成的粉状物质（又称作颗粒或灰尘），并且膜厚能够是均匀的。In-Ga-Zn-O基薄膜形成为5 nm至200 nm厚。在本实施例中，作为氧化物半导体膜，通过溅射方法、借助于用于膜形成的In-Ga-Zn-O基氧化物半导体靶来形成20 nm厚的In-Ga-Zn-O基薄膜。
溅射方法的示例包括：RF溅射方法，其中高频电源用作溅射电源；DC溅射方法，其中使用直流电源；以及脉冲DC溅射方法，其中以脉冲方式来施加偏压。RF溅射方法主要用于形成绝缘膜的情况，而DC溅射方法主要用于形成金属膜的情况。
另外，还存在多源溅射装置，其中能够设置不同材料的多个靶。通过多源溅射装置，不同材料的膜能够形成为层叠在一个室中，或者多种材料的膜能够通过在一个室中同时放电来形成。
另外，存在一种溅射装置，该溅射装置配备有室内部的磁系统并且用于磁控管溅射，以及存在一种用于ECR溅射的溅射装置，其中使用借助于微波所产生的等离子体，而无需使用辉光放电。
此外，作为通过溅射的沉积方法，还存在反应溅射方法，其中靶物质和溅射气体成分在沉积期间相互起化学反应，以便形成其化合物薄膜，并且存在偏压溅射方法，其中电压在沉积期间也施加到衬底。
栅极绝缘层402和氧化物半导体膜可接连形成，而没有暴露于空气。没有暴露于空气的膜形成使得有可能得到叠层之间的界面，该界面没有受到大气成分或者漂浮在空气中的诸如水或烃之类的杂质元素污染。因此，能够减小薄膜晶体管的特性的变化。
随后，通过光刻步骤将氧化物半导体膜处理成岛状氧化物半导体层432（参见图1A）。用于形成岛状氧化物半导体层432的抗蚀剂掩模可通过喷墨方法来形成。当抗蚀剂掩模通过喷墨方法来形成时，没有使用光掩模，这导致制造成本的降低。
然后，执行第一热处理，以便对氧化物半导体层432进行脱水或脱氢。脱水或脱氢的第一热处理的温度设置成高于或等于350℃且低于或等于750°C，优选地为高于或等于425°C。注意，在温度为425°C或更高的情况下，热处理时间可以为1小时或更短，而在温度低于425°C的情况下，热处理时间设置成超过1小时。在这里，将衬底引入作为热处理装置的一个示例的电炉，并且氧化物半导体层在氮气氛下经受热处理。然后，氧化物半导体层没有暴露于空气，并且能够防止水和氢再次包含在氧化物半导体层中。这样，形成氧化物半导体层432。在本实施例中，通过使用同一电炉，在氮气氛下，从以其对氧化物半导体层432执行脱水或脱氢的加热温度T到使得没有再次包含水的温度、具体来说到比加热温度T低100°C或更多的温度来执行缓慢冷却。脱水或脱氢可在稀有气体（例如氦、氖或氩）气氛等下执行，而并不局限于氮气氛。
注意，在第一热处理中，优选水、氢等没有包含在氮或者诸如氦、氖或氩之类的稀有气体中。备选地，优选引入热处理装置中的氮或者诸如氦、氖或氩之类的稀有气体具有6N（99.9999%）或更高、或者更优选地为7N（99.99999%）或更高的纯度；也就是说，杂质浓度优选设置为1 ppm或更低，优选为0.1 ppm或更低。
第一热处理能够使用借助于电炉的加热方法来执行。但是，用于第一热处理的装置并不局限于电炉，而可以是配备有用于使用来自诸如电阻加热元件之类的加热元件的热传导或热辐射来加热处理对象的装置。例如，能够使用诸如GRTA（气体快速热退火）装置或LRTA（灯快速热退火）装置之类的RTA（快速热退火）装置。LRTA装置是用于通过从诸如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压水银灯之类的灯所发射的光（电磁波）的辐射来加热处理对象的装置。GRTA装置是用于使用高温气体的热处理的装置。作为气体，使用不会通过热处理而与处理对象发生反应的诸如氮之类的惰性气体或者诸如氩之类的稀有气体。
取决于第一热处理的条件以及氧化物半导体层的材料，氧化物半导体层可晶化以成为微晶或多晶。例如，氧化物半导体层可晶化，以便成为具有80%或更大或者90%或更大的晶化度的微晶半导体。此外，取决于氧化物半导体层的材料，氧化物半导体层可以是不包含晶体的氧化物半导体。
第一热处理可对被处理成岛状氧化物半导体层432之前的氧化物半导体膜来执行，而不是对岛状氧化物半导体层432来执行。在那种情况下，在第一热处理之后，从加热装置中取出衬底，并且执行光刻步骤。
随后，用于形成源电极层和漏电极层的导电膜在栅极绝缘层402和氧化物半导体层432之上形成。
用于形成源电极层和漏电极层的导电膜能够使用金属导电膜按照与栅电极层401相似的方式来形成。作为金属导电膜的材料，优选地使用从下列项中选取的元素：Al、Cr、Cu、Ta、Ti、Mo和W，包含这些元素的任意作为成分的合金，组合地包含这些元素的任意的合金，等等。例如，铝层层叠在钛层之上并且钛层层叠在铝层之上的三层结构或者铝层层叠在钼层之上并且钼层层叠在铝层之上的三层结构是优选的。不用说，金属导电膜可具有单层结构、两层结构或者四层或更多层的叠层结构。
用于形成源电极层和漏电极层的导电膜经受使用光掩模的光刻步骤，使得形成源电极层405a和漏电极层405b（参见图1B）。这时，还蚀刻氧化物半导体层432的一部分，由此形成具有沟槽（凹陷）的氧化物半导体层432。注意，薄膜晶体管的沟道长度被定义为源电极层405a与漏电极层405b之间的距离。
注意，用于形成源电极层405a和漏电极层405b的抗蚀剂掩模可通过喷墨方法来形成。当抗蚀剂掩模通过喷墨方法来形成时，没有使用光掩模，这导致制造成本的降低。
随后，形成保护绝缘层407，保护绝缘层407覆盖栅极绝缘层402、氧化物半导体层432、源电极层405a和漏电极层405b，并且与氧化物半导体层432的一部分相接触（参见图1C）。保护绝缘层407能够适当地使用诸如溅射方法之类的防止诸如水和氢之类的杂质混合到保护绝缘层407的方法来形成为至少1 nm或更大的厚度。在这里，保护绝缘层407通过溅射方法来形成。与氧化物半导体层432的一部分相接触的保护绝缘层407不包括诸如水分、氢离子和OH-之类的杂质，并且使用防止它们从外部进入的无机绝缘膜来形成。优选使用氧化硅膜，并且备选地可使用氮氧化硅膜、氮化硅膜、氧化铝膜、氧氮化铝膜或者氮化硅膜。
进一步备选地，保护绝缘层407可具有这样一种结构，使得氮化硅膜或氮化铝膜层叠在氧化硅膜、氮氧化硅膜、氧化铝膜或氧氮化铝膜之上。具体来说，氮化硅膜是优选的，因为其不包含诸如水分、氢离子或OH-之类的杂质，并且防止它们从外部进入。
在这里，在水或氢进入氧化物半导体层的情况下，存在关于氧化物半导体层变得具有n型导电性并且薄膜晶体管成为常通的担忧。此外，在水或氢进入氧化物半导体层的情况下，还存在薄膜晶体管的可靠性降低的担忧。因此，重要的是借助于保护绝缘层407来防止诸如水或氢之类的杂质进入氧化物半导体层432。
此外，在水或氢进入保护绝缘层407的情况下，存在关于氧化物半导体层中的氧被保护绝缘层407中的水或氢抽取、氧化物半导体层变得具有n型导电性并且薄膜晶体管成为常通的担忧。此外，在水或氢进入保护绝缘层407的情况下，还存在薄膜晶体管的可靠性降低的担忧。因此，重要的是防止诸如水或氢之类的杂质进入保护绝缘层407。
在本实施例中，作为保护绝缘层407，形成300 nm厚的氧化硅膜。膜形成中的衬底温度可以是从室温至300°C或更低，在本实施例中为100°C。氧化硅膜能够通过溅射方法在稀有气体（通常为氩）气氛、氧气氛或者稀有气体（通常为氩）和氧的混合气氛下形成。氧化硅靶或硅靶能够用作靶。例如，借助于硅靶，氧化硅膜能够通过溅射方法、在包含氧和氮的气氛中形成。
随后，对源电极层405a、漏电极层405b、栅极绝缘层402和氧化物半导体层432来执行其中温度的上升和下降在空气气氛、氧气氛、氮气氛或者稀有气体（例如氦、氖或氩）气氛下重复多次的第二热处理，由此形成氧化物半导体层403（参见图1D和图1E）。在这里，在比第一热处理低的温度下执行第二热处理。在本实施例中，将衬底引入作为热处理装置的一个示例的电炉，并且氧化物半导体层在氧气氛下经过第二热处理。
在第二热处理中，由温度上升期间、高温保持期间、温度下降期间和低温保持期间所组成的循环重复多次。在图2的图表中示出第二热处理步骤，其中纵轴表示温度，以及横轴表示时间。如图2所示，第二热处理的循环由下列期间组成：在时间t1的温度上升期间，其中温度从温度T1上升到温度T2；在时间t2的高温保持期间，其中保持温度T2；在时间t3的温度下降期间，其中温度从温度T2下降到温度T1；以及在时间t4的低温保持期间，其中保持温度T1。在第一循环完成之后，第二循环类似地开始，并且该循环重复N次。然后，第二热处理完成。
在这里，温度T1优选大约为室温，并且温度T2优选高于或等于100℃且低于或等于300℃，更优选高于或等于125°C且低于或等于250°C。此外，优选第二热处理的循环重复3次至50次。另外，时间t1、时间t2、时间t3和时间t4各优选大约为1分钟至60分钟。不用说，时间t1、时间t2、时间t3和时间t4可适当地设置成不同的时间长度。此外，时间t1、时间t2、时间t3和时间t4的任何两个或更多可具有相同的时间长度。注意，时间t1、时间t2、时间t3和时间t4不一定各在大约1分钟至60分钟的范围之内。例如，时间t2和时间t4可设置成小于1分钟，使得温度的上升和下降在示出第二热处理的图2的图表中频繁地重复。
此外，完全相同的循环不一定在第二热处理中重复多次。例如，每一个循环可具有温度T1和温度T2的不同温度以及时间t1至t4的不同时间长度。
在温度下降期间中，可吹送冷却气体，以便降低衬底温度。通过冷却气体的吹送，能够比通过自然冷却更迅速地降低衬底温度。
在这里，在栅极绝缘层402与氧化物半导体层432之间的界面以及在氧化物半导体层432与保护绝缘层407之间的界面或者在氧化物半导体层432中通过对第一热处理的脱水或脱氢所产生的空间处所形成的悬空键通过被考虑为薄膜晶体管的阈值电压远离0 V的原因或者引起一个衬底之上的多个薄膜晶体管的阈值电压的变化的原因。
但是，第二热处理允许栅极绝缘层402与氧化物半导体层432之间的界面以及氧化物半导体层432与保护绝缘层407之间的界面处的悬空键被封闭或者允许氧化物半导体层432的空间的周边中的原子逐渐被重新排列；相应地，能够形成其中使上述部分的结构稳定的氧化物半导体层403。
在氧化硅膜用作保护绝缘层407的情况下，假定结合到氧化物半导体层432中的金属原子的羟基中的氢原子通过结合到氧化硅膜中的硅的氧原子的悬空键来抽取，并且相应地，形成金属氧化物以及羟基与其结合的硅。这允许氧化物半导体层403进一步脱氢，并且薄膜晶体管的可靠性能够提高。
因此，在包括氧化物半导体层403的薄膜晶体管中，以其形成沟道的阈值电压能够为正并且尽可能接近0 V。具体来说，甚至在沟道长度为20 μm或更短的薄膜晶体管中，以其形成沟道的阈值电压也能够类似地为正值并且尽可能接近0 V。此外，场效应迁移率也能够通过本第二热处理来增加。
此外，甚至在包括氧化物半导体层403的多个薄膜晶体管在一个衬底之上形成的情况下，也能够防止薄膜晶体管的阈值电压被改变。
另外，阈值电压的偏移量能够在BT应力测试（偏置温度应力测试）中减小；因此，能够得到极可靠的薄膜晶体管。在本说明书中，BT应力测试（偏置温度应力测试）指的是其中高栅极电压在高温气氛下施加到薄膜晶体管的测试。
因此，在显示装置的像素部分中的薄膜晶体管使用本实施例中所述的制造方法来制造的情况下，能够抑制因相应像素的薄膜晶体管的阈值电压的变化引起的显示不均匀。
此外，在显示装置的驱动器电路部分中的薄膜晶体管使用本实施例中所述的制造方法来制造的情况下，能够缩短沟道长度而没有引起阈值电压的负偏移，由此能够实现驱动器电路部分中的薄膜晶体管的高速操作和较低功率消耗。
注意，在第二热处理中，优选水、氢等没有包含在氧、氮或者诸如氦、氖或氩之类的稀有气体中。备选地，优选引入热处理装置中的氮或者诸如氦、氖或氩之类的稀有气体具有6N（99.9999%）或更高、或者更优选地为7N（99.99999%）或更高的纯度；也就是说，杂质浓度优选地设置为1 ppm或更低，更优选地为0.1 ppm或更低。
第二热处理能够使用借助于电炉的加热方法来执行。
虽然第二热处理就在本实施例中形成保护绝缘层407之后执行，但是第二热处理可在保护绝缘层之上形成层间膜、布线层等之后执行。换言之，第二热处理可在任何时间执行，只要在形成保护绝缘层407之后执行。例如，在制造用于显示装置的像素部分中的薄膜晶体管情况下，第二热处理可在形成像素电极层之后执行。
此外，在第二热处理之前，热处理（优选地在高于或等于200°C且低于或等于400°C）可在惰性气体气氛或者氮气体气氛中执行。在这里，本热处理优选地在比第一热处理的温度低的温度且比第二热处理的温度高的温度下执行。例如，本热处理可在氮气氛中以250°C执行大约1小时。
通过上述工序，能够形成具有下列结构的沟道蚀刻薄膜晶体管461：栅电极层401设置在作为具有绝缘表面的衬底的衬底400之上，栅极绝缘层402设置在栅电极层401之上，氧化物半导体层403设置在栅极绝缘层402之上，源电极层405a和漏电极层405b设置在氧化物半导体层403之上，并且设置与氧化物半导体层403的一部分相接触并且覆盖栅极绝缘层402、氧化物半导体层403以及源电极层405a和漏电极层405b的保护绝缘层407（参见图1E）。
虽然具有单栅结构的薄膜晶体管作为薄膜晶体管461来描述，但是可形成具有包括多个沟道形成区的多栅结构的薄膜晶体管或者具有其中第二栅电极层设置成保护绝缘层407之上的结构的薄膜晶体管。
在本实施例中描述了沟道蚀刻薄膜晶体管461的制造方法；但是，本实施例的结构并不局限于此。具有如图3A所示的底栅结构的底接触类型（倒置共面类型）的薄膜晶体管460以及具有如图3B所示的沟道截断类型的薄膜晶体管481能够使用相似材料和相似方法来形成。
在这里，在薄膜晶体管460中，栅电极层451设置在作为具有绝缘表面的衬底的衬底450之上，栅极绝缘层452设置在栅电极层451之上，源电极层455a和漏电极层455b设置在栅极绝缘层452之上，氧化物半导体层453设置在源电极层455a和漏电极层455b以及栅极绝缘层452之上，并且设置与氧化物半导体层453的一部分相接触并且覆盖栅极绝缘层452、氧化物半导体层453以及源电极层455a和漏电极层405b的保护绝缘层457。
注意，薄膜晶体管460中的衬底450、栅电极层451、栅极绝缘层452、源电极层455a和漏电极层455b、氧化物半导体层453以及保护绝缘层457分别对应于图1A至图1E所示的薄膜晶体管461中的衬底400、栅电极层401、栅极绝缘层402、源电极层405a和漏电极405b、氧化物半导体层403以及保护绝缘层407，并且能够使用相似材料和相似方法来形成。
此外，在薄膜晶体管481中，栅电极层471设置在作为具有绝缘表面的衬底的衬底470之上，栅极绝缘层472设置在栅电极层471之上，氧化物半导体层473设置在栅极绝缘层472之上，沟道保护层480设置在氧化物半导体层473之上，源电极层475a或漏电极层475b设置在氧化物半导体层473和沟道保护层480之上，并且设置与沟道保护层480的一部分相接触并且覆盖栅极绝缘层472、氧化物半导体层473、沟道保护层480以及源电极层475a或漏电极层475b的保护绝缘层477。
沟道保护层480按照如下方式来形成：使得绝缘膜使用与保护绝缘层407相似的材料和方法来形成，并且该形状通过蚀刻来处理。例如，氧化硅膜通过溅射方法在氧化物半导体层473之上形成，然后借助于通过光刻所形成的掩模来蚀刻，使得形成沟道保护层480。备选地，沟道保护层480能够在形成氧化物半导体层473之后接连形成，而没有暴露于空气。相应地，能够得到叠层之间的界面，该界面没有受到大气成分或者漂浮在空气中的诸如水或烃之类的杂质元素污染。
注意，薄膜晶体管481中的衬底470、栅电极层471、栅极绝缘层472、源电极层475a或漏电极层475b、氧化物半导体层473以及保护绝缘层477分别对应于薄膜晶体管400中的衬底400、栅电极层401、栅极绝缘层402、源电极层405a和漏电极405b、氧化物半导体层403以及保护绝缘层407，并且能够使用相似材料和相似方法来形成。
按照上述方式，形成保护绝缘层以覆盖包括通过第一热处理来脱水或脱氢的氧化物半导体层的薄膜晶体管，并且执行在比第一热处理低的温度下的第二热处理，第二热处理中温度的上升和下降重复多次，由此能够制造包括氧化物半导体层的薄膜晶体管，其中以其形成沟道的阈值电压为正并且尽可能接近0 V，而几乎与沟道长度无关。
本实施例可适当地结合任意其它实施例中所述的结构来实现。
实施例2
在本实施例中，第二热处理使用与实施例1不同的方法来执行。在实施例1中，第二热处理在比第一热处理低的温度下按照使得温度的上升和下降重复多次的方式来执行。作为本实施例的第二热处理，其中保持比第一热处理低的温度，比第一热处理更长时间连续执行热处理。
直到就在第二热处理之前的步骤，薄膜晶体管的制造过程与实施例1相似（参见图1C）。
在空气气氛、氧气氛、氮气氛或者稀有气体（例如氦、氖或氩）气氛下，比第一热处理更长时间连续地对源电极层405a、漏电极层405b、栅极绝缘层402和氧化物半导体层432来执行保持比第一热处理低的温度的第二热处理，由此形成氧化物半导体层403（参见图1D和图1E）。在本实施例中，将衬底引入作为热处理装置的一个示例的电炉，并且氧化物半导体层在氧气氛下经受第二热处理。
本实施例的第二热处理包括温度上升期间、高温保持期间、温度下降期间和低温保持等四个期间，各期间仅进行一次。换言之，直到通过温度上升一次之后的温度下降期间来完成第二热处理，高温保持期间在温度T2持续。在图36的图表中示出第二热处理步骤，其中纵轴表示温度，以及横轴表示时间。如图36所示，第二热处理步骤包括：在时间t1的温度上升期间，其中温度从温度T1上升到温度T2；在时间t2的高温保持期间，其中保持温度T2；在时间t3的温度下降期间，其中温度从温度T2下降到温度T1；以及在时间t4的低温保持期间，其中保持温度T1。注意，无需一定执行低温保持期间。
在这里，温度T1优选大约为室温，并且温度T2优选高于或等于100℃且低于或等于300℃，更优选高于或等于125°C且低于或等于250°C。另外，时间t1、时间t3和时间t4各优选大约为1分钟至60分钟。时间t2优选为1小时至50小时（包括两端）。时间t1、时间t2、时间t3和时间t4可适当地设置成不同的时间长度，只要满足下列关系式： t2>t1+t3+t4。
在温度下降期间中，可吹送冷却气体，以便降低衬底温度。通过冷却气体的吹送，能够比通过自然冷却更迅速地降低衬底温度。
按照与如实施例1中所述的其中重复温度的上升和下降的第二热处理相似的方式，比第一热处理更长时间并且在比第一热处理低的温度下连续执行的第二热处理允许栅极绝缘层402与氧化物半导体层432之间的界面以及氧化物半导体层432与保护绝缘层407之间的界面处的悬空键被封闭或者允许氧化物半导体层432的空间的周边中的原子逐渐被重新排列；相应地，能够形成其中使上述部分的结构稳定的氧化物半导体层403。
因此，在包括氧化物半导体层403的薄膜晶体管中，以其形成沟道的阈值电压能够为正并且尽可能接近0 V。具体来说，甚至在沟道长度为20 μm或更短的薄膜晶体管中，以其形成沟道的阈值电压也能够类似地为正并且尽可能接近0 V。此外，场效应迁移率也能够通过本第二热处理来增加。
此外，甚至在包括氧化物半导体层403的多个薄膜晶体管在一个衬底之上形成的情况下，也能够防止薄膜晶体管的阈值电压被改变。
另外，阈值电压的偏移量能够在BT应力测试（偏置温度应力测试）中减小；因此，能够得到极可靠的薄膜晶体管。
因此，在显示装置的像素部分中的薄膜晶体管使用本实施例中所述的制造方法来制造的情况下，能够抑制因相应像素的薄膜晶体管的阈值电压的变化引起的显示不均匀。
此外，在显示装置的驱动器电路部分中的薄膜晶体管使用本实施例中所述的制造方法来制造的情况下，能够缩短沟道长度，而几乎没有引起阈值电压的负偏移，由此能够实现驱动器电路部分中的薄膜晶体管的高速操作和较低功率消耗。
注意，在第二热处理中，优选水、氢等没有包含在氧、氮或者诸如氦、氖或氩之类的稀有气体中。备选地，优选引入热处理设备中的氮或者诸如氦、氖或氩之类的稀有气体具有6N（99.9999%）或更高、或者更优选地为7N（99.99999%）或更高的纯度；也就是说，杂质浓度优选地设置为1 ppm或更低，更优选地为0.1 ppm或更低。
第二热处理能够使用借助于电炉的加热方法来执行。
注意，第二热处理无需一定就在形成保护绝缘层407之后来执行。第二热处理可在保护绝缘层之上形成层间膜、布线层等之后来执行。换言之，第二热处理可在任何时间执行，只要在形成保护绝缘层407之后执行。例如，在制造用于显示装置的像素部分中的薄膜晶体管情况下，第二热处理可在形成像素电极层之后执行。
此外，在第二热处理之前，热处理（优选在高于或等于200°C且低于或等于400°C）可在惰性气体气氛或者氮气体气氛中执行。在这里，本热处理优选在比第一热处理的温度低的温度且比第二热处理的温度高的温度下执行。例如，本热处理可在氮气氛中以250°C执行大约1小时。
按照与实施例1相似的方式，通过上述工序，能够形成具有下列结构的沟道蚀刻薄膜晶体管461：栅电极层401设置在作为具有绝缘表面的衬底的衬底400之上，栅极绝缘层402设置在栅电极层401之上，氧化物半导体层403设置在栅极绝缘层402之上，源电极层405a和漏电极层405b设置在氧化物半导体层403之上，并且设置与氧化物半导体层403的一部分相接触并且覆盖栅极绝缘层402、氧化物半导体层403以及源电极层405a和漏电极层405b的保护绝缘层407（参见图1E）。
形成保护绝缘层以覆盖包括通过第一热处理来脱水或脱氢的氧化物半导体层的薄膜晶体管，并且保持比第一热处理低的温度，比第一热处理更长时间连续执行第二热处理，由此能够制造包括氧化物半导体层的薄膜晶体管，其中以其形成沟道的阈值电压为正并且尽可能接近0 V，而无需取决于沟道长度。
本实施例可适当地结合任意其它实施例中所述的结构来实现。
实施例3
在本实施例中，在形成保护绝缘层407之前使用第三热处理按照与实施例1和2不同的方式来制造薄膜晶体管。
直到并且包括形成源电极层405a和漏电极层405b的步骤，薄膜晶体管的制造过程与实施例1相似（参见图1B）。
然后，执行第三热处理，以便对氧化物半导体层432的没有覆盖源电极层405a和漏电极层405b的暴露区域（背沟道）进行脱水或脱氢。第一热处理优选在真空、氧气氛、稀有气体（例如氦、氖或氩）气氛或者降低的压力下以100°C至300°C的温度来执行。此外，第三处理的时间长度优选大于或等于1分钟且小于或等于60分钟。
第三热处理能够去除在背沟道中因水或氢的进入而生成的过剩载流子。相应地，即使缩短稍后执行并且在实施例1和2中所述的第二热处理的时间长度，也能够得到相似效果。
随后，按照实施例1中所述的方式，形成保护绝缘层407，保护绝缘层407覆盖栅极绝缘层402、氧化物半导体层432、源电极层405a和漏电极层405b，并且与氧化物半导体层432的一部分相接触（参见图1C）。保护绝缘层407能够适当地使用诸如溅射方法之类的防止诸如水或氢之类的杂质进入保护绝缘层407的方法来形成为至少1 nm或更大的厚度。在这里，保护绝缘层407通过溅射方法在氧气氛中以高于或等于室温且低于或等于100°C的膜形成温度来形成，而没有暴露于空气。形成为与氧化物半导体层432的一部分相接触的保护绝缘层407使用不包括诸如水分、氢离子或OH-之类的杂质并且防止它们从外部进入的无机绝缘膜来形成，并且优选使用氧化硅膜。氧化硅靶或硅靶能够用作靶。
此外，保护绝缘层407可具有其中氮化硅膜层叠在氧化硅膜之上的结构。氮化硅膜是优选的，因为其不包含诸如水分、氢离子或OH-之类的杂质，并且防止它们从外部进入。重要的是没有暴露于空气来层叠氮化硅膜，并且防止诸如水或氢之类的杂质进入保护绝缘层407。
随后，执行在实施例1中所述的其中温度的上升和下降在比第一热处理低的温度下重复多次的第二热处理或者在实施例2中所述的比第一热处理更长时间连续执行的保持比第一热处理低的温度的第二热处理，以便形成氧化物半导体层403；因此，能够制造沟道蚀刻薄膜晶体管461（参见图1E）。
在第二热处理之前执行第三热处理的情况下，即使缩短第二热处理的时间长度，也能够制造包括氧化物半导体层403的薄膜晶体管，其中以其形成沟道的阈值电压为正并且尽可能接近0 V。具体来说，甚至在沟道长度为20 μm或更短的薄膜晶体管中，以其形成沟道的阈值电压也能够以类似方式为正并且尽可能接近0 V。此外，场效应迁移率也能够通过本第二热处理来增加。
此外，通过在第二热处理之前执行的第三热处理，甚至在缩短第二热处理的时间长度并且在一个衬底之上形成包括氧化物半导体层403的多个薄膜晶体管的情况下，也能够防止薄膜晶体管的阈值电压被改变。
另外，通过在第二热处理之前执行的第三热处理，甚至在缩短第二热处理的时间长度的情况下，阈值电压的偏移量也能够在BT应力测试（偏置温度应力测试）中减小；因此，能够得到极可靠的薄膜晶体管。
因此，在显示装置的像素部分中的薄膜晶体管使用本实施例中所述的制造方法来制造的情况下，能够抑制因相应像素的薄膜晶体管的阈值电压的变化引起的显示不均匀。
此外，在显示装置的驱动器电路部分中的薄膜晶体管使用本实施例中所述的制造方法来制造的情况下，能够缩短沟道长度而没有引起阈值电压的负偏移，由此能够实现驱动器电路部分中的薄膜晶体管的高速操作和较低功率消耗。
本实施例可适当地结合任意其它实施例中所述的结构来实现。
实施例4
在本实施例中，下面将描述一例，其中驱动器电路的至少一部分和设置在像素部分中的薄膜晶体管在一个衬底之上形成。
设置在像素部分中的薄膜晶体管按照实施例1至3的任一个来形成。由于实施例1至3中所述的薄膜晶体管是n沟道TFT，所以驱动器电路之中能够由n沟道TFT来构成的驱动器电路的一部分在其中形成像素部分的薄膜晶体管的衬底之上形成。
图11A示出有源矩阵显示装置的框图的一例。像素部分5301、第一扫描线驱动器电路5302、第二扫描线驱动器电路5303和信号线驱动器电路5304设置在显示装置的衬底5300之上。在像素部分5301中，布置从信号线驱动器电路5304所延伸的多个信号线，并且布置从第一扫描线驱动器电路5302和第二扫描线驱动器电路5303所延伸的多个扫描线。注意，在扫描线和信号线的截面中，各具有显示元件的像素按照矩阵来布置。显示装置的衬底5300通过诸如柔性印刷电路（FPC）之类的连接部分连接到控制电路5305（又称作控制器或控制IC）。
图11A中，第一扫描线驱动器电路5302、第二扫描线驱动器电路5303和信号线驱动器电路5304在其中形成像素部分5301的衬底5300之上形成。因此，减少了外部设置的驱动器电路等的组件的数量，使得成本能够降低。此外，能够减少在布线从衬底5300外部所设置的驱动器电路延伸时形成的连接部分的连接的数量，并且能够提高可靠性或成品率。
注意，定时控制电路5305例如向第一扫描线驱动器电路5302提供第一扫描线驱动器电路启动信号（GSP1）和扫描线驱动器电路时钟信号（GCK1）。此外，定时控制电路5305例如向第二扫描线驱动器电路5303提供第二扫描线驱动器电路启动信号（GSP2）（其又称作启动脉冲）和扫描线驱动器电路时钟信号（GCK2）。此外，定时控制电路5305向信号线驱动器电路5304提供信号线驱动器电路启动信号（SSP）、信号线驱动器电路时钟信号（SCK）、视频信号数据（DATA，又简单地称作视频信号）和闩锁信号（LAT）。各时钟信号可以是具有移相的多个时钟信号，或者可连同通过将时钟信号反相所得到的信号（CKB）一起提供。注意，有可能省略第一扫描线驱动器电路5302和第二扫描线驱动器电路5303其中之一。
图11B示出一种结构，其中具有较低驱动频率的电路（例如第一扫描线驱动器电路5302和第二扫描线驱动器电路5303）在其中形成像素部分5301的衬底5300之上形成，并且信号线驱动器电路5304在与其中形成像素部分5301的衬底5300不同的衬底之上形成。通过这种结构，在衬底5300之上形成的驱动器电路能够由其场效应迁移率比包括单晶半导体的晶体管低的薄膜晶体管来构成。因此，能够实现显示装置的尺寸的增加、步骤数量的减少、成本的降低、成品率的提高等等。
实施例1至3中所述的薄膜晶体管是n沟道TFT。图12A和图12B示出由n沟道TFT所构成的信号线驱动器电路的配置和操作的示例。
信号线驱动器电路包括移位寄存器5601和开关电路5602。开关电路5602包括多个电路5602_1至5602_N（N为自然数）。开关电路5602_1至5602_N各包括多个薄膜晶体管5603_1至5603_k（k为自然数）。下面描述其中薄膜晶体管5603_1至5603_k是n沟道TFT的示例。
通过使用开关电路5602_1作为示例来描述信号线驱动器电路中的连接关系。薄膜晶体管5603_1至5603_k的第一端子分别连接到布线5604_1至5604_k。薄膜晶体管5603_1至5603_k的第二端子分别连接到信号线S1至Sk。薄膜晶体管5603_1至5603_k的栅极连接到布线5605_1。
移位寄存器5601具有通过向布线5605_1至5605_N依次输出H电平信号（又称作H信号或者高电源电位电平的信号）来依次选择开关电路5602_1至5602_N的功能。
开关电路5602_1具有控制布线5604_1至5604_k与信号线S1至Sk之间的电连续性（第一端子与第二端子之间的电连续性）的功能，即，控制是否向信号线S1至Sk提供布线5601_1至5604_k的电位的功能。这样，开关电路5602_1用作选择器。此外，薄膜晶体管5603_1至5603_k具有分别控制布线5604_1至5604_k与信号线S1至Sk之间的电连续性的功能，即，分别向信号线S1至Sk提供布线5604_1至5604_k的电位的功能。这样，薄膜晶体管5603_1至5603_k的每个用作开关。
将视频信号数据（DATA）输入到布线5604_1至5604_k的每个。视频信号数据（DATA）往往是与图像信号或图像数据对应的模拟信号。
接下来，参照图12B的时序图来描述图12A中的信号线驱动器电路的操作。图12B示出信号Sout_1至Sout_N和信号Vdata_1至Vdata_k的示例。信号Sout_1至Sout_N是来自移位寄存器5601的输出信号的示例。信号Vdata_1至Vdata_k是输入到布线5604_1至5604_k的信号的示例。注意，信号线驱动器电路的一个操作期间对应于显示装置中的一个栅极选择期间。例如，一个栅极选择期间分为期间T1至TN。期间T1至TN的每个是用于将视频信号数据（DATA）写入所选行的像素的期间。
注意，在本实施例中，为了简洁起见，附图等所示的各结构中的信号波形失真等在一些情况下经过放大。因此，本实施例不一定局限于附图等所示的标度。
在期间T1至TN中，移位寄存器5601向布线5605_1至5605_N依次输出H电平信号。例如，在期间T1，移位寄存器5601向布线5605_1输出H电平信号。然后，薄膜晶体管5603_1至5603_k导通，使得布线5604_1至5604_k和信号线S1至Sk开始传导。这时，Data（S1）至Data（Sk）分别输入到布线5604_1至5604_k。Data（S1）至Data（Sk）分别通过薄膜晶体管5603_1至5603_k输入到所选行的第一至第k列的像素。这样，在期间T1至TN，视频信号数据（DATA）依次写到所选行中的k列的像素。
视频信号数据（DATA）如上所述写到多列的像素中，由此能够减少视频信号数据（DATA）的数量或者布线的数量。因此，能够减少与外部电路的连接的数量。此外，在将视频信号写入多列的像素时，用于写入的时间能够延长；因此，能够防止视频信号的不充分写入。
注意，由实施例1至3的任一个中的薄膜晶体管所构成的电路的任一个能够用于移位寄存器5601和开关电路5602。在该情况下，移位寄存器5601中包含的所有晶体管能够仅为n沟道晶体管或者仅为p沟道晶体管。
参照图13A至图13D以及图14A和图14B来描述用于扫描线驱动器电路和/或信号线驱动器电路的一部分的移位寄存器的一个实施例。
扫描线驱动器电路包括移位寄存器。另外，在一些情况下，扫描线驱动器电路可包括电平移动器、缓冲器等。在扫描线驱动器电路中，将时钟信号（CK）和启动脉冲信号（SP）输入到移位寄存器，以使得产生选择信号。所产生的选择信号由缓冲器来缓冲和放大，并且将所得信号提供给对应扫描线。一行的像素中的晶体管的栅电极连接到扫描线。由于一行的像素中的晶体管必须同时导通，所以使用能够提供大电流的缓冲器。
移位寄存器包括第一至第N个脉冲输出电路10_1至10_N（N为大于或等于3的自然数）（参见图13A）。在图13A所示的移位寄存器中，第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3和第四时钟信号CK4分别从第一布线11、第二布线12、第三布线13和第四布线14提供给第一至第N个输出电路10_1至10_N。启动脉冲SP1（第一启动脉冲）从第五布线15输入到第一脉冲输出电路10_1。向第二或下一级的第n个脉冲输出电路10_n（n为大于或等于2且小于或等于N的自然数）输入来自前一级的脉冲输出电路的信号（这种信号称作前一级信号OUT（n-1）（n为大于或等于2且小于或等于N的自然数）。另外，来自第三脉冲输出电路10_3的信号输入到第三脉冲输出电路10_3之前的两级中的第一脉冲输出电路10_1。类似地，向第二或下一级中的第n个脉冲输出电路10_n输入来自第n个脉冲输出电路10_n之后的两级的脉冲输出电路10_（n+2）的信号（这种信号称作下一级信号OUT（n+2））。因此，从各级的脉冲输出电路，输出要输入到下一级的和/或该脉冲输出电路两级之前的脉冲输出电路的第一输出信号（OUT（1）（SR）至OUT（N）（SR））以及用于电连接到另一个布线的第二输出信号（OUT（1）至OUT（N））等。注意，例如，由于下一级信号OUT（n+2）没有输入到如图13A所示的移位寄存器的最后两级，所以第二启动脉冲SP2和第三启动脉冲SP3可输入到最后两级的脉冲输出电路。
注意，时钟信号（CK）是每隔一定间隔在H电平与L电平（又称作L信号或者低电源电位电平的信号）之间交替的信号。在这里，第一时钟信号（CK1）至第四时钟信号（CK4）依次偏离1/4周期。在本实施例中，脉冲输出电路的驱动等采用第一至第四时钟信号（CK1）至（CK4）来控制。注意，在一些情况下，取决于时钟信号输入到的驱动器电路，时钟信号又称作GCK或SCK；在以下描述中，时钟信号称作CK。
第一输入端子21、第二输入端子22和第三输入端子23电连接到第一至第四布线11至14的任一个。例如，在图13A的第一脉冲输出电路10_1中，第一输入端子21电连接到第一布线11，第二输入端子22电连接到第二布线12，以及第三输入端子23电连接到第三布线13。在第二脉冲输出电路10_2中，第一输入端子21电连接到第二布线12，第二输入端子22电连接到第三布线13，以及第三输入端子23电连接到第四布线14。
第一至第N个脉冲输出电路10_1至10_N的每个包括第一输入端子21、第二输入端子22、第三输入端子23、第四输入端子24、第五输入端子25、第一输出端子26以及第二输出端子27（参见图13B）。在第一脉冲输出电路10_1中，第一时钟信号CK1输入到第一输入端子21，第二时钟信号CK2输入到第二输入端子22，第三时钟信号CK3输入到第三输入端子23，启动脉冲输入到第四输入端子24，下一级信号OUT（3）输入到第五输入端子25，第一输出信号OUT（1）（SR）从第一输出端子26输出，以及第二输出信号OUT（1）从第二输出端子27输出。
在第一至第N个脉冲输出电路10_1至10_N中，除了具有三个端子的薄膜晶体管之外，还能够使用具有四个端子的薄膜晶体管。图13C示出具有四个端子的薄膜晶体管28的符号。图13C所示的薄膜晶体管28的符号表示具有四个端子的薄膜晶体管，并且在以下附图等中使用。薄膜晶体管28是能够控制IN端子与OUT端子之间的电流的元件，其中具有输入到第一栅电极的第一控制信号G1以及输入到第二栅电极的第二控制信号G2。
通过为薄膜晶体管28的沟道形成区上面和下面的栅电极提供夹在上栅电极与沟道形成区之间以及下栅电极和沟道形成区之间的栅极绝缘膜，并且通过控制上栅电极的电位和/或下栅电极的电位，能够将图13C所示的薄膜晶体管28的阈值电压控制成预期电平。
接下来将参照图13D来描述图13B所示的脉冲输出电路的特定电路配置的一例。
图13D所示的第一脉冲输出电路10_1包括第一至第十三晶体管31至43。除了以上所述的第一至第五输入端子21至25、第一输出端子26和第二输出端子27之外，信号或电源电位从对其提供第一高电源电位VDD的电源线51、对其提供第二高电源电位VCC的电源线52以及对其提供低电源电位VSS的电源线53提供给第一至第十三晶体管31至43。图13D中的电源线的电源电位的关系如下：第一电源电位VDD高于或等于第二电源电位VCC，以及第二电源电位VCC高于第三电源电位VSS。注意，第一至第四时钟信号（CK1）至（CK4）各每隔一定间隔在H电平与L电平之间交替；H电平的时钟信号是VDD，而L电平的时钟信号是VSS。通过使电源线51的电位VDD高于电源线52的电位VCC，能够降低施加到晶体管的栅电极的电位，能够降低晶体管的阈值电压的偏移，并且能够抑制晶体管的劣化而没有对晶体管的操作的不利影响。注意，如图13D所示，图13C所示的具有四个端子的薄膜晶体管28优选地用作第一至第十三晶体管31至43之中的第一晶体管31和第六至第九晶体管36至39。第一晶体管31和第六至第九晶体管36至39需要根据栅电极的控制信号来切换充当源极或漏极的一个电极与其连接的结点的电位，并且能够通过对输入到栅电极的控制信号的快速响应（导通电流的陡峭上升）来减少脉冲输出电路的故障。通过使用图13C所示的具有四个端子的薄膜晶体管28，能够控制阈值电压，并且能够进一步减少脉冲输出电路的故障。注意，虽然第一控制信号G1和第二控制信号G2在图13D中是相同控制信号，但是第一控制信号G1和第二控制信号G2可以是不同的控制信号。
图13D中，第一晶体管31的第一端子电连接到电源线51，第一晶体管31的第二端子电连接到第九晶体管39的第一端子，以及第一晶体管31的栅电极（第一栅电极和第二栅电极）电连接到第四输入端子24。第二晶体管32的第一端子电连接到电源线53，第二晶体管32的第二端子电连接到第九晶体管39的第一端子，以及第二晶体管32的栅电极电连接到第四晶体管34的栅电极。第三晶体管33的第一端子电连接到第一输入端子21，以及第三晶体管33的第二端子电连接到第一输入端子26。第四晶体管34的第一端子电连接到电源线53，以及第四晶体管34的第二端子电连接到第一输出端子26。第五晶体管35的第一端子电连接到电源线53，第五晶体管35的第二端子电连接到第二晶体管32的栅电极和第四晶体管34的栅电极，以及第五晶体管35的栅电极电连接到第四输入端子24。第六晶体管36的第一端子电连接到电源线52，第六晶体管36的第二端子电连接到第二晶体管32的栅电极和第四晶体管34的栅电极，以及第六晶体管36的栅电极（第一栅电极和第二栅电极）电连接到第五输入端子25。第七晶体管37的第一端子电连接到电源线52，第七晶体管37的第二端子电连接到第八晶体管38的第二端子，以及第七晶体管37的栅电极（第一栅电极和第二栅电极）电连接到第三输入端子23。第八晶体管38的第一端子电连接到第二晶体管32的栅电极和第四晶体管34的栅电极，以及第八晶体管38的栅电极（第一栅电极和第二栅电极）电连接到第二输入端子22。第九晶体管39的第一端子电连接到第一晶体管31的第二端子和第二晶体管32的第二端子，第九晶体管39的第二端子电连接到第三晶体管33的栅电极和第十晶体管40的栅电极，以及第九晶体管39的栅电极（第一栅电极和第二栅电极）电连接到电源线52。第十晶体管40的第一端子电连接到第一输入端子21，第十晶体管40的第二端子电连接到第二输出端子27，以及第十晶体管40的栅电极电连接到第九晶体管39的第二端子。第十一晶体管41的第一端子电连接到电源线53，第十一晶体管41的第二端子电连接到第二输出端子27，以及第十一晶体管41的栅电极电连接到第二晶体管32的栅电极和第四晶体管34的栅电极。第十二晶体管42的第一端子电连接到电源线53，第十二晶体管42的第二端子电连接到第二输出端子27，以及第十二晶体管42的栅电极电连接到第七晶体管37的栅电极（第一栅电极和第二栅电极）。第十三晶体管43的第一端子电连接到电源线53，第十三晶体管43的第二端子电连接到第一输出端子26，以及第十三晶体管43的栅电极电连接到第七晶体管37的栅电极（第一栅电极和第二栅电极）。
图13D中，其中第三晶体管33的栅电极、第十晶体管40的栅电极和第九晶体管39的第二端子相连接的连接点称作结点A。其中第二晶体管32的栅电极、第四晶体管34的栅电极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子和第十一晶体管41的栅电极相连接的连接点称作结点B（参见图14A）。
图14A示出在图13D所示的脉冲输出电路应用于第一脉冲输出电路10_1的情况下输入到第一至第五输入端子21至25以及从第一和第二输出端子26和27输出的信号。
具体来说，第一时钟信号CK1输入到第一输入端子21，第二时钟信号CK2输入到第二输入端子22，第三时钟信号CK3输入到第三输入端子23，启动脉冲输入到第四输入端子24，下一级信号OUT（3）输入到第五输入端子25，第一输出信号OUT（1）（SR）从第一输出端子26输出，以及第二输出信号OUT（1）从第二输出端子27输出。
注意，薄膜晶体管是具有栅极、漏极和源极至少三个端子的元件。薄膜晶体管具有包括在与栅极重叠的区域中形成的沟道区的半导体。通过沟道区在漏极与源极之间流动的电流能够通过控制栅极的电位来控制。在这里，由于薄膜晶体管的源极和漏极可根据晶体管的结构、操作条件等等而互换，所以难以定义哪一个是源极或漏极。因此，在一些情况下，用作源极或漏极的区域不称作源极或漏极。在该情况下，例如，这类区域可称作第一端子或第二端子。
注意，在图13D和图14A中，还可设置用于通过使结点A进入浮动状态来执行自举操作的电容器。此外，还可设置具有电连接到结点B的一个电极的电容器，以便保持结点B的电位。
图14B是包括图14A所示的多个脉冲输出电路的移位寄存器的时序图。注意，当移位寄存器包含在扫描线驱动器电路中时，图14B中的期间61对应于垂直回扫期间，并且期间62对应于栅极选择期间。
注意，通过设置其中如图14A所示将第二电源电位VCC施加到栅极的第九晶体管39，提供自举操作之前和之后的下列优点。
在没有其中将第二电源电位VCC施加到栅电极的第九晶体管39的情况下，如果结点A的电位通过自举操作来升高，则作为第一晶体管31的第二端子的源极的电位升高到高于第一电源电位VDD的值。然后，第一晶体管31的第一端子、即电源线51侧的端子开始用作第一晶体管31的源极。因此，在第一晶体管31中，在栅电极与源极之间以及栅极与漏极之间施加高电压，并且因此施加相当的应力，这可能引起晶体管的劣化。另一方面，通过其中将第二电源电位VCC施加到栅电极的第九晶体管39，在结点A的电位通过自举操作来升高时能够防止第一晶体管31的第二端子的电位的上升。换言之，第九晶体管39的设置能够降低施加在第一晶体管31的栅极与源极之间的负电压的电平。因此，本实施例中的电路配置能够降低施加在第一晶体管31的栅极与源极之间的负电压，以使得能够抑制因应力引起的第一晶体管31的劣化。
注意，第九晶体管39能够设置在任何位置，只要第九晶体管39的第一端子和第二端子连接在第一晶体管31的第二端子与第三晶体管33的栅极之间。注意，在本实施例中，当包括多个脉冲输出电路的移位寄存器包含在具有比扫描线驱动器电路更大数量的级的信号线驱动器电路时，第九晶体管39可省略，这因为减少晶体管的数量而是有利的。
注意，氧化物半导体用于第一至第十三晶体管31至43的半导体层；因此，薄膜晶体管的截止电流能够降低，导通电流和场效应迁移率能够增加，并且晶体管的劣化程度能够降低。因此能够减少电路的故障。此外，与包括非晶硅的晶体管相比，通过将高电位施加到栅电极，包括氧化物半导体的晶体管更少劣化。因此，甚至当第一电源电位VDD提供给提供第二电源电位VCC的电源线时，移位寄存器也能够类似地进行操作，并且能够减少电路之间的电源线的数量；因此能够减小电路的尺寸。
注意，甚至当连接关系改变成使得从第三输入端子23提供给第七晶体管37的栅电极（第一栅电极和第二栅电极）的时钟信号以及从第二输入端子22提供给第八晶体管38的栅电极（第一栅电极和第二栅电极）的时钟信号可分别从第二输入端子22和第三输入端子23来提供时，移位寄存器也将取得相似效果。在图14A所示的移位寄存器中，第七晶体管37和第八晶体管38的状态改变成使得第七晶体管37和第八晶体管38均导通，然后第七晶体管37截止而第八晶体管38导通，然后第七晶体管37和第八晶体管38截止；因此，通过第二输入端子22和第三输入端子23的电位的下降而引起的结点B的电位的下降，通过第七晶体管37的栅电极的电位的下降和第八晶体管38的栅电极的电位的下降而引起两次。另一方面，在图14A所示的移位寄存器中，在第七晶体管37和第八晶体管38的状态改变成使得第七晶体管37和第八晶体管38均导通的情况下，然后第七晶体管37导通而第八晶体管38截止，然后第七晶体管37和第八晶体管38截止，通过第二输入端子22和第三输入端子23的电位的下降引起的结点B的电位的下降仅通过第八晶体管38的栅电极的电位的下降而引起一次。因此，时钟信号CK3从第三输入端子23提供给第七晶体管37的栅电极（第一栅电极和第二栅电极）以及时钟信号CK2从第二输入端子22提供给第八晶体管38的栅电极（第一栅电极和第二栅电极）的这种连接关系是优选的。那是因为能够减少结点B的电位的变化次数，由此能够降低噪声。
这样，在第一输出端子26和第二输出端子27的电位保持于L电平的期间中，H电平信号定期地提供给结点B；因此能够抑制脉冲输出电路的故障。
在上述驱动器电路中的薄膜晶体管使用实施例1中所述的薄膜晶体管的制造方法来制造的情况下，能够缩短沟道长度而没有引起阈值电压的负偏移，由此能够实现驱动器电路部分中的薄膜晶体管的高速操作和较低功率消耗。
本实施例可适当地结合任意其它实施例中所述的结构的来实现。
实施例5
通过制造薄膜晶体管并且将薄膜晶体管用于像素部分和驱动器电路，能够制造具有显示功能的半导体器件（又称作显示装置）。此外，包括薄膜晶体管的驱动器电路的部分或全部能够在其中形成像素部分的衬底之上形成，由此能够得到面板上系统。
显示装置包括显示元件。作为显示元件，能够使用液晶元件（又称作液晶显示元件）或发光元件（又称作发光显示元件）。发光元件在其范畴内包括其亮度通过电流或电压来控制的元件，并且在其范畴内具体包括无机电致发光（EL）元件、有机EL元件等等。此外，显示装置可包括其对比度通过电效应、如电子墨水来改变的显示介质。
另外，显示装置包括其中密封了显示元件的面板以及其中包括控制器的IC等安装在面板上的模块。此外，作为显示元件在显示装置的制造过程中完成之前的一个实施例的元件衬底配备有用于将电流提供给多个像素的每个中的显示元件的部件。具体来说，元件衬底可处于仅形成显示元件的像素电极的状态、将要作为像素电极的导电膜被形成但尚未蚀刻以形成像素电极的状态或者任何其它状态。
注意，本说明书中的显示装置指的是图像显示装置、显示装置或者光源（包括照明器件）。此外，显示装置在其范畴内还包括任何下列模块：诸如柔性印刷电路（FPC）、带式自动接合（TAB）带或者带载封装（TCP）之类的连接器与其附连的模块；具有TAB带或TCP的模块，在其端部设置了印刷电路板；以及具有通过玻璃上芯片（COG）方法直接安装到显示元件上的集成电路（IC）的模块。
将参照图7A1、图7A2和图7B来描述作为半导体器件的一个实施例的液晶显示面板的外观和截面。图7A1和图7A2是其中薄膜晶体管4010和4011以及液晶元件4013在第一衬底4001与第二衬底4006之间采用密封剂4005进行密封的面板的平面图。图7B是沿图7A1和图7A2的M-N所截取的截面图。
密封剂4005设置成使得包围设置在第一衬底4001之上的像素部分4002和扫描线驱动器电路4004。第二衬底4006设置在像素部分4002和扫描线驱动器电路4004之上。因此，像素部分4002和扫描线驱动器电路4004连同液晶层4008一起由第一衬底4001、密封剂4005和第二衬底4006来密封。使用单独准备的衬底之上的单晶半导体膜或多晶半导体膜来形成的信号线驱动器电路4003安装在与第一衬底4001之上的密封剂4005所包围的区域不同的区域中。
注意，对于单独形成的驱动器电路的连接方法没有具体限制，并且能够使用COG方法、导线接合方法、TAB方法等等。图7A1示出其中信号线驱动器电路4003通过COG方法来安装的一例。图7A2示出其中信号线驱动器电路4003通过TAB方法来安装的一例。
设置在第一衬底4001之上的像素部分4002和扫描线驱动器电路4004包括多个薄膜晶体管。图7B作为一例来示出像素部分4002中包含的薄膜晶体管4010和扫描线驱动器电路4004中包含的薄膜晶体管4011。绝缘层4020、4041和4021设置在薄膜晶体管4010和4011之上。
作为薄膜晶体管4010和4011，能够采用在实施例1中描述的包括氧化物半导体层的极可靠薄膜晶体管。在本实施例中，薄膜晶体管4010和4011是n沟道薄膜晶体管。
导电层4040设置在与驱动器电路的薄膜晶体管4011中的氧化物半导体层的沟道形成区重叠的绝缘层4021的一部分之上。导电层4040设置在与氧化物半导体层的沟道形成区重叠的位置中，由此能够减小在BT测试之前和之后的薄膜晶体管4011的阈值电压的变化量。导电层4040的电位可与薄膜晶体管4011的栅电极层的电位相同或不同。导电层4040还能够用作第二栅电极层。此外，导电层4040的电位可以是GND或0 V，或者导电层4040可处于浮动状态。
液晶元件4013中包含的像素电极层4030电连接到薄膜晶体管4010。液晶元件4013的对电极层4031在第二衬底4006上形成。其中像素电极层4030、对电极层4031和液晶层4008相互重叠的一部分对应于液晶元件4013。注意，像素电极层4030和对电极层4031分别配备有用作取向膜的氧化物绝缘层4032和氧化物绝缘层4033，并且液晶层4008隔着氧化物绝缘层4032和4033夹在电极层之间。
注意，透光衬底能够用作第一衬底4001和第二衬底4006；能够使用玻璃、陶瓷或塑料。塑料可以是玻璃纤维增强塑料（FRP）板、聚氟乙烯（PVF）膜、聚酯膜或丙烯酸树脂膜。
隔离件4035是通过有选择地蚀刻绝缘膜而得到的柱状隔离件4035，并且被设置以便控制像素电极层4030与对电极层4031之间的距离（单元间隙）。备选地，球形隔离件可用作隔离件4035。对电极层4031电连接到在其中形成了薄膜晶体管4010的衬底之上所形成的公共电位线。对电极层4031和公共电位线能够使用公共连接部分通过设置在一对衬底之间的导电粒子相互电连接。注意，导电粒子包含在密封剂4005中。
备选地，可使用不需要取向膜的呈现蓝相的液晶。蓝相是就在胆甾相在胆甾型液晶的温度上升的同时变成各向同性相之前生成的液晶相位之一。由于蓝相仅在窄温度范围中生成，所以包含5 wt%或更大的手性试剂的液晶组合物用于液晶层4008，以便改进温度范围。包括呈现蓝相的液晶和手性试剂的液晶转换为具有1微秒或更小的短响应时间，并且在光学上是各向同性的；因此，取向处理不是必要的，并且视角依赖性小。
注意，除了透射液晶显示装置之外，本实施例还能够应用于透反射液晶显示装置。
虽然在液晶显示装置的示例中，起偏振片设置在衬底的外表面（观看者侧）上，并且用于显示元件的着色层（滤色片）和电极层依次设置在衬底的内表面上，但是起偏振片可设置在衬底的内表面上。起偏振片和着色层的层叠结构并不局限于本实施例中的结构，而是可根据起偏振片和着色层的材料以及制造工序的条件来适当地设置。
在薄膜晶体管4011中，绝缘层4041形成为与包括沟道形成区的半导体层接触，作为保护绝缘膜。例如，绝缘层4041能够使用与实施例1中所述的保护绝缘膜407相似的材料和方法来形成。在这里，氧化硅膜通过溅射方法、按照与实施例1相似的方式作为绝缘层4041来形成。
此外，保护绝缘层4020在绝缘层4041之上形成。保护绝缘层4020能够使用与实施例1中所述的保护绝缘层407相似的材料和方法来形成。在这里，氮化硅膜通过PCVD方法作为绝缘层4020来形成。
用作平面化绝缘膜的绝缘层4021在绝缘层4020之上形成，以便降低薄膜晶体管的表面不均匀。绝缘层4021能够使用诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树酯之类的耐热有机材料来形成。除了这类有机材料，还有可能使用低介电常数材料（低k材料）、硅氧烷基树脂、磷硅酸玻璃（PSG）、硼磷硅玻璃（BPSG）等。注意，绝缘层4021可通过层叠使用这些材料所形成的多个绝缘膜来形成。
注意，硅氧烷基树脂对应于包括使用硅氧烷基材料作为起始材料所形成的Si-O-Si接合的树脂。硅氧烷基树脂可包括有机基团（例如烷基或芳基）或者氟基团作为取代基。另外，有机基团可包括氟基团。
绝缘层4021的形成方法并不局限于特定方法，而是能够根据材料来使用下列方法：溅射方法、SOG方法、旋涂方法、浸涂方法、喷涂方法、微滴排放方法（例如喷墨方法、丝网印刷、胶印等）等等。此外，平面化绝缘层4021能够采用刮刀、辊涂机、幕涂机、刮刀式涂层机等等来形成。当组合绝缘层4021的烘焙步骤和半导体层的退火时，能够有效地制造半导体器件。
能够使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡（以下称作ITO）、氧化铟锌或者添加了氧化硅的氧化铟锡之类的透光导电材料来形成像素电极层4030和对电极层4031。
备选地，包含导电高分子（又称作导电聚合物）的导电成分能够用于像素电极层4030和对电极层4031。使用导电成分所形成的像素电极优选地在波长550 nm具有每平方10000欧姆或更小的表面电阻和70%或更大的透射率。此外，导电成分中包含的导电高分子的电阻率优选地为0.1 Ω·cm或更小。
作为导电高分子，可使用所谓的π电子共轭导电聚合物。示例是聚苯胺及其衍生物、聚吡咯及其衍生物、聚噻吩及其衍生物以及这些材料的两种或更多种的共聚物。
此外，各种信号和电位从FPC 4018提供给单独形成的信号线驱动器电路4003以及扫描线驱动器电路4004或像素部分4002。
连接端电极4015使用与液晶元件4013中包含的像素电极层4030相同的导电膜来形成。端电极4016使用与薄膜晶体管4010和4011的源和漏电极层相同的导电膜来形成。
连接端电极4015经由各向异性导电膜4019电连接到FPC 4018中包含的端子。
注意，图7A1、图7A2和7B示出其中信号线驱动器电路4003单独形成并且安装到第一衬底4001上的示例；但是，本实施例并不局限于这种结构。扫描线驱动器电路可单独形成然后再安装，或者只有信号线驱动器电路的部分或者扫描线驱动器电路的部分可单独形成然后再安装。
图16示出作为半导体器件、使用按照本说明书中公开的制造方法所制造的TFT衬底2600来形成的液晶显示模块的一例。
图16示出液晶显示模块的一例，其中，采用密封剂2602将TFT衬底2600和对衬底2601相互接合，并且包括TFT等的像素部分2603、包括液晶层的显示元件2604和着色层2605设置在衬底之间以形成显示区。着色层2605是执行彩色显示所需的。在RGB系统中，为相应像素提供与红、绿和蓝的颜色对应的着色层。起偏振片2606、2607和扩散片2613设置在TFT衬底2600和对衬底2601的外部。光源包括冷阴极管2610和反射片2611。电路板2612通过柔性线路板2609连接到TFT衬底2600的布线电路部分2608，并且包括诸如控制电路或电源电路之类的外部电路。起偏振板和液晶层可在其间介入相位差板（retardation plate）来层叠。
对于液晶显示模块，能够使用扭转向列（TN）模式、共面转换（IPS）模式、边缘场转换（FFS）模式、多象限垂直取向（MVA）模式、图案垂直取向（PVA）模式、轴向对称定向微单元（ASM）模式、光学补偿双折射（OCB）模式、铁电液晶（FLC）模式、反铁电液晶（AFLC）模式等。
通过上述工序，能够制造作为半导体器件的极可靠液晶显示面板。
因此，在上述液晶显示装置的像素部分中的薄膜晶体管使用实施例1中所述的薄膜晶体管的制造方法来制造的情况下，能够抑制因相应像素的薄膜晶体管的阈值电压的变化而引起的显示不均匀。
此外，在液晶显示装置的驱动器电路的薄膜晶体管使用实施例1中所述的薄膜晶体管的制造方法来制造的情况下，能够缩短沟道长度而没有引起阈值电压的负偏移，由此能够实现驱动器电路部分中的薄膜晶体管的高速操作和较低功率消耗。
本实施例可适当地结合任意其它实施例中所述的结构来实现。
实施例6
将描述作为半导体器件的电子纸的一例。
实施例1中所述的薄膜晶体管能够用于电子纸，其中电子墨水由电连接到开关元件的元件来驱动。电子纸又称作电泳显示装置（电泳显示器），并且是有利的，因为它具有与普通纸张相同等级的可读性，具有比其它显示装置更低的功率消耗，并且能够使其薄而轻便。
电泳显示器能够具有各种模式。电泳显示器包含散布于溶剂或溶解物中的多个微胶囊，并且每个微胶囊包含带正电的第一粒子和带负电的第二粒子。通过将电场施加到微胶囊，微胶囊中的粒子沿彼此相反的方向移动，并且仅显示在一侧所聚集的粒子的颜色。注意，第一粒子和第二粒子各包含着色剂，并且在没有电场时不移动。此外，第一粒子和第二粒子具有不同颜色（可以是无色的）。
因此，电泳显示器是利用所谓的介电泳效应的显示器，通过介电泳效应，具有高介电常数的物质移动到高电场区域。
其中上述微胶囊散布于溶剂中的溶液称作电子墨水。电子墨水能够印刷到玻璃、塑料、布匹、纸张等之上。此外，通过使用滤色片或者包括着色剂的粒子，还能够实现彩色显示器。
另外，当多个微胶囊适当地设置在有源矩阵衬底之上以便夹在两个电极之间时，有源矩阵显示装置能够完成，并且因此显示能够通过向微胶囊施加电场来执行。例如，能够使用采用实施例1中描述的薄膜晶体管所得到的有源矩阵衬底。
注意，微胶囊中的第一粒子和第二粒子可以各使用从导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料和磁泳材料中选取的单一材料来形成，或者使用任何这些材料的合成材料来形成。
图15示出作为半导体器件的一例的有源矩阵电子纸。用于半导体器件的薄膜晶体管581能够按照与实施例1中所述的薄膜晶体管相似的方式来制造，并且是包括氧化物半导体层的极可靠薄膜晶体管。
图15的电子纸是使用扭转球显示系统的显示装置的一例。扭转球显示系统指的是一种方法，其中，各以黑色和白色着色的球形粒子设置在作为用于显示元件的电极层的第一电极层与第二电极层之间，并且电位差在第一电极层与第二电极层之间生成，以便控制球形粒子的取向，从而进行显示。
在衬底580之上形成的薄膜晶体管581是具有底栅结构的薄膜晶体管，并且覆盖有与半导体层接触的绝缘膜583。薄膜晶体管581的源或漏电极层通过绝缘层585中形成的开口与第一电极层587相接触，由此薄膜晶体管581电连接到第一电极层587。在第一电极层587与衬底596上形成的第二电极层588之间，设置各具有黑色区域590a、白色区域590b以及黑色区域590a和白色区域590b周围填充有液体的空腔594的球形颗粒589。球形颗粒589周围的空间填充有诸如树脂之类的填充剂595（参见图15）。第一电极层587对应于像素电极，而第二电极层588对应于公共电极。第二电极层588电连接到设置在与薄膜晶体管581相同的衬底之上的公共电位线。借助于公共连接部分，第二电极层588能够通过设置在衬底对之间的导电粒子电连接到公共电位线。
还能够使用电泳元件代替扭转球。使用直径大约为10 μm至200 μm、其中封装了透明液体、带正电的白色微粒和带负电的黑色微粒的微胶囊。在设置于第一电极层与第二电极层之间的微胶囊中，当电场由第一电极层和第二电极层来施加时，白色微粒和黑色微粒向彼此相反侧移动，使得能够显示白色或黑色。使用这种原理的显示元件是电泳显示元件，并且一般称作电子纸。电泳显示元件具有比液晶显示元件要高的反射率，因此辅助光是不必要的，功率消耗较低，并且甚至在昏暗场所也能够识别显示部分。另外，甚至当没有向显示部分提供电力时，也能够保持曾经已经显示的图像。相应地，即使具有显示功能的半导体器件（可简单地称作显示装置或者配备有显示装置的半导体器件）远离电波源，也能够存储所显示的图像。
通过上述工序，能够制造作为半导体器件的极可靠电子纸。
本实施例可适当地结合任意其它实施例中所述的结构来实现。
因此，在上述电子纸的像素部分中的薄膜晶体管使用实施例1至3中所述的制造方法的任一种来制造的情况下，能够抑制因相应像素的薄膜晶体管的阈值电压的变化而引起的显示不均匀。
实施例7
将描述作为半导体器件的发光显示装置的一例。作为显示装置中包含的显示元件，在本实施例中描述利用电致发光的发光元件。利用电致发光的发光元件按照发光材料是有机化合物还是无机化合物来分类。一般来说，前一种称作有机EL元件，而后一种称作无机EL元件。
在有机EL元件中，通过向发光元件施加电压，电子和空穴从一对电极封闭注入包含发光有机化合物的层，并且电流流动。然后，载流子（电子和空穴）复合，使得发光有机化合物被激发。发光有机化合物从激发状态返回到基态，由此发光。由于这种机制，本发光元件称作电流激发发光元件。
无机EL元件按照其元件结构分为分散型无机EL元件和薄膜无机EL元件。分散型无机EL元件具有发光层，其中发光材料的粒子在粘合剂中分散，并且其光发射机制是利用施主能级和受主能级的施主－受主复合类型光发射。薄膜无机EL元件具有一种结构，其中发光层夹在介电层之间，并且其光发射机制是利用金属离子的内壳电子跃迁的局部型光发射，其中介电层又夹在电极之间。注意，在本实施例中使用有机EL元件作为发光元件来进行描述。
图9作为半导体器件的一例来示出数字时间灰度驱动能够适用的像素配置的一例。
将描述数字时间灰度驱动能够适用的像素的配置和操作。在本实施例中描述一例，其中一个像素包括在沟道形成区中使用氧化物半导体层的两个n沟道晶体管。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404和电容器6403。在开关晶体管6401中，其栅极连接到扫描线6406，其第一电极（源和漏电极其中之一）连接到信号线6405，并且其第二电极（源和漏电极中的另一个）连接到驱动晶体管6402的栅极。在驱动晶体管6402中，其栅极通过电容器6403连接到电源线6407，其第一电极连接到电源线6407，并且其第二电极连接到发光元件6404的第一电极（像素电极）。发光元件6404的第二电极对应于公共电极6408。公共电极6408电连接到设置在同一衬底之上的公共电位线。
注意，发光元件6404的第二电极（公共电极6408）设置成低电源电位。注意，低电源电位是参考电源线6407上设置的高电源电位满足低电源电位<高电源电位的电位。作为低电源电位，例如可采用GND、0 V等。高电源电位与低电源电位之间的差施加到发光元件6404，使得电流流经发光元件6404，由此发光元件6404发光。因此，每个电位设置成使得高电源电位与低电源电位之间的差大于或等于发光元件6404的正向阈值电压。
当驱动晶体管6402的栅电容用作电容器6403的替代时，能够省略电容器6403。驱动晶体管6402的栅电容可在沟道区与栅电极之间形成。
在使用电压-输入电压驱动方法的情况下，将视频信号输入到驱动晶体管6402的栅极，使得驱动晶体管6402处于充分地导通和截止的两种状态的任一种。也就是说，驱动晶体管6402工作在线性区域，并且因此比电源线6407的电压要高的电压施加到驱动晶体管6402的栅极。注意，高于或等于下述的电压施加到信号线6405：电源线电压+驱动晶体管6402的Vth。
在执行模拟灰度驱动来代替数字时间灰度驱动的情况下，能够通过以不同方式输入信号来使用与图9相同的像素配置。
在执行模拟灰度驱动的情况下，高于或等于下述的电压施加到驱动晶体管6402的栅极：发光元件6404的正向电压+驱动晶体管6402的Vth。发光元件6404的正向电压指的是得到预期亮度的电压，并且至少包括正向阈值电压。通过输入使驱动晶体管6402能够工作在饱和区域的视频信号，有可能将电流馈送到发光元件6404。为了驱动晶体管6402能够工作在饱和区域，电源线6407的电位设置成高于驱动晶体管6402的栅极电位。当使用模拟视频信号时，有可能按照视频信号将电流馈送到发光元件6404，并且执行模拟灰度驱动。
注意，像素配置并不局限于图9所示。例如，图9所示的像素还可包括开关、电阻器、电容器、晶体管、逻辑电路等。
接下来将参照图10A至图10C来描述发光元件的结构。将以n沟道驱动TFT为例来描述像素的截面结构。分别用于图10A、图10B和图10C所示的半导体器件的驱动TFT的TFT 7001、7011和7021能够按照与实施例1中所述的薄膜晶体管相似的方式来制造，并且是各包括氧化物半导体层的极可靠薄膜晶体管。
为了取出从发光元件所发射的光，要求阳极和阴极中的至少一个透光。薄膜晶体管和发光元件在衬底之上形成。发光元件能够具有：顶部发光结构，其中光通过与衬底相对的表面来取出；底部发光结构，其中光通过衬底侧上的表面来取出；或者双重发光结构，其中光通过与衬底相对的表面和衬底侧上的表面来取出。像素配置能够适用于具有这些发光结构的任何发光元件。
将参照图10A来描述具有底部发光结构的发光元件。
图10A是在驱动TFT 7001属于n型并且光从发光元件7012发射到阴极7013侧的情况下的像素的截面图。图10A中，发光元件7012的阴极7013在电连接到驱动TFT 7011的透光导电膜7017之上形成，并且EL层7014和阳极7015按照该顺序层叠在阴极7013之上。注意，透光导电膜7017通过在氧化物绝缘层7031中形成的接触孔电连接到驱动TFT 7011的漏电极层。
作为透光导电膜7017，能够使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡（以下称作ITO）、氧化铟锌或者添加了氧化硅的氧化铟锡的膜之类的透光导电膜。
阴极7013能够使用各种材料来形成，并且优选使用具有低功函数的材料，例如，诸如Li或Cs之类的碱金属、诸如Mg、Ca或Sr之类的碱土金属、包含任何这些元素的合金（MG:Ag、Al:Li等）、诸如Yb或Er之类的稀土金属等。图10A中，阴极7013的厚度大约为透射光的厚度 （优选地大约为5 nm至30 nm）。例如，厚度为20 nm的铝膜用于阴极7013。
注意，透光导电膜和铝膜可层叠并且有选择地蚀刻以形成透光导电膜7017和阴极7013；在这种情况下，透光导电膜7017和阴极7013能够借助于相同掩模来蚀刻。
阴极7013的周边部分覆盖有隔壁7019。隔壁7019使用诸如聚酰亚胺、丙烯酸、聚酰胺或环氧树脂之类的有机树脂膜、无机绝缘膜或者有机聚硅氧烷来形成。特别优选的是，隔壁7019使用光敏树脂材料来形成，以便在阴极7013之上具有开口，使得开口的侧壁作为具有连续曲率的斜面来形成。在光敏树脂材料用于隔壁7019的情况下，能够省略形成抗蚀剂掩模的步骤。
在阴极7013和隔壁7019之上形成的EL层7014可使用单层或者层叠的多层来形成。当EL层7014使用多层来形成时，通过按照以下顺序在阴极7013之上层叠电子注入层、电子传输层、发光层、空穴传输层和空穴注入层来形成EL层7014。注意，并非需要设置所有这些层。
层叠顺序并不局限于上述层叠顺序，而是空穴注入层、空穴传输层、发光层、电子传输层和电子注入层可按照该顺序层叠在阴极7013之上。但是，当比较功率消耗时，由于较低功率消耗，所以电子注入层、电子传输层、发光层、空穴传输层和空穴注入层优选按照该顺序层叠在阴极7013之上。
作为在EL层7014之上形成的阳极7015，能够采用各种材料，并且例如优选地使用具有高功函数的诸如氮化钛、ZrN、Ti、W、Ni、Pt或Cr之类的材料或者诸如ITO、IZO（氧化铟氧化锌）或ZnO之类的透光导电材料。作为阳极7015之上的遮光膜7016，例如使用遮挡光的金属、反射光的金属等。在本实施例中，ITO膜用于阳极7015，并且Ti膜用于遮光膜7016。
发光元件7012对应于其中EL层7014夹在阴极7013与阳极7015之间的区域。在图10A所示的元件结构的情况下，光从发光元件7012发射到阴极7013侧，如箭头所示。
注意，透光导电膜用作栅电极层的示例如图10A所示，从发光元件7012所发射的光经过滤色片层7033以及驱动TFT 7011的栅和源电极层，并且发射光。透光导电膜用作驱动TFT 7011的栅和源电极层；因此能够改进孔径比。
滤色片层7033通过诸如喷墨方法、印刷方法、借助于光刻技术的蚀刻方法等的微滴排放方法来形成。
滤色片层7033覆盖有覆盖层7034，并且还覆盖有保护绝缘层7035。注意，具有较薄厚度的覆盖层7034如图10A所示；但是，覆盖层7034具有使因滤色片层7033而具有不均匀的表面平面化的功能。
在绝缘层7032和保护绝缘层7035中形成并且达到漏电极层的接触孔设置在与隔壁7019重叠的部分中。图10A中，达到漏电极层7030和隔壁7019的接触孔相互重叠，由此能够改进孔径比。
接下来将参照图10B来描述具有双重发光结构的发光元件。
图10B中，发光元件7022的阴极7023在电连接到驱动TFT 7021的透光导电膜7027之上形成，并且EL层7024和阳极7025按照该顺序层叠在阴极7023之上。注意，透光导电膜7027通过在氧化物绝缘层7041中形成的接触孔电连接到驱动TFT 7021的漏电极层。
对于透光导电膜7027，能够使用包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡（以下称作ITO）、氧化铟锌或者添加了氧化硅的氧化铟锡等的透光导电膜。
阴极7023能够由各种导电材料制成，只要它们具有低功函数。例如，诸如Li或Cs之类的碱金属、诸如Mg、Ca或Sr之类的碱土金属、包含任何这些元素的合金（MG:Ag、Al:Li等）、诸如Yb或Er之类的稀土金属等等是优选的。在本实施例中，阴极7023的厚度形成为能够透射光的厚度（优选地为大约5 nm至30 nm）。例如，20 nm厚的铝膜用作阴极7023。
注意，透光导电膜和铝膜可层叠然后有选择地蚀刻，由此可形成透光导电膜7027和阴极7023。在这种情况下，蚀刻能够借助于相同掩模来执行，这是优选的。
阴极7023的周边覆盖有隔壁7029。隔壁7029使用诸如聚酰亚胺、丙烯酸、聚酰胺或环氧树脂之类的有机树脂膜、无机绝缘膜或者有机聚硅氧烷来形成。特别优选的是，隔壁7029使用光敏树脂材料来形成，以便在阴极7023之上具有开口，使得开口的侧壁作为具有连续曲率的斜面来形成。在光敏树脂材料用于隔壁7029的情况下，能够省略形成抗蚀剂掩模的步骤。
在阴极7023和隔壁7029之上形成的EL层7024可使用单层或者层叠的多层来形成。当EL层7024使用多层来形成时，通过按照以下顺序在阴极7024之上层叠电子注入层、电子传输层、发光层、空穴传输层和空穴注入层来形成EL层7023。注意，并非需要设置所有这些层。
层叠顺序并不局限于上述层叠顺序，而是空穴注入层、空穴传输层、发光层、电子传输层和电子注入层可按照该顺序层叠在阴极7023之上。但是，当比较功率消耗时，由于较低功率消耗，所以电子注入层、电子传输层、发光层、空穴传输层和空穴注入层优选地按照该顺序层叠在阴极7023之上。
作为在EL层7025之上形成的阳极7025，能够使用各种材料，并且具有高功函数的材料、例如ITO、IZO、ZnO等的透光导电材料是优选的。在本实施例中，包含氧化硅的ITO膜用于阳极7025。
发光元件7022对应于其中EL层7024夹在阴极7023与阳极7025之间的区域。在图10B所示的元件结构的情况下，光从发光元件7022发射到阳极7025侧和阴极7023侧，如箭头所示。
注意，透光导电膜用作栅电极层的示例如图10B所示，从发光元件7022所发射到阴极7023侧的光经过滤色片层7043以及驱动TFT 7021的栅和源电极层，并且发射光。当透光导电膜用于驱动TFT 7021的栅电极层和源电极层时，阳极7025侧上的孔径比能够与阴极7023侧上的孔径比近似相同。
滤色片层7043通过诸如喷墨方法、印刷方法、借助于光刻技术的蚀刻方法等的微滴排放方法来形成。
滤色片层7043覆盖有覆盖层7044，并且还覆盖有保护绝缘层7045。
在绝缘层7042和保护绝缘层7045中形成并且达到漏电极层的接触孔设置在与隔壁7029重叠的部分中。达到漏电极层和隔壁7029的接触孔相互重叠，由此阳极7025侧上的孔径比能够与阴极7023侧上的孔径比近似相同。
在保护绝缘层7045和绝缘层7042中形成并且达到透光导电膜7027的接触孔设置在与隔壁7029重叠的部分中。
注意，当使用具有双重发光结构的发光元件并且对两个显示表面执行全色显示时，来自阳极7025侧的光没有经过滤色片层7043；因此，配备有另一个滤色片层的密封衬底优选地设置在阳极7025上。
接下来参照图10C来描述具有顶部发光结构的发光元件。
图10C是在驱动TFT 7001属于n型并且光从发光元件7002发射到阳极7005侧的情况下的像素的截面图。图10C中，形成通过连接电极层7050电连接到驱动TFT 7001的发光元件7002的阴极7003，并且EL层7004和阳极7005按照该顺序层叠在阴极7003之上。
阴极7003能够由各种材料制成。具有低功函数的材料、具体来说诸如Li或Cs之类的碱金属、诸如Mg、Ca或Sr之类的碱土金属、包含任何这些元素的合金（MG:Ag、Al:Li等）、诸如Yb或Er之类的稀土金属等等是优选的。
阴极7003的周边覆盖有隔壁7009。隔壁7009使用诸如聚酰亚胺、丙烯酸、聚酰胺或环氧树脂之类的有机树脂膜、无机绝缘膜或者有机聚硅氧烷来形成。特别优选的是，隔壁7009使用光敏树脂材料来形成，以便在阴极7003之上具有开口，使得开口的侧壁以连续曲率倾斜。在光敏树脂材料用于隔壁7009的情况下，能够省略形成抗蚀剂掩模的步骤。
在阴极7003和隔壁7009之上形成的EL层7004可使用单层或者层叠的多层来形成。当EL层7004使用多层来形成时，通过按照以下顺序在阴极7004之上层叠电子注入层、电子传输层、发光层、空穴传输层和空穴注入层来形成EL层7003。注意，并非需要设置所有这些层。
层叠顺序并不局限于上述层叠顺序，而是空穴注入层、空穴传输层、发光层、电子传输层和电子注入层可按照该顺序层叠在阴极7003之上。在这些层按照该顺序层叠的情况下，阴极7003用作阳极。
图10C中，空穴注入层、空穴传输层、发光层、电子传输层和电子注入层按照该顺序层叠在其中Ti膜、铝膜和Ti膜按照该顺序层叠的层叠膜之上，并且其上形成MG:Ag合金薄膜的叠层。
但是，当比较功率消耗时，由于较低功率消耗，所以电子注入层、电子传输层、发光层、空穴传输层和空穴注入层优选地按照该顺序层叠在阴极7003之上。
阳极7005使用光通过经过其中的透光导电材料来形成，并且例如能够使用包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌或者添加了氧化硅的氧化铟锡等。
发光元件7002对应于其中EL层7004夹在阴极7003与阳极7005之间的区域。在图10C所示的像素的情况下，光从发光元件7002发射到阳极7005侧，如箭头所示。
图10C中，示出薄膜晶体管461用作驱动TFT 7001的示例；但是，没有具体限制，并且也能够使用薄膜晶体管460或薄膜晶体管481。
图10C中，驱动TFT 7001的漏电极层电连接到连接电极层7050，氧化物绝缘层7051介于其间。连接电极层电连接到阴极7003，保护绝缘层7052和绝缘层7055介于其间。平面化绝缘层7053能够使用诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树酯之类的树脂材料来形成。除了这类树脂材料之外，还有可能使用低介电常数材料（低k材料）、硅氧烷基树脂、磷硅酸玻璃（PSG）、硼磷硅玻璃（BPSG）等。注意，可通过层叠由这些材料所形成的多个绝缘膜，来形成平面化绝缘层7053。对于用于形成平面化绝缘层7053的方法没有具体限制，并且平面化绝缘层7053能够根据材料、通过诸如溅射方法、SOG方法、旋涂方法、浸涂方法、喷涂或者微滴排放方法（例如喷墨方法、丝网印刷、胶印等）之类的方法或者诸如刮刀、辊涂机、幕涂机或刮刀式涂层机之类的工具（设备）来形成。
在图10C的结构中，当执行全色显示时，例如，发光元件7002用作绿色发光元件，相邻发光元件之一用作红色发光元件，以及另一个用作蓝色发光元件。备选地，能够进行全色显示的发光显示装置可使用包括白色发光元件的四种发光元件以及三种发光元件来制造。
在图10C的结构中，能够进行全色显示的发光显示装置可按照如下方式来制造：使得设置的所有多个发光元件为白色发光元件，并且具有滤色片等的密封衬底设置在发光元件7002之上。呈现单色、如白色的材料能够被形成并且与滤色片或颜色转换层相结合，由此能够执行全色显示。
不用说，也能够执行单色光的显示。例如，照明系统可借助于白光发射来形成，或者背景色发光器件可借助于单色光发射来形成。
必要时，可设置光学膜、例如包括圆偏振片的起偏振膜。
虽然有机EL元件在这里描述为发光元件，但是无机EL元件也能够作为发光元件来提供。
注意，描述其中控制发光元件的驱动的薄膜晶体管（驱动TFT）电连接到发光元件的示例；但是可采用其中用于电流控制的TFT连接在驱动TFT与发光元件之间的结构。
当结构没有配备有发光元件和隔壁时，本发明的一个实施例能够应用于液晶显示装置。液晶显示装置的情况如图35所示。
描述驱动TFT 7071属于n型的情况。图35中，提供电连接到驱动TFT 7071的透光导电膜7067，并且透光导电膜7067通过在氧化物绝缘层7061和保护绝缘层7062中形成的接触孔电连接到驱动TFT 7071的漏电极层。
作为透光导电膜7067，例如，能够使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡（又称作ITO）、氧化铟锌或者添加了氧化硅的氧化铟锡的膜之类的透光导电膜。
注意，使用透光导电膜作为栅电极层的示例如图35所示，从背光源等所发射的光经过滤色片层7063，并且发射光。相应地，透光导电膜用作驱动TFT 7071的栅和源电极层，并且能够改进孔径比。
滤色片层7063通过诸如喷墨方法、印刷方法、借助于光刻技术的蚀刻方法等的微滴排放方法来形成。
滤色片层7063覆盖有覆盖层7064，并且还覆盖有保护绝缘层7065。注意，具有小厚度的覆盖层7064如图35所示；但是，覆盖层7064具有使因滤色片层7063而具有不均匀的表面平面化的功能。
液晶层设置在透光导电膜7067之上的结构能够应用于液晶显示装置。
接下来，将参照图8A和图8B来描述作为半导体器件的一个实施例的发光显示面板（又称作发光面板）的外观和截面。图8A是其中薄膜晶体管和发光元件在第一衬底与第二衬底之间采用密封剂来密封的面板的平面图。图8B是沿图8A的线H-I所截取的截面图。
密封剂4505设置成包围设置在第一衬底4501之上的像素部分4502、信号线驱动器电路4503a、信号线驱动器电路4503b、扫描线驱动器电路4504a和扫描线驱动器电路4504b。另外，第二衬底4506设置在像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b之上。相应地，像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b连同填充剂4507一起通过第一衬底4501、密封剂4505和第二衬底4506进行密封。优选的是，显示装置因此采用保护膜（例如接合膜或紫外线固化树脂膜）或者具有高气密和极小脱气的覆盖材料来封装（密封），使得显示装置没有暴露于外部空气。
在第一衬底4501之上形成的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b各包括多个薄膜晶体管，并且像素部分4502中包含的薄膜晶体管4510以及信号线驱动器电路4503a中包含的薄膜晶体管4509在图8B中作为示例示出。
作为薄膜晶体管4509和4510，能够采用在实施例1中所述的包括氧化物半导体层的极可靠薄膜晶体管。在本实施例中，薄膜晶体管4509和4510是n沟道薄膜晶体管。
导电层4540设置在与绝缘层4544之上的驱动器电路的薄膜晶体管4509的氧化物半导体层的沟道形成区重叠的部分中。当导电层4540设置在与氧化物半导体层的沟道形成区重叠的部分时，能够减小在BT测试之前与之后之间的薄膜晶体管4509的阈值电压的偏移量。导电层4540可具有与薄膜晶体管4509的栅电极层相同或者不同的电位，并且能够用作第二栅电极层。导电层4540的电位可以是GND、0 V或者处于浮动状态。
在薄膜晶体管4509中，绝缘层4541作为保护绝缘膜形成为以使得与包括沟道形成区的半导体层相接触。绝缘层4541可使用与实施例1中所述的保护绝缘层407相似的材料和方法来形成。另外，为了降低薄膜晶体管的表面粗糙度，薄膜晶体管覆盖有用作平面化绝缘膜的绝缘层4544。在这里，氧化硅膜通过溅射方法、借助于实施例1中所述的保护绝缘层407作为绝缘层4541来形成。
保护绝缘层4543在绝缘层4541之上形成。保护绝缘层4543可使用与实施例1中所述的保护绝缘层407相似的材料和方法来形成。在这里，氮化硅膜通过PCVD方法作为保护绝缘层4543来形成。
此外，绝缘层4544作为平面化绝缘膜来形成。绝缘层4544可使用与实施例5中所述的绝缘层4021相似的材料和方法来形成。在这里，丙烯酸树脂用于平面化绝缘层4544。
参考标号4511表示发光元件，并且作为发光元件4511中包含的像素电极的第一电极层4517电连接到薄膜晶体管4510的源电极层或漏电极层。注意，发光元件4511的结构并不局限于包括第一电极层4517、电致发光层4512和第二电极层4513的叠层结构。发光元件4511的结构能够根据从发光元件4511取出光的方向等等适当地改变。
隔壁4520使用有机树脂膜、无机绝缘膜或有机聚硅氧烷来形成。特别优选的是，隔壁4520由光敏材料来形成，以便在第一电极层4517上具有开口，使得开口的侧壁作为具有连续曲率的斜面来形成。
电致发光层4512可使用单层或者层叠的多层来形成。
保护膜可在第二电极层4513和隔壁4520之上形成，以便防止氧、氢、水分、二氧化碳等进入发光元件4511。作为保护膜，能够形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，各种信号和电位从FPC 4518a和4518b提供给信号线驱动器电路4503a和4503b、扫描线驱动器电路4504a和4504b或者像素部分4502。
连接端电极4515由与发光元件4511中包含的第一电极层4517相同的导电膜来形成，并且端电极4516由与薄膜晶体管4509和4510中包含的源和漏电极层相同的导电膜来形成。
连接端电极4515经由各向异性导电膜4519电连接到FPC 4518a中包含的端子。
位于从发光元件4511取出光的方向中的第二衬底需要具有透光性质。在那种情况下，使用诸如玻璃板、塑料板、聚酯膜或丙烯酸膜之类的透光材料。
作为填充剂4507，除了诸如氮或氩之类的惰性气体之外，还能够使用紫外线固化树脂或热固树脂。例如，能够使用PVC（聚氯乙烯）、丙烯酸、聚酰亚胺、环氧树脂、硅树脂、PVB（聚乙烯醇缩丁醛）或EVA（乙烯醋酸乙烯酯）。例如，氮用作填充剂。
另外，在需要时，诸如起偏振片、圆偏振片（包括椭圆偏振片）、相位差板（四分之一波片或半波片）和滤色片之类的光学膜可适当地设置在发光元件的发光表面上。此外，起偏振片或圆偏振片可提供有抗反射膜。例如，能够执行防眩光处理，通过该处理，反射光能够经由表面的凸起和凹陷来扩散，以便降低眩光。
信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b可作为使用单晶半导体膜或者多晶半导体膜在单独准备的衬底之上形成的驱动器电路来安装。备选地，只有信号线驱动器电路或其一部分或者只有扫描线驱动器电路或其一部分可单独形成并且安装。本实施例并不局限于图8A和图8B所示的结构。
通过上述工序，能够制造作为半导体器件的极可靠的发光显示装置（显示面板）。
在上述发光显示装置的像素部分中的薄膜晶体管使用实施例1至3的任一个中所述的薄膜晶体管的制造方法来制造的情况下，能够抑制因相应像素的薄膜晶体管的阈值电压的变化而引起的显示不均匀。
此外，在发光显示装置的驱动器电路的薄膜晶体管使用实施例1至3的任一个中所述的薄膜晶体管的制造方法来制造的情况下，能够缩短沟道长度而没有引起阈值电压的负偏移，由此能够实现驱动器电路部分中的薄膜晶体管的高速操作和较低功率消耗。
本实施例可适当地结合任意其它实施例中所述的结构来实现。
实施例8
本说明书中公开的半导体器件能够适用于电子纸。电子纸能够用于各种领域的电子设备，只要它们能够显示数据。例如，电子纸能够应用于电子书（电子书籍）阅读器、海报、诸如列车之类的车辆中的广告、诸如信用卡之类的各种卡等的显示部分。电子设备的一例如图17所示。
图17示出电子书籍阅读器的一例。例如，电子书籍阅读器2700包括两个壳体，即壳体2701和壳体2703。壳体2701和壳体2703与铰链2711相结合，使得电子书籍阅读器2700能够采用铰链2711作为轴来开启和闭合。通过这种结构，电子书籍阅读器2700能够像纸书一样进行操作。
显示部分2705和显示部分2707分别结合在壳体2701和壳体2703中。显示部分2705和显示部分2707可显示一个图像或者不同图像。在其中显示部分2705和显示部分2707显示不同图像的情况下，例如，文本能够在右侧的显示部分（图17中的显示部分2705）显示，而图像能够在左侧的显示部分（图17中的显示部分2707）显示。
图17示出其中壳体2701提供有操作部分等的一例。例如，壳体2701提供有电源开关2721、操作按键2723、扬声器2725等等。通过操作按键2723能够翻页。注意，键盘、指针器件等可设置在与壳体的显示部分相同的表面上。此外，外部连接端子（耳机端子、USB端子、能够连接到诸如AC适配器和USB缆线之类的各种缆线的端子等等）、记录介质插入部分等等可设置在壳体的背面或侧表面上。此外，电子书籍阅读器2700可具有电子词典的功能。
此外，电子书籍阅读器2700可无线发送和接收信息。通过无线通信，预期书籍数据等等能够从电子书籍服务器购买和下载。
实施例9
本说明书中公开的半导体器件能够应用于各种电子设备（包括游艺机）。电子设备的示例包括电视机（又称作电视或电视接收器）、计算机等的监视器、诸如数码相机或数码摄像机之类的照相器件、数码相框、蜂窝电话（又称作移动电话或移动电话机）、便携游戏控制台、便携信息终端、音频再现器件、诸如弹球盘机之类的大型游戏机等等。
图18A示出电视机的一例。在电视机9600中，显示部分9603结合在壳体9601中。图像可在显示部分9603显示。在这里，壳体9601由支架9605来支承。
电视机9600能够采用壳体9601的操作开关或者独立遥控器9610来操作。频道和音量能够采用遥控器9610的操作按键9609来控制，使得能够控制显示部分9603显示的图像。此外，遥控器9610可配备有显示从遥控器9610所输出的数据的显示部分9607。
注意，电视机9600配备有接收器、调制解调器等。通过接收器，能够接收一般电视广播。此外，当电视机9600通过有线或无线连接经由调制解调器连接到通信网络时，能够执行单向（从发射器到接收器）或双向（在发射器与接收器之间、接收器之间等）数据通信。
图18B示出数码相框的一个示例。例如，在数码相框9700中，显示部分9703结合到壳体9701中。各种图像能够在显示部分9703显示。例如，显示部分9703能够显示采用数码相机等拍摄的图像的数据，以便用作标准相框。
注意，数码相框9700提供有操作部分、外部连接部分（例如USB端子、能够连接到诸如USB缆线之类的各种缆线的端子等）、记录介质插入部分等等。虽然它们可设置在与显示部分9703相同的表面上，但是因为其设计得到改进，优选将它们设置在侧表面或背面上。例如，将存储采用数码相机所拍摄的图像数据的存储器插入数码相框9700的记录介质插入部分，由此图像数据能够在显示部分9703显示。
数码相框9700可无线发送和接收信息。通过无线通信，能够下载预期图像数据以便显示。
图19A示出包括两个壳体、即壳体9881和壳体9891的便携游艺机。壳体9881和9891与连接部分9893连接，以便开启和闭合。显示部分9882和显示部分9883分别结合在壳体9881和壳体9891中。另外，图19A所示的便携游艺机包括扬声器部分9884、记录介质插入部分9886、LED灯9890、输入单元（操作按键9885、连接端子9887、传感器9888（具有测量力、位移、位置、速度、加速度、角速度、转动频率、距离、光、液体、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射、流率、湿度、梯度、振荡、气味或红外线的功能的传感器）和话筒9889）等等。不用说，便携游艺机的结构并不局限于以上所述，而是可采用配备有本说明书中公开的至少一个半导体器件的其它结构。便携游艺机可适当地包括其它辅助设备。图19A所示的便携游艺机具有读取记录介质中存储的程序或数据以将其显示于显示部分的功能以及通过无线通信与另一个便携游艺机共享信息的功能。图19A所示的便携游艺机能够具有各种功能，而并不局限于以上所述。
图19B示出作为大型游艺机的投币式游戏机的一例。在投币式游戏机9900中，显示部分9903结合在壳体9901中。另外，投币式游戏机9900包括诸如启动杆或停止开关、投币孔、扬声器等的操作单元。不用说，投币式游戏机9900的结构并不局限于以上所述，而是可采用配备有本说明书中公开的至少一个半导体器件的其它结构。投币式游戏机9900可适当地包括其它辅助设备。
图20A是示出便携计算机的一个示例的透视图。
图20A的便携计算机中，通过闭合连接顶部壳体9301和底部壳体9302的铰链单元，具有显示部分9303的顶部壳体9301和具有键盘9304的底部壳体9302能够相互重叠。图20中的便携计算机能够方便携带，并且在将键盘用于输入的情况下，铰链单元开启，使得用户能够看着显示部分9303进行输入。
除了键盘9304之外，底部壳体9302还包括能够用以执行输入的指针装置9306。此外，当显示部分9303是触控输入面板时，输入能够通过触摸显示部分的一部分来执行。底部壳体9302包括算术功能部分，例如CPU或硬盘。另外，底部壳体9302包括外部连接端口9305，例如符合USB通信标准的通信缆线等的另一个装置插入其中。
顶部壳体9301还包括显示部分9307，显示部分9307能够通过在顶部壳体9301中滑动而存放在其中。这样，能够实现大显示屏幕。另外，用户能够调整可收纳显示部分9307的屏幕的取向。当可收纳显示部分9307是触控输入面板时，输入能够通过触摸可收纳显示部分的一部分来执行。
显示部分9303或者可收纳显示部分9307使用液晶显示面板、诸如有机发光元件或无机发光元件等的发光显示面板的图像显示装置来形成。
另外，图20A中能够配备有接收器等的便携计算机能够接收电视广播，以便在显示部分显示图像。在使连接顶部壳体9301和底部壳体9302的铰链单元保持闭合时，通过滑出显示部分9307来展现显示部分9307的整个屏幕，并且调整屏幕的角度；这样，用户能够观看电视广播。在这种情况下，铰链单元没有开启，并且没有在显示部分9303上执行显示。另外，仅执行显示电视广播的电路的启动。因此，能够使功率消耗为最小，这对于其电池容量受到限制的便携计算机是有利的。
图20B是示出用户能够像手表一样佩戴在手腕上的蜂窝电话的一例的透视图。
蜂窝电话包括：主体，包括电池和具有至少一个电话功能的通信装置；带部分9204，使主体能够佩戴在手腕上；调整部分9205，将带部分9204调整成适合于手腕；显示部分9201；扬声器9207；以及话筒9208。
另外，主体包括操作开关9203。除了用作接通电源的开关、用于转换显示器的开关、用于指示开始拍摄图像的开关等之外，操作开关9203例如还用作用于在按压时启动因特网的程序的开关，并且能够配置成具有相应功能。
通过采用手指、输入笔等触摸显示部分9201，通过操纵操作开关9203，或者通过将语音输入话筒9208，来操作对本蜂窝电话的输入。注意，在显示部分9201显示的所显示按钮9202如图20B所示。能够通过采用手指等触摸所显示按钮9202来执行输入。
此外，主体包括照相装置部分9206，其中包括具有将通过照相装置镜头形成的对象的图像转换成电子图像信号的图像拾取单元。注意，不一定提供照相器件部分。
图20B所示的能够配备有电视广播的接收器等的蜂窝电话能够通过接收电视广播在显示部分9201显示图像。另外，图20B所示的蜂窝电话可配备有诸如存储器之类的存储器器件等，并且因此能够在存储器中记录电视广播。图20B所示的蜂窝电话可具有收集位置信息的功能、如GPS。
显示部分9201使用液晶显示面板、诸如有机发光元件或无机发光元件等的发光显示面板的图像显示装置来形成。图20B所示的蜂窝电话小巧轻便，并且因而具有有限电池容量。因此，能够以低功率消耗来驱动的面板优选地用作显示部分9201的显示装置。
注意，图20B示出佩戴于手腕的电子设备；但是本实施例并不局限于此，只要采用便携形状。
实施例10
在本实施例中，将参照图21、图22、图23、图24、图25、图26、图27、图28、图29、图30、图31、图32、图33和图34来描述作为半导体器件的一实施例的包括实施例1中所述的薄膜晶体管的显示装置的一例。在本实施例中，将参照图21、图22、图23、图24、图25、图26、图27、图28、图29、图30、图31、图32、图33和图34来描述包括作为显示元件的液晶元件的液晶显示装置的一例。作为用于图21、图22、图23、图24、图25、图26、图27、图28、图29、图30、图31、图32、图33和图34中的液晶显示装置的TFT 628和629，能够采用实施例1中所述的薄膜晶体管。TFT 628和629是具有高电特性和可靠性的薄膜晶体管，能够在与实施例1中所述相似的工序中制造。TFT 628和629各包括作为沟道形成区的氧化物半导体层。在图21、图22、图23、图24、图25、图26、图27、图28、图29、图30、图31、图32、图33和图34中，将描述其中图4所示的薄膜晶体管用作薄膜晶体管的示例的情况；但是，本发明并不局限于此。
首先描述垂直取向（VA）液晶显示装置。VA液晶显示装置采用控制液晶显示面板的液晶分子的取向的方法。在VA方法中，液晶分子在没有施加电压时相对于面板表面沿垂直方向取向。在本实施例中，具体来说，像素分为若干区域（子像素），并且分子在其相应区域中沿不同方向倾斜。这称作多域或多域设计。下面描述多域设计的液晶显示装置。
图22和图23分别示出像素电极层和对电极层。图22是其上形成像素电极层的衬底侧的平面图。沿图22的线E-F所截取的截面结构如图21所示。图23是其上形成对电极层的衬底侧的平面图。下面参照这些附图进行描述。
图21中，其上形成了TFT 628、连接到TFT 628的像素电极层624和存储电容器部分630的衬底600以及其上形成了对电极层640等的对衬底601相互重叠，并且将液晶注入衬底之间。
第一着色膜、第二着色膜、第三着色膜（未示出）和对电极层640设置在其中对衬底601配备有隔离件（未示出）的位置中。本结构使用于控制液晶的取向的凸起644的高度与隔离件不同。取向膜648在像素电极层624之上形成。类似地，对电极层640配备有取向膜646。液晶层650在衬底600与对衬底601之间形成。
虽然柱状隔离件在这里用于隔离件，但是可散布珠形隔离件。此外，隔离件可在设置于衬底600之上的像素电极层624之上形成。
TFT 628、连接到TFT 628的像素电极层624和存储电容器部分630在衬底600之上形成。像素电极层624在接触孔623中连接到布线618，其中接触孔623在覆盖TFT 628、布线616和存储电容器部分630的绝缘膜620、覆盖绝缘膜620的绝缘膜696以及覆盖绝缘膜696的第三绝缘膜622中形成。实施例1中所述的薄膜晶体管能够适当地用作TFT 628。此外，存储电容器部分630包括：电容器布线604，作为与TFT 628的栅极布线602同时形成的第一电容器布线；栅极绝缘膜606；以及电容器布线617，作为与布线616和618同时形成的第二电容器布线。
像素电极层624、液晶层650和对电极层640相互重叠，使得形成液晶元件。
图22是衬底600之上的结构的平面图。像素电极层624使用实施例1中所述的材料来形成。狭缝625在像素电极层624中形成。形成狭缝625以控制液晶的取向。
图22所示的TFT 629、连接到TFT 629的像素电极层626和存储电容器部分631能够分别按照与TFT 628、像素电极层624和存储电容器部分630相似的方式来形成。TFT 628和629均连接到布线616。本液晶显示面板的像素包括像素电极层624和626。像素电极层624和626是子像素。
图23示出对衬底侧上的结构。对电极层640优选地使用与像素电极层624相似的材料来形成。控制液晶的取向的凸起644在对电极层640上形成。注意，图23中，虚线表示在衬底600之上形成的像素电极层624和626，并且对电极层640设置成与像素电极层624和626相互重叠。
图24示出这种像素结构的等效电路。TFT 628和629均连接到栅极布线602和布线616。在这种情况下，通过使电容器布线604的电位与电容器布线605不同，液晶元件651的操作能够与液晶元件652不同。也就是说，单独控制电容器布线604和605的电位，由此准确地控制液晶的取向，并且增加视角。
当电压施加到提供有狭缝625的像素电极层624时，失真电场（倾斜电场）在狭缝625附近产生。对衬底601侧上的狭缝625和凸起644设置成使得没有相互重叠，由此有效地产生倾斜电场以控制液晶的取向，并且因此液晶排列的方向根据位置而有所不同。也就是说，通过采用多域来增加液晶显示面板的视角。
接下来参照图25、图26、图27和图28来描述与以上所述不同的VA液晶显示装置。
图25和图26示出VA液晶显示面板的像素结构。图26是衬底600之上的平面图。沿图26的线Y-Z所截取的截面结构如图25所示。下面将参照这两个附图来提供描述。
在本像素结构中，一个像素具有多个像素电极，并且TFT连接到像素电极的每个。每个TFT采用相互不同的栅极信号来驱动。具体来说，在多域设计的像素中，单独控制施加到每个像素电极的信号。
像素电极层624在接触孔623中连接到TFT 628，其中接触孔623通过布线618穿过绝缘膜620、绝缘膜696和绝缘膜622。另外，像素电极层626在接触孔627中连接到TFT 629，其中接触孔627通过布线619穿过绝缘膜620、绝缘膜696和绝缘膜622。TFT 628的栅极布线602与TFT 629的栅极布线603分隔，使得能够提供不同栅极信号。另一方面，用作数据线的布线616由TFT 628和629共享。实施例1中所述的薄膜晶体管能够适当地用作TFT 628和629。另外设置电容器布线690。注意，栅极绝缘膜606在栅极布线602、栅极布线603和电容器布线690之上形成。
像素电极层624的形状与像素电极层626不同，并且像素电极层通过狭缝625来分隔。像素电极层626包围具有V形的像素电极层624。TFT 628和629使将电压施加到像素电极层624和626的定时相互不同，由此控制液晶的取向。图28示出本像素结构的等效电路。TFT 628连接到栅极布线602，并且TFT 629连接到栅极布线603。此外，TFT 628和629均连接到布线616。通过将不同的栅极信号提供给栅极布线602和栅极布线603，液晶元件651的操作能够与液晶元件625不同。也就是说，单独控制TFT 628和629的操作，由此能够准确地控制液晶元件651和652中的液晶的取向，并且能够增加视角。
对衬底601配备有着色膜636和对电极层640。另外，平面化膜637在着色膜636与对电极层640之间形成，由此防止液晶的取向失调。图27示出对衬底侧的结构。对电极层640由多个像素共享，并且狭缝641在对电极层640中形成。像素电极层624和626侧上的狭缝641和狭缝625设置成使得没有相互重叠，由此有效地产生倾斜电场，并且控制液晶的取向。相应地，液晶取向的方向能够根据位置而有所不同，并且因此增加视角。注意，图27中，虚线表示在衬底600之上形成的像素电极层624和626，并且对电极层640设置成与像素电极层624和626相互重叠。
取向膜648在像素电极层624和626之上形成，并且取向膜646类似地在对电极层上形成。液晶层650在衬底600与对衬底601之间形成。此外，像素电极层624、液晶层650和对电极层640相互重叠，使得形成第一液晶元件。像素电极层626、液晶层650和对电极层640相互重叠，使得形成第二液晶元件。此外，图25、图26、图27和图28所示的显示面板的像素结构是多域结构，其中第一液晶元件和第二液晶元件设置在一个像素中。
接下来描述水平电场模式的液晶显示装置。在水平电场模式中，相对于单元中的液晶分子沿水平方向施加电场，由此驱动液晶以表示灰度。按照这种方法，视角能够扩大到大约180°。下面描述水平电场模式的液晶显示装置。
图29中，对衬底601重叠在其上形成了TFT 628和连接到TFT 628的像素电极层624的衬底600上，并且将液晶注入它们之间。对衬底601提供有着色膜636、平面化膜637等。注意，对电极没有设置在对衬底601侧上。液晶层650在衬底600与对衬底601之间隔着取向膜646和取向膜648来形成。
实施例1中所述的作为第一像素电极的像素电极层607、连接到电极层607的电容器布线604以及TFT 628在衬底600之上形成。按照大致以像素形状所分隔的形状来形成像素电极层607。栅极绝缘膜606在像素电极层607和电容器布线604之上形成。
TFT 628的布线616和618在栅极绝缘膜606之上形成。布线616是视频信号通过其中传播的数据线，在液晶显示面板中沿一个方向延伸，连接到TFT 628的源区或漏区，并且用作源和漏电极其中之一。布线618用作源和漏电极中的另一个，并且连接到用作第二像素电极的像素电极层624。
绝缘膜620在布线616和618之上形成。绝缘膜696在绝缘膜620之上形成。在绝缘膜696之上，形成在接触孔中连接到布线618的像素电极层624，其中接触孔在绝缘膜620和696中形成。像素电极层624使用与实施例5中所述的像素电极层4030相似的材料来形成。
这样，TFT 628以及与其连接的像素电极层624在衬底600之上形成。存储电容器在作为第一像素电极的像素电极层607与作为第二像素电极的像素电极层624之间来形成。
图30是示出像素电极的结构的平面图。沿图30的线O-P所截取的截面结构如图29所示。像素电极层624设置有狭缝625。设置狭缝625以控制液晶的取向。在这种情况下，在像素电极层607与像素电极层624之间产生电场。栅极绝缘膜606在像素电极层607与像素电极层624之间来形成，并且栅极绝缘膜606的厚度为50 nm至200 nm（包括两端），这与厚度为2 μm至10 μm（包括两端）的液晶层相比是足够薄的。因此，沿与衬底600基本平行的方向（水平方向）产生电场。液晶的取向采用本电场来控制。借助于沿与衬底大致平行的方向的电场来水平旋转液晶分子。在这种情况下，由于液晶分子在任何状态中水平地排列，所以对比度等受到视角影响更小；因此增加视角。另外，能够改进孔径比，因为第一像素电极607和像素电极层724是透光电极。
接下来描述水平电场模式的液晶显示装置的另一示例。
图31和图32示出IPS模式的液晶显示装置的像素结构。图32是平面图，并且沿图32的线V-W所截取的截面结构如图31所示。下面将参照这两个附图来提供描述。
图31中，对衬底601重叠在其上形成了TFT 628和与其连接的像素电极层624的衬底600上，并且将液晶注入衬底之间。对衬底601提供有着色膜636、平面化膜637等。注意，对电极没有设置在对衬底601侧上。液晶层650在衬底600与对衬底601之间隔着取向膜646和648来形成。
实施例1中所述的公共电位线609和TFT 628在衬底600之上形成。公共电位线609能够与TFT 628的栅极布线602同时形成。按照大致以像素形状所分隔的形状来形成作为第一像素电极的像素电极层607。
TFT 628的布线616和618在栅极绝缘膜606之上形成。布线616是视频信号通过其中传播的数据线，在液晶显示面板中沿一个方向延伸，连接到TFT 628的源区或漏区，并且用作源和漏电极其中之一。布线618用作源和漏电极中的另一个，并且连接到作为第二像素电极的像素电极层624。
绝缘膜620在布线616和618之上形成，并且绝缘膜696在绝缘膜620之上形成。在接触孔623中连接到布线618的像素电极层624在绝缘膜696之上形成，其中接触孔623在绝缘膜620和绝缘膜696中形成。像素电极层624使用与实施例5中所述的像素电极层4030相似的材料来形成。如图32所示，像素电极层624形成为使得像素电极层624以及与公共电位线609同时形成的梳状电极能够产生水平电场。此外，像素电极层624的梳状部分以及与公共电位线609同时形成的梳状电极形成为使得没有相互重叠。
在施加到像素电极层624的电位与施加到公共电位线609的电位之间产生电场时，液晶的取向采用本电场来控制。借助于沿与衬底大致平行的方向的电场来水平旋转液晶分子。在这种情况下，由于液晶分子在任何状态中水平地排列，所以对比度等受到视角影响更小；因此增加视角。
这样，TFT 628以及与其连接的像素电极层624在衬底600之上形成。通过将栅极绝缘膜606设置在公共电位线609与电容器电极615之间，来形成存储电容器。电容器电极615通过接触孔633连接到像素电极层624。
接下来将描述TN模式中的液晶显示装置的一种模式。
图33和图34示出TN模式中的液晶显示装置的像素结构。图34是平面图。沿图34的线K-L所截取的截面结构如图33所示。下面将参照这两个附图来提供描述。
像素电极层624经由布线618并且通过接触孔623连接到TFT 628。用作数据线的布线616连接到TFT 628。实施例1中所述的TFT能够用作TFT 628。
像素电极层624使用与实施例1中所述的像素电极层427相似的材料来形成。电容器布线604能够与TFT 628的栅极布线602同时形成。栅极绝缘膜606在栅极布线602和电容器布线604之上形成。存储电容器由电容器布线604、电容器电极615以及它们之间的栅极绝缘膜606来形成。电容器电极615和像素电极层624通过接触孔623相互连接。
对衬底601设置有着色膜636和对电极层640。平面化膜637在着色膜636与对电极层640之间形成，以便防止液晶的取向失调。液晶层650在像素电极层624与对电极层640之间形成，并且取向膜646和648设置在液晶层650与像素电极层624和对电极层640之间。
像素电极层624、液晶层650和对电极层640相互重叠，由此形成液晶元件。
此外，衬底600或者对衬底601可设置有滤色片等。起偏振片附连到与设置有薄膜晶体管的表面相对的衬底600的表面，并且起偏振片附连到与设置有对电极层640的表面相对的对衬底601的表面。
通过上述工序，液晶显示装置能够作为显示装置来制造。本实施例的液晶显示装置各具有高孔径比。
在上述液晶显示装置的像素部分中的薄膜晶体管使用实施例1至3的任一个中所述的薄膜晶体管的制造方法来制造的情况下，能够抑制因相应像素的薄膜晶体管的阈值电压的变化而引起的显示不均匀。
此外，在液晶显示装置的驱动器电路的薄膜晶体管使用实施例1至3的任一个中所述的薄膜晶体管的制造方法来制造的情况下，能够缩短沟道长度而没有引起阈值电压的负偏移，由此能够实现驱动器电路部分中的薄膜晶体管的高速操作和较低功率消耗。
示例1
在本示例中，薄膜晶体管使用作为本发明的一实施例所述的薄膜晶体管的制造方法来制造，并且将描述阈值电压对沟道长度的依赖性的变化以及因其中重复温度的上升和下降的第二热处理而引起的薄膜晶体管的场效应迁移率的变化的评估结果。
在本示例中，沟道长度L为3 μm、4 μm、5 μm、6 μm、8 μm、10 μm、15 μm、20 μm、30 μm、40 μm和50 μm的薄膜晶体管在同一衬底之上制造，并且评估根据沟道长度上的阈值电压的变化以及因其中重复温度的上升和下降的第二热处理而引起的薄膜晶体管的场效应迁移率的变化。首先描述薄膜晶体管的制造方法。
首先，作为基底膜，厚度为100 nm的氧氮化硅膜通过CVD方法在玻璃衬底之上形成。作为栅电极层，厚度为150 nm的钨膜通过溅射方法在氧氮化硅膜之上形成。作为栅极绝缘层，厚度为100 nm的氧氮化硅膜通过溅射方法在栅电极层之上形成。
随后，厚度为50 nm的氧化物半导体层在包含氩和氧的气氛（氩:氧＝30 sccm:15sccm）中、在下列条件下、在栅极绝缘层之上将In-Ga-Zn-O基氧化物半导体层靶用于膜形成（In2O3:Ga2O3:ZnO=1:1:1）来形成：衬底与靶之间的距离为60 mm，压力为0.4 Pa，以及直流（DC）电源为0.5 kW。
随后，对氧化物半导体层在氮气氛中以450℃执行热处理1小时。
为了形成源和漏电极层，钛膜（厚度为50 nm）、铝膜（厚度为200 nm）和钛膜（厚度为50 nm）的叠层通过溅射方法在氧化物半导体层之上形成。然后，蚀刻电极层以形成源和漏电极层。薄膜晶体管的沟道长度L设置为3 μm、4 μm、5 μm、6 μm、8 μm、10 μm、15 μm、20 μm、30 μm、40 μm和50 μm，并且其沟道宽度W各设置为20 μm。
随后，厚度为300 nm的氧化硅膜通过溅射方法作为保护绝缘层来形成为使得与氧化物半导体层相接触。此外，作为布线层，包含5 wt.%的硅并且厚度为110 nm的氧化铟-氧化锡合金（ITO）膜通过溅射方法在保护绝缘层之上形成。然后，氧化物半导体层在氮气氛中以250℃经过1小时热处理。
随后，其中重复温度的上升和下降的第二热处理在空气气氛中执行。在图4的图表中示出第二热处理步骤，其中纵轴表示温度[°C]，以及横轴表示时间[分钟]。如图4所示，在第二热处理中，由下列期间所组成的循环重复10次：20分钟的温度上升期间，其中温度从25°C上升到150°C；温度上升期间之后的40分钟的高温保持期间，其中温度保持在150°C；高温保持期间之后的45分钟的温度下降期间，其中温度从150°C下降到25°C；以及温度下降期间之后的15分钟的低温保持期间，其中温度保持在25°C。
通过上述工序，沟道宽度W为20 μm以及沟道长度L为3 μm、4 μm、5 μm、6 μm、8 μm、10 μm、15 μm、20 μm、30 μm、40 μm和50 μm的薄膜晶体管在同一衬底之上形成。
在第二热处理之前和之后来测量各薄膜晶体管的电流-电压特性；这样，评估阈值电压对沟道长度上的依赖性的变化以及因第二热处理而引起的薄膜晶体管的场效应迁移率的变化。
图5A示出第二热处理之前的薄膜晶体管的阈值电压和场效应迁移率，以及图5B示出第二热处理之后的薄膜晶体管的阈值电压和场效应迁移率。在图5A和图5B中，纵轴表示阈值电压（Vth1[V]、Vth2[V]）和场效应迁移率（μFE[cm2/Vs]），以及横轴表示沟道长度（L[μm]）。在这里，使用不同的评估方法来得到阈值电压Vth1和阈值电压Vth2。
在其中横轴和纵轴分别表示栅极电压（Vg[V]）和漏极电流的平方根（Id1/2）的图表中，将阈值电压Vth1定义为Vg轴与具有最高倾斜度的Id1/2的外插切线的相交点。在其中横轴和纵轴分别表示栅极电压（Vg[V]）和漏极电流的对数的图表中，将阈值电压Vth2定义为具有最高倾斜度的Id的外插切线与轴Id（Id=1.0×10-12[A]）的相交点。
图5A中，当沟道长度L较短时，阈值电压Vth1和Vth2降低，并且这种趋势在沟道长度L为20 μm或更短时是显著的。具体来说，当沟道长度L为10 μm或更短时，阈值电压Vth2为负。相比之下，图5B中，虽然阈值电压Vth1和Vth2在沟道长度L减小时倾向于降低，但是与图5A中相比，图5B中的降低量较小。具体来说，在沟道长度L为20 μm或更短的区域中，图5B的阈值电压Vth1和Vth2的降低与图5A相比得到抑制，并且甚至在3 μm的最短沟道长度L的情况下，阈值电压Vth1和Vth2高于0，这表示晶体管具有常断特性。
因此，发现通过沟道长度L的缩短所引起的阈值电压的负偏移能够通过第二热处理来抑制。
此外，场效应迁移率μFE在图5A中大约为10.7 cm2/Vs至11.5 cm2/Vs，而场效应迁移率μFE在图5B中增加到大约11.3 cm2/Vs至12.2 cm2/Vs。因此，场效应迁移率μFE通过第二热处理来增加。
从以上所述发现，当形成保护绝缘层以覆盖包括通过第一热处理来脱水或脱氢的氧化物半导体层的薄膜晶体管并且执行其中温度的上升和下降重复多次的第二热处理时，通过沟道长度L的缩短所引起的阈值电压的负偏移能够抑制。另外，还发现薄膜晶体管的场效应迁移率μFE能够通过第二热处理来增加。
示例2
在本示例中，薄膜晶体管使用作为本发明的一实施例所述的薄膜晶体管的制造方法来制造，并且将描述因其中重复温度的上升和下降的第二热处理而引起的同一衬底之上的薄膜晶体管的阈值电压的差异的变化的评估结果。
在本示例中，沟道长度L为3 μm以及沟道宽度为20 μm的多个薄膜晶体管在同一衬底之上形成，并且评估因其中重复温度的上升和下降的第二热处理而引起的同一衬底之上的薄膜晶体管的阈值电压的差异的变化。对于薄膜晶体管的制造方法，能够参阅示例1。
按照与示例1相似的方式，在第二热处理之前和之后来测量各薄膜晶体管的电流-电压特性；这样，评估因第二热处理而引起的同一衬底之上的薄膜晶体管的阈值电压的变化。
图6A示出第二热处理之前的薄膜晶体管的电流-电压特性和场效应迁移率，以及图6B示出第二热处理之后的薄膜晶体管的电流-电压特性和场效应迁移率。在图6A和图6B中，纵轴表示漏极电流（ID[A]）和场效应迁移率（μFE[cm2/Vs]），以及横轴表示栅极电压（VG[V]）。在这里，当漏极电压VD为1 V和10 V时测量的漏极电流ID以及当漏极电压VD为10 V时测量的场效应迁移率μFE如图6A和图6B所示。
图6A中，对于第二热处理之前的薄膜晶体管，阈值电压低于0 V，而与漏极电压VD为1 V还是10 V无关，并且阈值电压在一个衬底之上改变。相比之下，图6B中，一个衬底之上的薄膜晶体管的阈值电压几乎与0 V相同，而与漏极电压的值无关。因此，确认了一个衬底之上的薄膜晶体管的阈值电压的变化通过第二热处理来抑制。
另外，从图6A与图6B之间的场效应迁移率μFE的比较能够注意到，场效应迁移率μFE按照与示例1相似的方式通过第二热处理来增加。
从以上所述发现，当形成保护绝缘层以覆盖包括通过第一热处理来脱水或脱氢的氧化物半导体层的薄膜晶体管并且执行其中温度的上升和下降重复多次的第二热处理时，一个衬底之上的薄膜晶体管的阈值电压的变化能够抑制，并且阈值电压能够为0 V附近的正栅极电压。另外，还发现薄膜晶体管的场效应迁移率μFE能够通过第二热处理来增加。
示例3
在本示例中，薄膜晶体管通过第二热处理使用与示例1不同的方法来制造，并且将描述阈值电压对沟道长度的依赖性的变化以及薄膜晶体管的场效应迁移率的变化的评估结果。
作为示例1的第二热处理，热处理在比第一热处理低的温度下执行，其中温度的上升和下降重复10次。同时，在本示例中，作为第二热处理，保持比第一热处理低的温度，比第一热处理更长时间连续执行热处理。由于本示例除了第二热处理之外与示例1相似，所以对于第二热处理之前的过程，能够参阅示例1。
作为第二热处理，保持比第一热处理低的温度，比第一热处理更长时间连续执行热处理。具体来说，作为第二热处理，重复执行其中温度从25°C上升到150°C的35分钟的温度上升期间、其中温度保持在150°C的565分钟的高温保持期间以及其中温度从150°C下降到25°C的45分钟的温度下降期间。
通过上述工序，沟道宽度W为20 μm以及沟道长度L为3 μm、4 μm、5 μm、6 μm、8 μm、10 μm、15 μm、20 μm、30 μm、40 μm和50 μm的薄膜晶体管在同一衬底之上形成。
按照与示例1相似的方式，在第二热处理之前和之后来测量各薄膜晶体管的电流-电压特性；这样，评估阈值电压对沟道长度的依赖性的变化以及因第二热处理而引起的薄膜晶体管的场效应迁移率的变化。
图37A示出第二热处理之前的薄膜晶体管的阈值电压和场效应迁移率，以及图37B示出第二热处理之后的薄膜晶体管的阈值电压和场效应迁移率。在图37A和图37B中，纵轴表示阈值电压（Vth1[V]、Vth2[V]）和场效应迁移率（μFE[cm2/Vs]），以及横轴表示沟道长度（L[μm]）。在这里，阈值电压Vth1和阈值电压Vth2的定义与示例1相似。
图37A中，按照与示例1相似的方式，阈值电压Vth1和Vth2按照沟道长度L的缩短来降低。相比之下，图37B中，减小了按照沟道长度的缩短来降低阈值电压Vth1和Vth2的趋势。具体来说，在沟道长度L为20 μm或更短的区域中，阈值电压Vth1和Vth2的降低与图37A相比得到抑制，并且甚至在3 μm的最短沟道长度L的情况下，阈值电压Vth1和Vth2高于0，这表示晶体管具有常断特性。
因此，发现通过沟道长度L的缩短所引起的阈值电压的负偏移能够按照与示例1相似的方式通过第二热处理来抑制，其中保持比第一热处理低的温度，比第一热处理更长时间连续执行热处理。
另外，从图37A与图37B之间的比较能够注意到，场效应迁移率μFE通过第二热处理来增加。
从以上所述发现，当形成保护绝缘层以覆盖包括通过第一热处理来脱水或脱氢的氧化物半导体层的薄膜晶体管并且执行其中保持比第一热处理低的、比第一热处理更长时间连续执行热处理的第二热处理时，通过沟道长度L的缩短所引起的阈值电压的负偏移能够抑制。另外，还发现薄膜晶体管的场效应迁移率μFE能够通过第二热处理来增加。
本申请基于2009年9月4日向日本专利局提交的序号为2009-205328的日本专利申请以及2009年9月7日向日本专利局提交的序号为2009-206490的日本专利申请，通过引用将其完整内容结合于此。

Claims (11)

1.一种半导体器件的制造方法，包括下列步骤：
在具有绝缘表面的衬底之上形成栅电极层；
在所述栅电极层之上形成栅极绝缘层；
在所述栅极绝缘层之上形成氧化物半导体层；
在形成所述氧化物半导体层之后对所述氧化物半导体层执行第一热处理；
在所述氧化物半导体层之上形成源电极层和漏电极层；
在所述氧化物半导体层上形成保护绝缘层；以及
在形成所述保护绝缘层之后，对所述氧化物半导体层执行其中温度的上升和下降重复多次的第二热处理，
其中所述第二热处理的温度比所述第一热处理的温度低。
2.如权利要求1所述的半导体器件的制造方法，
其中所述第二热处理的所述温度在所述第二热处理中温度的所述上升之后下降到室温。
3.如权利要求1所述的半导体器件的制造方法，
其中温度的所述上升和下降在所述第二热处理中重复3次至50次。
4.如权利要求1所述的半导体器件的制造方法，
其中所述第二热处理包括温度的所述上升与所述下降之间的高温保持期间，并且包括温度的所述下降与所述上升之间的低温保持期间，以及
其中所述高温保持期间和所述低温保持期间的时间长度各大于或等于1分钟且小于或等于60分钟。
5.一种半导体器件的制造方法，包括下列步骤：
在具有绝缘表面的衬底之上形成栅电极层；
在所述栅电极层之上形成栅极绝缘层；
在所述栅极绝缘层之上形成氧化物半导体层；
在形成所述氧化物半导体层之后对所述氧化物半导体层执行第一热处理；
在所述氧化物半导体层之上形成源电极层和漏电极层；
在所述氧化物半导体层上形成保护绝缘层；以及
在形成所述保护绝缘层之后，对所述氧化物半导体层执行第二热处理，
其中所述第二热处理的处理时间比所述第一热处理的处理时间长，以及
其中所述第二热处理的温度比所述第一热处理的温度低。
6.如权利要求5所述的半导体器件的制造方法，
其中所述第二热处理的所述处理时间大于或等于1小时且小于或等于50小时。
7.如权利要求1或5所述的半导体器件的制造方法，
其中所述氧化物半导体层的沟道长度为20μm或更小。
8.如权利要求1或5所述的半导体器件的制造方法，
其中所述第一热处理在氮气氛或者稀有气体气氛中执行。
9.如权利要求1或5所述的半导体器件的制造方法，
其中所述第一热处理的所述温度高于或等于350℃且低于或等于750℃。
10.如权利要求1或5所述的半导体器件的制造方法，
其中所述第二热处理在空气气氛、氧气氛、氮气氛或者稀有气体气氛中执行。
11.如权利要求1或5所述的半导体器件的制造方法，
其中所述第二热处理的所述温度高于或等于100℃且低于或等于300℃。
CN201510128932.9A 2009-09-04 2010-08-20 半导体器件的制造方法 Pending CN104681447A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009-205328 2009-09-04
JP2009205328 2009-09-04
JP2009-206490 2009-09-07
JP2009206490 2009-09-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080039723.2A Division CN102484140B (zh) 2009-09-04 2010-08-20 半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN104681447A true CN104681447A (zh) 2015-06-03

Family

ID=43648103

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201080039723.2A Active CN102484140B (zh) 2009-09-04 2010-08-20 半导体器件的制造方法
CN201510128932.9A Pending CN104681447A (zh) 2009-09-04 2010-08-20 半导体器件的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201080039723.2A Active CN102484140B (zh) 2009-09-04 2010-08-20 半导体器件的制造方法

Country Status (6)

Country Link
US (5) US8236627B2 (zh)
JP (3) JP5649379B2 (zh)
KR (2) KR101672072B1 (zh)
CN (2) CN102484140B (zh)
TW (5) TWI632613B (zh)
WO (1) WO2011027715A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108365126A (zh) * 2018-04-25 2018-08-03 江苏集萃有机光电技术研究所有限公司 阳极结构和阳极结构制造方法
CN108550528A (zh) * 2018-03-19 2018-09-18 长江存储科技有限责任公司 半导体器件制造方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6262372A (ja) * 1985-09-13 1987-03-19 Fuji Xerox Co Ltd 複写機の画像と転写用紙の位置合せ装置
CN102484140B (zh) * 2009-09-04 2015-04-22 株式会社半导体能源研究所 半导体器件的制造方法
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101945306B1 (ko) 2009-11-28 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101878206B1 (ko) 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8946066B2 (en) 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4982619B1 (ja) 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
US8718224B2 (en) * 2011-08-05 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP5984354B2 (ja) * 2011-10-07 2016-09-06 住友電気工業株式会社 半導体素子
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013058226A1 (ja) * 2011-10-21 2013-04-25 シャープ株式会社 半導体装置およびその製造方法
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101339082B1 (ko) 2013-02-25 2013-12-09 김동철 습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법
CN103680437A (zh) * 2013-11-11 2014-03-26 京东方科技集团股份有限公司 电流获取装置、驱动装置及方法、阵列基板及其制备方法
JP6509740B2 (ja) * 2013-11-28 2019-05-08 国立大学法人東北大学 半導体素子の製造方法
US9806098B2 (en) * 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2015149467A (ja) * 2014-01-10 2015-08-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
WO2015136427A1 (ja) * 2014-03-14 2015-09-17 株式会社半導体エネルギー研究所 半導体装置
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
DE112016000607T5 (de) 2015-02-04 2017-11-16 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung umfasst
JP6539464B2 (ja) * 2015-03-19 2019-07-03 国立大学法人東北大学 半導体素子の製造方法
CN106252359B (zh) * 2016-08-26 2019-06-11 武汉华星光电技术有限公司 阵列基板及液晶显示面板
KR102436813B1 (ko) * 2017-12-08 2022-08-29 삼성디스플레이 주식회사 표시 패널 및 그 제조방법
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
CN111952317B (zh) * 2020-08-04 2024-04-09 长江存储科技有限责任公司 三维存储器及其制备方法
CN116743134B (zh) * 2023-06-13 2024-01-09 重庆大学 绝缘栅型半导体器件的阈值电压恢复方法及相关产品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080081178A1 (en) * 2006-09-29 2008-04-03 Dowa Electronics Materials Co., Ltd. Transparent conducting film and manufacturing method thereof
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
CN101897031A (zh) * 2007-12-13 2010-11-24 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
WO1999025333A1 (en) * 1997-11-19 1999-05-27 Humanetics Corporation USE OF Δ5-ANDROSTENE-3β-OL-7,17-DIONE IN THE TREATMENT OF LUPUS ERYTHEMATOSUS
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003324201A (ja) 2002-02-26 2003-11-14 Hitachi Ltd 薄膜トランジスタ及びそれを用いた表示装置
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4128428B2 (ja) * 2002-11-08 2008-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4877873B2 (ja) * 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
EP1624333B1 (en) 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
US7247529B2 (en) 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4801407B2 (ja) * 2004-09-30 2011-10-26 株式会社半導体エネルギー研究所 表示装置の作製方法
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
WO2007043493A1 (en) 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5427340B2 (ja) 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7745798B2 (en) * 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
CN101667544B (zh) * 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP4170367B2 (ja) * 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR20080099084A (ko) * 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101376073B1 (ko) 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
KR101536101B1 (ko) * 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
JP2009076536A (ja) * 2007-09-19 2009-04-09 Mitsubishi Electric Corp Ａｌ合金膜、電子デバイス及び電気光学表示装置用アクティブマトリックス基板
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
WO2009081796A1 (ja) * 2007-12-20 2009-07-02 Konica Minolta Holdings, Inc. 電子デバイスおよび電子デバイスの製造方法
WO2009081862A1 (ja) * 2007-12-26 2009-07-02 Konica Minolta Holdings, Inc. 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ
TWI467761B (zh) * 2008-01-17 2015-01-01 Idemitsu Kosan Co Field effect transistor, semiconductor device and manufacturing method thereof
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5288142B2 (ja) * 2008-06-06 2013-09-11 出光興産株式会社 酸化物薄膜用スパッタリングターゲットおよびその製造法
JP2010010175A (ja) * 2008-06-24 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101457837B1 (ko) 2009-06-30 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101915421B1 (ko) * 2009-06-30 2018-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
CN102484140B (zh) 2009-09-04 2015-04-22 株式会社半导体能源研究所 半导体器件的制造方法
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080081178A1 (en) * 2006-09-29 2008-04-03 Dowa Electronics Materials Co., Ltd. Transparent conducting film and manufacturing method thereof
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
CN101897031A (zh) * 2007-12-13 2010-11-24 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550528A (zh) * 2018-03-19 2018-09-18 长江存储科技有限责任公司 半导体器件制造方法
CN108365126A (zh) * 2018-04-25 2018-08-03 江苏集萃有机光电技术研究所有限公司 阳极结构和阳极结构制造方法

Also Published As

Publication number Publication date
TW201727752A (zh) 2017-08-01
TWI587400B (zh) 2017-06-11
TW201125045A (en) 2011-07-16
WO2011027715A1 (en) 2011-03-10
CN102484140B (zh) 2015-04-22
TWI505373B (zh) 2015-10-21
KR20120063506A (ko) 2012-06-15
US20130280857A1 (en) 2013-10-24
US20160329359A1 (en) 2016-11-10
TWI654685B (zh) 2019-03-21
US9768207B2 (en) 2017-09-19
TW201628088A (zh) 2016-08-01
US8466014B2 (en) 2013-06-18
JP5947862B2 (ja) 2016-07-06
US8889496B2 (en) 2014-11-18
JP2015046631A (ja) 2015-03-12
US20110059575A1 (en) 2011-03-10
JP2016184755A (ja) 2016-10-20
US8236627B2 (en) 2012-08-07
KR20160129092A (ko) 2016-11-08
JP5649379B2 (ja) 2015-01-07
US20120289008A1 (en) 2012-11-15
US9530806B2 (en) 2016-12-27
KR101672072B1 (ko) 2016-11-02
US20150044818A1 (en) 2015-02-12
JP6250907B2 (ja) 2017-12-20
TW201543579A (zh) 2015-11-16
KR101791812B1 (ko) 2017-10-30
JP2011077514A (ja) 2011-04-14
TW201834074A (zh) 2018-09-16
TWI632613B (zh) 2018-08-11
TWI539534B (zh) 2016-06-21
CN102484140A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
CN102484140B (zh) 半导体器件的制造方法
CN102648524B (zh) 半导体器件、显示装置和电子电器
CN102511082B (zh) 半导体器件及其制造方法
CN102598282B (zh) 半导体装置及其制造方法
CN102473733B (zh) 半导体装置以及制造半导体装置的方法
CN101997007B (zh) 半导体装置及制造半导体装置的方法
CN102751295B (zh) 半导体装置与用于制造半导体装置的方法
CN102598285B (zh) 用于制造半导体器件的方法
CN104733540B (zh) 半导体器件
CN102498553B (zh) 晶体管及显示设备
TWI591646B (zh) 半導體裝置
JP7101852B2 (ja) 半導体装置の作製方法
CN102473735A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150603

RJ01 Rejection of invention patent application after publication