CN1653557A - 布线材料和使用该材料的布线板 - Google Patents

布线材料和使用该材料的布线板 Download PDF

Info

Publication number
CN1653557A
CN1653557A CNA038110857A CN03811085A CN1653557A CN 1653557 A CN1653557 A CN 1653557A CN A038110857 A CNA038110857 A CN A038110857A CN 03811085 A CN03811085 A CN 03811085A CN 1653557 A CN1653557 A CN 1653557A
Authority
CN
China
Prior art keywords
wiring
substrate
alloy
weight
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038110857A
Other languages
English (en)
Other versions
CN100365737C (zh
Inventor
井上一吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002143312A external-priority patent/JP4738705B2/ja
Priority claimed from JP2002143318A external-priority patent/JP2003342653A/ja
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN1653557A publication Critical patent/CN1653557A/zh
Application granted granted Critical
Publication of CN100365737C publication Critical patent/CN100365737C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C22C5/08—Alloys based on silver with copper as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/06—Alloys based on copper with nickel or cobalt as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供使用了Ag合金(或Cu合金)的布线材料，所述合金是以Ag(或Cu)为主成分的合金(Ag合金(或Cu合金))，是实现改善了与玻璃衬底或硅膜的粘附性的合金。首先，使用以Ag、Zr为必需成分，还含有选自Au、Ni、Co或Al的1种或2种以上的金属的Ag合金作为TFT－LCD等的布线材料。其次，提出由Au和/或Co及Cu组成的Cu合金作为布线材料的方式，所述Cu合金的特征是，Cu的组成比率是80～99。5重量％，Au的组成比率与Co的组成比率之和是0.5～20重量％。采用溅射法在玻璃衬底或硅晶片上将这种构成的布线材料成膜，结果观察到电阻十分低、且具有与衬底的高粘附强度。

Description

布线材料和使用该材料的布线板
技术领域
本发明涉及TFT型液晶显示器(TFT-LCD)或有机EL用的布线材料、反射电极及其制造方法。
背景技术
TFT(Thin Film TrAusistor：薄膜晶体管)型液晶显示器(以下、简称TFT-LCD)由于具有显示性能高、节能等特征，故作为便携式个个电脑、膝上型个人电脑、电视等的显示器已占主流。该TFT-LCD的制造方法各个公司有各种各样的方法，但由于制造TFT的工序复杂，又层合各种的金属，金属氧化物，故要求工序简化。
另外，在作为显示装置其他方案的有机EL(有机电致发光)中也尝试着利用TFT驱动的显示。
TFT-LCD的基本构造
对过去的TFT-LCD的基本构造进行说明。图3中示出了示意地表示透射型TFT-LCD截面的截面模式图。如该图所示，透射型TFT-LCD的基本结构是：将液晶10用滤色器衬底12和TFT衬底14夹住的构造。而且，在TFT衬底14的背面设有背灯16、从背面照射透射型TFT-LCD。
滤色器衬底12形成滤色器22夹在玻璃衬底18a与透明电极20之间的构造，使红(R)、绿(G)、蓝(B)各颜色的光透射。
TFT衬底14在玻璃衬底18b的上面形成透明电极20b，通过TFT24对该透明电极20b外加信号电压。
再者，在图3中，虽已省略，但在滤色器衬底12侧设有1片偏振片、在TFT 14衬底侧还设有1片偏振片。这些构成是人们熟知的构成。
图3表示了透射型TFT-LCD的构成，而反射型TFT-LCD的构成，TFT衬底14侧的电极不是透明电极20b，而如反射外光那样地成为使用了铝等的反射型电极。另外，反射型TFT-LCD的场合，由于反射外光，故不需要背灯16。
图4示出了表示透射型TFT-LCD的上述TFT衬底14上的一个象素的基本结构的平面模式图。如该图所示，信号线30上的数据通过TFT 24的开关外加到透明电极20b上。TFT 24有源电极32、门电极34、漏电极36，在门电极34的部位层合有非晶硅38等。
图5表示图4的V-V’线的截面模式图。在玻璃衬底18b的上面设有门电极34、在该电极上层合了SiNx膜35。此外，在门电极34的上方设有非晶硅38的层。
按夹住该非晶硅38并与门电极部分重叠的方式配置源电极32与漏电极36。而且在其上面整体地设置绝缘膜40。然后，在绝缘膜40上设透明电极20b。透明电极20b通过开在绝缘膜40上的通孔40b与漏电极36电连接。
在TFT-LCD中使用的布线
研究了在过去的驱动TFT-LCD的TFT阵列制造工序中，在TFT的门电极、源·漏电极中对Cr和TaW、MoW等的金属的使用。
其中、Cr容易加工，但有易腐蚀的问题，TaW、MoW耐腐蚀等强，但有电阻大等问题。
因此，广泛使用容易加工、电阻低的金属。单纯地提起电阻低的金属，可列举Ag、Cu、Al等。于是，以前提出了使用以铝为主体的布线的TFT阵列(晶体管阵列)。另外，使用铝的场合，众知在电极表面有可能形成称作小丘(hillock)的突起。在TFT的源等电极上产生这种小丘时，有可能刺破其上层的绝缘层，而且与上层的透明电极接触形成次品。因此，为了防止这种小丘，历来采用在铝中添加Nd的构成。
然而，使这样的铝电极与硅层及透明电极直接接触时，铝向硅层扩散，使元件性能劣化，或铝被氧化变成氧化铝，由此有可能导致与透明电极之间的电阻增大。结果知道构成TFT阵列的各元件未正常地工作的问题。
此外，如果在铝中添加Nd，则与TaW、MoW同样地有可能电阻增大。
因此，在以往的改进的方法中，现在利用着用Mo或Ti夹住铝电极(形成夹层结构)，降低与氧化物透明电极的接触电阻的结构。即，为了防止铝向硅层扩散，在硅层上面形成Mo膜后，在其上面被覆铝层。其次，为了防止氧化而使得与透明电极的接触电阻增加，在铝的上面进一步设置Mo层。过去使用的就是这种Mo/Al/Mo三层结构的布线。同理，也使用着Ti/Al/Ti三层结构。
Ag合金的常规例
使用以Ag为主成分的合金，作为用作电触点材料的例子已知日本专利1297072号。该专利文献公开了含有5～20重量％的Fe、Co、Ni的1种或2种的Ag合金、其他构成的Ag合金。另外，日本专利1585932号公开了含Ni5～25重量％、Zr0.05～8重量％的Ag合金。
另外，作为使用Ag为主成分的合金，用作电子部件用金属材料的例子，例如有特开2001-192752号公报。该公报公开了含Pd 0.1～3重量％、含Au、Pt、Cu、Ta、Cr、Ti、Ni、Co、Si等合计0.1～3重量％的Ag合金。
此外，特开2001-102592号公报公开了使用以Ag为主成分，含选自Zn、Co、Fe、Cr、Mn、Ti的1种以上的金属、与Pd的合金作为门电极的例子。
Cu合金的常规例
日本专利第1549371号(特愿昭57-6061)记载了以Cu为主成分的、为半导体设备的引线材料用的铜合金。该专利公开了含Ni 0.4～4重量％、Si 0.1～1重量％的Cu合金。另外，作为辅助成分公开了含P、As。
另外，日本专利第1914484号(特愿昭58-65265)公开了以Cu为主成分的合金。该专利公开了含Cr 0.01～2.0重量％的铜合金、含Zr 0.005～1.0重量％的铜合金、含Cr和Zr二者的铜合金。
此外，日本专利第2136017号(特愿昭62-124365号)记载了半导体用铜合金的例子。该专利公开了含Ni 1.0～4.0重量％、Si 0.2～1.0重量％、Ag0.0005～0.5％、还含Zn和Mn、Co等2.0重量％以下的铜合金。
显示装置所用电极中利用铜的常规例
日本专利第2579106号(特开平05-188401号公报)公开了在TFT液晶板中、TFT(薄膜)晶体管的门电极为Cr/Cu/Cr三层结构。此外，特开平10-153788号公报记载了在液晶显示装置中，门电极由Cu与Zr的合金、和被覆该合金的ZrO氧化层构成。另外，特开2001-196371公开了导电性金属形成铜薄膜图案与IZO薄膜图案的层合结构。此外，特开2001-223217号公报公开了与铜薄膜的接触电阻为1.0×10-6Ω·cm以下的金属氧化物导电体薄膜。
发明内容
采用上述三层结构的布线的场合，为了使铝电极夹层化，必须起初形成Mo或Ti膜，然后形成以铝为主体的金属膜，再形成Mo或Ti膜，故存在成为复杂工序的缺点。
另外，如上述作为电阻低的金属，除了铝以外，还知Ag和Cu。因此，也尝试了利用Ag和Cu电极解决上述问题，但Ag和Cu与作为衬底的玻璃或硅膜的粘附性低，在制造工序中存在剥离等的问题。
本发明是鉴于这种问题而完成的，其第1目的是，实现改善了与玻璃衬底或硅膜的粘附性的合金，该合金是以Ag为主成分的合金(Ag合金)并提供使用该Ag合金的布线材料。
本发明的第2目的是，实现改善了与玻璃衬底或硅膜的粘附性的合金，该合金是以Cu为主成分的合金(Cu合金)，并提供使用该Cu合金的布线材料。
1.有关Ag合金的发明
本发明人对上述课题刻苦研究的结果表明，如果以Ag、Zr为必需成分，进而将含有选自Au、Ni、Co或Al的1种或2种以上的金属的Ag合金用于布线，则可以解决上述课题。
现已弄清，这种Ag合金布线与衬底玻璃的粘附性良好、电阻低，而且即使与硅层直接接触，金属原子也基本上不向硅层扩散。结果表明，基本不用担心使构成TFT阵列的各元件的性能劣化。
另外，即使是在由这种Ag合金构成的金属电极上直接形成以氧化铟、氧化锡、氧化锌为主成分的液晶驱动用电极(透明电极)，在金属电极与该透明电极之间接触电阻也不会过度增大，元件可稳定地工作。
在该Ag合金成膜时，优选采用溅射进行成膜。
所用的靶是以Ag与Zr为必需成分的靶。具体讲，是调节组成，使得可以形成Ag 60～99重量％、Zr 1～5重量％、且Au、Ni、Co的组成比率分别为0～20重量％，且Al的组成比率为0～39％的薄膜的靶。
一般地，通过使用与要制成的薄膜的组成相同组成的靶作为溅射靶，可以生成的期望的组成的薄膜。
以此组成可制作AgZr2和AgZr等化合物。由此认为，促进Zr的分散性，通过生成一部分NiZr、NiZr2、Ni3Zr等化合物，和AuZr2、Au2Zr等化合物，也促进第三成分的分散，得到稳定的溅射。
另外，这种Ag合金形成的金属电极对作为衬底的玻璃或硅膜的粘附性也大，在制造过程中膜不会剥离，可稳定地进行制造。
本发明的具体构成如下。
1-A有关布线材料的发明
为了解决上述课题，本发明是由以Ag、Zr为必需成分，还由含有选自Au、Ni、Co、或Al的1种或2种以上金属的Ag合金构成的布线材料。这种的构成的Ag合金提高了与玻璃衬底或硅晶片的粘附性。
另外，本发明的布线材料的特征在于，在上述的Ag合金中，以Ag的组成比率是60～99重量％、Zr的组成比率是1～5重量％。
Zr为1重量％以下时，没有添加效果，与硅晶片的粘附强度低。而Zr过多时，可观察到该布线材料的薄膜电阻值(电阻率)增大至大于4μΩ·cm的情况，和溅射中的异常放电增加的情况。结果，当Zr的组成比率的范围在1～5重量％范围以外时，作为低电阻布线材料可能产生不希望有的特性。
另外，本发明的布线材料的特征在于，在以上最初所述的Ag合金中，以Ag的组成比率是60～99重量％、Zr的组成比率是1～5重量％、Au的组成比率是0～20重量％、Ni的组成比率是0～20重量％、Co的组成比率是0～20重量％、且Al的组成比率是0～39重量％。
通过添加Au和Ni和Co，观察到对玻璃的粘附强度变高。然而，这些组成比率超过20重量％时，在Au的场合，产生成本增大的问题。而在Ni的场合，该组成比率超过20重量％时，也观察到电阻值(电阻率)大于4μΩ·cm的情况，和溅射中的异常放电增加等情况。结果，作为低电阻布线材料有可能呈现不好的特性。
这里，已叙述Au、Ni、Co，当然这些第三金属应当限定为对半导体层不扩散的金属、或者即使扩散也是对半导体元件的性能没有影响的金属或不造成影响的范围的量。
再者，作为Ag/Zr合金，可列举AgZr2和AgZr等。作为Zr/Ni合金，可列举NiZr、NiZr2、Ni3Zr等。另外，作为Zr/Au合金，可列举AuZr2、Au2Zr、AuZr3、Au4Zr等。
此外，本发明是在至此所述的布线材料中，在0～1重量％范围内含有选自Re、Ru、Pa、Ir的1种或2种以上金属的布线材料。
另外，本发明的特征在于，在上述的布线材料中电阻率是4μΩ·cm以下。
作为半导体元件用的布线薄膜使用上述材料的场合，其电阻率在4μΩ·cm以下时，该值过大，认为达到不能忽视信号延迟的程度。因此，通过构成为电阻率为4μΩ·cm以下的布线材料，可以提供信号延迟少的半导体元件用的布线薄膜。
1-B有关布线衬底的发明
本发明的布线衬底备有衬底、和设在衬底上的由具有上述组成的布线材料构成的布线。
另外，本发明特征在于上述衬底是玻璃衬底或硅衬底。上述构成中布线材料与玻璃衬底或硅晶片的粘附强度优异，可实现不剥离的布线。
另外，本发明的布线衬底的特征在于，以采用刮痕试验法测定前述布线与前述衬底的粘附强度的值是3牛顿以上。当不是3牛顿时，有工序中薄膜剥离的问题。
此外，本发明特征在于，前述布线是在前述布线衬底上形成的薄膜晶体管的门布线及门电极。这样的情况下，本发明也称为半导体元件布线衬底，利用这样的构成可以降低薄膜晶体管的门电极的电阻值，可有助于提高薄膜晶体管的性能。
另外，本发明特征在于，前述布线是在前述布线衬底上所形成的薄膜晶体管的源布线及漏布线以及源电极和漏电极。这时，本发明的布线衬底也被称为半导体元件布线衬底。利用这样的构成可以降低薄膜晶体管的源及漏电极的电阻值，可有助于提高薄膜晶体管的性能。
另外，本发明为一种布线衬底，其特征在于，前述衬底至少表面为绝缘性，在前述布线上形成了金属氧化物导电膜层。
此外，本发明为一种布线衬底，其特征在于，前述布线与前述金属氧化物层构成2层结构的层合布线。
这些发明中的金属氧化物导电膜，例如是IZO/アイ·ゼット·オ一(注册商标)等透明电极。
如果利用这样的构成制造反射型LCD或有机EL，则可抑制电极电阻到较小，可制造性能提高了的薄膜晶体管等。结果，可提高反射型LCD或有机EL等的性能。
另外，本发明的特征在于，前述金属氧化物导电膜由氧化铟及氧化锌的非晶质透明导电膜构成，该非晶质透明导电膜的原子构成满足In/(In+Zn)＝0.8～0.95的关系。该数学式的值小于0.8时，金属氧化物薄膜的电阻变大，而超过0.95时，担心蚀刻速度降低。
另外，本发明的特征在于，前述非晶质透明导电膜的功函数是5.4eV以上。尤其是，要使用本发明的布线衬底构成有机EL时，为提高空穴的注入性能，期望功函数是5.4eV以上。
2.有关Cu合金的发明
本发明人对上述课题刻苦研究的结果表明，使用以Cu为主成分的电极，把由Cu的组成比率为80～9.5重量％、且Au与Co的组成比率总和为0.5～20重量％构成的Cu合金用于布线，则可以解决上述课题。
现已弄清，这种Cu合金布线与衬底玻璃的粘附性好、电阻低，而且即使与硅层直接接触，金属原子也基本上不向硅层扩散。结果，基本上不担心使构成TFT阵列的各元件的性能劣化。
另外，即使是在由该Cu合金构成的金属电极上直接形成以氧化铟、氧化锡、氧化锌为主成分的液晶驱动用电极(透明电极)，在金属电极与该透明电极之间接触电阻也不会过度增大，元件可稳定地工作。
在该Cu合金成膜时，优选采用溅射进行成膜。
所用的靶是含Cu和/或Co，并以Cu为主成分的靶。具体讲，是调节组成使得可形成达到Cu80～99.5重量％、且Au和/或Co为0.5～20重量％的薄膜的靶。一般通过使用与要作成的薄膜组成相同组成的靶作为溅射靶，可生成所期望组成的薄膜。
这样，通过使靶为CuAu、Cu3Au等化合物，可认为也可促进Cu以外成分的分散，并得到稳定的溅射。
另外，这种Cu合金形成的金属电极对作为衬底的玻璃或硅膜的粘附性大，在制造工序中膜不会剥离，可稳定地制造。
以下说明本发明的具体的构成。首先对有关布线材料的发明进行说明。
2-A有关布线材料的发明
本发明为了解决上述课题，是由Cu合金构成的布线材料，其特征在于，是由Au和/或Co、和Cu构成的Cu合金，Cu的组成比率是80～99.5重量％、Au的组成比率与Cu的组成比率之和是0.5～20重量％。
用这样的构成，可以提高与玻璃衬底或硅晶片的粘附性。
本发明中，在上述布线材料中，更优选Au在0～10重量％的范围。此外，本发明中，在上述布线材料中，更优选Co在0～10重量％的范围。
上述组成中，经本申请发明人的实验等，对Au及Co的组成判定如下。首先观察到Au及Co的总组成比率在0.5％以下时没有添加效果、对玻璃的粘附强度低的状态。
另外，当它们的总组成比率超过20重量％时，在Au的场合，产生成本增大的问题。而Co的场合，当其组成比率过大时，观察到电阻值(电阻率)变大的情况、或溅射中的异常放电增加等情况。结果，作为低电阻布线材料有可能显示不好的特性。
至此已叙述了Au、Co，当然这些第三金属应当被限定为不向半导体层扩散的金属、或即使扩散也是对半导体元件的性能没有影响的金属或不造成影响的范围的量。
此外，本发明特征在于，上述的布线材料中，电阻率是4μΩ·cm以下。
作为半导体元件用的布线薄膜使用上述材料的场合，当该电阻率在4μΩ·cm以上时，认为该值过大达到不能忽视信号延迟的程度。因此，通过构成电阻率为4μΩ·cm以下的布线材料，可提供信号延迟少的半导体元件用的布线薄膜。
以下，对有关使用至此所述布线材料的布线衬底的发明进行说明。
2-13有关布线衬底的发明
首先，本发明是包括由至此所述布线材料构成的布线、金属氧化物导电膜、及衬底的布线衬底。另外，本发明为一种布线衬底，其特征在于，前述布线与前述金属氧化物导电层膜构成2层结构的层合布线。
这些发明中的金属氧化物导电膜，例如是IZO等的透明电极。
“IZO/アイ·ゼット·オ一”是注册商标。
利用这样的构成制造反射型LCD或有机EL，可以抑制电极的电阻到较小，可以制造性能提高的薄膜晶体管等。结果，可提高反射型LCD或有机EL等的性能。
另外，本发明为一种布线衬底，其特征在于，前述金属氧化物导电膜含选自Ru、Pd、Re、Ir的1种或2种以上金属0.05原子％～5原子％。
这些金属小于0.05原子％时，添加效果小，有时功函数未达到5.4eV以上。而添加这些金属超过5原子％时，担心蚀刻性降低，有产生料想不到的着色的可能性。
再者，本发明虽设定为0.05～5原子％，但更优选为3原子％左右，后述的实施例中显示了3原子％的例子。
另外，本发明特征在于，前述金属氧化物导电膜是由氧化铟与氧化锌构成的非晶质透明导电膜，该非晶质透明导电膜的原子构成是In/(In+Zn)＝0.80～0.95。该数学式的值小于0.8时金属氧化物薄膜的电阻变大，而超过0.95时蚀刻速度有可能降低。
另外，本发明特征在于，在至此所述布线衬底由表面是绝缘性的衬底构成。此外，本发明上述的布线衬底是具有设在前述衬底上的布线，和薄膜晶体管的布线衬底。
利用这样的构成，可以减小薄膜晶体管的电极或布线的电阻值，可有助于提高薄膜晶体管的性能。
附图的简单说明
图1是显示表示本实施方式的布线材料特性的表的图。
图2是显示表示本实施方式的布线材料特性的表的图。
图3是透射型TFT-LCD的截面模式图。
图4是表示透射型TFT-LCD的一个象素的基本结构的平面模式图。
图5是图4的V-V’的截面模式图。
具体实施方式
以下，根据附图说明本发明的优选实施方式。
1.Ag合金的实施方式
本实施方式是以Ag为主成分的合金，提出与玻璃衬底或硅晶片的粘附性良好的布线材料。
尤其是本实施方式对采用溅射法形成这种合金的例进行说明。首先，对溅射中使用的靶简单地进行说明。使用真空熔化炉，按规定的比率将Zr及Ni或Mo、Au熔化于Ag中，冷却固化后，轧制加工成板状，然后，进行切削、磨削加工制成直径4英寸的靶。把该靶与溅射装置的背板相贴合进行溅射。结果，在玻璃及硅晶片上进行基于该靶的成膜。以下，对成膜的薄膜的性能进行比较。把比较结果示于图1的表中。该图1的表中表示出组成和导电率等。
该薄膜的组成采用x射线显微分析仪(EPMA，Electron ProbeMicro-Analysis)进行测定。另外，导电率采用四探针法进行测定。
此外，剥离强度采用利痕试验和胶带剥离试验进行测定。实施刮痕试验的刮痕试验机使用CSME公司制的Micro-Scratch-Tester。这里，剥离强度的测定条件如下。
刮痕距离：20mm
刮痕载荷：0～10牛顿
载荷速度：10牛顿/分
刮痕速度：20mm/分
金刚石圆锥体形状：尖端200μm
用光学显微镜观测上述条件下的刮痕试验后的样品，将基底的玻璃(晶片)或硅露出的点作为被膜的剥离点，通过测量离刮痕开始点的距离算出剥离载荷。
胶带剥离试验，是用刀在薄膜上面划出呈1mm间距的棋盘格状沟，再把胶带贴在上面，通过剥离力的大小检查粘附的程度的试验。
当然，刮痕试验、胶带剥离试验的均是按照JIS(日本工业标准)规定的标准进行测定。
图1的表中，先列出的6个例子是利用在Ag中添加了Zr、Au、Co、Ni等的合金作为靶，采用溅射在玻璃衬底或硅晶片上成膜时的例子。
例1-2是使用在Ag+Zr中添加了Co的构成作为靶的例子。而，例1-3是在Ag+Zr中添加了Ni的例子，例1-4是在Ag+Zr中添加了Al的例子。此外，例1-5是在例1-1所示的在Ag+Zr中添加了Au的构成中再添加Pd的例子。例1-6是在例1-1所示的在Ag+Zr中添加了Au的构成中再添加Ru的例子。
任何一个例子的粘附强度均可达到3牛顿以上，另外，胶带剥离试验中，玻璃衬底、硅晶片均没出现剥离。
另外，比较例1-1是只有Ag的情况，粘附强度是1牛顿以下，玻璃衬底上、硅衬底晶片均观察到剥离。
比较例1～2至1～8表示出不加入Zr时的例子。任何一种情况，玻璃衬底上或硅晶片均观察到剥离。
比较例1～9是在比较例1～2中添加Pd的情况，电阻率增大，以至不能看清目标。另外，玻璃衬底上现察到剥离。
[实施例1-1]对在透射型TFT-LCD中将本发明的Ag合金的一例作为布线来使用的参考例进行说明。有关透射型TFT-LCD的基本结构已利用图3～5进行了说明，但在实际制造时，虽然在图3～图5中不出现，但适宜成膜成各种的保护膜·层。
首先，在透过性的玻璃衬底18b上，采用溅射法在室温下把含有Zr 1.7重量％、Au 3.5重量％的Ag合金堆积成膜厚1500埃(电阻率：2.8μΩ·cm)。采用使用硝酸、醋酸、磷酸系水溶液作为蚀刻液的光刻法制成所期望形状的门电极34及门电极布线。
然后采用辉光放电CVD法，堆积膜厚3000埃的成为氮化硅(SiNx)膜的门绝缘膜。接着堆积膜厚3500埃的α-Si:H(i)膜38。此时，作为放电气体，SiNx膜35使用SiH4-NH3-N2系气体，而α-Si:H(i)膜38使用SiH4-N2系的混合气体。该SiNx膜35采用使用CF4气的干蚀刻形成所期望的沟槽(channel)保护层。
接着使用SiH4-H2-PH3系的混合气体堆积膜厚3000埃的α-Si:H(n)膜。然后，采用溅射法在室温下在其上面堆积膜厚0.3μm(电阻率：3.4μΩ·cm)的含有Zr 1.7重量％、Ni 1.7重量％的Ag合金层膜。
使用硝酸、醋酸、磷酸系水溶液蚀刻液，采用光刻法将该层制成所期望的源电极32及漏电极36的图案。再通过联合使用了CF4气的干蚀刻及使用了肼(NH2NH2·H2O)水溶液的湿蚀刻，把α-Si:H膜制成所期望的图案为α-Si:H(i)膜38的图案、α-Si:H(n)膜的图案。采用辉光放电CVD法在其上面堆积膜厚3000埃的成为氮化硅(SiNx)膜的门绝缘膜。此时，作为放电气体，SiNx膜使用SiH4-NH3-N2系气体。此外，采用使用了CF4气的干蚀刻法的光刻法，形成门34取出口、源电极32取出口和作为漏电极36与透明电极20b的电触点所期望的通孔40b。然后，使氩等离子体作用于Ag合金电极表面，将表面洗净。
其次，采用溅射法堆积氧化铟与氧化锌为主成分的非晶质透明导电膜。此时使用的靶是将In与Zn的原子比[In/(In+Zn)]调节到0.83的In2O3-ZnO烧结体。把该烧结体设置在平面磁控管型溅射装置的阴极上作为靶使用。采用放电气体使用纯氩或混入1体积％左右微量氧气的氩气体的方法，堆积透明电极20b膜成为膜厚1200埃。该In2O3-ZnO膜采用x射衍射法分析时观察不到峰，是非晶质。
对该透明电极20b膜使用草酸3.4重量％的水溶液采用光刻法图案化所期望的象素电极、及取出电极。形成遮光膜图案后，完成α-SiTFT衬底14。使用该TFT衬底14制造了TFT-LCD方形平面显示器。然后输入影像信号，可确认显示出良好的显示性能。
[实施例1-2]对在反射型TFT-LCD中将本发明的Ag合金的一例作为布线使用的实施例进行说明。对于反射型TFT-LCD的基本结构，透射型TFT-LCD的TFT衬底14一侧的透明电极20b变成反射光的反射电极，这一点是在原理上不同之处。实际制造时，适宜形成在图3～图5中没有出现的种种保持膜·层，另外，众知除电极以外，还有很多与透射型TFT-LCD不同之处。
首先，在透过性的玻璃衬底18b上，采用高频溅射法在室温下把含有Zr 1.7重量％、Au 3.5重量％的Ag合金堆积成膜厚1500埃(电阻率：2.8μΩ·cm)。然后，采用使用硝酸、醋酸、磷酸系水溶液作为蚀刻液的光刻法将其制成所希望形状的门电极34及门电极布线。
然后，采用辉光放电CVD法，堆积膜厚3000埃的成为氮化硅(SiNx)膜的门绝缘膜。接着堆积膜厚3000埃的α-Si:H(i)膜38。此时，作为放电气体，SiNx膜35使用SiH4-NH3-N2系气体，而α-Si:H(i)膜38使用SiH4-N2系的混合气体。该SiNx膜35，通过使用了CF4气体的干蚀刻形成所期望的沟槽保护层。
接着，使用SiH4-H2-pH3系的混合气体堆积膜厚3000埃的α-Si:H(n)膜。然后，在其上采用溅射法在室温下堆积膜厚0.3μm(电阻率：3.4μΩ·cm)的含有Zr 1.7重量％、Ni1.7重量％的Ag合金层膜。
此外，采用溅射法堆积以氧化铟与氧化锌为主尬发的非晶质透明导电膜。
使用硝酸、醋酸、磷酸系水溶液蚀刻液，采用光刻法将该层制成所期望的源电极32及漏电极36的图案。再通过联合使用CF4气的干蚀刻及使用肼(NH2NH2·H2O)水溶液的湿蚀刻将α-Si:H膜制成所期望图案为α-Si:H(i)膜38的图案、α-Si:H(n)膜的图案。采用辉光放电CVD法，在其上堆积膜厚3000埃的成为氮化硅(SiNx)膜的门绝缘膜。此时，作为放电气体，SiNx膜使用SiH4-NH3-N2系气体。此外，通过采用使用CF4气的干蚀刻法的光刻法，形成门电极34取出口、源电极32取出口、和作为漏电极36与透明电极20b的电触点所期望的通孔40b。然后，使氩等离子体作用于Ag合金电极表面，将表面洗净。
然后，采用溅射法在室温下在其上面堆积膜厚0.2μm(电阻率：2.8μΩ·cm)的含有Zr 1.7重量％、Au 3.5重量％的Ag合金层膜。
此外，采用溅射法堆积以氧化铟与氧化锌为主成分的非晶质透明导电膜。此时使用的靶是将In与Zn的原子比[In/(In+Zn)]调节到0.83的In2O3-ZnO烧结体。把该烧结体设置在平面磁控管型溅射装置的阴极上作为靶使用。采用放电气体使用纯氩或混入1体积％左右微量氧气的氩气体的方法，堆积透明电极20b膜成为膜厚1200埃。该In2O3-ZnO膜采用x射线衍射法分析时观察不到峰，是非晶质。
对该透明电极20b膜，使用按可以同时蚀刻Ag合金层及氧化铟-氧化锌层的方式调节了浓度的硝酸、醋酸、磷酸水溶液系蚀刻液，采用光刻法将所期望的反射型象素电极、及取出电极图案化。
形成遮光膜图案，完成α-Si TFT衬底14。使用该TFT衬底14制造TFT-LCD式平面显示器。然后输入影像信号，可确认显示出良好的显示性能。
[实施例1-3]对在有机EL用衬底中将本发明的Ag合金的一例作为布线使用的参考例进行说明。
实施例1-1中，将金属氧化物导电膜成膜。该成膜采用利用将In与Zn的原子比[In/(In+Zn)]调节到0.83的In2O3-ZnO作为靶的溅射法进行，制成膜厚300埃。即，该金属氧化物导电膜是实施例1-1所说的透明电极。
本实施例1-3的特征在于，作为该金属氧化物导电膜的组成成分，相对于总金属量含Pd 3原子％。该导电膜的功函数使用大气中紫外线电子分析装置(理研计器(株式会社)制：AC-1)测定的值是5.65eV。结果表明，作为有机EL用阳极有良好的性质。
再者，该例中，虽已说明使用Pd的例，但也优选使用Ru、Re、Ir。添加各个物质的场合，功函数分别是5.51eV、5.63eV、5.61eV。结果，任何一种作为有机EL用阳极均具有好的性质。
2.有关Cu合金的实施方式
本实施方式是以Cu为主成分的合金，提出与玻璃衬底或硅晶片的粘附性良好的布线材料。
特别是本实施方式对采用溅射法形成这种合金的例子进行说明。首先，对溅射中使用的靶简单地进行说明。使用真空熔化炉，按规定的比率将Au和/或Co溶化于Cu中，冷却固化后，进行轧制，加工成板状，然后，进行切削、磨削加工制成4英寸φ的靶。把该靶与溅射装置的背板相贴合进行溅射。结果，在玻璃及硅晶片上进行基于该靶的成膜。
测定成膜的薄膜的性能。把测定结果示于图2的表中。该表中列出了靶的组成，膜厚、测定电阻、电阻率、粘附强度，胶带剥离试验的结果等。成膜温度均是室温。
该薄膜的组成采用x射线显微分析仪(EPMA Electron ProbeMicro-Analysis)进行测定。导电率采用四探针法进行测定。
此外，剥离强度采用与上述有关Ag实施方式中所述相同的手法，条件进行测定。
另外，胶带剥离试验，也采用与上述有关Ag的实施方式中所述相同的手法、条件进行测定。图2的表中的数值显示出在100片一边为1mm的胶带片中，有多少片剥离掉。
当然，刮痕试验、胶带剥离试验均是按照JIS(日本工业标准)规定的标准进行测定。
[基本实施例]
该图2的表中，先列出的6个例子是利用在Cu中添加Au的合金作为靶的实施例，利用在Cu中添加Co的合金作为靶的实施例，利用在Cu中添加Au和Co的合金作为靶的实施例。各例中，使用上述合金作为靶，采用溅射法在玻璃衬底层或硅晶片上进行成膜。
实施例2-1与实施例2-2，是使用在Cu中添加Au的靶制成薄膜时的实施例。实施例2-1是Au的组成比率为4.0重量％的实施例，实施例2-2是Au的组成比率为1.7％的实施例。
实施例2-1中的电阻率是3.8μΩ·cm。另外，粘附强度在玻璃衬底的场合是5.72N。在硅晶片的场合是3.48N。作为胶带剥离试验的结果，在玻璃衬底的场合不剥离，在硅晶片的场合每100片中只有2片剥离。
实施例2-2中的电阻率是2.9μΩ·cm。另外，粘附强度在玻璃衬底的场合是4.37N。在硅晶片的场合是3.12N。作为胶带剥离试验的结果，在玻璃衬底的场合不剥离，在硅晶片的场合每100片中只有5片剥离。
实施列2～3与实施例2～4是使用在Cu中添加Co的靶制成薄膜时的实施例。实施例2～3是Co的组成比率为3.7重量％的实施例，实施例2-4是Co的组成比率为4.8％的实施例。
实施例2～3中电阻率是2.9μΩ·cm。而粘附强度在玻璃衬底的场合是5.54N，在硅晶片的场合是3.65N。作为胶带剥离试验的结果，在玻璃衬底的场合没出现剥离，在硅晶片的场合每100片中出现10片剥离。
实施例2～4中电阻率是3.2μΩ·cm。而粘附强度在玻璃衬底的场合是5.68N，在硅晶片的场合是3.68N。作为胶带剥离试验的结果，在玻璃衬底的场合不剥离，在硅晶片的场合每100片中出现10片剥离。
实施例2～5与实施例2～6，是使用在Cu中添加Au及Co的靶制成薄膜时的实施例。实施例2～5是Au的组成比率为2.3重量％、Co的组成比率为2.7％的实施例。实施例2～6是Au的组成比率为1.2％，Co的组成比率为4.25％的实施例。
实施例2～5中电阻率是3.9μΩ·cm。粘附强度在玻璃衬底的场合是5.52N，在硅晶片的场合是3.54N。作为胶带剥离试验的结果，在玻璃衬底的场合未出现剥离，在硅晶片的场合也未出现剥离。
实施例2～6中电阻率是4.0μΩ·cm。粘附强度在玻璃衬底的场合是5.31N，在硅晶片的场合是3.07N。作为胶带剥离试验的结果，玻璃衬底的场合未出现剥离，硅晶片的场合也未出现剥离。
[比较例]
图2表示的表中，为了与上述各基本实施例比较，列出了比较例2-1～比较例2-9。
比较例2-1是Cu本身的例子。该比较例1的电阻率是4.0Ω·cm。而，粘附强度在玻璃衬底的场合或硅晶片的场合均是0.1N以下。此外，作为胶带剥离试验的结果，100片中100片全部剥离了。
比较例2-2是使用将在Cu中添加Zr 3.0重量％的靶制成薄膜时的比较例。比较例2-2电阻率是10.1μΩ·cm。而粘附强度在玻璃衬底的场合是0.65N，在硅晶片的场合是1.64N。作为胶带剥离试验的结果，玻璃衬底的场合有12片剥离，硅晶片的场合有40片剥离。
比较例2-3是使用将在Cu中添加Ni 1.9重量％的靶制成薄膜时的比较例。比较例2-3的电阻率是8.9μΩ·cm。而粘附强度在玻璃衬底的场合是0.24N，在硅晶片的场合是1.41N。作为胶带剥离试验的结果，玻璃衬底的场合100片全部剥离，硅晶片的场合有30片剥离掉。
比较例2-4是使用将在Cu中添加Al 5.4重量％的靶制成薄膜的比较例。比较例2-4的电阻率是11.1μΩ·cm。而粘附强度在玻璃衬底的场合是0.13N，在硅晶片的场合是1.71N。作为胶带剥离试验的结果，玻璃衬底的场合100片全部剥离，硅晶片的场合有50片剥离。
比较例2-5是使用将在Cu中添加In 6.5重量％的靶制成薄膜时的比较例。比较例2-5的电阻率是9.0μΩ·cm。而粘附强度在玻璃衬底的场合是0.73N，在硅晶片的场合是0.82。作为胶带剥离试验的结果，玻璃衬底的场合有20片剥离，硅晶片的场合有30片剥离。
比较例2-6是使用将在Cu中添加Bi2.8重量％的靶制成薄膜时的比较例。比较例2-6的电阻率是10.2μΩ·cm。而粘附强度在玻璃衬底的场合是0.62N，在硅晶片的场合是0.94N。作为胶带剥离试验的结果，玻璃衬底的场合，100片全部剥离，硅晶片的场合也是100片全部剥离。
比较例2-7是使用将在Cu中添加Sn 1.7重量％的靶制成薄膜时的比较例。比较例2-7的电阻率是46.6μΩ·cm。而粘附强度在玻璃衬底的场合是0.53N，在硅晶片的场合是0.64N。作为胶带剥离试验的结果，玻璃衬底的场合100片全部剥离，硅晶片的场合也100片全部剥离。
比较例2-8是使用将在Cu中添加Ti1.2重量％的靶制成薄膜时的比较例。比较例2-8的电阻率是4.5μΩ·cm。而粘附强度在玻璃衬底的场合是0.47N，在硅晶片的场合是0.78N。作为胶带剥离试验的结果，玻璃衬底的场合100片全部剥离，硅晶片的场合也100片全部剥离。
比较例2-9是使用将在Cu中添加W1.6重量％的靶制成薄膜时的比较例。比较例2-9的电阻率是21.5μΩ·cm。而粘附强度在玻璃衬底的场合是0.47N，在硅晶片的场合是0.78N。作为胶带剥离试验的结果，玻璃衬底的场合100片全部剥离，硅晶片的场合也100片全部剥离。
[应用实施例]
[应用实施例2-1]对在透射型TFT-LCD中将本发明的Cu合金一例作为布线使用的参考例进行说明。图3～图5虽已说明有关透射型TFT-LCD的基本结构，但实际制造时，虽然图3～图5没有出现，但适宜成膜成种种的保护膜·层。
首先，采用高频溅射法在透光性的玻璃衬底18b上把含有Au 2.3重量％、Co 2.7重量％的Cu合金(电阻率：3.9μΩ·cm)堆积成膜厚1500埃。采用使用过硫酸铵系水溶液作为蚀刻液的光刻法将其制成所期望形状的门电极34及门电极布线。
然后，采用辉光放电CVD法，堆积膜厚3000埃的成为氮化硅(SiNx)膜的门绝缘膜。接着堆积膜厚3500埃的α-Si:H(i)膜38。此时，作为放电气体，SiNx膜35使用SiH4-NH3-N2系气体，而α-Si:H(i)膜38使用SiH4-N2系的混合气体。该SiNx膜35采用使用CF4气的干蚀刻形成所期望的沟槽保护层。
接着，使用SiH4-H2-pH3系的混合气体堆积膜厚3000埃的α-Si:H(n)膜。然后，采用溅射法在室温下在其上面堆积膜厚0.3μm(电阻率：4.0μΩ·cm)的含有Au 1.2重量％、Co重量％的Cu合金层膜。
使用盐酸、过硫酸氢钾、氢氟酸系水溶液系蚀刻液，采用光刻法将该层制成所期望的源电极32及漏电极36的图案。再通过联合使用CF4气体的干蚀刻及使用肼(NH2NH2·H2O)水溶液的湿蚀刻，将α-Si:H膜制成所期望图案为α-Si:H(i)膜38的图案、α-Si:H(n)膜的图案。采用辉光放电CVD法在其上堆积膜厚3000埃的成为氮化硅(SiNx)膜的绝缘膜。此时，SiNx膜使用SiH4-NH3-N2系气体作为放电气体。此外，通过采用使用CF4气体的干蚀刻法的光刻法，形成门电极34取出口、源电极32取出口、和作为漏电极36与透明电极20b的电触点所期望的通孔40b。然后，使氩等离子体作用于Cu合金电极表面，将表面洗净。
其次，采用溅射法堆积以氧化铟与氧化锌为主成分的非晶质透明导电膜。此时使用的靶是将In与Zn的原子比[In/(In+Zn)]调节为0.83的In2O3-ZnO绕结体。把该绕结体设置在平面磁控管型溅射装置的阴极上作为靶使用。采用放电气体使用纯氩或混入1体积％左右微量氧气的氩气的方法堆积膜厚1200埃的透明电极20b膜。该In2O3-ZnO膜采用x射线衍射法分析时未观察到峰，是非晶质。
使用草酸3.4重量％的水溶液，采用光刻法将该透明电极20b膜制成所期望的象素电极及取出电极图案。形成遮光膜图案，完成α-SiTFT衬底14。使用该TFT衬底14制造了TFT-LCD方形平面显示器。然后，输入影视信号，可确认显示出良好的显示性能。
[应用实施例2-2]对在反射型TFT-LCD中将本发明的Cu合金一例作为布线使用的实施例进行说明。对于反射型TFT-LCD的基本结构，透射型TFT-LCD的TFT衬底14侧的透明电极20b变成反射光的反射电极这一点，是在原理上不同之处。实际制造时适宜成膜成在图3～图5中没有出现的种种保护膜·层，另外，众知除电极以外，还有很多与透射型TFT-LCD不同之处。
首先，采用高频溅射法在透光性的玻璃衬底18b上把含有Au 2.3重量％、Co2.7重量％的Cu合金堆积成膜厚1500埃(电阻率：3.9μΩ·cm)。采用使用过硫酸酸铵系水溶液作为蚀刻液的光刻法将其制成所期望形状的门电极34及门电极布线。
然后，采用辉光放电CVD法，堆积膜厚3000埃的成为氮化硅(SiNx)膜的门绝缘膜。接着，堆积膜厚3500埃的α-Si:H(i)膜38。
此时，作为放电气体，SiNx膜35使用SiH4-NH3-N2系气体作为放电气体，α-Si:(i)使用SiH4-N2系混合体。该SiNx膜35采用使用CF4气体的干蚀刻形成所期的沟槽保护层。
接着使用SiH4-H2-pH3系的混合气堆积膜厚3000埃的α-Si:H(n)膜。然后采用溅射法在室温下在其上堆积膜厚0.3μm(电阻率：4.0μΩ·cm)的含有Au 1.2重量％、Co 4.2重量％的Cu合金层膜。
使用盐酸、过硫酸氢钾、氢氟酸系水溶液系蚀刻液，采用光刻法将该层制成所希望的源电极32及漏电极36的图案。此外，通过联合使用CF4气体的干蚀刻及使用肼(NH2NH2·H2O)水溶液的湿蚀刻，将α-Si:H膜制成所希望图案为α-Si:H(i)膜38的图案、α-Si:H(n)膜的图案。采用辉光放电CVD法，在其上面堆积膜厚3000埃的成为氮化硅(SiNx)膜的绝缘膜。此时，SiNx膜使用SiH4-NH3-N2系气体作为放电气体。此外，通过采用使用CF4立体的干蚀刻法的光蚀刻法，形成门电极34取出口、源电极32取出口、和作为漏电极36与透明电极20b电触点所期望的通孔40b。然后，使氩等离子体作用于Cu合金表面，将表面洗涤。
然后，采用溅射法于室温下在其上面堆积膜厚0.2μm(电阻率：3.9μΩ·cm)的含有Au 2.3重量％、Co 2.7重量％的Cu合金层膜。
此外，采用溅射法堆积以氧化铟与氧化锌为主成分的非晶质透明导电膜。此时使用的溅射靶是将In与Zn的原子比[In/(In+Zn)]调节成0.83的In2O3-ZnO烧结体。把该烧结体设置在平面磁控管型溅射装置的阴极上作为靶使用。采用放电气体使用纯氩或混入1体积％左右微量气氛的氩气体的方法堆积膜厚300埃的透明电极20b膜，该In2O3-ZnO膜采用x射线衍射法分析时未观察到峰，是非晶质。
使用按可同时蚀刻Cu合金层及氧化铟-氧化锌层的方式调节了浓度的过硫酸铵系水溶液蚀刻液，采用光刻法，将该透明电极20b膜制成所期望的反射型象素电极、及取出电极图案化。
形成遮光膜图案，完成α-SiTFT衬底14。使用该TFT衬底14制造了TFT-LCD方形平面显示器。然后，输入影视信号，可确认显示出良好的显示性能。
[应用实施例2-3]对在有机EL用衬底中将本发明的Cu合金一例作为布线使用的参考例进行说明。
首先，在玻璃衬底上，形成1500埃的含有Au 2.3重量％、Co 2.7重量％的Cu合金膜(电阻率：3.9μΩ·cm)。
然后，在该Cu合金的膜上进行金属氧化物导电膜成膜。该成膜采用利用将In与Zn的原子比[In/(In+Zn)]调节为0.83的In2O3-ZnO作为靶的溅射法进行，形成膜厚300埃。即，该金属氧化物导电膜是实施例2-1和2-2所说的透明电极。
本应用实施例2-3的特征在于，作为该金属氧化物导电膜的组成成分相对于总金属量含有Pd 3原子％。
使用大气中紧外线电子分析装置(理研计器(株式会社)制：AC-1)测定该导电膜的功函数的值是5.65eV，表明作为有机EL用阳极具有好的性质。
再者，该例虽已说明使用Pd的例，但也优选使用Ru、Re、Ir。添加各个物质的场合，功函数分别是5.51eV、5.63eV、5.61eV。结果，任何一种作为有机EL用阳极均有好的性质。
如以上所述，根据本发明，可得到将电阻值抑制得较低，并提高了与玻璃衬底或硅晶片的粘附强度的布线材料。结果，应用于TFT-LCD和有机EL装置及其他电子装置时也不产生剥离，并且由于是低电阻，故可提高元件的特性。
另外，根据本发明，通过采用溅射法将上述的Ag合金或Cu合金成膜、采用构成金属电极的工序，可简化制造工序，可高效率地生产TFT阵列。结果，能以低成本供给TFT-LCD和TFT驱动有机EL。
尤其是通过采用本发明的组成，可将溅射工序中的以上放电的可能性抑制得很小，可进行高效率的生产。

Claims (24)

1.一种由Ag合金构成的布线材料，其特征在于，所述Ag合金以Ag、Zr为必需成分，还含有选自Au、Ni、Co或Al的1种或2种以上的金属。
2.根据权利要求1所述的布线材料，其特征在于，在权利要求1所述的前述Ag合金中，Ag的组成比率是60～99重量％，且Zr的组成比率是1～5重量％。
3.根据权利要求1所述的布线材料，其特征在于，在权利要求1所述的前述Ag合金中，Ag的组成比率是60～99重量％，
Zr的组成比率是1～5重量％，
Au的组成比率是0～20重量％，
Ni的组成比率是0～20重量％，
Co的组成比率是0～20重量％，且
Al的组成比率是0～39重量％。
4.根据权利要求1～3的任一项所述的布线材料，其特征在于，在0～1重量％的范围内含有选自Re、Ru、Pd、Ir的1种或2种以上的金属。
5.根据权利要求1～4的任一项所述的由Ag合金构成的布线材料，其特征在于，电阻率是4μΩ·cm以下。
6.一种布线衬底，其特征在于，具有衬底、和由权利要求1～4的任一项所述的布线材料构成的布线。
7.根据权利要求6所述的布线衬底，其特征在于，前述衬底是玻璃衬底、或硅衬底。
8.根据权利要求6或7所述的布线衬底，其特征在于，采用刮痕试验法测定前述布线与前述衬底的粘附强度的值是3牛顿以上。
9.根据权利要求6～8的任一项所述的半导体元件布线衬底，其特征在于，前述布线是在前述布线衬底上形成的薄膜晶体管的门布线及门电极。
10.根据权利要求6～8的任一项所述的半导体元件布线衬底，其特征在于，前述布线是在前述布线衬底上形成的薄膜晶体管的源布线和漏布线以及源电极和漏电极。
11.根据权利要求6～10的任一项所述的布线衬底，其特征在于，前述衬底至少表面是绝缘性，在前述布线上形成了金属氧化物导电膜层。
12.根据权利要求11所述的布线衬底，其特征在于，前述布线与前述金属氧化物导电层膜构成2层结构的层合布线。
13.根据权利要求11或12所述的布线衬底，其特征在于，前述金属氧化物导电膜由氧化铟及氧化锌的非晶质透明导电膜构成，该非晶质透明导电膜的原子构成满足In/(In+Zn)＝0.8～0.95的关系。
14.根据权利要求11～13的任一项所述的布线衬底，其特征在于，前述非晶质透明导电膜的功函数是5.4eV以上。
15.一种由Cu合金构成的布线材料，为一种由Au和/或Co、与Cu构成的Cu合金，其特征在于，所述Cu的组成比率是80～99.5重量％，Au的组成比率与Co的组成比率之和是0.5～20重量％。
16.根据权利要求15所述的布线材料，其特征在于，Au的组成比率是0～10重量％。
17.根据权利要求15所述的布线材料，其特征在于，Co的组成比率是0～10重量％。
18.根据权利要求15～17的任一项所述的由Cu合金构成的布线材料，其特征在于，电阻率是4μΩ·cm以下。
19.一种布线衬底，包含权利要求15～18的任一项所述的布线材料构成的布线、金属氧化物导电膜及衬底。
20.根据权利要求19所述的布线衬底，其特征在于，前述布线与前述金属氧化物导电层膜构成2层结构的层合布线。
21.根据权利要求19或20所述的布线衬底，其特征在于，前述金属氧化物导电膜含有0.05原子％～5原子％的选自Ru、Pd、Re、Ir的1种或2种以上的金属。
22.根据权利要求19～21的任一项所述的布线衬底，其特征在于，前述金属氧化物导电膜是由氧化铟与氧化锌构成的非晶质透明导电膜，该非晶质透明导电膜的原子构成是In/(In+Zn)＝0.80～0.95。
23.根据权利要求19～22的任一项所述的布线衬底，其特征在于，由表面是绝缘性的衬底构成。
24.一种布线衬底，其特征在于，
具备衬底，
由权利要求15～18的任一项所述的布线材料构成、设在前述衬底上的布线，和
薄膜晶体管。
CNB038110857A 2002-05-17 2003-04-14 布线材料和使用该材料的布线板 Expired - Fee Related CN100365737C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002143312A JP4738705B2 (ja) 2002-05-17 2002-05-17 配線材料及びそれを用いた配線基板
JP2002143318A JP2003342653A (ja) 2002-05-17 2002-05-17 配線材料及びそれを用いた配線基板
JP143312/2002 2002-05-17
JP143318/2002 2002-05-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN 200710193844 Division CN101183570A (zh) 2002-05-17 2003-04-14 布线材料和使用该材料的布线板

Publications (2)

Publication Number Publication Date
CN1653557A true CN1653557A (zh) 2005-08-10
CN100365737C CN100365737C (zh) 2008-01-30

Family

ID=29552300

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038110857A Expired - Fee Related CN100365737C (zh) 2002-05-17 2003-04-14 布线材料和使用该材料的布线板

Country Status (8)

Country Link
US (2) US20050127364A1 (zh)
EP (2) EP2161726A1 (zh)
KR (1) KR20050014822A (zh)
CN (1) CN100365737C (zh)
DE (1) DE60324553D1 (zh)
SG (1) SG152056A1 (zh)
TW (2) TW200406789A (zh)
WO (1) WO2003098641A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715177A (zh) * 2012-10-05 2014-04-09 三星显示有限公司 一种图案化的金属导线和基板的组合
CN104684247A (zh) * 2013-11-29 2015-06-03 日立金属株式会社 印刷配线板及其制造方法
CN104674310A (zh) * 2013-11-29 2015-06-03 日立金属株式会社 焊料接合材料及其制造方法和焊料接合用部件、以及太阳能电池模块
CN104669704A (zh) * 2013-11-29 2015-06-03 日立金属株式会社 铜箔及其制造方法
CN110527864A (zh) * 2016-04-28 2019-12-03 日铁新材料股份有限公司 半导体装置用接合线

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
SG152056A1 (en) * 2002-05-17 2009-05-29 Idemitsu Kousan Co Ltd Wiring material and wiring board using the same
KR100590270B1 (ko) * 2004-05-11 2006-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR101171175B1 (ko) * 2004-11-03 2012-08-06 삼성전자주식회사 도전체용 식각액 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR100959460B1 (ko) * 2007-11-16 2010-05-25 주식회사 동부하이텍 투명 박막 트랜지스터 및 투명 박막 트랜지스터의 제조방법
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
WO2010053060A1 (en) 2008-11-07 2010-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI396314B (zh) * 2009-07-27 2013-05-11 Au Optronics Corp 畫素結構、有機電激發光顯示單元及其製造方法
JP5776630B2 (ja) * 2012-06-01 2015-09-09 日立金属株式会社 銅系材料及びその製造方法
JP5742859B2 (ja) * 2013-01-30 2015-07-01 日立金属株式会社 高速伝送ケーブル用導体、及びその製造方法、並びに高速伝送ケーブル
US9909196B2 (en) 2013-03-01 2018-03-06 Jx Nippon Mining & Metals Corporation High-purity copper-cobalt alloy sputtering target

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772174A (en) * 1971-04-21 1973-11-13 Nasa Deposition of alloy films
JPS5848021B2 (ja) * 1975-10-18 1983-10-26 ミツビシマロリ−ヤキンコウギヨウ カブシキガイシヤ 銀−金属酸化物系電気接点材料
JPS5544553A (en) * 1978-09-25 1980-03-28 Furukawa Electric Co Ltd:The Copper alloy for wiring connection
JPS55154541A (en) * 1979-05-22 1980-12-02 Furukawa Electric Co Ltd:The High-tensile electrically-conductive copper alloy having low softening temperature
JPS58133339A (ja) * 1982-01-31 1983-08-09 Matsushita Electric Works Ltd 電気接点材料
JPS5910988A (ja) * 1982-07-12 1984-01-20 ホシデン株式会社 カラ−液晶表示器
JPS6026625A (ja) * 1983-07-22 1985-02-09 Tanaka Kikinzoku Kogyo Kk 摺動接点材料
JPS6137937A (ja) * 1984-07-30 1986-02-22 Nippon Gakki Seizo Kk 接点材料
JPS61130449A (ja) * 1984-11-29 1986-06-18 Tanaka Kikinzoku Kogyo Kk すり接点材料
JPS6250425A (ja) * 1985-08-29 1987-03-05 Furukawa Electric Co Ltd:The 電子機器用銅合金
KR950004935B1 (ko) * 1986-09-30 1995-05-16 후루까와 덴끼 고교 가부시끼가이샤 전자 기기용 구리 합금
JPH0250432A (ja) * 1988-08-12 1990-02-20 Toshiba Corp 半導体装置
JPH0778266B2 (ja) * 1988-10-17 1995-08-23 同和鉱業株式会社 高強度高導電性銅基合金
JP2979880B2 (ja) * 1993-02-16 1999-11-15 日立電線株式会社 複合リードフレームおよびその製造方法
US5422621A (en) * 1993-10-29 1995-06-06 International Business Machines Corporation Oriented granular giant magnetoresistance sensor
US5659201A (en) * 1995-06-05 1997-08-19 Advanced Micro Devices, Inc. High conductivity interconnection line
JPH0943628A (ja) * 1995-08-01 1997-02-14 Toshiba Corp 液晶表示装置
US5849424A (en) * 1996-05-15 1998-12-15 Dowa Mining Co., Ltd. Hard coated copper alloys, process for production thereof and connector terminals made therefrom
JPH1197609A (ja) * 1997-09-17 1999-04-09 Dowa Mining Co Ltd 酸化膜密着性に優れたリードフレーム用銅合金及びその製造方法
US6320213B1 (en) * 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
JP3234814B2 (ja) * 1998-06-30 2001-12-04 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
JP4247863B2 (ja) * 1999-07-12 2009-04-02 ソニー株式会社 電子部品用金属材料、電子部品用配線材料、電子部品用電極材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
JP2001102592A (ja) * 1999-09-30 2001-04-13 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法
JP4238956B2 (ja) * 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP4686008B2 (ja) * 2000-05-31 2011-05-18 株式会社東芝 スパッタリングターゲットとそれを用いたＣｕ膜および電子デバイス
TW523870B (en) * 2000-11-02 2003-03-11 Ebara Corp Method for forming interconnects and semiconductor device
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
US20030227250A1 (en) * 2002-05-08 2003-12-11 Han Nee Silver alloy thin film reflector and transparent electrical conductor
SG152056A1 (en) * 2002-05-17 2009-05-29 Idemitsu Kousan Co Ltd Wiring material and wiring board using the same
JP3754011B2 (ja) * 2002-09-04 2006-03-08 デプト株式会社 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
TW200422258A (en) * 2003-02-26 2004-11-01 Sumitomo Chemical Co Method for producing α-alumina powder

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715177A (zh) * 2012-10-05 2014-04-09 三星显示有限公司 一种图案化的金属导线和基板的组合
CN104684247A (zh) * 2013-11-29 2015-06-03 日立金属株式会社 印刷配线板及其制造方法
CN104674310A (zh) * 2013-11-29 2015-06-03 日立金属株式会社 焊料接合材料及其制造方法和焊料接合用部件、以及太阳能电池模块
CN104669704A (zh) * 2013-11-29 2015-06-03 日立金属株式会社 铜箔及其制造方法
CN104674310B (zh) * 2013-11-29 2018-01-30 日立金属株式会社 焊料接合材料及其制造方法和焊料接合用部件、以及太阳能电池模块
CN104669704B (zh) * 2013-11-29 2018-10-09 日立金属株式会社 铜箔及其制造方法
CN104684247B (zh) * 2013-11-29 2018-12-18 日立金属株式会社 印刷配线板及其制造方法
CN110527864A (zh) * 2016-04-28 2019-12-03 日铁新材料股份有限公司 半导体装置用接合线

Also Published As

Publication number Publication date
CN100365737C (zh) 2008-01-30
TW201009849A (en) 2010-03-01
EP1507267B1 (en) 2008-11-05
DE60324553D1 (zh) 2008-12-18
SG152056A1 (en) 2009-05-29
KR20050014822A (ko) 2005-02-07
TW200406789A (en) 2004-05-01
EP1507267A1 (en) 2005-02-16
EP2161726A1 (en) 2010-03-10
WO2003098641A1 (en) 2003-11-27
EP1507267A4 (en) 2006-02-08
US20050127364A1 (en) 2005-06-16
US20070228575A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
CN1653557A (zh) 布线材料和使用该材料的布线板
CN1294656C (zh) 半导体器件及其制造方法
CN1315003C (zh) 电子器件及其制造方法、溅射靶
CN1311558C (zh) 半导体器件
CN1147899C (zh) 等离子体显示面板及其制造方法
CN1155055C (zh) 清洗剂以及使用它的清洗方法
CN1685767A (zh) 层压体、带配线的基体、有机el显示元件、有机el显示元件的连接端子及它们的制造方法
CN101076869A (zh) 透明电极及其制造方法
CN1168076A (zh) 透明导电叠层及使用该透明导电叠层的电致发光元件
CN1917218A (zh) 源极/漏极电极、晶体管衬底及其制造方法和显示装置
CN1832224A (zh) 发光元件以及发光器件
CN1959980A (zh) 导电体结构及其制造方法与元件基板及其制造方法
CN1769528A (zh) 用于导电材料的蚀刻剂及薄膜晶体管阵列面板的制造方法
CN1869796A (zh) 液晶显示装置
CN1967803A (zh) 显示器件及其制造方法
CN1655370A (zh) 显示器件及其制造方法
CN1534362A (zh) 液晶显示装置用基板和使用它的液晶显示装置
CN1769985A (zh) 铜合金薄膜、铜合金溅射靶和平板显示器
CN1258209C (zh) 半导体元件用导电性薄膜、半导体元件及它们的制造方法
CN1831171A (zh) 热交换器用铝合金散热片材及热交换器
CN1771595A (zh) 接触部分及制备方法、薄膜晶体管阵列面板及制备方法
CN1432980A (zh) 显示器和使用该显示器的电气设备
CN1607444A (zh) 薄膜晶体管阵列基板、液晶显示器件及其制造和检测方法
CN1992264A (zh) 有机电致发光显示器件及其制造方法
CN1739129A (zh) 剥离方法及采用该剥离方法的显示装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080130

Termination date: 20130414