WO2003098641A1 - Wiring material and wiring board using the same - Google Patents

Wiring material and wiring board using the same Download PDF

Info

Publication number
WO2003098641A1
WO2003098641A1 PCT/JP2003/004690 JP0304690W WO03098641A1 WO 2003098641 A1 WO2003098641 A1 WO 2003098641A1 JP 0304690 W JP0304690 W JP 0304690W WO 03098641 A1 WO03098641 A1 WO 03098641A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
substrate
alloy
composition ratio
film
Prior art date
Application number
PCT/JP2003/004690
Other languages
English (en)
French (fr)
Inventor
Kazuyoshi Inoue
Original Assignee
Idemitsu Kousan Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002143312A external-priority patent/JP4738705B2/ja
Priority claimed from JP2002143318A external-priority patent/JP2003342653A/ja
Application filed by Idemitsu Kousan Co., Ltd. filed Critical Idemitsu Kousan Co., Ltd.
Priority to KR10-2004-7018512A priority Critical patent/KR20050014822A/ko
Priority to EP03752892A priority patent/EP1507267B1/en
Priority to DE60324553T priority patent/DE60324553D1/de
Priority to US10/513,324 priority patent/US20050127364A1/en
Publication of WO2003098641A1 publication Critical patent/WO2003098641A1/ja
Priority to US11/758,279 priority patent/US20070228575A1/en

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C22C5/08—Alloys based on silver with copper as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/06—Alloys based on copper with nickel or cobalt as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Definitions

  • the present invention relates to a wiring material for a TFT-type liquid crystal display (TFT-LCD) or an organic EL, a reflective electrode, and a method of manufacturing the same.
  • TFT-LCD TFT-type liquid crystal display
  • organic EL organic EL
  • reflective electrode a method of manufacturing the same.
  • TFT-LCDs Thin Film Transistor type liquid crystal displays
  • TFT-LCDs Thin Film Transistor type liquid crystal displays
  • TFT-driven display is also being attempted in organic EL (organic electroluminescence), which is another type of display device.
  • FIG. 3 shows the transmission type TFT
  • the transmission type TFT-LCD has a basic structure in which a liquid crystal 10 is sandwiched between a color filter substrate 12 and a TFT substrate 14.
  • a backlight 16 is provided on the back surface of the TFT substrate 14 to illuminate the transmissive TFT-LCD from the back surface.
  • the color filter substrate 12 has a structure in which a color filter 22 is sandwiched between a glass substrate 18a and a transparent electrode 20, and has a red (R), green (G), blue (B ) Transmit light of each color.
  • a transparent electrode 20b is formed on a glass substrate 18b, and a signal voltage is applied to the transparent electrode 20b via TFT24.
  • one polarizing plate is provided on the color filter substrate 12 side, and one more polarizing plate is provided on the TFT substrate 14 side.
  • FIG. 3 shows the structure of the transmissive TFT-LCD.
  • the structure of the reflective TFT-LCD is such that the electrode on the sign board 14 reflects external light instead of the transparent electrode 20b. Thus, it is a reflective electrode using aluminum or the like.
  • the pack light 16 is unnecessary because external light is reflected.
  • FIG. 4 is a schematic plan view showing the basic structure of one pixel on the TFT substrate 14 of the transmissive TFT-LCD.
  • the data on the signal line 30 is applied to the transparent electrode 20b via a switch by TFT24.
  • TFT 24 has a source electrode 32, a gate electrode 34, and a drain electrode 36, and amorphous silicon 38 or the like is laminated on the gate electrode 34.
  • FIG. 5 is a schematic cross-sectional view taken along the line V— of FIG.
  • a gate electrode 34 is provided on a glass substrate 18b, and a SiNx film 35 is laminated thereon. Further, a layer of amorphous silicon 38 is provided above the gate electrode 34.
  • a source electrode 32 and a drain electrode 36 are arranged so as to partially overlap the gate electrode with the amorphous silicon 38 interposed therebetween. Further, an insulating film 40 is entirely provided thereon. Further, a transparent electrode 20b is provided on the insulating film 40. The transparent electrode 2 Ob is electrically connected to the drain electrode 36 via a through hole 40b formed in the insulating film 40.
  • Cr is easy to process, but has a problem that it is easily corroded.
  • TaW and MoW are strong against corrosion and the like, but have problems such as high electric resistance.
  • metals that are easy to process and have low electrical resistance are widely used.
  • metals having low electric resistance include Ag, Cu, Al, and the like. Therefore, a TFT array (transistor array) using wiring mainly composed of aluminum has been conventionally proposed. It is also known that when aluminum is used, projections called hillocks may be formed on the electrode surface. When this hillock is formed on an electrode such as a source of a TFT, there is a possibility that the hillock will break through the upper insulating layer and come into contact with the upper transparent electrode to form defective products. Therefore, in order to prevent this hillock, a configuration in which Nd is added to aluminum has conventionally been adopted.
  • a structure in which the aluminum electrode is sandwiched by Mo or Ti to reduce the contact resistance with the transparent oxide electrode is currently used. That is, in order to prevent aluminum from diffusing into the silicon layer, Mo is deposited on the silicon layer, and then an aluminum layer is deposited thereon. Then, in order to prevent the contact resistance with the transparent electrode from being oxidized, the Mo layer is further provided on the aluminum. As described above, conventionally, a three-layer wiring of Mo / A1ZMo is used. . For the same reason, a three-layer structure of T i / A 1 ZT i is also used.
  • Japanese Patent No. 1297072 discloses an Ag alloy containing one or two of Fe, Co, and Ni in an amount of 5 to 20 wt%, and other Ag alloys.
  • Patent No. 1 585 932 discloses an Ag alloy containing 5 to 25 wt% of Ni and 0.05 to 8 wt% of Zr.
  • An example of an alloy containing Ag as a main component and used as a metal material for electronic components is disclosed in, for example, JP-A-2001-1992752.
  • Pd contains 0.1 to 3 wt%, and Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, Si, etc.
  • An Ag alloy containing wt% is shown.
  • a copper alloy containing Cu as a main component and used as a lead material for semiconductor devices is described in Japanese Patent No. 1549371 (Japanese Patent Application No. 57-6061).
  • the patent discloses a Cu alloy containing 0.4 to 4% of Ni and 0.1 to 1% by weight of 31. It also indicates that P and As are included as accessory components.
  • Patent No. 1914484 Japanese Patent Application No. 58-65265 discloses an alloy containing Cu as a main component. The same patent includes: ]: 0.01 ⁇ 2. Copper alloy containing Owt%, Zr 0.005 ⁇ 1. Copper alloy containing Owt%, copper alloy containing both Cr and Zr. I have.
  • Japanese Patent No. 2579106 JP-A-05-188401 discloses that in a TFT liquid crystal panel, a gate electrode of a TFT (thin film) transistor has a three-layer structure of Cr / CuZCr. Is shown.
  • Japanese Patent Application Laid-Open No. H10-153788 discloses that in a liquid crystal display device, a gate electrode is composed of an alloy of Cu and Zr and a ZrO oxide layer covering the alloy. It is described.
  • Japanese Patent Application Laid-Open No. 2001-196637 shows that a conductive metal has a laminated structure of a copper thin film pattern and an IZO thin film pattern.
  • JP-200 1 - To 223 21 7 JP contact resistance with the copper thin film is 1. 0 * 1 0- 6 ⁇ ⁇ 'cm or less of the metal oxide conductive thin film is shown. Disclosure of the invention
  • Mo or Ti is first deposited to sandwich the aluminum electrode, then a metal mainly composed of aluminum is deposited, and then again. Mo and Ti had to be deposited, resulting in a complicated process.
  • Ag and Cu are also known as metals having low electric resistance in addition to aluminum. Therefore, although attempts have been made to solve the above problems with Ag and Cu electrodes, Ag and Cu have low adhesion to the glass-silicon film, which is the substrate, and are likely to come off during the manufacturing process. There was a problem.
  • a first object of the present invention is an alloy containing Ag as a main component (Ag alloy), which has improved adhesion to a glass substrate or a silicon film. It is an object of the present invention to provide a wiring material using the Ag alloy.
  • a second object of the present invention is to realize an alloy containing Cu as a main component (Cu alloy) having improved adhesion to a glass substrate or a silicon film, and using this Cu alloy. It is to provide a wiring material.
  • Cu alloy a main component having improved adhesion to a glass substrate or a silicon film. It is to provide a wiring material.
  • the inventors of the present invention have conducted intensive studies on the above-mentioned problems, and have found that Ag and Zr are essential components, and one or more types are selected from the group consisting of Au, Ni, Co, and A1. It has been found that the above problem can be solved by using an Ag alloy containing the above metal for the wiring.
  • this Ag alloy wiring had good adhesion to the substrate glass, low resistance, and hardly diffused metal atoms into the silicon layer even when it came into direct contact with the silicon layer. As a result, it has been found that there is no danger of deteriorating the performance of each element constituting the TFT array.
  • liquid crystal driving electrode transparent electrode
  • indium oxide, tin oxide, and zinc oxide is formed directly on the metal electrode made of the Ag alloy, the metal electrode and the transparent electrode are not connected.
  • the element was found to operate stably without excessively increasing the contact resistance.
  • the film When forming the Ag alloy, it is preferable to form the film by sputtering.
  • the target used is one having Ag and Zr as essential components. Specifically, 60 to 99% of mosquito, Zr force S1 to 5% by weight, composition ratio of Au, Ni and Co are each 0 to 20% by weight, and composition ratio of A1 is 0% This is a target whose composition has been adjusted so that a thin film of up to 39% can be formed.
  • a thin film having a desired composition can be formed by using a target having the same composition as that of a thin film to be formed as a sputtering target.
  • Compounds such as AgZr2 and AgZr can be produced with such compositions. Yotsute thereto, dispersibility of Z r is promoted, some N i Z r, and compounds such as N i Z r 2, N i 3 Z r, compounds such as Au Z r 2, A u 2 Z r It is thought that the generation of slag promotes the dispersion of the third component and obtains a stable spatter.
  • the metal electrode made of this Ag alloy has high adhesion to the glass-silicon film as the substrate, and the film can be stably manufactured without peeling during the manufacturing process. It is.
  • the present invention comprises Ag, Zr as an essential component, and further comprises one or more selected from the group consisting of Au, Ni, Co, or A1.
  • the Ag alloy having such a configuration has improved adhesion between the glass substrate and the silicon wafer.
  • the present invention is characterized in that, in the Ag alloy described above, the composition ratio of Ag is 60 to 99 wt%, and the composition ratio of Zr is 1 to 5 wt%. Wiring material.
  • the present invention provides the above-mentioned Ag alloy, in which the composition ratio of Ag is 60 to 99 wt%, the composition ratio of Zr is 1 to 5 w%, The composition ratio of Ni is 0 to 20 wt%, the composition ratio of Ni is 0 to 20 wt%, the composition ratio of Co is 0 to 20 wt%, and the composition of A 1
  • the wiring material has a ratio of 0 to 39 wt%.
  • the present invention provides the above-mentioned wiring material, wherein one or more metals selected from the group consisting of Re, Ru, Pd, and Ir are contained in the range of 0 to 1 wt%. Wiring material to be used.
  • the present invention is characterized in that the above-mentioned wiring material has a specific resistance of 4 ⁇ ⁇ cm or less.
  • the specific resistance is 4 ⁇ ⁇ cm or more, the value is considered to be too large and the signal delay cannot be ignored. Therefore, by forming a wiring material having a specific resistance of 4 ⁇ ⁇ cm or less, it is possible to provide a wiring thin film for a semiconductor element with a small signal delay.
  • the present invention is a wiring substrate comprising: a substrate; and a wiring provided thereon, the wiring being made of a wiring material having the above composition.
  • the present invention is characterized in that the substrate is a glass substrate or a silicon substrate.
  • the wiring material has excellent adhesion strength to a glass substrate or a silicon wafer, and can realize wiring that does not peel.
  • the present invention is the wiring substrate, characterized in that the value of the adhesion strength between the wiring and the substrate measured by a scratch test method is 3 Newton or more. If it is less than 32 utons, there is a problem that the thin film is peeled off during the process.
  • the present invention provides the thin film wherein the wiring is formed on the wiring substrate And a gate electrode and a gate electrode.
  • the present invention is also called a semiconductor element wiring board. With such a structure, the resistance value of the gate electrode of the thin film transistor can be reduced, which can contribute to the improvement of the performance of the thin film transistor.
  • the invention is characterized in that the wiring is a source wiring and a drain wiring and a source electrode and a drain electrode of a thin film transistor formed on the wiring substrate.
  • the wiring board of the present invention is a semiconductor element wiring board. With such a structure, the resistance values of the source and gate electrodes of the thin film transistor can be reduced, which can contribute to an improvement in the performance of the thin film transistor.
  • the present invention is the wiring substrate, wherein the substrate has at least an insulating surface, and a metal oxide conductive film layer is formed on the wiring.
  • the present invention is the wiring substrate, wherein the wiring and the metal oxide layer form a two-layer laminated wiring.
  • the metal oxide conductive film in these inventions is, for example, a transparent electrode such as IZ ⁇ / I.Z.
  • a reflective LCD or organic EL is manufactured with such a configuration, the resistance of the electrode can be reduced, and a thin film transistor or the like with improved performance can be manufactured. As a result, it is possible to improve the performance of reflective LCDs and organic ELs.
  • the present invention is characterized in that the work function of the amorphous transparent conductive film is 5.4 eV or more.
  • the work function be 5.4 eV or more in order to improve the hole injection property. It is better.
  • the inventors of the present invention have conducted intensive studies on the above-mentioned problems, and found that the composition ratio of Cu is 80 to 99.5 wt% and the ratio of Au and Co It has been found that the above problem can be solved by using a Cu alloy having a total composition ratio of 0.5 to 20 wt% for wiring.
  • this Cu alloy wiring had good adhesion to the substrate glass, low resistance, and hardly diffused metal atoms into the silicon layer even when it came into direct contact with the silicon layer. As a result, it has been found that there is almost no possibility of deteriorating the performance of each element constituting the TFT array.
  • liquid crystal driving electrode transparent electrode
  • indium oxide, tin oxide, and zinc oxide as a main component
  • the film In forming the Cu alloy, it is preferable to form the film by sputtering.
  • the target used includes Au and / or Co, and has Cu as a main component. Specifically, the composition was adjusted so that a thin film with a Cu force of 80 to 99.5 wt% and Au and / or Co of 0.5 to 20 wt% could be formed. It is a target.
  • a thin film having a desired composition can be formed by using a target having the same composition as that of a thin film to be formed as a sputtering target.
  • the target, C u A u, more to the compound, such as C u 3 A u, the dispersion of the components other than C u also promoted, is thought as stable sputtering is obtained.
  • the metal electrode made of this Cu alloy has high adhesion to the glass or silicon film as the substrate, and the film can be stably manufactured without peeling off during the manufacturing process. It is.
  • the present invention provides a Cu alloy comprising Au and / or Co and Cu, wherein the composition ratio of Cu is 80 to 99.5 wt%, A wiring material made of a Cu alloy, wherein the sum of the composition ratio of Au and the composition ratio of Cu is 0.5 to 20 wt%.
  • the adhesion between the glass substrate and the silicon wafer can be improved.
  • Au is in the range of 0 to 10 wt% in the above wiring material.
  • Co is in the range of 0 to 1 Owt% in the above wiring material.
  • the low-resistance wiring material may exhibit undesirable characteristics.
  • the present invention is characterized in that the above-mentioned wiring material has a specific resistance of 4 ⁇ ⁇ cm or less.
  • the specific resistance is 4 ⁇ • If it is more than cm, the value is considered to be too large and the signal delay is not negligible. Therefore, by forming a wiring material having a specific resistance of 4 ⁇ ⁇ cm or less, it is possible to provide a wiring thin film for a semiconductor element with a small signal delay.
  • the present invention is a wiring substrate including a wiring made of the wiring material described above, a metal oxide conductive film, and a substrate. Further, the present invention is the wiring substrate, wherein the wiring and the metal oxide conductive film form a two-layer laminated wiring.
  • the metal oxide conductive film in these inventions is, for example, a transparent electrode such as IZO.
  • IZO a transparent electrode
  • I ZO is a registered trademark.
  • a reflective LCD or an organic EL is manufactured with such a configuration, the resistance of the electrode can be suppressed to a small value, and a thin film transistor or the like with improved performance can be manufactured. As a result, it is possible to improve the performance of reflective LCDs and organic ELs.
  • the metal oxide conductive film may contain 0.05 atom of one or more metals selected from the group consisting of Ru, Pd, Re, and Ir. /. It is a wiring board characterized by containing up to 5 atomic%.
  • the content is set to 0.05 to 5 atomic%. However, it is more preferably about 3 atomic%, and an example described later shows an example of 3 atomic%.
  • the value of this formula is 0.8 If it is full, the resistance of the metal oxide thin film will increase. On the other hand, if it exceeds 0.95, the etching rate may decrease.
  • the present invention is characterized in that, in the wiring board described above, the surface is made of a substrate having an insulating property. Further, the present invention is the wiring substrate described above, comprising: a wiring provided on the substrate; and a thin film transistor.
  • FIG. 1 is a diagram showing a table representing characteristics of the wiring material of the present embodiment.
  • FIG. 2 is a diagram showing a table representing characteristics of the wiring material of the present embodiment.
  • FIG. 3 is a schematic cross-sectional view of the transmission type TFT-LCD.
  • FIG. 4 is a schematic plan view showing the basic structure of one pixel of the transmissive TFT-LCD.
  • FIG. 5 is a schematic cross-sectional view of FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • a wiring material that is an alloy containing Ag as a main component and has good adhesion between a glass substrate and a silicon wafer is proposed.
  • composition of this thin film is based on the X-ray microanalyzer (EPMMA: Electron Probe).
  • the conductivity was measured by a four-point probe method.
  • peel strength was measured by a scratch test and a tape peel test.
  • a Micro-Scratch-Tester manufactured by CSME was used as a scratch tester for executing a scratch test.
  • the conditions for measuring the peel strength are as follows.
  • Diamond cone shape Tip 200 m ⁇
  • the sample after the scratch test under the above conditions was observed with an optical microscope, the point where the underlying glass (wafer) or silicon was exposed was taken as the peeling point of the film, and the distance from the scratch starting point was measured. The peel load was calculated.
  • the table in Fig. 1 shows the case where an alloy obtained by adding Zr, Au, Co, Ni, etc. to Ag is used as a target, and a film is formed on a glass substrate-silicon wafer by sputtering. Six examples are given.
  • Example 1-2 is an example in which a configuration obtained by adding Co to Ag + Zr was used as a target.
  • Example 1-3 is Ni for Ag + Zr
  • Example 1-4 is A1 for Ag + Zr It is an example of adding.
  • Example 11-5 is an example in which Pd is further added to the configuration in which Au is added to Ag + Zr shown in Example 11-11.
  • Example 11-6 is an example in which Ru is further added to the configuration in which Au is added to Ag + Zr shown in Example 11-11.
  • adhesion strength of 3 Newton or more could be achieved, and no peeling was observed in both the glass substrate and the silicon wafer in the tape peeling test.
  • Comparative Example 1-1 1 was a case of only Ag, the adhesion strength was 1-Euton or less, and peeling was observed on both the glass substrate and the silicon substrate wafer.
  • Comparative Examples 112 to 118 show examples in which Zr was not inserted. In each case, peeling was observed on both the glass substrate and the silicon wafer.
  • Comparative Examples 1 to 9 are the cases where Pd was added to Comparative Examples 1 and 2, and the specific resistance was increased and the target was not met. In addition, peeling was observed on the glass substrate.
  • Example 11 A reference example in which an example of the Ag alloy of the present invention is used as a wiring in a transmission type TFT-LCD will be described. Although the basic structure of the transmissive TFT_LCD has already been described in FIGS. 3 to 5, it does not appear in FIGS. 3 to 5 in actual manufacturing. Is appropriately formed.
  • an Ag alloy containing 1.7 wt% of Zr and 3.5 wt% of Au was deposited on a transparent glass substrate 18 b at room temperature by RF sputtering at a thickness of 150 ⁇ (resistance Rate: 2.8 ⁇ ⁇ cm).
  • This is formed into a gate electrode 34 and a gate electrode wiring having desired shapes by a photoetching method using a nitric acid, acetic acid, or phosphoric acid aqueous solution as an etching solution.
  • S i Nx film 35 is S i H 4 - with N 2 based gas, ⁇ - - NH 3 S i : H (i) film 3 8, S i H 4 - using N 2 -based mixed gas, respectively.
  • This Si Nx film 35 is made of CF 4 gas
  • a desired channel protective layer is formed by dry etching using GaN.
  • This layer is formed into a desired pattern of the source electrode 32 and the drain electrode 36 by a photoetching method using a nitric acid, acetic acid or phosphoric acid aqueous solution etching solution. Further, by using dry etching using CF 4 gas and wet etching using an aqueous solution of hydrazine (NH 2 NH 2 • H 20 ) together with the c3 ⁇ 4Si: H film, the ⁇ -film of a desired pattern can be obtained.
  • S i The pattern of the H (i) film 38
  • Hiichi S i The pattern of the H (n) film.
  • a 300 ⁇ thick gate insulating film to be a silicon nitride (SiN x ) film is deposited thereon by glow discharge CVD.
  • SiN x silicon nitride
  • S i Nx film S i H 4 - use of N 2 based gas - NH 3.
  • CF 4 gas the electrical connection between the gate electrode 34 outlet, the source electrode 32 outlet, the drain electrode 36 and the transparent electrode 20 b is performed.
  • a desired through hole 40b is formed as a point.
  • argon plasma is applied to the surface of the Ag alloy electrode to clean the surface.
  • an amorphous transparent conductive film mainly composed of indium oxide and zinc oxide is deposited by a sputtering method.
  • the target used in this case is an In 2 O 3 —Zn ⁇ sintered body that has been adjusted to the atomic ratio [InZ (In + Zn)] of Sn to Zn. It is.
  • This sintered body is installed on the cathode of a planar magnetron type sputtering apparatus and used as a target.
  • a transparent electrode 20b film was deposited to a thickness of 1200 angstroms by a method using pure argon or an argon gas mixed with a small amount of oxygen gas of about 1 V o 1%.
  • the transparent pixel electrode 20b was patterned with a 3.4 wt% aqueous solution of oxalic acid to form desired pixel electrodes and extraction electrodes by photo-etching. Form light shielding film pattern Then, the ⁇ -Si TFT substrate 14 is completed. Using this TFT substrate 14, a TFT-LCD flat panel display was manufactured. Then, a video signal was input, and it was confirmed that good display performance was exhibited.
  • Example 1-2 An example in which an example of the Ag alloy of the present invention is used as a wiring in a reflective TFT-LCD will be described.
  • Reflective TFT The basic structure of LCD is basically different in that the transparent electrode 20 b on the TFT substrate 14 side of the transmissive TFT—LCD is a reflective electrode that reflects light. Is a point. It is well known that in actual manufacturing, various protective films and layers not shown in FIGS. 3 to 5 are formed as appropriate, and that there are many differences from the transmissive TFT-LCD besides the electrodes. ing.
  • % Ag alloy is deposited at room temperature with a thickness of 1500 ⁇ (resistivity: 2.8 ⁇ ⁇ cm) by high frequency sputtering. This is formed into a gate electrode 34 and a gate electrode wiring having desired shapes by a photoetching method using a nitric acid, acetic acid, or phosphoric acid aqueous solution as an etching solution.
  • a gate insulating film to be a silicon nitride (SiNx) film is deposited to a thickness of 300 ⁇ by glow discharge CVD.
  • one S i: H (i) film 38 is deposited to a thickness of 350 ⁇ .
  • the SiN x film 35 uses a SiH 4 —NHs—N 2 -based gas as the discharge gas, and the ⁇ —Si: H (i) film 38 uses the Si H 4—N 2 A mixed gas of each system is used.
  • the SiNJ layer 35 forms a desired channel protective layer by dry etching using CF 4 gas.
  • an amorphous transparent conductive film mainly containing indium oxide and zinc oxide is deposited by a sputtering method.
  • This layer is etched using nitric acid, acetic acid, and phosphoric acid-based aqueous solution etching solution.
  • the desired pattern of the source electrode 32 and the drain electrode 36 is obtained by the method. Further Hiichi
  • S i The desired pattern of a-Si is obtained by using the H film together with dry etching using CF 4 gas and wet etching using an aqueous solution of hydrazine (NH 2 NH 2 • H 20 ). : Pattern of the H (i) film 38, o; —Si: Pattern of the H (n) film.
  • a 3000 angstrom thick gate insulating film to be a silicon nitride (Si Nx) film is deposited by a glow discharge CVD method. At this time, as the discharge gas, S i N x film S i H 4- NH 3 - use of N 2 based gas.
  • a gate electrode 34 outlet, a source electrode 32 outlet, and an electrical connection point between the drain electrode 36 and the transparent electrode 20 b are formed.
  • a desired through hole 40b is formed.
  • argon plasma is applied to the surface of the Ag alloy electrode to clean the surface.
  • an Ag alloy layer film containing 1.7 wt% of Zr and 3.5 wt% of Au was sputtered on this to a thickness of 0.2 ⁇ m (resistivity: 2.8 ⁇ ⁇ cm). Deposit at room temperature by the method.
  • an amorphous transparent conductive film mainly containing indium oxide and zinc oxide is deposited by a sputtering method.
  • the target used in this case is an In 2 ⁇ 3 — Z ⁇ sintered body in which the atomic ratio [In / (In + Zn)] between 111 and 211 is adjusted to 0.83. .
  • This sintered body is placed on a power source of a planar magnet spout type sputtering device and used as a target.
  • a transparent electrode 20b film was deposited to a thickness of 1200 angstrom by a method using pure argon or argon gas mixed with a small amount of oxygen gas of about 1 V o 1%.
  • the I 11 2 0 3 -2 1 10 film analysis result peak-ray diffraction method was amorphous not observed.
  • the transparent electrode 20b film is formed by photoetching with a nitric acid, acetic acid, or phosphoric acid aqueous solution having a concentration adjusted to simultaneously etch the Ag alloy layer and the indium zinc oxide layer.
  • the extraction electrode was patterned.
  • the a_Si TFT substrate 14 is completed. This TFT Using the substrate 14, a TFT-LCD type flat display was manufactured. After that, a video signal was input, and it was confirmed that good display performance was exhibited.
  • Example 11 In Example 11, a metal oxide conductive film is formed.
  • the atomic ratio [InZ (In + Zn)] of this film In and Zn is adjusted by the sputtering method using In 203—ZnO adjusted to a power of SO.83 as a target.
  • the film was formed to have a thickness. That is, this metal oxide conductive film is the transparent electrode mentioned in Example 11-11.
  • the characteristic feature of this embodiment 13 is that the metal oxide conductive film contains Pd at 3 atomic% with respect to the total metal content.
  • the work function of this conductive film was measured with an atmospheric ultraviolet electron analyzer (manufactured by Riken Keiki Co., Ltd .: AC-1) to be 5.65 eV, which is a favorable property as an anode for organic EL. Turned out to be.
  • a wiring material which is an alloy containing Cu as a main component and has good adhesion to a glass substrate or a silicon wafer is proposed.
  • the measurement results are shown in the table in Fig. 2.
  • This table shows the composition of the target, the film thickness, the measured resistance, the specific resistance, the adhesion strength, and the results of the partial peel test.
  • the film formation temperature is all room temperature.
  • composition of this thin film is based on the X-ray microanalyzer (EPMMA: Electron Probe).
  • the conductivity (measurement resistance, specific resistance) was measured by a four-pointed needle method.
  • peel strength was measured by the same method and under the same conditions as described in the embodiment relating to Ag.
  • the tape peeling test was measured under the same method and conditions as described in the above-described embodiment regarding Ag.
  • numerical values are shown as to how many of the 100 pieces of the tape piece having a side of 1 mm were peeled.
  • the table in FIG. 2 shows an example in which an alloy in which Cu was added with Au was used as a target, an example in which an alloy in which Cu was added with Co was used as a target, and Au and C were used in Cu. Examples in which an alloy to which o is added is used as a target are given as examples. In each example, the above alloy is used as a target, and a film is formed on a glass substrate / silicon wafer by sputtering.
  • Example 2-1 and Example 2-2 are examples in which a thin film is formed using a target obtained by adding Au to Cu.
  • Example 2-1 is an example in which the composition ratio of Au is 4.0 wt%
  • Example 2-2 is an example in which the composition ratio of Au is 1.7%.
  • Example 2-1 The specific resistance was 3.8 ⁇ ⁇ ⁇ cm.
  • the adhesion strength is 5.72 N for a glass substrate and 3.48 N for a silicon wafer.
  • the results of the tape peeling test show that no peeling was observed in the case of a glass substrate, In the case of the above, only 2 pieces of the 100 pieces were peeled off.
  • Example 2-2 the specific resistance was 2.9 ⁇ ⁇ cm.
  • the adhesion strength is 4.37 N for a glass substrate and 3.12 N for a silicon wafer.
  • no peeling was observed in the case of a glass substrate, and only 5 out of 100 wafers were peeled in the case of a silicon wafer.
  • Examples 2-3 and 2-4 are examples in which a thin film is formed using a target obtained by adding ⁇ to ⁇ 11.
  • Example 2-3 is an example in which the composition ratio of Co is 3.7 wt%
  • Example 2_4 is an example in which the composition ratio of Co is 4.8%.
  • Example 2-3 In, the specific resistance was 2.9 ⁇ ⁇ ⁇ cm.
  • the adhesion strength is 5.54 N for glass substrates and 3.65 N for silicon wafers. As a result of the tape peeling test, no peeling was observed in the case of the glass substrate, and 10 out of 100 pieces were peeled in the case of the silicon wafer.
  • Example 2-4 the specific resistance was 3.2 ⁇ ⁇ cm.
  • the adhesion strength is 5.68 N for glass substrates and 3.68 N for silicon wafers.
  • no peeling was observed in the case of the glass substrate, and 10/100 pieces were peeled in the case of the silicon wafer.
  • Example 2-5 and 2-6 C u is A u and. This is an example in which a thin film is formed using a target to which o is added.
  • Example 2-5 is an example in which the composition ratio of Au is 2.3 wt% and the composition ratio of Co is 2.7%.
  • Example 2-6 is an example in which the composition ratio of Au is 1.2% and the composition ratio of Co is 4.2%.
  • the specific resistance is 3.9 ⁇ ⁇ cm.
  • the adhesion strength is 5.52 N for a glass substrate and 3.54 N for a silicon wafer. As a result of the tape peeling test, no peeling was observed in the case of the glass substrate, and no peeling was observed in the case of the silicon wafer.
  • Example 2-6 the specific resistance was 4. ⁇ ⁇ cm. Also, the adhesion strength is It is 5.31 N for a glass substrate and 3.07 N for a silicon wafer. As a result of the tape peeling test, no peeling was observed in the case of the glass substrate, and no peeling was observed in the case of the silicon wafer.
  • Comparative Example 2-1 is shown for comparison with each of the above basic examples.
  • Comparative Example 2-1 is Cu itself.
  • the specific resistance was 4.0 ⁇ ⁇ cm.
  • the adhesion strength was 0.1 N or less for both glass substrates and silicon wafers. Further, according to the result of the tape peeling test, all 100 pieces out of 100 pieces were peeled off.
  • Comparative Example 2-2 is a comparative example in which a thin film was formed using a target obtained by adding 3.0 wt% of Zr to Cu.
  • the specific resistance was 10.1 ⁇ ⁇ cm.
  • the adhesion strength is 0.65 N for a glass substrate and 1.64 N for a single silicon wafer. As a result of the tape peeling test, 12 pieces were peeled in the case of the glass substrate, and 40 pieces were peeled in the case of the silicon wafer.
  • Comparative Example 2-3 is a comparative example in which a thin film was formed using a target obtained by adding 1.9 wt% of 1 ⁇ 1 to 011.
  • the specific resistance was 8.9 ⁇ ⁇ cm.
  • the adhesion strength is 0.24 N for a glass substrate and 1.41 N for a silicon wafer.
  • 100 pieces of the glass substrate were peeled off, and 30 pieces of the silicon wafer were peeled off.
  • Comparative Examples 2 to 4 are comparative examples in which a thin film was formed using a target in which 5.4 wt% of A1 was added to Cu.
  • the specific resistance was 11.1 ⁇ ⁇ cm.
  • the adhesion strength is 0.13 N for a glass substrate and 1.71 N for a single silicon wafer.
  • 100 pieces of the glass substrate were peeled off, and 50 pieces of the silicon wafer were peeled off.
  • Comparative Examples 2 to 5 are comparative examples in which a thin film was formed using a target in which 6.5 wt% of In was added to Cu. In Comparative Examples 2-5, the specific resistance was 9.0 ⁇ cm Met.
  • the adhesion strength is 0.73 N for a glass plate and 0.82 N for a silicon wafer. As a result of the tape peeling test, 20 pieces were peeled off on the glass substrate, and 30 pieces were peeled off on the silicon wafer.
  • Comparative Examples 2-6 are comparative examples in which a thin film was formed using a target obtained by adding 2.8 wt% of 51 to # 11. In Comparative Examples 2-6, the specific resistance was 10.2 ⁇ ⁇ cm.
  • the adhesion strength is 0.62 N for a glass substrate and 0.94 N for a single silicon wafer. The results of the tape peeling test show that 100 pieces of glass substrate peeled off, and 100 pieces of silicon wafer peeled off.
  • Comparative Examples 2-7 are comparative examples in which a thin film was formed using a target in which 1.7 wt% of Sn was added to Cu. Comparative Example 2—— had a specific resistance of 46.6 i ⁇ ⁇ cm. The adhesion strength is 0.53 N for a glass substrate and 0.64 N for a single silicon wafer. As a result of the tape peeling test, all 100 pieces of the glass substrate were peeled, and all 100 pieces of the silicon wafer were peeled.
  • Comparative Example 2-8 is a comparative example in which a thin film was formed using a target obtained by adding 1.2 wt% to D1_1.
  • the specific resistance was 4.5 ⁇ ⁇ cm.
  • the adhesion strength is 0.47 N for a glass substrate and 0.78 N for a silicon wafer.
  • the results of the tape peeling test show that all of the 100 pieces peeled off on the glass substrate and all of the 100 pieces peeled off on the silicon wafer.
  • Comparative Examples 2-9 are: This is a comparative example in which a thin film was formed using a target in which 1.6 wt% was added to FIG. In Comparative Examples 2-9, the specific resistance was 21.5 ⁇ ⁇ cm. The adhesion strength is 0.47 N for a glass substrate and 0.78 N for a silicon wafer. As a result of the tape peeling test, all 100 pieces of the glass substrate were peeled off, and all of the 100 pieces of the silicon wafer were peeled off. "Application Examples"
  • a translucent glass substrate 18b was coated with a Cu alloy (resistivity: 3.9 ⁇ -cm) containing 2.3 wt% Au and 2.7 wt% Co by high-frequency sputtering. As a result, the film is deposited to a thickness of 150 ⁇ . This is formed into a gate electrode 34 and a gate electrode wiring having desired shapes by a photoetching method using an aqueous solution of ammonium persulfate as an etching solution.
  • the gate insulating Enmaku as the nitride silicon (S i N x) film thickness 3 0 0 0 ⁇ deposition.
  • a Hi: Si: H (i) film 38 is deposited to a thickness of 3500 ⁇ .
  • the discharge gas the S i N x film 3 5 S i H 4 - with N 2 based gas, ⁇ - S i - NH 3: H (i) film 3 8, S i - N 2 system Are used respectively.
  • the SiN x film 35 forms a desired channel protective layer by dry etching using CF 4 gas.
  • a Cu alloy layer film containing 1.2 wt% of Au and 4.2 wt% of Co was formed thereon to a thickness of 0.3 ⁇ m (resistivity: 4.0 ⁇ .cm). It is deposited at room temperature by a sputtering method.
  • This layer is formed into desired patterns of the source electrode 32 and the drain electrode 36 by a photoetching method using hydrochloric acid, potassium hydrogen persulfate, and a hydrofluoric acid aqueous solution.
  • a- S i by H film is used in combination Yuck bets etching using a dry etching ⁇ beauty hydrazine ( ⁇ 2 ⁇ 2 ⁇ H 2 0) solution using a CF 4 gas, a desired pattern
  • a- S i The pattern of the H (i) film 38, a—S i: The pattern of the H (n) film.
  • SiN x silicon nitride
  • Si NJ Mo uses a Si H 4 —NH 3 _N 2 system gas as a discharge gas.
  • the photo-etching method using a dry etching method using CF 4 gas was used to obtain the gate electrode 34 outlet, the source electrode 32 outlet, and the electrical connection point between the drain electrode 36 and the transparent electrode 20 b. As a result, a desired through hole 40b is formed. Thereafter, argon plasma is applied to the surface of the Cu alloy electrode to clean the surface.
  • an amorphous transparent conductive film mainly containing indium oxide and zinc oxide is deposited by a sputtering method.
  • the target used in this case is an In 2 O 3 —ZnO sintered body that has been adjusted to an atomic ratio [In / (In + Zn)] of S11. is there.
  • This sintered body is placed on a power source of a planar magnetron type sputtering apparatus and used as a target.
  • a transparent electrode 20b film was deposited to a thickness of 1200 angstroms by a method using pure argon or an argon gas mixed with a very small amount of oxygen gas of about 1% Vo.
  • this In 2 ⁇ 3 —ZnO film was analyzed by X-ray diffraction, no peak was observed and the film was amorphous.
  • the transparent electrode 20b film was patterned with a 3.4 wt% aqueous solution of oxalic acid to pattern desired pixel electrodes and extraction electrodes by photoetching.
  • the ⁇ -Si TFT substrate 14 is completed. Using this TFT substrate 14, a TFT-LCD type flat display was manufactured. Then, a video signal was input, and it was confirmed that good display performance was exhibited.
  • a Cu alloy containing 2.3 wt% of Au and 2.7 wt% of Co was deposited by RF sputtering to a thickness of 1,500 ⁇ . (Resistivity: 3.9 ⁇ ⁇ cm). These are formed into gate electrodes 34 and gate electrode wirings having desired shapes by a photoetching method using an aqueous solution of ammonium persulfate as an etching solution.
  • the gate insulating Enmaku as the nitride silicon (S i N x) film thickness 3 0 0 0 ⁇ deposition.
  • an ⁇ -Si: H (i) film 38 is deposited to a thickness of 3500 angstroms.
  • S i Nx film 35 is S i H 4 - NH 3 - with N 2 based gas, the aided S i: H (i) film 3 8, S i H 4 - N 2 A mixed gas of each system is used.
  • the SiNx film 35 forms a desired channel protective layer by dry etching using CF 4 gas.
  • an o; — S i: H (n) film is deposited to a thickness of 300 ⁇ by using an S i H 4 —H 2 —PH 3 type mixed gas.
  • a Cu alloy layer film containing 1.2 wt% of Au and 4.2 wt% of Co was formed thereon with a thickness of 0.3 ⁇ (resistivity: 4.0 ⁇ ⁇ cm). It is deposited at room temperature by a sputtering method.
  • This layer is formed into desired patterns of the source electrode 32 and the drain electrode 36 by a photoetching method using hydrochloric acid, potassium hydrogen persulfate, and a hydrofluoric acid aqueous solution. Further shed one S i: by H film in combination Uetsu bets etching dry etching ⁇ Pi hydrazine ( ⁇ 2 ⁇ 2 ⁇ H 2 0) using an aqueous solution using a C gas, the desired pattern alpha-S i: The pattern of the ⁇ (i) film 38, a S i: the pattern of the 11 (n) film.
  • an insulating film to be a silicon nitride (SiNj film) having a thickness of 300 ⁇ is deposited by a glow discharge CVD method.
  • the S i ⁇ film is used as a discharge gas.
  • i H 4 — NH 3 — N 2 gas is used, and the gate electrode 34 outlet, the source electrode 32 outlet, and the drain electrode are formed by photoetching using dry etching using CF 4 gas.
  • a desired through-hole 40b is formed as an electrical connection point between the transparent electrode 20b and the transparent electrode 20.
  • argon plasma is applied to the surface of the Cu alloy electrode to clean the surface.
  • an amorphous transparent conductive film mainly composed of indium oxide and zinc oxide is deposited by a sputtering method.
  • the target used in this case is an In 2 O 3 —ZnO sintered body in which the atomic ratio [In / (In + Zn)] between 1 11 and ⁇ 11 is adjusted to 0.83. is there.
  • This sintered body is installed on the cathode of a planar magnetron type sputtering apparatus and used as a target.
  • a transparent electrode 20b film was deposited to a thickness of 300 ⁇ by a method using pure argon or an argon gas mixed with a small amount of oxygen gas of about 1 V o 1%.
  • the In 2 2 3 —Zn ⁇ film was amorphous by X-ray diffraction analysis without any peak.
  • the transparent electrode 20b film is etched with a perfluorosulfate-based aqueous solution-based etching solution whose concentration is adjusted so that the Cu alloy layer and the indium zinc oxide layer can be simultaneously etched, and the desired reflection-type pixel electrode and the extraction electrode are obtained.
  • a perfluorosulfate-based aqueous solution-based etching solution whose concentration is adjusted so that the Cu alloy layer and the indium zinc oxide layer can be simultaneously etched, and the desired reflection-type pixel electrode and the extraction electrode are obtained.
  • the Hi-Si TFT substrate 14 is completed. Using this TFT substrate 14, a TFT-LCD type flat display was manufactured. After that, a video signal was input, and it was confirmed that good display performance was exhibited.
  • a Cu alloy (resistivity: 3.9 ⁇ ⁇ cm) containing Au of 2.3 wt% and Co of 2.7 wt% was formed on a glass substrate in a thickness of 1,500 ⁇ .
  • a metal oxide conductive film is formed on the Cu alloy film. This film was formed by a sputtering method using In 2 O 3—Zn O as a target, which was adjusted to an atomic ratio [InZ (In + Zn)] of S.sub.0.83. The film was formed with a thickness of 300 ⁇ . That is, this metal oxide conductive film is the transparent electrode mentioned in Examples 2-1 and 221.
  • the characteristic feature of this application example 2_3 is that the composition of this metal oxide conductive film In other words, it contains 3 at.
  • the work function of this conductive film was measured by an atmospheric ultraviolet electron analyzer (manufactured by Riken Keiki Co., Ltd .: AC-1), and the value was 5.65 eV, which indicates that it has properties favorable as an anode for organic EL. Turned out to be.
  • the manufacturing process can be simplified and the TFT array can be efficiently produced by adopting a process of forming a metal electrode by forming a film of the Ag alloy or Cu alloy as described above by sputtering. It is possible. As a result, TFT-LCD and TFT-driven organic EL can be supplied at low cost. In particular, by employing a composition as in the present invention, the possibility of discharge in the sputtering step can be reduced, and efficient production can be performed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

明 細 書 配線材料及ぴそれを用いた配線基板 技術分野
本発明は、 T FT型液晶表示ディスプレイ （T FT— LCD) 又は有機 EL 用の配線材料、 反射電極及びその製造方法に関する。
背景技術
T FT (Thin Film Transistor：薄膜トランジスタ） 型液晶ディスプレイ （以 下、 単に T FT— LCDという） は、 表示性能が高く、 省エネルギー等の特徴が あるので、 携帯用パソコンやラップトップパソコン、 テレビ等の表示機として主 流を占めるに至っている。 この T F T_ L CDの製造方法は各社、 各様の方法が あるが、 T FTを製造する工程が複雑で、 また、 各種の金属、 金属酸化物を積層 するため、 工程の簡略化が求められている。
また、 表示装置の他の方式である有機 E L (有機 Electroluminescence) におい ても T FT駆動による表示が試みられている。
TFT-LCDの基本構造
従来の T FT— LCDの碁本的な構造を説明する。 図 3には、 透過型 T FT—
L CDの断面を模式的に表した断面模式図が示されている。 この図に示すように 、 透過型 T FT— LCDは、 液晶 1 0をカラーフィルター基板 1 2と、 TFT基 板 14とで挟み込んだ構造を基本構造としている。 そして、 T FT基板 14の裏 面にはバックライ ト 1 6が設けられており、 透過型 T FT— LCDを裏面から照 らしている。
カラーフィルター基板 1 2はガラス基板 1 8 aと透明電極 20との間にカラー フィルター 22が挟み込まれた構造をなしており、 赤 （R) 、 緑 （G) 、 青 （B ) それぞれの色の光を透過させる。
丁 丁基板1 4は、 ガラス基板 1 8 bの上に透明電極 2 0 bが形成されており 、 この透明電極 2 0 bに対して、 信号電圧が T F T 2 4を介して印加される。 . なお、 図 3では、 省略しているが、 カラーフィルター基板 1 2側に 1枚の偏光 板が、 T F T基板 1 4側にさらに 1枚の偏光板が設けられている。 これらの構成 はよく知られている構成である。
図 3では、 透過型 T F T— L CDの構成を示したが、 反射型 T F T— L CDの 構成は、 丁 丁基板1 4側の電極が透明電極 2 0 bではなく、 外光を反射するよ うにアルミニウム等を用いた反射型の電極になっている。 また、 反射型 T F T— L CDの場合は、 外光を反射させているのでパックライ ト 1 6は不要である。 図 4には、 透過型 T F T— L CDの上記 T F T基板 1 4上の 1個の画素の基本 的な構造を示す平面模式図が示されている。 この図に示すように、 信号ライン 3 0上のデータは、 T F T 2 4によるスィツチを介して透明電極 2 0 bに印加され る。 T F T 2 4は、 ソース電極 3 2、 ゲート電極 3 4、 ドレイン電極 3 6とを有 しており、 ゲート電極 3 4の部位にはアモルファスシリコン 3 8等が積層されて レヽる。
図 5には、 図 4の V— 線における断面模式図が示されている。 ガラス基板 1 8 bの上に、 ゲート電極 3 4が設けられ、 その上に S iNx膜 3 5が積層されて いる。 さらに、 ゲート電極 3 4の上方にはアモルファスシリ コン 3 8の層が設け られている。
このアモルファスシリコン 3 8を挟んでゲート電極と一部重畳するように、 ソ ース電極 3 2と、 ドレイン電極 3 6とが配置されている。 さらにその上に全体的 に絶縁膜 4 0が設けられている。 そして、 絶縁膜 4 0上に透明電極 2 0 bが設け られている。 透明電極 2 O bは、 絶縁膜 4 0に開けられたスルーホール 4 0 bを 介して、 ドレイン電極 3 6と電気的に接続されている。
T F T— L C Dにおいて利用される配線
従来の T F T— L CDを駆動する T F Tアレイの製造工程では、 T F Tのゲー ト電極、 ソース ' ドレイン電極に C rや、 T aW、 Mo W等の金属の使用が検討 されている。
この内、 C rは加工しやすい反面、 腐食されやすい問題があり、 T aW、 Mo Wは腐食等には強いが、 電気抵抗が大きいなどの問題があった。
そこで、 加工しやすく、 電気抵抗の低い金属が広く使用されている。 単純に、 電気抵抗が低い金属と言えば、 Ag、 Cu、 A l、 等が挙げられる。 そこで、 従 来から、 アルミニウムを主体とする配線を用いる T FTアレイ （トランジスタァ レイ） が提案されている。 また、 アルミニウムを用いる場合、 ヒロックと呼ばれ る突起が電極表面に形成されるおそれがあることが知られている。 このヒロック が TFTのソース等の電極に生じると、 その上層の絶縁層を突き破り、 さらに上 層の透明電極と接触し不良品を形成してしまうおそれがある。 そこで、 このヒロ ックを防止するために、 アルミニウムに N dを添加する構成が従来から採用され ている。
しかし、 このようなアルミニウム電極とシリコン層及び透明電極を直接接触さ せると、 アルミニウムがシリ コン層へ拡散し、 素子性能を劣化させたり、 アルミ 二ゥムが酸化されアルミナに変換することにより、 透明電極との間の電気抵抗が 大きくなるおそれが大である。 その結果、 T FTアレイを構成する各素子が正常 に作動しない問題が知られている。
さらに、 アルミニウムに N dを添加すると、 T aW、 MoWと同様に電気抵抗 が高くなつてしまうおそれがあった。
そこで、 従来の改良された手法においては、 アルミニウム電極を Moや T iで サンドイッチ （挟む構造と） し、 酸化物透明電極との接触抵抗を下げる構造が現 在利用されている。 すなわち、 アルミニウムがシリ コン層へ拡散することを防止 するために Moをシリコン層の上に成膜してからその上にアルミニウムの層をの せるのである。 そして、 酸化されることにより、 透明電極との接触抵抗が増加し てしまうことを防止するために、 アルミニウムの上にさらに Moの層を設けてい る。 このように、 従来は、 Mo /A 1 ZMoの 3層構造の配線が利用されている 。 同様の理由により、 T i /A 1 ZT iの 3層構造も利用されている。
A g合金の従来例
なお、 A gを主成分とする合金で、 電気接点材料として利用した例として、 特 許 1 29 707 2号が知られている。 同号特許には、 F e、 C o、 N iの 1種ま たは 2種を 5〜20 w t%含有する Ag合金、 その他の構成の A g合金が示され ている。 また、 特許 1 5859 3 2号特許には、 N iを 5〜25w t %、 Z rを 0. 0 5〜8 w t%含む Ag合金が示されている。
また、 A gを主成分とする合金で、 電子部品用金属材料として利用する例とし ては、 たとえば特開 2001 _ 1 9 27 5 2号公報がある。 同号公報には、 P d を 0. l〜3w t %含み、 Au、 P t、 Cu、 T a、 C r、 T i、 N i、 C o、 S i等を合計 0. 1〜3 w t%含む Ag合金が示されている。
また、 A gを主成分とし、 Z n、 C o、 F e、 C r、 Mn、 T iから選択した 1種以上の金属と、 P dとを含む合金をゲート電極として使用している例が、 特 開 200 1— 1 02 592号公報に示されている。
C u合金の従来例
なお、 C uを主成分とする合金で、 半導体機器のリード材用の銅合金が、 特許 第 1 549 37 1号 （特願昭 5 7 - 60 6 1) に記載されている。 同号特許には 、 N iを 0. 4〜4 ％、 3 1を0. 1〜 1 w t %含む C u合金が示されてい る。 また、 副成分として、 Pや A sを含むことが示されている。
また、 特許第 1 9 14484号 （特願昭 58 - 6 5265) には、 C uを主成 分とする合金が示されている。 同号特許には、 。 ]：を0. 0 1〜2. Ow t%含 む銅合金、 Z rを 0. 005〜 1. Ow t %含む銅合金、 これら C rと Z r双方 を含む銅合金、 が示されている。
また、 半導体用銅合金の例が特許第 2 1 36 0 1 7号 （特願昭 6 2 - 1 243 6 5号） に記載されている。 同号特許には、 N iをl . 0〜4. 0 w t %、 S i を 0. 2〜1. 0 1 %、 £を0. 0005〜0. 5%を含み、 さらに、 Ζ η や Mn、 C o等を 2. 0 w t %以下含む銅合金が示されている。 表示装置に用いる電極で銅を利用した従来例
また、 特許第 2579 1 06号 （特開平 05— 1 8840 1号公報） には、 T FT液晶パネルにおいて、 TFT (薄膜） トランジスタのゲート電極が C r/C uZC rの三層構造になっていることが示されている。 さらに、 特開平 1 0— 1 5 3 788号公報には、 液晶表示装置において、 ゲート電極が、 Cuと Z rの合 金と、 この合金を被覆する Z r O酸化層とから、 構成されることが記載されてい る。 また、 特開 200 1— 1 9 6 3 7 1には、 導電性金属が、 銅薄膜パターンと I ZO薄膜パターンとの積層構造をなしていることが示されている。 また、 特開 200 1 - 223 21 7号公報には、 銅薄膜との接触抵抗が 1. 0 * 1 0— 6Ω · ' c m以下の金属酸化物導電体薄膜が示されている。 発明の開示
上で述べた 3層.構造の配線を採用する場合には、 アルミニウム電極をサン ドイッチするために、 最初に Moや T iを成膜し、 その後アルミニウムを主体と する金属を成膜し、 再び Moや T iを成膜しなければならず、 複雑な工程になつ てしまうという欠点があった。
また、 上述したように、 電気抵抗の低い金属としては、 アルミニウムの他、 A gや Cuも知られている。 したがって、 A gや Cu電極により上記問題を解決す る試みもなされているが、 A gや C uは基板であるガラスゃシリコン膜との密着 性が低く、 製造工程中に剥がれてしまう等の問題があった。
本発明は、 このような問題にかんがみなされたものであり、 その第 1の目的は 、 Agを主成分とする合金 （Ag合金） であって、 ガラス基板やシリコン膜との 密着性が改善された合金を実現し、 この A g合金を用いた配線材料を提供するこ とである。
また、 本発明の第 2の目的は、 Cuを主成分とする合金 （Cu合金） であって 、 ガラス基板やシリコン膜との密着性が改善された合金を実現し、 この Cu合金 を用いた配線材料を提供することである。 1. As合金に関する発明
上記課題に対して、 本発明者らが鋭意研究した結果、 Ag、 Z rを必須成分と し、 さらに、 Au、 N i、 C o、 または A 1からなる群から 1種類または 2種以 上の金属を含有した A g合金を配線に用いれば上記課題を解決できることが判明 した。
この A g合金配線は、 基板ガラスとの密着性も良好で、 抵抗が低く、 しかもシ リコン層と直接接触しても、 金属原子がシリコン層へほとんど拡散しないことが 判明した。 その結果、 T FTアレイを構成する各素子の性能を劣化させるおそれ カ まとんどないことが判明した。
また、 この A g合金からなる金属電極に、 直接酸化インジウム、 酸化スズ、 酸 化亜鉛を主成分とする液晶駆動用電極 （透明電極） を形成しても、 金属電極とこ の透明電極の間で接触抵抗が過度に大きくなることもなく、 素子が安定して作動 することが判明した。、
この A g合金の成膜に当たっては、 スパッタリングによる成膜を行うことが好 ましい。
用いるターゲットは、 A gと Z rを必須成分とするものである。 具体的には、 カ 60〜99 ％、 Z r力 S l〜5 w t %かつ A u、 N i、 C oの組成比 率がそれぞれ 0〜 20 w t %、 かつ、 A 1の組成比率が 0〜 39 %である薄膜を 形成できるように組成を調整されたターゲットである。 一般には、 作成したい薄 膜の組成と同様の組成のターゲッ トをスパッタリングターゲットとして用いるこ とにより、 所望の組成の薄膜を生成することができる。
このように組成で、 A g Z r 2や A g Z rなどの化合物を作られることになる 。 これによつて、 Z rの分散性が促進され、 一部 N i Z r、 N i Z r 2、 N i 3Z rなどの化合物や、 Au Z r 2、 A u 2 Z rなどの化合物の生成により第三成分の 分散も促進され、 安定したスパッタが得られると考えられる。
また、 この A g合金による金属電極は基板であるガラスゃシリコン膜への密着 性も大きく、 製造工程で膜が剥がれることもなく、 安定して製造することが可能 である。
本発明の具体的な構成は以下の通りである。
1一 A 配線材料に関する発明
上記課題を解決するために、 本発明は、 A g、 Z rを必須成分とし、 さらに、 A u、 N i、 C o、 または A 1からなる群から選択される 1種または 2種以上の 金属を含有する A g合金からなる配線材料である。 このような構成の A g合金は 、 ガラス基板ゃシリコンウェハとの密着性が向上している。
また、 本発明は、 上で述べた A g合金において、 A gの組成比率が 6 0〜9 9 w t %であり、 かつ、 Z rの組成比率が 1〜 5 w t %であることを特徴とする配 線材料である。
Z rが 1 w t %以下としてしまうと、 添加効果がなく、 シリコンウェハとの密 着強度が低いままである。 一方、 Z rが多すぎる場合には、 その配線材料による 薄膜の抵抗値 （比抵抗） が大きくなり、 4 μ Ω · c mより大きくなつてしまう場 合や、 スパッタリング中の異常放電が増えてしまう場合も観察された。 その結果 、 Z rの組成比率の範囲を 1〜 5 w t %の範囲以外とすると、 低抵抗配線材料と しては望ましくない特性を生じるおそれがある。
また、 本発明は、 上で最初に述べた A g合金において、 A gの組成比率が 6 0 〜 9 9 w t %であり、 Z rの組成比率が 1〜 5 w ΐ %であり、 A uの組成比率が 0〜 2 0 w t %であり、 N iの組成比率が 0〜 2 0 w t %であり、 C oの組成比 率が 0〜 2 0 w t %であり、 かつ、 A 1 の組成比率が 0〜 3 9 w t %であること を特徴とする配線材料である。
A u及び N i及び C oを添加することにより、 ガラスへの密着強度が高くなる ことが観察された。 しかし、 これらの組成比率が 2 0 w t %を超えると、 A uの 場合にはコストが増大してしまうという問題が生じる。 また、 N iの場合には、 その組成比率が 2 0 w t %を超えると、 抵抗値 （比抵抗） が 4 μ Ω · (; ηι より 大きくなる場合や、 スパッタリング中の異常放電が増える等の場合も観察された 。 その結果、 低抵抗配線材料としては、 好ましくない特性を示す可能性がある。 ここでは、 Au、 N i、 C oについて述べたが、 これら第三金属は、 半導体層 へ拡散しない金属、 または、 拡散しても半導体素子の性能に影響を及ぼさない金 属あるいは影響を及ぼさない範囲の量に限定すべきであることは言うまでもない なお、 A g/Z r合金としては、 A g Z r 2や A g Z r、 等が挙げられる。 ま た、 Z r/N i合金としては、 N i Z r , N i Z r 2, N i 3Z rなどが挙げられ る。 また、 Z rZAu合金では、 Au Z r 2、 A u 2 Z r、 Au Z r 3、 Au 4 Z r 等が拳げられる。
さらに、 本発明は、 これまで述べた配線材料において、 R e、 Ru、 P d、 I rのからなる群から選択される 1種または 2種以上の金属を 0〜 1 w t %の範囲 で含有する配線材料である。
さらに、 本発明は、 上記の配線材料において、 比抵抗が 4 μ Ω · cm以下であ ることを特徴とする。
半導体素子用の配線薄膜として上記材料を利用する場合、 その比抵抗が 4 Ω · cm以上では、 その値が大きすぎ信号の遅延が無視できない程度になると考え られる。 したがって、 比抵抗が 4 μ Ω · cm以下の配線材料を構成することによ つて、 信号遅延の少ない半導体素子用の配線薄膜が提供できる。
1一 B 配線基板に関する発明
本発明は、 基板と、 その上に設けられた配線であって、 上記組成を有する配線 材料からなる配線と、 を備えた配線基板である。
また、 本発明は、 上記基板がガラス基板やシリコン基板であることを特徴とす る。 上記構成に配線材料は、 ガラス基板やシリコンウェハとの密着強度に優れて おり、 剥離しない配線を実現できる。
また、 本発明は、 前記配線と、 前記基板との密着強度をスクラッチ試験法によ り測定した値が 3ニュートン以上であることを特徴とする配線基板である。 3二 ユートン未満では、 工程中に薄膜が剥がされたりする問題がある。
また、 本発明は、 前記配線が、 前記配線基板上に形成された薄膜 のゲート配線及ぴゲート電極であることを特徴とする。 このような場合、 本発明 は、 半導体素子配線基板とも呼ばれる。 このような構成によって、 薄膜トランジ スタのゲート電極の抵抗値を小さくすることができ、 薄膜トランジスタの性能の 向上に寄与することができる。
また、 本発明は、 前記配線が、 前記配線基板上に形成された薄膜トランジスタ のソース配線及びドレイン配線並びにソース電極及びドレイン電極であることを 特徴とする。 この場合も、 本発明の配線基板は半導体素子配線基板である。 この ような構成によって、 薄膜トランジスタのソース及びゲート電極の抵抗値を小さ くすることができ、 薄膜トランジスタの性能の向上に寄与することができる。 また、 本発明は、 前記基板は、 少なく とも表面が絶縁性であり、 前記配線上に 金属酸化物導電膜層が形成されていることを特徴とする配線基板である。
また、 本発明は、 前記配線と前記金属酸化物層とが、 2層構造の積層配線を構 成していることを特徴とする配線基板である。
これらの発明における金属酸化物導電膜とは、 たとえば I Z〇/アイ ·ゼット ·ォ一 （登録商標） などの透明電極である。
このような構成によって、 反射型の L C Dや、 有機 E Lを製造すれば、 電極の 抵抗を小さく抑えることができ、 性能の向上した薄膜トランジスタ等を製造する ことができる。 その結果、 反射型の L C Dや有機 E L等の性能を向上させること が可能である。
また、 本発明は、 前記金属酸化物導電膜が酸化インジウム及び酸化亜鉛の非晶 質透明導電膜からなり、 この非晶質透明導電膜の原子構成が I n Z ( I n + Z n ) = 0 . 8〜0 . 9 5の関係を満たすことを特徴とする。 この数式の値が 0 . 8 未満では金属酸化物薄膜の抵抗が大きくなつてしまい、 一方、 0 . 9 5を越える 場合にはエッチング速度が低下するおそれがある。
また、 本発明は、 前記非晶質透明導電膜の仕事関数が 5 . 4 e V以上であるこ とを特徴とする。 特に、 本発明の配線基板を用いて有機 E Lを構成させようとす る場合、 正孔の注入性を上げるには、 仕事関数が 5 . 4 e V以上であることが望 ましいのである。
2. C u合金に関する発明
上記課題に対して、 本発明者らが鋭意研究した結果、 C uを主成分とする電極 で、 C uの組成比率が 8 0〜 9 9. 5 w t %、 かつ、 A uと C oの組成比率の総 和が 0. 5〜2 0 w t %からなる C u合金を配線に用いれば上記課題を解決でき ることが判明した。
この C u合金配線は、 基板ガラスとの密着性も良好で、 抵抗が低く、 しかもシ リコン層と直接接触しても、 金属原子がシリコン層へほとんど拡散しないことが 判明した。 その結果、 T F Tアレイを構成する各素子の性能を劣化させるおそれ がほとんどないことが判明した。
また、 この C u合金からなる金属電極に、 直接酸化インジウム、 酸化スズ、 酸 化亜鉛を主成分とする液晶駆動用電極 （透明電極） を形成しても、 金属電極とこ の透明電極の間で接触抵抗が過度に大きくなることもなく、 素子が安定して作動 することが判明した。
この C u合金の成膜に当たっては、 スパッタリングによる成膜を行うことが好 ましい。
用いるターゲットは、 Auおよび/または C oを含み、 C uを主成分とするも のである。 具体的には、 C u力 8 0〜9 9. 5 w t %、 かつ、 Au a n d/ o r C oが 0. 5〜2 0 w t %となるような薄膜を形成できるように組成を調整 されたターゲッ トである。 一般には、 作成したい薄膜の組成と同様の組成のター ゲットをスパッタリングターゲットとして用いることにより、 所望の組成の薄膜 を生成することができる。
このように、 ターゲットを、 C u A u、 C u 3A uなどの化合物とすることに より、 C u以外の成分の分散も促進され、 安定したスパッタが得られると考えら れる。
また、 この C u合金による金属電極は基板であるガラスやシリコン膜への密着 性も大きく、 製造工程で膜が剥がれることもなく、 安定して製造することが可能 である。
本発明の具体的な構成を以下説明する。 まず、 配線材料に関する発明を説明す る。
2 -A 配線材料に関する発明
本件発明は、 上記課題を達成するために、 Auおよび/または C οと、 C uと からなる C u合金であって、 C uの組成比率が 8 0〜 9 9. 5 w t %であり、 A uの組成比率と C uの組成比率の和が 0. 5〜2 0 w t %であることを特徴とす る C u合金からなる配線材料である。
このような構成によれば、 ガラス基板ゃシリコンウェハーとの密着性を向上さ せることができる。
さらに、 本発明においては、 上記配線材料において、 Auが 0〜1 0 w t %の 範囲にあることが寄り望ましい。 さらに本発明では、 上記配線材料において、 C oが 0〜1 O w t %の範囲にあることがより望まじレ、。
上記組成の内、 Au及び C oの組成に関しては、 本願発明者らの実験等により 以下のことが判明した。 まず、 Au及び C oの総組成比率が 0. 5%以下では添 加効果がなく、 ガラスへの密着強度が低い状態が観察された。
—方、 これらの総組成比率が 2 0 w t %を超えると、 Auの場合にはコストが 増大してしまうという問題が生じる。 また、 C oの場合には、 その組成比率が過 大になると、 抵抗値 （比抵抗） が大きくなつてしまう場合や、 スパッタリング中 の異常放電が増える等の場合も観察された。 その結果、 低抵抗配線材料としては 、 好ましくない特性を示す可能性がある。
これまで、 Au、 C oについて述べたが、 これら第三金属は、 半導体層へ拡散 しない金属、 又は、 拡散しても半導体素子の性能に影響を及ぼさない金属あるい は影響を及ぼさない範囲の量に限定すべきであることは言うまでもない。
さらに、 本発明は、 上記の配線材料において、 比抵抗が 4 μ Ω · c m以下であ ることを特徴とする。
半導体素子用の配線薄膜として上記材料を利用する場合、 その比抵抗が 4 Ω • cm以上では、 その値が大きすぎ信号の遅延が無視できない程度になると考え られる。 したがって、 比抵抗が 4 μ Ω · c m以下の配線材料を構成することによ つて、 信号遅延の少ない半導体素子用の配線薄膜が提供できる。
次に、 これまで述べた配線材料を用いた配線基板に関する発明を説明する。 2-B 配線基板に関する発明
まず、 本発明は、 これまで述べた配線材料からなる配線、 金属酸化物導電膜、 及び、 基板からなる配線基板である。 また、 本発明は、 前記配線と前記金属酸化 物導電層膜とが、 2層構造の積層配線を構成していることを特徴とする配線基板 である。
これらの発明における金属酸化物導電膜とは、 たとえば I ZOなどの透明電極 である。 なお、 「I ZO/アイ ·ゼット ·ォー」 は登録商標である。
このような構成によって、 反射型の LCDや、 有機 ELを製造すれば、 電極の 抵抗を小さく抑えることができ、 性能の向上した薄膜トランジスタ等を製造する ことができる。 その結果、 反射型の LCDや有機 E L等の性能を向上させること が可能である。
また、 本発明は、 前記金属酸化物導電膜が、 Ru、 P d、 R e、 I rからなる 群より選ばれた 1種又は 2種以上の金属を 0. 05原子。/。〜 5原子％含むことを 特徴とする配線基板である。
これらの金属が 0. 05原子％未満の場合は、 添加効果が小さく仕事関数が 5 . 4 e V以上にならない場合がある。 一方、 これらの金属を 5原子％を超えて添 加すると、 エッチング性が低下するおそれがあり、 予期せぬ着色が生じる可能性 がある。
なお、 本発明では 0. 05〜5原子％としたが、 3原子％程度がより好ましく 、 後述する実施例では 3原子％の例を示している。
また、 本発明は、 前記金属酸化物導電膜が 酸化インジウムと酸化亜鉛からな る非晶質透明導電膜であり、 この非晶質透明導電膜の原子構成が I n/ ( I n + Z n) =0. 80〜0. 95であることを特徴とする。 この数式の値が 0. 8未 満では金属酸化物薄膜の抵抗が大きくなつてしまい、 一方、 0 . 9 5を越える場 合にはエッチング速度が低下するおそれがある。
また、 本発明は、 これまで述べた配線基板において、 表面が絶縁性である基板 からなることを特徴とする。 また、 本発明は、 これまで述べた配線基板において 、 前記基板上に設けられた配線と、 薄膜トランジスタと、 を具備してなる配線基 板である。
このような構成によって、 薄膜トランジスタの電極や配線の抵抗値を小さくす ることができ、 薄膜トランジスタの性能の向上に寄与することができる。 図面の簡単な説明
図 1は、 本実施の形態の配線材料の特性を表す表を示した図である。
図 2は、 本実施の形態の配線材料の特性を表す表を示した図である。
図 3は、 透過型 T F T— L C Dの断面模式図である。
図 4は、 透過型 T F T— L C Dの 1個の画素の基本的な構造を示す平面模式図 である。
図 5は、 図 4の V— νΊこおける断面模式図である。 発明を実施するための最良の形態
以下、 本発明の好適な実施の形態を図面に基づいて説明する。
1 . A g合金の実施の形態
本実施の形態では、 A gを主成分とする合金であって、 ガラス基板ゃシリコン ウェハとの密着性が良好な配線材料を提案する。
特に本実施の形態では、 スパッタリング法によって、 かかる合金を形成する例 を説明する。 まず、 スパッタリングで用いるターゲットについて簡単に説明する 。 A gに所定の比率で Z r及び N iや M o、 A uを真空溶解炉により溶解し、 冷 却固化させた後、 圧延を行い板状に加工し、 その後、 切削、 研削加工を行い 4ィ ンチ φのターゲットとする。 このターゲットをスパッタ装置のバッキングプレー トに張り合わせて、 スパッタリングを行う。 その結果、 ガラス及びシリコンゥェ ハ上にこのターゲッ トに基づく成膜が行われる。 成膜した薄膜の性能を以下、 比 較してみよう。 比較結果を図 1の表に示す。 この図 1の表には、 組成や導電率等 が示されている。
この薄膜の組成は X線マイク ロアナライザ （ E P M A ： Electron Probe
Micro-Analysis) により測定した。 また、 導電率は、 四端針法で測定した。
さらに、 剥離強度は、 スクラッチ試験とテープ剥離試験により測定した。 スク ラッチ試験を実行するスクラッチ試験機は、 C S M E社製、 Micro-Scratch-Tester を用いた。 ここで、 剥離強度の測定条件は、 以下の通りである。
スクラッチ £巨離： 2 0 mm
スクラッチ荷重： 0— 1 0ニュートン
荷重レート ： 1 0ュユートン /m i n
スクラッチ速度： 2 0 m m/ m i n
ダイャモンドコーン形状：先端 2 0 0 m φ
上記条件でのスクラッチ試験後の試料を、 光学顕微鏡により観測し、 下地のガ ラス （ウェハ） またはシリコンが露出した点を皮膜の剥離点とし、 スクラッチ開 始点からの距離を測長することにより、 剥離荷重を算出した。
次に、 テープ剥離試験は、 薄膜の上に 1 mmピッチで碁盤の目状にナイフで溝 を付け、 その上に粘着テープを貼り、 テープを剥がした際に、 どの程度剥離する かで密着の程度を検查する試験である。
もちろん、 スクラッチ試験も、 テープ剥離試験も J I S (Japanese Industrial Standards) で規定されている基準に従つて測定を行った。
この図 1の表には、 まず、 A gに Z r、 A u、 C o、 N i等を添加した場合の 合金をターゲットとして利用し、 スパッタリングによってガラス基板ゃシリコン ウェハ上に成膜した場合の例が 6例示されている。
例 1 _ 2は、 A g + Z rに C oを'添加した構成をターゲッ トとして使用した例 である。 また、 例 1— 3は A g + Z rに N iを、 例 1— 4は A g + Z rに A 1を 、 添加した例である。 さらに例 1一 5では、 例 1一 1で示した A g + Z rに Au を添加した構成にさらに P dを添加した例である。 例 1一 6では、 例 1一 1で示 した A g + Z rに A uを添加した構成にさらに R uを添加した例である。
いずれの例においても、 密着強度が 3ニュートン以上を達成でき、 また、 テー プ剥離試験においても、 ガラス基板、 シリ コンウェハともに剥離は見られなかつ た。
また、 比較例 1一 1は、 A gのみの場合であり、 密着強度は 1 -ユートン以下 であり、 ガラス基板上、 シリ コン基板ウェハともに剥離が観察された。
比較例 1一 2から 1一 8は、 Z rを入れない場合の例を示した。 いずれの場合 もガラス基板上もしくはシリコンウェハともに剥離が観察された。
比較例 1一 9では、 比較例 1一 2に P dを添加した場合であり、 比抵抗が大き くなり 目標をクリア一できていない。 また、 ガラス基板上で剥離が観察されてい る。
[実施例 1一 1] 透過型 T FT— L CDに、 本発明の A g合金の一例を配線 として利用した参考例を説明する。 透過型 TFT_ L CDの基本的な構造に関し ては図 3〜図 5で既に説明しているが、 実際の製造に当たっては、 図 3〜図 5に は現れていないが、 種々の保護膜 ·層が適宜成膜されている。
まず、 透過性のガラス基板 1 8 bに、 Z rを 1. 7 w t %、 Auを 3. 5 w t %含有する A g合金を高周波スパッタリング法により室温で膜厚 1 5 0 0オング ストローム （抵抗率： 2. 8 Ω · c m) に堆積する。 これを硝酸、 酢酸、 リ ン 酸系水溶液をエッチング液として用いたホトエッチング法により所望の形状のゲ 一ト電極 3 4及びゲート電極配線とする。
次にグロ一放電 CVD法により、 窒化シリコン （S i Nx) 膜となるゲート絶 縁膜を膜厚 3 0 0 0オングストローム堆積する。 続いて、 α— S i ： H ( i ) 膜 3 8を膜厚 3 5 0 0オングス トローム堆積する。 この時、 放電ガスと して、 S i Nx膜 3 5は S i H4— NH3— N2系ガスを用い、 α— S i ： H ( i ) 膜 3 8は、 S i H4— N2系の混合ガスをそれぞれ用いる。 この S i Nx膜 3 5は、 CF4ガス を用いたドライエッチングにより所望のチャンネル保護層を形成する。
続いて α— S i ： H (n) 膜を S i H4— H2— P H3系の混合ガスを用いて膜 厚 3 0 0 0オングス トローム堆積する。 次にこの上に、 1"を 1. 7 w t %、 N iを 1. 7 w t %含有する A g合金層膜を膜厚 0. 3 m (抵抗率： 3. 4 μ Ω · c m) をスパッタリング法により室温で堆積する。
この層を硝酸、 酢酸、 リン酸系水溶液エッチング液を用いて、 ホトエッチング 法で所望のソース電極 3 2及びドレイン電極 3 6のパターンとする。 さらに c¾一 S i ： H膜を C F4ガスを用いたドライエッチング及びヒ ドラジン （NH2NH2 • H20) 水溶液を用いたウエッ トエッチングを併用することにより、 所望のパ ターンの α— S i ： H ( i ) 膜 3 8のパターン、 ひ一 S i ： H (n) 膜のパター ンとする。 この上に、 グロ一放電 CVD法により、 窒化シリ コン （S i Nx) 膜 となるゲート絶縁膜を膜厚 3 0 0 0オングス トローム堆積する。 この時、 放電ガ スとして、 S i Nx膜は S i H4— NH3— N2系ガスを用いる。 さらに、 C F4ガ スを用いたドライエッチング法を用いたホトエッチング法により、 ゲート電極 3 4取出し口と、 ソース電極 3 2取出し口と、 ドレイン電極 3 6と透明電極 2 0 b の電気的接続点として所望のスルーホール 4 0 bと、 を形成する。 その後、 A g 合金電極表面にアルゴンプラズマを作用させ、 表面を洗浄化する。
そして、 酸化ィンジゥムと酸化亜鉛の主成分とする非晶質透明導電膜をスパッ タリング法で堆積する。 この際用いられるターゲッ トは、 I nと Z nの原子比 [ I nZ ( I n+Z n) ]力 S 0. 8 3に調整されている I n 2 O 3— Z n〇焼結体で ある。 この焼結体をプレーナマグネトロン型スパッタ装置のカソードに設置して ターゲットとして用いる。 放電ガスは純アルゴンまたは 1 V o 1 %程度の微量の 酸素ガスを混入させたアルゴンガスを用いる方法で透明電極 2 0 b膜を膜厚 1 2 0 0オングス トロームで堆積した。 この I n 2〇3— Z n〇膜は X線回折法で分析 するとピークは観察されず非晶質であった。
この透明電極 2 0 b膜を蓚酸 3. 4 w t %の水溶液でホトエッチング法により 所望の画素電極、 及び取出し電極をパターンユングした。 遮光膜パターンを形成 して、 α— S i TFT基板1 4が完成する。 この TFT基板 1 4を用いて T FT 一 LCD方式平面ディスプレイを製造した。 その後、 ビデオ信号を入力し、 良好 な表示性能を示すことを確認できた。
[実施例 1— 2] 反射型 T FT— L CDに、 本発明の A g合金の一例を配線 として利用した実施例を説明する。 反射型 T FT— LCDの基本的な構造に関し ては透過型 T FT— L CDの T FT基板 1 4側の透明電極 2 0 bが光を反射する 反射電極になった点が原理的に異なる点である。 実際の製造に当たっては、 図 3 〜図 5には現れていない種々の保護膜 ·層が適宜成膜され、 また、 電極以外にも 透過型 TFT— LCDと異なる点が多々あることはよく知られている。
まず、 透過性のガラス基板 1 8 bに、 Z rを 1. 7w t %、 Auを 3. 5 w t
%含有する A g合金を高周波スパッタリング法により室温で膜厚 1 5 0 0オング ストローム （抵抗率： 2. 8 μ Ω · c m) に堆積する。 これを硝酸、 酢酸、 リン 酸系水溶液をエッチング液として用いたホトエッチング法により所望の形状のゲ 一ト電極 3 4及びゲート電極配線とする。
次にグロ一放電 CVD法により、 窒化シリコン （S i Nx) 膜となるゲート絶 縁膜を膜厚 3 0 0 0オングス トローム堆積する。 続いて、 一 S i ： H ( i ) 膜 3 8を膜厚 3 5 0 0オングス トローム堆積する。 この時、 放電ガスとして、 S i Nx膜 3 5は S i H4— NHs— N2系ガスを用い、 α— S i ： H ( i ) 膜 3 8は、 S i H 4— N2系の混合ガスをそれぞれ用いる。 この S i NJ莫 3 5は、 C F4ガス を用いたドライエッチングにより所望のチャンネル保護層を形成する。
続いてひ一 S i ： H (n) 膜を S i H4— H2— PH3系の混合ガスを用いて膜 厚 3 0 0 0オングス トローム堆積する。 次にこの上に、 ∑ ：を 1. 7w t %、 N iを 1. 7 w t %含有する A g合金層膜を膜厚 0. 3 μ πι (抵抗率： 3. 4 μ Ω • c m) をスパッタリング法により室温で堆積する
そして、 酸化インジウムと酸化亜鉛を主成分とする非晶質透明導電膜をスパッ タリング法で堆積する。
この層を硝酸、 酢酸、 リン酸系水溶液エッチング液を用いて、 ホトェ 法で所望のソース電極 3 2及びドレイン電極 36のパターンとする。 さらにひ一
S i ： H膜を C F 4ガスを用いたドライエッチング及ぴヒ ドラジン （NH2NH2 • H20) 水溶液を用いたウエッ トエッチングを併用することにより、 所望のパ ターンの a— S i ： H ( i ) 膜 38のパターン、 o;— S i ： H (n) 膜のパター ンとする。 この上に、 グロ一放電 C VD法により、 窒化シリ コン （S i Nx) 膜 となるゲート絶縁膜を膜厚 3000オングス トローム堆積する。 この時、 放電ガ スとして、 S i Nx膜は S i H 4— NH3— N2系ガスを用いる。 さらに、 C F 4ガ スを用いたドライエッチング法を用いたホトエッチング法により、 ゲート電極 3 4取出し口と、 ソース電極 3 2取出し口と、 ドレイン電極 3 6と透明電極 20 b の電気的接続点として所望のスルーホール 40 bと、 を形成する。 その後、 Ag 合金電極表面にアルゴンプラズマを作用させ、 表面を洗浄化する。
次にこの上に Z rを 1. 7w t %、 Auを 3. 5 w t %含有する A g合金層膜 を膜厚 0. 2 μ m (抵抗率： 2. 8 μ Ω · c m) をスパッタリング法により室温 で堆積する。
そして、 酸化インジウムと酸化亜鉛の主成分とする非晶質透明導電膜をスパッ タリング法で堆積する。 この際用いられるターゲッ トは、 1 11と 211の原子比[ I n/ ( I n + Z n) ]が 0. 8 3に調整されている I n 2〇3— Z ηθ焼結体で ある。 この焼結体をプレーナマグネト口ン.型スパッタ装置の力ソードに設置して ターゲットとして用いる。 放電ガスは純アルゴンまたは 1 V o 1 %程度の微量の 酸素ガスを混入させたアルゴンガスを用いる方法で透明電極 20 b膜を膜厚 1 2 00オングス トロームで堆積した。 この I 11203—2110膜は 線回折法で分析 するとピークは観察されず非晶質であった。
この透明電極 20 b膜を A g合金層及び酸化インジウム一酸化亜鉛層を同時に エッチングできるよう濃度を調節した硝酸、 酢酸、 リン酸水溶液系エッチング液 でホトエッチング法により所望の反射型画素電極、 及び取出し電極をパターン二 ングした。
遮光膜パターンを形成して、 a_ S i T F T基板 14が完成する。 この T F T 基板 14を用いて TFT— LCD方式平面ディスプレイを製造した。 その後、 ビ デォ信号を入力し、 良好な表示性能を示すことを確認できた。
[実施例 1一 3] 有機 E L用基板に本発明の A g合金の一例を配線として利 用した参考例を説明する。
実施例 1一 1において、 金属酸化物導電膜を成膜する。 この成膜 I nと Z nの 原子比 [ I nZ ( I n + Z n) ] 力 SO. 8 3に調整された I n 203— Z nOを ターゲットとして利用したスパッタリング法で行い、 300オングストロームの 厚さで成膜した。 すなわち、 この金属酸化物導電膜は、 実施例 1一 1で言及した 透明電極である。
本実施例 1一 3において特徴的なことは、 この金属酸化物導電膜の組成成分と して P dを全金属量に対し 3原子％含むことである。 この導電膜の仕事関数を大 気中紫外線電子分析装置 （理研計器 （株） 製： AC— 1) にて測定した値は 5. 6 5 e Vであり、 有機 EL用陽極として好ましい性質を有していることが判明し た。
なお、 この例では、 P dを用いる例を説明したが、 Ru、 R e、 I rを用いる ことも好ましい。 それぞれの物質を添加した場合、 仕事関数は、 それぞれ 5. 5 l e V、 5. 63 e V、 5. 6 1 e Vであった。 その結果、 いずれも有機 EL用 陽極として好ましい性質を有している。
2. Cu合金に関する実施の形態
本実施の形態では、 Cuを主成分とする合金であって、 ガラス基板やシリコン ウェハーとの密着性が良好な配線材料を提案する。
特に本実施の形態では、 スパッタリング法によって、 かかる合金を形成する例 を説明する。 まず、 スパッタリングで用いるターゲットについて簡単に説明する 。 Cuに所定の比率で Au及び/又は C oを真空溶解炉により溶解し、 冷却固化 させた後、 圧延を行い板状に加工し、 その後、 切削、 研削加工を行い 4インチ φ のターゲットとする。 このターゲットをスパッタ装置のパッキングプレートに張 り合わせて、 スパッタリングを行う。 その結果、 ガラス及びシリコンウェハー上 にこのターゲッ トに基づく成膜が行われる。
成膜した薄膜の性能を計測する。 計測結果が図 2の表に示されている。 この表 には、 ターゲッ トの組成、 膜厚、 測定抵抗、 比抵抗、 密着強度、 て一部剥離試験 の結果等が示されている。 なお、 成膜温度はすべて室温である。
この薄膜の組成は X線マイク ロアナライザ （ E P M A ： Electron Probe
Micro-Analysis) により測定した。 また、 導電率 （測定抵抗、 比抵抗） は、 四端針 法で測定した。
さらに、 剥離強度は、 上記 A gに関する実施の形態において述べたのと同様の 手法 ·条件で測定した。
また、 テープ剥離試験も、 上記 A gに関する実施の形態において述べたのと同 様の手法 '条件で測定した。 図 2の表においては、 1辺が 1 mmのテープ片が 1 0 0片中、 何片剥離したかについて数値を示してある。
もちろん、 スクラッチ試験も、 テープ剥離試験も J I S (Japanese Industrial Standards) で規定されている基準に従って測定を行った。
「基本実施例]
この図 2の表には、 C uに A uを添加した合金をターゲットとして利用した実 施例、 C uに C oを添加した合金をターゲットとして利用した実施例、 C uに A uと C oを添加した合金をターゲットとして利用した実施例、 が 6例示されてい る。 各例においてはは、 上記合金をターゲッ トとして用い、 スパッタリングによ つてガラス基板ゃシリコンウェハー上に成膜している。
実施例 2 — 1 と実施例 2— 2は、 C uに A uを添加したターゲットを用いて薄 膜を作成した場合の実施例である。 実施例 2— 1は、 A uの組成比率が 4 . 0 w t %の実施例であり、 実施例 2— 2は A uの組成比率が 1 . 7 %の実施例である 実施例 2— 1では、 比抵抗が 3 . 8 ^ Ω · c mであった。 また、 密着強度はガ ラス基板の場合で 5 . 7 2 N、 シリコンウェハーの場合で 3 . 4 8 Nである。 テ ープ剥離試験の結果は、 ガラス基板の場合で剥離は見られず、 シリ コンウェハー の場合で 1 0 0片枚中わずかに 2片の剥離のみがみられた。
実施例 2— 2では、 比抵抗が 2. 9 μ Ω · c mであった。 また、 密着強度はガ ラス基板の場合で 4. 3 7 N、 シリコンウェハーの場合で 3. 1 2 Nである。 テ ープ剥離試験の結果は、 ガラス基板の場合で剥離がなく、 シリ コンウェハーの場 合で 1 0 0片枚中わずかに 5片の剥離のみがみられた。
実施例 2— 3と実施例 2— 4は、 〇11に〇 oを添加したターゲットを用いて薄 膜を作成した場合の実施例である。 実施例 2— 3は、 C oの組成比率が 3. 7 w t %の実施例であり、 実施例 2 _ 4は C oの組成比率が 4. 8 %の実施例である 実施例 2— 3では、 比抵抗が 2. 9 ^ Ω · c mであった。 また、 密着強度はガ ラス基板の場合で 5. 5 4 N、 シリ コンウェハーの場合で 3. 6 5 Nである。 テ ープ剥離試験の結果は、 ガラス基板の場合で剥離は見られず、 シリコンゥヱハー の場合で 1 0 0片枚中 1 0片の剥離がみられた。
実施例 2— 4では、 比抵抗が 3 · 2 μ Ω · c mであった。 また、 密着強度はガ ラス基板の場合で 5. 6 8 N、 シリ コンウェハーの場合で 3. 6 8 Nである。 テ ープ剥離試験の結果は、 ガラス基板の場合で剥離がなく、 シリコンゥヱハーの場 合で 1 0 0片枚中 1 0片の剥離がみられた。
実施例 2— 5と実施例 2 - 6は、 C uに A u及び。 oを添加したターゲットを 用いて薄膜を作成した場合の実施例である。 実施例 2— 5は、 A uの組成比率が 2. 3 w t %であり、 C oの組成比率が 2. 7 %の実施例である。 実施例 2— 6 は A uの組成比率が 1. 2 %であり、 C oの組成比率が 4. 2 %の実施例である 実施例 2— 5では、 比抵抗が 3. 9 μ Ω · c mであった。 また、 密着強度はガ ラス基板の場合で 5. 5 2 N、 シリコンウェハーの場合で 3. 5 4 Nである。 テ ープ剥離試験の結果は、 ガラス基板の場合で剥離は見られず、 シリ コンウェハー の場合でも剥離はみられなかった。
実施例 2— 6では、 比抵抗が 4. Ο μ Ω · c mであった。 また、 密着強度はガ ラス基板の場合で 5. 3 1 N、 シリコンウェハーの場合で 3. 0 7 Nである。 テ ープ剥離試験の結果は、 ガラス基板の場合で剥離は見られず、 シリ コンウェハー の場合でも剥離はみられなかった。
[比較例]
図 2に示す表においては、 上記各基本実施例との比較のために、 比較例 2— 1
〜比較例 2— 9を記載している。
比較例 2— 1は、 C uそのものである。 この比較例 1は、 比抵抗が 4. 0 μ Ω • c mであった。 また、 密着強虔はガラス基板の場合もシリ コンウェハーの場合 も 0. 1 N以下であった。 さらに、 テープ剥離試験の結果では、 1 0 0片中 1 0 0片すべて剥離してしまった。
比較例 2— 2は、 C uに Z rを 3. 0 w t %添加したターゲットを用いて薄膜 を作成した場合の比較例である。 比較例 2— 2では、 比抵抗が 1 0. 1 μ Ω · c mであった。 また、 密着強度はガラス基板の場合で 0. 6 5 N、 シリコンウェハ 一の場合で 1. 6 4 Nである。 テープ剥離試験の結果は、 ガラス基板の場合は 1 2片が剥離し、 シリコンウェハーの場合は 4 0片が剥離してしまった。
比較例 2— 3は、 011に1^ 1 を 1. 9 w t %添加したターゲットを用いて薄膜 を作成した場合の比較例である。 比較例 2— 3では、 比抵抗が 8. 9 μ Ω · c m であった。 また、 密着強度はガラス基板の場合で 0. 2 4 N、 シリコンゥヱハー の場合で 1. 4 1 Nである。 テープ剥離試験の結果は、 ガラス基板の場合は 1 0 0片すべてが剥離し、 シリ コンゥヱハーの場合は 3 0片が剥離してしまった。 比較例 2— 4は、 C uに A 1を 5. 4 w t %添加したターゲットを用いて薄膜 を作成した場合の比較例である。 比較例 2— 4では、 比抵抗が 1 1. 1 μ Ω · c mであった。 また、 密着強度はガラス基板の場合で 0. 1 3 N、 シリコンウェハ 一の場合で 1. 7 1 Nである。 テープ剥離試験の結果は、 ガラス基板の場合は 1 0 0片すべてが剥離し、 シリ コンウェハーの場合は 5 0片が剥離してしまった。 比較例 2— 5は、 C uに I nを 6. 5 w t %添加したターゲットを用いて薄膜 を作成した場合の比較例である。 比較例 2— 5では、 比抵抗が 9. 0 μ Ω · c m であった。 また、 密着強度はガラス荸板の場合で 0. 7 3 N、 シリコンウェハー の場合で 0. 8 2 Nである。 テープ剥離試験の結果は、 ガラス基板の場合は 2 0 片剥離し、 シリ コンウェハーの場合は 3 0片が剥離してしまった。
比較例 2— 6は、 〇11に5 1を2. 8 w t %添加したターゲットを用いて薄膜 を作成した場合の比較例である。 比較例 2— 6では、 比抵抗が 1 0. 2 Ω · c mであった。 また、 密着強度はガラス基板の場合で 0. 6 2 N、 シリ コンウェハ 一の場合で 0. 9 4 Nである。 テープ剥離試験の結果は、 ガラス基板の場合は 1 0 0片すべてが剥離し、 シリ コンウェハーの場合も 1 0 0片すべてが剥離してし まつ 7こ。
比較例 2— 7は、 C uに S nを 1. 7 w t %添加したターゲットを用いて薄膜 を作成した場合の比較例である。 比較例 2— Ίでは、 比抵抗が 4 6. 6 i Ω · c mであった。 また、 密着強度はガラス基板の場合で 0. 5 3 N、 シリ コンウェハ 一の場合で 0. 6 4 Nである。 テープ剥離試験の結果は、 ガラス基板の場合は 1 0 0片すべてが剥離し、 シリコンウェハーの場合も 1 0 0片すべてが剥離してし まった。
比較例 2— 8は、 〇1_1に丁 1を 1. 2 w t %添加したターゲットを用いて薄膜 を作成した場合の比較例である。 比較例 2— 8では、 比抵抗が 4. 5 μ Ω · c m であった。 また、 密着強度はガラス基板の場合で 0. 4 7 N、 シリコンウェハー の場合で 0. 7 8 Nである。 テープ剥離試験の結果は、 ガラス基板の場合は 1 0 0片すべてが剥離し、 シリ コンウェハーの場合も 1 0 0片すべてが剥離してしま つ /こ。
比較例 2— 9は、 。11に を 1. 6 w t %添加したターゲッ トを用いて薄膜を 作成した場合の比較例である。 比較例 2— 9では、 比抵抗が 2 1. 5 μ Ω · c m であった。 また、 密着強度はガラス基板の場合で 0. 4 7 N、 シリコンウェハー の場合で 0. 7 8 Nである。 テープ剥離試験の結果は、 ガラス基板の場合は 1 0 0片すべてが剥離し、 シリコンウェハーの場合も 1 0 0片すべてが剥離してしま つた。 「応用実施例]
[応用実施例 2— 1 ] 透過型 T F T— L CDに、 本発明の C u合金の一例を 配線として利用した参考例を説明する。 透過型 T F T— L CDの基本的な構造に 関しては図 3〜図 5で既に説明しているが、 実際の製造に当たっては、 図 3〜図 5には現れていないが、 種々の保護膜 ·層が適宜成膜されている。
まず、 透光性のガラス基板 1 8 bに、 Auを 2. 3 w t %、 C oを 2. 7 w t %含有する C u合金 （抵抗率： 3. 9 μ Ω - c m) を高周波スパッタリング法に より、 膜厚 1 5 0 0オングストロームに堆積する。 これを過硫酸アンモユウム系 水溶液ををエッチング液として用いたホトエッチング法により所望の形状のゲー ト電極 3 4及びゲート電極配線とする。
次にグロ一放電 CVD法により、 窒化シリ コン （ S i Nx) 膜となるゲート絶 縁膜を膜厚 3 0 0 0オングストローム堆積する。 続いて、 ひ一 S i ： H ( i ) 膜 3 8を膜厚 3 5 0 0オングストローム堆積する。 この時、 放電ガスとして、 S i Nx膜 3 5は S i H4— NH3— N2系ガスを用い、 α— S i ： H ( i ) 膜 3 8は、 S i — N2系の混合ガスをそれぞれ用いる。 この S i Nx膜 3 5は、 C F4ガス を用いたドライエッチングにより所望のチャンネル保護層を形成する。
続いて a— S i ： H (n) 膜を S i H4— H2— P H3系の混合ガスを用いて膜 厚 3 0 0 0オングストローム堆積する。 次にこの上に、 Auを 1. 2 w t %、 C oを 4. 2 w t %含有する C u合金層膜を膜厚 0. 3 μ m (抵抗率： 4. 0 μ Ω . c m) をスパッタリング法により室温で堆積する。
この層を塩酸、 ペルォキソ硫酸水素カリウム、 フッ酸系水溶液系エッチング液 を用いて、 ホトエッチング法で所望のソース電極 3 2及びドレイン電極 3 6のパ ターンとする。 さらに a— S i ： H膜を C F 4ガスを用いたドライエッチング及 びヒ ドラジン （ΝΗ2ΝΗ2 · H20) 水溶液を用いたウエッ トエッチングを併用 することにより、 所望のパターンの a— S i ： H ( i ) 膜 3 8のパターン、 a— S i ： H (n) 膜のパターンとする。 この上に、 グロ一放電 CVD法により、 窒 化シリコン （S i Nx) 膜となる絶縁膜を膜厚 3 0 0 0オングストローム堆積す る。 この時、 放電ガスとして、 S i NJ莫は S i H4— NH3_N2系ガスを用いる 。 さらに、 C F 4ガスを用いた'ドライエッチング法を用いたホトエッチング法に より、 ゲート電極 34取出し口と、 ソース電極 3 2取出し口と、 ドレイン電極 3 6と透明電極 20 bの電気的接続点として所望のスルーホール 40 bと、 を形成 する。 その後、 C u合金電極表面にアルゴンプラズマを作用させ、 表面を洗浄化 する。
そして、 酸化インジウムと酸化亜鉛を主成分とする非晶質透明導電膜をスパッ タリング法で堆積する。 この際用いられるターゲットは、 1 11と211の原子比[ I n/ ( I n + Z n) ]力 S 0. 8 3に調整されている I n 2 O 3— Z n O焼結体で ある。 この焼結体をプレーナマグネトロン型スパッタ装置の力ソードに設置して ターゲッ トとして用いる。 放電ガスは純アルゴン又は 1 Vo 1 %程度の微量の酸 素ガスを混入させたアルゴンガスを用いる方法で透明電極 20 b膜を膜厚 1 20 0オングス トロームで堆積した。 この I n 2〇3— Z n O膜は X線回折法で分析す るとピークは観察されず非晶質であった。
この透明電極 20 b膜を蓚酸 3. 4 w t %の水溶液でホトエッチング法により 所望の画素電極、 及び取出し電極をパターンユングした。 遮光膜パターンを形成 して、 α— S i T F T基板 14が完成する。 この TFT基板 14を用いて TFT — LCD方式平面ディスプレイを製造した。 その後、 ビデオ信号を入力し、 良好 な表示性能を示すことを確認できた。
[応用実施例 2— 2] 反射型 TFT— LCDに、 本発明の Cu合金の一例を 配線として利用した実施例を説明する。 反射型 T FT— LCDの基本的な構造に 関しては透過型 T FT— LCDの T FT基板 1 4側の透明電極 20 bが光を反射 する反射電極になつた点が原理的に異なる点である。 実際の製造に当たっては、 図 3〜図 5には現れていない種々の保護膜 ·層が適宜成膜され、 また、 電極以外 にも透過型 T FT— LCDと異なる点が多々あることはよく知られている。
まず、 透光性のガラス基板 1 8 bに、 Auを 2. 3w t%、 C oを 2. 7 w t %含有する C u合金を高周波スパッタリング法により膜厚 1 500オングスト口 ーム （抵抗率： 3. 9 Ω · c m) に堆積する。 これを過硫酸アンモニゥム系水 溶液をエッチング液として用いたホトエッチング法により所望の形状のゲート電 極 34及びゲート電極配線とする。
次にグロ一放電 CVD法により、 窒化シリ コン （S i Nx) 膜となるゲート絶 縁膜を膜厚 3 0 0 0オングストローム堆積する。 続いて、 α— S i ： H ( i ) 膜 3 8を膜厚 3 5 0 0オングス トローム堆積する。 この時、 放電ガスとして、 S i Nx膜 3 5は S i H4— NH3— N2系ガスを用い、 ひ一 S i ： H ( i ) 膜 3 8は、 S i H4— N2系の混合ガスをそれぞれ用いる。 この S i Nx膜 3 5は、 C F4ガス を用いたドライエッチングにより所望のチャンネル保護層を形成する。
続いて o;— S i ： H (n) 膜を S i H4— H2— PH3系の混合ガスを用いて膜 厚 3 0 0 0オングス トローム堆積する。 次にこの上に、 Auを 1. 2w t %、 C oを 4. 2 w t %含有する C u合金層膜を膜厚 0. 3 μ πι (抵抗率： 4. 0 μ Ω • c m) をスパッタリング法により室温で堆積する。
この層を塩酸、 ペルォキソ硫酸水素カリウム、 フッ酸系水溶液系エッチング液 を用いて、 ホトエッチング法で所望のソース電極 3 2及びドレイン電極 3 6のパ ターンとする。 さらにひ一 S i ： H膜を C ガスを用いたドライエッチング及 ぴヒ ドラジン （ΝΗ2ΝΗ2 · H20) 水溶液を用いたゥエツ トエッチングを併用 することにより、 所望のパターンの α— S i ： Η ( i ) 膜 3 8のパターン、 a S i : 11 (n) 膜のパターンとする。 この上に、 グロ一放電 CVD法により、 窒 化シリ コン （S i Nj 膜となる絶縁膜を膜厚 3 0 0 0オングス トローム堆積す る。 この時、 放電ガスとして、 S i Νχ膜は S i H4— NH3— N2系ガスを用いる 。 さらに、 C F 4ガスを利用する ドライエッチング法を用いたホトエッチング法 により、 ゲート電極 34取出し口と、 ソース電極 3 2取出し口と、 ドレイン電極. 3 6と透明電極 2 0 bの電気的接続点として所望のスルーホール 4 0 bと、 を形 成する。 その後、 C u合金電極表面にアルゴンプラズマを作用させ、 表面を洗浄 化する。
次にこの上に Auを 2. 3 w t %、 C oを 2. 7 w t %含有する C u合金層膜 を膜厚 0. 2 μπι (抵抗率： 3. 9 μ Ω · c m) をスパッタリング法により室温 で堆積する。
そして、 酸化ィンジゥムと酸化亜鉛の主成分とする非晶質透明導電膜をスパッ タリング法で堆積する。 この際用いられるターゲットは、 1 11と∑ 11の原子比[ I n/ ( I n+Z n) ]が 0. 8 3に調整されている I n 2 O 3— Z n O焼結体で ある。 この焼結体をプレーナマグネトロン型スパッタ装置のカソードに設置して ターゲットとして用いる。 放電ガスは純アルゴン又は 1 V o 1 %程度の微量の酸 素ガスを混入させたアルゴンガスを用いる方法で透明電極 20 b膜を膜厚 300 オングストロームで堆積した。 この I n 2〇3— Z n〇膜は X線回折法で分析する とピークは観察されず非晶質であった。
この透明電極 20 b膜を C u合金層及び酸化インジウム一酸化亜鉛層を同時に エツチングできるよう濃度を調節した過硫酸ァンモニゥム系水溶液系ェツチング 液でホトエッチング法により所望の反射型画素電極、 及び取出し電極をパターン エングした。
遮光膜パターンを形成して、 ひ一 S i TFT基板 14が完成する。 この TFT 基板 14を用いて TFT— LCD方式平面ディスプレイを製造した。 その後、 ビ デォ信号を入力し、 良好な表示性能を示すことを確認できた。
[応用実施例 2— 3] 有機 EL用基板に発明の Cu合金の一例を配線として 利用した参考例を説明する。
まず、 ガラス基板上に、 Auを 2. 3w t %、 C oを 2. 7w t %含有する C u合金 （抵抗率： 3. 9 μ Ω · cm) を 1 500オングストローム成膜した。 次に、 この Cu合金の膜上に、 金属酸化物導電膜を成膜する。 この成膜 I nと Z nの原子比 [ I nZ ( I n + Z n) ] 力 S 0. 8 3に調整された I n 2 O 3— Z n Oをターゲットとして利用したスパッタリング法で行い、 300オングスト口 ームの厚さで成膜した。 すなわち、 この金属酸化物導電膜は、 実施例 2— 1や 2 一 2で言及した透明電極である。
本応用実施例 2 _ 3において特徴的なことは、 この金属酸化物導電膜の組成成 分として P dを全金属量に対し 3原子％含むことである。
この導電膜の仕事関数を大気中紫外線電子分析装置 （理研計器 （株） 製： AC 一 1) にて測定した値は 5. 6 5 e Vであり、 有機 E L用陽極として好ましい性 質を有していることが判明した。
なお、 この例では、 P dを用いる例を説明したが、 Ru、 R e、 I rを用いる ことも好ましい。 それぞれの物質を添加した場合、 仕事関数は、 それぞれ 5. 5 l e V、 5. 6 3 e V、 5. 6 1 e Vであった。 その結果、 いずれも有機 E L用 陽極として好ましい性質を有している。
以上述べたように、 本発明によれば、 抵抗値を低く抑えたまま、 ガラス基板や シリコンウェハとの密着強度が向上した配線材料が得られる。 その結果、 TFT 一 LCDや有機 E L装置その他の電子装置に応用した場合にも、 剥離が生じるこ とがなく、 かつ、 低抵抗であるため、 素子の特性を向上させることが可能である また、 本発明によれば、 上記のような A g合金又は C u合金をスパッタリング により成膜し、 金属電極を構成する工程を採用することにより、 製造工程を簡略 化でき、 T FTアレイを効率よく生産可能である。 その結果、 T FT— LCDや TFT駆動有機 E Lを低コス トで供給可能である。 特に、 本発明のような組成を 採用することにより、 スパッタリング工程における以上放電の可能性を小さく抑 えることができ、 効率のよい生産を実行することができる。

Claims

請 求 の 範 囲
1. Ag、 Z rを必須成分とし、 さらに、 Au、 N i、 C o、 または A 1からな る群から選択される 1種または 2種以上の金属を含有する A g合金からなる配線 材料。
2. 請求の範囲第 1項記載の前記 A g合金において、 A gの組成比率が 6 0〜 9 9 w t %であり、 かつ、 Z rの組成比率が 1〜 5 w t %であることを特徴とする 請求の範囲第 1項記載の配線材料。
3. 請求の範囲第 1項記載の前記 A g合金において、 A gの組成比率が 60〜 9 9w t %であり、
Z rの組成比率が：！〜 5 w t %であり、
A uの組成比率が 0〜 20 w t。/。であり、
N iの組成比率が 0〜 20 w t %であり、
C oの組成比率が 0〜 20 w t %であり、
かつ、 A 1の組成比率が 0〜39 w t%であることを特徴とする請求の範囲 1 記載の配線材料。
4. R e、 Ru、 P d、 I rからなる群から選択される 1種または 2種以上の金 属を 0〜1 w t %の範囲で含有する請求の範囲第 1項〜第 3項のいずれか 1項に 記載の配線材料。
5. 比抵抗が 4 μ Ω · c m以下であることを特徴とする請求の範囲第 1項〜第 4 項のいずれか 1項に記載の A g合金からなる配線材料
6. 基板と、
請求の範囲第 1項〜第 4項のいずれかに記載の配線材料からなる配線と、 を具備してなる配線基板。
7. 前記基板がガラス基板、 または、 シリ コン基板であることを特徴とする請求 の範囲第 6項記載の配線基板。
8. 前記配線と、 前記基板との密着強度をスクラッチ試験法により測定した値が 3ニュートン以上であることを特徴とする請求の範囲第 6項または第 7項記載の 配線基板。
9. 前記配線が、 前記配線基板上に形成された薄膜トランジスタのゲ一ト配線及 びゲート電極であることを特徴とする請求の範囲第 6項〜第 8項のいずれか 1項 に記載の半導体素子配線基板。
1 0. 前記配線が、 前記配線基板上に形成された薄膜トランジスタのソース配線 及びドレイン配線並びにソース電極及びドレイン電極であることを特徴とする請 求の範囲第 6項〜第 8項のいずれか 1項に記載の半導体素子配線基板。
1 1. 前記基板は、 少なくとも表面が絶縁性であり、
前記配線上に金属酸化物導電膜層が形成されていることを特徴とする請求の範 囲第 6項〜第 1 0項のいずれかに記載の配線基板。
1 2. 前記配線と前記金属酸化物導電層膜とが、 2層構造の積層配線を構成して いることを特徴とする請求の範囲第 1 1項記載の配線基板。
1 3. 前記金属酸化物導電膜が酸化インジウム及び酸化亜鉛の非晶質透明導電膜 からなり、 この非晶質透明導電膜の原子構成が I n/ ( I n + Z n) = 0. 8〜 0. 9 5の関係を満たすことを特徴とする請求の範囲第 1 1項または第 1 2項に 記載の配線基板。
14. 前記非晶質透明導電膜の仕事関数が 5. 4 e V以上であることを特徴とす る請求の範囲第 1 1項〜第 1 3項のいずれか 1項に記載の配線基板。
1 5. Auおよび/または C oと、 C uとからなる C u合金であって、
C uの組成比率が 80〜 9 9. 5w t %であり、
A uの組成比率と C oの組成比率の和が 0. 5〜 20 w t %であることを特徴 とする C u合金からなる配線材料。
1 6. Auの組成比率が 0〜1 0 w t%であることを特徴とする請求の範囲第 1
5項記載の配線材料。
1 7. C oの組成比率が 0 1 Ow t %であることを特徴とする請求の範囲第 1 5項記載の配線材料。
1 8. 比抵抗が 4 μ Ω · c m以下であることを特徴とする請求の範囲第 1 5項か ら第 1 7項のいずれか 1項に記載の C u合金からなる配線材料。
1 9. 請求の範囲第 1 5項から第 1 8項のいずれか 1項に記載の配線材料からな る配線、 金属酸化物導電膜、 及び、 基板からなる配線基板。
2 0. 前記配線と前記金属酸化物導電層膜とが、 2層構造の積層配線を構成して いることを特徴とする請求の範囲第 1 9項記載の配線基板。
2 1. 前記金属酸化物導電膜が、 R u、 P d、 R e、 I rからなる群より選ばれ た 1種又は 2種以上の金属を 0. 0 5原子％〜 5原子％含むことを特徴とする請 求の範囲第 1 9項又は請求の範囲第 2 0項に記載の配線基板。
2 2. 前記金属酸化物導電膜が 酸化インジウムと酸化亜鉛からなる非晶質透明 導電膜であり、 この非晶質透明導電膜の原子構成が I n/ ( I n + Z n) = 0. 8 O〜0. 9 5であることを特徴とする請求の範囲第 1 9項から第 2 1項のいず れか 1項に記載の配線基板。
2 3. 表面が絶縁性である基板からなることを特徴とする請求の範囲第 1 9項か ら第 2 2項のいずれか 1項に記載の配線基板。
2 4. 基板と、
前記基板上に設けられた配線であって、 請求の範囲第 1 5項〜第 1 8項のいず れかに記載の配線材料からなる配線と、
薄膜トランジスタと、
を具備してなる配線基板。
PCT/JP2003/004690 2002-05-17 2003-04-14 Wiring material and wiring board using the same WO2003098641A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2004-7018512A KR20050014822A (ko) 2002-05-17 2003-04-14 배선 재료 및 이를 이용한 배선 기판
EP03752892A EP1507267B1 (en) 2002-05-17 2003-04-14 Wiring material and wiring board using the same
DE60324553T DE60324553D1 (ja) 2002-05-17 2003-04-14
US10/513,324 US20050127364A1 (en) 2002-05-17 2003-04-14 Wiring material and wiring board using the same
US11/758,279 US20070228575A1 (en) 2002-05-17 2007-06-05 Wiring material and wiring board using the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002-143318 2002-05-17
JP2002143312A JP4738705B2 (ja) 2002-05-17 2002-05-17 配線材料及びそれを用いた配線基板
JP2002143318A JP2003342653A (ja) 2002-05-17 2002-05-17 配線材料及びそれを用いた配線基板
JP2002-143312 2002-05-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/758,279 Continuation US20070228575A1 (en) 2002-05-17 2007-06-05 Wiring material and wiring board using the same

Publications (1)

Publication Number Publication Date
WO2003098641A1 true WO2003098641A1 (en) 2003-11-27

Family

ID=29552300

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/004690 WO2003098641A1 (en) 2002-05-17 2003-04-14 Wiring material and wiring board using the same

Country Status (8)

Country Link
US (2) US20050127364A1 (ja)
EP (2) EP2161726A1 (ja)
KR (1) KR20050014822A (ja)
CN (1) CN100365737C (ja)
DE (1) DE60324553D1 (ja)
SG (1) SG152056A1 (ja)
TW (2) TW200406789A (ja)
WO (1) WO2003098641A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867108B2 (en) * 2001-04-13 2005-03-15 Samsung Electronics Co., Ltd. Wiring line assembly and method for manufacturing the same, and thin film transistor array substrate having the wiring line assembly and method for manufacturing the same
EP1655773A2 (en) * 2004-11-03 2006-05-10 Samsung Electronics Co., Ltd. Etchant for conductive materials and method of manufacturing a thin film transistor array panel using the same
CN1697575B (zh) * 2004-05-11 2010-05-05 三星移动显示器株式会社 有机发光显示装置及其制造方法
JP2017199930A (ja) * 2012-10-05 2017-11-02 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． エッチング組成物及びこれを適用した表示基板の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG152056A1 (en) * 2002-05-17 2009-05-29 Idemitsu Kousan Co Ltd Wiring material and wiring board using the same
KR100959460B1 (ko) * 2007-11-16 2010-05-25 주식회사 동부하이텍 투명 박막 트랜지스터 및 투명 박막 트랜지스터의 제조방법
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
WO2010053060A1 (en) 2008-11-07 2010-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI396314B (zh) * 2009-07-27 2013-05-11 Au Optronics Corp 畫素結構、有機電激發光顯示單元及其製造方法
JP5776630B2 (ja) * 2012-06-01 2015-09-09 日立金属株式会社 銅系材料及びその製造方法
JP5742859B2 (ja) * 2013-01-30 2015-07-01 日立金属株式会社 高速伝送ケーブル用導体、及びその製造方法、並びに高速伝送ケーブル
US9909196B2 (en) 2013-03-01 2018-03-06 Jx Nippon Mining & Metals Corporation High-purity copper-cobalt alloy sputtering target
JP6172573B2 (ja) * 2013-11-29 2017-08-02 日立金属株式会社 はんだ接合材料とその製造方法、及びはんだ接合用部材、並びに太陽電池モジュール
JP6287126B2 (ja) * 2013-11-29 2018-03-07 日立金属株式会社 プリント配線板及びその製造方法
JP6123655B2 (ja) * 2013-11-29 2017-05-10 日立金属株式会社 銅箔及びその製造方法
KR102040450B1 (ko) * 2016-04-28 2019-11-04 닛데쓰마이크로메탈가부시키가이샤 반도체 장치용 본딩 와이어

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5249916A (en) * 1975-10-18 1977-04-21 Mitsubishi Marorii Yakin Kogyo Kk Material for electric contact consisting of ag-metal oxides
JPS55154541A (en) * 1979-05-22 1980-12-02 Furukawa Electric Co Ltd:The High-tensile electrically-conductive copper alloy having low softening temperature
JPS58133339A (ja) * 1982-01-31 1983-08-09 Matsushita Electric Works Ltd 電気接点材料
JPS6026625A (ja) * 1983-07-22 1985-02-09 Tanaka Kikinzoku Kogyo Kk 摺動接点材料
JPS6137937A (ja) * 1984-07-30 1986-02-22 Nippon Gakki Seizo Kk 接点材料
JPS61130449A (ja) * 1984-11-29 1986-06-18 Tanaka Kikinzoku Kogyo Kk すり接点材料
JPH1197609A (ja) * 1997-09-17 1999-04-09 Dowa Mining Co Ltd 酸化膜密着性に優れたリードフレーム用銅合金及びその製造方法
JP2001102592A (ja) * 1999-09-30 2001-04-13 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法
JP2001192752A (ja) * 1999-07-12 2001-07-17 Sony Corp 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
JP2001196371A (ja) * 2000-01-12 2001-07-19 Furontekku:Kk 銅配線基板及びその製造方法並びに液晶表示装置
JP2001342560A (ja) * 2000-05-31 2001-12-14 Toshiba Corp スパッタリングターゲット

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772174A (en) * 1971-04-21 1973-11-13 Nasa Deposition of alloy films
JPS5544553A (en) * 1978-09-25 1980-03-28 Furukawa Electric Co Ltd:The Copper alloy for wiring connection
JPS5910988A (ja) * 1982-07-12 1984-01-20 ホシデン株式会社 カラ−液晶表示器
JPS6250425A (ja) * 1985-08-29 1987-03-05 Furukawa Electric Co Ltd:The 電子機器用銅合金
KR950004935B1 (ko) * 1986-09-30 1995-05-16 후루까와 덴끼 고교 가부시끼가이샤 전자 기기용 구리 합금
JPH0250432A (ja) * 1988-08-12 1990-02-20 Toshiba Corp 半導体装置
JPH0778266B2 (ja) * 1988-10-17 1995-08-23 同和鉱業株式会社 高強度高導電性銅基合金
JP2979880B2 (ja) * 1993-02-16 1999-11-15 日立電線株式会社 複合リードフレームおよびその製造方法
US5422621A (en) * 1993-10-29 1995-06-06 International Business Machines Corporation Oriented granular giant magnetoresistance sensor
US5659201A (en) * 1995-06-05 1997-08-19 Advanced Micro Devices, Inc. High conductivity interconnection line
JPH0943628A (ja) * 1995-08-01 1997-02-14 Toshiba Corp 液晶表示装置
US5849424A (en) * 1996-05-15 1998-12-15 Dowa Mining Co., Ltd. Hard coated copper alloys, process for production thereof and connector terminals made therefrom
US6320213B1 (en) * 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
JP3234814B2 (ja) * 1998-06-30 2001-12-04 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
TW523870B (en) * 2000-11-02 2003-03-11 Ebara Corp Method for forming interconnects and semiconductor device
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
US20030227250A1 (en) * 2002-05-08 2003-12-11 Han Nee Silver alloy thin film reflector and transparent electrical conductor
SG152056A1 (en) * 2002-05-17 2009-05-29 Idemitsu Kousan Co Ltd Wiring material and wiring board using the same
JP3754011B2 (ja) * 2002-09-04 2006-03-08 デプト株式会社 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
TW200422258A (en) * 2003-02-26 2004-11-01 Sumitomo Chemical Co Method for producing α-alumina powder

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5249916A (en) * 1975-10-18 1977-04-21 Mitsubishi Marorii Yakin Kogyo Kk Material for electric contact consisting of ag-metal oxides
JPS55154541A (en) * 1979-05-22 1980-12-02 Furukawa Electric Co Ltd:The High-tensile electrically-conductive copper alloy having low softening temperature
JPS58133339A (ja) * 1982-01-31 1983-08-09 Matsushita Electric Works Ltd 電気接点材料
JPS6026625A (ja) * 1983-07-22 1985-02-09 Tanaka Kikinzoku Kogyo Kk 摺動接点材料
JPS6137937A (ja) * 1984-07-30 1986-02-22 Nippon Gakki Seizo Kk 接点材料
JPS61130449A (ja) * 1984-11-29 1986-06-18 Tanaka Kikinzoku Kogyo Kk すり接点材料
JPH1197609A (ja) * 1997-09-17 1999-04-09 Dowa Mining Co Ltd 酸化膜密着性に優れたリードフレーム用銅合金及びその製造方法
JP2001192752A (ja) * 1999-07-12 2001-07-17 Sony Corp 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
JP2001102592A (ja) * 1999-09-30 2001-04-13 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法
JP2001196371A (ja) * 2000-01-12 2001-07-19 Furontekku:Kk 銅配線基板及びその製造方法並びに液晶表示装置
JP2001342560A (ja) * 2000-05-31 2001-12-14 Toshiba Corp スパッタリングターゲット

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1507267A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867108B2 (en) * 2001-04-13 2005-03-15 Samsung Electronics Co., Ltd. Wiring line assembly and method for manufacturing the same, and thin film transistor array substrate having the wiring line assembly and method for manufacturing the same
US7276731B2 (en) 2001-04-13 2007-10-02 Samsung Electronics Co., Ltd. Wiring line assembly and method for manufacturing the same, and thin film transistor array substrate having the wiring line assembly and method for manufacturing the same
CN1697575B (zh) * 2004-05-11 2010-05-05 三星移动显示器株式会社 有机发光显示装置及其制造方法
EP1655773A2 (en) * 2004-11-03 2006-05-10 Samsung Electronics Co., Ltd. Etchant for conductive materials and method of manufacturing a thin film transistor array panel using the same
EP1655773A3 (en) * 2004-11-03 2015-04-15 Samsung Display Co., Ltd. Etchant for conductive materials and method of manufacturing a thin film transistor array panel using the same
JP2017199930A (ja) * 2012-10-05 2017-11-02 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． エッチング組成物及びこれを適用した表示基板の製造方法

Also Published As

Publication number Publication date
CN100365737C (zh) 2008-01-30
TW201009849A (en) 2010-03-01
EP1507267B1 (en) 2008-11-05
DE60324553D1 (ja) 2008-12-18
SG152056A1 (en) 2009-05-29
KR20050014822A (ko) 2005-02-07
CN1653557A (zh) 2005-08-10
TW200406789A (en) 2004-05-01
EP1507267A1 (en) 2005-02-16
EP2161726A1 (en) 2010-03-10
EP1507267A4 (en) 2006-02-08
US20050127364A1 (en) 2005-06-16
US20070228575A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
US20070228575A1 (en) Wiring material and wiring board using the same
TWI394850B (zh) A display device using a Cu alloy film and a Cu alloy sputtering target
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
US6723281B1 (en) Metal material for electronic parts, electronic parts, electronic apparatuses, and method of processing metal materials
EP1559801B1 (en) Metallic material for electronic part, electronic part, electronic equipment, method of working metallic material, process for producing electronic part and electronic optical part
JP4496518B2 (ja) 薄膜配線
US6900461B2 (en) Conductive thin film for semiconductor device, semiconductor device, and method of manufacturing the same
WO2008069214A1 (ja) Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
WO2007063991A1 (ja) 薄膜トランジスタ基板および表示デバイス
US20110014788A1 (en) Display panel structure and manufacture method thereof
TW200938660A (en) Etching solution composition
KR20070001169A (ko) 반투명ㆍ반사 전극 기판, 그의 제조 방법, 및 이러한반투과ㆍ반반사 전극 기판을 이용한 액정 표시 장치
KR20090027576A (ko) 반도체 디바이스, 표시장치 및 반도체 디바이스의 제조방법
KR20040016908A (ko) Ｔｆｔ 기판, 그것을 사용한 액정 표시장치 및 그 제조 방법
JP2003342653A (ja) 配線材料及びそれを用いた配線基板
CN101807572A (zh) 刻蚀液、主动组件阵列基板及其制作方法
JP4738705B2 (ja) 配線材料及びそれを用いた配線基板
JP5416470B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
WO2010082638A1 (ja) Ｃｕ合金膜および表示デバイス
CN110359049A (zh) 含银薄膜蚀刻液组合物、利用其制造的显示装置用阵列基板及其制造方法
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Ｃｕ 합금막
JP2010258347A (ja) 表示装置およびこれに用いるＣｕ合金膜
JPH0456136A (ja) 配線用薄膜形成法
JP2010165955A (ja) Ｃｕ合金膜および表示デバイス

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10513324

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003752892

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20038110857

Country of ref document: CN

Ref document number: 1020047018512

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020047018512

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003752892

Country of ref document: EP