KR20040016908A - Tft 기판, 그것을 사용한 액정 표시장치 및 그 제조 방법 - Google Patents

Tft 기판, 그것을 사용한 액정 표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20040016908A
KR20040016908A KR10-2003-7017295A KR20037017295A KR20040016908A KR 20040016908 A KR20040016908 A KR 20040016908A KR 20037017295 A KR20037017295 A KR 20037017295A KR 20040016908 A KR20040016908 A KR 20040016908A
Authority
KR
South Korea
Prior art keywords
film
metal
tft substrate
thin film
buffer layer
Prior art date
Application number
KR10-2003-7017295A
Other languages
English (en)
Inventor
이노우에가즈요시
마츠자키시게오
Original Assignee
이데미쓰 고산 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데미쓰 고산 가부시키가이샤 filed Critical 이데미쓰 고산 가부시키가이샤
Publication of KR20040016908A publication Critical patent/KR20040016908A/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78663Amorphous silicon transistors
    • H01L29/78669Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

기판(2)상에 게이트 전극(4), 게이트 절연막(6), α-Si:H(i)막(8), 채널 보호층(10), α-Si:H(n)막(12), 금속 알루미늄을 주성분으로 하는 소스·드레인 전극(14, l5), 소스·드레인 절연막(l6), 금속 박막 버퍼층(18) 및 투명 전극(20)을 구비하는 α-Si TFT 기판(1). 소스·드레인 전극(14, 15)상에, 금속 버퍼막(18)과 투명 도전막(20)을 성막하고 이들을 동시에 에칭하여 금속 박막 버퍼층(18)과 투명 전극(20)을 형성한다. 스루홀(22)에서 소스·드레인 전극(15)은 금속 버퍼막(18)에 의해 직접 투명 도전막(20)과 접촉하지 않기 때문에 전극(15) 중의 알루미늄이 산화되지 않아 접촉 저항이 높아지지 않는다. 이에 따라, 안정적으로 작동하는 TFT 기판과 액정 표시장치 및 그 효율적인 제조 방법을 제공할 수 있다.

Description

TFT 기판, 그것을 사용한 액정 표시장치 및 그 제조 방법{TFT SUBSTRATE, LIQUID CRYSTAL DISPLAY USING THE SAME, AND ITS MANUFACTURING METHOD}
액정 디스플레이(LCD) 및 유기 EL 디스플레이 등의 평판 디스플레이는 표시 성능이나 에너지 절약 등의 점에서, 휴대 전화, PDA, 휴대용 PC, 랩탑 컴퓨터 및 텔레비전 등의 표시기로서 주류를 차지하고 있다. 이들 장치에는 구동용 스위칭 소자로서 TFT 기판 등이 사용되고 있다. TFT 기판에 있어서, 저저항의 전극·배선 재료로서는 알루미늄 합금이 주류를 차지하고 있다. 또한 투명 전극의 재료로서는 인듐·주석 산화물(ITO)이나 인듐·아연 산화물(IZO) 등이 주로 사용되고 있다.
그러나 알루미늄 합금으로 이루어지는 전극상에 층간 절연막의 스루홀(through hole)을 통해 투명 전극을 직접 형성한 경우, 알루미늄의 산화가 일어나 전극과 투명 전극과의 사이에서 접촉 저항이 발생하기 때문에 이러한 재료로 제조된 TFT 기판을 포함하는 액정 표시장치는 정상적으로 작동하지 않는다는 것이 알려져 있다.
이 문제를 해결하기 위해서 알루미늄 합금으로 이루어지는 전극을 Mo, Ti, Cr 등의 금속으로 협지한 3층 구조로 하여 알루미늄 합금이 투명 전극과 직접 접촉하는 것을 방지함으로써 접촉 저항의 증가를 억제하는 것이 일반적으로 실시되고 있다.
그러나 알루미늄 합금을 Mo, Ti, Cr 등의 금속을 사용하여 3층 구조로 하기 위해서는 금속을 3회 성막해야 하고, 이에 따라 에칭 조작도 3회 실시해야 하기 때문에 이러한 방법은 TFT 기판의 제조 공정이 복잡해진다는 과제가 있었다.
본 발명은 안정적으로 작동하는 TFT 기판과 액정 표시장치 및 그 효율적인 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은 예의 연구한 결과, 소스·드레인 전극과 투명 전극과의 사이에 금속 박막 버퍼층을 마련하고, 이들이 직접 접촉하는 것을 방지함으로써 상기 목적을 달성할 수 있다는 것을 발견했다.
발명의 요약
본 발명에 따르면, 소스·드레인 전극과 투명 전극 사이에 절연층이 개재하고, 절연층에 형성된 스루홀에 의해 소스·드레인 전극과 투명 전극이 전기적으로 접속되어 있는 TFT 기판에 있어서, 소스·드레인 전극이 금속 알루미늄을 주성분으로 하고, 스루홀에서 소스·드레인 전극과 투명 전극 사이에 금속 박막 버퍼층을 갖는 TFT 기판이 제공된다.
소스·드레인 전극과 투명 전극 사이에 금속 박막 버퍼층을 마련함으로써 전극간의 접촉 저항의 증가를 방지할 수 있기 때문에 안정적으로 작동할 수 있다.
또한, 본 발명의 TFT 기판의 구체적 구조의 일례에서는 기판상에 게이트 전극(게이트 배선), 게이트절연막, 제 1 실리콘층, 채널 보호층, 제 2 실리콘층, 소스·드레인 전극, 층간 절연막, 금속 박막 버퍼층, 투명 전극이 배치된다. 이 경우, 층간 절연막의 스루홀을 통해 소스·드레인 전극 및 투명 전극이 전기적으로 접속된다. 또한, 채널 보호층이 없는 타입도 알려져 있다.
또한 본 발명의 TFT 기판에 있어서, 금속 박막 버퍼층이 투명 전극과 동일한 에칭제로 에칭 가능한 물질로 이루어지는 것이 바람직하다.
금속 박막 버퍼층에 투명 전극과 동일한 에칭제를 사용할 수 있기 때문에 에칭 공정을 간략하게 할 수 있다.
또한 상기 금속 박막 버퍼층은 알루미늄보다 산화되기 쉬운 금속을 주성분으로 하는 것이 바람직하다.
알루미늄보다 산화되기 쉬운 금속을 사용하면 알루미늄의 산화가 보다 억제되어 알루미늄과 투명 전극간의 도전성이 양호해진다.
또한 알루미늄 스퍼터링 후에 알루미늄 표면에 생성된 산화 알루미늄이 환원되기 때문에 산화되기 어려운 금속을 사용한 경우보다도 접촉 저항이 내려가는 경우가 있다.
또한 상기 금속은, 산화되었을 때에 도전성을 나타내는 금속이 바람직하고, 투명성을 나타내는 금속이 보다 바람직하다.
금속 산화물이 도전성이면, 소스·드레인 전극과 투명 전극 사이의 접촉 저항을 보다 작게 할 수 있다. 또한 투명성이면, 금속 박막 버퍼층 전체의 투명성이 양호해져 화소 부분의 투명성도 향상된다.
또한 본 발명의 TFT 기판에 있어서, 금속 박막 버퍼층이 Ag, Au, Pt, Rh, Pd, Cr, In, Ga, Zn, Mo, Ti 및 Sn에서 선택된 1종 이상의 금속 또는 합금으로 이루어지는 것이 바람직하다.
이러한 금속 또는 합금은 성막성이 우수하다. 또한 수득된 박막의 안정성도 우수하다.
또한 본 발명의 TFT 기판에 있어서, 금속 박막 버퍼층이 Cr, In, Ga, Zn, Mo, Ti 및 Sn에서 선택된 1종 이상의 금속 또는 합금으로 이루어지는 것이 바람직하다.
이러한 금속 또는 합금은 산화되었을 때의 산화물의 도전성이 우수하기 때문이다.
또한 본 발명의 TFT 기판에 있어서 금속 박막 버퍼층이 In, Ga, Zn 및 Sn에서 선택된 1종 이상의 금속 또는 합금으로 이루어지는 것이 바람직하다.
이러한 금속 또는 합금은 알루미늄 보다 산화되기 쉽고, 그 산화물이 투명성이나 도전성이 우수하기 때문이다.
또한 본 발명의 TFT 기판에 있어서 금속 박막 버퍼층의 막 두께를 30 내지 300Å로 하는 것이 바람직하다.
전극간에서의 접촉 저항의 증가를 방지하고 금속 박막 버퍼층의 투명성을 도모한다는 점에서 막 두께를 이러한 범위로 하는 것이 바람직하다.
본 발명의 별도의 형태는 상기 TFT 기판을 포함하는 액정 표시장치이다. 이 액정 표시장치는 이러한 TFT 기판을 사용함으로써 성능이 열화되지 않으면서 안정적으로 작동할 수 있다.
본 발명의 별도의 형태는 소스·드레인 전극상에 절연막을 형성하고, 절연막에 스루홀을 형성하여 절연막 및 상기 스루홀상에 금속 버퍼막과 투명 도전막을 성막하고, 금속 버퍼막과 투명 도전막을 동시에 에칭하여 금속 박막 버퍼층과 투명 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 TFT 기판의 제조 방법이다.
금속 버퍼막을 성막함으로써 소스·드레인 전극을 다층 구조로 할 필요가 없어지고, 또한 금속 버퍼막 및 투명 도전막을 동일한 에칭제로 에칭할 수 있기 때문에, 에칭을 반복해서 실시할 필요도 없어져 TFT 기판을 효율적으로 제조할 수 있다. 또한 재료 사용량이 저감되어 보다 저렴하게 TFT 기판을 제조할 수 있다.
본 발명은 TFT 기판, 그것을 사용한 액정 표시장치 및 그 제조 방법에 관한 것이다.
도 1은 본 발명의 TFT 기판의 일 실시 양태인 α-Si TFT 기판의 단면도이다.
이하, 본 발명의 TFT 기판, 그것을 사용한 액정 표시장치 및 그 제조 방법에 관해서 설명한다.
1.TFT 기판 및 액정 표시장치
(1)소스·드레인 전극
소스·드레인 전극의 재료는 금속 알루미늄이 주성분이면 특별히 제한되지 않는다. 금속 알루미늄 이외의 성분 및 그 양도 특별히 한정되지 않는다. 금속 알루미늄 이외의 성분으로서는 예컨대, Nd, Pt, Pd, Zn, Ni 등의 금속을 들 수 있다.
(2)금속 박막 버퍼층
금속 박막 버퍼층은 소스·드레인 전극과 투명 전극 사이에 마련되고, 이들 전극간의 접촉 저항의 증가를 방지한다.
금속 박막 버퍼층은 도전성이며, 산화되기 쉬울 수도 어려울 수도 있다. 산화되기 쉬운 경우는 산화물이 도전성을 갖는 것이 바람직하고, 투명한 것이 보다 바람직하다.
금속 박막 버퍼층의 재료는 전극간의 접촉 저항의 증가를 방지할 수 있으면 특별히 제한되지 않는다. 이러한 예로서, Ag, Au, Pt, Rh, Pd 및 Cr에서 선택된 1종 이상의 금속 또는 합금을 들 수 있다.
또한 이들 금속 또는 합금은 투명 전극과 동일한 에칭제로 에칭 가능한 것이 바람직하다. 또한 알루미늄보다 산화되기 쉬운 것이 바람직하고, 그 금속 산화물이 투명성 및 도전성을 갖는 것이 보다 바람직하다.
상기 에칭제로서는 특별히 한정되지 않지만, 예컨대, 옥살산 수용액, 질산-아세트산-인산계 수용액, 염산 수용액, 브롬화 수소 수용액, 염화철·염산 수용액, 왕수(王水) 등을 들 수 있다.
또한 동시 에칭 가능한 재료로서는 예컨대, Ag, Au, Pt, Rh, Pd, Cr, In, Ga, Zn, Mo, Ti, 및 Sn에서 선택된 1종 이상의 금속 또는 합금을 들 수 있다.
또한 알루미늄보다 산화되기 쉽고 그 산화물이 투명성 및 도전성을 갖는 재료로서는 예컨대, Cr, In, Ga, Zn, Mo, Ti 및 Sn에서 선택된 1종 이상의 금속 또는 합금을 들 수 있다.
금속 박막 버퍼층의 막 두께는 30 내지 300Å인 것이 바람직하다. 그 이유는 막 두께가 30Å 미만이 되면 박막이 너무 얇아서 금속 박막 버퍼층의 효과가 발휘되지 않는 경우가 있기 때문이다. 한편, 막 두께가 300Å를 초과하면 투명성이 떨어지는 경우가 있기 때문이다.
또한, 금속 박막 버퍼층의 재료에 산화되기 쉬운 금속을 사용하는 경우는 투명성이 양호해지기 때문에 막 두께를 두껍게 할 수 있다.
또한 산화되기 어려운 금속을 사용하는 경우는 그 막 두께를 30 내지 100Å로 한다. 그 이유는 막 두께가 30Å 이하가 되면, 박막이 지나치게 얇아서 소스·드레인 전극 중의 알루미늄이 산화되어 투명 전극과의 접촉 저항이 높아지는 경우가 있기 때문이다. 한편, 막 두께가 100Å 이상이 되면, 광선 투과율이 저하되는 경우가 있기 때문이다.
또한 금속 박막 버퍼층의 재료에 산화물이 투명성이고 도전성인 금속을 사용하는 경우는 그 막 두께를 30 내지 300Å로 하는 것이 바람직하다. 그 이유는 막 두께가 30Å 이하가 되면 박막이 너무 얇아서 접촉 저항의 증가를 방지하는 효과가 발휘되지 않는 경우가 있기 때문이다. 한편, 막 두께가 300Å 이상이 되면, 산화정도가 낮아서 투명성이 저하되는 경우가 있기 때문이다.
(3)투명 전극
투명 전극의 재료로서는 예컨대, 인듐·주석 산화물(ITO) 및 인듐·아연 산화물(IZO) 등의 산화물을 들 수 있다.
(4)기타
본 발명의 TFT 기판은 기판이나 게이트 전극 등의 상기 이외의 구성 부분은 특별히 한정되지 않고, 통상 사용되는 구성 및 재료를 사용할 수 있다.
또한 액정 표시장치에 관해서도 상기 TFT 기판 이외의 구성 부분은 특별히 한정되지 않고, 통상 사용되는 구성 및 재료를 사용할 수 있다.
2.TFT 기판의 제조 방법
본 발명의 TFT 기판의 제조 방법에 있어서, 금속 버퍼막과 투명 도전막을 동일한 에칭제를 사용하여 동시에 에칭하여 금속 박막 버퍼층과 투명 전극을 형성한다.
이와 같이 동시에 에칭하기 때문에, 에칭 공정의 회수를 적게 할 수 있어서 재료의 사용량을 억제할 수 있다.
또한 금속 박막 버퍼층 및 투명 전극을 포함하는 TFT 기판의 각 성분의 형성 공정은 특별히 제한되지 않는다. 예컨대, 각 성분의 성막 방법으로서는 진공 증착법 또는 스퍼터링법 등을 쓸 수 있다. 또한 이 경우, 진공 증착이나 스퍼터링의 방법 및 장치는 특별히 제한되지 않는다. 진공 증착법의 예로서는 전자 빔 법, 이온 플레이팅법, 저항 가열법 등을 들 수 있다. 또한 스퍼터링법의 예로서는 고주파 스퍼터링법, DC 스퍼터링법, RF 스퍼터링법, DC 마그네트론 스퍼터링법, RF 마그네트론 스퍼터링법, ECR 플라즈마 스퍼터링법, 이온 빔 스퍼터링법 등을 들 수 있다.
또한 이들 방법으로 성막한 금속 박막을 원하는 전극 형상으로 패터닝하는 수단 및 스루홀의 형성 수단은 특별히 제한되지 않고, 통상의 포토리소그라피법 등을 사용하여 실시할 수 있다.
이하, 실시예에 의해 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이 실시예에 한정되지 않는다.
실시예 1
도 1을 사용하여 본 발명의 일 실시예를 설명한다.
도 1은 본 발명의 TFT 기판의 일 실시 양태인 α-Si TFT 기판의 단면도이다.
투광성의 유리 기판(2) 상에 Nd를 1at% 함유하는 금속 Al(저항율: 5μΩ·cm)을 고주파 스퍼터링법에 의해 막 두께 1,500Å으로 퇴적했다. 이 층을 질산-아세트산-인산계 수용액을 에칭액으로서 사용한 포토 에칭법에 의해 원하는 형상의 게이트 전극(4) 및 게이트 배선(도시하지 않음)을 형성했다.
다음으로 방전 가스로서 SiH4-NH3-N2계 가스를 사용하여 제 1 질화 실리콘(SiNx)막으로 이루어지는 게이트 절연막(6)을 막 두께 3,000Å으로 퇴적했다.
다음으로 방전 가스로서 SiH4-N2계 혼합 가스를 사용하여 α-Si:H(i)막(제 1 실리콘층)(8)을 막 두께 3,500Å으로 퇴적했다.
또한 그 위에, 방전 가스로서 SiH4-NH3-N2계 가스를 사용하여 제 2 질화 실리콘(SiNx)막을 막 두께 700Å으로 퇴적했다. 이 제 2 SiNx막에서, CF4가스를 사용한 건식(dry) 에칭에 의해 원하는 채널 보호층(10)을 형성했다.
다음으로 α-Si:H(n)막(제 2 실리콘층)(12)을, SiH4-H2-PH3계의 혼합 가스를 사용하여 막 두께 1,000Å으로 퇴적했다.
또한, 게이트 절연막(6), α-Si:H(i)막(8), 채널 보호층(10) 및 α-Si:H(n)막(12)은 글로우 방전 CVD법으로 퇴적했다.
다음으로 이 위에 Nd를 1at% 함유하는 Al(저항율: 5μΩ·cm)을 진공 증착법 또는 스퍼터링법에 의해 막 두께 0.3μm로 퇴적했다. 이 Al층을 질산-아세트산-인산 수용액계 에칭액을 사용하여 포토에칭법으로 원하는 소스·드레인 전극(14, 15) 및 소스·드레인 배선(도시하지 않음)의 패턴으로 했다.
또한 α-Si:H막을 CF4가스를 사용한 건식 에칭 및 하이드라진(NH2NH2·H2O) 수용액을 사용한 습식(wet) 에칭을 병용함으로써 α-Si:H(i)막(8)의 패턴 및 α-Si:H(n)막(12)의 패턴을 원하는 패턴으로 했다. 이 위에, 글로우 방전 CVD법에 의해 제 3 질화 실리콘(SiNx)막인 소스·드레인 절연막(층간 절연막)(16)을 막 두께3,000Å으로 퇴적했다. 이 때, 방전 가스로서 제 3 SiNx막에는 SiH4-NH3-N2계 가스를 사용했다.
또한 CF4가스를 사용한 건식 에칭법을 사용한 포토 에칭법에 의해, 게이트 전극의 취출구(24), 소스 전극의 취출구(도시하지 않음), 소스·드레인 전극(15)과 투명 전극(화소 전극)(20)과의 전기적 접촉점으로서의 원하는 스루홀(22)을 형성했다.
그 후, 소스·드레인 절연막(16)의 전면에 금속 버퍼막으로서 금속 In을 진공 증착법 또는 스퍼터링법을 사용하여 막 두께 100Å에서 성막했다. 그리고 그 위에 산화인듐과 산화아연을 주성분으로 하는 비정질 투명 도전막을 스퍼터링법으로 퇴적했다. 스퍼터링 타겟으로서 In과 Zn의 원자비 [In/(I+ Zn)]을 0.83으로 조정한 In2O3-ZnO 소결체를 플래너 마그네트론형의 캐소드에 설치하여 사용하고, 방전 가스로서 순아르곤 또는 1Vol% 정도의 미량의 산소 가스를 혼입시킨 아르곤 기체를 사용하여 투명 도전막을 막 두께 1,000Å로 퇴적했다.
이 In2O3-ZnO막은 엑스레이 회절법으로 분석하면 피크는 관찰되지 않고 비정질이었다. 금속 버퍼막 및 투명 도전막의 박막을 옥살산 3.4wt%의 수용액을 사용하여 포토 에칭법에 의해 원하는 금속 박막 버퍼층(18), 투명 전극(20) 및 취출 전극에 패터닝하고, 추가로 차광막 패턴을 형성하여 α-SiTFT 기판(1)을 완성시켰다.
이 기판을 사용하여 TFT-LCD 방식 평면 디스플레이를 제조한 후, 비디오 신호를 입력하고 표시 성능을 확인한 결과, 표시 성능은 양호했다.
실시예 2
실시예 1의 금속 박막 버퍼층(18)을 막 두께 100Å의 금속 In에서 막 두께 50Å의 금속 Ag으로 하고, 금속 박막 버퍼층(18) 및 투명 전극(20)의 에칭제를 옥살산 3.4wt%의 수용액에서 질산-아세트산-인산계 수용액으로 바꾼 점 이외는 실시예 1과 동일하게 하여 TFT-LCD 방식 평면 디스플레이를 제조했다. 수득된 액정 표시장치에 비디오 신호를 입력하고 표시 성능을 확인한 결과, 표시 성능은 양호했다.
비교예 1
실시예 1의 금속 박막 버퍼층(18)의 성막 공정을 생략한 점 이외는 실시예 1과 동일하게 하여 TFT-LCD 방식 평면 디스플레이를 제조했다. 수득된 액정 표시장치에 비디오 신호를 입력하고 표시 성능을 확인한 결과, 신호 입력이 불가능하고 표시 성능은 불량이었다.
본 발명에 따르면 안정적으로 작동하는 TFT 기판과 액정 표시장치 및 그 효율적인 제조 방법을 제공할 수 있다.

Claims (9)

  1. 소스·드레인 전극과 투명 전극 사이에 절연층이 개재되고, 상기 절연층에 형성된 스루홀(through hole)에 의해 상기 소스·드레인 전극과 상기 투명 전극이 전기적으로 접속되어 있는 TFT 기판에 있어서,
    상기 소스·드레인 전극이 금속 알루미늄을 주성분으로 하고, 상기 스루홀에서 상기 소스·드레인 전극과 상기 투명 전극 사이에 금속 박막 버퍼층을 구비하는 것을 특징으로 하는 TFT 기판.
  2. 제 1 항에 있어서,
    상기 금속 박막 버퍼층이 상기 투명 전극과 동일한 에칭제로 에칭 가능한 물질로 이루어지는 것을 특징으로 하는 TFT 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 박막 버퍼층이 알루미늄보다 산화되기 쉬운 금속을 주성분으로 하는 것을 특징으로 하는 TFT 기판.
  4. 제 3 항에 있어서,
    상기 금속이 산화되었을 때 투명성 및 도전성을 나타내는 금속인 것을 특징으로 하는 TFT 기판.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 박막 버퍼층이 Ag, Au, Pt, Rh, Pd, Cr, In, Ga, Zn, Mo, Ti 및 Sn에서 선택된 1종 이상의 금속 또는 합금으로 이루어지는 것을 특징으로 하는 TFT 기판.
  6. 제 3 항에 있어서,
    상기 금속 박막 버퍼층이 In, Ga, Zn 및 Sn에서 선택된 1종 이상의 금속 또는 합금으로 이루어지는 것을 특징으로 하는 TFT 기판.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 박막 버퍼층의 막 두께가 30 내지 300Å인 것을 특징으로 하는 TFT 기판.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 따른 TFT 기판을 포함하는 것을 특징으로 하는 액정 표시장치.
  9. 소스·드레인 전극상에 절연막을 형성하고,
    상기 절연막에 스루홀을 형성하고,
    상기 절연막 및 상기 스루홀의 위에 금속 버퍼막과 투명 도전막을 성막하고,
    상기 금속 버퍼막과 상기 투명 도전막을 동시에 에칭하여 금속 박막 버퍼층과 투명전극을 형성하는 공정을 포함하는 것을 특징으로 하는,
    제 1 항 내지 제 7 항 중 어느 한 항에 따른 TFT 기판의 제조 방법.
KR10-2003-7017295A 2001-07-02 2002-05-24 Tft 기판, 그것을 사용한 액정 표시장치 및 그 제조 방법 KR20040016908A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001200710A JP2003017706A (ja) 2001-07-02 2001-07-02 Tft基板、それを用いた液晶表示装置及びその製造方法
JPJP-P-2001-00200710 2001-07-02
PCT/JP2002/005057 WO2003005453A1 (fr) 2001-07-02 2002-05-24 Substrat de tft, afficheur a cristaux liquides utilisant ce substrat, et procede de realisation

Publications (1)

Publication Number Publication Date
KR20040016908A true KR20040016908A (ko) 2004-02-25

Family

ID=19037787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7017295A KR20040016908A (ko) 2001-07-02 2002-05-24 Tft 기판, 그것을 사용한 액정 표시장치 및 그 제조 방법

Country Status (5)

Country Link
JP (1) JP2003017706A (ko)
KR (1) KR20040016908A (ko)
CN (1) CN1279623C (ko)
TW (1) TWI293208B (ko)
WO (1) WO2003005453A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
JP4737971B2 (ja) * 2003-11-14 2011-08-03 株式会社半導体エネルギー研究所 液晶表示装置および液晶表示装置の作製方法
JP4660667B2 (ja) * 2004-03-09 2011-03-30 出光興産株式会社 Tft基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びtft基板の製造方法
CN1918672B (zh) 2004-03-09 2012-10-03 出光兴产株式会社 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法
KR101058458B1 (ko) 2004-09-22 2011-08-24 엘지디스플레이 주식회사 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법
US8058652B2 (en) * 2004-10-28 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
KR101221261B1 (ko) * 2006-02-15 2013-01-11 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP4999335B2 (ja) * 2006-03-07 2012-08-15 株式会社アルバック 金属膜、液晶表示装置、金属膜の製造方法
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用tft基板及びその製造方法
CN101589473B (zh) * 2006-10-12 2011-10-05 凯博瑞奥斯技术公司 基于纳米线的透明导体及其应用
CN101435962B (zh) * 2007-11-15 2010-09-22 北京京东方光电科技有限公司 Tft-lcd阵列基板结构及其制造方法
JP2010117499A (ja) * 2008-11-12 2010-05-27 Toshiba Mobile Display Co Ltd アレイ基板及びアレイ基板の製造方法
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
JP4935963B2 (ja) * 2009-09-28 2012-05-23 凸版印刷株式会社 アクティブマトリクス基板及びその製造方法並びに画像表示装置
JP2012118199A (ja) * 2010-11-30 2012-06-21 Panasonic Liquid Crystal Display Co Ltd 液晶パネル、液晶表示装置、及びその製造方法
CN102157567B (zh) * 2011-03-18 2013-02-06 深圳南玻伟光导电膜有限公司 半导体薄膜晶体管
CN102299104A (zh) * 2011-09-20 2011-12-28 深圳市华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板
KR102054000B1 (ko) 2013-09-11 2019-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법
US9793409B2 (en) * 2016-01-14 2017-10-17 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04153623A (ja) * 1990-10-18 1992-05-27 Fuji Xerox Co Ltd 配線構造
JP3349356B2 (ja) * 1996-08-21 2002-11-25 シャープ株式会社 薄膜トランジスタおよびその製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置

Also Published As

Publication number Publication date
CN1522470A (zh) 2004-08-18
TWI293208B (ko) 2008-02-01
CN1279623C (zh) 2006-10-11
WO2003005453A1 (fr) 2003-01-16
JP2003017706A (ja) 2003-01-17

Similar Documents

Publication Publication Date Title
KR20040016908A (ko) Tft 기판, 그것을 사용한 액정 표시장치 및 그 제조 방법
KR102121805B1 (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR100983196B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
US11398505B2 (en) Display substrate and manufacturing method thereof, display panel, and display device
US7612850B2 (en) Semi-transmissive/semi-reflective electrode substrate, method for manufacturing same, and liquid crystal display using such semi-transmissive/semi-reflective electrode substrate
WO2010018864A1 (ja) 表示装置、これに用いるCu合金膜およびCu合金スパッタリングターゲット
US10886410B2 (en) Thin film transistor, display substrate, method for manufacturing the same, and display device
JP2001223365A (ja) 薄膜トランジスタ及びその製造方法
US10394098B2 (en) Conductive pattern structure and its array substrate and display device
JP2001094238A (ja) 金属配線の製造方法およびその金属配線を備えた配線基板
US20070096098A1 (en) Conductive structure, manufacturing method for conductive structure, element substrate, and manufacturing method for element substrate
CN104766803A (zh) Tft的制作方法及tft、阵列基板、显示装置
TW200406789A (en) Wiring material and wiring board using the same
WO2006080116A1 (ja) 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機el表示装置並びに透明導電積層基板
JP5374111B2 (ja) 表示装置およびこれに用いるCu合金膜
CN103400802B (zh) 阵列基板及其制作方法和显示装置
CN100421014C (zh) 反射型和半透过型液晶显示装置的制造方法
KR101136165B1 (ko) 박막 트랜지스터 및 그 제조 방법
US20130323470A1 (en) Conductive structure for panel and manufacturing method thereof
JP2001318389A (ja) 透明電極基板とその製造法および液晶素子
JP2005258115A (ja) 薄膜トランジスタ型基板及び薄膜トランジスタ型液晶表示装置及び薄膜トランジスタ型基板の製造方法
KR102198129B1 (ko) 은 또는 은합금의 배선 및 반사막 형성을 위한 식각용액
JP2005250191A (ja) 半透過・半反射電極基板、及びその製造方法、及びその半透過・半反射電極基板を用いた液晶表示装置
JP5368717B2 (ja) 表示装置およびこれに用いるCu合金膜
JP2003332262A (ja) 配線材料及びそれを用いた配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application