TW201009849A - Wiring material and wiring board using the same - Google Patents

Wiring material and wiring board using the same Download PDF

Info

Publication number
TW201009849A
TW201009849A TW098134369A TW98134369A TW201009849A TW 201009849 A TW201009849 A TW 201009849A TW 098134369 A TW098134369 A TW 098134369A TW 98134369 A TW98134369 A TW 98134369A TW 201009849 A TW201009849 A TW 201009849A
Authority
TW
Taiwan
Prior art keywords
film
wiring
alloy
electrode
case
Prior art date
Application number
TW098134369A
Other languages
English (en)
Inventor
Kazuyoshi Inoue
Original Assignee
Idemitsu Kosan Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002143312A external-priority patent/JP4738705B2/ja
Priority claimed from JP2002143318A external-priority patent/JP2003342653A/ja
Application filed by Idemitsu Kosan Co filed Critical Idemitsu Kosan Co
Publication of TW201009849A publication Critical patent/TW201009849A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C22C5/08—Alloys based on silver with copper as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/06—Alloys based on copper with nickel or cobalt as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

201009849 六、發明說明： 【發明所屬之技術領域】 本發明係關於TFT型液晶顯示器（TFT— LCD )或有 機EL用的配線基板、反射電極及其製造方法。 【先前技術】 TFT ( Thin Film Transistor :薄膜電晶體）型液晶顯 • 示器（以下簡稱TFT - LCD )，由於擁有顯示性能佳、省 能源等的特徵，作爲攜帶用電腦、膝上型電腦、電視等的 顯示器，已經成爲主流。此TFT— LCD的製造方法，各公 司有各種方法，而由於製造TFT的製程複雜，又爲了積層 各種金屬、金屬氧化物，而被要求製程的簡單化。 又，對於顯示裝置的其他方式亦即有機EL (有機 Electroluminescence，有機電激光），正在嘗試以TFT驅 動方式來顯示。 TFT— LCD的基本構造 說明以往的TFT — LCD的基本構造。第3圖係模式地 表示透過型TFT_ LCD的剖面之剖面模式圖。如該圖所示 ，透過型TFT — LCD，其基本構造係作成以彩色濾光片基 板12和TFT基板14，夾住液晶10的構造。而且，在 TFT基板14的背面，設置背光源16，從背面照射透過型 TFT— LCD。彩色濾光片基板12係作成其彩色濾光片22 被夾在玻璃基板18a和透明電極20a之間的構造；分別使 201009849 紅（R)、綠（G)、藍（B)色的光透過。 TFT基板14，在玻璃基板18b上，形成透明電極2 0b :訊號電壓便經由TFT24而被施加在此透明電極20b上。 再者，在第3圖中，雖然予以省略而未顯示出來，在彩色 濾光片基板12側，設有一枚偏光板；進而在TFT基板14 側，設有一枚偏光板。這些構成爲眾所週知的構成。 在第3圖中，係顯示出透過型TFT — LCD的構成；而 反射型TFT — LCD的構成，其TFT基板14側的電極不是 _ 透明電極20b，而是構成能夠反射外光之使用鋁等的反射 型電極。又，反射型TFT — LCD的情況，由於反射外光， 所以不需背光源1 6。 在第4圖中，顯示出表示透過型TFT— LCD的上述 TFT基板14上的1個畫素的基本構造之平面模式圖。如 該圖所示，訊號線30上的資訊，係經由利用TFT24的開 關，而施加在透明電極20b上。TFT24具有源極電極32、 閘極電極34、及汲極電極36，在閘極電極34的部位，積 ⑩ 層非晶質矽38。 在第5圖中，顯示出第4圖的V-V'線的剖面模式圖。 閘極電極34設置在玻璃基板18b上，並在其上方積層 SiNx膜35。進而，在閘極電極34的上方，設置非晶質矽 38的層。源極電極32和汲極電極36被配置成夾住此非晶 質矽38並與源極電極部分重疊。進而，在其上方整體地 設置絕緣膜40。而且，在絕緣膜40上，設置透明電極 20b。透明電極20b，經由開口在絕緣膜40的通孔40b， -6- 201009849 而與汲極電極36導電連接。 被利用在TFT—LCD中的配線 對於驅動習知的TFT - LCD之TFT陣列的製造過程， 正在硏究著在TFT的閘極電極、源極.汲極電極中，使用 Cr、TaW、MoW等的金屬。 在這些金屬中，Cr的加工性容易但是卻有容易腐蝕的 φ 問題；TaW、MoW雖然耐腐蝕，卻有電阻大等的問題。 因此，加工容易且電阻低的金屬被廣泛地使用。單就 電阻低的金屬來說，有Ag、Cu、A1等。因此，從以往便 提案出使用以鋁爲主體的配線之TFT陣列（電晶體陣列） 。又，使用鋁的情況，已知有可能在電極表面形成被稱爲 堆積（Hillock)的突起。一旦在TFT的源極等的電極上 產生此堆積，則有可能突破其上層的絕緣層，進而與上層 的透明電極接觸而形成不良品。因此，爲了防止產生此堆 〇 積，以往係採用將Nd添加在鋁內的構成。 但是，若使如此的鋁電極和矽層與透明電極直接接觸 ，則鋁會擴散至矽層，由於會使元件性能劣化、鋁被氧化 而轉換成氧化鋁，則與透明電極之間的電阻有可能變大。 結果，已知有構成TFT陣列的各元件沒有正常地動作的問 題。 進而，若將Nd添加在鋁中，與TaW、MoW同樣的， 有電阻變高的危險。 因此，在以往改良的手段中，目前係採用將鋁電極以 201009849
Mo或Ti等，作成三明治構造（夾住構造），來降低與氧 化物透明電極之間的接觸電阻。亦即，爲了防止鋁往矽層 擴散，係將Mo成膜在矽層上，再於該膜上，設置鋁層。 而且，爲了防止由於被氧化而增加與透明電極之間的接觸 電阻的情況發生，進而在鋁層上，設置Mo層。如此，以 往係採用Mo/ Al/ Mo的3層構造的配線。根據同樣的理 由，也採用Ti/Al/Ti的3層構造的配線。
Ag合金的習知例 再者，以Ag爲主要成分的合金，利用作爲電接點材 料的例子，已知有日本特許（專利）第127072號。在該 特許中，揭示：含有Fe、Co、Ni中的1種或2種之5〜 20wt%的Ag合金；及其他構成的Ag合金。又，在日本特 許第1585932號中，揭示：含有 5〜25 wt%Ni、〇.〇5〜 8wt%Zr的Ag合金。 又’利用以Ag爲主要成分的合金，作爲電子零件用 金屬材料來利用的例子，例如有日本特開2001 -1 9275 2號 公報。在該公報中，揭示：含有0.1〜3 wt%的P，且含有 Au、Pt、Cu、Ta、Cr、Ti、Ni、Co、Si 等，總共 〇,i 〜 3wt%的Ag合金。 又，以Ag爲主要成分，將含有從Zn、Co、Fe、Cr、 Μη、Ti中選擇出1種以上的金屬以及pd的合金，作成閑 極電極來使用的例子’揭示在日本特開2001-102592號公 報中。 -8 - 201009849
Cu合金的習知例 再者’以Cu爲主要成分的合金，其中半導體機器的 導線材用的銅合金，記載於日本特許第1549371號（特願 昭57-6061)。在該特許中’揭示：含有〇4〜4 wt %的Ni 、0.1〜lwt%的Si之Cu合金。又，作爲副成分，揭示出 含有P或As等。 又，在日本特許第191 4484號（特願昭58-65265)中 φ ’揭示以Cu爲主要成分的合金。在該特許中，揭示出： 含有0.01〜2_0wt%的Cr之銅合金；含有0.005〜1.0wt%的 Zr之銅合金；以及含有Cr和Zr兩者的銅合金。 又，在日本特許第2136017號（特願昭62-124365號 )中’記載著半導體用銅合金的例子。在該特許中，揭示 :含有 1.0 〜4.0 wt % 的 Ni、0.2 〜1.0 wt % 的 Si、0.0005〜 0.5wt°/。的Ag ;進而含有Zn或Mn、Co等總共2.0wt%以下 之Cu合金。 ❹ 在使用於顯示裝置的電極中，利用銅的習知例 又，在日本特許第2579106號（特開平05-188401號 公報）的TFT液晶面板中，揭示出TFT電晶體的閘極電 極作成Cr/ Cu/ Cr的三層構造之技術。進而，在日本特 開平1 0-1 5 3788號公報中，記載著：液晶顯示裝置的閘極 電極’由Cu和Zr的合金和覆蓋此合金的ZrO氧化層所構 成。又，在日本特開201-196371號中，揭示：導電性金 屬作成銅薄膜圖案和IZO薄膜圖案的積層構造。又，在曰 -9- 201009849 本特開2001-22321 7號公報中，揭示：與銅薄膜之間的電 阻爲1 .0x1 0·6Ω · cm以下的金屬氧化物導電體薄膜。 【發明內容】 採用上述中的3層構造的配線的情況’爲了將鋁電極 作成三明治狀，必須首先將Mo或Ti等成膜，之後使以鋁 爲主體的金屬成膜，然後再度使Mo或Ti等成膜，而會有 成爲複雜的製程的缺點。 又，如上所述，電阻低的金屬，除了鋁以外，已知有 Ag或Cu等。因此，也嘗試藉由Ag或Cu電極來解決上述 問題，但是Ag或Cu與基板亦即玻璃或矽膜之間的密著性 低，在製造過程中，會發生剝離等的問題。 本發明係鑒於此種問題而開發出來，其第1目的係針 對以Ag爲主要成分的合金（Ag合金），實現可以改善與 玻璃基板或矽膜等之間的密著性，而提供使用此Ag合金 的配線材料。 又，本發明的第2目的係針對以Cu爲主要成分的合 金（Cu合金），實現可以改善與玻璃基板或矽膜等之間 的密著性，而提供使用此Cu合金的配線材料。 1·關於Ag合金的發明 對於上述課題，經過發明人深入硏究的結果，瞭解到 若將以Ag、Zr爲必要成分，進而含有由Au、Ni、Co或 A1所組成的群組中的1種或2種以上的金屬的Ag合金， 201009849 使用於配線，將可以解決上述課題。 此Ag金屬合金配線，判明其與玻璃基板之間的密著 _ 性良好、電阻低，而且即使與矽層直接接觸，金屬原子幾 乎不會往矽層擴散。結果，判明幾乎不會有使構成TFT陣 列的各元件的性能劣化的危險。 又，判明即使在由此Ag合金所構成的金屬電極上， 直接形成以氧化銦、氧化錫、氧化鋅爲主要成分的液晶驅 φ 動用電極（透明電極），在金屬電極與此透明電極之間的 接觸電阻也不會變成過大，元件可以安定地動作。 當此Ag合金成膜時，理想爲藉由濺鍍來進行成膜。 所使用的靶材，係以Ag和Zr爲必要成分。具體而言 ，該靶材的組成係被調整成可以形成：Ag爲60〜99wt% 、Zr爲1〜5wt%，且Au、Ni、Co的組成比率分別爲0〜 2 0wt%，且A1的組成比率爲0〜39wt%的薄膜。一般而言 ，藉由將其組成與所要作成的薄膜的組成相同的靶材，作 Φ 爲濺鍍靶材來使用，能夠生成所希望組成的薄膜。 以如此的組成，能夠製作出AgZr2或AgZr等的化合 物。藉此，Zr的分散性被促進，而藉由一部份NiZr、 NiZr2、Ni3Zr等的化合物或是 AuZr2、Au2Zr等的化合物 的生成，第三成分的分散也被促進，預期可以得到安定的 濺鍍。 又，由此Ag合金所構成的金屬電極，與基板也就是 玻璃或矽膜之間的密著性也變大，在製造過程中，膜不會 剝離，可以安定地進行製造。 -11 - 201009849 本發明的具體構成如以下所示。 1一 A 關於配線材料的發明 爲了解決上述課題，本發明的配線材料，係由以Ag 、Zr爲必要成分，進而含有由Au、Ni、Co或A1所組成 的群組中選擇出1種或2種以上的金屬的Ag合金，所構 成的配線材料。如此構成的Ag合金，可以提高與玻璃基 板或矽晶圓之間的密著性。 _ 又，本發明的配線材料，針對上述Ag合金，其特徵 爲：Ag的組成比率爲60〜99wt%，且Zr的組成比率爲1 〜5 wt% 〇 若Zr爲1 wt%以下，則沒有添加效果，與矽晶圓之間 的密著強度依舊是低。另一方面，若Zr過多，則由該配 線材料所形成的薄膜的電阻値（電阻率）變大，而被觀察 到會變成比4 /z Ω _ cm大的情況、或是濺鍍中的異常放電 增加的情況。根據該結果可知，若使Zr的組成比率範圍 © 在1〜5 wt%的範圍以外，會產生作爲低電阻配線材料所不 希望的特性的危險。 又，本發明的配線材料，針對上述Ag合金，其特徵 爲：Ag的組成比率爲60〜99wt%、Zr的組成比率爲1〜 5wt°/〇、Au的組成比率爲〇〜20wt%、Ni的組成比率爲0〜 2 0wt%、Co的組成比率爲〇〜20wt%，且A1的組成比率爲 0 〜3 9wt% 〇 藉由添加Au、Ni及Co，觀察到與玻璃基板之間的密 -12- 201009849 著強度變高。但是，若這些金屬的組成比率超過2 0 wt%， Au的情況會產生成本升高的問題。又，Ni的情況，若其 . 組成比率超過20wt%，被觀察到其電阻値（電阻率）會變 成比4^ Ω · cm大的情況、或是濺鍍中的異常放電增加等 的情況。結果，顯示出具有作爲低電阻配線材料所不希望 的特性的可能性。 在此，已經針對Au、Ni、Co加以說明，這些第三金 • 屬’當然是不會擴散至半導體層的金屬；或是即使擴散也 不會影響到半導體元件的性能的金屬；或是應該限定在不 會影響的範圍的量。 再者’作爲Ag/ Zr合金，例如AgZr2、AgZr等。又 ，作爲 Zi/ Ni 合金，例如 NiZr、NiZr2、Ni3Zr 等。又， 在 Zr/Au 合金中，例如 AuZr2、Au2Zr、Au4Zr 等。 進而’本發明的配線材料，對於到此爲止所述的配線 材料，含有從由Re、RU、Pd、Ir所組成的群組中選擇出1 ® 種或2種以上的金屬，其含量爲〇〜i wt%。 進而’本發明的配線材料，針對上述配線材料，其電 阻率在4// Ω · cm以下。 作爲半導體元件用的配線薄膜而使用前述材料時，該 電阻率若在4 /z Ω · cm以上，則其値過大而被認爲會變成 無法忽視訊號的遲延的程度。因此，藉由組成電阻率爲4 V Ω · cm以下的配線材料，能夠提供訊號遲延少的半導 體元件用的配線薄膜。 -13- 201009849 1- B 關於配線基板的發明 本發明的配線基板，係具備：基板；及設置在該基板 的配線，該配線係由具有上述組成的配線材料所構成。 又，本發明的上述基板，爲玻璃基板或矽基板。在上 述構成中的配線材料，實現與玻璃基板或矽晶圓等的密著 強度優異，不會剝離的配線。 又，本發明的配線基板，其中前述配線和前述基板之 間的密著強度，利用刮痕試驗法所測得的値爲3牛頓以上 。若不到3牛頓，則在製程中，薄膜會發生剝離的問題。 又，本發明的配線基板，其中前述配線，係被形成在 前述配線基板上的薄膜電晶體的閘極配線和閘極電極。在 此情況下，本發明的配線基板被稱爲半導體元件配線基板 。藉由如此的構成，能夠使薄膜電晶體的閘極電極的電阻 値變小，有助於薄膜電晶體性能的提高。 又，本發明的配線基板，其中前述配線，係被形成在 前述配線基板上的薄膜電晶體的源極配線和汲極配線以及 源極電極和汲極電極。在此情況下，本發明的配線基板爲 半導體元件配線基板。藉由如此的構成，能夠使薄膜電晶 體的源極電極和汲極電極的電阻値變小，有助於薄膜電晶 體性能的提高。 又，本發明的配線基板，其中前述基板的至少表面爲 絕緣性；金屬氧化物導電膜層，被形成在前述配線上。 又，本發明的配線基板，其中前述配線和前述金屬氧 化物導電膜，係構成2層構造的積層配線。 -14- 201009849 這些發明中的金屬氧化物導電膜，例如爲IZO/I-Z • 〇(登錄商標）等的透明電極。若藉由如此的構成來製 造反射型LCD或有機EL等，能夠使電極的電阻小，因而 能夠製造出性能佳的薄膜電晶體等。結果，能夠提升反射 型LCD或有機EL等的性能。 又，本發明的配線基板，其中前述金屬氧化物導電膜 係由氧化銦和氧化鋅的非晶質透明導電膜所構成；此非晶 質透明導電膜的原子構成，滿足In/ (In+Zn) = 0.8〜 0.95的關係。此公式的値若不到0.8，則金屬氧化物薄膜 的電阻會變大，另一方面，若超過0.95，則有蝕刻速度下 降的顧慮。 又’本發明的配線基板，其中前述非晶質透明導電膜 的功函數爲5.4eV以上。特別是要使用本發明的配線基板 來構成有機EL的情況，爲了提高正孔的注入性，功函數 理想爲5.4eV以上。 2.關於Cu合金的發明 對於上述課題，經過發明人深入硏究的結果，瞭解到 在以Cu爲主要成分的電極中，若將Cu的組成比率爲80 〜99.5wt°/e，且Au的組成比率和Co的組成比率的和爲 0_5〜20wt%所構成的Cu合金，用於配線，能夠解決上述 課題。 此Cu合金配線，判明其與玻璃基板之間的密著性良 好、電阻低，而且即使與矽層直接接觸，金屬原子幾乎不 -15- 201009849 會往矽層擴散。結果，判明幾乎不會有使構成TFT陣列的 各元件的性能劣化的危險。 又，判明即使在由此Cu合金所構成的金屬電極上， 直接形成以氧化銦、氧化錫、氧化鋅爲主要成分的液晶驅 動用電極（透明電極），在金屬電極與此透明電極之間的 接觸電阻也不會變成過大，元件可以安定地動作。 當此Cu合金成膜時，理想爲藉由濺鍍來進行成膜。 所使用的靶材，係含有Au及/或Co，並以Cu爲主 要成分。具體而言，該靶材的組成係被調整成可以形成： Cu爲80〜99.5wt%且Au及/或Co爲0.5〜20wt%的薄膜 。一般而言，藉由將其組成與所要作成的薄膜的組成相同 的靶材，作爲濺鍍靶材來使用，能夠生成所希望組成的薄 膜。 如此，藉由將靶材作成CuAu、Cu3Au等的化合物，
Cu以外的成分的分散也被促進，預期可以得到安定的濺 鍍。 又，由此Cu合金所構成的金屬電極，與基板也就是 玻璃或矽膜之間的密著性也變大，在製造過程中，膜不會 剝離，可以安定地進行製造。 本發明的具體構成如以下所示，首先說明關於配線材 料的發明。 2- A 關於配線材料的發明 爲了達成上述課題，本發明的配線材料，係由Au及 201009849 /或Co、和CU所構成的Cu合金，其特徵爲：
Cu的組成比率爲80〜99.5wt%，而Au的組成比率和 C 〇的組成比率的和爲〇. 5〜2 0 wt%。 若藉由如此的構成，可以提高與玻璃基板或矽晶圓之 間的密著性。 進而’本發明的前述配線材料，更理想爲：其中Au 的組成比率爲〇〜1 〇wt%。進而，本發明的配線材料，更 ❹ 理想爲·其中Co的組成比率爲〇〜i〇wt%。 上述組成中，關於Au和Co的組成，發明人藉由實驗 等，判明以下的情況。首先’當Au和C 〇的總組成比率爲 1 wt%以下，則沒有添加效果’與玻璃基板之間的密著強度 低。 另一方面，若其總組成超過20 wt %，Au的情況會產 生成本升高的問題。又，Co的情況，若其組成比率過大 ，被觀察到其電阻値（電阻率）會變大的情況、或是濺鍍 # 中的異常放電增加等的情況。結果，顯示出具有作爲低電 阻配線材料所不希望的特性的可能性。 到此爲止，已經針對Au、C〇加以說明，這些第三金 屬，當然是不會擴散至半導體層的金屬；或是即使擴散也 不會影響到半導體元件的性能的金屬；或是應該限定在不 會影響的範圍的量。 進而，本發明的上述配線材料，其電阻率在4/ζ Ω . cm以下。 作爲半導體元件用的配線薄膜而使用前述材料時，該 -17- 201009849 電阻率若在4# Ω · cm以上，則其値過大而被認爲會變成 無法忽視訊號的遲延的程度。因此，藉由構成電阻率爲4 从Ω · cm以下的配線材料，能夠提供訊號遲延少的半導 體元件用的配線薄膜。 接著，說明關於使用到目前爲止所述的配線材料之配 線基板的發明。 2- B 關於配線基板的發明 本發明的配線基板，係由：到目前爲止所述的配線材 料所構成的配線、金屬氧化物導電膜、及基板所構成的配 線基板。又，本發明的配線基板，其中前述配線和前述金 屬氧化物導電膜層，係構成2層構造的積層配線。 這些發明中的金屬氧化物導電膜，例如爲IZO等的透 明電極。再者，「IZO/I.Z.O」爲登錄商標。 若藉由如此的構成來製造反射型LCD或有機EL等’ 能夠使電極的電阻小，因而能夠製造出性能佳的薄膜電晶 體等。結果，能夠提升反射型LCD或有機EL等的性能。 又，本發明的配線基板，其中前述金屬氧化物導電膜 ，含有從由Ru、Pd、Re、Ir所組成的群組中選擇出1種 或2種以上的金屬，其含量爲0.05原子％〜5原子％。 這些金屬的含量若不足〇.〇5原子％，則添加效果小’ 會有功函數沒有成爲5.4eV以上的情況。另一方面’若這 些金屬的添加量超過5原子％，則有蝕刻速度下降的顧慮 ，而有產生沒有預料到的著色的可能性。 201009849 再者，在本發明中的前述金屬含量係設定在0.05〜5 原子％，但是3原子％左右則更爲理想，在下述的實施例 中，係顯示出3原子％的例子。 又，本發明的配線基板，其中前述金屬氧化物導電膜 ，係由氧化銦和氧化鋅所構成的非晶質透明導電膜；此非 晶質透明導電膜的原子構成爲In/ (In+Zii) =0.80〜 0.95。此公式的値若不到0.8，則金屬氧化物薄膜的電阻 參 會變大，另一方面，若超過0.95，則有蝕刻速度下降的顧 慮。 又，本發明之到目前爲止所述的配線基板，其中係由 表面爲絕緣性的基板所構成。又，本發明的配線基板，係 針對到目前爲止所述的配線基板，具備：被設置在前述基 板上的配線、及薄膜電晶體。 藉由如此的構成，能夠使薄膜電晶體的電極或配線等 的電阻値變小，有助於薄膜電晶體的性能的提升。 【實施方式】 以下，根據圖面來說明本發明的理想實施形態。 1· Ag合金的實施形態 在本實施形態中，係提案出一種以Ag爲主要成分的 合金，而與玻璃基板或矽晶圓之間的密著性良好的配線材 料。 特別是在本實施形態中，係說明藉由濺鍍法來說明形 -19- 201009849 成此種合金的例子。首先，簡單地說明使用在濺鍍中的靶 材。將Ag以及規定比率的Zr和Ni或Mo、Au等，以真 空熔解爐加以熔解，並加以冷卻固化後，進行滾軋來實行 板狀加工，之後再進行切削、硏削加工，作成4英吋 φ 的靶材。將此靶材固定在濺鍍裝置的支撐板上，進行濺鍍 。結果，利用此靶材在玻璃基板或矽晶圓上進行成膜。以 下試著比較成膜後的薄膜的性能。將比較結果表示於第1 圖的表中。在此第1圖的表中，顯示出組成和導電率等。 此薄膜的組成，係藉由X線微量分析儀（ΕΡΜΑ : Electron Probe Micro-Analysis)來加以測定。又，導電率 係利用四探針法來加以測定。 進而，剝離強度係藉由刮痕試驗和膠帶剝離試驗來進 行測定。實行刮痕試驗的刮痕試驗機，係使用CSME公司 製造的Micro-Scratch-Tester。在此，剝離強度的測定條 件，如以下所示。 刮痕距離：2 0 mm 刮痕負載：〇 - 1〇牛頓 負載率：1 0牛頓/ min 刮痕速度：20mm/min 鑽石錐體形狀：前端2OOym0 以上述條件進行刮痕試驗後的試料，利用光學顯微鏡 進行觀察，以底層的玻璃或矽（晶圓）露出來的點當作是 皮膜的剝離點，藉由測量出從刮痕開始點開始算起的距離 ，來算出剝離負載。 -20- 201009849 接著，膠帶剝離示試驗，係在薄膜上，利用刀具’以 1 mm的節距之如同圍棋的格子狀般地形成溝槽，再於其上 黏貼黏著膠帶，當將膠帶剝下時，根據剝離程度’來檢查 密著程度的試驗。 當然，不論是刮痕試驗或是膠帶剝離試驗，都是根據 JIS( Japanese Industrial Standards)所規定的基準，來進 行測定。 φ 在此第1圖的表中，係舉例表示出以將Zr、Au、Co 、Ni等添加在Ag中的情況的合金，作爲靶材加以利用， 並藉由濺鍍在玻璃基板或矽晶圓上成膜的6個例子。 實施例1 一 2，係將Co添加在Ag+ Zr中的構成，作 爲靶材來使用的例子。又，實施例1- 3，係將Ni添加在 Ag + Zr中的例子。實施例1 _ 4，係將A1添加在Ag+ Zr 中的例子。進而，實施例1 — 5，係在實施例1 一 1所示的 將Au添加在Ag+ Zr中的構成，更添加入Pd的例子。而 • 實施例1 一 6，係在實施例1 — 1所示的將Au添加在Ag + Zr中的構成，更添加入Ru的例子。 在上述各實施例中，密著強度皆可以達到3牛頓以上 ;又’在膠帶剝離試驗中，不論是玻璃基板或是矽晶圓， 都沒有見到剝離的情況。 又，比較例1一 1係僅有Ag的情況，其密著強度爲1 牛頓以下’在玻璃基板 '矽晶圓上，皆觀察到剝離的情況 〇 比較例1 一 3至1 一 8 ’係表示沒有添加Zr的情況的例 -21 - 201009849 皆觀察 情況， 觀察到 將本發 關於透 經加以 5圖中 濺鍍法 :Ag合 將該膜 刻液的 電極配 埃之構 厚 3 500 ，SiNx H ( i) i 35 * 子。在各比較例中，不論是玻璃基板或是矽晶圓， 到剝離的情形。 比較例1 一 9，係在比較例1 一 2中添加Pd的 電阻率增加而無法達成目標。又，在玻璃基板上， 剝離的情況。 〔實施例1 一 1〕說明在透過型TFT— LCD中， 明的Ag合金的一例作成配線加以利用的參考例。 過型TFT — LCD的基本構造，於第3圖〜第5圖已 說明’但是在實際製造時，雖然沒有在第3圖〜第 表示出來，有適當地形成各種的保護膜（層）。 首先，在透過性的玻璃基板18b上，藉由高頻 ，在室溫下，將含有1.7wt%的Zr、3.5wt%的Au之 金，沉積膜厚1500埃（電阻率：2.8/ζ Ω . cm)。 ，藉由使用硝酸、醋酸、磷酸系的水溶液來作爲蝕 光蝕刻法，做出所希望形狀的閘極電極34和閘極 線。 接著，藉由輝光放電CVD法，沉積膜厚3000 成氮化矽膜（SiNx)的閘極絕緣膜。接著，沉積膜 埃的- Si: H(i)膜38。此時，作爲放電氣體 膜35係使用SiH4— NH3—N2系氣體；而α — Si: 膜38，則使用SiH4— N2系的混合氣體。此SiNxi 係藉由使用CF4氣體的乾蝕刻，形成所要的溝道保護層。 接著，使用SiH4— H2~PH3系的混合氣體，沉積膜厚 201009849 透明電極2 0b形成所要的畫素電極和引出電極的圖案。形 成遮光膜圖案，完成a — SiTFT基板14。使用此TFT基板 14，製造出TFT-LCD方式平面顯示器。然後，輸入影像 訊號，確認能夠顯示出良好的顯示性能。 〔實施例1 _ 2〕說明在反射型TFT— LCD中，將本發 明的Ag合金的一例作爲配線加以利用的實施例。 φ 關於反射型TFT- LCD的基本構造，其原理上的相異 點，係將透過型TFT— LCD的TFT基板14側的透明電極 2〇b，變成反射光的反射電極。當實際製造時， 適當地形成沒有在第3圖〜第5圖中表示出來的各種 保護膜（層）。又，除了電極以外，與透過型之間的相異 點，已廣爲週知。 首先，在透過性的玻璃基板18b上，藉由高頻濺鍍法 ，在室溫下，將含有1.7wt%的Zr、3.5wt%的Au之Ag合 金，沉積膜厚15 00埃（電阻率：2.8#Ω·(：ιη)。將該膜 ，藉由使用硝酸、醋酸、磷酸系的水溶液來作爲蝕刻液的 光蝕刻法，做出所希望形狀的閘極電極34和閘極電極配 線。 接著，藉由輝光放電CVD法，沉積膜厚3 000埃之構 成氮化矽膜（SiNx)的閘極絕緣膜。接著，沉積膜厚35 00 埃的a-Si:H(i)膜38。此時，作爲放電氣體，SiNx 膜35係使用SiH4- NH3 — N2系氣體；而a-Si:H(i) 膜38，則使用SiH4- N2系的混合氣體。此SiNx膜35， -24- 201009849 3 000埃的a— Si: H(n)膜。再於其上，藉由濺鍍法， 在室溫下沉積膜厚〇.3/zm(電阻率：3.4μ Ω · cm)之含 有1 .7wt%的Zr和1.7wt%的Ni之Ag合金層膜。 使用硝酸、醋酸、磷酸系的水溶液的蝕刻液，以光蝕 刻法，將此層做出所希望的源極電極32和汲極電極36的 圖案。進而，藉由倂用使用CF4氣體的乾蝕刻和使用聯氨 (NH2NH2 · H20 )水溶液的濕蝕刻，做出所希望圖案的α —Si:H(i)膜38的圖案、a— Si:H(n)膜的圖案。 · 再於其上，藉由輝光放電CVD法，沉積膜厚3 000埃之構 成氮化矽膜（SiNx )的閘極絕緣膜。此時，作爲放電氣體 ，SiNx膜係使用SiH4- NH3 - N2系氣體。進而藉由使用 CF4氣體的乾蝕刻法之光蝕刻法，形成閘極電極34引出口 、源極電極32引出口、及作爲汲極電極36和透明電極 20b的電接點之所要的通孔40b。然後，使氬電漿作用在 Ag合金電極表面上，將表面洗淨。 而且，利用濺鍍法沉積以氧化銦和氧化鋅爲主要成分 @ 的非晶質透明導電膜。此時所使用的靶材，係In和Zn的 原子比〔In/ (In+Zn)〕被調整爲 0_83 的 Ιη203 -Ζη0 的燒結體。將此燒結體設置在平面的磁控管型濺鍍裝置的 陰極上，作爲靶材來使用。放電氣體則以使用純氬或是混 入lVol%程度的微量氧氣之氬氣的方法，沉積膜厚1200 埃的透明電極20b膜。此Ιη203 — ZnO膜，若利用X線繞 射法加以分析，沒有觀察到峰値，而爲非晶質。 藉由光蝕刻法，且利用草酸3.4wt%的水溶液，將此 -23- 201009849 係藉由使用CF4氣體的乾蝕刻，形成所要的溝道保護層。 接著，使用SiH4- H2 — PH3系的混合氣體，沉積膜厚 3 000埃的a — Si :H(n)膜◊再於其上，藉由濺鍍法， 在室溫下沉積膜厚〇.3/zm(電阻率：3·4/ζ Ω · cm)之含 有1.7wt%的Zr和1.7wt%的Ni之Ag合金層膜。 而且，利用濺鍍法沉積以氧化銦和氧化鋅爲主要成分 的非晶質透明導電膜。 〇 使用硝酸、醋酸、磷酸系的水溶液的蝕刻液，以光蝕 刻法，將此層做出所希望的源極電極32和汲極電極36的 圖案。進而，藉由倂用使用CF4氣體的乾飩刻和使用聯氨 (NH2NH2 _ H20 )水溶液的濕蝕刻，將a — Si: Η膜做出 所希望圖案的a—Si:H(i)膜38的圖案、a— Si:H( η)膜的圖案。再於其上，藉由輝光放電CVD法，沉積膜 厚3 00 0埃之構成氮化矽膜（SiNx)的閘極絕緣膜。此時 ，作爲放電氣體，SiNx膜係使用SiH4 - NH3— N2系氣體 • 。進而藉由使用CF4氣體的乾蝕刻法之光蝕刻法，形成閘 極電極34引出口、源極電極32引出口、及作爲汲極電極 36和透明電極20b的電接點之所要的通孔40b。然後，使 氬電漿作用在Ag合金電極表面上，將表面洗淨。 接著，再於其上，在室溫下，藉由濺鍍法，沉積膜厚 〇.2#m(電阻率：2·8/ζ Ω · cm)之含有 1.7wt%的 Zr 和 3.5wt%的Au之Ag合金層膜。 而且，利用濺鍍法沉積以氧化銦和氧化鋅爲主要成分 的非晶質透明導電膜。此時所使用的靶材，係In和Zn的 -25- 201009849 原子比〔In/ ( In+ Zn)〕被調整爲 0_83 的 Ιη203 — ZnO 的燒結體。將此燒結體設置在平面的磁控管型濺鍍裝置的 陰極上，作爲靶材來使用。放電氣體則以使用純氬或是混 入lVol%程度的微量氧氣之氬氣的方法，沉積膜厚1200 埃的透明電極20b膜。此ln203 — ZnO膜，若利用X線繞 射法加以分析，沒有観察到峰値，而爲非晶質。 藉由光蝕刻法，且利用濃度調整成可以同時蝕刻此透 明電極20b和Ag合金層及氧化銦-氧化鋅層之硝酸、醋 酸、磷酸水溶液系的蝕刻液，來形成所要的反射型畫素電 極及引出電極。 形成遮光膜圖案，完成α — SiTFT基板14。使用此 TFT基板14，製造出TFT — LCD方式平面顯示器。然後， 輸入影像訊號，確認能夠顯示出良好的顯示性能。 〔實施例1— 3〕說明將本發明的Ag合金的一例，在 有機EL用基板上，形成配線加以利用的參考例。 在實施例1-1中，將金屬氧化物導電膜成膜。此成 膜，係藉由將In和Zn的原子比〔In/ ( In+ Zn)〕被調 整爲0.83的ln203 - ZnO作爲靶材加以利用的濺鍍法來進 行，而形成膜厚爲300埃的膜。亦即，此金屬氧化物導電 膜，係在實施例1- 1中所提及的透明電極。 在本實施例1-3中的特徵，係作爲此金屬氧化物導 電膜的組成成分，使Pd相對於全部的金屬量，含有3原 子％。此導電膜的功函數，利用大氣中紫外線電子分析裝 -26- 201009849 置（理硏計器（股份有限公司）製造：AC - 1 )所測定的 値爲5.65eV ;判明具有作爲有機EL用陽極之理想的性質 再者，在此例中，係根據使用Pd的例子來加以說明 ，使用Ru、Re、Ir也是理想的。而添加各物質的情況， 其功函數分別爲5.51eV、5.63eV、5.61eV。結果，皆具有 作爲有機EL用陽極之理想的性質。 2.關於Cu合金的實施形態 在本實施形態中，係提案出一種以Cu爲主要成分的 合金，而與玻璃基板或矽晶圓之間的密著性良好的配線材 料。 特別是在本實施形態中，係說明藉由濺鍍法來說明形 成此種合金的例子。首先，簡單地說明使用在濺鍍中的靶 材。將Cu以及規定的比率的Au及/或Co，以真空熔解 Ο 爐加以熔解，並加以冷卻固化後，進行滾軋來實行板狀加 工，之後再進行切削、硏削加工，作成4英吋φ 的靶材 。將此靶材固定在濺鍍裝置的支撐板上，進行濺銨。結果 ，利用此靶材在玻璃基板或矽晶圓上進行成膜。 測量成膜後的薄膜的性能。將測量結果表示於第2圖 的表中。在此表中，顯示出靶材的組成、膜厚、測定電阻 、電阻率、密著強度及膠帶剝離試驗的結果等。再者，成 膜溫度全部爲室溫。 此薄膜的組成，係藉由X線微量分析儀（ΕΡΜΑ : -27- 201009849
Electron Probe Micro-Analysis)來加以測定。又，導電率 (測定電阻、電阻率）係利用四探針法來加以測定。 進而，剝離強度係藉由在上述關於Ag的實施形態中 所述的相同的手法、條件來進行測定。 又，膠帶剝離試驗，也是藉由在上述關於Ag的實施 形態中所述的相同的手法、條件來進行測定。在第2圖的 表中，顯示出邊長爲1mm的膠帶片，100片中有幾片剝離 的數値。 當然，不論是刮痕試驗或是膠帶剝離試驗，都是根據 JIS ( Japanese Industrial Standards)所規定的基準，來進 行測定。 〔基本實施例〕 在此第2圖的表中，舉出6個例子，表示出以將Au 添加在Cu中所構成的合金，作爲靶材來利用的實施例； 以將Co添加在Cu中所構成的合金，作爲靶材來利用的實 施例；及以將Au和Co添加在Cu中所構成的合金，作爲 靶材來利用的實施例。在各實施例中，將上述合金作爲靶 材來使用，並藉由濺鍍法，成膜在玻璃基板或矽晶圓等之 上。 實施例2 - 1和實施例2—2，係使用將Au添加在Cu 中的靶材來作出薄膜的情況的實施例。實施例2- 1，係 Au的組成比率爲4.0wt%的實施例；實施例2 — 2，係Au 的組成比率爲1.7wt%的實施例。 -28- 201009849 在實施例2-1中’電阻率爲3.8/ζ Ω · cm。又，密著 強度，在玻璃基板的情況，爲5.72N ;而在矽晶圓的情況 ，爲3.48N。膠帶剝離試驗的結果，在玻璃基板的情況， 沒有剝離發生；而在矽晶圓的情況，觀察到100片中僅有 2片剝離。 在實施例2— 2中，電阻率爲2.9/ζ Ω · cm。又，密著 強度，在玻璃基板的情況，爲4.37N;而在矽晶圓的情況 籲 ，爲3.1 2N。膠帶剝離試驗的結果，在玻璃基板的情況， 沒有剝離發生；而在矽晶圓的情況，觀察到1 00片中僅有 5片剝離。 實施例2_3和實施例2— 4，係使用將Co添加在Cu 中的靶材來作出薄膜的情況的實施例。實施例2 _ 3，係 Co的組成比率爲3.7wt%的實施例；實施例2— 4，係Co 的組成比率爲4.8wt%的實施例。 在實施例2_3中，電阻率爲2.9//Ω . cm。又，密著 • 強度，在玻璃基板的情況，爲5.5 4N ;而在矽晶圓的情況 ，爲3.6 5N。膠帶剝離試驗的結果，在玻璃基板的情況， 沒有剝離發生：而在矽晶圓的情況，觀察到100片中有10 片剝離。 在實施例2—4中，電阻率爲3.2#Ω · cm。又，密著 強度，在玻璃基板的情況，爲5.6 8N ;而在矽晶圓的情況 ，爲3.68N。膠帶剝離試驗的結果，在玻璃基板的情況， 沒有剝離發生；而在矽晶圓的情況，觀察到1 0 0片中有1 0 片剝離。 -29- 201009849 實施例2 — 5和實施例2 一 6，係使用將Au和Co添加 在Cu中的靶材來作出薄膜的情況的實施例。實施例2 一 5 ’係Au的組成比率爲2.3wt%、Co的組成比率爲2.7wt°/〇 的實施例；實施例2— 6，係Au的組成比率爲1.2 wt%、 Co的組成比率爲4.2wt%的實施例。 在實施例2—5中，電阻率爲3.9# Ω · cm。又，密著 強度’在玻璃基板的情況，爲5.52N;而在矽晶圓的情況 ，爲3.54N。膠帶剝離試驗的結果，在玻璃基板的情況， 沒有剝離發生；而在矽晶圓的情況，也沒有剝離發生。 在實施例2-6中，電阻率爲4.0/ζ Ω · cm。又，密著 強度，在玻璃基板的情況，爲5.31N;而在矽晶圓的情況 ，爲3· 07N。膠帶剝離試驗的結果，在玻璃基板的情況， 沒有剝離發生；而在矽晶圓的情況，也沒有剝離發生。 〔比較例〕 在第2圖所示的表中，爲了與上述各基本實施例作比 較，記載著比較例2 _ 1〜比較例2 - 9。 比較例2 - 1，係使用Cu的靶材來作出薄膜的情況的 比較例。在此比較例2— 1中，電阻率爲4.Ω · cm。又 ，密著強度，不論是在玻璃基板的情況或是在矽晶圓的情 況，均爲0.1N以下。進而，膠帶剝離試驗的結果，100片 全部剝離。 比較例2— 2，係使用將3.0wt%的Zr添加在Cu中的 靶材來作出薄膜的情況的比較例。在比較例2- 2中，電 -30- 201009849 阻率爲10.1" Ω · cm。又，密著強度，在玻璃基板的情況 ，爲〇·65Ν ;而在矽晶圓的情況，爲1.64N。膠帶剝離試 驗的結果，在玻璃基板的情況，有12片剝離；而在矽晶 圓的情況，則有40片剝離。 比較例2 — 3，係使用將1.9wt%的Ni添加在Cu中的 靶材來作出薄膜的情況的比較例。在比較例2_3中，電 阻率爲8.9// Ω . cm。又，密著強度，在玻璃基板的情況 φ ，爲0.24N ;而在矽晶圓的情況，爲1.41N。膠帶剝離試 驗的結果，在玻璃基板的情況，100片全部剝離；而在矽 晶圓的情況，則有40片剝離。 比較例2— 4，係使用將5.4wt%的A1添加在Cu中的 靶材來作出薄膜的情況的比較例。在比較例2- 4中，電 阻率爲11.1/ζ Ω _ cm。又，密著強度，在玻璃基板的情況 ，爲0.13N;而在矽晶圓的情況，爲1.71N。膠帶剝離試 驗的結果，在玻璃基板的情況，100片全部剝離；而在矽 • 晶圓的情況，則有50片剝離。 比較例2-5，係使用將6.5wt%的In添加在Cu中的 靶材來作出薄膜的情況的比較例。在比較例2— 5中，電 阻率爲9.0 Αί Ω · cm。又，密著強度，在玻璃基板的情況 ，爲0.73N:而在矽晶圓的情況，爲0.82N。膠帶剝離試 驗的結果，在玻璃基板的情況，有20片剝離；而在矽晶 圓的情況，則有3 0片剝離。 比較例2 - 6，係使用將2.8wt%的Bi添加在Cu中的 耙材來作出薄膜的情況的比較例。在比較例2 - 6中，電 -31 - 201009849 阻率爲1〇_2// Ω . cm。又’密著強度，在玻璃基板的情況 ，爲0.62N ;而在矽晶圓的情況，爲0.94N。膠帶剝離試 驗的結果，在玻璃基板的情況，100片全部剝離；而在砂 晶圓的情況，也是1 〇〇片全部剝離。 比較例2 — 7，係使用將1 . 7wt%的Sn添加在Cu中的 靶材來作出薄膜的情況的比較例。在比較例2 — 7中，電 阻率爲46·6/ζ Ω · cm。又，密著強度，在玻璃基板的情況 ’爲0.53N ;而在矽晶圓的情況，爲〇_64N。膠帶剝離試 驗的結果，在玻璃基板的情況，100片全部剝離；而在矽 晶圓的情況，也是1〇〇片全部剝離。 比較例2 - 8，係使用將1 .2wt%的Ti添加在Cu中的 靶材來作出薄膜的情況的比較例。在比較例2 — 8中，電 阻率爲4.5/ζ Ω . cm。又，密著強度，在玻璃基板的情況 ，爲0·47Ν;而在矽晶圓的情況，爲0.78N。膠帶剝離試 驗的結果，在玻璃基板的情況，100片全部剝離；而在矽 晶圓的情況，也是1〇〇片全部剝離。 比較例2-9，係使用將1.6wt%的W添加在Cu中的 靶材來作出薄膜的情況的比較例。在比較例2 — 9中，電 阻率爲21.5/ζ Ω . cm。又，密著強度，在玻璃基板的情況 ，爲0.47N;而在矽晶圓的情況，爲0.78N·»膠帶剝離試 驗的結果，在玻璃基板的情況，100片全部剝離；而在矽 晶圓的情況，也是100片全部剝離。 〔應用實施例〕 -32- 201009849 〔應用實施例2—1〕說明在透過型TFT— LCD中，將 本發明的Cu合金的一例作成配線加以利用的參考例。關 於透過型TFT — LCD的基本構造，於第3圖〜第5圖已經 加以說明，但是在實際製造時，雖然沒有在第3圖〜第5 圖中表示出來，有適當地形成各種的保護膜（層）。 首先，在透過性的玻璃基板18b上，藉由高頻濺鍍法 ，將含有2.3wt%的Au、2.7wt%的Co之Cu合金（電阻率 • :39"Ω •cm)，沉積膜厚15 00埃。將該膜，藉由使用 過硫酸氨系的水溶液來作爲飩刻液的光蝕刻法，做出所希 望形狀的閘極電極34和閘極電極配線。 接著，藉由輝光放電CVD法，沉積膜厚3000埃之構 成氮化矽膜（SiNx)的閘極絕緣膜。接著，沉積膜厚3500 埃的a — Si:H(i)膜38。此時，作爲放電氣體，SiNx 膜35係使用SiH4 — NH3 ->^2系氣體；而a-Si:H(i) 膜38，則使用SiH4- N2系的混合氣體。此SiNx膜35， 〇 係藉由使用cf4氣體的乾蝕刻，形成所要的溝道保護層。 接著，使用SiH4 — H2—PH3系的混合氣體，沉積膜厚 3000埃的〇： — Si: H(n)膜。再於其上，藉由濺鍍法， 在室溫下沉積膜厚〇_3#m(電阻率：4.0/ζ Ω . cm)之含 有1.2wt%的Au和4.2wt%的Co之Cu合金層膜。 使用鹽酸、過氧硫酸氫鉀、氫氟酸系的水溶液的蝕刻 液，以光蝕刻法，將此層做出所希望的源極電極32和汲 極電極36的圖案。進而，藉由倂用使用CF4氣體的乾蝕 刻和使用聯氨（NH2NH2 · H20 )水溶液的濕蝕刻，做出所 -33- 201009849 希望圖案的a—Si:H(i)膜38的圖案、a— Si:H(n )膜的圖案。再於其上，藉由輝光放電CVD法，沉積膜 厚3 00 0埃之構成氮化矽膜（SiNx )的閘極絕緣膜。此時 ，作爲放電氣體，SiNx膜係使用SiH4— NH3— N2系氣體 。進而藉由使用CF4氣體的乾蝕刻法之光蝕刻法，形成閘 極電極34引出口、源極電極32引出口、及作爲汲極電極 36和透明電極20b的電接點之所要的通孔40b。然後，使 氬電漿作用在Cu合金電極表面上，將表面洗淨。 而且，利用濺鍍法沉積以氧化銦和氧化鋅爲主要成分 的非晶質透明導電膜。此時所使用的靶材，係In和Zn的 原子比〔In/ ( In + Zn )〕被調整爲 0.83 的 Ιη203 _Ζη0 的燒結體。將此燒結體設置在平面的磁控管型濺鍍裝置的 陰極上，作爲靶材來使用。放電氣體則以使用純氬或是混 入lVol%程度的微量氧氣之氬氣的方法，沉積膜厚1200 埃的透明電極20b膜。此Ιη203 — ZnO膜，若利用X線繞 射法加以分析，沒有觀察到峰値，而爲非晶質。 藉由光蝕刻法，且利用草酸3.4wt%的水溶液，將此 透明電極20b形成所要的畫素電極和引出電極的圖案。形 成遮光膜圖案，完成a - SiTFT基板14。使用此TFT基板 14，製造出TFT— LCD方式平面顯示器。然後，輸入影像 訊號，確認能夠顯示出良好的顯示性能。 〔應用實施例2 — 2〕說明在反射型TFT — LCD中，將 本發明的Cu合金的一例作成配線加以利用的實施例。關 -34- 201009849 於反射型TFT - LCD的基本構造，其原理上的相異點，係 將透過型TFT— LCD的TFT基板14側的透明電極20b， 變成反射光的反射電極。當實際製造時，適當地形成沒有 在第3圖〜第5圖中表示出來的各種保護膜（層）。又， 除了電極以外，與透過型之間的相異點，已廣爲週知。 首先，在透過性的玻璃基板18b上，藉由高頻濺鍍法 ，將含有2.73wt%的Au、2.7wt%的Co之Cu合金，沉積 φ 膜厚1 500埃（電阻率：3.9/ζ Ω . cm)。將該膜，藉由使 用過硫酸氨系的水溶液來作爲蝕刻液的光蝕刻法，做出所 希望形狀的閘極電極34和閘極電極配線。 接著，藉由輝光放電CVD法，沉積膜厚3 00 0埃之構 成氮化矽膜（SiNx)的閘極絕緣膜。接著，沉積膜厚3 500 埃的a-Si:H(i)膜38。此時，作爲放電氣體，SiNx 膜35係使用SiH4 — NH3 — ：^2系氣體；而a-Si:H(i) 膜38，則使用SiH4 - N2系的混合氣體。此SiNx膜35， • 係藉由使用CF4氣體的乾蝕刻，形成所要的溝道保護層。 接著，使用SiH4-H2-PH3系的混合氣體，沉積膜厚 3 000埃的a — Si :H(n)膜。再於其上，藉由濺鍍法， 在室溫下沉積膜厚0.3/zm(電阻率：4.0# Ω . cm)之含 有1.2wt%的Au和4.2wt%的Co之Cu合金層膜。 使用鹽酸、過氧硫酸氫鉀、氫氟酸系的水溶液的蝕刻 液’以光蝕刻法，將此層做出所希望的源極電極3 2和汲 極電極36的圖案。進而，藉由倂用使用CF4氣體的乾蝕 刻和使用聯氨（NH2NH2 · H20 )水溶液的濕蝕刻，將α - -35- 201009849
Si: Η膜做出所希望圖案的a — Si: H(i)膜38的圖案、 a - Si: H(n)膜的圖案。再於其上，藉由輝光放電CVD 法，沉積膜厚3000埃之構成氮化矽膜（SiNx)的閘極絕 緣膜。此時，作爲放電氣體，SiNx膜係使用SiH4 — NH3 — N2系氣體。進而藉由使用CF4氣體的乾蝕刻法之光蝕刻法 ，形成閘極電極34引出口、源極電極32引出口、及作爲 汲極電極36和透明電極20b的電接點之所要的通孔40b。 然後，使氬電漿作用在Cu合金電極表面上，將表面洗淨 〇 接著，再於其上，於室溫下，藉由濺鍍法，沉積膜厚 0.2/zm(電阻率：3.9以Ω . cm)之含有2.3wt%的 Au和 2.7评1%的〇〇之（：11合金層膜。 而且，利用濺鍍法沉積以氧化銦和氧化鋅爲主要成分 的非晶質透明導電膜。此時所使用的靶材，係In和Zn的 原子比〔In/ (In+Zn)〕被調整爲 0.83 的 Ιη203 -Ζη0 的燒結體。將此燒結體設置在平面的磁控管型濺鍍裝置的 陰極上，作爲靶材來使用。放電氣體則以使用純氬或是混 入lVol%程度的微量氧氣之氬氣的方法，沉積膜厚3 00埃 的透明電極20b膜。此Ιη203 — ΖϋΟ膜，若利用X線繞射 法加以分析，沒有觀察到峰値，而爲非晶質。 藉由光蝕刻法，且利用濃度調整成可以同時蝕刻此透 明電極20b和Cu合金層及氧化銦-氧化鋅層之過硫酸氨 系水溶液的蝕刻液，來形成所要的反射型畫素電極及引出 電極。 -36- 201009849 形成遮光膜圖案，完成α-SiTFT基板14。使用此 TFT基板14，製造出TFT-LCD方式平面顯示器。然後， 輸入影像訊號，確認能夠顯示出良好的顯示性能。 〔應用實施例2— 3〕說明將本發明的Cu合金的一例 ’在有機EL用基板上，形成配線加以利用的參考例。 首先，在玻璃基板上，形成厚度1 500埃之含有 ❹ 2_3wt°/〇的 Au、2.7wt%的 Co 之 Cu 合金（電阻率·· 3.9//Ω • cm )的膜。 接著，在此Cu合金的膜上，形成金屬氧化物導電膜 。此成膜，係藉由將In和Zn的原子比〔In/ ( ln+ Zn) 〕被調整爲0.83的Ιη203 - ZnO作爲靶材加以利用的濺鍍 法來進行，而形成膜厚爲3 00埃的膜。亦即，此金屬氧化 物導電膜，係在實施例2— 1或2 - 2中所提及的透明電極 〇 Φ 在本應用實施例2— 3中的特徵，係作爲此金屬氧化 物導電膜的組成成分，使Pd相對於全部的金屬量，含有 3原子％。此導電膜的功函數，利用大氣中紫外線電子分 析裝置（理硏計器（股份有限公司）製造：AC — 1)所測 定的値爲5.65eV ;判明具有作爲有機EL用陽極之理想的 性質。 再者，在此例中’係根據使用Pd的例子來加以說明 ，使用Ru、Re、Ir也是理想的。而添加各物質的情況， 其功函數分別爲5.51eV、5.63eV、5.61eV。結果，皆具有 -37- 201009849 作爲有機EL用陽極之理想的性質。 [發明之效果] 如以上所述，若根據本發明，可以得到一種配線材料 ，在將電阻質抑制在低的狀態下，提高與玻璃基板和矽晶 圓等之間的密著強度。結果，即使是應用在TFT — LCD或 是有機EL裝置等的其他電子裝置中的情況，由於不會產 生剝離且電阻低，故能提高元件的特性。 又，若根據本發明，藉由採用濺鍍法將上述的Ag合 金或Cu合金成膜，來構成金屬電極的製程，能夠使製造 過程簡單化，有效率地生產TFT陣列。結果，能夠以低成 本地供給TFT - LCD或TFT驅動有機EL。特別是藉由採 用如本發明的組成，在濺鍍製程中，能夠抑制異常放電的 可能性，實行效率佳的生產。 【圖式簡單說明】 第1圖係顯不本實施形態的配線材料的特性之表的圖 〇 第2圖係顯不本實施形態的配線材料的特性之表的圖 0 第3圖係透過型TFT — LCD的剖面模式圖。 第4圖係顯示透過型TFT — LCD的1個畫素的基本構 造之平面模式圖。 第5圖爲第4圖的V-V’線的剖面模式圖。 • 38 - 201009849 【主要元件符號說明】 10 :液晶
12:彩色濾光片基板 14 : TFT基板 1 6 :背光源 1 8 a、1 8 b :玻璃基板 20a、20b:透明電極 φ 24 ： TFT 22 :彩色濾光片 3 〇 .訊號線 3 2 :源極電極 3 4 :閘極電極 35 : SiN x 膜 3 6 :汲極電極 3 8 :非晶質矽 • 4〇 :絕緣膜 40b :通孔 -39-

Claims (1)

  1. 201009849 七、申請專利範圍： 1·—種由Cu合金所構成的配線材料，係由Au及/或 Co、和Cu所構成的Cu合金，其特徵爲： Cu的組成比率爲80〜99· 5wt% ’而Au的組成比率和 Co的組成比率的和爲〇.5〜20wt %。 2.如申請專利範圍第1項所述的配線材料，其中au 的組成比率爲0〜10wt%。 3·如申請專利範圍第1項所述的配線材料，其中c〇 ^ 的組成比率爲0〜1 0 wt%。 4. 如申請專利範圍第1、2或3項所述的由cu合金所 構成的配線材料，其中電阻率在Ω . cm以下。 5. —種配線基板，係由： 申請專利範圍第1、2、3或4項所述的配線材料所構 成的配線； 金屬氧化物導電膜；及 基板所構成。 ❹ 6. 如申請專利範圍第5項所述的配線基板，其中前述 配線和前述金屬氧化物導電膜層’係構成2層構造的積層 配線。 7. 如申請專利範圍第5項或第6項所述的配線基板’ 其中前述金屬氧化物導電膜’含有從由Ru、pd、Re、Ir 所組成的群組中選擇出1種或2種以上的金屬，其含量爲 〇.〇5原子％〜5原子％。 8. 如申請專利範圍第5項或第6項所述的配線基板’ -40- 201009849 其中前述金屬氧化物導電膜，係由氧化銦和氧化鋅所構成 的非晶質透明導電膜；此非晶質透明導電膜的原子構成爲 In/ (In+Zn) =0.80 〜0·95。 9.如申請專利範圍第5項或第6項所述的配線基板， 其中係由表面爲絕緣性的基板所構成。 種配線基板，具備： 基板； # 被設置在前述基板上的配線，此配線係由申請專利範 圍第1、2、3或4項所述配線材料所構成的配線；及薄膜 電晶體。
    -41 -
TW098134369A 2002-05-17 2003-05-06 Wiring material and wiring board using the same TW201009849A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002143312A JP4738705B2 (ja) 2002-05-17 2002-05-17 配線材料及びそれを用いた配線基板
JP2002143318A JP2003342653A (ja) 2002-05-17 2002-05-17 配線材料及びそれを用いた配線基板

Publications (1)

Publication Number Publication Date
TW201009849A true TW201009849A (en) 2010-03-01

Family

ID=29552300

Family Applications (2)

Application Number Title Priority Date Filing Date
TW092112341A TW200406789A (en) 2002-05-17 2003-05-06 Wiring material and wiring board using the same
TW098134369A TW201009849A (en) 2002-05-17 2003-05-06 Wiring material and wiring board using the same

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW092112341A TW200406789A (en) 2002-05-17 2003-05-06 Wiring material and wiring board using the same

Country Status (8)

Country Link
US (2) US20050127364A1 (zh)
EP (2) EP2161726A1 (zh)
KR (1) KR20050014822A (zh)
CN (1) CN100365737C (zh)
DE (1) DE60324553D1 (zh)
SG (1) SG152056A1 (zh)
TW (2) TW200406789A (zh)
WO (1) WO2003098641A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
SG152056A1 (en) * 2002-05-17 2009-05-29 Idemitsu Kousan Co Ltd Wiring material and wiring board using the same
KR100590270B1 (ko) * 2004-05-11 2006-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR101171175B1 (ko) * 2004-11-03 2012-08-06 삼성전자주식회사 도전체용 식각액 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR100959460B1 (ko) * 2007-11-16 2010-05-25 주식회사 동부하이텍 투명 박막 트랜지스터 및 투명 박막 트랜지스터의 제조방법
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
WO2010053060A1 (en) 2008-11-07 2010-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI396314B (zh) * 2009-07-27 2013-05-11 Au Optronics Corp 畫素結構、有機電激發光顯示單元及其製造方法
JP5776630B2 (ja) * 2012-06-01 2015-09-09 日立金属株式会社 銅系材料及びその製造方法
KR101953215B1 (ko) * 2012-10-05 2019-03-04 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
JP5742859B2 (ja) * 2013-01-30 2015-07-01 日立金属株式会社 高速伝送ケーブル用導体、及びその製造方法、並びに高速伝送ケーブル
US9909196B2 (en) 2013-03-01 2018-03-06 Jx Nippon Mining & Metals Corporation High-purity copper-cobalt alloy sputtering target
JP6172573B2 (ja) * 2013-11-29 2017-08-02 日立金属株式会社 はんだ接合材料とその製造方法、及びはんだ接合用部材、並びに太陽電池モジュール
JP6287126B2 (ja) * 2013-11-29 2018-03-07 日立金属株式会社 プリント配線板及びその製造方法
JP6123655B2 (ja) * 2013-11-29 2017-05-10 日立金属株式会社 銅箔及びその製造方法
KR102040450B1 (ko) * 2016-04-28 2019-11-04 닛데쓰마이크로메탈가부시키가이샤 반도체 장치용 본딩 와이어

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772174A (en) * 1971-04-21 1973-11-13 Nasa Deposition of alloy films
JPS5848021B2 (ja) * 1975-10-18 1983-10-26 ミツビシマロリ−ヤキンコウギヨウ カブシキガイシヤ 銀−金属酸化物系電気接点材料
JPS5544553A (en) * 1978-09-25 1980-03-28 Furukawa Electric Co Ltd:The Copper alloy for wiring connection
JPS55154541A (en) * 1979-05-22 1980-12-02 Furukawa Electric Co Ltd:The High-tensile electrically-conductive copper alloy having low softening temperature
JPS58133339A (ja) * 1982-01-31 1983-08-09 Matsushita Electric Works Ltd 電気接点材料
JPS5910988A (ja) * 1982-07-12 1984-01-20 ホシデン株式会社 カラ−液晶表示器
JPS6026625A (ja) * 1983-07-22 1985-02-09 Tanaka Kikinzoku Kogyo Kk 摺動接点材料
JPS6137937A (ja) * 1984-07-30 1986-02-22 Nippon Gakki Seizo Kk 接点材料
JPS61130449A (ja) * 1984-11-29 1986-06-18 Tanaka Kikinzoku Kogyo Kk すり接点材料
JPS6250425A (ja) * 1985-08-29 1987-03-05 Furukawa Electric Co Ltd:The 電子機器用銅合金
KR950004935B1 (ko) * 1986-09-30 1995-05-16 후루까와 덴끼 고교 가부시끼가이샤 전자 기기용 구리 합금
JPH0250432A (ja) * 1988-08-12 1990-02-20 Toshiba Corp 半導体装置
JPH0778266B2 (ja) * 1988-10-17 1995-08-23 同和鉱業株式会社 高強度高導電性銅基合金
JP2979880B2 (ja) * 1993-02-16 1999-11-15 日立電線株式会社 複合リードフレームおよびその製造方法
US5422621A (en) * 1993-10-29 1995-06-06 International Business Machines Corporation Oriented granular giant magnetoresistance sensor
US5659201A (en) * 1995-06-05 1997-08-19 Advanced Micro Devices, Inc. High conductivity interconnection line
JPH0943628A (ja) * 1995-08-01 1997-02-14 Toshiba Corp 液晶表示装置
US5849424A (en) * 1996-05-15 1998-12-15 Dowa Mining Co., Ltd. Hard coated copper alloys, process for production thereof and connector terminals made therefrom
JPH1197609A (ja) * 1997-09-17 1999-04-09 Dowa Mining Co Ltd 酸化膜密着性に優れたリードフレーム用銅合金及びその製造方法
US6320213B1 (en) * 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
JP3234814B2 (ja) * 1998-06-30 2001-12-04 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
JP4247863B2 (ja) * 1999-07-12 2009-04-02 ソニー株式会社 電子部品用金属材料、電子部品用配線材料、電子部品用電極材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
JP2001102592A (ja) * 1999-09-30 2001-04-13 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法
JP4238956B2 (ja) * 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP4686008B2 (ja) * 2000-05-31 2011-05-18 株式会社東芝 スパッタリングターゲットとそれを用いたＣｕ膜および電子デバイス
TW523870B (en) * 2000-11-02 2003-03-11 Ebara Corp Method for forming interconnects and semiconductor device
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
US20030227250A1 (en) * 2002-05-08 2003-12-11 Han Nee Silver alloy thin film reflector and transparent electrical conductor
SG152056A1 (en) * 2002-05-17 2009-05-29 Idemitsu Kousan Co Ltd Wiring material and wiring board using the same
JP3754011B2 (ja) * 2002-09-04 2006-03-08 デプト株式会社 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
TW200422258A (en) * 2003-02-26 2004-11-01 Sumitomo Chemical Co Method for producing α-alumina powder

Also Published As

Publication number Publication date
CN100365737C (zh) 2008-01-30
EP1507267B1 (en) 2008-11-05
DE60324553D1 (zh) 2008-12-18
SG152056A1 (en) 2009-05-29
KR20050014822A (ko) 2005-02-07
CN1653557A (zh) 2005-08-10
TW200406789A (en) 2004-05-01
EP1507267A1 (en) 2005-02-16
EP2161726A1 (en) 2010-03-10
WO2003098641A1 (en) 2003-11-27
EP1507267A4 (en) 2006-02-08
US20050127364A1 (en) 2005-06-16
US20070228575A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
TWI394850B (zh) A display device using a Cu alloy film and a Cu alloy sputtering target
TWI356498B (zh)
JP4355743B2 (ja) Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
US20070228575A1 (en) Wiring material and wiring board using the same
JP4705062B2 (ja) 配線構造およびその作製方法
TWI390059B (zh) 導電膜形成方法、薄膜電晶體、具薄膜電晶體之面板、及薄膜電晶體之製造方法
TWI437697B (zh) Wiring structure and a display device having a wiring structure
WO2010053135A1 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
WO2008032786A1 (en) Display device
TW200910459A (en) Method for manufacturing display apparatus
WO2007063991A1 (ja) 薄膜トランジスタ基板および表示デバイス
TW201040291A (en) Display device
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
WO2002103768A1 (en) Conductive thin film for semiconductor device, semiconductor device, and methods for producing them
WO2006075483A1 (ja) ＴＦＴ基板及びその製造方法、及び、Ａｌ配線を備えた透明導電膜積層基板及びその製造方法、及び、Ａｌ配線を備えた透明導電膜積層回路基板及びその製造方法、及び、酸化物透明導電膜材料
JP2003342653A (ja) 配線材料及びそれを用いた配線基板
JP5416470B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP4738705B2 (ja) 配線材料及びそれを用いた配線基板
WO2010082638A1 (ja) Ｃｕ合金膜および表示デバイス
TWI378471B (en) Electronic device, and active matrix substrate for use in electrooptic display device
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Ｃｕ 합금막
CN110359049A (zh) 含银薄膜蚀刻液组合物、利用其制造的显示装置用阵列基板及其制造方法
JP2010258347A (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2006339666A (ja) アルミニウム合金膜形成用スパッタリングターゲット