CN1769528A - 用于导电材料的蚀刻剂及薄膜晶体管阵列面板的制造方法 - Google Patents

用于导电材料的蚀刻剂及薄膜晶体管阵列面板的制造方法 Download PDF

Info

Publication number
CN1769528A
CN1769528A CNA2005101175150A CN200510117515A CN1769528A CN 1769528 A CN1769528 A CN 1769528A CN A2005101175150 A CNA2005101175150 A CN A2005101175150A CN 200510117515 A CN200510117515 A CN 200510117515A CN 1769528 A CN1769528 A CN 1769528A
Authority
CN
China
Prior art keywords
layer
etching reagent
electrode
etching
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101175150A
Other languages
English (en)
Other versions
CN1769528B (zh
Inventor
朴弘植
姜成昊
赵弘济
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1769528A publication Critical patent/CN1769528A/zh
Application granted granted Critical
Publication of CN1769528B publication Critical patent/CN1769528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/20—Acidic compositions for etching aluminium or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electroluminescent Light Sources (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种用于制造薄膜晶体管(TFT)阵列面板的方法，包括：在绝缘基片上形成具有栅电极的栅极线；在栅极线上顺序沉积栅极绝缘层及半导体层；在栅极绝缘层及半导体层上形成漏电极和具有源电极的数据线；并形成连接至漏电极的像素电极。这些元件可以使用含有65wt％至75wt％的磷酸、0.5wt％至15wt％的硝酸、2wt％至15wt％的醋酸、0.1wt％至8.0wt％的钾化合物、以及去离子水的蚀刻剂通过光蚀刻形成。TFT阵列面板的各个元件可以在类似的条件下形成有本发明的蚀刻剂的图样，这简化了制造工艺并节约了成本，并使得TFT元件具有良好的剖面。

Description

用于导电材料的蚀刻剂及 薄膜晶体管阵列面板的制造方法
相关申请的交叉参考
本申请要求于2004年11月3日在韩国知识产权局提交的韩国专利申请第10-2004-0088809号的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及用于导电材料的蚀刻剂及使用该蚀刻剂的薄膜晶体管阵列面板的制造方法。
背景技术
液晶显示器(LCD)是目前最广泛使用的平面显示器之一。LCD包括夹置于包括场产生电极的两个面板之间的液晶(LC)层。通过向场产生电极施加电压以在LC层中产生电场(该电场使得LC层中的LC分子进行定向，以调整入射光的极化)而使LCD显示图像。
布置为一个面板在一个矩阵中具有多个像素电极，并且另一面板具有共电极的LCD目前在LCD市场上占据主导地位。
LCD通过向各像素电极施加不同电压而显示图像。为此，将具有三个端子以转换施加到像素电极的电压的薄膜晶体管(TFT)连接至各像素电极，在薄膜晶体管阵列面板上形成传输用于控制TFT的信号的栅极线和传输施加于像素电极的电压的数据线。
TFT是用于响应于来自栅极线的扫描信号将来自数据线的图像信号传输到像素电极的开关元件。
TFT作为开关元件应用于有源矩阵有机发光显示器，用于控制各个发光元件。
考虑到LCD的尺寸的增大，由于栅极线及数据线的长度也随着LCD的尺寸增加而增加，因此迫切的需要一种具有低电阻率的材料。
然而，由于具有低电阻率的金属具有弱耐化学性，因此这样的材料容易受到蚀刻剂的损坏。因此，包括多个金属层(其中至少一个具有低电阻率)的信号线通常有包括底切和悬垂的有缺陷的剖面。
通过沉积导电材料和光蚀刻，形成TFT阵列面板的诸如栅极线、数据线以及像素电极的导电图样(印刷电路)。通常，导电图样的材料彼此不同。一般地，不同的材料需要不同的蚀刻剂和蚀刻条件。蚀刻剂和蚀刻条件的这种多样性使得制造工序复杂化并增加了整体的制造成本。
发明内容
本发明目的在于提供一种用于导电材料的蚀刻剂，其能够制造具有良好剖面的导电图样，简化制造工序，从而降低制造成本。
本发明提供了一种用于导电材料的蚀刻剂，其含有约65wt％至约75wt％的磷酸、约0.5wt％至约15wt％的硝酸、约2wt％至约15wt％的醋酸、约0.1wt％至约8.0wt％的钾化合物、以及剩余量的去离子水。
本发明提供了一种可选的蚀刻剂，其中钾化合物包括硝酸钾(KNO3)及醋酸钾(KC2H3O2)。
本发明还提供了一种用于制造薄膜晶体管阵列面板的方法，包括如下步骤：在绝缘基片上形成具有栅电极的栅极线；在栅极线上依次沉积栅极绝缘层及半导体层；在栅极绝缘层及半导体层上形成漏电极；在栅极绝缘层及半导体层上形成具有源电极的数据线，从而使得间隙设置于漏电极和源电极之间；以及形成连接至漏电极的像素电极，其中，栅极线、数据线、漏电极、和像素电极中的至少一个使用蚀刻剂通过光蚀刻而形成，该蚀刻剂包括约65wt％至约75wt％的磷酸、约0.5wt％至约15wt％的硝酸、约2wt％至约15wt％的醋酸、约0.1wt％至约8.0wt％的钾化合物、以及去离子水。
附图说明
图1是根据本发明的实施例的用于LCD的TFT阵列面板的布局图；
图2是沿图1中的II-II′线截取的TFT阵列面板的截面图；
图3A、图4A、图5A及图6A是顺序示出了图1和图2中所示的用于LCD的TFT阵列面板的制造方法的中间步骤的布局图；
图3B是沿着图3A中的IIIB-IIIB′线截取的TFT阵列面板的截面图；
图4B是示出了在图3B所示的步骤之后的沿着图4A中的IVB-IVB′线截取的TFT阵列面板的截面图；
图5B是示出了在图4B所示的步骤之后的沿着图5A的VB-VB′线截取的TFT阵列面板的截面图；
图6B是示出了在图5B所示的步骤之后的沿着图6A的VIB-VIB′线截取的TFT阵列面板的截面图；
图7是根据本发明的另一实施例的用于LCD的TFT阵列面板的布局图；
图8是沿着图7中的VIII-VIII′线截取的TFT阵列面板的截面图；
图9A及图10A是在根据本发明的另一实施例的制造方法的中间步骤中，图7和图8中所示的TFT阵列面板的截面图；
图9B是沿着图9A中的IXB-IXB′线截取的TFT阵列面板的截面图；
图10B是沿着图10A中的XB-XB′线截取的TFT阵列面板的截面图；
图11是根据本发明的再一实施例的用于OLED的TFT阵列面板的布局图；
图12A及图12B是分别沿着图11中的XIIA-XIIA′及XIIB-XIIB′线截取的TFT阵列面板的截面图；
图13、图15、图17、图19、图21、图23及图25是在根据本发明的再一实施例的制造方法的中间步骤中，图11、图12A、和图12B中所示的TFT阵列面板的布局图；
图14A和图14B是分别沿着图13中的XIVA-XIVA′线和XIVB-XIVB′线截取的TFT阵列面板的截面图；
图16A和图16B是分别沿着图15中的XVIA-XVIA′线和XVIB-XVIB′线截取的TFT阵列面板的截面图；
图18A和图18B是分别沿着图17中的XVIIIA-XVIIIA′线和XVIIIB-XVIIIB′线截取的TFT阵列面板的截面图；
图20A和图20B是分别沿着图19中的XXA-XXA′线和XXB-XXB′线截取的TFT阵列面板的截面图；
图22A和图22B是分别沿着图21中的XXIIA-XXIIA′线和XXIIB-XXIIB′线截取的TFT阵列面板的截面图；
图24A和图24B是分别沿着图23中的XXIVA-XXIVA′线和XXIVB-XXIVB′线截取的TFT阵列面板的截面图；
图26A和图26B是分别沿着图25中的XXVIA-XXVIA′线和XXVIB-XXVIB′线截取的TFT阵列面板的截面图；
图27A是形成有参考例1的蚀刻剂图样的栅极线的截面照片；
图27B是形成有参考例3的蚀刻剂图样的数据线的截面照片；
图28A是形成有实施例2的蚀刻剂图样的栅极线的截面照片；
图28B是形成有实施例2的蚀刻剂图样的数据线的截面照片；
图28C是形成有实施例2的蚀刻剂图样的像素电极的截面照片。
具体实施方式
以下将参照附图对根据本发明的优选实施例进行详细地描述，附图中示出了本发明的实施例。然而，本发明可以多种不同的形式来实现而并不局限于在此所示出的实施例。相反地，所提供的这些实施例是为了使本发明公开地更加详尽和全面，并能够使得本领域的技术人员可以充分地理解本发明的范围。
在附图中，为了清楚起见，扩大了层、薄膜及区域的厚度。整个附图中，相同的标号指向相同的元件。元件的位置可以根据其在图中的方向来描述，例如，向上是朝向图的顶部。应该可以理解，当提到诸如层、薄膜、区域、或基片的元件“位于”另一个元件上时，是指该元件直接位于另一个元件上，或存在干涉元件。
下文中测量了形成有根据本发明的实施例的蚀刻剂图样的栅极线、数据线、和像素电极的剖面以及蚀刻剂蚀刻的均匀性。
备有六种蚀刻剂。蚀刻剂的成分在表1中列出。
表1
  (wt％)   磷酸   硝酸   醋酸   KNO3   KC2H3O2   NH4HS   C7H9NO2   去离子水
  实施例1   67   6   10   1   1   -   -   15
  实施例2   67   6   10   1   1   1   1   13
  实施例3   73   8.5   7   2   2   -   -   7.5
  参考例1   63   3   15.5   -   -   -   -   18.5
  参考例2   64   5   10   -   -   -   -   21
  参考例3   63   3   10   4.5   4.5   4.5   4.5   6
备有用于栅极线的六个基片，其具有铝-钕(Al-Nd)的下导电层和氮化钼(MoN)的上导电层。还备有用于数据线的六个基片，其具有钼-铌(Mo-Nb)的下导电层、铝-钕(Al-Nd)的中间导电层、以及钼-铌(Mo-Nb)的上导电层。最后，备有用于像素电极的六个基片，其具有氧化铟锌(IZO)层。
然后，光刻胶被涂覆在基片上，并通过光掩膜用光照射。接下来，将被照射的光刻胶显影。
接下来，备有用表1的六种蚀刻剂填充的六个喷射型蚀刻室。蚀刻室的内部温度约为30℃至45℃。在本测试中，将所有蚀刻室设置为具有约40℃的温度。
在各室中，设置有包括用于栅极线的基片、用于数据线的基片、以及用于像素电极的基片的三个基片，用于蚀刻导电层。在约30秒至200秒内调整蚀刻时间。对具有相同导电层的基片蚀刻相同时间段。
蚀刻后，用去离子水洗净基片并然后使其干燥。
然后，在剥离光刻胶后，用扫描电子显微镜(SEM)检查所蚀刻的导电层的截面轮廓。
结果如下：
用实施例1、2和3的蚀刻剂蚀刻的导电层具有良好的侧斜面及临界尺寸(CD)而没有底切或悬垂。导电层在贯穿基片的整个区域内被均匀地蚀刻而不产生诱导斑点(inducing stain)。用实施例2的蚀刻剂蚀刻的导电层呈现出特别良好的剖面。
相反地，利用参考例1及2的蚀刻剂蚀刻的导电层产生具有由Al层和其他导电层之间的蚀刻速度差而导致的底切的不良剖面。IZO层呈现出特别不良的图样。此外，导电层未被均匀蚀刻，因此在基片的某些部分产生斑点。
与利用参考例1及2的蚀刻剂蚀刻的导电层相反，利用参考例3的蚀刻剂蚀刻的导电层呈现出具有凹进的Mo层的不良剖面。
如图27A所示，形成有参考例1的蚀刻剂图样的栅极线具有底切，该底切由于Al-Nd的下导电层1与MoN的上导电层2之间的蚀刻速率差而形成。由于Al-Nd蚀刻的比MoN快，因此下导电层1是凹进的。
参照图27B，形成有参考例3的蚀刻剂图样的数据线具有不良剖面，该不良剖面由于Al-Nd的中间导电层2以及Mo-Nb的下导电层1和上导电层3之间的蚀刻速度差而形成(图27B中的参考标号4表示光刻胶层)。与参考例1相反，参考例3的蚀刻剂蚀刻Mo-Nb比Al-Nd快。因此，下导电层1和上导电层3是凹进的。由于该不良剖面，无法测量线的倾斜角和CD偏斜。而且，在所有导电层上产生严重斑点。
另一方面，如图28A、28B、和28C所示，利用实施例2的蚀刻剂蚀刻的所有导电层(栅极线、数据线和像素电极)具有良好的侧斜面及临界尺寸(CD)而没有底切或悬垂。特别地，双层的栅极线(图28A)和三层的数据线(28B)不会产生当下层和上层之间有蚀刻速度差时可能出现的剖面劣化。此外，实施例2的蚀刻剂蚀刻像素电极的材料以及栅极线和数据线的材料。准确地，栅极线和数据线具有角度在60度至80度之间的侧斜面以及从约1.0μm至1.5μm的CD偏斜。像素电极具有角度约为50度的侧斜面以及从约0.2μm至0.3μm的CD偏斜。实施例2的蚀刻剂可以贯穿基片的整个区域而均匀地蚀刻导电层而不产生诱导斑点。
如上所述，根据本发明的实施例的蚀刻剂进一步包括钾化合物和/或碱性氮化合物以及磷酸、硝酸、及醋酸，以稳定导电层的剖面和提高蚀刻均匀性。这里，碱性氮化合物包括至少硫氢化铵(NH4HS)或2，6-吡啶二甲醇(C7H9NO2)。
一般而言，具有两层或多层的导体由于蚀刻速率差而有剖面劣化。包括Mo层和Al层的双层或三层导电层可能由于电流效应而有严重的剖面劣化。电流效应在氧化还原导致具有不同电势的金属设置于电解质溶液时存在。具有相对正电势的金属起到阴极的作用并具有被还原的倾向，而具有相对负电势的金属起到阳极的作用并具有被氧化的倾向。电流效应降低了阴极金属的蚀刻速率(腐蚀速度)同时增加了阳极金属的蚀刻速度。因此，包括Al层和Mo层的多金属层的起到阳极的作用的Al层，蚀刻的比充当阴极的Mo层快。
根据本发明的实施例的蚀刻剂进一步包括钾化合物和/或碱性氮化合物以及磷酸、硝酸、及醋酸以减少该电流效应。
钾化合物和碱性氮化合物通过抑制电子在不同金属之间的移动来减少电流效应。然而，当蚀刻剂含有过多的钾化合物或碱性氮化合物时，可能会过度抑制电流效应并引起蚀刻速率逆转。因此，需要调整钾化合物和碱性氮化合物的比例以产生适当的电流效应。
根据本发明的蚀刻剂优选地含有约0.1wt％至8wt％的钾化合物和/或碱性氮化合物。与参考例1的蚀刻剂非常相似，当蚀刻剂含有小于0.1wt％的钾化合物和/或碱性氮化合物时，没有抑制电流效应的效果。当蚀刻剂含有超过8wt％的钾化合物和/或碱性氮化合物时，如上所述，可能会过度抑制电流效应并引起蚀刻速率逆转。如同参考例3的蚀刻剂一样，这样的蚀刻剂蚀刻Mo层比Al层快，因此引起剖面劣化。
当位于大面积基片上的导电层形成有传统的蚀刻剂图样时，由于中间部分和边缘部分的蚀刻速率差，导电层被不规则的蚀刻。
根据本发明的实施例的蚀刻剂进一步包括钾化合物和/或碱性氮化合物以及磷酸、硝酸、和醋酸，以改善目标层的表面状况。因此，蚀刻在整个区域均匀地进行。这种效果在从图27A至图28C中可以看出。
根据本发明的蚀刻剂可以应用于例如图样栅极线、数据线、以及像素电极的导电层，而不考虑层的数量。所有用本发明的蚀刻剂蚀刻的导电层具有良好的剖面。因此，将低了成本并简化了制造工艺，从而提高了生产效率。此外，根据本发明的蚀刻剂贯穿整个区域均匀地蚀刻导电层，而不产生诱导斑点，这提高了产品质量。
在上面的描述中，使用Al-Nd、MoN、Mo-Nb以及IZO作为该测试的例子。然而，根据本发明的蚀刻剂可以蚀刻包括Al或Mo的材料以及氧化铟锡(ITO)。根据本发明的蚀刻剂可以用于蚀刻其他的导电材料，这对本领域内的技术人员来说是已知的。
现在，将参照附图详细描述TFT阵列面板及其利用实施例2的蚀刻剂的制造方法。
如图1和图2所示，用于传送栅极信号的多条栅极线121形成于绝缘基片110上。栅极线121主要在横向上形成，并且其局部成为多个栅电极124。同样，栅极线121包括在低方向上延伸的部分，其成为多个扩张部127。栅极线121的端部129具有扩大的宽度，用于与诸如驱动电路的外部设备连接。
栅极线121具有下层124p、127p、和129p以及上层124q、127q和129q。下层124p、127p、和129p可以由诸如铝(Al)或铝-钕(Al-Nd)的材料制成。上层124q、127q和129q可以由诸如钼(Mo)或MoN的材料制成。
上层124q、127q和129q以及下层124p、127p、和129p的侧面相对于基片110的表面倾斜，并且其倾斜角在约30度至80度的范围内。
优选地，由氮化硅(SiNx)制成的栅极绝缘层140形成在栅极线121上。
优选地，由氢化非晶硅(简写为“a-Si”)制成的多个半导体带151可以形成在栅极绝缘层140上。每个半导体带151大致在纵向延伸，并且具有多个朝向栅电极124分支的突起部154。各半导体带151的宽度在栅极线121附近变大，以覆盖其较大面积。
优选地，由重掺杂n型杂质的n+氢化a-Si制成的多个欧姆接触带161和岛165可以形成在半导体带151上。每个欧姆接触带161具有多个突起部163，其与欧姆接触岛165成对地位于半导体带151的突起部154上。
半导体带151以及欧姆接触层161和165的边缘表面优选地以在约30度到80度的范围内的角度倾斜。
多条数据线171、多个漏电极175、以及多个储能电容器导体177形成在欧姆接触层161和165以及栅极绝缘层140上。
用于传输数据电压的数据线171大致在纵向延伸并与栅极线121相交，以限定呈矩阵排列的像素区域。数据线171具有多个分支，其朝向各漏电极175突起并形成多个源电极173。数据线171进一步具有扩大宽度的端部179。每对源电极173与漏电极175在栅电极124之上相互分离，以从而彼此相对。
数据线171、漏电极175、以及储能电容器导体177可以包括第一层171p、175p、177p，第二层171q、175q、177q，以及第三层171r、175r、177r。第一层171p、175p、和177p以及第三层171r、175r、和177r分别设置于第二层171q、175q、和177q的下侧和上侧。第一层171p、175p、和177p以及第三层171r、175r、和177r可以由诸如Mo本身或Mo-Nb的含Mo金属制成。第二层171q、175q、和177q可以由诸如Al本身或Al-Nd的含Al金属制成。由于具有低电阻率的Al或Al合金层设置于两个Mo合金层之间，因此数据线171具有低电阻率并且阻止了Al或Al合金层与半导体或像素电极的接触，这可能引起不良接触。因此，有效地防止了由于不良接触引起的TFT的劣化。
栅电极124、源电极173、及漏电极175与半导体带151的突出部154一起形成具有通道的TFT，该通道形成在设置于源电极173与漏电极175之间的突出部154上。储能电容器导体177的部分可以与栅极线121的扩张部127重叠。
数据线171、漏电极175、以及储能电容器导体177具有以在约30度至80度的范围内的角度倾斜的边缘表面。
欧姆接触层161和165仅夹置于半导体带151和数据线171之间以及漏电极175和半导体带突出部154之间，以降低其间的接触阻抗。
半导体带151部分地在源电极173和漏电极175之间的区域以及未被数据线171及漏电极175覆盖的其他区域外露。大部分的半导体带151比数据线171窄，但是半导体带151在其与栅极线121交叉的区域附近变宽，以防止数据线171断开。
在数据线171、漏电极175、储能电容器导体177、以及露出的半导体带151的外露区域上形成钝化层180。钝化层180可以由具有良好的平面化特性和感光性的有机材料制成，或由诸如a-Si:C:O或a-Si:O:F的具有低介电常数的绝缘材料制成。钝化层180可以通过等离子加强的化学汽相沉积(PECVD)形成。钝化层180可以如下方式构造：由SiNx或SiO2制成的绝缘层另外形成于有机材料层下面，以防止钝化层180的有机材料与半导体带151的外露于数据线171和漏电极175之间的部分接触。
在钝化层180上形成分别露出栅极线121的端部129、漏电极175、储能电容器导体177、以及数据线171的端部179的多个接触孔181、185、187、和182。
可以在钝化层180上形成可由IZO或ITO制成的多个接触辅助件81和82以及多个像素电极190。
由于像素电极190通过相应的接触孔185和187在物理上电连接到漏电极175以及储能电容器导体177，因此像素电极190接收来自漏电极175的数据电压，并将数据电压传输到储能电容器导体177。
被施加数据电压的像素电极190与被施加共同电压的相对面板(未示出)的共电极(未示出)相配合产生电场，从而将LC层中的LC分子进行定向，以改变入射光的极化。
同样，像素电极190和共电极形成用于在TFT关闭之后存储电压的电容器。该电容器称为“LC电容器”。为了增强电压存储功能，提供了与LC电容器并联的另一个电容器，称为“储能电容器”。该储能电容器形成于像素电极190以及与其相邻的栅极线121(称为前端栅极线)的重叠部分。提供栅极线扩张部127以确保可能的最大重叠面积，并且因此，增强了储能电容器的存储能力。储能电容器导体177连接至像素电极190并与扩张部127重叠，并设置于钝化层180的底部，因此像素电极190将靠近前端栅极线121。
可选的接触辅助件81和82可以分别连接至栅极线端部129和数据线端部179。接触辅助件81和82补充端部129和171与诸如驱动集成电路的外部装置之间的粘接性，并对其进行保护。
下面参照图3A至图6B以及图1及图2详细描述TFT阵列面板的制造方法。
首先，如图3A及图3B所示，在绝缘基片110上形成金属层。
通过共同溅射(Co-supttering)沉积金属层。在同一溅射室安装有两个靶用于共同溅射。一个靶可以由Al-Nd制成。另一个靶可以由Mo制成。这里，Al-Nd靶优选地含有2wt％的Nd。
共同溅射按如下步骤执行：
首先，向Al-Nd靶供电而不向Mo靶供电，以沉积Al-Nd的下层。下层的厚度优选地为约2500，但是可以在约1000至5000之间变化。
接下来，向Mo靶供电而不向Al-Nd靶供电，以沉积上层。上层的厚度优选地为约1000，但是可以在约50至2000之间变化。
然后，将光刻胶涂布于上层上并通过光掩膜光照，以使光刻胶显像。
同时蚀刻上层和下层以形成多条栅极线121。在约35℃至45℃之间的温度下，通过向基片喷射蚀刻剂约持续30秒至200秒进行蚀刻。
所述蚀刻剂的组分的比例可以近似在如下范围内变化：65wt％至75wt％的磷酸、0.5wt％至15wt％的硝酸、2wt％至15wt％的醋酸、0.1wt％至8.0wt％的钾化合物、以及剩余量的水。如上面所提到的，当向蚀刻剂添加0.1wt％至8.0wt％的碱性氮化合物时，导电层在蚀刻时可以具有更好的剖面。
当栅极线形成有这样的蚀刻剂图样时，栅极线具有很好的剖面，这是因为，由于表面重整建小了电流效应并提高了整个基片的蚀刻均匀性。
通过如图3A及图3B所示的上述处理，形成具有多个栅电极124、扩张部127、以及端部129的多条栅极线121。
参照图4A及图4B，在顺次沉积栅极绝缘层140、内部a-Si层、和外部a-Si层后，外部a-Si层和内部a-Si层被光蚀刻以形成分别具有突起部164和154的多个外部半导体带161和多个内部半导体带151。栅极绝缘层140优选的由厚度为约2,000至约5,000的氮化硅制成，并且沉积温度优选地在约250℃到500℃的范围内
然后，在外部半导体带161上顺次沉积Mo-Nb的第一层、Al-Nd的第二层、以及Mo-Nb的第三层。第一层的厚度优选的在约50至3000的范围内。第二层优选的在约1000至5000之间。第三层的厚度优选的在约50至2000之间。溅射温度优选地为约150℃。
然后，将光刻胶涂布于第三层上并通过光掩膜光照，以使光刻胶显像。
用实施例2的蚀刻剂同时蚀刻第一层、第二层、和第三层，以形成多条数据线171和漏电极175。在约35℃至45℃之间的温度下，通过向基片喷射蚀刻剂约持续30秒至200秒进行蚀刻。
如前面提到的，使用这样的蚀刻剂形成图样的数据线具有很好的剖面，这是因为，由于表面重整减少了电流效应并提高了整个基片的蚀刻均匀性。
通过如图5A及图5B所示的上述处理，形成具有多个源电极173、多个漏电极175、端部179、以及储能电容器导体177的多条数据线171。
接着，通过蚀刻除去外部半导体带161的未被数据线171和漏电极175覆盖的部分，以完成多个欧姆接触层163和165以露出内部半导体带151的部分。其后，实施氧等离子处理以稳定半导体带151的外露表面。
参照图6A及图6B，钝化层180同栅极绝缘层140一起被沉积和干蚀刻，以形成多个接触孔181、185、187、和182。优选地，在对于蚀刻栅极绝缘层140和钝化层180来说具有大致相同的蚀刻比的蚀刻条件下，蚀刻栅极绝缘层140和钝化层180。
当钝化层180由光敏材料制成时，接触孔181、185、187、和182可以仅通过光刻法处理形成。
接着，在钝化层180上沉积厚度为约400至1500的ITO层。
然后，将光刻胶涂布于ITO层上并通过光掩膜光照，以使光刻胶显像。
接下来，用实施例2的蚀刻剂蚀刻ITO层以形成多个像素电极190。在约35℃至45℃之间的温度下，通过向基片喷射蚀刻剂约持续30秒至200秒进行蚀刻。
结果，像素电极190和接触辅助件81及82具有侧面，该侧面相对于基片110的表面以约50度角倾斜。
在本发明中，由于栅极线121、数据线171和漏电极175、以及像素电极190用相同的蚀刻剂以及在相同的蚀刻条件下形成图样，因此节约了成本并简化了制造工艺。此外，使用本发明的蚀刻剂蚀刻的所有导电层均具有良好剖面。
在上面的描述中，使用Al-Nd、Mo、Mo-Nb和IZO作为用于信号线和像素电极的导电材料的示例。然而，根据本发明的蚀刻剂可以蚀刻包括Al或Mo金属以及ITO的所有导电材料。根据本发明的蚀刻剂还可以蚀刻其他导电材料。
本实施例中使用多层信号线作为示例，然而，也可以使用单层信号线。
如图7和图8所示，本发明的另一实施例描述了具有滤色器的薄膜晶体管阵列面板。像素电极面板具有与先前描述的结构类似的结构，并且以类似的方式形成。
这里，在数据线171、漏电极175、以及储能电容器导体177上形成滤色器230R、230G、和230B。滤色器230R、230G、和230B沿着由数据线171隔开的像素列形成。依次分别照亮红色、绿色、和蓝色滤色器230R、230G、和230B。
滤色器230R、230G、和230B没有形成在连接至外部电路的栅极线121和数据线171的端部上。两个相邻的滤色器230R、230G、和230B可以在数据线171上彼此重叠。因此，通过重叠滤色器230R、230G、和230B可以防止在像素区域周围的漏光。所有的红色、绿色、和蓝色滤色器230R、230G、和230B可以设置于数据线171上，以彼此重叠。
第一夹层绝缘层801形成于滤色器230R、230G、和230B的下面以阻止其色素渗入半导体突起部154。第二夹层绝缘层802形成于滤色器230R、230G、和230B的上面以阻止其色素渗入LC层(未示出)。
夹层绝缘层801和802可以由具有低介电常数的绝缘材料制成，例如a-Si:C:O、a-Si:O:F或SiNx。
如上所述，当滤色器230R、230G、和230B形成于薄膜晶体管阵列面板上并在数据线171上彼此重叠时，相对面板可以仅具有共电极。因此，易于组装TFT面板和相对面板并增加了孔径比。
在第二夹层绝缘层802中，形成多个接触孔181、185、187、和182，以分别露出栅极线端部129、漏电极175、储能电容器导体177、以及数据线端部179。
由IZO或ITO制成的多个接触辅助件82以及多个像素电极190形成于第二夹层绝缘层802上。
如前所述，由于像素电极190通过接触孔185和187在物理上电连接至漏电极175和储能电容器177，因此，像素电极190还接收来自漏电极175的数据电压并将该数据电压传送至储能电容器导体177。
现在将参照图9A至10B描述TFT阵列面板的制造方法，其与先前描述的图3A至6B中示出的方法类似。
然而，在本方法中，分别含有红、绿和蓝色素的有机光刻胶材料可以通过光学处理被涂布和形成图样，以顺次形成多个滤色器230R、230G、和230B。这里，在形成滤色器230R、230G、和230B之前，在数据线171和漏电极175上形成由诸如氮化硅(SiNx)或氧化硅(SiO2)的无机绝缘材料制成的第一夹层绝缘层801。此时，同时形成了露出漏电极175和储能电容器导体177的开口235和237。
参照图10A和10B，通过涂布具有低介电常数和良好平面化特性的有机绝缘薄膜，或者通过诸如a-Si:C:O或a-Si:O:F的具有低于4.0的介电常数的低介电绝缘材料的PECVD(等离子加强的化学汽相沉积)来形成第二夹层绝缘层802。
其后，可以光蚀刻第一绝缘层801和第二夹层绝缘层802，以形成多个接触孔181、182、185、和187。这里，用于露出漏电极175和储能电容器导体177的接触孔185和187形成于滤色器230R、230G、和230B的开口235和237中。
最后，如图7和图8所示，可以通过溅射和光蚀刻IZO层或ITO层形成多个像素电极190和多个接触辅助件81和82。像素电极190分别通过接触孔185和187连接至漏电极175和储能电容器导体177。
可以使用与栅极线121和数据线171相同的蚀刻剂和在相同的蚀刻条件形成像素电极190。
像素电极190可以具有角度在约40度至50度之间的侧斜面以及具有从约0.2μm至0.3μm的CD偏斜。
现在，将参照图12A和图12B描述用于根据本发明的另一实施例的主动矩阵有机光发射显示器(AM-OLED)的TFT面板。
包括多个栅极线121(其包括多个第一栅电极124a和多个第二栅电极124b)的多个栅极导体形成于诸如透明玻璃的绝缘基片110上。
用于传输栅极信号的栅极线121大致在横向延伸，并彼此分离。第一栅电极124a向上突起。栅极线121可以延伸以连接至与集成到基片110的驱动电路(未示出)，或者其可以具有大面积的端部(未示出)，用于与另一层或外部驱动电路连接，该驱动电路安装在基片110上或安装在诸如柔性的印刷电路薄膜(未示出)的可以附着到基片110的另一装置上。
各第二栅电极124b从栅极线121分离，并包括在两个相邻栅极线121之间大致在纵向延伸的储能电极133。
第一栅电极124a、第二栅电极124b以及储能电极133可以具有下层124ap、124bp、和133p以及上层124aq、124bq、和133q。下层124ap、124bp、和133p可以由例如Al本身或Al-Nd的含Al材料制成。上层124aq、124bq、和133q可以由例如Mo本身或MoN的含Mo材料制成。
另外，栅极导体121和124b的侧面可以相对于基片110的表面以在从约30度到80度范围内的角度倾斜。
优选地，由SiNx制成的栅极绝缘层140形成在栅极导体121或124b上。
优选地，由氢化非晶硅(缩写为“a-Si”)或多晶硅制成的多个半导体带151和岛154b，形成于栅极绝缘层140上。各半导体带151大致在纵向延伸，并且具有多个朝向第一栅电极124a分支的突起部154a。各半导体岛154b与第二栅电极124b交叉，并包括与第二栅电极124b的储能电极133重叠的部分157。
优选地，由重掺杂n型杂质(例如，磷)的n+氢化a-Si制成的多个欧姆接触带161和欧姆接触岛163b、165a、和165b，可以形成在半导体带151和岛154b上。每个欧姆接触带161具有多个突起部163a，其与欧姆接触岛165a成对地形成于半导体带突起部154a上。欧姆接触岛163b和165b成对地位于半导体岛154b上。
半导体带151和岛154b的侧面以及欧姆接触层161、163b、165a、和165b相对于基片的表面以优选地在从约30度至80度的范围内的角度倾斜。
包括多条数据线171、多条电压传输线172、多个第一漏电极175a、以及多个第二漏电极175b的多个数据导体形成于欧姆接触层161、163b、165a、和165b以及栅极绝缘层140上。
用于传输数据信号的数据线171大致在纵向延伸并与栅极线121交叉。各数据线171包括多个第一源电极173a、以及具有用于与另一层或外部装置接触的大面积的端部。数据线171可以直接连接至可集成到基片110的用于产生栅极信号的数据驱动电路。
用于传输驱动电压的电压传输线172大致在纵向延伸并与栅极线121交叉。各电压传输线172包括多个第二源电极173b。电压传输线172可以彼此连接并与半导体岛154b的储能区域157重叠。
第一和第二漏电极175a和175b从数据线171和电压传输线172分离，并彼此分离。每对第一源电极173a和第一漏电极175a相对于第一栅电极124a彼此相对设置，并且每对第二源电极173b和第二漏电极175b相对于第二栅电极124b彼此相对设置。
第一栅电极124a、第一源电极173a、和第一漏电极175a以及半导体带突起部154a形成具有通道的转换TFT，该通道形成于设置于第一源电极173a和第一漏电极175a之间的突起部154a上。同时，第二栅电极124b、第二源电极173b、和第二漏电极175b以及半导体岛154b形成具有通道的驱动TFT，该通道形成于设置于第二源电极173b和第二漏电极175b之间的半导体岛154b上。
数据导体171、172、175a、和175b优选地具有第一层171p、172p、175ap、和175bp，第二层171q、172q、175aq、和175bq，以及第三层171r、172r、175ar、和175br。第二层171q、172q、175aq、和175bq由Al合金制成。第一层171p、172p、175ap、和175bp以及第三层171r、172r、175ar、和175br分别设置于第二层171q、172q、175aq、和175bq的上侧和下侧。第一层171p、172p、175ap、和175bp以及第三层171r、172r、175ar、和175br由Mo-Nb制成。
同栅极导体121和124b一样，数据导体171、172、175a、和175b具有相对于基片110的表面呈锥形的侧斜面，以在从约30度至80度的范围内的角度倾斜。
欧姆接触层161、163b、165a、和165b仅夹置于底层半导体带151和岛154b之间，并置于数据导体171、172、175a、和175b之上以减小二者之间的接触电阻。半导体带151包括多个未被数据导体171、172、175a、和175b覆盖的外露部分。
如上所述，大部分的半导体带151比数据线171窄，但是半导体带151在其与栅极线121交叉的区域附近变宽，以防止数据线171断开。
钝化层180形成于数据导体171、172、175a、和175b以及半导体带151和岛154b的外露部分上。钝化层180优选地由诸如SiNx或SiO2的无机材料、具有良好的平面化特性的光敏有机材料、或由通过PECVD形成的诸如a-Si:C:O或a-Si:O:F的具有小于4.0的介电常数的低介电绝缘材料制成。钝化层180还可以包括无机绝缘体的下薄膜和有机绝缘体的上薄膜。
钝化层180具有多个接触孔189、183、185、181和182，用于分别露出第一漏电极175a、第二栅电极124b、第二漏电极175b、以及栅极线121和数据线171的端部129和179。
接触孔181和182露出栅极线端部129和数据线端部179，以将其连接至外部驱动电路。各向异性导电薄膜设置于外部驱动电路的输出端子与端部129和179之间，用于促进电连接和物理粘合。然而，当驱动电路直接装配于基片110上时，没有接触孔形成。当栅极驱动电路直接装配于基片110上并且数据驱动电路作为独立芯片形成时，仅形成用于露出数据线端部179的接触孔181。
多个像素电极190、多个连接件902、以及多个接触辅助件81和82形成于钝化层180上。
像素电极190通过接触孔185连接至第二漏电极175b。连接件902通过相应的接触孔189和183连接第一漏电极175a和第二栅电极124b。接触辅助件81和82分别通过接触孔181和182连接至栅极线端部129和数据线端部179。
像素电极190、连接件902、以及接触辅助件81和82可以由诸如ITO或IZO的透明导体制成。
隔离件803、辅助电极272、多个发光件70、以及共电极270形成于钝化层180和像素电极190上。
隔离件803由用于构造有机发光单元的有机或无机材料制成。隔离件803沿着像素电极190的边界形成，并限定可以由有机发光材料填充的空间。
发光件70设置于像素电极190上并被隔离件803包围。发光件70由发出红光、绿光或蓝光的发光材料制成。红光、绿光或蓝光发光件70顺序地和重复地设置。
辅助电极272具有与隔离件803大致相同的平面图样。辅助电极272与共电极270接触以减小其阻抗。
由诸如Al的具有低电阻系数的金属制成的共电极270形成于隔离件803、辅助电极272、以及发光件70上。本实施例描述了后发射OLED。然而，当共电极270由诸如ITO或IZO的透明导体制成时，可以生成前发射OLED或双侧发射OLED。
现在，将参照图13至图26B详细地描述在图11至图12B中示出的根据本发明的实施例的TFT阵列面板的制造方法。
首先，如图13至图14B所示，在基片110上沉积栅极金属层。可以形成信号金属层以形成栅极线。然而，在本实施例中，栅极金属层包括Al合金的下层和Mo合金的上层。这里，下层的厚度在1000至5000之间。上层的厚度在50至2000之间。
可以同时蚀刻上层和下层以形成多条栅极线121。在约35℃至45℃之间的温度下，通过向基片喷射蚀刻剂约持续30秒至200秒进行蚀刻。
实施例2的蚀刻剂是优选的，但是例如像实施例1和实施例3的蚀刻剂之类的其他蚀刻剂也可以使用。
当栅极线用这样的蚀刻剂形成图样时，栅极线具有良好的剖面，这是因为，由于表面重整减少了电流效应并提高了整个基片上的蚀刻均匀性。
如图13至图14B所示，通过上述的处理，形成具有多个第一栅电极124a和多个第二栅电极124b的多条栅极线121。
参照图15至图16B，在顺序沉积栅极绝缘层140、内部a-Si层、以及外部a-Si层后，外部a-Si层和内部a-Si层被光蚀刻以在栅极绝缘层140上形成多个外部半导体带164和包括突起部154a的多个内部半导体带151和岛154b。栅极绝缘层140优选地由厚度为约2000至5000的氮化硅制成，并且沉积温度优选地在约250℃至500℃的范围内。
参照图17至18B，在外部半导体带164上顺序沉积Mo合金的第一层、Al(或Al合金)的第二层、以及Mo合金的第三层。可以使用光刻胶(未示出)蚀刻该三个层，以形成多个数据导体，其包括：包括第一源电极173a的多条数据线171，包括第二源电极173b的多条电压传输线172，以及多个第一漏电极175a和第二漏电极175b。
这里，可以使用与形成栅极线121的蚀刻剂和蚀刻条件相同的蚀刻剂和蚀刻条件形成三层的数据线171、第二漏电极175b、以及电压传输线172。结果，数据线171、第二漏电极175b、以及电压传输线172具有相对于基片110角度在约40度至60度之间的侧斜面，并具有没有底切和悬垂的良好剖面。数据线171、第二漏电极175b、以及电压传输线172没有斑点。
在除去光刻胶之前或之后，可以通过蚀刻除去外部半导体带164的未被数据线171、172、175a、和175b覆盖的部分，已完成包括突起部163a和多个欧姆接触岛163b、165a、165b的多个欧姆接触带161以及露出内部半导体带151和岛154b的部分。
其后可以进行氧等离子体处理，以稳定半导体带151的外露表面。
参照图19至图20B，可以沉积钝化层180并使之形成图样，以形成分别露出第一漏电极175a、第二漏电极175b、第二栅电极124b、栅极线端部129、以及数据线端部179的多个接触孔189、185、183、181和182。
参照图21至图22B，可以在ITO或IZO的钝化层180上形成多个像素电极190、多个连接件192、以及接触辅助件81和82。
使用与形成栅极线和数据线的蚀刻剂和蚀刻条件相同的蚀刻剂和蚀刻条件蚀刻ITO层，其中，蚀刻剂优选地为实施例2的蚀刻剂。
像素电极190具有角度在约40度至50度之间的侧斜面，并具有从约0.2μm至0.3μm的CD偏斜。
参照图23至26B，隔离件803及多个辅助电极272可以仅通过使用单一光刻步骤形成。
最后，通过在掩模后沉积或喷墨打印，在开口中形成优选地包括多层的多个有机发光件70，并且同时形成如图11至如图12B所示的共电极270。
由于栅极线121、数据线171、漏电极175a和175b、电压传输线172、以及像素电极190用相同的蚀刻剂和蚀刻条件形成图样，因此简化了制造工艺从而节省了成本。所有用根据本发明的蚀刻剂蚀刻的导电层具有良好的剖面。
上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (22)

1.一种用于导电材料的蚀刻剂，包括：
约65wt％至约75wt％的磷酸；
约0.5wt％至约15wt％的硝酸；
约2wt％至约15wt％的醋酸；
约0.1wt％至约8.0％的钾化合物；以及
去离子水。
2.根据权利要求1所述的用于导电材料的蚀刻剂，其中，所述钾化合物包括至少硝酸钾(KNO3)或醋酸钾(KC2H3O2)。
3.根据权利要求1所述的用于导电材料的蚀刻剂，进一步包括碱性氮化合物。
4.根据权利要求3所述的用于导电材料的蚀刻剂，其中，所述碱性氮化合物包括至少硫氢化铵(NH4HS)或2，6-吡啶二甲醇(C7H9NO2)。
5.根据权利要求3所述的用于导电材料的蚀刻剂，其中，所述碱性氮化合物的量在约0.1wt％至约8wt％之间。
6.一种用于导电材料的蚀刻剂，包括：
约65wt％至约75wt％的磷酸；
约0.5wt％至约15wt％的硝酸；
约2wt％至约15wt％的醋酸；
约0.1wt％至约8.0wt％的钾化合物，所述钾化合物包括硝酸钾(KNO3)和醋酸钾(KC2H3O2)；以及
去离子水。
7.根据权利要求6所述的用于导电材料的蚀刻剂，进一步包括碱性氮化合物，所述碱性氮化合物至少包括硫氢化铵(NH4HS)或2，6-吡啶二甲醇(C7H9NO2)。
8.一种用于制造薄膜晶体管阵列面板的方法，包括如下步骤：
在绝缘基片上形成具有栅电极的栅极线；
在所述栅极线上依次沉积栅极绝缘层及半导体层；
在所述栅极绝缘层及所述半导体层上形成漏电极；
在所述栅极绝缘层及所述半导体层上形成具有源电极的
数据线，使得在所述漏电极和所述源电极之间设置有间隙；
形成连接至所述漏电极的像素电极，
其中，所述栅极线、所述数据线、所述漏电极、以及所述像素电极中的至少一个使用蚀刻剂通过光蚀刻形成，所述蚀刻剂包括：约65wt％至约75wt％的磷酸、约0.5wt％至约15wt％的硝酸、约2wt％至约15wt％的醋酸、约0.1wt％至约8.0wt％的钾化合物、以及去离子水。
9.根据权利要求8所述的方法，其中，所述钾化合物包括至少硝酸钾(KNO3)或醋酸钾(KC2H3O2)。
10.根据权利要求8所述的方法，进一步包括约0.1wt％至约8.0wt％的碱性氮化合物。
11.根据权利要求10所述的方法，其中，所述碱性氮化合物包括至少硫氢化铵(NH4HS)或2，6-吡啶二甲醇(C7H9NO2)。
12.根据权利要求8所述的方法，其中，形成所述栅极线的步骤包括：
沉积包括Al的第一金属层和包括钼Mo的第二金属层；
以及
光蚀刻所述第一金属层和所述第二金属层。
13.根据权利要求12所述的方法，其中，所述第一金属层包括Al-Nd。
14.根据权利要求12所述的方法，其中，所述第二金属层包括Mo-Nb和MoN。
15.根据权利要求8所述的方法，其中，形成所述数据线和所述漏电极的步骤包括：
顺序沉积包括Mo的第一金属层、包括Al的第二金属层、以及包括Mo的第三金属层；以及
光蚀刻所述第一金属层、所述第二金属层、以及所述第三金属层。
16.根据权利要求15所述的方法，其中，所述第一和第三金属层包括Mo-Nb和MoN。
17.根据权利要求15所述的方法，其中，所述第二金属层包括包含Al-Nd的Al合金。
18.根据权利要求8所述的方法，其中，形成所述像素电极的步骤包括：
沉积氧化铟锡(ITO)层或氧化铟锌(IZO)层；以及
光蚀刻所述ITO或IZO层。
19.根据权利要求8所述的方法，其中，所述形成栅极线、形成数据线和漏电极、以及所述形成像素电极的步骤包括利用蚀刻剂的光蚀刻，所述蚀刻剂包括：约65wt％至约75wt％的磷酸、约0.5wt％至约15wt％的硝酸、约2wt％至约15wt％的醋酸、约0.1wt％至约8.0wt％的钾化合物、以及去离子水。
20.根据权利要求8所述的方法，其中，在约30℃至约45℃之间的温度下执行光蚀刻。
21.根据权利要求8所述的方法，其中，所述光蚀刻包括在多个导电层上施加所述蚀刻剂持续约30秒至约200秒，以形成所述栅极线、所述数据线、所述漏电极、以及所述像素电极。
22.根据权利要求21所述的方法，其中，通过在所述导电层上喷射所述蚀刻剂，在所述导电层上施加所述蚀刻剂，其形成所述栅极线、所述数据线、所述漏电极、以及所述像素电极。
CN2005101175150A 2004-11-03 2005-11-02 用于导电材料的蚀刻剂及薄膜晶体管阵列面板的制造方法 Active CN1769528B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2004-0088809 2004-11-03
KR1020040088809 2004-11-03
KR1020040088809A KR101171175B1 (ko) 2004-11-03 2004-11-03 도전체용 식각액 및 이를 이용한 박막 트랜지스터표시판의 제조 방법

Publications (2)

Publication Number Publication Date
CN1769528A true CN1769528A (zh) 2006-05-10
CN1769528B CN1769528B (zh) 2011-10-19

Family

ID=35745146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101175150A Active CN1769528B (zh) 2004-11-03 2005-11-02 用于导电材料的蚀刻剂及薄膜晶体管阵列面板的制造方法

Country Status (6)

Country Link
US (1) US7605091B2 (zh)
EP (1) EP1655773B1 (zh)
JP (1) JP4748473B2 (zh)
KR (1) KR101171175B1 (zh)
CN (1) CN1769528B (zh)
TW (1) TWI383447B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542692B (zh) * 2007-07-19 2011-04-13 林纯药工业株式会社 蚀刻液组合物
CN102373473A (zh) * 2010-08-06 2012-03-14 东友Fine-Chem股份有限公司 一种用于坡面型刻蚀装置的刻蚀组合物及其使用方法
CN102543675A (zh) * 2010-12-31 2012-07-04 中芯国际集成电路制造(上海)有限公司 玻璃衬底的处理方法
CN103160831A (zh) * 2011-12-15 2013-06-19 东友Fine-Chem股份有限公司 用于形成金属线的蚀刻液组合物及制造薄膜晶体管的方法
CN103938212A (zh) * 2014-03-03 2014-07-23 虞海香 一种用于湿蚀刻铝或铝合金薄膜的蚀刻剂
CN107591416A (zh) * 2017-08-29 2018-01-16 惠科股份有限公司 一种阵列基板的制造方法
CN107797316A (zh) * 2017-11-08 2018-03-13 昆山龙腾光电有限公司 滴酸装置、滴酸机台及触控显示屏的制作方法
CN109594079A (zh) * 2017-09-30 2019-04-09 深圳新宙邦科技股份有限公司 一种钼铝共用蚀刻液及蚀刻方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580652B1 (ko) * 2004-08-27 2006-05-16 삼성전자주식회사 저항성 팁을 구비한 반도체 탐침 제조방법
US20070222375A1 (en) * 2006-03-22 2007-09-27 Toppoly Optoelectronics Corp. System for displaying images including electroluminescent device and method for fabricating the same
KR101299131B1 (ko) * 2006-05-10 2013-08-22 주식회사 동진쎄미켐 박막트랜지스터 액정표시장치의 식각 조성물
KR101393599B1 (ko) * 2007-09-18 2014-05-12 주식회사 동진쎄미켐 Ｔｆｔ-ｌｃｄ용 금속 배선 형성을 위한 식각액 조성물
KR20090059961A (ko) * 2007-12-07 2009-06-11 주식회사 동진쎄미켐 박막트랜지스터-액정표시장치용 금속 배선 형성을 위한식각액 조성물
KR20090095181A (ko) 2008-03-05 2009-09-09 삼성전자주식회사 금속배선 형성용 식각액 조성물, 이 조성물을 이용한도전막의 패터닝 방법 및 평판 표시 장치의 제조방법
US8970504B2 (en) * 2008-04-25 2015-03-03 Apple Inc. Reliability metal traces
JP2010163661A (ja) * 2009-01-16 2010-07-29 Sanyo Handotai Seizo Kk エッチング液組成物
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102369258B (zh) 2009-03-30 2014-12-10 东丽株式会社 导电膜去除剂及导电膜去除方法
KR20110046992A (ko) * 2009-10-29 2011-05-06 동우 화인켐 주식회사 식각액 조성물
KR101065317B1 (ko) * 2009-11-13 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
EP2506307A4 (en) * 2009-11-27 2015-03-18 Sharp Kk THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREFOR, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD AND DISPLAY DEVICE
KR20110087582A (ko) * 2010-01-26 2011-08-03 삼성전자주식회사 식각액 조성물 및 이를 이용한 식각 방법
KR20120032904A (ko) * 2010-09-29 2012-04-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2013136624A1 (ja) * 2012-03-13 2013-09-19 株式会社Adeka エッチング液組成物及びエッチング方法
US9490129B2 (en) * 2014-05-08 2016-11-08 GlobalFoundries, Inc. Integrated circuits having improved gate structures and methods for fabricating same
WO2016016947A1 (ja) * 2014-07-29 2016-02-04 パイオニア株式会社 光学装置
CN104597640B (zh) * 2015-02-12 2017-06-27 深圳市华星光电技术有限公司 阵列基板及其断线修补方法
CN105720063B (zh) * 2016-04-13 2019-02-15 京东方科技集团股份有限公司 阵列基板及其制备方法、传感器和探测设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130455A (en) * 1977-11-08 1978-12-19 Dart Industries Inc. Dissolution of metals-utilizing H2 O2 -H2 SO4 -thiosulfate etchant
WO1997005228A1 (fr) * 1995-07-27 1997-02-13 Mitsubishi Chemical Corporation Procede de traitement de la surface d'un substrat et composition de traitement de surface prevue a cet effet
US5670062A (en) 1996-06-07 1997-09-23 Lucent Technologies Inc. Method for producing tapered lines
JP2001166336A (ja) 1999-12-09 2001-06-22 Hitachi Ltd 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法
TWI255957B (en) 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
JP4169896B2 (ja) * 1999-06-23 2008-10-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法
KR20010003446A (ko) 1999-06-23 2001-01-15 김영환 액정표시소자의 데이터 라인 형성방법
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP4596109B2 (ja) * 2001-06-26 2010-12-08 三菱瓦斯化学株式会社 エッチング液組成物
KR100848109B1 (ko) 2001-10-23 2008-07-24 삼성전자주식회사 배선용 식각액, 이를 이용한 배선의 제조 방법 및 이를포함하는 박막 트랜지스터 어레이 기판의 제조 방법
JP4472216B2 (ja) 2001-08-01 2010-06-02 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス基板の製造方法
CN100350570C (zh) * 2001-10-22 2007-11-21 三菱瓦斯化学株式会社 铝/钼层叠膜的蚀刻方法
KR100444345B1 (ko) 2002-03-28 2004-08-16 테크노세미켐 주식회사 평판디스플레이의 박막트랜지스터 형성을 위한 금속전극용식각액 조성물
TWI245071B (en) * 2002-04-24 2005-12-11 Mitsubishi Chem Corp Etchant and method of etching
KR20050014822A (ko) * 2002-05-17 2005-02-07 이데미쓰 고산 가부시키가이샤 배선 재료 및 이를 이용한 배선 기판
JP2004296786A (ja) * 2003-03-27 2004-10-21 Optrex Corp ウェットエッチング方法およびウェットエッチング装置
JP4093147B2 (ja) * 2003-09-04 2008-06-04 三菱電機株式会社 エッチング液及びエッチング方法
KR20040029289A (ko) 2003-11-14 2004-04-06 동우 화인켐 주식회사 알루미늄 또는 알루미늄 합금층을 함유한 다층막 및단일막 식각액 조성물
KR20070017762A (ko) * 2005-08-08 2007-02-13 엘지.필립스 엘시디 주식회사 식각액 조성물, 이를 이용한 도전막의 패터닝 방법 및평판표시장치의 제조 방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542692B (zh) * 2007-07-19 2011-04-13 林纯药工业株式会社 蚀刻液组合物
CN102373473A (zh) * 2010-08-06 2012-03-14 东友Fine-Chem股份有限公司 一种用于坡面型刻蚀装置的刻蚀组合物及其使用方法
CN102543675A (zh) * 2010-12-31 2012-07-04 中芯国际集成电路制造(上海)有限公司 玻璃衬底的处理方法
CN102543675B (zh) * 2010-12-31 2014-11-05 中芯国际集成电路制造(上海)有限公司 玻璃衬底的处理方法
CN103160831A (zh) * 2011-12-15 2013-06-19 东友Fine-Chem股份有限公司 用于形成金属线的蚀刻液组合物及制造薄膜晶体管的方法
CN103160831B (zh) * 2011-12-15 2016-01-06 东友精细化工有限公司 用于形成金属线的蚀刻液组合物及制造薄膜晶体管的方法
CN103938212A (zh) * 2014-03-03 2014-07-23 虞海香 一种用于湿蚀刻铝或铝合金薄膜的蚀刻剂
CN107591416A (zh) * 2017-08-29 2018-01-16 惠科股份有限公司 一种阵列基板的制造方法
CN107591416B (zh) * 2017-08-29 2020-04-14 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
CN109594079A (zh) * 2017-09-30 2019-04-09 深圳新宙邦科技股份有限公司 一种钼铝共用蚀刻液及蚀刻方法
CN109594079B (zh) * 2017-09-30 2021-02-12 深圳新宙邦科技股份有限公司 一种钼铝共用蚀刻液及蚀刻方法
CN107797316A (zh) * 2017-11-08 2018-03-13 昆山龙腾光电有限公司 滴酸装置、滴酸机台及触控显示屏的制作方法

Also Published As

Publication number Publication date
US20060094241A1 (en) 2006-05-04
KR101171175B1 (ko) 2012-08-06
KR20060039631A (ko) 2006-05-09
EP1655773A2 (en) 2006-05-10
TW200616079A (en) 2006-05-16
JP2006135282A (ja) 2006-05-25
EP1655773A3 (en) 2015-04-15
EP1655773B1 (en) 2017-02-22
JP4748473B2 (ja) 2011-08-17
TWI383447B (zh) 2013-01-21
US7605091B2 (en) 2009-10-20
CN1769528B (zh) 2011-10-19

Similar Documents

Publication Publication Date Title
CN1769528A (zh) 用于导电材料的蚀刻剂及薄膜晶体管阵列面板的制造方法
CN1808710A (zh) 薄膜晶体管阵列面板及其制造方法
CN1776513A (zh) 薄膜晶体管阵列面板及其制造方法
CN1155930C (zh) 有源矩阵型显示装置
CN1311562C (zh) 发光器件
CN1786801A (zh) 薄膜晶体管阵列面板及其制造方法
CN1761049A (zh) 薄膜晶体管阵列面板及其制造方法
CN1294656C (zh) 半导体器件及其制造方法
CN1399161A (zh) 用于液晶显示板的薄膜晶体管基板及其制造方法
CN1276508C (zh) 半导体器件、显示器件和发光器件
CN1821872A (zh) 蚀刻剂组合物和薄膜晶体管阵列板的制造方法
CN1897269A (zh) 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN1550857A (zh) 水平电场施加型液晶显示器及其制造方法
CN1639624A (zh) 液晶显示器及其薄膜晶体管阵列面板
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN1495851A (zh) 薄膜晶体管阵列板及其制造方法
CN1808709A (zh) 薄膜晶体管阵列面板及其制造方法
CN1655370A (zh) 显示器件及其制造方法
CN1353329A (zh) 薄膜晶体管阵列及其制造方法和使用它的显示板
CN1453883A (zh) 半导体器件及其制造方法
CN1773341A (zh) 制造柔性显示装置的方法
CN101079429A (zh) 薄膜晶体管阵列基板及其制造方法
CN1917218A (zh) 源极/漏极电极、晶体管衬底及其制造方法和显示装置
CN1488083A (zh) 液晶显示器的薄膜晶体管阵列板及其制造方法
CN1700829A (zh) 发光元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121221

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121221

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220809

Address after: 9-2, Guangdong Province, Shenzhen Guangming Tang Ming Road

Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: SAMSUNG DISPLAY Co.,Ltd.