TWI383447B - 用於導電材料之蝕刻劑以及使用該蝕刻劑製造薄膜電晶體陣列面板之方法 - Google Patents

用於導電材料之蝕刻劑以及使用該蝕刻劑製造薄膜電晶體陣列面板之方法 Download PDF

Info

Publication number
TWI383447B
TWI383447B TW094130859A TW94130859A TWI383447B TW I383447 B TWI383447 B TW I383447B TW 094130859 A TW094130859 A TW 094130859A TW 94130859 A TW94130859 A TW 94130859A TW I383447 B TWI383447 B TW I383447B
Authority
TW
Taiwan
Prior art keywords
etchant
layer
gate
electrode
metal layer
Prior art date
Application number
TW094130859A
Other languages
English (en)
Other versions
TW200616079A (en
Inventor
Hong-Sick Park
Sung-Ho Kang
Hong-Je Cho
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200616079A publication Critical patent/TW200616079A/zh
Application granted granted Critical
Publication of TWI383447B publication Critical patent/TWI383447B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/20—Acidic compositions for etching aluminium or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Description

用於導電材料之蝕刻劑以及使用該蝕刻劑製造薄膜電晶體陣列面板之方法 <相關申請案>
本案要請求2004年11月3日向韓國智慧財產局申請之No.10－2004－0088809韓國專利申請案的優先權，其內容併此附送。
發明領域
本揭露係有關用於導電材料的蝕刻劑，及使用該蝕刻劑來製造薄膜電晶體陣列面板的方法。
 發明背景
液晶顯示器(LCD)係為最廣泛使用的平板顯示器之一。一LCD包含一液晶(LCD)層介設於二面板之間，該等面板含有電場產生電極。該等LCD可藉施加電壓於該等電場產生電極而在該LCD層中產生一電場來顯示影像，該電場會配向LC層中的LC分子而來調整入射光的偏振。
一種LCD被設成令一面板具有許多像元電極呈一矩陣，而另一面板則具有一共同電極者，目前係為LCD市場上的主流。
該LCD係藉施一不同電壓於各像元電極來顯示影像。為此目的，薄膜電晶體(TFTs)一其具有三個端子而能切換施於像元電極的電壓一會被連接於像元電極，且可傳輸用來控制TFTs的信號之閘極線，和可傳輸施於像元電極之電壓的資料線等，會被設在一薄膜電晶體陣列面板上。
一TFT係為一切換元件，其可回應來自閘極線的掃描信號而將影像信號由資料線傳至像元電極。
該TFT會被應用於一主動矩陣有機發光顯示器來作為切換元件以控制各發光元件。
由於LCD的尺寸逐增，故迫切需要具有低電阻率的材料，因為閘極線和資料線亦會隨著LCD的尺寸而增加。但具有低電阻率的金屬會有較弱的化學阻抗性，故該等金屬容易受蝕刻劑的傷害。因此，含有多數金屬層(至少有一層係具低電阻率)的信號線，時常會產生瑕疵廓形包括倒切及懸空等。
導體圖案例如一TFT陣列面板的閘極線、資料線及像元電極等，係經由導電材料的沈積和光蝕刻來形成。通常，該等導電圖案的材料係互不相同。一般而言，不同的材料需要不同的蝕刻劑和蝕刻條件。該等蝕刻劑和蝕刻條件的差異會使製程複雜化並增加整體的製造成本。
 發明概要
本發明之一目的係在提供一種用於導電材料的蝕刻劑，其能製成具有優良廓形的導電圖案，並簡化製程，而可減低製造成本。
本發明係提供一種用於導電材料的蝕刻劑，其含有大約65~75wt%的磷酸，約0.15~15wt%的硝酸，約2~15wt%的乙酸，及0.1~8.0wt%的鉀化合物，以及其餘含量的去離子水。
本發明亦提供一種可擇的蝕刻劑，其中該鉀化合物也含硝酸鉀(KNO3 )及乙酸鉀(KC2 H3 O2 )。
本發明亦提供一種製造薄膜電晶體陣列面板的方法，包括：在一絕緣基材上製成一具有閘極電極的閘極線；在該閘極線上依序沈積一閘極絕緣層及一半導體層；在該閘極絕緣層和半導體層上形成一汲極電極；在該閘極絕緣層和半導體層上製成一具有源極電極的資料線，而使一間隙設在汲極電極與源極電極之間；及製成一像元電極連接於該汲極電極，其中該閘極線、資料線、汲極線、像元電極等之至少一者係使用一蝕刻劑以光蝕刻法來製成，該蝕刻劑包含大約65~75wt%的磷酸，大約0.5~15wt%的硝酸，大約2~15wt%的乙酸，大約0.1~8.0wt%的鉀化合物，及去離子水等。
圖式簡單說明
第1圖為本發明一實施例之用於LCD的TFT陣列面板的佈局圖。
第2圖為第1圖中之TFT陣列面板沿Ⅱ－Ⅱ線的截面圖。
第3A、4A、5A、6A圖為用以製造第1及2圖中之LCD的TFT陣列面板之方法中各連續中間步驟的佈局圖。
第3B圖為第3A圖之TFT陣列面板沿Ⅲb－Ⅲb’線的截面圖。
第4B圖為第4A圖之TFT陣列面板沿Ⅳb－Ⅳb’線在第3B圖所示之後續步驟的截面圖。
第5B圖為第5A圖之TFT陣列面板沿Vb－Vb’線在第4B圖所示之後續步驟的截面圖。
第6B圖為第6A圖之TFT陣列面板沿Ⅵb－Ⅵb’線在第5B圖所示之後續步驟的截面圖。
第7圖為本發明另一實施例之用於LCD的TFT陣列面板的佈局圖。
第8圖為第7圖之TFT陣列面板沿Ⅷ－Ⅷ’線的截面圖。
第9A及10A圖為第7及8圖中之TFT陣列面板依本發明另一實施例的製造方法之中間步驟的截面圖。
第9B圖為第9A圖之TFT陣列面板沿Ⅸb－Ⅸb’線的截面圖。
第10B圖為第10A圖之TFT陣列面板沿Xb－Xb’線的截面圖。
第11圖為本發明又另一實施例之用於OLED的TFT陣列面板之佈局圖。
第12A及12B圖係為第11圖中之TFT陣列面板分別沿XⅡa－XⅡa’和XⅡb－XⅡb’線的截面圖。
第13、15、17、19、21、23及25圖係為第11、12A、12B圖中之TFT陣列面板依本發明又另一實施例的製造方法之各中間步驟的佈局圖。
第14A及14B圖係為第13圖之TFT陣列面板分別沿XⅣa－XⅣa’和XⅣb－XⅣb’線的截面圖。
第16A及16B圖係為第15圖之TFT陣列面板分別沿XⅥa－XⅥa’和XⅥb－XⅥb’線的截面圖。
第18A及18B圖係為第17圖之TFT陣列面板分別沿XⅧa－XⅧa’和XⅧb－XⅧb’線的截面圖。
第20A及20B圖係為第19圖之TFT陣列面板分別沿XXa－XXa’和XXb－XXb’線的截面圖。
第22A及22B圖係為第21圖之TFT陣列面板分別沿XXⅡa－XXⅡa’和XXⅡb－XXⅡb’線的截面圖。
第24A及24B圖係為第23圖之TFT陣列面板分別沿XXⅣa－XXⅣa’和XXⅣb－XXⅣb’線的截面圖。
第26A及26B圖係為第25圖之TFT陣列面板分別沿XXⅥa－XXⅥa’和XXⅥb－XXⅥb’線的截面圖。
第27A圖係為以參考例1的蝕刻劑來圖案化之一閘極線的截面相片。
第27B圖係為以參考例3的蝕刻劑來圖案化之一資料線的截面相片。
第28A圖係為以實施例2的蝕刻劑來圖案化之一閘極線的截面相片。
第28B圖係為以實施例2的蝕刻劑來圖案化之一資料線的截面相片。
第28C圖係為以實施例2的蝕刻劑來圖案化之一像元電極的截面相片。
 較佳實施例之詳細說明
本發明的較佳實施例現將參照示出本發明實施例的所附圖式來更完整地說明於後。但本發明亦能以不同的方式來實施，故不應被限制於所述的實施例。該等實施例係被提供來使本揭露能令專業人士完全徹底瞭解，並完全涵蓋本發明的範圍。
在該各圖式中，該等料層、薄膜的厚度和區域會被誇大以便清楚表示。相同的標號係指相同的元件。各元件的位置會參照其在圖中的方位而來描述，例如向上係指朝向該圖的頂部。應請瞭解當一元件例如一層、膜、區域或基材係被稱為設在另一元件“上”時，則其係可能直接設在該其它元件上，或亦可能有中介元件的存在。
以本發明之實施例的蝕刻劑來圖案化之閘極線、資料線、像元電極等的廓形，以及該等蝕刻劑的蝕刻均一性，皆會被測量。
六種蝕刻劑會被製備。該各蝕刻劑的成分係被列示於表1中。
六個用於閘極線的基材會被製備，其具有一鋁－釹(Al－Nd)的下導電層，及一氮化鉬(MoN)的上導電層。六個用於資料線的基材會被製備，其具有一鉬－鈮(Mo－Nb)的下導電層，及一鋁－釹(Al－Nd)的中導電層，和一Mo－Nb的上導電層設在該中導電層上。最後，六個用於像元電極的基材會被製備，其具有一銦鋅氧化物(IZO)層。
嗣，光阻會被塗覆在該等基材上，並透過一光罩而以光來照射。然後，被照射的光阻會被顯影。
嗣，裝有表1之六種蝕刻劑的六個噴霧式蝕刻室將會被備妥。該等蝕刻室具有大約30~45℃的內部溫度。在本測試中，所有的蝕刻室皆被設定為大約40℃的溫度。
在各腔室中，包含一閘極線基材，一資料線基材及一像元電極基材等之三個基材將會被置入其中來蝕刻該等導電層。蝕刻時間會被調整，係由大約30秒至200秒。具有相同導電層的基材會被蝕刻相同的時間。
在蝕刻之後，該等基材會被以去離子水來清先，然後使之乾燥。
嗣在剝除光阻之後，被蝕刻的導電層之截面廓形會被以掃描電子顯微鏡(SEM)來檢查。
其測試結果如下：以實施例1、2、3的蝕刻劑來蝕刻的導電層會具有良好的邊坡及關鍵尺寸(CD)，而沒有倒切或懸空。該等導電層遍及該等基材的整體面板皆會被一致地蝕刻，而不會造成形變。以實施例2之蝕刻劑來蝕刻的導電層顯示出特別優良的廓形。
相對地，以參考例1和2之蝕刻劑來蝕刻的導電層會造成不良的廓形而具有倒切，此係因鋁層與其它導電層的蝕刻速度不同所致。該等IZO層會呈現一明顯不佳的圖案。且，該等導電層並非被均一地蝕刻，故在基材的某些部份會造成形變。
以參考例3的蝕刻劑來蝕刻的導電層會呈顯一不良的廓形而具有凹陷的Mo層，此乃相反於以參考例1和2之蝕刻劑來蝕刻的導電層。
請參閱第27A圖，以參考例1之蝕刻劑來圖案化的閘極線具有一倒切部，其係由於下導電層1的Al－Nd與上導電層2的MoN之蝕刻速率不同所造成者。因為Al－Nd會比MoN蝕刻更快，故該下導電層1會凹缺。
請參閱第27B圖，以參考例3之蝕刻劑來圖案化的資料線具有一不良廓形，其係由於中導電層2的Al－Nd與下導電層1和上導電層3的Mo－Nb間之蝕刻速度不同所造成者。(在第27B圖中所示的標號4係代表光阻層)。相反於參考例1，參考例3的蝕刻劑會比Al－Nd更快地蝕刻Mo－Nb。因此，其下導電層1和上導電層3皆會凹缺。該等線路的傾斜角和CD偏差將會由於該不良廓形而不能測量。且，在所有的導電層中皆會產生嚴重的形變。
相反地，請參閱第28A、28B及28C圖，所有以實施例2之蝕刻劑來蝕刻的導電層(閘極線、資料線和像元電極等)皆具有良好的側邊斜坡和關鍵尺寸(CD)而沒有倒切或懸空。具言之，該等雙層的閘極線(第28A圖)和三層的資料線(第28B圖)並不會產生廓形劣化，其係在一較下層與一較上層之間的蝕刻速率不同時所會發生者。又，實施例2的蝕刻劑會如同閘極線和資料線材料一般地蝕刻像元電極材料。具言之，該閘極線和資料線會具有大約60°至80°之間的側邊斜坡，及約1.0~1.5μm的CD偏差。該像元電極具有大約50°的邊坡角度，及約0.2~0.3μm的CD偏差。該實施例2的蝕刻劑會均一地蝕刻該等基材所有面積上的導電層，故不會導致形變。
如前所述，一依據本發明一實施例的蝕刻劑可更包含一鉀化合物及/或一鹼性的氮化合物，而伴隨著磷酸、硝酸、和乙酸來穩定該等導電層的廓形，並加強蝕刻均一性。
通常，一具有二或更多層的導體將會由於蝕刻速率的不同而導致廓形劣化。包含一Mo層與一Al層之雙層或三層導電層將會由於流電效應而產生嚴重的廓形劣化。該流電效應會在當氧化與還原反應而使具有不同電位的金屬被沈積於一電解質溶液中時來發生。具有較正性電位的金屬會形如一陰極，並傾向於被還原，而具有較負性電位的另一金屬會形如一陽極，且傾向於被氧化。該流電效應會減低陰極金屬的蝕刻速率(侵蝕速度)，而提高陽極金屬的蝕刻速度。因此，該包含一Al層與一Mo層之多金屬層中的Al層係形如一陽極，故會比形如陰極的Mo層更快甚多地被蝕刻。
一依據本發明之一實施例的蝕刻劑更包含一鉀化合物及/或一鹼性的氮化合物，以及磷酸、硝酸、和乙酸等來減少該流電效應。
一鉀化合物及一鹼性氮化合物係可藉抑制不同金屬之間的電子遷移而來減輕流電效應。但是，當一蝕刻劑含有太多的鉀化合物或鹼性氮化合物時，該流電效應可能會過度抑制而造成蝕刻速率的反轉。因此，該鉀化合物和鹼性氮化合物的比例必須被調整至具有適當的流電效應。
依本發明的蝕刻劑較好是含有大約0.1~8wt%(重量百分比)的鉀化合物及/或鹼性氮化物。當一蝕刻劑含有低於0.1wt%的鉀化合物及/或鹼性氮化物時，則該流電效應的抑制作用並不會呈顯而很像參考例1中的蝕刻劑。當一蝕刻劑含有8wt%以上的鉀化合物及/或鹼性氮化物時，該流電效應將會過度抑制而造成蝕刻速率的倒反，如前所述。此種蝕刻劑會蝕刻Mo層比蝕刻Al層更快，乃類似參考例3的蝕刻劑，故會造成廓形劣化。
當在一大尺寸基材上的導電層被以傳統的蝕刻劑來圖案化時，該導電層將會由於中央部份與邊緣部份的蝕刻速率不同而呈不規則地蝕刻。
依據本發明之一實施例的蝕刻劑更含有一鉀化合物及/或鹼性氮化物可伴隨著磷酸、硝酸、乙酸等來重整標靶層的表面狀況。因此，蝕刻會在整體面積上均一地進行。其效果可在第27A至28C圖中看出。
一依本發明的蝕刻劑可被施加於各導電層上，例如圖案化的閘極線、資料線、及像元電極等，而不論膜層的數目。所有以本發明之蝕刻劑來蝕刻的導電層皆會具有良好的廓形。因此，其成本會減少而製程可簡化，故能提高生產效率。又，一依本發明之蝕刻劑能夠均一地蝕刻全部面積上的導電層而不會導致形變，故可提升產品品質。
於上述說明中，Al－Nd，MoN，Mo－Nb，IZO等係被舉例來作測試。惟，一依本發明的蝕刻劑亦可蝕刻其它材料，包括Al或Mo以及銦錫氧化物(ITO)等。如專業人士所知，一依本發明的蝕刻劑亦可被用來蝕刻其它的導電材料。
現在，一使用實施例2之蝕刻劑的TFT陣列面板及其製造方法將參照所附圖式詳細說明如下。
如第1及2圖所示，有許多可傳輸閘極信號的閘極線121會被製設在一絕緣基材110上。該等閘極線121主要係沿水平方向來製設，且具有些部份會變成閘極電極124等。又，閘極線121亦含有某些部份會沿較低方向延伸而形成擴伸部127等。閘極線121的端部129具有較大的寬度而可與一外部裝置例如一驅動電路來連接。
閘極線具有下層124p、127p、129p及上層124q、127q、129q等。下層124p、127p、129p可由例如Al或Al－Nd等材料來製成。上層124p、127p、129p可由例如Mo或MON等材料來製成。
該等上層124q、127q、129q和下層124p、127p、129p的側邊會相對於基材110的表面呈斜傾，而其斜角係約由30°至80°。
一較好由氮化矽(SiNx )製成的閘極絕緣層140會覆設在閘極線121上。
多數的半導體條紋151較好係由氫化的非結晶矽(簡稱“a－Si”)製成而設有閘極絕緣層140上。各半導體條紋151皆會沿縱向延伸並具有多數的凸出部154朝向閘極電極124分岔伸出。該各半導體條紋151的寬度在靠近閘極線121時會變大，俾可覆蓋其較大的面積。
有許多電阻接觸條161和島165等，較好是由矽化物或以n型雜質重摻雜的氫化n＋ a－Si來製成，會被設在半導體條紋151上。各電阻接觸條161皆具有多數的凸出部163等會與電阻接觸島165成對地設在半導體條紋151的凸出部154上。
該等半導體條紋151和電阻觸點161與165等之邊緣表面會以最好約為30°至80°的角度來斜傾。
有多數的資料線171，多數的汲極電極175，及多數的儲存電容導體177等，會被製設在電阻觸點161和165及閘極絕緣層140上。
可傳輸資料電壓的資料線171會沿縱向延伸，並橫交各閘極線121而形成該等像元區域排列成一矩陣。資料線171具有多數的分岔會朝各汲極電極175伸出，而形成多數的源極電極173。資料線171亦會具有一放大寬度的端部179。每一對的源極電極173和汲極電極175皆會被閘極線124分開而相對。各資料線171、汲極線175、和儲存電容導體177等皆包含第一層171p、175p、177p，第二層171q、175q、177q，及第三層171r、175r、177r。該第一層171p、175p、177p和第三層171r、175r、177r係分別設在第二層1711q、175q、177q的下面和上面。該第一層171p、175p、177p和第三層171r、175r、177r可由包含Mo的材料，例如Mo本身或Mo－Nb來製成。而第二層171q、175q、177q則可由包含Al的材料，例如Al本身或Al－Nd來製成。因為Al或Al合金層具有較低電阻率而被設在二Mo合金層之間，故資料線171會具有低電阻率，且該Al或Al合金層可避免接觸該半導體和像元電極，其可能會造成一不良的接觸。因此，因不良觸點導致TFTs的劣化將能有效地被防止。
閘極電極124、源極電極173、和汲極電極175以及半導體條紋151的凸出部154等，將會形成一TFT其係具有一通道設在位於源極電極173和汲極電極175之間的凸出部154中。一部份的儲存電容導體177會重疊閘極線121的擴伸部127。
資料線171、汲極電極175、和儲存電容導體177等皆具有以30°至80°角斜傾的邊緣表面。
電阻觸點161和165僅會介設於半導體條紋151與資料線171之間，以及汲極電極175和半導體條紋凸出部154之間，而可減少其間的接觸電阻。
半導體條紋151會在一介於源極電極173與汲極電極175之間的區域處，及在未被資料線171或汲極電極175所覆蓋的區域處部份地曝露。大部份的半導體條紋151會比資料線171更窄些，但在靠近半導體條紋151橫交閘極線121的區域處會變寬，以避免資料線171斷接。
一鈍化層180會被設在資料線171、汲極電極175、儲存電容導體177，和半導體條紋151的曝露區域上。該鈍化層180可由一具有甚大偏振性質和光敏性的有機材料來製成，或亦得以具有低介電常數的絕緣材料，例如a－Si：C：O，或a－Si：O：F等來製成。該鈍化層180可用電漿加強的化學蒸氣沈積法(PECVD)來製成。該鈍化層180亦能以一種方式來構成，而令一SiNx 或SiO2 製成的絕緣層添設在該有機材料層底下，俾阻止該鈍化層180的有機材料與曝露於資料線171和汲極電極175之間的部份半導體條紋151接觸。
多數的接觸孔181、185、187、182等會被製設在鈍化層170中，而分別曝露出閘極線121的端部129，汲極電極175，儲存電容導體177，和資料線171的端部179等。
多數的像元電極190及多數的接觸助層81和82等，係可由IZO或ITO製成，而被設在該鈍化層180上。
由於像元電極190係經由各接觸孔185和187來物理性及電性地連接於汲極電極175和儲存電容導體177，故像元電極190可由汲極電極175接收資料電壓，並將其傳送至儲存電容導體177。
被施加該資料電壓的像元電極190將會與相對面板之一被施加共同電壓的共同電極(未示出)來產生一電場，而使LC層中的LC分子定向以改變入射光的偏振。
又，在該TFT切閉後，像元電極190與共同電極會形成一電容器來儲存一電壓。此電容器係被稱為“LC電容器”。為加強電壓儲存能力，另一電容器亦會被提供，其係與該LC電容器並聯，而被稱為“儲存電容器”。該儲存電容器係被設在像元電極190與相鄰的閘極線121之重疊部份處，其會被稱為“前閘極線”。閘極線擴伸部127係被設來確保最大的可能重疊尺寸，俾可增加該儲存電容器的儲存電容。儲存電容導體177會連接於像元電極190並重疊擴伸部127，而被設在鈍化層180的底部，因此像元電極190會較靠近於前閘極線121。
可擇的接觸助層81和82係會分別連接於閘極線端部129和資料線端部179。接觸助層81和82會增進各端部129和179與外部裝置例如驅動積體電路之間的黏著力並保護它們。
一TFT陣列面板的製造方法現將參照第3A至6B圖，以及第1及第2圖來詳細說明。
首先，如第3A及3B圖所示，金屬層會被設在一絕緣基材110上。
該金屬層係以Co濺射法來沈積。二標靶會被設在用於該Co濺射的同一濺射腔室中。其一標靶可由Al－Nd製成。另一標靶則由Mo製成。其中，該Al－Nd標靶較好包含有2wt%的Nd。
該Co濺射係如下來進行：首先，電力會被施加於該Al－Nd標靶，而沒有電力施於Mo標靶，以沈積一下層的Al－Nd。該下層的厚度較好為2500，但亦可在大約1000至5000之間變化。
嗣，電力會被施加於Mo標靶，而不施加於Al－Nd標靶，以沈積一上層。該上層的厚度約為1000，但可在約50至2000之間變化。
然後，光阻會被塗覆在上層上，並透過一光罩來以光照射俾顯影該光阻。
該上、下層會被同時地蝕刻來形成多數的閘極線121。該蝕刻係將一蝕刻劑噴灑在基材上而以35℃~45℃的溫度來進行大約30至200秒鐘。
該等蝕刻劑成分的比例可在以下的大致範圍內來改變：65~75wt%的磷酸，0.5~15wt%的硝酸，2~15wt%的乙酸，0.1~8wt%的鉀化合物，和剩餘量的水。如前所述，當有0.1~8wt%的鹼性氮化物添加於該蝕刻劑時，則導電層在蝕刻時會有較佳的廓形。
當該閘極線以此蝕刻劑來圖案化時，將會具有優良的廓形，因為流電效應會減輕，且整個基材上將會由於表面重整而加強蝕刻均一性。
經由上述程序，如第3A及3B圖所示，許多具有多數閘極電極124、擴伸部127、及端部129的閘極線121等即會被製成。
請參閱第4A及4B圖，在依序地沈積一閘極絕緣層140，一本徵a－Si層，及一非本徵a－Si層之後，該非本徵a－Si層與本徵a－Si層將會被光蝕刻來形成許多非本徵半導體條紋161和本徵半導體條紋151，其各具有凸出部164和154等。閘極絕緣層140較好是由氮化矽所製成而具有大約2000~5000的厚度，且其沈積溫度較好是在約250℃至500℃的範圍內。
嗣，一Mo－Nb的第一層，一Al－Nd的第二層，及一Mo－Nb的第三層會被依序地沈積在非本徵半導體條紋161上。該第一層的厚度較好是在約50~2000的範圍內。第二層較好是在約1000~5000之間。第三層的厚度較好是在約50~2000之間。其濺射溫度較好約為150℃。
然後，光阻會被塗設在第三層上，並透過一光罩來以光照射，俾顯影該光阻。
該第一層，第二層和第三層會被以實施例2的蝕刻劑來同時地蝕刻而形成多數的資料線171和汲極電極175。該蝕刻會在約35℃~45℃的溫度將一蝕刻劑噴灑在該基材上而來進行大約30~200秒鐘。
如前所述，使用該蝕刻劑來圖案化的資料線會具有優良的廓形，因為流電效應會減輕，且整個基材上會由於表面重整而加強蝕刻均一性。
經由上述的製程，如第5A及5B圖所示，許多具有多數源極電極173、汲極電極175、端部179、及儲存電容導體177的資料線171等將會被製成。
嗣，未被資料線171或汲極電極175所覆蓋的部份非本徵半導體條紋161將會被蝕刻除去，而來完成多數的電阻觸點163與165，並曝露出部份的非本徵半導體條紋151。氧電漿處理亦可接著進行而來穩定曝露的半導體條紋151表面。
請參閱第6A及6B圖，一鈍化層180會被沈積並與該閘極絕緣層140被乾蝕刻來形成多數的接觸孔181、185、187、182等。該閘絕緣層140與鈍化層180較好是在兩者的蝕刻速率實質相同的狀況下來蝕刻。
當該鈍化層180是由一感光材料製成時，該等接觸孔181、185、187、182則可只藉光微影法來製成。
嗣，一厚度約有400~1500厚度的ITO層會被沈積在該鈍化層180上。
然後，光阻會被塗設在ITO層上，並透過一光罩來以光照射而顯影該光阻。
嗣，該ITO層會被以實施例2的蝕刻劑來蝕刻而形成多數的像元電極190。該蝕刻係將一蝕刻劑噴灑在該基材上，而以35℃~45℃的溫度來進行約30~200秒鐘。
結果，該等像元電極190和接觸助層81與82皆會具有斜向的側緣，而以大約50°角相對於該基材110的表面斜傾。
在本發明中，由於閘極線121、資料線171以及汲極電極175，和像元電極190等皆以相同的蝕刻劑和蝕刻條件來圖案化，故成本可以減省且製程能夠簡化。又，所有以本發明的蝕刻劑來蝕刻的導電層皆具有良好的廓形。
在上述說明中，Al－Nd，Mo，Mo－Nb，IZO等係被舉例來作為信號線和像元電極的導電材料。但是，本發明的蝕刻劑係可蝕刻所有的導電材料，包括Al或Mo金屬，以及ITO等。本發明的蝕刻劑亦可蝕刻其它的導電材料。
多層信號線係被舉例於該實施例中，但單層的信號線亦可被使用。
如第7及8圖所示，本發明之另一實施例乃示出一具有彩色濾光膜的TFT陣列面板。其像元電極面板具有與前述者相同的結構，並以相同的方式來製成。
其中，濾色膜230R、230G、230B等係被製設在資料線171、汲極電極175、和儲存電容導體177上。該等濾色膜230R、230G、230B等會沿著被資料線171分隔的像元排來製設。分別為紅、綠、藍色的濾光膜230R、230G、230B等會被輪流點亮。
濾色膜230R、230G、230B並不會設在閘極線121和資料線171的端部上，它們係連接於外部電路。二相鄰的濾色膜230R、230G、230B可在資料線171上互相重疊。因此，可能會發生在一像元區域周圍的光漏現象將能藉濾色膜230R、G、B的重疊而來防止。所有該等紅、綠、藍的彩色濾光膜230R、G、B皆可被設在資料線171上來互相重疊。
一第一層間絕緣層801會被設在該等濾色膜230R、G、B底下，以阻止其色素滲入半導體凸出部154中。一第二層間絕緣膜802會被設在該等濾色膜230R、G、B頂上，以阻止其色素滲入一LC層(未示出)中。
該等層間絕緣層801和802可由具有低介電常數的絕緣材料例如a－Si：C：O，a－Si：O：F或SiNx 等來製成。
如前所述，當該等濾色膜230R、G、B被製設在TFT陣列面板上並互相重疊於資料線171上時，則相對面板上可僅設有一共同電極。因此，該TFT面板和相對面板的組合會很容易且孔隙率會增加。
在第二層間絕緣層802中，有許多的接觸孔181、185、187、182等會分別被設來曝露閘極線端部129、汲極電極175、儲存電容導體177、及資料線端部179。
多數的像元電極190和接觸助層82等(它們係由IZO或ITO所製成)，會被設在第二層間絕緣層802上。
如前所述，像元電極190係分別經由接觸孔185和187來物理性及電性地連接於汲極電極175和儲存電容導體177，因此，像元電極190仍可接收來自汲極電極175的資料電壓並將之傳送至儲存電容導體177。
一製造TFT陣列面板的方法現將參照第9A至10B圖來說明，其係類似於前在第3A至6B圖中所示的方法。
但，在本方法中，分別含有紅、綠、藍色素的有機光阻材料乃可被塗設，並以一光製法來圖案化，而依序形成多數的濾色膜230R、G、B等。其中，由一無機絕緣材料例如氮化矽(SiNx )或氧化矽(SiO2 )所製成的第一層間絕緣層801，在製成該等濾色膜230R、G、B之前，會被設在資料線171和汲極電極175上。於此時，可曝露汲極電極175和儲存電容導體177的開孔235和237將會被同時形成。
請參閱第10A及10B圖，一第二層間絕緣層802可藉塗設一具有低介電常數及良好平坦特性的有機絕緣膜，或以PECVD法來沈積一介電常數低於4.0的低介電絕緣材料例如a－Si：C：O或a－Si：O：F而來形成。
然後，第一和第二層間絕緣膜801和802將可藉光蝕刻來形成多數的接觸孔181、182、185、187等。其中，接觸孔185和187會曝露出汲極電極175和儲存電容導體177，而被設在濾色膜230R、G、B的開孔235和237中。
最後，如第7及8圖所示，有多數的像元電極190和接觸助層81與82等會被以濺鍍及光蝕刻一IZO層或ITO層而來形成。像元電極190會分別經由接觸孔185和187來連接於汲極電極175和儲存電容導體177。
該像元電極190可使用如同閘極線121與資料線171的蝕刻劑和蝕刻條件來製成。
像元電極190會具有大約40°~50°之角間的側邊斜坡，並具有大約0.2~0.3μm的CD偏差。
現在，依本發明另一實施例之用於主動矩陣有機發光顯示器(AM－OLED)的TFT面板將參照第12A與12B圖來說明。
多數含有閘極線121，包括多數的第一閘極電極124a和第二閘極電極124b之閘極導體，會被製設在一絕緣基材110譬如一透明玻璃上。
該等閘極線121可傳輸閘極信號而沿橫向延伸並互相分開。第一閘極電極124a會向上凸出。閘極線121可延伸連接於一被整合在基材110上的驅動電路(未示出)，或它們亦可設有一端部(未示出)具有較大的面積可供連接另一層，或設在該基材110上或另一裝置譬如一固接於該基材110之軟性印刷電路膜(未示出)上的外部驅動電路。
該各第二閘極電極124b皆會與閘極線121分開，並包含一儲存電極133沿縱向延伸於二相鄰閘極線121之間。
該各第一閘極電極124a、第二閘極電極124b、及儲存電極133皆具有下層124ap、124bp、133p，及上層124aq、124bq、133q等。下層124ap、124bp、133p可由一包含Al的材料例如Al本身或Al－Nd來製成。上層124aq、124bq及133q則可由包含Mo的材料，例如Mo本身或MoN來製成。
此外，閘極導體121和124b的橫向側邊會相對於基材110的表面，以一大約30°至80°角來呈斜傾。
一較好是由SiNx 製成的閘極絕緣層140會被設在閘極導體121和124b上。
多數的半導體條紋151和島154b等，較好是由氫化非結晶矽(“a－Si”)或多晶矽所製成者，會被設在閘極絕緣層140上。各半導體條紋151會沿縱向延伸，並有多數的凸出部154a會朝第一閘極電極124a伸出。各半導體島154b會橫交第二閘極電極124b，並包含一部份157會重疊第二閘極電極124b的儲存電極133。
多數的電極接觸條紋161和電阻接觸島163b、165a、165b等，較好是由矽化物或以n型雜質例如磷來重摻雜的n＋ 氫化a－Si所製成者，乃可被設在半導體條紋151和島154b上。各電阻接觸條紋161皆具有多數凸出部163a，而會與各電阻接觸島165a成對地設在半導體條紋凸出部154a上。電阻接觸島163b和165b會成對地設在半導體島154b上。
該等半導體條紋151和島154b及電阻觸點161、163b、165a、165b等會以一較好約為30°至80°的角度來相對於基材的表面斜傾。
多數的資料導體，包括多數的資料線171，多數的電壓傳輸線172，多數的第一汲極電極175a，多數的第二汲極電極175b等，會被製設在電阻觸點161、163b、165a、165b及閘極絕緣層140上。
可傳輸資料信號的資料線171會沿縱向延伸，並橫越閘極線121。各資料線171皆具有多數的第一源極電極173a，且一端部具有較大的面積以供接觸另一層或一外部裝置。該等資料線171可直接觸連接於一被整合在基材110上而可產生閘極信號的資料驅動電路。
可傳輸驅動電壓的電壓傳輸線172會沿縱向延伸而橫交閘極線121。各電壓傳輸線172皆包含多數的第二源極電極173b。電壓傳輸線172係可互相連接並重疊半導體島154b的儲存區157。
該等第一和第二汲極電極175a和175b會與資料線171和電壓傳輸線172分開，並互相分開。每一對的第一源極電極173a和第一汲極電極175a會相對於第一閘極電極124a而互呈相反佈設，且每一對的第二源極電極173b和第二汲極電極175b亦會相對於第二閘極電極124b而互呈相反佈設。
一第一閘極電極124a，一第一源極電極173a，一第一汲極電極175a，以及半導體條紋凸出部154a等，將會形成一切換TFT其具有一通道設在介於第一源極電極173a與第一汲極電極175a之間的凸出部154a中。又，一第二閘極電極124b，一第二源極電極173b，一第二汲極電極175b，以及半導體島154b等，將會形成一驅動TFT其具有一通道設在介於第二源極電極173b與第二汲極電極175b之間的半導體島154b中。
資料導體171、172、175a、175b等較好是具有第一層171p、172p、175ap、175bp，及第二層171q、172q、175aq、175bq，和第三層171r、172r、175ar、175br等。該第二層171q、172q、175aq、175bq係由一鋁合金所製成。第一層171p、172p、175ap、175bp和第三層171r、172r、175ar、175br係分別設在第二層171q、172q、175aq、175bq的下面和上面。該第一層171p、172p、175ap、175bp和第三層171r、172r、175ar、175br係由Mo－Nb所製成。
如同閘極導體121和124b，該等資料導體171、172、175a、175b亦會相對於基材110表面具有斜傾的側緣，其會以約30°至80°角的範圍來斜傾。
電阻觸點161、163、165a、165b等僅會介設於下層的半導體條紋151和島154b與上層的資料導體171、172、175a、175b之間，而來減少其間的接觸電阻。半導體條紋151包含許多未被資料導體171、172、175a、175b所覆蓋的曝露部份。
大部份的半導體條紋151皆比資料線171更窄，但在半導體條紋151靠近橫交閘極線121的區域處則會變寬，以防止資料線171斷接，如前所述。
鈍化層180會被設在資料導體171、172、175a、175b上，以及半導體條紋151和島154b的曝露部份上。該鈍化層180較好係由一無機材料例如SiNx 或SiO2 ，或一具有優良平坦特性的感光有機材料，或以一具有低於4.0之介電常數的低介電絕緣材料例如以PECVD法形成的a－Si：C：O或a－Si：O：F等來製成。該鈍化層180亦可包含一無機絕緣體的下膜及一有機絕緣體的上膜。
該鈍化層180具有多數的接觸孔189、183、185、181、182等，分別可曝露部份的第一汲極電極175a、第二閘極電極124b、第二汲極電極175b、以及閘極線121和汲極線171的端部129和179。
接觸孔181和182會曝露閘極線端部129與資料線端部179，而使它們能與外部驅動電路連接。非等向性導電膜會設在外部驅動電路的輸出端子與端部129和179之間，以協助電連接和物理性黏接。但是，當驅動電路直接製設在基材110上時，則接觸孔即不必被製設。若閘極驅動電路直接製設在基材110上，而資料驅動電路被設成個別的晶片時，則僅有會曝露資料線端部179的接觸孔181須被製設。
多數的像元電極190，多數的連接物192，及多數的接觸助層81、82等會被製設在該鈍化層180上。
像元電極190會經由接觸孔185連接於第二汲極電極175b。接觸物192會經由各接觸孔189和183分別連接於第一汲極電極175a和第二閘極電極124b。接觸助層81和82會分別經由接觸孔181和182來連接於閘極線和資料線的端部129與179。
像元電極190、連接物192、及接觸助層81和82等皆可由一透明導體例如ITO或IZO來製成。
一間隔物803，一輔助電極272，多數的發光物70，及一共同電極270等會被設在鈍化層180和像元電極190上。
該間隔物803是由一有機或無機絕緣材料所製成，而會框隔各有機發光胞元。該間隔物803係沿著像元電極190的周界來製成，而會界定一空間可被填入一有機發光材料。
發光物70係被設在像元電極190上，並被間隔物803所包圍。該發光物70是由一可發光材料製成，其能發出紅、綠或藍色光。可發出紅、綠、藍光的發光物70會被依序且重複地列設。
輔助電極272具有與間隔物803幾近相同的平面圖案。該輔助電極272會接觸共同電極270以減少其阻抗。
共同電極270係由具有低電阻率的金屬例如Al所製成，而會被設在間隔物803、輔助電極272、及發光物70上。本實施例係示出一背面發光的OLED。但是，一正面發光的OLED或雙面發光的OLED在當該共同電極720係由一透明導體例如ITO或IZO來製造時亦可被製成。
一依本發明的實施例而用來製造第11至12B圖所示之TFT陣列面板的方法，現將參照第13至26B圖來詳細說明。
首先，如第13至14B圖所示，閘極金屬層會被沈積在基材110上。一單層金屬膜可被設來形成閘極線。但在本實施例中，該閘極金屬層係包含一Al合金的下層及一Mo合金的上層。其中，該下層的厚度係約為1000~5000。而上層的厚度約為50~2000。
該上層和下層會被同時地蝕刻以形成多數的閘極線121。該蝕刻係將一蝕刻劑噴灑在該基材上，而以35℃至45℃的溫度來進行大約30至200秒鐘。
實施例2的蝕刻劑會較佳，但是其它的蝕刻劑例如實施例1和3者亦可被使用。
當該閘極線以此等蝕刻劑來圖案化時，將會具有良好的廓形，因為流電效應會減輕，且整個基材上會由於表面重整而能加強蝕刻均一性。
經由上述製程，許多具有多數第一閘極電極124a和第二閘極電極124b的閘極線121即會被製成，如第13至14B圖所示。
請參閱第15至16B圖，在該等閘極絕緣層140、本徵a－Si層、非本徵a－Si層被依序沈積之後，該非本徵a－Si層和本徵a－Si層將會被光蝕刻，而形成多數的非本徵半導體條紋164及本徵半導體條紋151和島154b，包括凸出部154a等，於該閘極絕緣層140上。閘極絕緣層140較好是由氮化矽製成，而厚度約為2000~5000，且其沈積溫度較好係在大約250至500℃的範圍內。
請參閱第17至18B圖，一Mo合金的第一層，一Al(或Al合金)的第二層，及一Mo合金的第三層將會被依序沈積在非本徵半導體條紋164上。該三層會被使用一光阻(未示出)來蝕刻而形成多數的資料導體，包括多數的資料線171含有第一源極電極173a，多數的電壓傳輸線172含有第二源極電極173b，及多數的第一汲極電極175a和第二汲極電極175b等。
其中，該三層的資料線171、第二汲極電極175b、及電壓傳輸線172等係可使用相同於製造閘極線121的蝕刻劑和蝕刻條件來製成。因此，資料線171、第二汲極電極175b和電壓傳輸線172等亦會具有相對於基材110呈一大約40°至60°角的側邊斜坡，並具有良好廓形而不會倒切或懸空。資料線171、第二汲極電極175b和電壓傳輸線172等皆不會有形變。
在除去該光阻之前或之後，非本徵半導體條紋164未被資料導體171、172、175a、175b覆蓋的部份，將會被蝕刻除去而來完成多數的電阻接觸條紋161，其包括凸出部163a及多數電阻接觸島163b、165a、165b等，並會曝露部份的本徵半導體條紋151和島154b。
氧電漿處理亦可接著進行來穩定曝露的半導體條紋151表面。
請參閱第19至20B圖，一鈍化層180會被沈積並圖案化來形成多數的接觸孔189、185、183、181、182等，其會分別曝露第一汲極電極175a，第二汲極電極175b，第二閘極電極124b，閘極線端部129，和資料線端部179。
請參閱第21至22B圖，多數的像元電極190、連接物192、及接觸助層81和82等會以ITO或IZO來製設在鈍化層180上。
該ITO層會被以相同於用來製造閘極線和資料線的蝕刻劑和蝕刻條件來蝕刻，且較好是用實施例2的蝕刻劑。
像元電極190具有大約40°至50°角的側邊斜坡，而CD偏差約為0.2~0.3μm。
請參閱第23至26B圖，一間隔物803與一輔助電極272可僅使用單一的光微影步驟來製成。
最後，多數的有機發光物70(較好含有多數層)會被透過一罩體來沈積或噴墨印刷而製設在該等開孔內，且共同電極270會如同第11至12B圖所示地接著來製成。
因為閘極線121、資料線171、汲極電極175a和175b、電壓傳輸線172、和像元電極190等皆以相同的蝕刻劑和蝕刻條件來圖案化，故其製程得以簡化合物而能減省成本。所有以本發明的蝕刻劑來蝕刻的導電層皆具有良好的廓形。
雖本發明的較佳實施例已被詳細說明如上，惟應可清楚瞭解尚有許多基本發明概念的變化合物及/或修正等被教示於其中，此乃為精習於該項技術之專業人士所可輕易得知，故仍應含括於所附申請專利範圍所界定之本發明的精神和範疇內。
70．．．發光物
151．．．半導體條紋
110．．．絕緣基材
154，163．．．凸出部
81，82．．．接觸助層
157．．．儲存區
121．．．閘極線
161，165．．．電阻觸點
124．．．閘極電極
164．．．半導體條紋
127．．．擴伸部
171．．．資料線
129．．．端部
172．．．電壓傳輸線
133．．．儲存電極
173．．．源極電極
140．．．閘極絕緣層
175．．．汲極電極
179．．．端部
235，237．．．開孔
180．．．鈍化層
270．．．共同電極
181，182，185，187，189．．．接觸孔
272．．．輔助電極
190．．．像元電極
801，802．．．層間絕緣層
192．．．連接物
803．．．間隔物
230R、G、B．．．濾色膜
第1圖為本發明一實施例之用於LCD的TFT陣列面板的佈局圖。
第2圖為第1圖中之TFT陣列面板沿Ⅱ－Ⅱ線的截面圖。
第3A、4A、5A、6A圖為用以製造第1及2圖中之LCD的TFT陣列面板之方法中各連續中間步驟的佈局圖。
第3B圖為第3A圖之TFT陣列面板沿Ⅲb－Ⅲb’線的截面圖。
第4B圖為第4A圖之TFT陣列面板沿Ⅳb－Ⅳb’線在第3B圖所示之後續步驟的截面圖。
第5B圖為第5A圖之TFT陣列面板沿Vb－Vb’線在第4B圖所示之後續步驟的截面圖。
第6B圖為第6A圖之TFT陣列面板沿Ⅵb－Ⅵb’線在第5B圖所示之後續步驟的截面圖。
第7圖為本發明另一實施例之用於LCD的TFT陣列面板的佈局圖。
第8圖為第7圖之TFT陣列面板沿Ⅷ－Ⅷ’線的截面圖。
第9A及10A圖為第7及8圖中之TFT陣列面板依本發明另一實施例的製造方法之中間步驟的截面圖。
第9B圖為第9A圖之TFT陣列面板沿Ⅸb－Ⅸb’線的截面圖。
第10B圖為第10A圖之TFT陣列面板沿Xb－Xb’線的截面圖。
第11圖為本發明又另一實施例之用於OLED的TFT陣列面板之佈局圖。
第12A及12B圖係為第11圖中之TFT陣列面板分別沿XⅡa－XⅡa’和XⅡb－XⅡb’線的截面圖。
第13、15、17、19、21、23及25圖係為第11、12A、12B圖中之TFT陣列面板依本發明又另一實施例的製造方法之各中間步驟的佈局圖。
第14A及14B圖係為第13圖之TFT陣列面板分別沿XⅣa－XⅣa’和XⅣb－XⅣb’線的截面圖。
第16A及16B圖係為第15圖之TFT陣列面板分別沿XⅥa－XⅥa’和XⅥb－XⅥb’線的截面圖。
第18A及18B圖係為第17圖之TFT陣列面板分別沿XⅧa－XⅧa’和XⅧb－XⅧb’線的截面圖。
第20A及20B圖係為第19圖之TFT陣列面板分別沿XXa－XXa’和XXb－XXb’線的截面圖。
第22A及22B圖係為第21圖之TFT陣列面板分別沿XXⅡa－XXⅡa’和XXⅡb－XXⅡb’線的截面圖。
第24A及24B圖係為第23圖之TFT陣列面板分別沿XXⅣa－XXⅣa’和XXⅣb－XXⅣb’線的截面圖。
第26A及26B圖係為第25圖之TFT陣列面板分別沿XXⅥa－XXⅥa’和XXⅥb－XXⅥb’線的截面圖。
第27A圖係為以參考例1的蝕刻劑來圖案化之一閘極線的截面相片。
第27B圖係為以參考例3的蝕刻劑來圖案化之一資料線的截面相片。
第28A圖係為以實施例2的蝕刻劑來圖案化之一閘極線的截面相片。
第28B圖係為以實施例2的蝕刻劑來圖案化之一資料線的截面相片。
第28C圖係為以實施例2的蝕刻劑來圖案化之一像元電極的截面相片。
81，82．．．接觸助層
110．．．絕緣基材
124．．．閘極電極
127．．．擴伸部
129．．．端部
140．．．閘極絕緣層
151．．．半導體條紋
154．．．凸出部
161，165．．．電阻觸點
163．．．凸出部
171．．．資料線
173．．．源極電極
175．．．汲極電極
177．．．儲存電容導體
179．．．端部
180．．．鈍化層
181，182．．．接觸孔
185，187．．．接觸孔
190．．．像元電極

Claims (22)

  1. 一種用於導電材料的蝕刻劑，包含：約65至75wt%的磷酸；約0.5至15wt%的硝酸；約2至15wt%的乙酸；約0.1至8.0wt%的鉀化合物；及去離子水。
  2. 如申請專利範圍第1項之用於導電材料的蝕刻劑，其中該鉀化合物至少包含硝酸鉀(KNO3 )或乙酸鉀(KC2 H3 O2 )。
  3. 如申請專利範圍第1項之用於導電材料的蝕刻劑，更包含一鹼性氮化合物。
  4. 如申請專利範圍第4項之用於導電材料的蝕刻劑，其中該鹼性氮化合物至少包含硫酸氫銨(NH4 HS)，或2,6－吡啶倍甲醇(C7 H9 NO2 )。
  5. 如申請專利範圍第3項之用於導電材料的蝕刻劑，其中該鹼性氮化合物的含量係約為0.1至8.0wt%。
  6. 一種用於導電材料的蝕刻劑，包含：約65至75wt%的磷酸；約0.5至15wt%的硝酸；約2至15wt%的乙酸；約0.1至8.0wt%的鉀化合物包括硝酸鉀(KNO3 )和乙酸鉀(KC2 H3 O2 )；及去離子水。
  7. 如申請專利範圍第6項之用於導電材料的蝕刻劑，更包含一鹼性氮化合物至少含有硫酸氫銨(NH4 HS)或2,6－吡啶倍甲醇(C7 H9 NO2 )。
  8. 一種用以製造薄膜電晶體陣列面板的方法，包含：在一絕緣基材上製成一閘極線其具有閘極電極；在該閘極線上依序沈積一閘極絕緣層與一半導體層；在該閘極絕緣層和半導體層上製成一汲極電極；在該閘極絕緣層和半導體層上製成一具有源極電極的資料線，而使一間隙介設於該汲極電極與源極電極之間；及製成一像元電極連接於該汲極電極；其中該等閘極線、資料線、汲極電極和像元電極等之至少一者係使用一蝕刻劑以光蝕刻來製成，該蝕刻劑包含約65至75wt%的磷酸，約0.5至15wt%的硝酸，約2至15wt%的乙酸，約0.1至8.0wt%的鉀化合物，及去離子水。
  9. 如申請專利範圍第8項之方法，其中該鉀化合物至少包含硝酸鉀(KNO3 )或乙酸鉀(KC2 H3 O2 )。
  10. 如申請專利範圍第8項之方法，更包含一約0.1至8.0wt%的鹼性氮化合物。
  11. 如申請專利範圍第10項之方法，其中該鹼性氮化合物至少包含硫酸氫銨(NH4 HS)，或2,6－吡啶倍甲醇(C7 H9 NO2 )。
  12. 如申請專利範圍第8項之方法，其中製成該閘極線的步驟包含：沈積一含有Al的第一金屬層與一含有Mo的第二金屬層；及光蝕刻該第一金屬層和第二金屬層。
  13. 如申請專利範圍第12項之方法，其中該第一金屬層包括Al－Nd。
  14. 如申請專利範圍第12項之方法，其中該第二金屬層包括Mo－Nb和MoN。
  15. 如申請專利範圍第8項之方法，其中製成資料線和汲極電極的步驟包括：依序沈積一含有Mo的第一金屬層，一含有Al的第二金屬層，和一含有Mo的第三金屬層；及光蝕刻該第一金屬層、第二金屬層和第三金屬層。
  16. 如申請專利範圍第15項之方法，其中該第一和第三金屬層包括Mo－Nb和MoN。
  17. 如申請專利範圍第15項之方法，其中該第二金屬層包含一Al合金，包括Al－Nd。
  18. 如申請專利範圍第8項之方法，其中製成像元電極乃包括：沈積一銦錫氧化物(ITO)層或銦鋅氧化物(IZO)層；及光蝕刻該ITO或IZO層。
  19. 如申請專利範圍第8項之方法，其中製成閘極線，製成資料線和汲極電極，及製成像元電極等之步驟乃包括使用該蝕刻劑來光蝕刻，該蝕刻劑包含約65至75wt%的磷酸，約0.5至15wt%的硝酸，約2至15wt%的乙酸，及一約0.1至8.0wt%的鹼性氮化合物，和離子水。
  20. 如申請專利範圍第8項之方法，其中該光蝕刻係以約30至45℃的溫度來進行。
  21. 如申請專利範圍第8項之方法，其中該光蝕刻包括在多數導電層上施加該蝕刻劑大約30至200秒鐘來形成該閘極線、資料線、汲極電極、和像元電極。
  22. 如申請專利範圍第21項之方法，其中係藉噴灑將該蝕刻劑施加於該等導電層上，而來形成該閘極線、資料線、汲極電極和像元電極。
TW094130859A 2004-11-03 2005-09-08 用於導電材料之蝕刻劑以及使用該蝕刻劑製造薄膜電晶體陣列面板之方法 TWI383447B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040088809A KR101171175B1 (ko) 2004-11-03 2004-11-03 도전체용 식각액 및 이를 이용한 박막 트랜지스터표시판의 제조 방법

Publications (2)

Publication Number Publication Date
TW200616079A TW200616079A (en) 2006-05-16
TWI383447B true TWI383447B (zh) 2013-01-21

Family

ID=35745146

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094130859A TWI383447B (zh) 2004-11-03 2005-09-08 用於導電材料之蝕刻劑以及使用該蝕刻劑製造薄膜電晶體陣列面板之方法

Country Status (6)

Country Link
US (1) US7605091B2 (zh)
EP (1) EP1655773B1 (zh)
JP (1) JP4748473B2 (zh)
KR (1) KR101171175B1 (zh)
CN (1) CN1769528B (zh)
TW (1) TWI383447B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580652B1 (ko) * 2004-08-27 2006-05-16 삼성전자주식회사 저항성 팁을 구비한 반도체 탐침 제조방법
US20070222375A1 (en) * 2006-03-22 2007-09-27 Toppoly Optoelectronics Corp. System for displaying images including electroluminescent device and method for fabricating the same
KR101299131B1 (ko) * 2006-05-10 2013-08-22 주식회사 동진쎄미켐 박막트랜지스터 액정표시장치의 식각 조성물
JP5363713B2 (ja) * 2007-07-19 2013-12-11 三洋半導体製造株式会社 エッチング液組成物
KR101393599B1 (ko) * 2007-09-18 2014-05-12 주식회사 동진쎄미켐 Ｔｆｔ-ｌｃｄ용 금속 배선 형성을 위한 식각액 조성물
KR20090059961A (ko) * 2007-12-07 2009-06-11 주식회사 동진쎄미켐 박막트랜지스터-액정표시장치용 금속 배선 형성을 위한식각액 조성물
KR20090095181A (ko) 2008-03-05 2009-09-09 삼성전자주식회사 금속배선 형성용 식각액 조성물, 이 조성물을 이용한도전막의 패터닝 방법 및 평판 표시 장치의 제조방법
US8970504B2 (en) * 2008-04-25 2015-03-03 Apple Inc. Reliability metal traces
JP2010163661A (ja) * 2009-01-16 2010-07-29 Sanyo Handotai Seizo Kk エッチング液組成物
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120003874A (ko) * 2009-03-30 2012-01-11 도레이 카부시키가이샤 도전막 제거제 및 도전막 제거 방법
KR20110046992A (ko) * 2009-10-29 2011-05-06 동우 화인켐 주식회사 식각액 조성물
KR101065317B1 (ko) * 2009-11-13 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
CN102576739B (zh) * 2009-11-27 2014-10-29 夏普株式会社 薄膜晶体管及其制造方法、半导体装置及其制造方法以及显示装置
KR20110087582A (ko) 2010-01-26 2011-08-03 삼성전자주식회사 식각액 조성물 및 이를 이용한 식각 방법
CN102373473A (zh) * 2010-08-06 2012-03-14 东友Fine-Chem股份有限公司 一种用于坡面型刻蚀装置的刻蚀组合物及其使用方法
KR20120032904A (ko) * 2010-09-29 2012-04-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
CN102543675B (zh) * 2010-12-31 2014-11-05 中芯国际集成电路制造(上海)有限公司 玻璃衬底的处理方法
KR101766488B1 (ko) * 2011-12-15 2017-08-09 동우 화인켐 주식회사 금속 배선 형성을 위한 식각액 조성물
EP2827363A4 (en) * 2012-03-13 2015-11-11 Adeka Corp ACTION COMPOSITION AND METHODS OF PROCESSING
CN103938212A (zh) * 2014-03-03 2014-07-23 虞海香 一种用于湿蚀刻铝或铝合金薄膜的蚀刻剂
US9490129B2 (en) * 2014-05-08 2016-11-08 GlobalFoundries, Inc. Integrated circuits having improved gate structures and methods for fabricating same
JP6378769B2 (ja) * 2014-07-29 2018-08-22 パイオニア株式会社 光学装置
CN104597640B (zh) * 2015-02-12 2017-06-27 深圳市华星光电技术有限公司 阵列基板及其断线修补方法
CN105720063B (zh) * 2016-04-13 2019-02-15 京东方科技集团股份有限公司 阵列基板及其制备方法、传感器和探测设备
CN107591416B (zh) * 2017-08-29 2020-04-14 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
CN109594079B (zh) * 2017-09-30 2021-02-12 深圳新宙邦科技股份有限公司 一种钼铝共用蚀刻液及蚀刻方法
CN107797316A (zh) * 2017-11-08 2018-03-13 昆山龙腾光电有限公司 滴酸装置、滴酸机台及触控显示屏的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130455A (en) * 1977-11-08 1978-12-19 Dart Industries Inc. Dissolution of metals-utilizing H2 O2 -H2 SO4 -thiosulfate etchant
US20020045556A1 (en) * 1995-07-27 2002-04-18 Mitsubishi Chemical Corporation Method for treating surface of substrate and surface treatment composition used for the same
US20020081847A1 (en) * 2000-12-20 2002-06-27 Lg. Philips Lcd Co., Ltd. Etchant and array substrate having copper lines etched by the etchant
US6432755B2 (en) * 1999-06-23 2002-08-13 Lg. Philips Lcd Co., Ltd. Thin film transistor and manufacturing method therefor
US20030207513A1 (en) * 2002-04-24 2003-11-06 Mitsubishi Chemical Corporation Etchant and method of etching

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670062A (en) 1996-06-07 1997-09-23 Lucent Technologies Inc. Method for producing tapered lines
JP2001166336A (ja) 1999-12-09 2001-06-22 Hitachi Ltd 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法
TWI255957B (en) 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
KR20010003446A (ko) 1999-06-23 2001-01-15 김영환 액정표시소자의 데이터 라인 형성방법
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP4596109B2 (ja) * 2001-06-26 2010-12-08 三菱瓦斯化学株式会社 エッチング液組成物
KR100848109B1 (ko) 2001-10-23 2008-07-24 삼성전자주식회사 배선용 식각액, 이를 이용한 배선의 제조 방법 및 이를포함하는 박막 트랜지스터 어레이 기판의 제조 방법
JP4472216B2 (ja) 2001-08-01 2010-06-02 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス基板の製造方法
CN100350570C (zh) * 2001-10-22 2007-11-21 三菱瓦斯化学株式会社 铝/钼层叠膜的蚀刻方法
KR100444345B1 (ko) 2002-03-28 2004-08-16 테크노세미켐 주식회사 평판디스플레이의 박막트랜지스터 형성을 위한 금속전극용식각액 조성물
CN100365737C (zh) * 2002-05-17 2008-01-30 出光兴产株式会社 布线材料和使用该材料的布线板
JP2004296786A (ja) * 2003-03-27 2004-10-21 Optrex Corp ウェットエッチング方法およびウェットエッチング装置
JP4093147B2 (ja) * 2003-09-04 2008-06-04 三菱電機株式会社 エッチング液及びエッチング方法
KR20040029289A (ko) 2003-11-14 2004-04-06 동우 화인켐 주식회사 알루미늄 또는 알루미늄 합금층을 함유한 다층막 및단일막 식각액 조성물
KR20070017762A (ko) * 2005-08-08 2007-02-13 엘지.필립스 엘시디 주식회사 식각액 조성물, 이를 이용한 도전막의 패터닝 방법 및평판표시장치의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130455A (en) * 1977-11-08 1978-12-19 Dart Industries Inc. Dissolution of metals-utilizing H2 O2 -H2 SO4 -thiosulfate etchant
US20020045556A1 (en) * 1995-07-27 2002-04-18 Mitsubishi Chemical Corporation Method for treating surface of substrate and surface treatment composition used for the same
US6432755B2 (en) * 1999-06-23 2002-08-13 Lg. Philips Lcd Co., Ltd. Thin film transistor and manufacturing method therefor
US20020081847A1 (en) * 2000-12-20 2002-06-27 Lg. Philips Lcd Co., Ltd. Etchant and array substrate having copper lines etched by the etchant
US20030207513A1 (en) * 2002-04-24 2003-11-06 Mitsubishi Chemical Corporation Etchant and method of etching

Also Published As

Publication number Publication date
EP1655773A2 (en) 2006-05-10
US20060094241A1 (en) 2006-05-04
US7605091B2 (en) 2009-10-20
JP2006135282A (ja) 2006-05-25
EP1655773A3 (en) 2015-04-15
CN1769528B (zh) 2011-10-19
KR20060039631A (ko) 2006-05-09
TW200616079A (en) 2006-05-16
EP1655773B1 (en) 2017-02-22
CN1769528A (zh) 2006-05-10
JP4748473B2 (ja) 2011-08-17
KR101171175B1 (ko) 2012-08-06

Similar Documents

Publication Publication Date Title
TWI383447B (zh) 用於導電材料之蝕刻劑以及使用該蝕刻劑製造薄膜電晶體陣列面板之方法
TWI385803B (zh) 薄膜電晶體陣列面板及其製造方法
TWI394279B (zh) 薄膜電晶體陣列面板及其製造方法
JP5240964B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US7767478B2 (en) Thin film transistor array panel and method for manufacturing the same
US7586197B2 (en) Wire structure, method of forming wire, thin film transistor substrate, and method of manufacturing thin film transistor substrate
KR100344846B1 (ko) 박막트랜지스터와 그 제조방법
US20060175610A1 (en) Signal line, thin film transistor array panel with the signal line, and method for manufacturing the same
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
US20050024550A1 (en) Thin film transistor array panel and manufacturing method thereof
EP1970957A2 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof