TWI394279B - 薄膜電晶體陣列面板及其製造方法 - Google Patents

薄膜電晶體陣列面板及其製造方法 Download PDF

Info

Publication number
TWI394279B
TWI394279B TW094135410A TW94135410A TWI394279B TW I394279 B TWI394279 B TW I394279B TW 094135410 A TW094135410 A TW 094135410A TW 94135410 A TW94135410 A TW 94135410A TW I394279 B TWI394279 B TW I394279B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
conductive layer
electrode
gate
Prior art date
Application number
TW094135410A
Other languages
English (en)
Other versions
TW200629562A (en
Inventor
Hong-Sick Park
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200629562A publication Critical patent/TW200629562A/zh
Application granted granted Critical
Publication of TWI394279B publication Critical patent/TWI394279B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

薄膜電晶體陣列面板及其製造方法
本申請案主張於2004年12月7日提出申請之韓國專利申請案第10－2004－0102374號之優先權，該申請案之全部內容以引用方式併入本文中。
本發明係關於一種用於液晶顯示器(LCD)或有機發光顯示器(OLED)之薄膜電晶體(TFT)陣列面板及其製造方法。
液晶顯示器(LCD)係最廣泛使用之平板顯示器類型之一。一LCD包括一夾於兩個設置有場產生電極的面板之間的液晶(LC)層。LCD係藉由如下方式來顯示影像：向場產生電極施加電壓以於LC層中產生一電場，該電場決定LC層中LC分子之取向以調整入射光之偏振。
一種包括兩個設置有場產生電極的面板(其中一個面板具有呈一矩陣形式之複數個像素電極，另一個面板則具有一覆蓋該面板之整個表面之共用電極)的LCD主導LCD市場。
LCD係藉由對每一像素施加一不同的電壓來顯示影像。為此目的，將薄膜電晶體(TFT)，其具有三個用於切換施加至像素電極之電壓之端子，連接至像素電極及閘極線以傳輸用於控制薄膜電晶體及資料線之信號。藉由使用形成於薄膜電晶體陣列面板上之閘極線及資料線，將電壓施加至像素電極。
TFT係一種切換元件，其響應於來自閘極線之掃描信號將影像信號自資料線傳輸至像素電極。TFT作為一切換元件應用於一主動矩陣有機發光顯示器來控制相應的發光元件。
考量到LCD之尺寸增大趨勢，因閘極線及資料線之長度與LCD尺寸一同增加，因而需要一種具有低電阻率之材料。因此，要求閘極線及資料線由一種具有低電阻率之材料形成。
眾所習知，Ag可用於信號線中及作為具有低電阻率之導體。當於信號線中使用Ag時，例如信號延遲等因高電阻而引起的問題便會得到解決。
然而，Ag具有其一系列缺點。舉例而言，Ag不能很好地黏附至無機或有機層，從而導致Ag信號線鼓起或剝落。而且，因Ag易被酸分解，故其不適於與其他材料一起蝕刻。此等缺點使得難以利用Ag所提供的低電阻率，並阻礙在閘極線及資料線中使用Ag。
本發明之一目的係解決上述問題並提供一種具有具低電阻率及良好可靠性的信號線的薄膜電晶體陣列面板。
本發明提供一種信號線，其包括一由一在低於150℃溫度下形成的導電氧化物製成之第一導電層及一毗鄰該第一導電層沉積的含Ag之第二導電層。
本發明提供一種薄膜電晶體陣列面板，其包括：一絕緣基板；一形成於該絕緣基板上的閘極線；一形成於該閘極線上的閘極絕緣層；形成於該閘極絕緣層上的一汲電極及一具有一源電極之資料線，其中該汲電極面對該源電極且其間具有一間隙；及一連接至該汲電極之像素電極。該閘極線、資料線、及汲電極中的至少一者包括一由一在低於150℃溫度下形成的導電氧化物製成之第一導電層及一毗鄰該第一導電層沉積的含Ag之第二導電層。
本發明提供一種製造薄膜電晶體陣列面板之方法，其包括：於一絕緣基板上形成一具有一閘電極的閘極線；於該閘極上依序沉積一閘極絕緣層及一半導體層；於該閘極絕緣層及該半導體層上形成一汲電極及一具有一源電極之資料線，其中該汲電極面對該源電極且於該汲電極與該源電極之間具有一間隙；及形成一連接至該汲電極之像素電極。形成一閘極線與形成一資料線及汲電極中的至少一個步驟包括：於一低於150℃的溫度下沉積一導電氧化物層，且毗鄰該導電氧化物層沉積一由含Ag導體形成之導電層。
下文將參照其中顯示本發明實施例的附圖來更全面地闡述本發明之實施例。然而，本發明可按不同的形式來實施而不應視為僅限於本文所提及之實施例。而是，提供此等實施例旨在使本揭示內容透微和完整、並向熟習此項技術者全面傳達本發明之範圍。
於圖式中，為清楚起見，放大了各層、膜及區域之厚度。相同之編號自始至終指代相同之元件。應瞭解，當稱諸如層、膜、區域或基板等元件位於另一元件「上」時，其可直接位於該另一元件上，或者可存在中間元件。
現在，將參照附圖來詳細闡述本發明實施例的用於LCD及OLED之TFT陣列面板及其製造方法。
[實施例1]
首先，將參照圖1及2來詳細闡述本發明一實施例的用於LCD之TFT陣列面板。
圖1係一本發明一實施例的用於LCD之TFT陣列面板之佈置圖，圖2係一圖1所示TFT陣列面板沿線II－II截取之剖面圖。
複數個用於傳輸閘極信號的閘極線121形成於一絕緣基板110上。閘極線121主要沿水平方向形成且其局部部分變成複數個閘電極124。而且，沿一較低方向延伸的其不同之局部部分變成複數個擴展部分127。閘極線121之一端部129具有一用於連接一例如驅動電路等外部裝置的擴展的寬度。
閘極線121具有第一層124p、127p及129p、第二層124q、127q及129q、及第三層124r、127r及129r。第一層124p、127p及129p係由諸如氧化銦錫(ITO)或氧化銦鋅(IZO)等導電氧化物製成且形成於基板110上。第二層124q、127q及129q係由諸如Ag本身或Ag合金等含Ag金屬製成且形成於第一層124p、127p及129p上。第三層124r、127r及129r係由例如ITO或IZO等導電氧化物製成且形成於第二層124q、127q及129q上。
當一導電氧化物層設置於一Ag層與一基板之間時，該Ag層與該基板之間的黏著性增強以防止該Ag層剝落或鼓起。
當該導電氧化物層係由非晶ITO製成時，該Ag層與該基板之間的黏著性會尤其得到增強。
非晶ITO層具有高的表面粗糙度。換言之，非晶ITO層具有極不平坦的表面，此會增大非晶ITO層及下伏基板與上部Ag層之間的接觸面積以增強其黏著性。此外，當形成閘極絕緣層140及一半導體層151時，在低溫下形成的非晶ITO層會經歷約200℃的高溫處理而晶體化。
此處，第三層124r、127r及129r會防止第二層124q、127q及129q中的Ag擴散至一形成於其上的閘極絕緣層140中。
Ag層及諸如ITO層或IZO層等導電氧化物層可於同一蝕刻條件下蝕刻。由於Ag耐酸性差且可被酸快速蝕刻，因此通常使用一種弱酸來蝕刻Ag層。然而，因諸如Mo及Cr等其他金屬的蝕刻遠慢於Ag，故在應用此等金屬作為Ag層之下伏層時，須使用兩種不同的蝕刻條件。相反，非晶ITO可與Ag層以相同之蝕刻劑來蝕刻。因非晶ITO具有許多懸空鍵(此係非晶材料之一特徵)，故非晶ITO係如Ag一般以弱酸來蝕刻。
圖23A顯示一包括一非晶ITO、一Ag層及另一非晶ITO之三層式結構之外形。所有三個層皆以一蝕刻劑同時來蝕刻。圖23A顯示該同時蝕刻產生一較佳的外形。
第一層124p、127p及129p、及第三層124r、127r及129r可由例如ITON等氮化的導電氧化物來形成，以防止第二層124q、127q和129q、第一層124p、127p和129p、及第三層124r、127r和129r之介面處之Ag氧化。該ITON層係藉由將ITO層暴露至一氮氣氣氛來形成，其可防止因Ag氧化而使電阻迅速增大。
第三層124r、127r及129r、第二層124q、127q及129q、及第一層124q、127q及129q之側面相對於基板110之一表面傾斜，且其傾斜角度介於約30－80度範圍內。
一較佳由氮化矽(SiNx)製成的閘極絕緣層140形成於閘極線121上。
複數個較佳由氫化非晶矽(簡稱為「a－Si」)製成之半導體條帶151形成於閘極絕緣層140上。每一半導體條帶151皆基本沿縱向方向延伸且週期性地彎曲。每一半導體條帶151皆具有複數個朝閘電極124分岔的凸出部分154。每一半導體條帶151之寬度皆於靠近閘極線121處變大，以使半導體條帶151覆蓋閘極線121中的較大面積。
複數個較佳由矽化物或重摻雜有n－型雜質的n＋氫化a－Si製成之電阻接點條帶161及島狀物165形成於半導體條帶151上。每一電子接點條帶161皆具有複數個凸出部分163，凸出部分163及電子接點島狀物165成對地位於半導體條帶151之凸出部分154上。
半導體條帶151及電阻接點161及165之邊緣表面漸縮，且半導體條帶151與電阻接點161及165之邊緣表面的傾斜角度較佳處於一約30－80度之範圍內。
複數個資料線171、複數個汲電極175及複數個儲存電容器導體177形成於電阻接點161及165與閘極絕緣層140上。
用於傳輸資料電壓之資料線171基本沿縱向方向延伸並與閘極線121相交以界定佈置成一矩陣形式之像素區。每一資料線171皆具有複數個朝汲電極175凸出並形成複數個源電極173的分支。每一資料線171皆具有一具有一加寬寬度之端部179。每一對源電極173與汲電極175皆於閘電極124上彼此分隔開。
資料線171、汲電極175及儲存電容器導體177均具有第一層171p、175p及177p、第二層171q、175q及177q、及第三層171r、175r及177r。第一層171p、175p及177p與第三層171r、175r及177r分別設置於第二層171q、175q及177q之下側與上側。第一層171p、175p及177p與第三層171r、175r及177r係由一導電氧化物製成。第二層171q、175q及177q係由諸如Ag本身或Ag合金等含銀金屬製成。
第一層171p、175p及177p和第三層171r、175r及177r可由ITO製成。此處，由導電氧化物形成之第一層171p、175p及177p與第三層171r、175r及177r會防止第二層171q、175q及177q中之Ag擴散至半導體層151及一形成於其上的像素電極190中。當導電氧化層係由ITO製成時，非晶ITO更為可取。因非晶ITO係與Ag一起於同一蝕刻條件下蝕刻，故其可同時圖案化以形成資料線171並產生一較佳的外形。
因Ag會受到酸的快速蝕刻，故通常使用一弱酸來蝕刻Ag層。然而，由於諸如Mo及Cr等其他金屬的蝕刻遠慢於Ag，因此，當採用此等金屬作為Ag層之下伏層時，須使用兩種不同的蝕刻條件。相反，因非晶ITO具有許多懸空鍵，故非晶ITO係以一弱酸來蝕刻。因此，非晶ITO可與Ag層一同以相同之蝕刻劑來蝕刻。
第一層171p、175p、177p及第三層171r、175r、177r較佳由一ITON層形成，以防止第二層171q、175q及177q與第一層及第三層171p、175p、177p、171r、175r及177r之介面處之Ag氧化。該ITON層係藉由將ITO層暴露至一氮氣氣氛中而形成，其會防止因Ag氧化而使電阻迅速增大。
資料線171、汲電極175及儲存電容器導體177具有漸縮的邊緣表面，且該等邊緣表面之傾斜角度處於一約30－80度之範圍內。
一閘電極124、一源電極173及一汲電極175與一半導體條帶151之一凸出部分154一起形成一具有一溝道之TFT，該溝道形成於設置於源電極173與汲電極175之間的凸出部分154中。儲存電容器導體177交疊閘極線121之擴展部分127。
電阻接點161及165僅夾於半導體條帶151與資料線171之間及汲電極175與半導體條帶151之凸出部分154之間，以便減小其間的接觸電阻。
半導體條帶151在源電極173與汲電極175之間及其他未被資料線171及汲電極175所覆蓋的地方部分地外露。半導體條帶151之大部分窄於資料線171，但半導體條帶151之寬度於靠近半導體條帶151與閘極線121彼此交匯的位置處加寬，以防止資料線171斷線。
於資料線171、汲電極175、儲存電容器導體177、及半導體條帶151之外露區上設置有一鈍化層180，該鈍化層180由一具有大致平坦化性質及光敏性的有機材料或一具有低介電常數的絕緣材料(例如a－Si：C：O、a－Si：O：F等)製成。鈍化層180係藉由電漿增強化學氣體沉積(PECVD)形成。為了防止鈍化層180之有機材料接觸在資料線171與汲電極175之間外露的半導體條帶151，鈍化層180可按如下方式構造：於該有機材料層下面另外形成一由SiNx或SiO2 製成的絕緣層。
於鈍化層180中，形成複數個接觸孔181、185、187及182，以分別暴露出一閘極線121之端部129、汲電極175、儲存電容器導體177、及一資料線171之端部179。
複數個像素電極190及複數個由IZO或ITO製成之接觸輔助物81及82形成於鈍化層180上。
因像素電極190分別經由接觸孔185及187與汲電極175及儲存電容器導體177實體連接及電連接，故像素電極190自汲電極175接收資料電壓並將其傳輸至儲存電容器導體177。
被施以該資料電壓之像素電極190與對置面板(未展示)中一被施以一共用電壓的共用電極(未展示)產生電場，以便重新排列液晶層中之液晶分子。
同樣，如上文所提及，像素電極190與該共用電極形成一電容器，以於TFT關斷後儲存並保持所接收的電壓。此電容器將稱作一「液晶電容器」。為增強總的電壓儲存能力，提供另一電容器，該另一電容器與該液晶電容器並聯連接且在本文中稱作「儲存電容器」。該儲存電容器形成於一像素電極190與毗鄰閘極線121(在本文中稱作「先前閘極線」)之交疊部分處。為確保具有最大可能的交疊尺寸並由此增加該儲存電容器之儲存容量，提供閘極線121之擴展部分127。儲存電容器導體177連接至像素電極190並與擴展部分127交疊，且設置於鈍化層180之底部以使像素電極190靠近先前閘極線121。
接觸輔助物81及82分別連接至閘極線121及汲極線171之端部部分129及179。接觸輔助物81及82分別輔助閘極線121之端部部分129與外部裝置(例如驅動積體電路)之間、及汲極線171之端部部分179與外部裝置之間的黏附並對其加以保護。是否應用接觸輔助物81及82可視需要來選擇。
現在將參照圖3A至6B以及圖1及2來詳細闡述一種製造TFT陣列面板之方法。
首先，如圖3A及3B所示，於一絕緣基板110上沉積一由例如ITO或IZO等導電氧化物形成之第一層、一由含Ag金屬形成之第二層及一由例如ITO或IZO等導電氧化物形成之第三層。
該第一層及該第二層係藉由平行濺鍍沉積而成。於同一濺鍍室內裝設兩個靶來實施平行濺鍍製程。一個靶係由例如ITO或IZO等導電氧化物製成。另一個靶係由例如Ag或Ag合金等含Ag金屬製成。下文將舉例說明一ITO靶及一Ag靶。
按下述方式實施平行濺鍍。
首先，只向ITO靶施加電源而不向Ag靶施加電源，以沉積一第一ITO層。該濺鍍係於一低於150℃的溫度下－較佳於室溫下，藉由應用氫氣(H2 )或水蒸汽(H2 O)來實施。此種條件使該ITO層為非晶態。所形成之ITO層具有約30至約300之厚度。可於該ITO靶之濺鍍期間應用氮氣(N2 )、氧化亞氮(N2 O)或氨(NH3 )來形成一ITON層而非ITO層。
接下來，將電源切換成僅施加至Ag靶而不施加至ITO靶，以沉積一Ag層。該Ag層具有約1,000至約3,000之厚度。
接下來，再次將電源切換成施加至ITO靶而不施加至Ag靶，以沉積一第二ITO層。該濺鍍係於一低於150℃之溫度下－較佳於室溫下、藉由應用氫氣(H2 )或水蒸汽(H2 O)來實施。此種條件使該ITO層為非晶態。與第一ITO層一樣，該第二ITO層亦具有約30至約300之厚度。
當該ITO層具有小於30之厚度時，該Ag層可直接接觸基板110，從而降低黏著性。而當該ITO層具有大於300之厚度時，其可引起與其他導電層進行差的電阻性接觸。如上文所提及，可於濺鍍該ITO靶期間，應用氮氣(N2 )、氧化亞氮(N2 O)或氨(NH3 )來形成一ITON層而非ITO層。
當一導電氧化物層設置於一Ag層與一基板110之間時，Ag層與基板110之間的黏著性得到增強，以防止該Ag層剝落及鼓起。
當該導電氧化物層係於一低於150℃之溫度下沉積而成時，會形成一具有懸空鍵的非晶ITO層。因此，Ag層與基板110之間的黏著性會顯著增強。非晶ITO層具有高的表面粗糙度。換言之，非晶ITO層具有高度不平坦的表面，此會增加非晶ITO層與下伏基板及上部Ag層之間的接觸面積以增強其黏著性。此外，當形成閘極絕緣層140及一半導體層151時，在低溫下形成的非晶ITO層會在約200至約400℃下經歷高溫處理而晶體化。
非晶ITO層可防止Ag向其他層擴散。
當在濺鍍ITO或IZO靶期間應用氮氣(N2 )、氧化亞氮(N2 O)或氨(NH3 )時，會形成一ITON或IZON層以防止介面處Ag層之氧化。
如在上文說明中那樣，當一非晶ITO或IZO層設置於一Ag層與一基板之間時，該Ag層與該基板之間的黏著性及蝕刻效率得到增強。
爾後，於第二ITO層上塗佈光阻劑並藉由一光罩用光照射之。隨後，將受到照射的光阻劑顯影。
使用一蝕刻劑同時蝕刻該兩個ITO層及該Ag層，以形成複數個閘極線121。該蝕刻劑可係過氧化氫(H2 O2 )或一含有適量磷酸(H2 PO3 )、硝酸(HNO3 )及醋酸(CH3 COOH)的常用蝕刻劑中的一者。
可使用一弱酸來蝕刻一非晶ITO層或一非晶IZO層。因Ag會快速地受到酸蝕刻，故通常使用一弱酸來蝕刻Ag層。因非晶ITO或IZO可與Ag層一起藉由一弱酸來蝕刻，故將其同時圖案化以形成閘極線121。
藉由上述製程，如圖3A及3B所示，形成複數條具有複數個閘電極124、擴展部分127及端部部分129之閘極線121。
參見圖4A及4B，在依序沉積一閘極絕緣層140、一本質a－Si層及一異質a－Si層後，光蝕刻該異質a－Si層及該本質a－Si層，以形成分別具有凸出部分164及154的複數個異質半導體條帶161及複數個本質半導體條帶151。閘極絕緣層140較佳由氮化矽以約2,000至約5,000之厚度製成，且沉積溫度較佳處於一約250℃與約500℃之間的範圍內。
因該製程係於一超過200℃的高溫下實施，故閘極線121之非晶ITO晶體化。
圖23B顯示在沉積閘極絕緣層140、本質非晶矽及異質非晶矽後，一閘極線之外形。
圖23B顯示閘極線121仍保持其較佳的外形而無鼓起或剝落。
接下來，於異質半導體條帶161上依序沉積一由例如ITO等導電氧化物形成之第一層、一由含Ag金屬形成之第二層及一由例如ITO等導電氧化物形成之第三層。第一及第三層具有約30至約300之厚度，第二層具有約1,000至約3,000之厚度。
由導電氧化物形成之第一層及第三層可防止第二層之Ag擴散至半導體151及一將形成於其上的像素電極190中。
當第一層及第三層係由ITO形成時，較佳於一低於150℃之溫度下、於應用氫氣(H2 )或水蒸氣(H2 O)之同時實施該濺鍍製程。此種條件使該ITO層為非晶態。於低於150℃之溫度下形成的ITO層具有非晶狀態。
因該非晶ITO具有許多懸空鍵，故該非晶ITO對酸具有高度的反應性。因此，使用弱酸蝕刻該非晶ITO。由於該非晶ITO可與Ag層一起藉由一弱酸來蝕刻，因此可將其同時圖案化。
當在濺鍍ITO靶期間應用氮氣(N2 )、氧化亞氮(N2 O)或氨(NH3 )時，會形成一ITON層以防止介面處之Ag層氧化。
此處，該ITO層具有約30至約300之厚度。當該等ITO層具有小於30之厚度時，該Ag層可能會直接接觸基板110，從而降低黏著性。而當該等ITO層具有大於300之厚度時，其可能會引起與其他導電層進行差的電阻性接觸。
爾後，於該第三層上塗佈光阻劑並藉由一光罩用光照射之，並隨後將受到照射的光阻劑顯影。
使用一蝕刻劑來同時蝕刻第一至第三層，以形成複數條資料線171。該蝕刻劑可係過氧化氫(H2 O2 )或一含有適量磷酸(H2 PO3 )、硝酸(HNO3 )及醋酸(CH3 COOH)之常用蝕刻劑中之一者。
藉由上述製程，如圖5A及5B所示，形成複數條具有複數個源電極173之資料線171、複數個汲電極175、一端部部分179及儲存電容器導體177。
接下來，藉由蝕刻來去除異質半導體條帶161中未被資料線171及汲電極175覆蓋的部分，以完成複數個電阻接點163及165並暴露出本質半導體條帶151之某些部分。此後，可實施氧電漿處理以穩定半導體條帶151之外露表面。
參見圖6A及6B，沉積一鈍化層180並將其與閘極絕緣層140一起乾蝕刻，以形成複數個接觸孔181、185、187及182。較佳於一使閘極絕緣層140與鈍化層180二者具有基本相同之蝕刻比的蝕刻條件下蝕刻閘極絕緣層140及鈍化層180。當該鈍化層係由一光敏材料製成時，可僅藉由微影來形成該等接觸孔。
因為此過程係於一超過200℃之高溫下實施，所以資料線171的非晶ITO會晶體化。
圖23C顯示在形成鈍化層180後的一閘極線。圖23B顯示資料線171仍保持其較佳的外形而無鼓起或剝落。
接下來，於鈍化層180上沉積一氧化銦錫(ITO)層至一約400至約1500之厚度，並將其圖案化以形成複數個像素電極190及接觸輔助物81及82。
於本實施例中，使用ITO作為主導電氧化物。不過，此並非係對本發明的限定，於其他實施例中，亦可應用例如IZO等另一導電氧化物來作為導電氧化物。
於本實施例中，閘極線與資料線二者均具有包括一導電氧化物層、一Ag層及另一導電氧化物層之三層式結構。然而，此並非係對本發明的限定，於其他實施例中，閘極線與資料線中僅有一者可具有一三層式結構。
於本實施例中，導電氧化物層係沉積於Ag層的下側及上側。然而，此並非係對本發明的限定，於其他實施例中，可省略上部及下部導電氧化物中之一者。
[實施例2]
現在將闡述一根據本發明另一實施例的用於主動矩陣有機發光顯示器(AM－OLED)之TFT面板。
圖7係一本發明另一實施例的用於OLED之TFT陣列面板之佈置圖。圖8A及8B係圖7所示TFT陣列面板分別沿線VIIIa－VIIIa'及線VIIIb－VIIIb'截取之剖面圖。
包括複數條閘極線121(包括複數個第一閘電極124a及複數個第二閘電極124b)的複數個閘極導體形成於一絕緣基板110(例如透明玻璃)上。
用於傳輸閘極信號之閘極線121基本沿一橫向方向(參照圖7)延伸且彼此分隔開。第一閘電極124a向上凸出。閘極線121可延伸到連接至一整合於基板110上的驅動電路(未顯示)，或者其可有一端部部分(未顯示)具有一較大面積，以連接另一層或一安裝於基板110上或另一可附接至基板110的裝置(例如一撓性印刷電路膜(未顯示))上的外部驅動電路。
每一第二閘電極124b皆與閘極線121間隔開且包括一在兩條毗鄰閘極線121之間基本沿一橫向方向延伸的儲存電極133。
閘極線121、第一及第二閘電極124a及124b、及儲存電極133具有第一層124ap、124bp及133p、形成於第一層124ap、124bp及133p上之第二層124aq、124bq及133q、及形成於第二層124aq、124bq及133q上之第三層124ar、124br、133r。第一層124ap、124bp及133p係由例如ITO或IZO等導電氧化物製成。第二層124aq、124bq及133q係由例如Ag本身或Ag合金等含Ag金屬製成。第三層124ar、124br、133r係由例如ITO或IZO等導電氧化物製成。
當一導電氧化物層設置於一Ag層與一基板之間時，該Ag層與該基板之間的黏著性會得到增強，以防止該Ag層剝落及鼓起。
當一導電氧化物層係於一低於150℃之溫度下沉積而成時，該導電氧化物層具有一非晶狀態。非晶ITO層具有高的表面粗糙度。換言之，非晶ITO層具有高度不平坦的表面，此會增加該非晶ITO層與下伏基板之間的接觸面積以及該非晶ITO層與上部Ag層之間的接觸面積。接觸面積增大會增強黏著性。此外，於形成閘極絕緣層140及一半導體層151時，於低溫下形成的非晶ITO層會在約200℃至400℃下經歷高溫處理而晶體化。ITO層的晶體化會增強基板110與第二導電層124aq、124bq及133q之間的黏著性。
第一層124ap、124bp及133p與第三層124ar、124br及133r可由一ITON層形成，以防止第二層124aq、124bq及133q、第一層124ap、124bp及133p、及第三層124ar、124br及133r之介面外之Ag氧化。藉由將ITO層暴露至氮氣氣氛而形成之該ITON層可防止因Ag氧化而使電阻迅速增加。
位於由Ag形成之第二層124aq、124bq及133q上的由導電氧化物形成之第三層124ar、124br及133r可防止Ag擴散至一將形成於其上的閘極絕緣層140中。
可藉由同一蝕刻條件來蝕刻Ag層及非晶ITO層。因Ag會受到酸的快速蝕刻，故通常使用一弱酸來蝕刻Ag層。因非晶ITO具有許多懸空鍵，故藉由一弱酸來蝕刻非晶ITO。因此，非晶ITO可與Ag層一起藉由同一蝕刻劑來蝕刻。
圖23A顯示一包括一非晶ITO、一Ag層及另一非晶ITO的三層式結構之外形。該三個層係同時以一蝕刻劑蝕刻。圖23A顯示以一蝕刻劑同時蝕刻會產生一較佳的外形。
閘極導體121及124b之側面相對於基板110之一表面傾斜，且其傾斜角度介於約30至約80度範圍內。
一較佳由氮化矽(SiNx)製成的閘極絕緣層140形成於閘極導體121及124b上。
複數個較佳由氫化非晶矽(簡稱為「a－Si」)或多晶矽製成的半導體條帶151及島狀物154b形成於閘極絕緣層140上。每一半導體條帶151皆基本沿縱向方向延伸並具有複數個朝第一閘電極124a分岔的凸出部分154a。每一半導體島狀物154b皆與一第二閘電極124b相交且包括一交疊第二閘電極124b之儲存電極133之部分157。
複數個較佳由矽化物或重摻雜有例如磷等n型雜質的n＋氫化a－Si製成的電阻接點條帶161及電阻接點島狀物163b、165a及165b形成於半導體條帶151及島狀物154b上。每一電阻接點條帶161皆具有複數個凸出部分163a，且凸出部分163a及電阻接點島狀物165a成對地位於半導體條帶151之凸出部分154a上。電阻接點島狀物163b及165b成對地位於半導體島狀物154b上。
半導體條帶151、島狀物154b與電阻接點161、163b、165b及165b之側面相對該基板之一表面傾斜，其傾斜角度較佳處於一約30與約80度之間的範圍內。
包括複數個資料線171、複數個電壓傳輸線172及複數個第一及第二汲電極175a及175b在內的複數個資料導體形成於電阻接點161、163b、165b及165b和閘極絕緣層140上。
用於傳輸資料信號的資料線171基本沿縱向方向延伸並與閘極線121相交。每一資料線171包括複數個第一源電極173a及一具有較大面積的用於與另一層或一外部裝置相接觸之端部。資料線171可直接連接至一用於產生閘極信號之資料驅動電路，該資料驅動電路可整合於基板110上。
用於傳輸驅動電壓的電壓傳輸線172基本沿縱向方向延伸並與閘極線121相交。每一電壓傳輸線172皆包括複數個第二源電極173b。電壓傳輸線172可彼此連接。電壓傳輸線172交疊半導體島狀物154b之儲存區157。
第一及第二汲電極175a及175b與資料線171及電壓傳輸線172分隔開並彼此分隔開。每一對第一源電極173a及第一汲電極175a皆相對於一第一閘電極124a彼此相對設置，且每一對第二源電極175a及第二汲電極175b皆相對於一第二閘電極124b彼此相對設置。
一第一閘電極124a、一第一源電極173a及一第一汲電極175a連同一半導體條帶151之一凸出部分154a一起形成一具有一溝道之開關TFT，該溝道形成於設置於第一源電極173a與第一汲電極175a之間的凸出部分154a中。同時，一第二閘電極124a、一第二源電極173b及一第二汲電極175b連同一半導體島狀物154b一起形成一具有一溝道之驅動TFT，該溝道形成於設置於第二源電極173b與第二汲電極175b之間的半導體島狀物154b中。
資料導體171、172、175a及175b較佳具有第一層171p、172p、175ap及175bp、第二層171q、172q、175aq及175bq、及第三層171r、172r、175ar及175br。第二層171q、172q、175ap及175bp係由例如Ag或Ag合金等含Ag金屬製成。第一層171p、172p、175ap及175bp和第三層171r、172r、175ar及175br分別設置於第二層171q、172q、175aq及175bq之下側和上側。第一層171p、172p、175ap及175bp和第三層171r、172r、175ar及175br係由例如ITO或IZO等導電氧化物製成。
第一層171p、172p、175ap及175bp和第三層171r、172r、175ar及175br可由ITO製成。由導電氧化物形成之第一層171p、172p、175ap及175bp和第三層171r、172r、175ar及175br會防止第二層171q、172q、175aq及175bq中的Ag擴散至半導體層151及一形成於其上的像素電極190中。
當該導電氧化物層係由ITO製成時，非晶ITO更可取。因非晶ITO或IZO係與Ag一起藉由相同之蝕刻劑來蝕刻，故將其同時圖案化以形成具有較佳外形之資料線171。
由於Ag會受到酸的快速蝕刻，故通常使用弱酸來蝕刻Ag層。因非晶ITO具有許多懸空鍵，故亦藉由弱酸來蝕刻非晶ITO。因此，非晶ITO可與Ag層一起藉由同一蝕刻劑蝕刻。
第一層171p、172p、175ap及175bp和第三層171r、172r、175ar及175br較佳由一ITON層形成以防止第二層171q、172q、175aq及175bq與第一及第三層171p、172p、175ap、175bp、171r、172r、175ar及175br的介面處之Ag氧化。藉由將ITO層暴露至氮氣氣氛而形成之ITON層可防止因Ag氧化而使電阻迅速增大。
如同閘極導體121及124b一般，資料導體171、172、175a及175b具有相對於基板110之表面漸縮之側面，且其傾斜角度範圍自約30到80度。
電阻接點161、163b、165b及167夾於下伏半導體條帶151及島狀物154b與其上面的上覆資料導體171、172、175a及175b之間，並減小其間的接觸電阻。半導體條帶151包括複數個未被資料導體171、172、175、175及175b覆蓋之外露部分。
如上文所提及，半導體條帶151之大部分窄於資料線171，但半導體條帶151之寬度在靠近半導體條帶151與閘極線121彼此交匯之位置處加寬以防止資料線171斷線。
一鈍化層180形成於資料導體171、172、175a及175b與半導體條帶151之外露部分及島狀物154b上。鈍化層180較佳係由諸如氮化矽或氧化矽等無機材料、具有較佳平整特性的光敏有機材料、或諸如a－Si：C：O及a－Si：O：F等介電常數低於4.0的低介電絕緣材料、藉由電漿增強化學氣體沉積(PECVD)形成。鈍化層180可包括一由無機絕緣體形成的下層膜及一由有機絕緣體形成的上層膜。
鈍化層180具有複數個分別暴露出第一汲電極175a、一第二閘電極124b、第二汲電極175b、閘極線121及資料線171之端部部分129及179之某些部分的接觸孔189、183、185、181及182。
接觸孔181及182暴露出閘極線121及資料線171之端部部分129及179，以將其與外部驅動電路連接。於外部驅動電路之輸出端與端部部分129及175之間設置有各向異性導電膜，以協助電連接及實體黏著。然而，當驅動電路係直接製作於基板110上時，不形成接觸孔。當閘極驅動電路係直接製作於基板110上且資料驅動電路係作為單獨的晶片形成時，僅形成暴露出資料線171之端部部分179的接觸孔181。
複數個像素電極190、複數個連接構件192及複數個接觸輔助物81及82形成於鈍化層180上。
像素電極190藉由接觸孔185連接至第二汲電極175b。連接構件192藉由接觸孔189及183連接第一汲電極175a及第二閘電極124b。接觸輔助物81及82分別藉由接觸孔181及182連接至閘極線121及資料線171之端部部分129及179。
像素電極190、連接構件192及接觸輔助物81及82係由例如ITO或IZO等透明導體製成。
一分隔物803、一輔助電極272、複數個發光構件70及一共用電極形成於鈍化層180及像素電極190上。
分隔物803係由有機或無機絕緣材料製成且形成有機發光晶胞之框架。分隔物803沿像素電極190之邊界形成並界定一用於填充以有機發光材料的空間。
發光構件70設置於像素電極190上並環繞有分隔物803。發光構件70係由一種發出紅色、綠色或藍色光的發光材料製成。紅色、綠色及藍色發光構件70依序、重複設置。
輔助電極272具有與分隔物803基本相同之平面圖案。輔助電極272接觸共用電極270以減小共用電極270之電阻。共用電極270形成於分隔物803、輔助電極272及發光構件70上。共用電極270係由例如Al等具有低電阻率之金屬製成。該實施例顯示一背面發光之OLED。然而，當考量到一正面發光之OLED或雙面發光之OLED時，共用電極270係由例如ITO或IZO等透明導體製成。
現在將參照圖9A至22B以及圖7至8B來詳細闡述一種根據本發明之一實施例製造圖7至8B所示TFT陣列面板之方法。
圖9、11、13、15、17、19及21係在本發明一實施例之製造方法之中間步驟中，圖7至8B所示TFT陣列面板之佈置圖。圖10A及10B係圖9所示TFT陣列面板分別沿線Xa－Xa'及Xb－Xb'截取之剖面圖。圖12A及12B係圖11所示TFT陣列面板分別沿線XIIa－XIIa'及XIIb－XIIb'截取之剖面圖。圖14A及14B係圖13所示TFT陣列面板沿線XIVa－XIVa'及XIVb－XIVb'截取之剖面圖。圖16A至16B係圖15所示TFT陣列面板分別沿線XVIa－XVIa'及XVIb－XVIb'截取之剖面圖。圖18A及18B係圖17所示TFT陣列面板分別沿線XVIIIa－XVIIIa'及XVIIIb－XVIIIb'截取之剖面圖。圖20A及20B係圖19所示TFT陣列面板分別沿線XXa－XXa'及XXb－XXb'截取之剖面圖。圖22A及22B係圖21所示TFT陣列面板沿線XXIIa－XXIIa'及XXIIb－XXIIb'截取之剖面圖。
首先，如圖9及10B所示，於一絕緣基板110上形成一由例如ITO或IZO等導電氧化物形成之第一層、一由含Ag金屬形成之第二層及一由例如ITO或IZO等導電氧化物形成之第三層。
該第一層及該第二層係藉由平行濺鍍沉積而成。將兩個靶裝設於同一濺鍍室中來實施平行濺鍍。一個靶係由例如ITO或IZO等導電氧化物製成。另一個靶則係由諸如Ag或Ag合金等含Ag金屬製成。下文將闡述一使用一ITO靶及一Ag靶的實施性實施例。
按下列方式實施平行濺鍍。
首先，僅向ITO靶施加電源而不向Ag靶施加電源，以沉積一第一ITO層。該濺鍍係於一低於150℃之溫度下－較佳於室溫下、在應用氫氣(H2 )或水蒸氣(H2 O)之同時實施。此種條件使ITO層為非晶態。該ITO層具有約30至約300之厚度。
此處，可於濺鍍ITO靶期間應用氮氣(N2 )、氧化亞氮(N2 O)或氨(NH3 )來形成一ITON層。
接下來，將電源切換成僅施加至Ag靶而不施加至ITO靶，以沉積一Ag層。該Ag層具有約1,000至約3,000的厚度。
接下來，將電源切換回至ITO靶並自Ag靶切斷，以沉積一第二ITO層。該濺鍍係於一低於150℃之溫度下－較佳於室溫下、在應用氫氣(H2 )或水蒸氣(H2 O)之同時實施。此種條件使ITO層為非晶態。該ITO層具有約30至約300之厚度。
當該等ITO層具有小於約30之厚度時，該Ag層可直接接觸基板110並降低黏著性。而當該等ITO層具有大於約300之厚度時，其可引起與其他導電層進行差的電阻性接觸。
此處，可於該ITO靶之濺鍍期間應用氮氣(N2 )、氧化亞氮(N2 O)或氨(NH3 )來形成一ITON層。
當一導電氧化物層設置於一Ag層與一基板110之間時，該Ag層與該基板110之間的黏著性會得到增強，以防止該Ag層剝落及鼓起。
當該導電層係於低於150℃溫度下沉積而成時，會形成一具有懸空鍵的非晶ITO層。因此，該Ag層與基板110之間的黏著性會顯著增強。非晶ITO層具有高的表面粗糙度。換言之，非晶ITO層具有極不平坦的表面，此會增加非晶ITO層與下伏基板及上部Ag層之間的接觸面積，從而增強其黏著性。此外，在形成閘極絕緣層140及一半導體層151時，於低溫下形成之非晶ITO層會在約200至約400℃下經歷高溫處理而晶體化。
該非晶ITO層會防止Ag擴散至其他層。
當在濺鍍該ITO或IZO靶期間應用氮氣(N2 )、氧化亞氮(N2 O)或氨(NH3 )時，會形成一ITON或IZON層來防止介面處之Ag層氧化。
如在上文說明中一樣，當一非晶ITO或IZO層設置於一Ag層與一基板之間時，該Ag層與該基板之間的黏著性以及蝕刻效率會得到增強。
然後，於該第二ITO層上塗佈光阻劑並藉由一光罩用光照射之。然後，將受照射的光阻劑於顯影。
使用一蝕刻劑同時蝕刻該兩個ITO層及Ag層，以形成複數個閘極線121、第二閘電極124b及電壓傳輸線172。該蝕刻劑可係過氧化氫(H2 O2 )或一含有適量磷酸(H2 PO3 )、硝酸(HNO3 )及醋酸(CH3 COOH)之常用蝕刻劑中的一者。參照圖11－12B，在依序沉積一閘極絕緣層140、一本質a－Si層及一異質a－Si層後，光蝕刻異質a－Si層及本質a－Si層，以於閘極絕緣層140上形成複數個異質半導體條帶164、複數個本質半導體條帶151及包含凸出部分154a之島狀物154b。因該等製程係於超過200℃的高溫下實施，故閘極線121之非晶ITO得到晶體化，從而增強黏著性。
圖23B顯示在沉積閘極絕緣層140、本質非晶矽及異質非晶矽後，一閘極線之外形。圖23B顯示閘極線121仍保持一較佳之外形而無鼓起或剝落。
接下來，參見圖13至14B，於異質半導體條帶161上依序沉積一由例如ITO等導電氧化物形成之第一層、一由含Ag金屬形成之第二層及一由例如ITO等導電氧化物形成之第三層。第一及第三層具有約30至約300之厚度，而第二層具有約1,000至3,000之厚度。
由導電氧化物形成之第一層及第三層會防止第二層之Ag擴散至半導體層151及一將形成於其上的像素電極190中。
當該第一層及第三層係由ITO形成時，較佳於低於150℃溫度下、於應用氫氣(H2 )或水蒸氣(H2 O)之同時實施濺鍍。此種條件使該ITO層為非晶態。於低於150℃溫度下形成之ITO層具有非晶狀態。
因非晶ITO具有許多懸空鍵，故非晶ITO對酸具有高度的反應性。因此，非晶ITO係藉由弱酸來蝕刻。因非晶ITO可與Ag層一起以弱酸來蝕刻，故可將其同時圖案化。
當在濺鍍ITO靶時應用氮氣(N2 )、氧化亞氮(N2 O)或氨(NH3 )時，會形成一ITON層而非ITO層，以防止介面處之Ag層氧化。
此處，該ITO層具有約30至約300之厚度。當該ITO層具有低於30之厚度時，該Ag層可能會直接接觸基板110，從而降低黏著性。而當該ITO層具有大於約300之厚度時，其可能會引起與其他導電層進行差的電阻性接觸。
爾後，於該第三層上塗佈光阻劑並藉由一光罩用光照射之。然後，將受照射的光阻劑顯影。
以一蝕刻劑同時蝕刻第一至第三層，以形成複數條資料線171。該蝕刻劑可係過氧化氫(H2 O2 )蝕刻劑或一含有適量磷酸(H2 PO3 )、硝酸(HNO3 )及醋酸(CH3 COOH)之常見蝕刻劑中的一者。
藉由上述製程，如圖13至14B所示，形成複數條資料線171，該複數條資料線171具有複數個第一源電極173a、複數個第一及第二汲電極175a及175b、及複數條具有第二源電極173b之電壓傳輸線172。
在移除光阻劑之前或之後，藉由蝕刻來移除異質半導體條帶164中未被資料導體171、172、175a及175b覆蓋之部分，以完成複數個包括凸出部分163a的電阻接點條帶161及複數個電阻接點島狀物163b、165a及165b並暴露出本質半導體條帶151及島狀物154b之某些部分。
此後，可實施氧電漿處理以穩定半導體條帶151之外露表面。
參照圖15至16B，由一有機絕緣材料或一無機絕緣材料形成一鈍化層180。因該製程係於一超過200℃之高溫下實施，故資料導體171、172、175a及175b之非晶ITO得到晶體化。
圖23C顯示在形成鈍化層180後的閘極線。圖23B顯示資料線171仍保持一較佳之外形而無鼓起或剝落。
將鈍化層180圖案化，以形成複數個暴露出第一及第二汲電極175a及175b、第二閘電極124b、閘極線121之一端部部分129及汲極線171之一端部部分179的接觸孔189、185、183、181及182。
參見圖17至18B，於鈍化層180上使用ITO或IZO形成複數個像素電極190、複數個連接構件192、及接觸輔助物81及82。
參見圖19－20B，於單個光刻步驟中形成一分隔物803及一輔助電極272。
最後，藉由沉積或藉由在遮罩後實施墨噴印刷，於該等開口中形成複數個較佳包括多個層之有機發光構件70，並接著如圖21－22B所示形成一共用電極。
於本實施例中，使用ITO作為主導電氧化物。然而，此並非係對本發明的限定，於其他實施例中，亦可應用例如IZO等另一導電氧化物作為一導電氧化物。
於本實施例中，閘極線及資料線二者皆具有包括一導電氧化物層、一Ag層及另一導電氧化物層之三層式結構。然而，此並非係對本發明的限定，於其他實施例中，閘極線及資料線中可僅有一者具有一三層式結構。
於本實施例中，於一Ag之下側及上側設置導電氧化物層。然而，於其他實施例中，可省略該上部及下部導電氧化物中之一者。
於本發明中，因一導電氧化物層設置於一Ag層與一基板之間，故該Ag層與該基板之間的黏著性及蝕刻效率得到增強。該導電氧化物層會防止Ag擴散至另一層，從而增強了信號線之可靠性。此外，該導電氧化物層可隨該Ag層同時蝕刻。因此，簡化了製造TFT陣列面板之方法。
雖然上文已詳細闡述了本發明之較佳實施例，但應清楚地瞭解，本文所教示之基本發明性概念之許多變化形式及/或修改形式－其對熟習此項技術者可能顯而易見－將仍屬於由申請專利範圍所界定之本發明之精神及範圍內。
70．．．發光構件
81．．．接觸輔助物
82．．．接觸輔助物
110．．．絕緣基板
121．．．閘極線
124．．．閘電極
124a．．．第一閘電極
124b．．．第二閘電極
124ap．．．第一層
124aq．．．第二層
124ar．．．第三層
124bp．．．第一層
124bq．．．第二層
124br．．．第三層
124p．．．第一層
124q．．．第二層
124r．．．第三層
127．．．擴展部分
127p．．．第一層
127q．．．第二層
127r．．．第三層
129．．．端部部分
129p．．．第一層
129q．．．第二層
129r．．．第三層
133．．．儲存電極
133p．．．第一層
133q．．．第二層
133r．．．第三層
140．．．閘極絕緣層
151．．．半導體條帶151
154a．．．凸出部分
154b．．．半導體島狀物
154．．．凸出部分
157．．．儲存區
161．．．電阻接點條帶
163．．．電阻接點
163a．．．凸出部分
163b．．．電阻接點島狀物
164．．．異質半導體條帶
165．．．電阻接點/島狀物
165a．．．電阻接點島狀物
165b．．．電阻接點島狀物
167．．．電阻接點
171．．．資料線
171p．．．第一層
171q．．．第二層
171r．．．第三層
172．．．電壓傳輸線
172p．．．第一層
172q．．．第二層
172r．．．第三層
173．．．源電極
173a．．．第一源電極
173b．．．第二源電極
175．．．汲電極
175a．．．第一汲電極
175b．．．第一汲電極
175p．．．第一層
175q．．．第二層
175r．．．第三層
175ap．．．第一層
175aq．．．第二層
175ar．．．第三層
175bp．．．第一層
175bq．．．第二層
175br．．．第三層
177．．．儲存電容器導體
177p．．．第一層
177q．．．第二層
177r．．．第三層
179．．．端部部分
180．．．鈍化層
181．．．接觸孔
182．．．接觸孔
183．．．接觸孔
185．．．接觸孔
187．．．接觸孔
189．．．接觸孔
190．．．像素電極
192．．．連接構件
270．．．共用電極
272．．．輔助電極
803．．．分隔物
圖1係一本發明一實施例的用於LCD之TFT陣列面板之佈置圖；圖2係一圖1所示TFT陣列面板沿線II－II截取之剖面圖；圖3A、4A、5A及6A係依序顯示一種製造圖1及圖2所示實施例的用於LCD之TFT陣列面板之方法的中間步驟之佈置圖。
圖3B係一圖3A所示TFT陣列面板沿線IIIb－IIIb'截取之剖面圖。
圖4B係於圖3B所示步驟之下一步驟中，圖4A所示TFT陣列面板沿線IVb－IVb'截取之剖面圖；圖5B係於圖4B所示步驟之下一步驟中，圖5A所示TFT陣列面板沿線Vb－Vb'截取之剖面圖；圖6B係於圖5B所示步驟之下一步驟中，圖6A所示TFT陣列面板沿線VIb－VIb'截取之剖面圖；圖7係一本發明另一實施例的用於OLED之TFT陣列面板之佈置圖；圖8A及8B係圖7所示TFT陣列面板分別沿線VIIIa－VIIIa'及線VIIIb－VIIIb'截取之剖面圖；圖9、11、13、15、17、19及21係圖7至8B所示TFT陣列面板在本發明一實施例之製造方法之中間步驟中之佈置圖；圖10A及10B係圖9所示TFT陣列面板分別沿線Xa－Xa'及Xb－Xb'截取之剖面圖；圖12A及12B係圖11所示TFT陣列面板分別沿線XIIa－IIa'及XIIb－XIIb'截取之剖面圖；圖14A及14B係圖13所示TFT陣列面板分別沿線XIVa－XIVa'及XIVb－XIVb'截取之剖面圖；圖16A及16B係圖15所示TFT陣列面板分別沿線XVIa－XVIa'及XVIb－XVIb'截取之剖面圖；圖18A及18B係圖17所示TFT陣列面板分別沿線XVIIIa－XVIIIa'及XVIIIb－XVIIIb'截取之剖面圖；圖20A及20B係圖19所示TFT陣列面板分別沿線XXa－XXa'及XXb－XXb'截取之剖面圖；圖22A及22B係圖21所示TFT陣列面板分別沿線XXIIa－XXIIa'及XXIIb－XXIIb'截取之剖面圖；及，圖23A至23C係顯示由一非晶ITO、一Ag層及另一非晶ITO構成之三重層之外形圖片。
81．．．接觸輔助物
82．．．接觸輔助物
110．．．絕緣基板
124．．．閘電極
124p．．．第一層
124q．．．第二層
124r．．．第三層
127．．．擴展部分
127p．．．第一層
127q．．．第二層
127r．．．第三層
129．．．端部部分
129p．．．第一層
129q．．．第二層
129r．．．第三層
140．．．閘極絕緣層
151．．．半導體條帶
154．．．凸出部分
161．．．電阻接點條帶
163．．．電阻接點
165．．．電阻接點/島狀物
171．．．資料線
171p．．．第一層
171q．．．第二層
171r．．．第三層
173．．．源電極
175．．．汲電極
175p．．．第一層
175q．．．第二層
175r．．．第三層
177．．．儲存電容器導體
177p．．．第一層
177q．．．第二層
177r．．．第三層
179．．．端部部分
180．．．鈍化層
181．．．接觸孔
182．．．接觸孔
185．．．接觸孔
187．．．接觸孔
190．．．像素電極

Claims (22)

  1. 一種用於一顯示裝置之信號線，其包括：一第一導電層；一第二導電層，其形成於該第一導電層上且含有銀(Ag)；及一第三導電層，其形成於該第二導電層上，其中該第一導電層及該第三導電層包括一氮化的導電氧化物。
  2. 如請求項1之用於一顯示裝置之信號線，其中該第一導電層及該第三導電層係在低於150℃之一溫度下沉積而成。
  3. 如請求項2之用於一顯示裝置之信號線，該第一導電層及該第三導電層係在室溫下沉積而成。
  4. 如請求項1之用於一顯示裝置之信號線，其中該第一導電層及該第三導電層包括氮化的氧化銦錫(ITON)或氮化的氧化銦鋅(IZON)中之一者。
  5. 如請求項1之用於一顯示裝置之信號線，其中該第一導電層及該第三導電層沉積成具有一非晶狀態。
  6. 如請求項5之用於一顯示裝置之信號線，其中該第一導電層及該第三導電層係於沉積該第二導電層後晶體化。
  7. 一種薄膜電晶體陣列面板，其包括：一絕緣基板；一形成於該絕緣基板上之閘極線；一形成於該閘極線上之閘極絕緣層； 形成於該閘極絕緣層上的一汲電極及一具有一源電極之資料線，該汲電極面向該源電極且其間具有一間隙；及一連接至該汲電極之像素電極，其中該閘極線、該資料線、及該汲電極中之至少一者包括一第一導電層、形成於該第一導電層上且含有銀(Ag)之一第二導電層、及形成於該第二導電層上之一第三導電層；其中該第一導電層及該第三導電層包括一氮化的導電氧化物。
  8. 如請求項7之薄膜電晶體陣列面板，其中該第一導電層及該第三導電層係在低於150℃之一溫度下沉積而成。
  9. 如請求項8之薄膜電晶體陣列面板，該第一導電層及該第三導電層係在室溫下沉積而成。
  10. 如請求項9之薄膜電晶體陣列面板，其中該第一導電層及該第三導電層包括氮化的氧化銦錫(ITON)或氮化的氧化銦鋅(IZON)中之一者。
  11. 如請求項7之薄膜電晶體陣列面板，其中該第一導電層及該第三導電層沉積成具有一非晶狀態。
  12. 如請求項7之薄膜電晶體陣列面板，其中該第二導電層厚於該第一導電層及該第三導電層。
  13. 如請求項7之薄膜電晶體陣列面板，其中該第一導電層及該第三導電層具有一約30至約300 Å之厚度。
  14. 如請求項7之薄膜電晶體陣列面板，其中該第二導電層具有一約1,000至約3,000 Å之厚度。
  15. 一種製造一薄膜電晶體陣列面板之方法，其包括：於一絕緣基板上形成一具有一閘電極之閘極線；於該閘極線上依序沉積一閘極絕緣層及一半導體層；於該閘極絕緣層及該半導體層上形成一汲電極及一具有一源電極之資料線，該汲電極面對該源電極且於該汲電極與該源電極之間具有一間隙；及形成一連接至該汲電極之像素電極，其中該形成一閘極線與該形成一資料線及汲電極中的至少一個步驟包括在低於150℃之一溫度下沉積一第一氧化物導電層、在該第一導電氧化物層上沉積具有一含銀(Ag)之導體之一導電層及在低於150℃之一溫度下在具有該含銀之導體之該導電層上沉積一第二導電氧化物層，其中該第一導電氧化物層及該第二導電氧化物層係以氮化的導電氧化物製成。
  16. 如請求項15之方法，其中該第一導電氧化物層及該第二導電氧化物層係由氮化的氧化銦鋅(IZON)或氮化的氧化銦錫(ITON)製成。
  17. 如請求項15之方法，其中該第一導電氧化物層及該第二導電氧化物層係於室溫下沉積而成。
  18. 如請求項15之方法，其中沉積該第一導電氧化物層及該第二導電氧化物層之該步驟包括將一用於該第一導電氧化物層及該第二導電氧化物層之導電氧化物材料暴露至氫氣(H2 )及水蒸氣(H2 O)中的至少一者。
  19. 如請求項15之方法，其中沉積該第一導電氧化物層及該第二導電氧化物層之該步驟包括將一用於該第一導電氧化物層及該第二導電氧化物層之導電氧化物材料暴露至一含氮之氣體。
  20. 如請求項15之方法，其中該第一導電氧化物層及該第二導電氧化物層沉積成具有一約30至約300 Å之厚度。
  21. 如請求項15之方法，其中由一含銀(Ag)導體形成之該導電層沉積成具有一約1,000至約3,000 Å之厚度。
  22. 如請求項15之方法，其中該形成一閘極線及該形成一資料線及汲電極中的至少一個步驟包括一如下子步驟：使用一蝕刻劑同時蝕刻該第一導電氧化物層、含銀(Ag)之該導電層及該第二導電氧化物層。
TW094135410A 2004-12-07 2005-10-11 薄膜電晶體陣列面板及其製造方法 TWI394279B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040102374A KR101282397B1 (ko) 2004-12-07 2004-12-07 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW200629562A TW200629562A (en) 2006-08-16
TWI394279B true TWI394279B (zh) 2013-04-21

Family

ID=36573176

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094135410A TWI394279B (zh) 2004-12-07 2005-10-11 薄膜電晶體陣列面板及其製造方法

Country Status (5)

Country Link
US (2) US7821009B2 (zh)
JP (1) JP4977352B2 (zh)
KR (1) KR101282397B1 (zh)
CN (1) CN1808710B (zh)
TW (1) TWI394279B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101152127B1 (ko) * 2005-05-27 2012-06-15 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
CN100399559C (zh) * 2006-02-16 2008-07-02 上海交通大学 微电极防短路隔离胶结构
EP2051287A4 (en) * 2006-08-10 2014-05-21 Ulvac Inc METHOD FOR FORMING A CONDUCTIVE FILM, THIN FILM TRANSISTOR, PANEL WITH THIN FILM TRANSISTOR AND METHOD FOR PRODUCING A THIN FILM TRANSISTOR
KR101293573B1 (ko) * 2006-10-02 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2008192477A (ja) * 2007-02-06 2008-08-21 Seiko Epson Corp 有機ｅｌ装置、有機ｅｌ装置の製造方法、及び電子機器
JP4845126B2 (ja) * 2007-02-16 2011-12-28 ラピスセミコンダクタ株式会社 強誘電体メモリセルおよび強誘電体メモリセルの製造方法
KR100882907B1 (ko) 2007-06-21 2009-02-10 삼성모바일디스플레이주식회사 유기전계발광표시장치
KR100867926B1 (ko) 2007-06-21 2008-11-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조 방법
JP4540697B2 (ja) * 2007-08-31 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置
EP2235750A1 (en) * 2007-11-27 2010-10-06 Nxp B.V. Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure
JP4156021B1 (ja) * 2008-01-29 2008-09-24 Ｆｃｍ株式会社 電極基板
KR100927585B1 (ko) * 2008-03-05 2009-11-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR101065317B1 (ko) * 2009-11-13 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US8709265B2 (en) * 2009-11-26 2014-04-29 Sharp Kabushiki Kaisha Method for manufacturing touch panel and method for manufacturing display device provided with touch panel
KR101950364B1 (ko) 2010-02-26 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101692409B1 (ko) * 2010-03-29 2017-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20120015674A (ko) * 2010-08-12 2012-02-22 삼성모바일디스플레이주식회사 박막 트랜지스터 기판과 이의 제조 방법
JP5752504B2 (ja) * 2011-06-30 2015-07-22 株式会社トクヤマ 配線基板のめっき方法、めっき配線基板の製造方法、及び銀エッチング液
JP5827088B2 (ja) * 2011-09-27 2015-12-02 セイコーインスツル株式会社 電子部品の端子接続構造、パッケージ、圧電振動子、発振器、電子機器および電波時計
KR102000642B1 (ko) * 2012-12-12 2019-07-17 엘지디스플레이 주식회사 고 휘도 유기발광 다이오드 표시장치
KR102192592B1 (ko) 2013-07-22 2020-12-18 삼성디스플레이 주식회사 유기 발광 표시 장치
CN103454798B (zh) * 2013-08-30 2017-01-25 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN103996657B (zh) * 2014-05-13 2016-06-22 深圳市华星光电技术有限公司 一种薄膜晶体管基板及其制作方法和液晶显示器
CN104217994B (zh) * 2014-08-29 2017-10-03 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
KR102540372B1 (ko) * 2015-05-28 2023-06-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102545253B1 (ko) * 2015-05-28 2023-06-19 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102515033B1 (ko) * 2015-05-29 2023-03-28 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105161523B (zh) 2015-08-13 2018-09-25 京东方科技集团股份有限公司 一种电极、薄膜晶体管、阵列基板及显示设备
US10361385B2 (en) 2016-02-12 2019-07-23 Samsung Display Co., Ltd. Display device
KR102505879B1 (ko) 2016-03-24 2023-03-06 삼성디스플레이 주식회사 디스플레이 장치
CN106941111A (zh) * 2017-03-14 2017-07-11 合肥鑫晟光电科技有限公司 阵列基板、阵列基板的制造方法以及显示装置
KR102441681B1 (ko) * 2017-12-05 2022-09-07 엘지디스플레이 주식회사 조명 장치용 oled 패널 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010030717A1 (en) * 2000-01-07 2001-10-18 Hitachi, Ltd. Liquid crystal display device

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685086B2 (ja) * 1991-12-09 1997-12-03 沖電気工業株式会社 アクティブマトリックス液晶ディスプレイの下基板の製造方法
JPH06139844A (ja) * 1992-10-23 1994-05-20 Sharp Corp Ｉｔｏ導電膜およびその製造方法
JP3225772B2 (ja) * 1995-01-30 2001-11-05 株式会社日立製作所 液晶表示装置の製造方法
JPH08248442A (ja) 1995-03-13 1996-09-27 Toshiba Corp 液晶表示装置
JPH0959787A (ja) * 1995-08-21 1997-03-04 Toppan Printing Co Ltd 多層導電膜のエッチング方法
JP2871592B2 (ja) * 1996-05-14 1999-03-17 凸版印刷株式会社 表示装置用電極基板
JP3711650B2 (ja) * 1996-09-12 2005-11-02 旭硝子株式会社 透明導電膜のパターニング方法と透明電極付き基体
JP2000008184A (ja) * 1998-06-24 2000-01-11 Toppan Printing Co Ltd 多層導電膜のエッチング方法
JP2001077366A (ja) * 1999-08-20 2001-03-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法
JP3701832B2 (ja) * 2000-02-04 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法
JP2001312222A (ja) * 2000-02-25 2001-11-09 Sharp Corp アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
JP2001339072A (ja) * 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
JP2002038262A (ja) * 2000-07-24 2002-02-06 Toshiba Corp 透明導電性膜の形成方法、アレイ基板および液晶表示装置
KR100778835B1 (ko) * 2000-12-28 2007-11-22 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
JP4127462B2 (ja) * 2001-02-08 2008-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002250936A (ja) 2001-02-27 2002-09-06 Hitachi Ltd 液晶表示装置
KR100750922B1 (ko) 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
JP4620298B2 (ja) 2001-07-23 2011-01-26 パイオニア株式会社 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板
KR100777706B1 (ko) 2001-09-17 2007-11-21 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI242053B (en) * 2002-03-01 2005-10-21 Ind Tech Res Inst Low temperature method for producing ultra-planar indium tin oxide (ITO)
KR100859512B1 (ko) 2002-04-25 2008-09-22 삼성전자주식회사 배선 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터어레이 기판 및 그의 제조 방법
CN1662946A (zh) * 2002-04-26 2005-08-31 东芝松下显示技术有限公司 El显示设备的驱动方法
JP2003323131A (ja) 2002-05-08 2003-11-14 Sharp Corp 表示用電極基板および表示装置
KR100859524B1 (ko) * 2002-07-11 2008-09-22 삼성전자주식회사 박막 트랜지스터 기판
JP3896933B2 (ja) 2002-09-18 2007-03-22 セイコーエプソン株式会社 電気光学装置および電子機器
JP2004145095A (ja) 2002-10-25 2004-05-20 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
KR100935670B1 (ko) * 2003-04-04 2010-01-07 삼성전자주식회사 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
KR100808790B1 (ko) * 2003-05-23 2008-03-03 주식회사 엘지화학 질소 플라즈마 처리된 ｉｔｏ 필름 및 이를 양극으로사용한 유기 발광 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010030717A1 (en) * 2000-01-07 2001-10-18 Hitachi, Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
CN1808710B (zh) 2011-06-01
US20100144076A1 (en) 2010-06-10
KR20060063254A (ko) 2006-06-12
US20060118788A1 (en) 2006-06-08
JP2006163367A (ja) 2006-06-22
TW200629562A (en) 2006-08-16
CN1808710A (zh) 2006-07-26
US8507303B2 (en) 2013-08-13
JP4977352B2 (ja) 2012-07-18
KR101282397B1 (ko) 2013-07-04
US7821009B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
TWI394279B (zh) 薄膜電晶體陣列面板及其製造方法
TWI385803B (zh) 薄膜電晶體陣列面板及其製造方法
JP5240964B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US7586197B2 (en) Wire structure, method of forming wire, thin film transistor substrate, and method of manufacturing thin film transistor substrate
TWI383447B (zh) 用於導電材料之蝕刻劑以及使用該蝕刻劑製造薄膜電晶體陣列面板之方法
TWI396885B (zh) 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法
JP5230909B2 (ja) 薄膜トランジスタ表示板の製造方法
TWI404213B (zh) 薄膜電晶體陣列面板及其製造方法
US7276732B2 (en) Thin film transistor array panel
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
JP2006165520A (ja) 薄膜トランジスタ表示板及びその製造方法
US20120015487A1 (en) Thin film transistor array panel and method for manufacturing the same including forming a temperature dependent gate insulating layer
JP2005173606A (ja) 薄膜トランジスタ表示板とその製造方法
KR20030064006A (ko) 다결정 규소 박막 트랜지스터 기판의 제조 방법
KR20060070334A (ko) 박막 트랜지스터 표시판의 제조 방법