KR100924192B1 - 반도체 소자용 전도성 박막, 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자용 전도성 박막, 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100924192B1
KR100924192B1 KR1020037002046A KR20037002046A KR100924192B1 KR 100924192 B1 KR100924192 B1 KR 100924192B1 KR 1020037002046 A KR1020037002046 A KR 1020037002046A KR 20037002046 A KR20037002046 A KR 20037002046A KR 100924192 B1 KR100924192 B1 KR 100924192B1
Authority
KR
South Korea
Prior art keywords
thin film
conductive thin
semiconductor device
atoms
compound
Prior art date
Application number
KR1020037002046A
Other languages
English (en)
Other versions
KR20030029131A (ko
Inventor
이노우에카즈요시
마쯔자키시게오
Original Assignee
이데미쓰 고산 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데미쓰 고산 가부시키가이샤 filed Critical 이데미쓰 고산 가부시키가이샤
Publication of KR20030029131A publication Critical patent/KR20030029131A/ko
Application granted granted Critical
Publication of KR100924192B1 publication Critical patent/KR100924192B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따라, 기판(2) 상에 Mo 원자 및 Ag 원자를 포함하는 전도성 박막으로 이루어지는 게이트 전극(4), 게이트 절연막(6), α-Si:H(i)막(8), 채널 보호층(10), α-Si:H(n)막(12), Mo 원자 및 Ag 원자를 포함하는 전도성 박막으로 이루어지는 소스/드레인 전극(14), 소스/드레인 절연막(16) 및 구동 전극(18)을 적층한 반도체 소자(1)가 제공된다. Mo 원자 및 Ag 원자를 포함하는 전도성 박막을 사용하여 게이트 전극(4) 및 소스/드레인 전극(14)을 형성함으로써 반도체 소자(1)가 제조된다. 이에 의해, 기재 및 절연층 등과의 밀착 강도가 강한 반도체 소자용 전도성 박막, 성능이 열화되지 않고 안정적으로 작동하는 반도체 소자 및 이들의 효율적인 제조 방법이 제공될 수 있다.

Description

반도체 소자용 전도성 박막, 반도체 소자 및 그 제조 방법{CONDUCTIVE THIN FILM FOR SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, AND METHODS FOR PRODUCING THEM}
본 발명은 반도체 트랜지스터 등의 반도체 소자용 전도성 박막, 반도체 소자 및 그 제조 방법에 관한 것이다.
TFT는 휴대용 PC 및 랩탑 PC, 텔레비전 등의 표시기의 주요 부품 등으로서 대단히 중요한 것이다.
TFT의 제조 방법은 제조사에 따라 다양한 방법이 있지만, TFT를 제조하는 공정이 복잡하고, 또한 각종 금속, 금속 산화물을 여러번 적층하기 때문에 공정의 간략화가 요구되고 있다.
종래의 TFT 어레이의 제조 공정에서는, 게이트 전극 및 소스/드레인 (source/drain) 전극의 재료로서 Cr 및 TaW 등의 금속이 사용되고 있었다.
그러나, Cr은 가공하기 쉬운 반면 부식되기 쉽다는 문제가 있고, TaW는 부식 등에는 강하지만 전기저항이 크다는 문제가 있었다.
그래서 가공하기 쉽고, 전기 저항이 낮은 금속인 알루미늄을 주체로 하는 배선을 사용하는 TFT 어레이가 제안되었다.
그러나, 알루미늄 전극과 실리콘층 및 구동 전극을 직접 접촉시키면, 알루미늄이 실리콘층으로 확산하여 소자 성능을 열화시키거나, 알루미늄이 산화되어 알루미나로 변환됨으로써 구동 전극과의 사이에서 전기 저항이 커져서 소자가 정상적으로 작동하지 않는다는 문제가 있었다.
그래서 알루미늄 전극을 Mo 및 Ti로 샌드위치하고, 구동 전극과의 접촉 저항을 낮추는 시도 등이 이루어지고 있다.
그러나, 알루미늄 전극을 샌드위치하기 위해서는, 최초에 Mo 및 Ti를 제막(製膜)하고 그 후 알루미늄을 주체로 하는 금속을 제막하고 다시 Mo 및 Ti를 제막해야만 하는 복잡한 공정이 요구된다는 결점이 있었다.
한편, 은 및 동 전극에 의해 상기 문제를 해결하려는 시도도 이루어졌지만, 은 및 동은 유리 및 절연막인 질화실리콘막, 실리콘 웨이퍼 등과의 밀착성이 낮아서 제조 공정 중에 벗겨져 버리는 등의 문제가 있었다.
본 발명은 기판 및 절연층 등과의 밀착 강도가 강한 반도체 소자용 전도성 박막, 성능이 열화되지 않고 안정적으로 작동하는 반도체 소자 및 그 효율적인 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은 예의 연구한 결과, 전도성 박막에 Ag 원자 및 Mo 원자를 포함시켜, 반도체 소자의 게이트 전극 및 소스/드레인 전극에 사용함으로써, 상기의 목적을 달성할 수 있다는 것을 발견했다.
발명의 요약
본 발명에 의하면, Ag 원자 및 Mo 원자를 포함하는 기판 및 절연층 등으로의 밀착 강도가 강하고, 특히 반도체 소자에 바람직하게 사용되는 전도성 박막이 제공된다.
또한, 게이트 전극 및 소스/드레인 전극 중 하나 이상이 상기의 전도성 박막으로 이루어지는 반도체 소자가 제공된다.
이러한 전도성 박막으로부터 게이트 전극, 소스/드레인 전극을 구성함으로써, 전극 배선이 실리콘층과 직접 접촉하더라도 금속 원자의 실리콘층으로의 확산이 방지될 수 있기 때문에 수득되는 반도체 소자의 성능을 열화시키지 않는다.
또한, 전극 배선상에 직접 구동 전극을 형성하더라도, 접촉 저항의 증가를 방지할 수 있기 때문에 안정적으로 작동하는 반도체 소자를 수득할 수 있다.
반도체 소자의 예로서는, 특히 TFT 등의 전계 효과형 트랜지스터를 포함하는 반도체 트랜지스터를 들 수 있다. 구체적 구조의 일례로서는 기판상에 게이트 전극, 반도체층, 소스/드레인 전극 및 구동 전극이 배치되는 것이다.
본 발명의 반도체 소자용 전도성 박막(전도성 박막)에 있어서, Mo 원자를 0.5 내지 70wt% 포함하는 것이 바람직하다.
또한, 본 발명의 전도성 박막은 보다 바람직하게는 Ag 원자를 30 내지 99.5wt%, Mo 원자를 0.5 내지 70wt% 포함한다. 더욱 바람직하게는, Ag 원자를 70 내지 99wt%, Mo 원자를 1 내지 30wt% 포함한다. 가장 바람직하게는, Ag 원자를 85 내지 98wt%, Mo 원자를 2 내지 15wt% 포함한다.
Ag 원자 및 Mo 원자를 상기 범위로 함으로써 전도성 박막의 기판 및 절연층과의 밀착성을 크게 증가시킬 수 있다. 이 때문에 전도성 박막은 반도체 소자에 바람직하게 적용할 수 있다.
또한, 본 발명의 전도성 박막을 반도체 소자에 사용하는 경우, 게이트 전극, 소스/드레인 전극 중 하나 이상의 전극이 상기의 비율로 Ag 원자 및 Mo 원자를 포함하는 전도성 박막으로 이루어지는 것이 바람직하다.
본 발명의 전도성 박막에 있어서, 고유 저항치가 5μΩ·cm 이하인 것이 바람직하다.
또한, 본 발명의 반도체 소자에 있어서, 게이트 전극, 소스/드레인 전극 중 하나 이상의 전극이 고유 저항치가 5μΩ·cm 이하의 Ag 원자 및 Mo 원자를 포함하는 전도성 박막으로 이루어지는 것이 바람직하다.
고유 저항치를 상기 범위로 함으로써 액정 등을 구동하는 신호의 지연을 보다 효과적으로 방지할 수 있다.
본 발명의 전도성 박막에 있어서, 상기 Mo 원자가, Mo/Al 화합물, Mo/Be 화합물, Mo/Ga 화합물, Mo/Ge 화합물, Mo/Ir 화합물, Mo/Pt 화합물, Mo/Re 화합물, Mo/Si 화합물, MoW 합금, MoTa 합금 또는 MoRh 합금에서 유래되는 Mo 원자인 것이 바람직하다.
Mo 원자가 상기와 같은 물질에서 유래됨으로써 Mo 원자의 분산성이 향상되어 전도성 박막의 안정성을 향상시킬 수 있다.
본 발명의 또 다른 양태는 스퍼터링법에 의해 상기의 전도성 박막을 성막(成膜)하는 전도성 박막의 제조 방법이다. 이 방법에 있어서, Ag 원자 및 Mo 원자를 포함하는 스퍼터링 타겟을 사용하는 것이 바람직하다. 본 발명의 또 다른 별도의 양태는 이 전도성 박막의 제조 방법을 사용하여 성막된 전도성 박막으로부터 게이트 전극 및 소스/드레인 전극 중 하나 이상을 형성하는 반도체 소자의 제조 방법이다.
스퍼터링법으로 성막함으로써, Mo/Al/Mo 또는 Ti/Al/Ti 등의 적층 공정을 간략하게 할 수 있어서 효율적으로 반도체 소자를 제조할 수 있다.
또한, Mo/Al 화합물, Mo/Be 화합물, Mo/Ga 화합물, Mo/Ge 화합물, Mo/Ir 화합물, Mo/Pt 화합물, Mo/Re 화합물, Mo/Si 화합물, MoW 합금, MoTa 합금 또는 MoRh 합금 등의 Mo 화합물을 첨가한 Ag 주성분의 스퍼터링 타겟을 사용함으로써 Mo의 분산성이 개량되어 안정적으로 스퍼터링 성막을 할 수 있다.
이 방법에 의하면, 게이트 전극, 소스/드레인 전극의 기판(예컨대 유리 기판) 및 실리콘층(질화실리콘막, 반도체층 및 실리콘 웨이퍼 등)으로의 밀착성도 커지고, 제조 공정 중에도 박리되지 않기 때문에 반도체 소자를 안정적으로 제조할 수 있다.
또한, Al, Be, Ga, In, Ge, Ir, Pt, Re, Si, W, Ta, Rh의 산화물로부터 선택되는 1종 이상의 산화물, Ag 산화물 및 Mo 산화물로 이루어지는 혼합물을 환원, 압연 및 소결하여 수득되는 스퍼터링 타겟을 사용하는 것이 바람직하다.
이러한 스퍼터링 타겟을 사용함으로써 스퍼터링시에 안정적으로 성막할 수 있다.
도 1은 본 발명의 반도체 소자의 하나의 실시 양태를 나타내는 단면도이다.
이하, 본 발명의 전도성 박막, 반도체 소자 및 그 제조 방법에 관해서 설명한다.
1. 전도성 박막
(1) 종류
본 발명의 전도성 박막은 Ag 원자 및 Mo 원자를 포함한다. 예컨대, Ag 원자원으로서 단체(單體)의 Ag를 주성분으로 사용하고, 이것에 Mo 원자가 첨가되어 있다.
Mo 원자원으로서는 특별히 제한되지 않으며 그 자체로서 첨가할 수도 있고, 또한 합금 화합물, 금속 혼합물 또는 금속 화합물로서 첨가할 수도 있다.
이러한 예로서는 Mo/Al 화합물, Mo/Be 화합물, Mo/Ga 화합물, Mo/Ge 화합물, Mo/Ir 화합물, Mo/Pt 화합물, Mo/Re 화합물, Mo/Si 화합물, MoW 합금, MoTa 합금 및 MoRe 합금 등을 들 수 있다.
이 중, Mo/Al 화합물의 예로서는 MoAl12, MoAl5, Mo3Al8 및 Mo3Al 등을, Mo/Be 화합물의 예로서는 MoBe12, MoBe22, Mo3Be 및 MoBe2 등을, Mo/Ga 화합물의 예로서는 Mo3Ga 및 Mo6Ga31 등을, Mo/Ge 화합물의 예로서는 MoGe2, Mo 2Ge3, Mo3Ge 및 Mo3Ge2 등을, Mo/Ir 화합물의 예로서는 MoIr 및 MoIr3 등을, Mo/Pt 화합물의 예로서는 MoPt3 등을, Mo/Re 화합물의 예로서는 MoRe 등을, Mo/Si 화합물의 예로서는 MoSi2, Mo3Si 및 Mo5Si3 등을 각각 들 수 있다.
또한, Ag 원자에 대해 제 3 성분으로서 상기 Mo 원자와 동시에 다른 금속원자가 첨가될 수도 있다.
제 3 성분의 종류는 실리콘층으로 확산되지 않는 금속, 또는 확산되더라도 반도체 소자의 성능에 영향을 미치지 않는 금속이면 특별히 제한되지 않는다. 이러한 예로서는 Pd, W, Cu, Au 등을 들 수 있다.
또한 제 3 성분의 첨가량도, 전도성 박막의 전도성 및 반도체 소자의 성능에 영향을 미치지 않는 범위이면 특별히 제한되지 않는다.
(2) 비율
전도성 박막을 전극에 사용하는 경우에는 Mo 원자를 0.5 내지 70wt% 포함하는 것이 바람직하다. 그 이유는 Mo의 함유율이 0.5wt% 미만이 되면 Mo의 첨가 효과가 발휘되지 않는 경우가 있기 때문이며, 한편 70wt%를 초과하면 게이트 전극 및 소스/드레인 전극의 저항치가 커지는 경우 및 스퍼터링 중의 이상 방전이 늘어나는 경우가 있기 때문이다.
또한, 이러한 이유 때문에 전도성 박막 중에서의 Mo 원자의 함유율을 2 내지 15wt%로 하는 것이 가장 바람직하다.
(3) 고유 저항
전도성 박막의 고유 저항치는 5μΩ·cm 이하인 것이 바람직하다. 그 이유는 고유 저항치가 5μΩ·cm를 초과하면 액정 등을 구동하는 신호의 지연이 발생하는 경우가 있기 때문이다.
또한, 이러한 이유에서 전도성 박막의 고유 저항치를 3μΩ·cm 이하로 하는 것이 보다 바람직하다.
2. 전도성 박막의 제조 방법
본 발명의 전도성 박막은 스퍼터링법에 의해 성막된다.
이 경우, 스퍼터링 방법 및 스퍼터링 장치는 특별히 제한되지 않는다. 스퍼터링 방법의 예로서는 고주파 스퍼터링법, DC 스퍼터링법, RF 스퍼터링법, DC 마그네트론 스퍼터링법, RF 마그네트론 스퍼터링법, ECR 플라즈마 스퍼터링법, 이온 빔 스퍼터링법 등을 들 수 있다.
스퍼터링 타겟은 목적으로 하는 성능을 만족하는 전도성 박막을 형성시키는 것이면 특별한 제한은 없다. 스퍼터링 타겟으로서는, 예컨대 Ag 산화물 및 Mo 산화물로 이루어지는 혼합물을 환원하고 그 후 압연과 소결을 실시한 것, Al, Be, Ga, In, Ge, Ir, Pt, Re, Si, W, Ta, Rh의 산화물로부터 선택되는 1종 이상의 산화물, Ag 산화물 및 Mo 산화물로 이루어지는 혼합물을 환원하고 그 후 압연과 소결을 한 것, Ag 타겟의 일부를 절삭·제거한 것에 Mo 단독 또는 Mo 합금의 판을 삽입한 것, Mo 단독 또는 Mo 합금의 타겟의 일부를 절삭·제거한 것에 Ag 단독의 판을 삽입한 것 등이 바람직하게 사용된다. 이러한 스퍼터링 타겟을 사용함으로써 스퍼터 링시에 안정적으로 성막될 수 있다.
3. 반도체 소자
본 발명의 반도체 소자는 상기 전도성 박막으로 이루어지는 게이트 전극 및 소스/드레인 전극을 갖고 있다. 게이트 전극 및/또는 소스/드레인 전극 이외의 구성 부분(기판, 실리콘층, 구동 전극 등)은 특별히 한정되지 않고, 통상의 재료로 구성할 수 있다.
또한, 본 발명에 있어서, 게이트 전극, 소스/드레인 전극 중 하나 이상의 전극을 전도성 박막으로부터 구성할 수도 있다. 이 경우, 전도성 박막으로부터 구성되지 않는 전극의 재료로서는 통상의 것을 사용할 수 있다. 또한, 반도체 소자의 구성에서 배선이 필요한 경우 전도성 박막을 배선으로서 사용할 수도 있다.
4. 반도체 소자의 제조 방법
본 발명의 반도체 소자의 제조 방법에서는, 상기 전도성 박막의 제조 방법을 사용하여 성막된 전도성 박막으로부터 게이트 전극, 소스/드레인 전극 중 하나 이상을 형성한다.
이 경우, 스퍼터링으로 성막한 전도성 박막을 소정의 전극 형상으로 패턴화하는 수단은 특별히 제한되지 않고, 포토에칭법 등을 사용하여 실시할 수 있다.
또한, 본 발명의 반도체 소자에 있어서, 상기 전극 이외의 구성 부분의 제조 방법은 특별히 제한되지 않고, 통상의 재료를 사용한 통상의 방법으로 제조할 수 있다.
이하, 실시예에 근거하여 본 발명을 더욱 자세히 설명하지만, 본 발명은 이 실시예로 한정되지 않는다.
실시예 1
1.4인치φ의 Ag 타겟에 10mmψ의 구멍을 뚫고, 거기에 10mmφ의 Mo 타겟을 삽입한 것을 스퍼터링 타겟으로 하고, DC 마그네트론 스퍼터법에 의해 실리콘 웨이퍼상에 기판 온도 300℃에서 막 두께 2,000Å의 박막을 성막하였다. 이 박막의 Mo 함유량은 5.1wt%이고, 비저항치는 2.4μΩ·cm이었다. 또한, 상기 박막의 스크래치 시험에 의한 밀착 강도는 5.57N이었다. 또한, 스크래치 시험은 이하와 같다.
(1) 측정 원리
코팅 기판을 다이아몬드 콘으로 일정 속도로 하중을 증가시키면서 일정 속도로 스크래치하고, 박막 내부 또는 박막 표면에서 일어나는 파괴를 AE 센서로 검지한다. AE 신호가 급격히 증가하는 하중을 임계 하중으로 하여 밀착 강도의 정량치로 한다.
또한, 스크래치 후의 표면 관찰에 의해 일정 모드의 파괴(계면 박리, 막 모재 파괴 등) 하중을 산출한다.
또한, 본 실시예에서는, 스크래치 후의 표면 관찰의 결과, 임계 하중치 이하에서 베이스 층이 노출되었기 때문에 후자의 방법에 의한 밀착 강도의 산출을 실시하였다.
(2) 장치 및 측정 조건
스크래치 시험기; CSEM사 제품, Micro-Scratch-Tester
스크래치 거리; 10.0mm
스크래치 하중; 0 내지 10.0N
하중율; 10.0N/min
스크래치 속도; 10.0mm/min
다이아몬드 콘 형상; 첨단 R:200μm(120°)
(3) 밀착 강도의 산출
각 스크래치 시험의 시료를 광학 현미경에 의해 관찰하고, 베이스 층의 실리콘 웨이퍼가 노출된 점을 피막의 박리점으로 하여 스크래치 개시점으로부터의 거리를 측정함으로써 박리 하중을 산출하였다. 결과를 표 1에 나타내었다.
실시예 2 내지 실시예 4
스퍼터링 타겟 중의 Mo 및 제 3 금속을 표 1에 명시된 함량으로 사용한 것을 제외하고는, 실시예 1과 동일하게 하여 박막을 성막하여 평가하였다. 결과를 표 1에 나타내었다.
비교예 1
Mo 타겟을 사용하지 않고 Ag 타겟만을 사용한 것을 제외하고는 실시예 1과 동일하게 하여 박막을 성막하여 평가하였다. 결과를 표 1에 나타내었다.
Mo 함량 (wt%) 제 3 금속함량 (wt%) 비저항 (μΩ·cm) 밀착강도 (N)
실시예 1 5.1 - 2.4 5.57
실시예 2 2.1 0.5(Cu) 2.3 5.71
실시예 3 2.6 1.0(In) 2.7 5.84
실시예 4 2.5 0.6(Ga) 3.8 5.12
비교예 1 0 - 2.1 0.40

실시예 5
도 1을 사용하여 본 발명의 하나의 실시예를 설명한다.
도 1는 본 발명의 반도체 소자의 하나의 실시 양태를 나타내는 단면도이다.
투명성의 유리 기판(2) 상에 Mo를 5wt% 함유하는 금속 Ag(저항율: 2.4μΩ·cm)을 고주파 스퍼터링법에 의해 막 두께 2,500Å으로 적층시켰다. 이 층을 질산-아세트산-인산계 수용액을 에칭액으로서 사용한 포토에칭법에 의해 소정 형상의 게이트 전극(4)(게이트 전극 배선)으로 형성하였다.
다음으로, 제 1 질화실리콘(SiNx)막(실리콘층)으로 이루어지는 게이트 절연막(6)을 막 두께 3,000Å으로 적층시켰다.
계속해서, 방전 가스로서 SiH4-N2계의 혼합 가스를 사용하여 α-Si:H(i)막(실리콘층)(8)을 막 두께 3,500Å으로 적층시켰다.
또한, 이 위에 방전 가스로서 SiH4-NH3-N2계 가스를 사용하여 제 2 질화 실리콘(SiNx)막을 막 두께 3,500Å으로 적층시켰다. 이 제 2 SiNx막으로부터, CF4 가스를 사용한 건식 에칭에 의해 소정의 채널보호층(실리콘층)(10)을 형성하였다.
계속해서, α-Si:H(n)막(실리콘층)(12)을 SiH4-H2-RH3계의 혼합 가스를 사용하여 막 두께 3,000Å으로 적층시켰다.
또한, 게이트 절연막(6), α-Si:H(i)막(실리콘층)(8), 채널 보호층(실리콘층)(10) 및 α-Si:H(n) 막(실리콘층)(12)은 글로우 방전 CVD법으로 적층시켰다.
다음으로, 이 위에 MoPt3를 2wt% 함유하는 Ag(저항율: 3.6μΩ·cm)을 스퍼터링법에 의해 막 두께 0.3μm으로 적층시켰다. 이 층을 질산-아세트산-인산 수용액계 에칭액을 사용하여 포토에칭법으로 소정의 소스/드레인 전극(14)의 패턴으로 하였다.
또한, α-Si:H막을 CF4 가스를 사용한 건식 에칭 및 하이드라진(NH2NH2·H 2O) 수용액을 사용한 습식 에칭을 함께 사용함으로써 α-Si:H(i)막(8)의 패턴 및 α-Si:H(n)막(12)의 패턴을 소정의 패턴으로 하였다.
이 위에 글로우 방전 CVD법에 의해 제 3 질화 실리콘(SiNx)막인 소스/드레인 절연막(실리콘층)(16)을 막 두께 3,000Å으로 적층시켰다. 이 때, 방전 가스로서 제 3 SiNx막에는 SiH4-NH3-N2계 가스를 사용하였다.
또한, CF4 가스를 사용하는 건식 에칭법을 사용한 포토에칭법에 의해 게이트 전극(4)의 취출구, 소스 전극(14)의 취출구, 드레인 전극(14)과 화소 전극(구동 전극)(18)과의 전기적 접촉점으로서의 소정의 유통 구멍(through-hole)을 형성하였다.
그 후, 금속 Ag의 금속 전극 표면에 아르곤 플라즈마를 작용시켜 표면을 세 정하였다. 그리고, 산화인듐과 산화아연을 주성분으로 하는 비정질 투명 전도막을 스퍼터링법으로 적층시켰다. 타겟으로서, In과 Zn의 원자비[In/(I+Zn)]를 0.83으로 조정한 In2O3-ZnO 소결체를 평면 마그네트론형의 캐소드에 설치하여 사용하고, 방전 가스로서 순수한 아르곤 또는 1부피% 정도의 미량의 산소 가스를 혼입시킨 아르곤 가스를 사용하여 투명 전극막을 막 두께 1,200Å으로 적층시켰다.
상기 In2O3-ZnO막을 X-회절법으로 분석하면 피크는 관찰되지 않았으며 비정질이었다. 이 막을 옥살산 3.4wt%의 수용액을 사용하여 포토에칭법에 의해 소정의 화소 전극(18) 및 취출된 전극에 패턴화하고, 추가로 차광막 패턴을 형성하여 α-SiTFT 기판을 완성시켰다.
이 기판을 사용하여 TFT-LCD 방식 평면 디스플레이를 제조한 후 비디오 신호를 입력하고 표시 성능을 확인한 결과, 표시 성능은 양호하였다.
비교예 2
실시예 5에 있어서의 Ag/Mo 및 Ag/Mo/Pt 배선을, Nd를 2wt% 함유하는 금속 Al(저항율: 7μΩ·cm)을 사용한 것 이외에는 실시예 5와 동일하게 하였다. 이 경우의 표시 성능은 좌우, 상하에서의 발색 얼룩이 발생하여 정상으로 신호가 입력되어 있지 않다는 것을 확인할 수 있었다.
본 발명에 따라 기재 및 절연층 등과의 밀착 강도가 강한 반도체 소자용 전 도성 박막, 성능이 열화되지 않고 안정적으로 작동하는 반도체 소자 및 이것의 효율적인 제조 방법이 제공될 수 있다.

Claims (15)

  1. 삭제
  2. Ag 원자 및 Mo 원자를 포함하고, Mo 원자를 1 내지 30wt% 포함하는 반도체 소자용 전도성 박막.
  3. 제 2 항에 있어서,
    고유 저항치가 5μΩ·cm 이하인 반도체 소자용 전도성 박막.
  4. 삭제
  5. 제 2 항에 따른 반도체 소자용 전도성 박막의 제조 방법에 있어서,
    스퍼터링법에 의해 전도성 박막을 성막하는 반도체 소자용 전도성 박막의 제조 방법.
  6. 제 5 항에 있어서,
    Ag 산화물 및 Mo 산화물로 이루어지는 혼합물을 환원, 압연 및 소결하여 수득되는 스퍼터링 타겟을 사용하는 반도체 소자용 전도성 박막의 제조 방법.
  7. 제 5 항에 있어서,
    Al, Be, In, Ga, Ge, Ir, Pt, Re, Si, W, Ta, Rh의 산화물로부터 선택되는 1종 이상의 산화물, Ag 산화물 및 Mo 산화물로 이루어지는 혼합물을 환원, 압연 및 소결하여 수득되는 스퍼터링 타겟을 사용하는 반도체 소자용 전도성 박막의 제조 방법.
  8. 게이트 전극 및 소스/드레인 전극 중 하나 이상이 제 2 항에 따른 반도체 소자용 전도성 박막으로 이루어지는 반도체 소자.
  9. 제 8 항에 따른 반도체 소자의 제조방법에 있어서,
    제 5 항에 따른 반도체 소자용 전도성 박막의 제조 방법을 이용하여 성막된 전도성 박막으로부터, 게이트 전극 및 소스/드레인 전극 중 하나 이상을 형성하는 반도체 소자의 제조 방법.
  10. 삭제
  11. 삭제
  12. 제 2 항에 있어서,
    상기 Mo 원자가, Mo/Al 화합물, Mo/Be 화합물, Mo/Ga 화합물, Mo/Ge 화합물, Mo/Ir 화합물, Mo/Pt 화합물, Mo/Re 화합물, Mo/Si 화합물, MoW 합금, MoTa 합금 또는 MoRh 합금에서 유래되는 Mo 원자인 반도체 소자용 전도성 박막.
  13. 제 2 항에 있어서,
    상기 박막이, Ag 원자 및 Mo 원자를 포함하는 박막,
    Ag 원자, Mo 원자 및 Cu 원자를 포함하는 박막,
    Ag 원자, Mo 원자 및 In 원자를 포함하는 박막, 또는
    Ag 원자, Mo 원자 및 Ga 원자를 포함하는 박막인 반도체 소자용 전도성 박막.
  14. 제 2 항에 있어서,
    고유 저항치가 3μΩ·cm 이하인 반도체 소자용 전도성 박막.
  15. 제 2 항에 있어서,
    Mo 원자를 2 내지 15wt% 포함하는 반도체 소자용 전도성 박막.
KR1020037002046A 2001-06-14 2002-05-10 반도체 소자용 전도성 박막, 반도체 소자 및 그 제조 방법 KR100924192B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00179567 2001-06-14
JP2001179567A JP2002373867A (ja) 2001-06-14 2001-06-14 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法
PCT/JP2002/004556 WO2002103768A1 (en) 2001-06-14 2002-05-10 Conductive thin film for semiconductor device, semiconductor device, and methods for producing them

Publications (2)

Publication Number Publication Date
KR20030029131A KR20030029131A (ko) 2003-04-11
KR100924192B1 true KR100924192B1 (ko) 2009-10-29

Family

ID=19020115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037002046A KR100924192B1 (ko) 2001-06-14 2002-05-10 반도체 소자용 전도성 박막, 반도체 소자 및 그 제조 방법

Country Status (7)

Country Link
US (1) US6900461B2 (ko)
EP (1) EP1396881A4 (ko)
JP (1) JP2002373867A (ko)
KR (1) KR100924192B1 (ko)
CN (1) CN1258209C (ko)
TW (1) TW569420B (ko)
WO (1) WO2002103768A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221039B2 (en) * 2004-06-24 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
KR101358954B1 (ko) * 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
CN101765917B (zh) * 2007-08-07 2012-07-18 株式会社半导体能源研究所 显示器件及具有该显示器件的电子设备及其制造方法
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
JP5264233B2 (ja) * 2008-03-24 2013-08-14 三菱電機株式会社 有機電界発光型表示装置
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI633371B (zh) 2008-12-03 2018-08-21 半導體能源研究所股份有限公司 液晶顯示裝置
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102195170B1 (ko) 2009-03-12 2020-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI485781B (zh) * 2009-03-13 2015-05-21 Semiconductor Energy Lab 半導體裝置及該半導體裝置的製造方法
US9694562B2 (en) * 2010-03-12 2017-07-04 Xtalic Corporation Coated articles and methods
US20110220511A1 (en) * 2010-03-12 2011-09-15 Xtalic Corporation Electrodeposition baths and systems
US20120031492A1 (en) * 2010-08-04 2012-02-09 Miasole Gallium-Containing Transition Metal Thin Film for CIGS Nucleation
TWI661553B (zh) 2012-11-16 2019-06-01 日商半導體能源研究所股份有限公司 半導體裝置
JP2014110300A (ja) * 2012-11-30 2014-06-12 Nichia Chem Ind Ltd 半導体発光素子の製造方法
KR101506085B1 (ko) 2013-09-10 2015-04-07 공주대학교 산학협력단 나노 합금 박막 및 이의 제조방법
CN107077906B (zh) * 2014-05-23 2020-08-07 密歇根大学董事会 用于光电子学和光子学应用的超薄的掺杂的贵金属膜

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980036499A (ko) * 1996-11-18 1998-08-05 김광호 이중 게이트를 갖는 tft 기판
JP2791329B2 (ja) * 1989-12-13 1998-08-27 インターナショナル・ビジネス・マシーンズ・コーポレーション レーザを用いた付着方法
JPH10242082A (ja) * 1997-02-24 1998-09-11 Internatl Business Mach Corp <Ibm> スルーマスク電気めっきおよび選択的基材除去の方法および材料
KR19990064231A (ko) * 1995-10-12 1999-07-26 니시무로 타이죠 배선막, 배선막 형성용 스퍼터 타겟 및 이를 이용한 전자부품

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US447138A (en) * 1891-02-24 Artificial fuel
JPS5460210A (en) * 1977-10-21 1979-05-15 Sumitomo Electric Ind Ltd Light weight hard alloy for hot rolling
JPS6066425A (ja) * 1983-09-22 1985-04-16 Nippon Telegr & Teleph Corp <Ntt> Ｌｓｉ電極用の高純度モリブデンタ−ゲツトならびに高純度モリブデンシリサイドタ−ゲツトおよびその製造方法
JPS62274748A (ja) * 1986-05-23 1987-11-28 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH0340471A (ja) * 1989-07-07 1991-02-21 Fuji Electric Co Ltd 薄膜太陽電池
JPH04223342A (ja) 1990-12-26 1992-08-13 Mitsubishi Electric Corp 半導体装置のゲート電極とその製造方法
JPH06204511A (ja) * 1993-01-07 1994-07-22 Dai Ichi Kogyo Seiyaku Co Ltd 半導体基板用電極ペースト
JPH09153458A (ja) * 1995-09-26 1997-06-10 Fujitsu Ltd 薄膜半導体装置およびその製造方法
JP2000144396A (ja) * 1998-11-19 2000-05-26 Hitachi Metals Ltd ターゲット材の製造方法
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP2001230418A (ja) * 2000-02-17 2001-08-24 Kobelco Kaken:Kk ポリシリコンｔｆｔ液晶ディスプレイのゲート電極及びポリシリコンｔｆｔ液晶ディスプレイのゲート電極形成用スパッタリングターゲット
JP2001257178A (ja) * 2000-03-09 2001-09-21 Toshiba Corp 配線加工方法
TW447138B (en) 2000-04-28 2001-07-21 Unipac Optoelectronics Corp Manufacturing method of thin-film transistor
JP2002083987A (ja) * 2000-09-06 2002-03-22 Seiko Epson Corp 半導体、半導体の製造方法および太陽電池
JP4571741B2 (ja) * 2000-10-31 2010-10-27 株式会社フルヤ金属 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2791329B2 (ja) * 1989-12-13 1998-08-27 インターナショナル・ビジネス・マシーンズ・コーポレーション レーザを用いた付着方法
KR19990064231A (ko) * 1995-10-12 1999-07-26 니시무로 타이죠 배선막, 배선막 형성용 스퍼터 타겟 및 이를 이용한 전자부품
KR19980036499A (ko) * 1996-11-18 1998-08-05 김광호 이중 게이트를 갖는 tft 기판
JPH10242082A (ja) * 1997-02-24 1998-09-11 Internatl Business Mach Corp <Ibm> スルーマスク電気めっきおよび選択的基材除去の方法および材料

Also Published As

Publication number Publication date
CN1463466A (zh) 2003-12-24
JP2002373867A (ja) 2002-12-26
US20040031963A1 (en) 2004-02-19
CN1258209C (zh) 2006-05-31
US6900461B2 (en) 2005-05-31
WO2002103768A1 (en) 2002-12-27
KR20030029131A (ko) 2003-04-11
EP1396881A1 (en) 2004-03-10
EP1396881A4 (en) 2009-04-22
TW569420B (en) 2004-01-01

Similar Documents

Publication Publication Date Title
KR100924192B1 (ko) 반도체 소자용 전도성 박막, 반도체 소자 및 그 제조 방법
EP0457328B1 (en) Active matrix structure for liquid crystal display elements
US7553754B2 (en) Electronic device, method of manufacture of the same, and sputtering target
US20070228575A1 (en) Wiring material and wiring board using the same
US20120206685A1 (en) Semiconductor device, liquid crystal display device having semiconductor device, and method for producing semiconductor device
JP2010065317A (ja) 表示装置およびこれに用いるＣｕ合金膜
WO2007063991A1 (ja) 薄膜トランジスタ基板および表示デバイス
JP2003017706A (ja) Ｔｆｔ基板、それを用いた液晶表示装置及びその製造方法
JP2001174848A (ja) 半導体装置、液晶表示装置および半導体装置の製造方法
KR20020011034A (ko) 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법
JP2003342653A (ja) 配線材料及びそれを用いた配線基板
JPH11264995A (ja) 液晶表示装置の製造方法
JP4738705B2 (ja) 配線材料及びそれを用いた配線基板
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Ｃｕ 합금막
JP2010258347A (ja) 表示装置およびこれに用いるＣｕ合金膜
Shin et al. Metal lines and ITO PVD
JP2856376B2 (ja) アクティブマトリクス基板
JP4224661B2 (ja) 銅配線基板及びその製造方法並びに液晶表示装置
KR100663291B1 (ko) 박막 트랜지스터 액정표시장치 제조 방법
KR101182013B1 (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판을 구비한 표시 디바이스
JP2009200162A (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2006339666A (ja) アルミニウム合金膜形成用スパッタリングターゲット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee