JP2001174848A - 半導体装置、液晶表示装置および半導体装置の製造方法 - Google Patents

半導体装置、液晶表示装置および半導体装置の製造方法

Info

Publication number
JP2001174848A
JP2001174848A JP35859199A JP35859199A JP2001174848A JP 2001174848 A JP2001174848 A JP 2001174848A JP 35859199 A JP35859199 A JP 35859199A JP 35859199 A JP35859199 A JP 35859199A JP 2001174848 A JP2001174848 A JP 2001174848A
Authority
JP
Japan
Prior art keywords
film
layer
conductive layer
aluminum
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35859199A
Other languages
English (en)
Other versions
JP4190118B2 (ja
Inventor
Takeshi Kubota
健 久保田
Toru Takeguchi
徹 竹口
Nobuhiro Nakamura
伸宏 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Display Inc
Mitsubishi Electric Corp
Original Assignee
Advanced Display Inc
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Display Inc, Mitsubishi Electric Corp filed Critical Advanced Display Inc
Priority to JP35859199A priority Critical patent/JP4190118B2/ja
Priority to US09/592,277 priority patent/US6534349B1/en
Priority to KR10-2000-0032316A priority patent/KR100370935B1/ko
Priority to TW089111832A priority patent/TWI287651B/zh
Publication of JP2001174848A publication Critical patent/JP2001174848A/ja
Priority to US10/342,312 priority patent/US6794759B2/en
Priority to US10/940,822 priority patent/US7012338B2/en
Application granted granted Critical
Publication of JP4190118B2 publication Critical patent/JP4190118B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

(57)【要約】 【課題】 コンタクト抵抗の低減が図られ、耐薬液性が
得られる配線を備えた半導体装置または液晶表示装置を
提供する。 【解決手段】 ガラス基板2上にアルミニウム合金膜4
aおよび窒素を含むアルミニウム膜5aが積層された端
子側配線45aが形成されている。この端子側配線45
aの表面を露出するコンタクトホール11bのコンタク
ト部12aにおける窒素を含むアルミニウム膜5aの膜
厚は、窒素を含むアルミニウム膜の比抵抗に基づいて所
定の膜厚d1に設定されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置、液晶
表示装置および半導体装置の製造方法に関し、特に、配
線または電極等のコンタクト部におけるコンタクト抵抗
の低減が図られる半導体装置および液晶表示装置と、そ
のような半導体装置の製造方法とに関するものである。
【0002】
【従来の技術】薄膜トランジスタ型液晶表示装置(以下
「TFT−LCD」と記す)においては、大型化あるい
は高精細化が進められている。これに伴い、ゲート配線
等の配線における信号遅延を防止するために、配線材料
としてアルミニウムを主成分とする比較的抵抗の低い合
金が適用されている。
【0003】そこで、まず従来のTFT−LCDの製造
方法の一例について図を用いて説明する。図20を参照
して、ガラス基板102の表面に、スパッタ法により膜
厚約200nmのアルミニウム合金膜(図示せず)を形
成する。そのアルミニウム合金膜上に所定のフォトレジ
ストパターン(図示せず)を形成する。
【0004】そのフォトレジストパターンをマスクとし
て、リン酸、酢酸および硝酸を主成分とするエッチング
液を用いてアルミニウム合金膜にエッチングを施すこと
により、画像表示部Aにゲート配線を含むゲート電極1
04bと補助容量配線104cとを形成し、端子部Bに
端子側配線104aを形成する。
【0005】次に図21を参照して、端子側配線104
a、ゲート電極104bおよび補助容量配線104cを
覆うように、CVD法等によりガラス基板102上に膜
厚約400nmのシリコン窒化膜106を形成する。続
いてそのシリコン窒化膜106上に、膜厚約200nm
のアモルファスシリコン膜を形成する。さらに、膜厚約
50nmのn+型アモルファスシリコン膜を形成する。
【0006】そのn+型アモルファスシリコン膜上に所
定のフォトレジストパターン(図示せず)を形成する。
そのフォトレジストパターンをマスクとして、n+型ア
モルファスシリコン膜およびアモルファスシリコン膜に
異方性エッチングを施すことにより、島状のアモルファ
スシリコン膜107およびn+型アモルファスシリコン
膜108を形成する。
【0007】次に図22を参照して、島状のアモルファ
スシリコン膜107およびn+型アモルファスシリコン
膜108を覆うように、スパッタ法等よりシリコン窒化
膜106上に膜厚約400nmのクロム膜(図示せず)
を形成する。そのクロム膜上に所定のフォトレジストパ
ターン(図示せず)を形成する。
【0008】そのフォトレジストパターンをマスクとし
てクロム膜にエッチングを施すことにより、ドレイン電
極109a、ソース電極109bをそれぞれ形成する。
その後、チャネル領域となるアモルファスシリコン膜1
07上に位置するn+型アモルファスシリコン膜108
を除去する。これにより、ゲート電極104b、ドレイ
ン電極109aおよびソース電極109bを含む薄膜ト
ランジスタ(TFT)Tが形成される。
【0009】次に図23を参照して、薄膜トランジスタ
Tを保護するため、薄膜トランジスタTを覆うように、
たとえばCVD法等によりシリコン窒化膜110を形成
する。そのシリコン窒化膜110上に所定のフォトレジ
ストパターン(図示せず)を形成する。
【0010】そのフォトレジストパターンをマスクとし
てシリコン窒化膜110およびシリコン窒化膜106に
異方性エッチングを施すことにより、ドレイン電極10
9aの表面を露出するコンタクトホール111aを形成
する。また、端子側配線104aの表面を露出するコン
タクトホール111bを形成する。
【0011】次に図24を参照して、コンタクトホール
111a、111bを埋めるように、シリコン窒化膜1
10上に、スパッタ法等により膜厚約100nmのIT
O(Indium Tin Oxide)膜などの酸化透明導電膜を形成
する。そのITO膜上に、所定のフォトレジストパター
ン(図示せず)を形成する。
【0012】そのフォトレジストパターンをマスクとし
て、塩酸および硝酸を含むエッチング液を用いてITO
膜にエッチングを施すことにより、画像表示部Aに画素
電極113aを形成する。また、端子部Bに端子電極1
13bを形成する。画素電極113aは、薄膜トランジ
スタTのドレイン電極109aと電気的に接続されてい
る。端子電極113bは、端子側配線104aと電気的
に接続されている。
【0013】この後、シール材(図示せず)を介してガ
ラス基板およびカラーフィルタ(図示せず)を配置す
る。薄膜トランジスタTが形成されたガラス基板102
とカラーフィルタが配設されたガラス基板との間に液晶
を注入する。さらに所定の端子部に駆動用ICを実装す
る。以上のような製造プロセスを経ることによりTFT
−LCDが完成する。
【0014】
【発明が解決しようとする課題】上述したように、TF
T−LCDにおいては、ゲート電極を含むゲート配線や
端子側配線等にアルミニウムを主成分とする合金膜が用
いられている。これは、電極や配線材料として、アルミ
ニウムを主成分とする合金を適用して低抵抗化を図るこ
とで、信号遅延を防止することができるからである。
【0015】しかしながら、従来のTFT−LCDで
は、特にコンタクトホール111bのコンタクト部にお
ける、端子側配線104aと端子電極113bとの界面
では、酸化アルミニウムが形成される。このような酸化
アルミニウムが形成される原因として、アルミニウム合
金からなる端子側配線104aとITO膜などの酸化透
明導電膜からなる端子電極113bとの界面における反
応、コンタクホール形成後の酸素プラズマ処理、また
は、基板が大気に晒されることによる自然酸化等が考え
られている。
【0016】このように、コンタクト部において酸化ア
ルミニウムが形成されるために、実用的なコンタクト面
積ではコンタクト抵抗は100MΩ以上と非常に高くな
ることがあった。その結果、端子電極113bと端子側
配線104aとの電気的な接触が良好ではなくなり、T
FT−LCDの動作が良好に行われない問題が生じた。
【0017】また、ITO膜からなる画素電極113a
および端子電極113bを形成する際のエッチング液
が、シリコン窒化膜110、106に存在しているピン
ホールなどを通して染み込むことがあった。エッチング
液は上述したように、塩酸および硝酸を含むため、アル
ミニウム合金からなる端子側配線104aやゲート電極
104bがエッチングされたり、または腐食することが
あった。
【0018】そこで、このような問題点を解消するため
に、アルミニウム合金からなる端子側配線104aやゲ
ート電極104bの表面に、たとえばクロム膜を積層さ
せた構造が提案されている(特公平7−113726号
公報)。クロム膜を積層することで、ITO膜との良好
な電気的な接続が得られ、また、クロム膜が耐薬液性を
有することで、アルミニウム合金からなる配線等を保護
することができる。
【0019】しかしながら、アルミニウム合金からなる
端子側配線104aやゲート電極104bの表面を他の
金属膜で被覆することは、スパッタ装置において、膜種
に対応した金属ターゲットを設ける必要がある。また、
配線等を形成する際には、それぞれの金属膜の膜質に応
じたエッチングを施す必要がある。このため、製造コス
トと製造工程が増加するという問題があった。
【0020】本発明は、上記問題点を解決するためにな
されたものであり、第1および第2の目的は容易にコン
タクト抵抗の低減を図ることができ、耐薬液性を有する
電極または配線を備えた半導体装置および液晶表示装置
をそれぞれ提供することであり、第3の目的はそのよう
な半導体装置の製造方法を提供することである。
【0021】
【課題を解決するための手段】本発明の第1の局面にお
ける半導体装置は、主表面を有する基板と、第1導電層
と、第2導電層とを備えている。第1導電層は基板の主
表面上に形成されている。第2導電層は基板の主表面上
に形成され、第1導電層と電気的に接続されている。第
1導電層は、アルミニウムを主成分とする第1層と、窒
素を含有するアルミニウムを含む第2層とを有する積層
膜からなる。第1導電層と第2導電層とが接触するコン
タクト部では第1導電層の第2層が第2導電層と直接接
触し、コンタクト部における第2層の膜厚は、その第2
層の比抵抗値に基づいて所定のコンタクト抵抗が得られ
るように設定されている。
【0022】この構造によれば、コンタクト部における
第1導電層の第2層の膜厚が、第2層の比抵抗値に応じ
て所定の膜厚に設定されていることで、コンタクト抵抗
を大幅に低減することができる。その結果、信号遅延が
防止される半導体装置が得られる。
【0023】好ましくは、第1導電層を覆うように基板
上に形成された絶縁膜と、絶縁膜に形成され、第1導電
層の表面を露出するコンタクトホールとを備え、コンタ
クト部はコンタクトホール内に位置し、第1導電層では
第1層上に第2層が形成され、第2導電層はコンタクト
ホール内を含む絶縁膜上に形成されている。
【0024】この場合には、第2層が窒素を含有するア
ルミニウムを含むことで、たとえば第2導電層を形成す
る際のエッチング液などの薬液から第1層を保護するこ
とができる。その結果、信号遅延の防止とともに、配線
等の腐食が抑制される。
【0025】このようなコンタクト部における第2層の
膜厚dとしては、第2層の比抵抗ρが、50<ρ≦1×
105μΩ・cmの場合では、0<ρ・d<3Ω・μm2
を満たす膜厚であり、比抵抗ρが、1×105μΩ・c
m<ρの場合では、0<d<3nmを満たす膜厚であ
り、コンタクト部の面積を面積Sとすると、所定のコン
タクト抵抗RはR・S<100MΩ・μm2を満たすこ
とが好ましく、これにより、実用的なコンタクト面積で
はコンタクト抵抗を100KΩ以下、望ましくは数KΩ
以下にでき、コンタクト部におけるコンタクト抵抗を低
減することができる。
【0026】好ましくは、コンタクト部以外の部分にお
ける第2層の膜厚Tは、コンタクト部における膜厚より
も厚い。
【0027】この場合には、第2導電層を形成する際の
エッチング液などの薬液が、たとえば絶縁膜に存在して
いるピンホールを通して染み込んできても、第1導電層
の第1層にまで染み込むのをより確実に阻止することが
できる。その結果、耐薬液性に優れた第1導電層を得る
ことができる。
【0028】また好ましくは、第1層のアルミニウムの
結晶粒の面方位は(111)配向である。
【0029】この場合には、第1層のアルミニウムの窒
化が進みやすくなり、窒素を含有するアルミニウムを含
む第2層を形成する際に、第1層の表面が適当な厚さに
窒化される。これにより、第1層と第2層との界面の接
合状態が良好になって、コンタクト抵抗をより低くする
ことができる。
【0030】好ましくは、第2層の比抵抗ρが、50<
ρ≦1×105μΩ・cmの場合では、さらに、第2層
の膜厚Tは、0<d<20nmを満たす。
【0031】この場合には、コンタクト部以外の部分に
おける第2層の膜厚Tが20nmよりも薄くなること
で、第1導電層を形成する際に、第1層と第2層との膜
質の差に起因して生じる第2層の庇の部分の形状をより
緩やかなものにすることができる。その結果、その第1
導電層上に絶縁膜を介して形成される第2導電層が、段
差部分で断線するのを防止することができる。
【0032】一方、膜厚Tが、T≧20nmの場合で
は、絶縁膜の膜厚は1μmよりも厚いことが好ましい。
【0033】この場合には、絶縁膜をより厚くすること
で、第2層に庇が形成されたとしても、第2導電層が断
線するのを抑制することができる。
【0034】そのような絶縁膜としては、透明樹脂膜を
含むことがより好ましく、たとえば、光を透過させる必
要のある液晶表示装置等へ適用することができる。
【0035】さらに好ましくは、第2導電層は透明導電
膜を含んでいる。この場合にも、この半導体装置を、液
晶表示装置等へ適用することが可能になる。
【0036】本発明の第2の局面における液晶表示装置
は、主表面を有する透明な基板と、第1導電層と、絶縁
膜と、コンタクトホールと、透明な第2導電層とを備え
ている。第1導電層は基板の主表面上に形成されてい
る。絶縁膜は第1導電層を覆うように基板上に形成され
ている。コンタクトホールは絶縁膜に形成され、第1導
電層の表面を露出している。第2導電層はコンタクトホ
ールを埋めるように絶縁膜上に形成され、第1導電層と
電気的に接続されている。第1導電層は、アルミニウム
を主成分とする下層部と、その下層部上に積層され、窒
素を含有するアルミニウムを含む上層部とを有してい
る。コンタクトホールは上層部の表面を露出している。
コンタクトホールのコンタクト部における上層部の膜厚
は、その上層部の比抵抗値に基づいて所定のコンタクト
抵抗が得られるように設定されている。
【0037】この構造によれば、コンタクト部における
第1導電層の上層部の膜厚が、上層部の比抵抗値に応じ
て所定の膜厚に設定されていることで、コンタクト抵抗
を大幅に低減することができる。また、上層部が窒素を
含有するアルミニウムを含むことで、たとえば第2導電
層を形成する際のエッチング液などの薬液から下層部を
保護することができる。その結果、容易に信号遅延が防
止され配線等の腐食が抑制される液晶表示装置が得られ
る。
【0038】このようなコンタクト部における上層部の
膜厚dとしては、上層部の比抵抗ρが、50<ρ≦1×
105μΩ・cmの場合では、0<ρ・d<3Ω・μm2
を満たす膜厚であり、比抵抗ρが、1×105μΩ・c
m<ρの場合では、0<d<3nmを満たす膜厚であ
り、コンタクト部の面積を面積Sとすると、所定のコン
タクト抵抗RはR・S<100MΩ・μm2を満たすこ
とが好ましい。これにより、実用的なコンタクト面積で
はコンタクト抵抗を100KΩ以下、望ましくは数KΩ
以下にでき、コンタクト抵抗を大幅に低減することがで
きる。
【0039】本発明の第3の局面における半導体装置の
製造方法は、以下の工程を備えている。基板上にアルミ
ニウムを主成分とする下層部と、その下層部上に、窒素
を含有するアルミニウムからなる上層部を積層させた第
1導電層を形成する。その第1導電層を覆うように基板
上に絶縁膜を形成する。絶縁膜に、上層部の表面を露出
するコンタクトホールを形成する。コンタクトホールの
底に露出した上層部に電気的に接続される第2導電層を
絶縁膜上に形成する。コンタクトホールを形成する工程
では、コンタクト部における上層部が、その上層部の比
抵抗値に基づいて所定のコンタクト抵抗が得られるよう
に、所定の膜厚に形成される。
【0040】この製造方法によれば、コンタクトホール
を形成する工程において、上層部の比抵抗に基づいてコ
ンタクト部における上層部の膜厚が所定の膜厚に形成さ
れることで、コンタクト抵抗を大幅に低減することがで
きる。また、上層部が窒素を含有するアルミニウムを含
むことで、たとえば第2導電層を形成する際のエッチン
グ液などの薬液から第1導電層の下層部を保護すること
ができる。その結果、信号遅延が防止され配線等の腐食
が抑制される半導体装置を容易に製造することができ
る。
【0041】そのような上層部の膜厚dとしては、上層
部の比抵抗ρが、50<ρ≦1×105μΩ・cmの場
合では、0<ρ・d<3Ω・μm2を満たす膜厚であ
り、比抵抗ρが、1×105μΩ・cm<ρの場合で
は、0<d<3nmを満たす膜厚であり、コンタクト部
の面積を面積Sとすると、所定のコンタクト抵抗RはR
・S<100MΩ・μm2を満たすことが好ましく、こ
れにより、実用的なコンタクト面積ではコンタクト抵抗
を100KΩ以下、望ましくは数KΩ以下にでき、コン
タクト抵抗を大幅に低減することができる。
【0042】また好ましくは、上層部はスパッタ法によ
り窒素雰囲気中にて形成され、基板が晒される雰囲気内
に導入される窒素の流量を流量F、上層部の成長速度を
成長速度Dとすると、0.1<F/D<10ml/nm
(このうち、0.1<F/D≦1ml/nmを条件Aと
し、1<F/D<10ml/nmを条件Bとする。)の
下で形成される。
【0043】この場合、条件Aでは、上層部の比抵抗は
比較的低くなり、所定のコンタクト抵抗を得るための上
層部の膜厚のマージンが広くなる。一方、条件Bの場合
では、上層部の比抵抗が比較的高くなり、たとえば第2
導電層を形成する際のエッチング液などの薬液に対して
耐薬液性を有することができる。
【0044】このように、条件Aの場合では、上層部の
膜厚のマージンが大きくなるため、上層部の成長速度D
としては、3<D<60nm/minであるのが好まし
い。
【0045】一方、条件Bの場合では、比抵抗が比較的
高くなるため、所定のコンタクト抵抗を得るための膜厚
の範囲が狭くなる。この場合には、上層部の成長速度D
としては、3<D<10nm/minであるのが好まし
い。
【0046】好ましくは、下層部は、圧力が10-3Pa
以下の状態になった後に形成され始める。
【0047】この場合には、下層部と上層部との間に酸
化アルミニウムが形成されるのを大幅に抑制することが
できる。
【0048】また好ましくは、下層部の形成が始まって
から上層部の形成が終了するまでの間、基板が晒される
雰囲気の酸素濃度は10-10mol/l以下である。
【0049】この場合にも、下層部と上層部との間に酸
化アルミニウムの膜が形成されるのを確実に抑制するこ
とができる。
【0050】上層部は、アルミニウムを窒化させる窒化
性ガスを含む雰囲気中で形成されるのが好ましい。その
ような窒化性ガスとしては、窒素、アンモニア、ヒドラ
ジンおよびヒドラゾンの少なくともいずれかを含むガス
を含んでいるのが好ましい。
【0051】また好ましくは、第1導電層はスキャンマ
グネトロンスパッタリング装置を用いて行なわれる。
【0052】スキャンマグネトロンスパッタ装置によれ
ば、基板上に形成する第1導電層の膜厚分布をマグネッ
トの揺動速度により制御することができ、基板面内の第
1導電層の膜厚の制御を容易に行なうことができる。
【0053】好ましくは、コンタクトホールを形成する
工程では、下層部が露出する前に、アルミニウムを窒化
させる窒化性ガスを導入することを含んでいる。
【0054】この場合には、コンタクトホールを形成す
る際のエッチングにより、上層部がエッチングされて下
層部の表面が露出したとしても、窒化性ガスの導入によ
り、下層部の表面に窒素を含むアルミニウム膜が形成さ
れる。これにより、コンタクト抵抗が上昇するのを抑制
することができる。
【0055】また好ましくは、第1導電層を形成する工
程では、第1導電層をドライエッチングによりパターニ
ングする工程を含む。
【0056】この場合には、ウエットエッチングにより
パターニングする場合と比較すると、上層部と下層部の
膜質の違いに起因して生じる上層部の庇をなくすことが
できる。その結果、第1導電層の上に形成される第2導
電層が、第1導電層の段差部において断線するのを防止
することができる。
【0057】窒化性ガスとしての窒素は、予めガスボン
ベ内で不活性ガスと混合希釈されているのが望ましい。
【0058】
【発明の実施の形態】実施の形態1 本発明の実施の形態1に係る液晶表示装置について説明
する。まず、その製造方法について図を用いて説明す
る。図1を参照して、画像表示部Aおよび端子部Bの領
域を有するガラス基板2上に、スキャンマグネトロンス
パッタリング装置(以下、「スパッタ装置」と記す。)
のチャンバ内において、アルミニウム合金のターゲット
材をスパッタすることで、アルミニウムを主成分とし、
たとえば0.2wt%の銅を含むアルミニウム合金膜
(Al−0.2wt%Cu膜)4を約200nm形成す
る。
【0059】次に、ガラス基板2をチャンバから出すこ
となく、チャンバ内にアルゴンガスで希釈された窒素ガ
スを導入しながら、アルミニウム合金のターゲット材を
スパッタすることで、アルミニウム合金膜4上に窒素を
含むアルミニウム膜5を形成する。
【0060】この窒素を含むアルミニウム膜5の成膜条
件として、スパッタ装置におけるDCパワーを1KWと
する。チャンバ内に導入する窒素ガスとして、アルゴン
(Ar)−10%N2混合ガスボンベから希釈された窒
素ガスを用いる。そして、その混合ガス流量を50sc
cmとする。すなわち、窒素ガスの正味の流量Fを5s
ccmとする。また、窒素を含むアルミニウム膜5の膜
厚が、約12nmとなるように成膜時間を調整し、窒素
を含むアルミニウム膜5の成長速度Dを、約20nm/
minとする。
【0061】また、混合ガスを流す前のチャンバ内の圧
力を10-3Pa以下となった状態で、窒素を含むアルミ
ニウム膜5の形成を開始する。さらに、アルミニウム合
金膜4の形成が始まってから、窒素を含むアルミニウム
膜5の形成が終了するまでの間、チャンバ内の酸素の濃
度を10-10mol/l以下とする。
【0062】次に図2を参照して、窒素を含むアルミニ
ウム膜5上に、所定のフォトレジストパターン(図示せ
ず)を形成する。そのフォトレジストパターンをマスク
として、リン酸、酢酸および硝酸を主成分とするエッチ
ング液を用いて、窒素を含むアルミニウム膜5およびア
ルミニウム合金膜4にエッチングを施すことにより、画
像表示部Aにゲート配線を含むゲート電極45bおよび
補助容量配線45cを形成する。また、端子部Bに端子
側配線45aを形成する。その後、フォトレジストパタ
ーンを除去する。
【0063】次に図3を参照して、端子側配線45a、
ゲート電極45bおよび補助容量配線45cを覆うよう
に、たとえばプラズマCVD法により膜厚約400nm
のシリコン窒化膜6を形成する。引続き、膜厚約200
nmのアモルファスシリコン膜を形成する。さらに、膜
厚約50nmのn+型アモルファスシリコン膜を形成す
る。
【0064】そのn+型アモルファスシリコン膜に所定
のフォトレジストパターン(図示せず)を形成する。そ
のフォトレジストパターンをマスクとして、n+型アモ
ルファスシリコン膜およびアモルファスシリコン膜にエ
ッチングを施すことにより、島状のアモルファスシリコ
ン膜7およびn+型アモルファスシリコン膜8を形成す
る。島状のアモルファスシリコン膜7は、この後形成さ
れる薄膜トランジスタのチャネル部分となる。
【0065】次に図4を参照して、島状のアモルファス
シリコン膜7およびn+型アモルファスシリコン膜8を
覆うように、スパッタ法により、膜厚約400nmのク
ロム膜(図示せず)を形成する。そのクロム膜上に所定
のフォトレジストパターン(図示せず)を形成する。
【0066】そのフォトレジストパターンをマスクとし
てクロム膜にエッチングを施すことにより、ドレイン電
極9aおよびソース電極9bを形成する。次に、ドライ
エッチングにより、チャネル領域上のn+型アモルファ
スシリコン膜8を除去する。その後、フォトレジストパ
ターンを除去する。これにより、ゲート電極45b、ド
レイン電極9aおよびソース電極9bを含む薄膜トラン
ジスタTが形成される。
【0067】次に図5を参照して、薄膜トランジスタT
を覆うように、CVD法等によりシリコン窒化膜6上
に、さらにシリコン窒化膜10を形成する。そのシリコ
ン窒化膜10上に、所定のフォトレジストパターン(図
示せず)を形成する。
【0068】そのフォトレジストパターンをマスクとし
てシリコン窒化膜10およびシリコン窒化膜6に異方性
エッチングを施すことにより、ドレイン電極9aの表面
を露出するコンタクトホール11aと、端子側配線45
aの表面を露出するコンタクトホール11bをそれぞれ
形成する。
【0069】この異方性エッチングにおいては、エッチ
ングガスとして、CF4またはSF6などを含むガスを用
いる。また、オーバーエッチングを30%程度とする。
これは、特にコンタクトホール11bにおいて、オーバ
ーエッチングによりコンタクトホール11bの底に露出
している窒素を含むアルミニウム膜5の膜厚が目標レベ
ルの膜厚よりも薄くなることを防止するためである。
【0070】この工程では、図6に示すように、コンタ
クトホール11bのコンタクト部12aにおける窒素を
含むアルミニウム膜5aの膜厚d1は、後述するよう
に、窒素を含むアルミニウム膜5aの比抵抗の値に対応
して所定のコンタクト抵抗が得られるように所定の膜厚
に設定される。
【0071】次に図7を参照して、スパッタ法等によ
り、コンタクトホール11a、11bを埋めるようにシ
リコン窒化膜10上に膜厚約100nmのITO膜(図
示せず)を形成する。そのITO膜上に所定のフォトレ
ジストパターンを形成する。
【0072】そのフォトレジストパターンをマスクとし
て、塩酸および硝酸を含むエッチング液を用いてITO
膜にエッチングを施すことにより、画像表示部Aでは画
素電極13aを形成する。また、端子部Bでは端子電極
13bを形成する。画素電極13aはソース電極9aと
電気的に接続される。端子電極13bは端子側配線45
aと電気的に接続される。
【0073】次に、薄膜トランジスタTの特性を安定化
するために、温度130〜300℃の下でアニールを行
なう。このアニール温度は、コンタクト部におけるコン
タクト抵抗に影響を与えるため、あまり高温にならない
ようにすることが重要である。特に本実施の形態では、
アニール温度として250℃を採用する。
【0074】次に図8を参照して、画素電極13aを覆
うように、シリコン窒化膜10上に配向膜15を形成す
る。配向膜15が形成されたガラス基板2にシール材1
6を介してガラス基板17を配設する。このガラス基板
17には、あらかじめ色材18、ブラックマトリクス1
9、ITO膜20および配向膜21が形成されている。
【0075】次に、配向膜15と配向膜21との間に液
晶22を注入する。その後、図9に示すように、駆動用
ICが装着された駆動用IC基板24を液晶パネル23
に実装する。なお、駆動用IC基板24と液晶パネル2
3とは、フレキシブルプリント回路25によって電気的
に接続される。以上の工程を経ることにより液晶パネル
23を備えた液晶表示装置が完成する。
【0076】このように形成された液晶表示装置におい
ては、特に、ITO膜からなる端子電極13bと端子側
配線45aとの界面に、所定の膜厚の窒素を含むアルミ
ニウム膜5aが存在することにより、コンタクト抵抗を
大幅に低減することができる。
【0077】このことについて詳しく説明する。図10
は、サイズが35μm□のコンタクトホールのコンタク
ト部におけるコンタクト抵抗の窒素を含むアルミニウム
膜の膜厚および比抵抗依存性を評価した結果である。図
10において、白丸印はコンタクト抵抗の値が500Ω
以下のポイントを示している。ハッチングのある丸印
は、コンタクト抵抗の値が500Ωと100KΩとの間
にあるポイントを示している。黒丸印は、コンタクト抵
抗が100KΩよりも大きいポイントを示している。
【0078】これらの測定結果により、同図の白い領域
(領域A)は、コンタクト抵抗Rが比較的低い領域(R
≦500Ω)を示している。ハッチングの比較的細かい
領域(領域B)は、コンタクト抵抗が500Ωと100
KΩとの間にある領域を示している。ハッチングの比較
的粗い領域(領域C)は、コンタクト抵抗が100KΩ
よりも大きい領域を示している。
【0079】コンタクト抵抗の値としては100KΩ以
下、より好ましくは500Ω以下であることが望まし
い。このため、領域Aおよび領域B内に入るように窒素
を含むアルミニウム5の膜厚と比抵抗を設定する必要が
あることが判明した。
【0080】具体的には、窒素を含むアルミニウム膜5
の比抵抗ρが50<ρ≦1×105μΩ・cmの場合で
は、窒素を含むアルミニウムの膜厚dは、0<ρ・d<
3Ω・μm2を満たせばよいことが判明した。
【0081】また、窒素を含むアルミニウム膜の比抵抗
ρが1×105μΩ・cm<ρの場合では、窒素を含む
アルミニウムの膜厚dは0<d<3nmを満たせばよい
ことが判明した。
【0082】なお、この場合の膜厚の範囲は、比抵抗ρ
の値が約1×1010μΩ・cm程度にまで高くなって
も、所望のコンタクト抵抗が得られることが実験的に確
認された。
【0083】また図10では、コンタクトホールのサイ
ズが35μm□の場合の結果を示しているが、コンタク
ト部の面積を面積Sとすると、コンタクト抵抗RはR・
S<100MΩ・μm2を満たせばよいことが判明し
た。
【0084】これにより、実用的なコンタクト面積では
コンタクト抵抗を100KΩ以下、望ましくは数KΩ以
下にすることができる。
【0085】このようにコンタクト部における窒素を含
むアルミニウム膜の膜厚を上記膜厚に設定することで、
端子側配線45aと端子電極13bとのコンタクト部に
おけるコンタクト抵抗を大幅に低減することができる。
その結果、液晶表示装置において信号遅延を防止するこ
とができる。
【0086】なお、コンタクトホール形成後のコンタク
ト部における窒素を含むアルミニウム膜の残膜としてこ
の結果を利用することで、コンタクトホールのサイズが
異なる場合のコンタクト抵抗についても、図10に示さ
れた結果と同様の傾向が得られると考えられる。
【0087】また、この液晶表示装置では、端子側配線
45aのアルミニウム合金膜4の上に窒素を含むアルミ
ニウム膜5が積層されていることで、たとえば、画素電
極13aや端子電極13bを形成する際のエッチング液
により、アルミニウム合金膜4がエッチングされたり、
あるいは腐食したりするのを防止することができる。
【0088】本実施の形態では窒素を含むアルミニウム
膜5を形成するための条件として、窒素流量Fと成膜速
度Dとの関係が、F/D=0.25ml/nm(F/D
=0.025ml/Å)になるように設定する。
【0089】特にF/Dの値を、0.1〜1ml/nm
(0.01〜0.1ml/Å)に設定することによって
形成される窒素を含むアルミニウム膜5においては、そ
の比抵抗が比較的低くなる。窒素を含むアルミニウム膜
5の比抵抗が低くなれば、図10に示すように、良好な
コンタクト抵抗を得るための膜厚としてはより厚い膜厚
まで対応が可能である。
【0090】このため、ガラス基板2上に窒素を含むア
ルミニウム膜5を形成する際には、ガラス基板2の面内
において厳密な膜厚精度が必要ではなくなる。F/Dの
値が上記値の場合には、窒素を含むアルミニウム膜の比
抵抗は約500μΩ・cmとなり、数nm〜100nm
程度の実用的な窒素を含むアルミニウムの膜厚に対し
て、コンタクト抵抗の値は500Ω以下の値が得られ
た。
【0091】また、アルミニウム合金膜4の上に積層す
る窒素を含むアルミニウム膜5の膜厚を次のようにして
決定する。
【0092】まず、コンタクト部12aにおける窒素を
含むアルミニウム膜12aの膜厚d 1が、図10に示す
目標レベルに入るように、図5または図6に示すコンタ
クトホール11bを形成する際のドライエッチングに伴
う窒素を含むアルミニウム膜の削れ量5〜10nmを考
慮に入れる。
【0093】そして、端子側配線45aおよびゲート配
線を含むゲート電極45dのパターニング形状を考慮に
入れる。すなわち、図2に示す工程において、窒素を含
むアルミニウム膜5とアルミニウム合金膜4をウエット
エッチングによりパターニングする際に、それぞれの膜
質に起因して、窒素を含むアルミニウム膜5のエッチン
グレートとアルミニウム合金膜4のエッチングレートと
が異なる結果、窒素を含むアルミニウム膜の庇が形成さ
れることがある。
【0094】この場合、窒素を含むアルミニウム膜5の
膜厚をできるだけ薄く、たとえば20nm以下にするこ
とで、窒素を含むアルミニウム膜の庇をより小さくする
ことができる。
【0095】これらを考慮することで窒素を含むアルミ
ニウム膜5の膜厚を、たとえば約12nmに設定する。
この膜厚では、たとえガラス基板2の周辺部分等で窒素
を含むアルミニウム膜の膜厚や比抵抗の値が目標値とず
れても、コンタクト部において窒素を含むアルミニウム
の比抵抗ρと窒素を含むアルミニウム膜の膜厚dとの積
は、0<ρ・d<3Ω・μm2の範囲内から外れること
はない。これにより、コンタクト部におけるコンタクト
抵抗値として100KΩ以下、好ましくは500オーム
以下の比較的低い値を達成することができる。
【0096】さらに、窒素を含むアルミニウム膜の庇が
より小さくなり、ゲート電極45b等の段差上に形成さ
れる画素電極13a等に断線が生じるのを防止すること
ができる。
【0097】上述したプロセスを用いて、液晶表示装置
を製造したところ、大型の液晶表示装置などで量産とし
て安定して形成するのが困難であった端子電極13bな
どの透明の電極と端子側配線45aなどのアルミニウム
合金配線間のコンタクト抵抗を容易に低減することがで
きた。また、非常に写真整版工程数の少ないプロセスに
より15インチ以上の大型画面を有する液晶表示装置を
安定して製造することができた。
【0098】上述したプロセスは、大型の液晶表示装置
に限られず、大型基板を多面取りすることで、15イン
チ以下の中型の液晶表示装置に適用することも可能であ
る。また、配線や電極材料としてこれまで使われていた
高融点金属などに比べて、アルミニウム合金を適用する
ことにより、スパッタ装置に装着されるターゲットも低
価格であるため、製造コストを低減することができる。
また、アルミニウム合金膜等をパターニングする際のエ
ッチング溶液は低価格であり、製造コストを更に低減す
ることが可能になる。
【0099】また、多面取するすべての液晶表示装置に
おいて、安定して良好なコンタクト抵抗が得られること
から、生産効率を向上することができる。
【0100】なお、アルミニウム合金4や窒素化アルミ
ニウム膜5を形成する際に、アルミニウム合金4に酸化
アルミニウムの被膜が形成されるのを抑制するために、
次のような処置を施しておくことが望ましい。
【0101】まず、アルミニウム合金膜4の形成が始ま
ってから、窒素を含むアルミニウム膜5の形成が終了す
るまでの間、チャンバ内の酸素濃度を10-10mol/
l以下としておくことが望ましい。
【0102】また、窒素を含むアルミニウム膜を形成す
る前のチャンバ内の圧力を10-3Pa以下とした後に、
大気をチャンバ内に導入することなく窒素を含むアルミ
ニウム膜を形成することが望ましい。
【0103】そして、特にガラス基板2面内で均一な窒
素を含むアルミニウム膜を形成するために、スキャンマ
グネトロンスパッタ装置を適用することが望ましい。そ
の際に、窒素を含むアルミニウム膜の膜厚が5〜20n
mの範囲に入るようにするために、スキャンマグネトロ
ンスパッタ装置において、マグネットの走査回数が少な
くとも複数回可能なように、窒素を含むアルミニウム膜
の成長速度としては3〜60nm/minとすることが
望ましい。このような成膜速度を設定することによりガ
ラス基板2内の膜厚および膜質の分布を均一にすること
ができる。
【0104】また、ガスボンベ内で予めアルゴンガスと
均一に混合希釈された窒素ガスを用いることで、微量な
窒素流量にもかかわらず、チャンバ内のガラス基板2表
面に均一に窒素を供給することができる。これにより、
スパッタされるアルミニウム粒子の窒化の程度を精密に
制御することができ、形成される窒素を含むアルミニウ
ム膜5の比抵抗のガラス基板2面内における均一性を向
上することができる。
【0105】ところで、この実施の形態では、窒素を含
むアルミニウム膜5の比抵抗が比較的低い場合(〜1×
105μΩ・cm)を例に挙げて説明したが、この比抵
抗値よりも大きな比抵抗を有する窒素を含むアルミニウ
ム膜を形成する場合にも、図10に示すように、コンタ
クト部における窒素を含むアルミニウム膜の膜厚を約3
nm以下にすることによって、良好なコンタクト抵抗を
得ることができる。
【0106】比較的高い比抵抗の窒素を含むアルミニウ
ム膜は、窒素流量Fと成膜速度Dとの比F/Dの値を1
〜10ml/nm(0.1〜1ml/Å)の範囲に設定
することで形成することが可能である。より具体的に
は、たとえばDCパワー1KW、アルゴンおよび窒素の
混合ガス流量150sccm(窒素ガスの正味の流量
F:15sccm)の条件の下でスパッタ法により、こ
のような窒素を含むアルミニウム膜を形成することがで
きる。
【0107】このとき、窒素を含むアルミニウム膜の成
膜速度Dは約7nm/minになる。また、窒素を含む
アルミニウム膜の膜厚として、たとえば約7nmとなる
ように成膜時間を調整する。
【0108】比抵抗の値が比較的高い場合には、図10
に示すように、コンタクト部において良好なコンタクト
抵抗が得られる膜厚がかなり薄い範囲に限られている。
このため、当初から窒素を含むアルミニウム膜の膜厚を
ガラス基板2面内で±1nmの精度で制御する必要があ
る。このような精度を達成するには、窒素を含むアルミ
ニウム膜の成膜速度を3〜10nm/minとするのが
望ましい。
【0109】さらに、この場合には、コンタクトホール
を形成する際のドライエッチングによる窒素を含むアル
ミニウム膜の削れ量を、4〜6nmに制御する必要があ
る。このため、ゲート絶縁膜となるシリコン窒化膜6
と、層間膜となるシリコン窒化膜10の膜厚を薄くする
必要がある。
【0110】そして、窒素を含むアルミニウム膜の膜厚
がより薄く(約7nm)なることで、端子側配線45a
やゲート電極45bをパターニングする際のウエットエ
ッチングによって生じる窒素を含むアルミニウム膜の庇
は、ほとんど影響を与えなくなる。
【0111】また、この実施の形態では、窒素を含むア
ルミニウム膜5を形成する際に窒素ガスを用いたが、窒
素ガスの他に、アルミニウムを窒化させることのできる
窒化性ガスであれば、アンモニア、ヒドラジンおよびヒ
ドラゾンの少なくともいずれかのガスを用いてもよい。
【0112】さらに、ガラス基板2面内における窒素を
含むアルミニウム膜の膜厚および比抵抗の値を均一にす
る観点から、スパッタ装置に窒素を含むアルミニウムの
ターゲットを装着して窒素を含むアルミニウム膜を形成
してもよい。この際に、上述した窒化性のガスを流すこ
とにより、ガラス基板2上に形成される窒素を含むアル
ミニウム膜における窒素(N)の欠損を補うことができ
て、窒素を含むアルミニウム膜5の比抵抗の値をターゲ
ット材の比抵抗の値に近づけることが可能である。
【0113】また、アルミニウム合金膜4の上に窒素を
含むアルミニウム膜5を形成する以外に、アルミニウム
合金膜4の表面を窒化することにより窒素を含むアルミ
ニウム膜を形成してもよい。
【0114】たとえば、アルミニウム合金膜4が形成さ
れた後に、窒素、アンモニア、ヒドラジンまたはヒドラ
ゾンなどの窒化性ガスをチャンバに導入するとともに、
100℃以上の温度でアニールすることにより、アルミ
ニウム合金膜4の表面には窒素を含むアルミニウム膜が
形成される。
【0115】さらに、窒素ガスをプラズマ化することに
よって、アルミニウム合金膜の窒化速度を上げることが
できて、より短時間で窒素を含むアルミニウム膜を形成
することができる。
【0116】これらの方法についても、それぞれのチャ
ンバ内の酸素濃度を10-10mol/l以下とするとと
もに、スパッタ装置の圧力が10-3Pa以下の予備室を
介してチャンバ間を基板を搬送させることによって、ア
ルミニウム膜の形成が始まってから窒素を含むアルミニ
ウム膜の形成が完了するまで、基板が晒される雰囲気の
酸素濃度を10-10mol/l以下にすることができ
る。
【0117】また、アルミニウム合金膜4の結晶粒の配
向性を(111)配向とすることで、アルミニウムの窒
化が進みやすく、窒素を含むアルミニウム膜を形成する
際に、アルミニウム合金膜が適当な厚さに窒化される。
これにより、形成された窒素を含むアルミニウム膜5と
アルミニウム合金膜4との界面の接合状態がよくなり、
コンタクト抵抗を低減することができる。
【0118】また、窒素を含むアルミニウム膜として、
アルミニウムと窒素とが結合した化合物としての窒化ア
ルミニウム膜が一例として挙げられる。この他に、アル
ミニウム膜中に窒素が単独で存在しているようなアルミ
ニウム膜や、窒素を含むアルミニウム膜にそのような窒
素が単独に存在しているような膜についても同様の傾向
が得られると考えられる。
【0119】実施の形態2 実施の形態1における液晶表示装置では、アルミニウム
合金膜上に形成される窒素を含むアルミニウム膜の膜厚
としては、比較的薄い場合を例に挙げて説明した。本実
施の形態における液晶表示装置では、この窒素を含むア
ルミニウム膜の膜厚が比較的厚い場合について説明す
る。
【0120】その製造方法について説明する。まず実施
の形態1において説明した図1に示す工程と同様の工程
により、ガラス基板2上にアルミニウム膜4と窒素を含
むアルミニウム膜5とを形成する。
【0121】このとき、窒素を含むアルミニウム膜5の
成膜条件として、スパッタ装置におけるDCパワーを1
KWとする。チャンバ内に導入する窒素ガスとして、ア
ルゴン(Ar)−20%N2混合ガスボンベから希釈さ
れた窒素ガスを用いる。そして、その混合ガス流量を5
0sccmとする。すなわち、窒素ガスの正味の流量F
を10sccmとする。また、窒素を含むアルミニウム
膜5の膜厚が、約25nmとなるように成膜時間を調整
する。これにより、比抵抗の比較的高い(〜1×105
μΩ・cm)窒素を含むアルミニウム膜が形成される。
【0122】また、アルミニウム合金膜としては、たと
えば0.2wt%の銅を含むアルミニウム合金膜(Al
−0.2wt%Cu膜)を適用する。
【0123】その後、実施の形態1において説明した図
2〜図4に示す工程と同様の工程を経て、図5に示す工
程と同様に、薄膜トランジスタTを覆うようにシリコン
窒化膜10を形成する。
【0124】次に、所定のフォトレジストパターンをマ
スクとして、シリコン窒化膜10、6に異方性エッチン
グを施すことにより、コンタクトホール11aおよびコ
ンタクトホール11bを形成する。このとき、エッチン
グガスとして、CF4とO2との混合ガスまたはSF6
2との混合ガスを用いる。
【0125】特にこの工程では、図11に示すように、
コンタクトホール11bを形成する際に、コンタクト部
12aにおける窒素を含むアルミニウム膜の所定の膜厚
2を得るために、窒素を含むアルミニウム膜5の当初
の膜厚25nmと、そのエッチングレート約5nm/m
inとを考慮して、オーバーエッチング量を125%と
する。これにより、コンタクト部12aにおける窒素を
含むアルミニウム膜の膜厚d2は約10nmになる。
【0126】その後、実施の形態1において説明した図
7から図9に示す工程と同様の工程を経ることにより液
晶表示装置が完成する。
【0127】このようにして製造された液晶表示装置に
よれば、特にコンタクト部12aにおける窒素を含むア
ルミニウム膜5の膜厚d2が窒素を含むアルミニウム膜
5の比抵抗の値に応じて所定の膜厚に設定される。
【0128】この場合、窒素を含むアルミニウム膜5の
膜厚d2が約10nm、窒素を含むアルミニウム膜5の
比抵抗が〜1×105μΩ・cm程度となり、図10に
示すように、コンタクト部12aにおけるコンタクト抵
抗値を100KΩ以下、好ましくは500Ω以下の比較
的低い良好な値にすることができる。これにより、実施
の形態1において説明した液晶表示装置と同様に、信号
遅延を防止することができる。
【0129】さらに、本液晶表示装置では、実施の形態
1の液晶表示装置において得られる効果に加えて、次の
ような効果が得られる。
【0130】本液晶表示装置では、コンタクト部以外で
の窒素を含むアルミニウム膜の膜厚は、実施の形態1の
液晶表示装置における窒素を含むアルミニウム膜の膜厚
(約12nm)よりも厚い。このため、たとえば画素電
極13aや端子電極13bを形成する際のエッチング液
などの薬液が、シリコン窒化膜10、6に存在するピン
ホールを通して染み込んだとしてもアルミニウム合金膜
4に及ぶのをより確実に阻止することができる。
【0131】その結果、端子側配線45aやゲート配線
を含むゲート電極45bが、エッチングされたり腐食し
たりするのを確実に防止することができる。
【0132】実施の形態3 実施の形態3に係る液晶表示装置について説明する。こ
の実施の形態における液晶表示装置では、窒素を含むア
ルミニウム膜の膜厚が比較的厚く、その比抵抗の値が比
較的高い場合について説明する。
【0133】まず実施の形態1において説明した図1に
示す工程と同様の工程において、ガラス基板2上にアル
ミニウム膜4と窒素を含むアルミニウム膜5とを形成す
る。
【0134】このとき、窒素を含むアルミニウム膜5の
成膜条件として、スパッタ装置におけるDCパワーを1
KWとする。チャンバ内に導入する窒素ガスとして、ア
ルゴン(Ar)−20%N2混合ガスボンベから希釈さ
れた窒素ガスを用いる。そして、その混合ガス流量を5
0sccmとする。すなわち、窒素ガスの正味の流量F
を10sccmとする。また、窒素を含むアルミニウム
膜5の膜厚が、約20nmとなるように成膜時間を調整
する。これにより、比抵抗の比較的高い(〜1×105
μΩ・cm)窒素を含むアルミニウム膜が形成される。
【0135】また、アルミニウム合金膜としては、たと
えば0.2wt%の銅を含むアルミニウム合金膜(Al
−0.2wt%Cu膜)を形成する。
【0136】その後、実施の形態1において説明した図
2〜図4に示す工程と同様の工程を経て、図5に示す工
程と同様に、薄膜トランジスタTを覆うようにシリコン
窒化膜10を形成する。
【0137】次に、所定のフォトレジストパターンをマ
スクとして、シリコン窒化膜10、6に異方性エッチン
グを施すことにより、コンタクトホール11aおよびコ
ンタクトホール11bを形成する。
【0138】このコンタクトホール11a、11bを形
成する際に、2段階のエッチングを施す。
【0139】その第1段階のエッチングでは、CF4
2との混合ガスまたはSF6とO2との混合ガスを用い
て、約125%のオーバーエッチングを施す。この後、
2ガスの供給を止め、N2ガスを導入する。
【0140】そして、第2段階のエッチングでは、CF
4とN2との混合ガスまたはSF6とN2との混合ガスによ
り約50秒間のエッチングを施す。
【0141】これにより、窒素を含むアルミニウム膜5
がエッチングされてアルミニウム合金膜4の表面が露出
する前に酸素ガスが止められ窒素ガスが導入されること
で、その後露出したアルミニウム合金膜4の表面が酸素
(O2)に晒されて酸化アルミニウムの被膜が形成され
ることはなく、アルミニウム合金膜4の表面に窒素を含
むアルミニウム層が形成される。
【0142】その後、実施の形態1において説明した図
7から図9に示す工程と同様の工程を経て液晶表示装置
が完成する。
【0143】特にこの製造方法によれば、図12に示す
ように、窒素を含むアルミニウム膜5のガラス基板2内
の均一性があまり良好でなく、また、コンタクト部にお
ける膜厚d3の制御が難しい場合でも、2段階のエッチ
ングを施すことでコンタクト部12aに所望の厚さの窒
素を含むアルミニウム膜を容易に形成することができ
る。
【0144】すなわち、エッチングによりコンタクトホ
ール11bを形成する際に、コンタクトホールの底に部
分的にアルミニウム合金膜4の表面が露出したとして
も、アルミニウム合金膜4aの表面が露出する前に酸素
ガスが止められ窒素ガスが導入されることで、その露出
した表面には膜厚約2〜4nmと見積もられる窒素を含
むアルミニウム層が形成される。
【0145】その結果、コンタクト部12aにおいて良
好なコンタクト抵抗を得ることができ、実施の形態1に
おいて説明した液晶表示装置と同様に、信号遅延を防止
することができる。
【0146】また、本液晶表示装置では、コンタクト部
12a以外での窒素を含むアルミニウム膜の膜厚は、実
施の形態1の液晶表示装置における窒素を含むアルミニ
ウム膜の膜厚(約12nm)よりも厚い。
【0147】これにより、実施の形態2における液晶表
示装置と同様に、端子側配線45aやゲート配線を含む
ゲート電極45bがエッチングされたり腐食したりする
のを確実に防止することができる。
【0148】実施の形態4 実施の形態4に係る液晶表示装置について説明する。実
施の形態1〜3における液晶表示装置では、端子側配線
やゲート電極に、アルミニウム合金膜と窒素を含むアル
ミニウム合金膜からなる積層膜を適用した。本実施の形
態では、これらに加えて薄膜トランジスタのソース電極
およびドレイン電極にも、アルミニウム合金膜と窒素を
含むアルミニウム膜との積層膜を適用した液晶表示装置
について説明する。
【0149】まず、実施の形態1において説明した図1
から図3に示す工程と同様の工程を経た後に、図13に
示すように、スパッタ法により膜厚約100nmのクロ
ム膜31を形成する。そのクロム膜31を覆うように、
スパッタ法により膜厚約200nmのアルミニウム合金
膜32を形成する。さらに、そのアルミニウム合金膜3
2上に窒素を含むアルミニウム膜33を形成する。
【0150】窒素を含むアルミニウム膜33の成膜条件
として、スパッタ装置におけるDCパワーを1KWとす
る。チャンバ内に導入する窒素ガスとして、アルゴン
(Ar)−10%N2混合ガスボンベから希釈された窒
素ガスを用いる。そして、その混合ガス流量を50sc
cmとする。すなわち、窒素ガスの正味の流量Fを5s
ccmとする。窒素化アルミニウム膜の成長速度Dを約
20nm/minとし、窒素を含むアルミニウム膜5の
膜厚が約30nmとなるように成膜時間を調整する。
【0151】また、アルミニウム合金膜32として、た
とえば0.2wt%の銅を含むアルミニウム合金膜(A
l−0.2wt%Cu膜)を適用する。
【0152】次に、窒素を含むアルミニウム膜33上に
所定のフォトレジストパターン(図示せず)を形成す
る。そのフォトレジストパターンをマスクとして窒素を
含むアルミニウム膜33およびアルミニウム合金膜32
にエッチングを施し、さらにクロム膜31にエッチング
を施す。
【0153】次に、ドライエッチングを施すことにより
チャネル領域上のn+型アモルファスシリコン膜8を除
去することで、図14に示すように、ソース配線を含む
ソース電極9a、ドレイン電極9bを形成する。その
後、フォトレジストパターンを除去する。
【0154】次に図15を参照して、薄膜トランジスタ
Tを保護するために、シリコン窒化膜6上に、CVD法
等によりシリコン窒化膜10を形成する。そのシリコン
窒化膜10上に、たとえばアクリルなどからなる感光性
透明樹脂膜34を約3μm程度塗布形成する。
【0155】次に、写真製版を施すことにより、感光性
透明樹脂膜34およびシリコン窒化膜10、6にエッチ
ングを施すことで、コンタクトホール11aおよびコン
タクトホール11bを形成する。このときのエッチング
ガスとして、CF4またはSF6などを用いる。また、オ
ーバーエッチングの量を約30%とした。これは、オー
バーエッチングによりコンタクト部における窒素を含む
アルミニウムの膜厚が所望の膜厚よりも薄くなるのを防
止するためである。
【0156】特に、ソース電極9aの表面を露出するコ
ンタクトホール11aにおいては、コンタクトホール1
1bに比べて、シリコン窒化膜10がエッチングされた
後に窒素を含むアルミニウム膜33aがエッチングされ
る。このため、この部分の窒素を含むアルミニウム膜の
エッチング量がコンタクトホール11bにおける窒素を
含むアルミニウム膜5aのエッチング量よりも多くな
る。
【0157】この場合、図16および図17に示すよう
に、窒素を含むアルミニウム膜33として、窒素を含む
アルミニウム膜5よりも厚く約30nmに形成すること
で、コンタクトホール11aのコンタクト部における窒
素を含むアルミニウム膜33aの膜厚を所望の膜厚にす
ることができる。なお、これについては後でより具体的
に説明する。
【0158】次に図18を参照して、コンタクトホール
11a、11bを含む感光性透明樹脂膜34上に、たと
えばスパッタ法等により膜厚約100nmのITO膜
(図示せず)を形成する。そのITO膜上に所定のフォ
トレジストパターン(図示せず)を形成する。
【0159】そのフォトレジストパターンをマスクとし
てITO膜にエッチングを施すことにより、画素電極1
3a、端子電極13bを形成する。その後、実施の形態
1において説明した図8および図9に示す工程と同様の
工程を経ることにより液晶表示装置が完成する。
【0160】上述した製造方法によれば、図16および
図17に示すコンタクトホール11a、11bのコンタ
クト部12a、12bにおいて、それぞれ所望の膜厚の
窒素を含むアルミニウム膜が形成される。
【0161】まず、コンタクトホール11bでは、エッ
チングされるシリコン窒化膜のトータルの膜厚は約50
0nm(シリコン窒化膜6:400nm、シリコン窒化
膜10:100nm)である。このエッチングでは、3
0%のオーバエッチングが施される。このため、エッチ
ング全体ではシリコン窒化膜の膜厚に換算すると約65
0nm分がエッチングされることになり、オーバーエッ
チングによりエッチングされる膜厚は約150nm分に
相当する。
【0162】一方、コンタクトホール11aでは、エッ
チングされるシリコン窒化膜のトータルの膜厚は約10
0nm(シリコン窒化膜10:100nm)である。上
記のように、このエッチングではシリコン窒素化膜の膜
厚に換算すると約650nm分がエッチングされること
になる。このため、オーバーエッチングによりエッチン
グされる膜厚は約550nm分に相当する。
【0163】窒素を含むアルミニウム膜とシリコン窒化
膜とのエッチング選択比(AlN/SiN)を約1/2
0とすると、コンタクトホール11bにおける窒素を含
むアルミニウム膜5aは約7.5nmエッチングされる
ことになる。窒素を含むアルミニウム膜5aの当初の膜
厚は約12nmなので、エッチングが終了した時点で約
4.5nmの窒素を含むアルミニウム膜d4が残される
ことになる。
【0164】一方、コンタクトホール11aにおける窒
素を含むアルミニウム膜33aは約27.5nmエッチ
ングされることになる。窒素を含むアルミニウム膜33
aの当初の膜厚は約30nmなので、エッチングが終了
した時点で約2.5nmの窒素を含むアルミニウム膜d
5が残されることになる。
【0165】このようにして、それぞれのコンタクト部
12a、12bにおいて所望のコンタクト抵抗値を得る
ための所定の窒素を含むアルミニウム膜の膜厚を得るこ
とができる。
【0166】また、この液晶表示装置では膜厚1μm以
上の感光性透明樹脂膜34を用いたが、このような膜を
用いない場合には、窒素を含むアルミニウム膜が20μ
m以上と比較的厚いため、図19に示すように、ソース
電極19a、ドレイン電極9bを形成する際のエッチン
グによって窒素を含むアルミニウム膜33aの庇41が
より大きなものとなる。
【0167】このため、同図中点線円42内に示すよう
に、たとえばソース電極9aの段差部分上に形成される
ITO膜からなる画素電極13aが断線することがあ
る。
【0168】本液晶表示装置では、上述したように感光
性透明樹脂膜34を形成することで画素電極13a等が
形成される面が平坦になり、このような画素電極13a
の断線を防止することができる。
【0169】なお、ソース電極9aおよびドレイン電極
9bを形成する際にウエットエッチングではなくドライ
エッチング法を用いることで、窒素を含むアルミニウム
膜33aの庇が形成されるのを防止することができ、こ
の場合には、感光性透明樹脂膜34を省略することが可
能である。
【0170】この場合のドライエッチング条件の一例と
して次の条件が挙げられる。すなわち、反応性イオンエ
ッチング(RIE)を適用し、エッチングガスとして塩
素(Cl2)および三塩化ホウ素(BCl3)を用いる。
チャンバ内の圧力を10Paとする。RFパワーを15
00Wとする。そしてエッチング時間を120秒とす
る。
【0171】また、同様のエッチングを、各実施の形態
において説明した液晶表示装置のゲート配線を含むゲー
ト電極を形成する際に適用することで、窒素を含むアル
ミニウム膜の膜厚を20μm以上に厚くしても、窒素を
含むアルミニウム膜の庇が形成されないので、ゲート配
線の初期膜厚のマージンを広げることができる。さら
に、窒素を含むアルミニウム膜をより厚くすることで、
配線の薬液耐性を向上することができる。
【0172】また、感光性透明樹脂膜を適用することに
よって、画素電極13aと、ドレイン電極9a間の寄生
容量を低減することができ、画素電極13aとドレイン
配線を含むドレイン電極9aをオーバーラップさせた構
造が可能になる。
【0173】これにより、画素電極13a周辺の配向不
良領域がソース配線幅内に覆われて、液晶表示装置パネ
ルの開口率を向上することができる。なお、開口率と
は、図8に示すブラックマトリクス19や配線により光
が遮られる領域と光が透過する領域との比をいう。
【0174】また、比較的低い抵抗を有するアルミニウ
ム合金を配線材料に使用することで、各配線幅をより細
く設計することができ、これらにより、より高い開口率
を実現することができる。
【0175】なお、上記各実施の形態においては、チャ
ネルエッチング型のアモルファスシリコン薄膜トランジ
スタを用いた液晶表示装置について説明したが、プレー
ナ型の低温ポリシリコン薄膜トランジスタを用いた液晶
表示装置のソース配線に上述したアルミニウム合金膜と
窒素を含むアルミニウム合金膜を適用することで、同様
の効果を得ることができる。
【0176】さらに、液晶表示装置に限られず、広くア
ルミニウム合金を含む多層配線構造を有する半導体装置
のコンタクト部分において、コンタクト部に位置する窒
素を含むアルミニウム膜を所定の膜厚にすることで、コ
ンタクト抵抗の低い半導体装置を得ることができる。
【0177】また、コンタクト部として、コンタクトホ
ール内に位置する場合を例に挙げたが、これに限られ
ず、2つの配線が電気的に接触する部分にこの構造を適
用することで、コンタクト抵抗を大幅に低減することが
できる。
【0178】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【0179】
【発明の効果】本発明の第1の局面における半導体装置
によれば、コンタクト部における第1導電層の第2層の
膜厚が、第2層の比抵抗値に応じて所定の膜厚に設定さ
れていることで、コンタクト抵抗を大幅に低減すること
ができる。その結果、信号遅延が防止される半導体装置
が得られる。
【0180】好ましくは、第1導電層を覆うように基板
上に形成された絶縁膜と、絶縁膜に形成され、第1導電
層の表面を露出するコンタクトホールとを備え、第1導
電層では第1層上に第2層が形成され、第2導電層はコ
ンタクトホール内を含む絶縁膜上に形成されていること
で、たとえば第2導電層を形成する際のエッチング液な
どの薬液から第1層を保護することができる。その結
果、信号遅延の防止とともに、配線等の腐食が抑制され
る。
【0181】このようなコンタクト部における第2層の
膜厚dとしては、第2層の比抵抗ρが、50<ρ≦1×
105μΩ・cmの場合では、0<ρ・d<3Ω・μm2
を満たす膜厚であり、比抵抗ρが、1×105μΩ・c
m<ρの場合では、0<d<3nmを満たす膜厚であ
り、コンタクト部の面積を面積Sとすると、所定のコン
タクト抵抗RはR・S<100MΩ・μm2を満たすこ
とが好ましく、これにより、実用的なコンタクト面積で
はコンタクト抵抗を100KΩ以下、望ましくは数KΩ
以下にでき、コンタクト部におけるコンタクト抵抗を低
減することができる。
【0182】好ましくは、コンタクト部以外の部分にお
ける第2層の膜厚Tは、コンタクト部における膜厚より
も厚いことで、第2導電層を形成する際のエッチング液
などの薬液が、たとえば絶縁膜に存在しているピンホー
ルを通して染み込んできても、第1導電層の第1層にま
で染み込むのをより確実に阻止することができる。その
結果、耐薬液性に優れた第1導電層を得ることができ
る。
【0183】また好ましくは、第1層のアルミニウムの
結晶粒の面方位は(111)配向であることで、第1層
のアルミニウムの窒化が進みやすくなり、窒素を含有す
るアルミニウムを含む第2層を形成する際に、第1層の
表面が適当な厚さに窒化される。これにより、第1層と
第2層との界面の接合状態が良好になって、コンタクト
抵抗をより低くすることができる。
【0184】好ましくは、第2層の比抵抗ρが、50<
ρ≦1×105μΩ・cmの場合では、さらに、第2層
の膜厚Tは、0<d<20nmを満たすことで、第1導
電層を形成する際に、第1層と第2層との膜質の差に起
因して生じる第2層の庇の部分の形状をより緩やかなも
のにすることができる。その結果、その第1導電層上に
絶縁膜を介して形成される第2導電層が、段差部分で断
線するのを防止することができる。
【0185】一方、膜厚Tが、T≧20nmの場合で
は、絶縁膜の膜厚は1μmよりも厚くすることで、第2
層に庇が形成されたとしても、第2導電層が断線するの
を抑制することができる。
【0186】そのような絶縁膜としては、透明樹脂膜を
含むことがより好ましく、たとえば、光を透過させる必
要のある液晶表示装置等へ適用することができる。
【0187】さらに好ましくは、第2導電層は透明導電
膜を含んでいることで、この半導体装置を、液晶表示装
置等へ適用することが可能になる。
【0188】本発明の第2の局面における液晶表示装置
によれば、コンタクト部における第1導電層の上層部の
膜厚が、上層部の比抵抗値に応じて所定の膜厚に設定さ
れていることで、コンタクト抵抗を大幅に低減すること
ができる。また、上層部が窒素を含有するアルミニウム
を含むことで、たとえば第2導電層を形成する際のエッ
チング液などの薬液から下層部を保護することができ
る。その結果、容易に信号遅延が防止され配線等の腐食
が抑制される液晶表示装置が得られる。
【0189】このようなコンタクト部における上層部の
膜厚dとしては、上層部の比抵抗ρが、50<ρ≦1×
105μΩ・cmの場合では、0<ρ・d<3Ω・μm2
を満たす膜厚であり、比抵抗ρが、1×105μΩ・c
m<ρの場合では、0<d<3nmを満たす膜厚であ
り、コンタクト部の面積を面積Sとすると、所定のコン
タクト抵抗RはR・S<100MΩ・μm2を満たすこ
とが好ましく、これにより、実用的なコンタクト面積で
はコンタクト抵抗を100KΩ以下、望ましくは数KΩ
以下にでき、コンタクト抵抗を大幅に低減することがで
きる。
【0190】本発明の第3の局面における半導体装置の
製造方法によれば、コンタクトホールを形成する工程に
おいて、上層部の比抵抗に基づいてコンタクト部におけ
る上層部の膜厚が所定の膜厚に形成されることで、コン
タクト抵抗を大幅に低減することができる。また、上層
部が窒素を含有するアルミニウムを含むことで、たとえ
ば第2導電層を形成する際のエッチング液などの薬液か
ら第1導電層の下層部を保護することができる。その結
果、信号遅延が防止され配線等の腐食が抑制される半導
体装置を容易に製造することができる。
【0191】そのような上層部の膜厚dとしては、上層
部の比抵抗ρが、50<ρ≦1×105μΩ・cmの場
合では、0<ρ・d<3Ω・μm2を満たす膜厚であ
り、比抵抗ρが、1×105μΩ・cm<ρの場合で
は、0<d<3nmを満たす膜厚であり、コンタクト部
の面積を面積Sとすると、所定のコンタクト抵抗RはR
・S<100MΩ・μm2を満たすことが好ましく、こ
れにより、実用的なコンタクト面積ではコンタクト抵抗
を100KΩ以下、望ましくは数KΩ以下にでき、コン
タクト抵抗を大幅に低減することができる。
【0192】また好ましくは、上層部はスパッタ法によ
り窒素雰囲気中にて形成され、基板が晒される雰囲気内
に導入される窒素の流量を流量F、上層部の成長速度を
成長速度Dとすると、0.1<F/D<10ml/nm
(このうち、0.1<F/D≦1ml/nmを条件Aと
し、1<F/D<10ml/nmを条件Bとする。)の
下で形成される。この場合、条件Aでは、上層部の比抵
抗は比較的低くなり、所定のコンタクト抵抗を得るため
の上層部の膜厚のマージンが広くなる。一方、条件Bの
場合では、上層部の比抵抗が比較的高くなり、たとえば
第2導電層を形成する際のエッチング液などの薬液に対
して耐薬液性を有することができる。
【0193】このように、条件Aの場合では、上層部の
膜厚のマージンが大きくなるため、上層部の成長速度D
としては、3<D<60nm/minであるのが好まし
い。
【0194】一方、条件Bの場合では、比抵抗が比較的
高くなるため、所定のコンタクト抵抗を得るための膜厚
の範囲が狭くなる。この場合には、上層部の成長速度D
としては、3<D<10nm/minであるのが好まし
い。
【0195】好ましくは、下層部は、圧力が10-3Pa
以下の状態になった後に形成され始めることで、下層部
と上層部との間に酸化アルミニウムが形成されるのを大
幅に抑制することができる。
【0196】また好ましくは、下層部の形成が始まって
から上層部の形成が終了するまでの間、基板が晒される
雰囲気の酸素濃度は10-10mol/l以下であること
で、下層部と上層部との間に酸化アルミニウムの膜が形
成されるのを確実に抑制することができる。
【0197】上層部は、アルミニウムを窒化させる窒化
性ガスを含む雰囲気中で形成されるのが好ましい。その
ような窒化性ガスとしては、窒素、アンモニア、ヒドラ
ジンおよびヒドラゾンの少なくともいずれかを含むガス
を含んでいるのが好ましい。
【0198】また好ましくは、第1導電層はスキャンマ
グネトロンスパッタリング装置を用いて行なわれること
で、基板上に形成する第1導電層の膜厚分布をマグネッ
トの揺動速度により制御することができ、基板面内の第
1導電層の膜厚の制御を容易に行なうことができる。
【0199】好ましくは、コンタクトホールを形成する
工程では、下層部が露出する前に、アルミニウムを窒化
させる窒化性ガスを導入することを含んでいることで、
コンタクトホールを形成する際のエッチングにより、上
層部がエッチングされて下層部の表面が露出したとして
も、窒化性ガスの導入により、下層部の表面に窒素を含
むアルミニウム膜が形成される。これにより、コンタク
ト抵抗が上昇するのを抑制することができる。
【0200】また好ましくは、第1導電層を形成する工
程では、第1導電層をドライエッチングによりパターニ
ングする工程を含むことで、ウエットエッチングにより
パターニングする場合と比較すると、上層部と下層部の
膜質の違いに起因して生じる上層部の庇をなくすことが
できる。その結果、第1導電層の上に形成される第2導
電層が、第1導電層の段差部において断線するのを防止
することができる。
【0201】窒化性ガスとしての窒素は、予めガスボン
ベ内で不活性ガスと混合希釈されているのが望ましい。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係る液晶表示装置の
製造方法の1工程を示す断面図である。
【図2】 同実施の形態において、図1に示す工程の後
に行なわれる工程を示す断面図である。
【図3】 同実施の形態において、図2に示す工程の後
に行なわれる工程を示す断面図である。
【図4】 同実施の形態において、図3に示す工程の後
に行なわれる工程を示す断面図である。
【図5】 同実施の形態において、図4に示す工程の後
に行なわれる工程を示す断面図である。
【図6】 同実施の形態において、図5に示す工程にお
ける部分拡大断面図である。
【図7】 同実施の形態において、図5に示す工程の後
に行なわれる工程を示す断面図である。
【図8】 同実施の形態において、図7に示す工程の後
に行なわれる工程を示す断面図である。
【図9】 同実施の形態において、図8に示す工程の後
に行なわれる工程を示す概観図である。
【図10】 同実施の形態において、窒素を含むアルミ
ニウム膜の膜厚および比抵抗に対するコンタクト抵抗の
分布を示すグラフである。
【図11】 本発明の実施の形態2に係る液晶表示装置
の製造方法の1工程を示す部分拡大断面図である。
【図12】 本発明の実施の形態3に係る液晶表示装置
の製造方法の1工程を示す部分拡大断面図である。
【図13】 本発明の実施の形態4に係る液晶表示装置
の製造方法の1工程を示す断面図である。
【図14】 同実施の形態において、図13に示す工程
の後に行なわれる工程を示す断面図である。
【図15】 同実施の形態において、図14に示す工程
の後に行なわれる工程を示す断面図である。
【図16】 同実施の形態において、図15に示す工程
における部分拡大断面図である。
【図17】 同実施の形態において、図15に示す工程
における他の部分拡大断面図である。
【図18】 同実施の形態において、図15に示す工程
の後に行なわれる工程を示す断面図である。
【図19】 同実施の形態における液晶表示装置の利点
を説明するための部分拡大断面図である。
【図20】 従来の液晶表示装置の製造方法の1工程を
示す断面図である。
【図21】 図20に示す工程の後に行なわれる工程を
示す断面図である。
【図22】 図21に示す工程の後に行なわれる工程を
示す断面図である。
【図23】 図22に示す工程の後に行なわれる工程を
示す断面図である。
【図24】 図23に示す工程の後に行なわれる工程を
示す断面図である。
【符号の説明】
A 画像表示部、B 端子部、T 薄膜トランジスタ、
2 ガラス基板、4,4a アルミニウム合金膜、5,
5a 窒素を含むアルミニウム膜、45a 端子側配
線、45b ゲート電極、45c 補助容量配線、6
シリコン窒化膜、7 アモルファスシリコン膜、8 n
+型アモルファスシリコン膜、9a ドレイン電極、9
b ソース電極、10 シリコン窒化膜、11a,11
b コンタクトホール、12a,12b コンタクト
部、13a 画素電極、13b 端子電極、15 配向
膜、16 シール材、17 ガラス基板、18 色材、
19ブラックマトリックス、20 ITO膜、21 配
向膜、22 液晶、23 液晶パネル、24 駆動IC
基板、25 フレキシブルプリント回路、31,31
a,31b クロム膜、32,32a,32b アルミ
ニウム合金膜、33,33a,33b 窒素を含むアル
ミニウム膜、34 感光性透明樹脂膜、41 庇。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹口 徹 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 中村 伸宏 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内 Fターム(参考) 2H092 JA26 JA46 JA47 JA49 KA19 KA24 NA28 5F033 GG04 HH38 JJ38 KK09 KK17 KK32 LL07 MM05 MM08 PP15 PP16 QQ08 QQ10 QQ16 QQ19 QQ37 QQ73 QQ78 QQ90 RR06 RR27 SS15 TT02 VV15 WW00 WW02 WW04 XX01 XX09 XX18 XX27 5F110 AA30 CC07 DD02 EE01 EE03 EE06 EE14 EE37 EE44 FF03 FF30 GG02 GG15 GG25 HK04 HK08 HK16 HK21 HK33 HK35 HL07 NN02 NN24 NN35 NN72 NN73 QQ04

Claims (23)

    【特許請求の範囲】
  1. 【請求項1】 主表面を有する基板と、 前記基板の主表面上に形成された第1導電層と、 前記基板の主表面上に形成され、前記第1導電層と電気
    的に接続される第2導電層とを備え、 前記第1導電層は、 アルミニウムを主成分とする第1層と、 窒素を含有するアルミニウムを含む第2層とを有する積
    層膜からなり、 前記第1導電層と前記第2導電層とが接触するコンタク
    ト部では、前記第2層が前記第2導電層と直接接触し、 前記コンタクト部における前記第2層の膜厚は、前記第
    2層の比抵抗に基づいて、所定のコンタクト抵抗が得ら
    れるように設定された、半導体装置。
  2. 【請求項2】 前記第1導電層を覆うように前記基板上
    に形成された絶縁膜と、 前記絶縁膜に形成され、前記第1導電層の表面を露出す
    るコンタクトホールとを備え、 前記コンタクト部は前記コンタクトホール内に位置し、 前記第1導電層では、前記第1層上に前記第2層が形成
    され、 前記第2導電層は、前記コンタクトホール内を含む前記
    絶縁膜上に形成された、請求項1記載の半導体装置。
  3. 【請求項3】 前記コンタクト部における前記第2層の
    膜厚dは、 前記第2層の比抵抗ρが、50<ρ≦1×105μΩ・
    cmの場合では、 0<ρ・d<3Ω・μm2 を満たす膜厚であり、 前記比抵抗ρが、1×105μΩ・cm<ρの場合で
    は、 0<d<3nm を満たす膜厚であり、 前記コンタクト部の面積を面積Sとすると、所定の前記
    コンタクト抵抗RはR・S<100MΩ・μm2を満た
    す、請求項1または2に記載の半導体装置。
  4. 【請求項4】 前記コンタクト部以外の部分における前
    記第2層の膜厚Tは、前記コンタクト部における膜厚よ
    りも厚い、請求項1〜3のいずれかに記載の半導体装
    置。
  5. 【請求項5】 前記第1層のアルミニウムの結晶粒の面
    方位は(111)配向である、請求項1〜4のいずれか
    に記載の半導体装置。
  6. 【請求項6】 前記第2層の比抵抗ρが、50<ρ≦1
    ×105μΩ・cmの場合では、 前記膜厚Tは、0<T<20nmを満たす膜厚である、
    請求項4記載の半導体装置。
  7. 【請求項7】 前記膜厚Tが、T≧20nmの場合で
    は、前記絶縁膜の膜厚は1μmよりも厚い、請求項4記
    載の半導体装置。
  8. 【請求項8】 前記絶縁膜は透明樹脂膜を含む、請求項
    7記載の半導体装置。
  9. 【請求項9】 前記第2導電層は透明導電膜を含む、請
    求項1〜8のいずれかに記載の半導体装置。
  10. 【請求項10】 主表面を有する透明な基板と、 前記基板の主表面上に形成された第1導電層と、 前記第1導電層を覆うように前記基板上に形成された絶
    縁膜と、 前記絶縁膜に形成され、前記第1導電層の表面を露出す
    るコンタクトホールと、 前記コンタクトホールを埋めるように前記絶縁膜上に形
    成され、前記第1導電層と電気的に接続される透明な第
    2導電層とを備え、 前記第1導電層は、 アルミニウムを主成分とする下層部と、 前記下層部上に積層され、窒素を含有するアルミニウム
    を含む上層部とを有し、 前記コンタクトホールは前記上層部の表面を露出し、前
    記コンタクトホールのコンタクト部における前記上層部
    の膜厚は、前記上層部の比抵抗値に基づいて所定のコン
    タクト抵抗が得られるように設定された、液晶表示装
    置。
  11. 【請求項11】 前記コンタクト部における前記上層部
    の膜厚dは、 前記上層部の比抵抗ρが、50<ρ≦1×105μΩ・
    cmの場合では、 0<ρ・d<3Ω・μm2 を満たす膜厚であり、 前記比抵抗ρが、1×105μΩ・cm<ρの場合で
    は、 0<d<3nm を満たす膜厚であり、 前記コンタクト部の面積を面積Sとすると、所定の前記
    コンタクト抵抗RはR・S<100MΩ・μm2を満た
    す、請求項10記載の液晶表示装置。
  12. 【請求項12】 基板上にアルミニウムを主成分とする
    下層部と、該下層部上に、窒素を含有するアルミニウム
    からなる上層部を積層させた第1導電層を形成する工程
    と、 前記第1導電層を覆うように前記基板上に絶縁膜を形成
    する工程と、 前記絶縁膜に、前記上層部の表面を露出するコンタクト
    ホールを形成する工程と、 前記コンタクトホールの底に露出した前記上層部に電気
    的に接続される第2導電層を前記絶縁膜上に形成する工
    程とを備え、 前記コンタクトホールを形成する工程では、前記コンタ
    クトホールのコンタクト部における上層部が、その上層
    部の比抵抗値に基づいて所定のコンタクト抵抗が得られ
    るように所定の膜厚に形成される、半導体装置の製造方
    法。
  13. 【請求項13】 前記上層部の膜厚dは、 前記上層部の比抵抗ρが、50<ρ≦1×105μΩ・
    cmの場合では、 0<ρ・d<3Ω・μm2 を満たす膜厚であり、 前記比抵抗ρが、1×105μΩ・cm<ρの場合で
    は、 0<d<3nm を満たす膜厚であり、 前記コンタクト部の面積を面積Sとすると、所定の前記
    コンタクト抵抗RはR・S<100MΩ・μm2を満た
    す、請求項12記載の半導体装置の製造方法。
  14. 【請求項14】 前記上層部は、スパッタ法により窒素
    雰囲気中にて形成され、 前記基板が晒される雰囲気内に導入される窒素の流量を
    流量F、前記上層部の成長速度を成長速度Dとすると、 0.1<F/D<10ml/nm の下で形成される、請求項13記載の半導体装置の製造
    方法。
  15. 【請求項15】 前記成長速度Dは、0.1<F/D≦
    1ml/nmの場合には、3<D<60nm/minで
    あり、 1<F/D<10ml/nmの場合では、3<D<10
    nm/minである、請求項14記載の半導体装置の製
    造方法。
  16. 【請求項16】 前記下層部は、前記基板が晒される雰
    囲気の圧力が10-3Pa以下の状態になった後に形成が
    開始される、請求項12〜15のいずれかに記載の半導
    体装置の製造方法。
  17. 【請求項17】 前記下層部の形成が始まってから前記
    上層部の形成が終了するまでの間、前記基板が晒される
    雰囲気の酸素濃度は10-10mol/l以下である、請
    求項12〜16のいずれかに記載の半導体装置の製造方
    法。
  18. 【請求項18】 前記上層部は、アルミニウムを窒化さ
    せる窒化性ガスを含む雰囲気中で形成される、請求項1
    2〜17のいずれかに記載の半導体装置の製造方法。
  19. 【請求項19】 前記窒化性ガスは、窒素、アンモニ
    ア、ヒドラジンおよびヒドラゾンの少なくともいずれか
    のガスを含む、請求項18記載の半導体装置の製造方
    法。
  20. 【請求項20】 前記第1導電層は、スキャンマグネト
    ロンスパッタリング装置を用いて行なわれる、請求項1
    2〜19のいずれかに記載の半導体装置の製造方法。
  21. 【請求項21】 前記コンタクトホールを形成する工程
    では、前記下層部が露出する前にアルミニウムを窒化さ
    せる窒化性ガスを導入することを含む、請求項12記載
    の半導体装置の製造方法。
  22. 【請求項22】 前記第1導電層を形成する工程は、前
    記第1導電層をドライエッチングによりパターニングす
    る工程を含む、請求項12記載の半導体装置の製造方
    法。
  23. 【請求項23】 前記窒素は予めガスボンベ内で不活性
    ガスと混合希釈されている、請求項14記載の半導体装
    置の製造方法。
JP35859199A 1999-12-17 1999-12-17 半導体装置、液晶表示装置および半導体装置の製造方法 Expired - Lifetime JP4190118B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP35859199A JP4190118B2 (ja) 1999-12-17 1999-12-17 半導体装置、液晶表示装置および半導体装置の製造方法
US09/592,277 US6534349B1 (en) 1999-12-17 2000-06-12 Method of manufacturing a semiconductor device having a two-layered electrode structure
KR10-2000-0032316A KR100370935B1 (ko) 1999-12-17 2000-06-13 반도체 장치, 액정표시장치 및 반도체 장치의 제조방법
TW089111832A TWI287651B (en) 1999-12-17 2000-06-16 Semiconductor device, liquid crystal display device and method of manufacturing the semiconductor device
US10/342,312 US6794759B2 (en) 1999-12-17 2003-01-15 Semiconductor device, liquid crystal display device and method of manufacturing the semiconductor device
US10/940,822 US7012338B2 (en) 1999-12-17 2004-09-15 Semiconductor device, liquid crystal display device and method of manufacturing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35859199A JP4190118B2 (ja) 1999-12-17 1999-12-17 半導体装置、液晶表示装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001174848A true JP2001174848A (ja) 2001-06-29
JP4190118B2 JP4190118B2 (ja) 2008-12-03

Family

ID=18460112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35859199A Expired - Lifetime JP4190118B2 (ja) 1999-12-17 1999-12-17 半導体装置、液晶表示装置および半導体装置の製造方法

Country Status (4)

Country Link
US (3) US6534349B1 (ja)
JP (1) JP4190118B2 (ja)
KR (1) KR100370935B1 (ja)
TW (1) TWI287651B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
JP2005522874A (ja) * 2002-04-09 2005-07-28 オリオール, インク. 基板をエッチングする方法
JP2006331864A (ja) * 2005-05-26 2006-12-07 Mitsubishi Electric Corp 有機電界発光型表示装置
US7602456B2 (en) 2006-05-19 2009-10-13 Mikuni Electoron Co. Ltd Method of manufacturing LCD apparatus by using halftone exposure method
US7910053B2 (en) 2006-05-26 2011-03-22 Mitsubishi Electric Corporation Semiconductor device and active matrix display device
JP2016058055A (ja) * 2013-11-12 2016-04-21 株式会社神戸製鋼所 電極およびその製造方法
JP2016122721A (ja) * 2014-12-25 2016-07-07 豊田合成株式会社 半導体装置の製造方法、半導体装置
US9845529B2 (en) 2013-11-12 2017-12-19 Kobe Steel, Ltd. Electrode and method for producing same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100627649B1 (ko) * 2000-10-30 2006-09-22 엘지.필립스 엘시디 주식회사 반투과 액정 표시 장치 및 그의 제조 방법
TWI228389B (en) * 2003-12-26 2005-02-21 Ind Tech Res Inst Method for forming conductive plugs
JP2006236839A (ja) * 2005-02-25 2006-09-07 Mitsubishi Electric Corp 有機電界発光型表示装置
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP2007134388A (ja) * 2005-11-08 2007-05-31 Sharp Corp 窒化物系半導体素子とその製造方法
US20080242108A1 (en) * 2007-04-02 2008-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating semiconductor device
TWI419335B (zh) * 2008-04-18 2013-12-11 Au Optronics Corp 顯示裝置及其製造方法
CN102645807B (zh) * 2012-04-10 2015-08-26 深超光电(深圳)有限公司 液晶显示面板阵列基板及其制造方法
CN103779358A (zh) * 2014-01-27 2014-05-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN111052395A (zh) 2017-08-31 2020-04-21 美光科技公司 半导体装置、晶体管以及用于接触金属氧化物半导体装置的相关方法
WO2019046629A1 (en) 2017-08-31 2019-03-07 Micron Technology, Inc. SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS, AND ASSOCIATED METHODS

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828517B2 (ja) 1989-07-04 1996-03-21 シャープ株式会社 薄膜トランジスタアレイ
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
JP3035101B2 (ja) 1993-02-04 2000-04-17 シャープ株式会社 電極基板及びその製造方法
JP2965116B2 (ja) 1993-10-19 1999-10-18 新日本製鐵株式会社 機械部品の油溝位置検出方法および装置
US5734452A (en) 1994-09-26 1998-03-31 Sharp Kabushiki Kaisha Two-terminal non-linear resistive device and a method for producing the same in which nickel or iron is an impurity in the zinc sulfide layer
KR100338480B1 (ko) 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JP3302240B2 (ja) 1995-11-28 2002-07-15 シャープ株式会社 薄膜トランジスタ及びその製造方法
KR100208024B1 (ko) * 1996-10-04 1999-07-15 윤종용 힐락 억제를 위한 tft의 알루미늄 게이트 구조 및 그 제조방법
US6016012A (en) * 1996-11-05 2000-01-18 Cypress Semiconductor Corporation Thin liner layer providing reduced via resistance
JP3323423B2 (ja) 1997-06-27 2002-09-09 富士通株式会社 液晶表示パネル
US6110766A (en) * 1997-09-29 2000-08-29 Samsung Electronics Co., Ltd. Methods of fabricating aluminum gates by implanting ions to form composite layers
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
KR100267106B1 (ko) * 1998-09-03 2000-10-02 윤종용 반도체 소자의 다층 배선 형성방법
JP2001060590A (ja) * 1999-08-20 2001-03-06 Denso Corp 半導体装置の電気配線及びその製造方法
US6261950B1 (en) * 1999-10-18 2001-07-17 Infineon Technologies Ag Self-aligned metal caps for interlevel metal connections

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522874A (ja) * 2002-04-09 2005-07-28 オリオール, インク. 基板をエッチングする方法
JP4662717B2 (ja) * 2002-04-09 2011-03-30 エルジー エレクトロニクス インコーポレイティド 基板をエッチングする方法
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
JP2006331864A (ja) * 2005-05-26 2006-12-07 Mitsubishi Electric Corp 有機電界発光型表示装置
JP4556768B2 (ja) * 2005-05-26 2010-10-06 三菱電機株式会社 有機電界発光型表示装置
US7602456B2 (en) 2006-05-19 2009-10-13 Mikuni Electoron Co. Ltd Method of manufacturing LCD apparatus by using halftone exposure method
US7910053B2 (en) 2006-05-26 2011-03-22 Mitsubishi Electric Corporation Semiconductor device and active matrix display device
JP2016058055A (ja) * 2013-11-12 2016-04-21 株式会社神戸製鋼所 電極およびその製造方法
US9845529B2 (en) 2013-11-12 2017-12-19 Kobe Steel, Ltd. Electrode and method for producing same
JP2016122721A (ja) * 2014-12-25 2016-07-07 豊田合成株式会社 半導体装置の製造方法、半導体装置

Also Published As

Publication number Publication date
KR20010066835A (ko) 2001-07-11
US20030107044A1 (en) 2003-06-12
JP4190118B2 (ja) 2008-12-03
US7012338B2 (en) 2006-03-14
TWI287651B (en) 2007-10-01
US20050036081A1 (en) 2005-02-17
KR100370935B1 (ko) 2003-02-05
US6794759B2 (en) 2004-09-21
US6534349B1 (en) 2003-03-18

Similar Documents

Publication Publication Date Title
JP2001174848A (ja) 半導体装置、液晶表示装置および半導体装置の製造方法
US9431426B2 (en) Thin film transistor array panel including layered line structure and method for manufacturing the same
US8173492B2 (en) Method of manufacturing thin film transistor substrate
JP4541787B2 (ja) 表示デバイス
TWI396885B (zh) 線路結構,製造線路之方法,薄膜電晶體基板,以及製造薄膜電晶體基板之方法
JP4920140B2 (ja) 液晶表示装置及びその製造方法
KR101199533B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
JP4272272B2 (ja) 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
US20090233388A1 (en) Manufacturing method of electro line for liquid crystal display device
JPH11283934A (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
KR20070049278A (ko) 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
US20080038885A1 (en) Method of fabricating a thin film transistor array panel
JPH06232129A (ja) 電子回路
KR100268103B1 (ko) 질화크롬을사용한배선및그제조방법,이를이용한액정표시장치및그제조방법
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
JP4677654B2 (ja) 透過型液晶表示装置及びその製造方法
JPH09148586A (ja) 薄膜トランジスタ及びその製造方法
JP2000165002A (ja) 電子機器用基板及びその製造方法と電子機器
JPH06104241A (ja) アルミニウム電極のパターニング方法
JP2002229065A (ja) 液晶表示装置とその製造方法
JP4224661B2 (ja) 銅配線基板及びその製造方法並びに液晶表示装置
KR100507281B1 (ko) 액정표시장치의 비아홀 형성 방법
KR100767379B1 (ko) 박막 트랜지스터 기판의 제조 방법
JP2001257362A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051128

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4190118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term