KR20140044552A - 식각 조성물, 금속 배선 및 표시 기판의 제조방법 - Google Patents

식각 조성물, 금속 배선 및 표시 기판의 제조방법 Download PDF

Info

Publication number
KR20140044552A
KR20140044552A KR1020120110660A KR20120110660A KR20140044552A KR 20140044552 A KR20140044552 A KR 20140044552A KR 1020120110660 A KR1020120110660 A KR 1020120110660A KR 20120110660 A KR20120110660 A KR 20120110660A KR 20140044552 A KR20140044552 A KR 20140044552A
Authority
KR
South Korea
Prior art keywords
layer
zinc
oxide
indium
copper
Prior art date
Application number
KR1020120110660A
Other languages
English (en)
Other versions
KR101953215B1 (ko
Inventor
박홍식
이왕우
김봉균
정종현
박영우
김규포
서원국
신현철
한승연
이기범
조삼영
Original Assignee
삼성디스플레이 주식회사
주식회사 동진쎄미켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 주식회사 동진쎄미켐 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120110660A priority Critical patent/KR101953215B1/ko
Priority to US13/874,934 priority patent/US20140097006A1/en
Priority to EP13166248.8A priority patent/EP2717315B1/en
Priority to CN201810026111.8A priority patent/CN108054176B/zh
Priority to CN201310260941.4A priority patent/CN103715177A/zh
Priority to JP2013191586A priority patent/JP2014078700A/ja
Publication of KR20140044552A publication Critical patent/KR20140044552A/ko
Priority to JP2017139203A priority patent/JP6375026B2/ja
Application granted granted Critical
Publication of KR101953215B1 publication Critical patent/KR101953215B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

식각 조성물은 인산 40 중량% 내지 60 중량%, 질산 1 중량% 내지 10 중량%, 초산 3 중량% 내지 15 중량%, 구리 이온 화합물 0.01 중량% 내지 0.1 중량%, 질산염 1 중량% 내지 10 중량%, 초산염 1 중량% 내지 10 중량% 및 여분의 물을 포함한다.

Description

식각 조성물, 금속 배선 및 표시 기판의 제조방법{ETCHANT COMPOSITION, METAL WIRING AND METHOD OF MANUFACTURING A DISPLAY SUBSTRATE}
본 발명은 식각 조성물, 금속 배선 및 표시 기판의 제조 방법 에 관한 것으로, 더욱 상세하게는 구리를 포함하는 금속층을 식각할 수 있는 식각 조성물, 이를 적용하여 얻어진 금속 배선 및 표시 기판의 제조 방법에 관한 것이다.
일반적으로, 표시 장치에 이용되는 표시 기판은 각 화소 영역을 구동하기 위한 스위칭 소자로서 박막 트랜지스터, 상기 박막 트랜지스터와 연결된 신호 배선 및 화소 전극을 포함한다. 상기 신호 배선은 게이트 구동 신호를 전달하는 게이트 배선과, 상기 게이트 배선과 교차하면서 데이터 구동 신호를 전달하는 데이터 배선을 포함한다.
상기 표시 장치가 대형화되고 소비자들의 고해상도 요구가 커짐에 따라, 상기 게이트 배선이나 상기 데이터 배선이 길어지고 가늘어져 저항이 점점 증가한다. 이에 따라, RC 지연의 문제가 발생하는데, 이를 해결하기 위해서 주로 상기 게이트 배선이나 상기 데이터 배선을 저저항 금속으로 형성하려고 하고 있다. 상기 게이트 배선이나 상기 데이터 배선을 형성하는 저저항 금속으로는, 구리가 전기 전도도가 탁월하고 부존량이 풍부하며 알루미늄이나 크롬에 비해서 저항이 매우 낮은 장점이 있다. 반면에, 산화제에 대한 저항성은 구리가 알루미늄이나 크롬에 비해서 큰 편이므로 구리층의 식각을 위해서는 강력한 산화제의 사용이 요구된다.
그러나 강력한 산화제를 포함하는 구리 식각 조성물은 상기 구리층을 식각하는 데는 효율적이지만 상기 구리층을 식각하는 공정에서 상기 구리층보다 먼저 형성된 패턴들을 쉽게 손상시키는 문제가 있다. 이를 해결하기 위해서, 기존의 과수계 식각 조성물을, 과황산계 화합물을 메인 식각 성분으로 이용하는 식각 조성물로 대체하고 있으나 상온에서 안정적으로 보관하기 어렵고, 식각 조성물이 처리할 수 있는 기판의 매수에 한계가 있다.
또한, 표시 장치에서의 응답 속도를 증가시키기 위하여, 배선의 두께를 증가시키고자 하는 노력이 행해지고 있으나, 종래의 식각 조성물을 이용하여 얻어진 구리 배선은 작은 테이퍼 각을 가짐으로써, 표시 장치의 개구율을 저하시킬 수 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 상온에서 보관 안정성이 높고, 기판의 처리 매수를 증가시킬 수 있으며, 패턴의 테이퍼 각을 증가시킬 수 있는, 식각 조성물을 제공하는 것이다.
본 발명의 다른 목적은 금속 배선을 제공하는 것이다.
본 발명의 또다른 목적은 상기 식각 조성물을 이용한 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 식각 조성물은 인산 40 중량% 내지 60 중량%, 질산 1 중량% 내지 10 중량%, 초산 3 중량% 내지 15 중량%, 구리 이온 화합물 0.01 중량% 내지 0.1 중량%, 질산염 1 중량% 내지 10 중량%, 초산염 1 중량% 내지 10 중량% 및 여분의 물을 포함한다.
일 실시예에서, 상기 구리 이온 화합물은 CuSO4 ˙5H2O, CuSO4 ˙3H2O, Cu(NO3)2˙3H2O, 또는 Cu2P2O7 ˙3H2O를 포함한다.
일 실시예에서, 상기 질산염은 NH4NO3, NaNO3, KNO3, LiNO3, Mg(NO3)2, Al(NO3)3, Zn(NO3)2, Fe(NO3)3, Ni(NO3)2 또는 Ca(NO3)2를 포함한다.
일 실시예에서, 상기 초산염은 CH3CO2NH4, CH3CO2Na, CH3CO2K, Mg(CH3CO2)2, Ca(CH3CO2)2, Al(CH3CO2)3 또는 CH3CO2Li를 포함한다.
일 실시예에서, 상기 식각 조성물은 1 중량% 이하의 불화금속산을 더 포함하며, 상기 불화금속산은 H2SiF6, HBF4, H2TiF6 또는 H2ZrF6를 포함한다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 금속 배선은 인듐 및 아연을 포함하는 산화물층 및 상기 인듐 및 아연을 포함하는 산화물층 위에 형성된 구리층을 포함하며, 상기 인듐 및 아연을 포함하는 산화물층의 산화아연 함량은 10 중량% 이상 35 중량% 미만이다.
일 실시예에서, 상기 금속 배선은 상기 구리층의 위에 배치된 인듐 및 아연을 포함하는 산화물층을 더 포함한다.
일 실시예에서, 상기 구리층의 두께는 1,000Å 내지 3㎛이고, 상기 인듐 및 아연을 포함하는 산화물층의 두께는 100Å 내지 500Å이다.
일 실시예에서, 상기 구리층의 두께는 1㎛ 내지 3㎛이다.
일 실시예에서, 상기 구리층의 위에 배치된 인듐 및 아연을 포함하는 산화물층의 산화아연 함량은 10 중량% 이상 35 중량% 미만이다.
일 실시예에서, 상기 구리층의 테이퍼 각은 50°이상이며, 바람직하게는 약 60°내지 약 85°이다.
상기한 본 발명의 다른 목적을 실현하기 위한 다른 실시예에 따른 금속 배선은 인듐 및 아연을 포함하는 산화물층 및 상기 인듐 및 아연을 포함하는 산화물층 하부에 배치된 구리층을 포함하며, 상기 인듐 및 아연을 포함하는 산화물층의 산화아연 함량은 10 중량% 이상 35 중량% 미만이다.
일 실시예에서, 상기 금속 배선은 상기 구리층 아래에 형성된 티타늄층을 더 포함한다.
일 실시예에서, 상기 금속 배선은 상기 티타늄층 아래에 형성된 인듐 및 아연을 포함하는 산화물층을 더 포함한다.
상기한 본 발명의 또다른 목적을 실현하기 위한 실시예에 따른 표시 기판의 제조 방법이 제공된다. 상기 방법에 따르면, 베이스 기판 위에 구리층을 포함하는 데이터 금속층을 형성한다. 상기 데이터 금속층 위에 포토레지스트 패턴을 형성한다. 상기 데이터 금속층과 상기 포토레지스트 패턴을 갖는 베이스 기판에 인산 40 중량% 내지 60 중량%, 질산 1 중량% 내지 10 중량%, 초산 3 중량% 내지 15 중량%, 구리 이온 화합물 0.01 중량% 내지 0.1 중량%, 질산염 1 중량% 내지 10 중량%, 초산염 1 중량% 내지 10 중량% 및 여분의 물을 포함하는 식각 조성물을 제공하여 상기 데이터 금속층을 부분적으로 제거하여 데이터 라인을 형성한다.
일 실시예에서, 상기 데이터 금속층은, 상기 구리층의 위에 배치된 인듐 및 아연을 포함하는 산화물층을 더 포함한다.
일 실시예에서, 상기 데이터 금속층은, 상기 구리층의 하부에 배치된 인듐 및 아연을 포함하는 산화물층을 더 포함한다.
일 실시예에서, 상기 데이터 금속층은, 상기 구리층의 위에 배치된 인듐 및 아연을 포함하는 산화물층 및 상기 구리층의 하부에 배치된 인듐 및 아연을 포함하는 산화물층을 더 포함한다.
일 실시예에서, 상기 데이터 라인을 커버하는 절연막을 형성한다. 상기 절연막 위에 산화물 반도체층을 형성한다. 상기 산화물 반도체층을 패터닝하여 산화물 반도체 패턴을 형성한다. 상기 산화물 반도체 패턴 위에 게이트 절연층 및 게이트 금속층을 순차적으로 형성한다. 상기 게이트 금속층을 패터닝하여 게이트 전극을 형성한다. 상기 게이트 절연층을 패터닝하여 게이트 절연 패턴을 형성하여 상기 산화물 반도체 패턴을 노출한다. 상기 산화물 반도체 패턴의 노출된 부분을 환원하여, 금속을 포함하는 소스 전극 및 드레인 전극을 형성한다. 상기 소스 전극과 상기 데이터 라인을 연결하는 연결 전극 및 상기 드레인 전극과 연결되는 화소 전극을 형성한다.
일 실시예에서, 상기 게이트 금속층은 구리층을 포함하며, 인산 40 중량% 내지 60 중량%, 질산 1 중량% 내지 10 중량%,초산 3 중량% 내지 15 중량%, 구리 이온 화합물 0.01 중량% 내지 0.1 중량%, 질산염 1 중량% 내지 10 중량%, 초산염 1 중량% 내지 10 중량% 및 여분의 물을 포함하는 식각 조성물을 이용하여 패터닝된다.
본 발명의 실시예에 따른 식각 조성물은 구리, 몰리브덴, 니켈, 코발트, 인듐-아연 산화물, 갈륨-아연 산화물, 아연-알루미늄 산화물, 인듐-주석 산화물, 인듐-갈륨-아연 산화물, 무정형 인듐-주석 산화물, 구리 합금, 몰리브덴-니켈 합금, 몰리브덴-코발트 합금의 단일막 또는 이들의 적층막을 식각할 수 있다.
상기 식각 조성물은 상온에서 보관 안정성이 높고, 기판의 처리 매수를 증가시킬 수 있다.
또한, 상기 식각 조성물은 유리, 실리콘 산화물, 실리콘 질화물 들을 포함하는 베이스 기판의 손상을 방지할 수 있다.
또한, 상기 식각 조성물은 구리 및 산화물을 포함하는 다층 금속막을 일괄적으로 식각할 수 있다. 따라서, 표시 기판의 제조 공정의 생산성을 개선할 수 있다.
식각으로 얻어진 패턴의 테이퍼 각을 증가시켜 표시 기판에서 배선의 두께를 증가시킬 수 있다. 따라서, 표시 기판에서 저저항 배선을 구현할 수 있으며, 화소의 개구율을 증가시킬 수 있다.
도 1 내지 도 10은 본 발명의 일 실시예에 따른 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 11 내지 도 15는 본 발명의 실시예에 따른 식각 조성물을 이용하여 얻어진 금속 패턴의 단면을 보여주는 주사전자현미경 사진들이다.
이하, 본 발명의 일 실시예에 따른 식각 조성물에 대해서 먼저 설명하고, 상기 식각 조성물을 이용하여 금속 패턴의 형성 방법 및 표시 기판의 제조 방법을 첨부한 도면들을 참조하여 보다 상세하게 설명하고자 한다.
식각 조성물
본 발명의 일 실시예에 따른 식각 조성물은 인산(H3PO4), 질산(HNO3), 초산(CH3COOH), 구리이온 화합물, 질산염, 초산염 및 여분의 물을 포함한다. 상기 식각 조성물은 불화금속산을 더 포함할 수 있다. 이하에서는, 각 성분에 대해서 구체적으로 설명한다.
인산
상기 식각 조성물에 포함된 인산은 구리와 반응하여 구리층을 식각할 수 있다. 예를 들어, 아래와 같은 반응식에 따라, 구리를 산화시킬 수 있다.
3Cu + 2H3PO4 → Cu3(PO4)2 + 3H2
인산은 상기 식각 조성물의 전체 중량에 대해서, 약 40 중량% 미만인 경우, 상기 구리층의 식각 속도가 현저하게 저하되거나, 상기 구리층을 균일하게 식각할 수 없다. 또한, 인산의 함량이 약 60 중량% 초과인 경우, 상기 식각 조성물은 상기 구리층을 과도하게 식각하여 상기 구리층의 식각량을 제어하기 매우 어려우며, 구리층을 포함하는 다층 구조의 금속막을 식각할 때, 언더컷이 발생할 수 있다.
이에 따라, 상기 식각 조성물은, 상기 식각 조성물 전체 중량에 대해서, 약 40 중량% 이상 약 60 중량% 이하의 인산을 포함하는 것이 바람직하며, 보다 바람직하게는 약 45 중량% 이상 약 55 중량% 이하의 인산을 포함한다.
질산
상기 식각 조성물에 포함된 질산은 구리와 반응하여 구리층을 식각할 수 있다. 예를 들어, 아래와 같은 반응식에 따라, 구리를 산화시킬 수 있다.
Cu + 4HNO3 → Cu(NO3)2 + 2H2O + 2NO2
질산의 함량이 상기 식각 조성물 전체 중량에 대해서 약 1 중량% 미만인 경우, 상기 식각 조성물의 상기 구리층의 식각 속도를 저하시키고 상기 구리층을 불균일하게 식각하는 문제가 있다. 상기 구리층이 불균일하게 식각되는 경우, 외부에서 얼룩으로 시인될 수 있다. 반대로, 질산의 함량이 약 10 중량% 초과인 경우, 식각 속도가 지나치게 증가하여, 식각 공정의 조절이 어렵다. 따라서, 질산은 상기 식각 조성물의 전체 중량에 대해서 약 1 중량% 이상 약 10 중량% 이하를 포함하는 것이 바람직하다.
초산
상기 식각 조성물에 포함된 초산은 상기 식각 조성물에서 버퍼 역할을 함으로써, 구리층에 대한 반응 속도를 조절할 수 있다.
초산의 함량이 상기 식각 조성물 전체 중량에 대해서 약 3 중량% 미만인 경우, 식각 속도가 지나치게 증가하여, 식각 공정의 조절이 어렵다. 초산의 함량이 약 15 중량% 초과인 경우, 식각 속도가 저하되고, 스큐가 증가할 수 있다. 이에 따라, 초산은 상기 식각 조성물의 전체 중량에 대해서 약 3 중량% 이상 약 15 중량% 이하를 포함하는 것이 바람직하다.
구리 이온 화합물
상기 식각 조성물에 포함된 구리 이온 화합물은 식각 공정 초기에 과식각을 방지할 수 있다.
구리 이온 화합물의 함량이 상기 식각 조성물 전체 중량에 대해서 약 0.01 중량% 미만인 경우, 식각 공정 초기에 과식각이 발생할 수 있다. 구리 이온 화합물의 함량이 약 0.1 중량% 초과인 경우, 식각 속도가 저하될 수 있다. 이에 따라, 구리 이온 화합물은 상기 식각 조성물의 전체 중량에 대해서 약 0.01 중량% 이상 약 0.1 중량% 이하를 포함하는 것이 바람직하다.
예를 들어, 구리 이온 화합물의 예로는 CuSO4 ˙5H2O, CuSO4 ˙3H2O, Cu(NO3)2˙3H2O, Cu2P2O7 ˙3H2O 등이 사용될 수 있으며, 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다.
질산염
식각 공정이 진행됨에 따라, 상기 식각 조성물 내의 구리 이온 농도가 증가한다. 질산염은 구리 이온에 의해 질산이 분해되는 것을 억제함으로써, 상기 식각 조성물의 식각 속도를 유지할 수 있다.
질산염의 함량이 상기 식각 조성물 전체 중량에 대해서 약 1 중량% 미만인 경우, 식각 속도가 저하될 수 있으며, 질산염의 함량이 약 10 중량% 초과인 경우, 질산염이 석출되어 공정 신뢰성이 저하될 수 있다. 이에 따라, 질산염은, 상기 식각 조성물의 전체 중량에 대해서 약 1 중량% 이상 약 10 중량% 이하를 포함하는 것이 바람직하며, 보다 바람직하게는 약 5 중량% 내지 약 10 중량%를 포함한다.
예를 들어, 질산염의 예로는 NH4NO3, NaNO3, KNO3, LiNO3, Mg(NO3)2, Al(NO3)3, Zn(NO3)2, Fe(NO3)3, Ni(NO3)2, Ca(NO3)2등이 사용될 수 있으며, 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다.
초산염
상기 식각 조성물에 포함된 초산염은 구리층에 대한 식각 속도를 조절할 수 있다.
초산염의 함량이 상기 식각 조성물 전체 중량에 대해서 약 1 중량% 미만인 경우, 식각 속도의 조절이 어려우며, 초산염의 함량이 약 10 중량% 초과인 경우, 구리층의 균일한 식각이 어렵다. 이에 따라, 초산염은, 상기 식각 조성물의 전체 중량에 대해서 약 1 중량% 이상 약 10 중량% 이하를 포함하는 것이 바람직하며, 보다 바람직하게는 약 3 중량% 이상 약 5 중량% 이하를 포함한다.
예를 들어, 초산염의 예로는 CH3CO2NH4, CH3CO2Na, CH3CO2K, Mg(CH3CO2)2, Ca(CH3CO2)2, Al(CH3CO2)3, CH3CO2Li 등이 사용될 수 있으며, 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 초산염은 반도체 공정용의 순도를 가지는 것이 사용될 수 있다.
불화금속산
상기 식각 조성물에 포함된 불화금속산은 식각되는 구리층의 테이퍼각을 증가시킬 수 있다.
불화금속산의 함량이 상기 식각 조성물 전체 중량에 대해서 약 1 중량% 초과인 경우, 구리층의 균일한 식각이 어렵다. 이에 따라, 불화금속산은, 상기 식각 조성물의 전체 중량에 대해서 약 1 중량% 이하를 포함하는 것이 바람직하다.
예를 들어, 불화금속산의 예로는 H2SiF6, HBF4, H2TiF6, H2ZrF6 등이 사용될 수 있으며, 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다.
물
물은 탈이온수(deionized water)를 포함한다. 예를 들어, 물은 반도체 공정용으로서 약 18 ㏁/㎝ 이상의 비저항을 가질 수 있다. 물은 상기 식각 조성물에서, 인산, 질산, 초산, 구리이온 화합물, 질산염, 초산염 및 불화금속산의 함량을 제외한 나머지를 차지하며, 예를 들어, 상기 식각 조성물의 전체 중량에 대하여 약 20 중량% 내지 약 50 중량%일 수 있다.
상기 식각 조성물은 구리, 몰리브덴, 니켈, 코발트, 인듐-아연 산화물, 갈륨-아연 산화물, 아연-알루미늄 산화물, 인듐-주석 산화물, 인듐-갈륨-아연 산화물, 무정형 인듐-주석 산화물, 구리 합금, 몰리브덴-니켈 합금, 몰리브덴-코발트 합금의 단일막 또는 이들의 적층막을 식각할 수 있다.
상기 식각 조성물은 상온에서 보관 안정성이 높고, 기판의 처리 매수를 증가시킬 수 있다.
또한, 상기 식각 조성물은 구리 및 산화물을 포함하는 다층 금속막을 일괄적으로 식각할 수 있으며, 식각으로 얻어진 패턴의 테이퍼 각을 증가시켜 표시 기판에서 배선의 두께를 증가시킬 수 있다.
또한, 상기 식각 조성물은 유리, 실리콘 산화물, 실리콘 질화물 들을 포함하는 베이스 기판의 손상을 방지할 수 있다.
금속 배선 및 표시 기판의 제조 방법
이하에서는 도면을 참조하여, 본 발명의 일 실시예에 따른 금속 배선 및 표시 기판의 제조 방법을 구체적으로 설명하기로 한다.
도 1 내지 10은 표시 기판의 제조방법을 도시한 단면도들이다. 상기 표시 기판은 표시 장치에 사용되는 어레이 기판일 수 있다. 본 발명의 일 실시예에 따른 금속 배선은 표시 장치의 데이터 라인 또는 게이트 라인으로 사용될 수 있다.
도 1을 참조하면, 베이스 기판(110) 위에 데이터 금속층을 형성한다. 상기 베이스 기판(110)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 데이터 금속층은 상부 베리어층(272), 구리층(274) 및 하부 베리어층(276)을 포함한다. 예를 들어, 상기 상부 베리어층(272) 및 상기 하부 베리어층(276)은 산화물을 포함하며, 상기 구리층(274)은 구리 또는 구리 합금을 포함한다. 상기 산화물은 인듐-아연 산화물, 갈륨-아연 산화물, 아연-알루미늄 산화물, 인듐-주석 산화물, 인듐-갈륨-아연 산화물 등을 포함할 수 있으며, 바람직하게는 인듐 및 아연을 포함하는 인듐-아연 산화물, 인듐-갈륨-아연 산화물 등을 포함할 수 있으며, 보다 바람직하게는 인듐-아연 산화물, 인듐-갈륨-아연 산화물 등과 같은 인듐 및 아연을 포함하는 산화물을 포함한다.
상기 구리층(274)의 두께는 약 1,000Å 내지 약 3㎛일 수 있으며, 바람직하게는 약 1㎛내지 약 3㎛일 수 있다. 상기 구리층(274)의 두께가 약 1㎛ 이상일 경우, 저저항 배선을 구현하여, 표시 기판의 응답 속도를 증가시킬 수 있다. 특히, 본 발명의 일 실시예에 따른 식각 조성물은, 종래의 식각 조성물에 비하여 두께가 약 1㎛ 이상인 구리층의 식각에 유리하다. 구체적으로, 두께가 약 1㎛ 이상인 구리층을 식각하여 얻어진 패턴의 프로파일의 테이퍼 각을 증가시킬 수 있으며, 스큐를 감소시킬 수 있다.
상기 상부 베리어층(272) 및 상기 하부 베리어층(276)의 두께는 각각 약 100Å 내지 약 500Å일 수 있다.
상기 상부 베리어층(272) 및 상기 하부 베리어층(276)은 상기 구리층(274)보다 큰 경도, 바람직하게, 약 4 이상의 모스 경도를 갖는다.
상기 상부 베리어층(272) 및 상기 하부 베리어층(276)이 인듐 및 아연을 포함하는 산화물을 포함하는 경우, 배선의 프로파일 개선을 위하여 산화아연 함량은 적절하게 조절 될 수 있다. 예를 들어, 산화아연 함량이 약 35 중량% 이상인 경우, 상기 상부 베리어층(272) 또는 상기 하부 베리어층(276)의 측면 식각이 균일하지 않거나, 베이스 기판(110)이 손상될 수 있다. 또한, 산화아연 함량이 약 10 중량% 미만인 경우, 식각율이 과도하게 낮아 공정을 진행하기 어렵다. 따라서, 인듐-아연 산화물층의 산화아연 함량은 바람직하게 약 10 중량% 이상 약 35 중량% 미만일 수 있다.
상기 구리층(274)은 스푸터링법 등에 의해 형성될 수 있으며, 상기 상부 베리어층(272) 및 상기 하부 베리어층(276)은 화학 기상 증착법(chemical vapor deposition, CVD), 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD) 등에 의해 형성될 수 있다.
다른 실시예에서, 상기 상부 베리어층 또는 상기 하부 베리어층은 생략될 수 있다. 예를 들어, 상기 데이터 금속층은, 구리층 및 상기 구리층 하부에 배치된 티타늄층의 이중 구조, 구리층 및 상기 구리층의 상부에 배치된 인듐 및 아연을 포함하는 산화물층의 이중 구조 또는 구리층 및 상기 구리층의 하부에 배치된 인듐 및 아연을 포함하는 산화물층의 이중 구조를 가질 수 있다.
다른 실시예에서, 상기 데이터 금속층은, 인듐 및 아연을 포함하는 산화물층, 상기 인듐 및 아연을 포함하는 산화물층 하부에 배치된 구리층 및 상기 구리층 하부에 배치된 티타늄층을 포함하는 삼중 구조 또는 인듐 및 아연을 포함하는 산화물층, 상기 인듐 및 아연을 포함하는 산화물층 하부에 배치된 구리층, 상기 구리층 하부에 배치된 티타늄층 및 상기 티타늄층 하부에 배치된 인듐 및 아연을 포함하는 산화물층을 포함하는 4중 구조를 가질 수 있다.
도 2를 참조하면, 상기 데이터 금속층을 패터닝하여 데이터 라인(DL)을 형성한다. 예를 들어, 상기 상부 베리어층(272) 위에 포토레지스트 조성물을 도포한 후, 상기 데이터 라인의 형상에 대응되는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴에 의해 커버되지 않은 상기 상부 베리어층(272), 상기 구리층(274) 및 상기 하부 베리어층(276)을 차례로 식각하여, 상기 데이터 라인(DL)을 형성한다.
상기 상부 베리어층(272), 상기 구리층(274) 및 상기 하부 베리어층(276)은 동일한 식각 조성물에 의해 동일 공정에서 식각된다. 이에 따라, 상기 데이터 라인(DL)은 큰 테이퍼 각을 가질 수 있으며, 이에 따라 표시 기판의 개구율을 향상시킬 수 있다. 상기 테이퍼 각은 상기 패턴의 하면과 측면에 의해 형성되는 각으로 정의될 수 있으며, 예를 들어, 상기 구리층 또는 상기 데이터 라인(DL)의 테이퍼 각(θ)은 약 50°이상, 바람직하게는 약 60°내지 약 85°이하일 수 있다.
상기 식각 조성물은 분사법, 침지법 등에 의해 제공될 수 있다. 상기 식각 조성물은 인산, 질산, 초산, 구리염, 질산염, 초산염 및 물을 포함할 수 있다. 상기 데이터 금속층이 티타늄층을 포함하는 경우, 상기 식각 조성물은 불화금속산을 더 포함할 수 있으며, 상기 티타늄층은 별도의 식각 조성물에 의해 식각될 수 있다. 상기 티타늄층을 식각하기 위한 식각 조성물은 불화물 및 물을 포함할 수 있으며, 예를 들어, 상기 불화물은 HF, NH4F, NH4HF2 등을 포함할 수 있다.
상기 식각 조성물은 기설명된 본 발명의 일 실시예에 따른 식각 조성물과 실질적으로 동일하므로 구체적인 설명을 생략하기로 한다.
상기 데이터 라인(DL)은 상부 베리어층(172), 하부 베리어층(176) 및 상기 상부 베리어층(172)과 상기 하부 베리어층(176) 사이에 배치된 금속층(174)을 포함한다. 상기 데이터 금속층을 형성한 후에, 또는 상기 데이터 금속층을 식각한 후에, 상기 데이터 라인(DL)이 형성된 베이스 기판(110)은 브러쉬에 의해 세정될 수 있다.
도 3을 참조하면, 상기 데이터 라인(DL)을 커버하는 데이터 절연층(113), 상기 데이터 절연층(113) 위에 배치되는 제1 평탄화막(115), 상기 제1 평탄화막(115) 위에 배치되는 차광층(240), 상기 차광층(240) 위에 배치되는 버퍼층(250), 및 상기 버퍼층(250) 위에 배치되는 산화물 반도체층(220)을 상기 베이스 기판(110) 위에 순차적으로 형성한다. 상기 데이터 절연층(113)은 실리콘 질화물, 실리콘 산화물, 산화 알루미늄 등을 포함할 수 있으며, 두께는 약 500Å 내지 약 2,000Å일 수 있다.
다음으로, 바인더 수지를 포함하는 조성물을 상기 데이터 절연층(113) 위에 도포한다. 예를 들어, 상기 바인더 수지는 고내열성의 아크릴 수지, 페놀 수지 등을 포함할 수 있으며, 상기 조성물은 스핀 코팅에 의해 도포될 수 있다. 상기 조성물은 가열 또는 자외선의 조사에 의해 경화되어 상기 제1 평탄화막(115)을 형성할 수 있다. 상기 제1 평탄화막(115)은 기판의 상면을 평탄화할 수 있도록 충분한 두께를 갖는 것이 바람직하다.
상기 차광층(240)은 금속, 합금, 절연성 무기 물질, 유기 물질 등을 포함할 수 있다. 바람직하게, 상기 차광층(240)은 실리콘 산화물, 실리콘-게르마늄 합금, 게르마늄, 산화 티타늄 등을 포함할 수 있으며, 보다 바람직하게, 상기 차광층(24)은 실리콘-게르마늄 합금을 포함한다.
상기 차광층(240)의 두께는 약 100Å 내지 약 2,000Å일 수 있으며, 바람직하게는 약 600Å 내지 약 2,000Å일 수 있다. 상기 차광층(240)의 두께가 600Å 이상인 경우, 높은 흡광도(optical density)를 가질 수 있다.
상기 버퍼층(250)은 실리콘 산화물, 산화 알루미늄, 산화 하프늄, 산화 이트륨 등의 절연성 산화물 등을 포함할 수 있으며, 두께는 약 500Å 내지 약 1㎛일 수 있다.
상기 산화물 반도체층(220)은 상기 버퍼층(250) 위에 형성된다. 상기 산화물 반도체층(220)은 금속 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 금속 산화물 반도체는, 아연, 인듐, 갈륨, 주석, 티타늄, 인의 산화물 또는 이들의 조합을 포함할 수 있으며, 구체적으로 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO), 인듐 아연 주석 산화물(IZTO) 등을 포함할 수 있다.
상기 산화물 반도체층(220)은 화학 기상 증착법, 플라즈마 화학 기상 증착법, 용액 코팅법 등에 의해 형성될 수 있다.
도 4를 참조하면, 상기 산화물 반도체층(220)을 패터닝하여, 산화물 반도체 패턴(222)을 형성한다. 구체적으로, 상기 산화물 반도체층(220) 위에 포토레지스트 패턴(PR)을 형성하고, 상기 포토레지스트 패턴(PR)을 마스크로 이용하여, 상기 산화물 반도체층(220)의 노출된 부분을 식각한다. 이에 따라, 상기 버퍼층(250)의 상면이 부분적으로 노출된다.
이어서, 상기 포토레지스터 패턴(PR)을 마스크로 이용하여, 상기 버퍼층(250) 및 상기 차광층(240)을 차례로 식각하여, 버퍼 패턴(150) 및 차광 패턴(140)을 형성하고, 상기 포토레지스트 패턴(PR)을 제거한다. 따라서, 상기 산화물 반도체 패턴(222), 상기 버퍼 패턴(150) 및 상기 차광 패턴(140)은 실질적으로 동일한 형상 및 크기를 갖는다.
도 5를 참조하면, 상기 산화물 반도체 패턴(222) 및 상기 제1 평탄화막(115) 위에 게이트 절연층 및 게이트 금속층을 형성한다.
상기 게이트 절연층은 상부 게이트 절연층(262) 및 하부 게이트 절연층(264)을 포함한다. 상기 하부 게이트 절연층(264)은 상기 산화물 반도체 패턴(222)과 접촉하며, 따라서, 수소량이 상대적으로 적은 물질을 포함하는 것이 바람직하다. 예를 들어, 상기 하부 게이트 절연층(264)은 실리콘 산화물, 산화 알루미늄, 산화 하프늄, 산화 이트륨 등의 절연성 산화물 등을 포함할 수 있으며, 두께는 약 500Å 내지 약 30,000Å일 수 있다. 상기 상부 게이트 절연층(262)은 상기 하부 게이트 절연층(264) 위에 형성된다. 상기 상부 게이트 절연층(262)은 실리콘 질화물 등을 포함할 수 있으며, 약 500Å 내지 약 2,000Å일 수 있다.
본 실시예에서, 상기 게이트 절연층은 다층 구조를 가지나, 이에 한정되는 것은 아니며, 예를 들어, 실리콘 산화물과 같은 절연성 산화물을 포함하는 단일층 구조의 게이트 절연층이 사용될 수도 있다.
상기 게이트 금속층은 상부 베리어층(282), 구리층(284) 및 하부 베리어층(286)을 포함한다. 예를 들어, 상기 상부 베리어층(282) 및 상기 하부 베리어층(286)은 인듐 아연 산화물과 같은 산화물을 포함하며, 상기 구리층(284)은 구리 등의 금속을 포함한다. 상기 게이트 금속층의 구체적인 구성은 상기 데이터 금속층과 실질적으로 동일할 수 있으므로, 중복되는 구체적인 설명은 생략한다. 다른 실시예에서, 상기 게이트 금속층은 상기 데이터 금속층과 다른 구조를 가질 수 있으며, 예를 들어, 상기 게이트 금속층은 구리층 및 상기 구리층의 하부에 배치되는 티타늄층의 이중 구조를 가질 수도 있다.
도 6을 참조하면, 상기 게이트 금속층을 패터닝하여 게이트 전극(GL) 및 게이트 라인(GL)을 형성한다.
예를 들어, 상기 상부 베리어층(282) 위에 포토레지스트 조성물을 도포한 후, 상기 게이트 전극(GL) 및 상기 게이트 라인(GL)의 형상에 대응되는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴에 의해 커버되지 않은 상기 상부 베리어층(282), 상기 구리층(284) 및 상기 하부 베리어층(286)을 차례로 식각하여, 상기 게이트 전극(GL) 및 상기 게이트 라인(GL)을 형성한다.
바람직하게, 상기 상부 베리어층(282), 상기 구리층(284) 및 상기 하부 베리어층(286)은 동일한 식각 조성물에 의해 동일 공정에서 식각된다. 이에 따라, 상기 게이트 라인(GL)은 큰 테이퍼 각을 가질 수 있으며, 이에 따라 표시 기판의 개구율을 향상시킬 수 있다.
도 7을 참조하면, 상기 게이트 전극(GL) 및 상기 게이트 라인(GL)을 마스크를 이용하여, 상기 상부 게이트 절연층(262) 및 상기 하부 게이트 절연층(264)을 패터닝하여, 게이트 절연 패턴(160)을 형성한다. 따라서, 상기 게이트 절연 패턴(160)은 상기 게이트 라인(GL) 및 게이트 전극(GE)과 실질적으로 동일한 형상 및 크기를 갖는다.
상기 게이트 절연층을 패터닝하는 과정에서 상기 산화물 반도체 패턴(222)이 노출되나, 상기 게이트 절연층은 상기 산화물 반도체 패턴(222)과 다른 물질을 포함하며, 이에 따라 식각 선택성을 가지므로, 상기 산화물 반도체 패턴(222)은 식각되지 않는다.
다음으로, 상기 산화물 반도체 패턴(222)으로부터 채널(122), 소스 전극(124) 및 드레인 전극(126)을 형성한다. 구체적으로, 상기 게이트 전극(GE) 및 상기 게이트 절연 패턴(160)에 의해 커버되지 않고 노출된 산화물 반도체 패턴(222)을 소스 전극(124) 및 드레인 전극(126)으로 변환한다.
예를 들어, 상기 소스 전극(124) 및 드레인 전극(126)을 형성하기 위하여, 상기 노출된 산화물 반도체 패턴(222)을 플라즈마 처리할 수 있다. 예를 들어, 수소(H2), 헬륨(He), 포스핀(PH3), 암모니아(NH3), 실란(SiH4), 메탄(CH4), 아세틸렌(C2H2), 디보란(B2H6), 이산화탄소(CO2), 저메인(GeH4), 셀렌화수소(H2Se), 황화수소(H2S), 아르곤(Ar), 질소(N2), 산화질소(N2O), 플루오르포름(CHF3) 등의 기체 플라즈마(PT)를 상기 노출된 산화물 반도체 패턴(222)에 가할 수 있다. 플라즈마 처리된 산화물 반도체 패턴(222)을 구성하는 반도체 물질의 적어도 일부는 환원되어 금속성의 도체로 전환된다. 따라서, 환원 처리된 산화물 반도체 패턴(222)은 상기 소스 전극(124) 및 드레인 전극(126)을 형성하며, 상기 게이트 전극(GE) 및 상기 게이트 절연 패턴(160)에 의해 커버된 부분은 잔류하여 채널(122)을 형성한다.
다른 방법으로, 상기 소스 전극(124) 및 드레인 전극(126)을 형성하기 위하여, 환원 기체의 분위기에서 상기 산화물 반도체 패턴(222)을 열처리하거나, 이온 주입 공정을 수행할 수도 있다.
도 8을 참조하면, 상기 게이트 전극(GE), 상기 게이트 라인(GL), 상기 소스 전극(124), 상기 드레인 전극(126) 및 상기 제1 평탄화막(115)을 커버하는 패시베이션층(117)을 형성하고, 상기 패시베이션층(117) 위에 제2 평탄화막(119)을 형성한다.
상기 패시베이션층(117)은 실리콘 질화물, 실리콘 산화물, 산화 알루미늄 등을 포함할 수 있다. 상기 제2 평탄화막(119)은 상기 표시 기판의 표면을 평탄화하며, 포토레지스트 조성물을 상기 패시베이션층(117) 위에 스핀 코팅하여 형성될 수 있다.
도 9를 참조하면, 상기 데이터 절연층(113), 상기 제1 평탄화막(115), 상기 패시베이션층(117) 및 상기 제2 평탄화막(119)을 패터닝하여 콘택홀들을 형성한다.
구체적으로, 상기 데이터 절연층(113), 상기 제1 평탄화막(115), 상기 패시베이션층(117) 및 상기 제2 평탄화막(119)을 패터닝하여 상기 데이터 라인(DL)을 노출하는 제1 콘택홀(CH1)을 형성하고, 상기 패시베이션층(117) 및 상기 제2 평탄화막(119)을 패터닝하여, 상기 소스 전극(124)의 일부를 노출하는 제2 콘택홀(CH2) 및 상기 드레인 전극(126)의 일부를 노출하는 제3 콘택홀(CH3)을 형성한다.
구체적으로, 상기 제2 평탄화막(119)을 노광한 후, 상기 제2 평탄화막(119)에 현상액을 가하여, 비노광 영역 또는 노광 영역을 제거함으로써 상기 제2 평탄화막(119)을 패터닝할 수 있으며, 상기 패터닝된 제2 평탄화막(119)을 마스크로 이용하여, 노출된 패시베이션층(117), 제1 평탄화막(115) 및 데이터 절연층(113)을 식각하여 상기 제1 내지 제3 콘택홀들(CH1, CH2, CH3)을 형성할 수 있다.
도 10을 참조하면, 상기 제2 평탄화막(119) 위에 투명 도전층을 형성한다. 상기 투명 도전층은 인듐 아연 산화물, 인듐 주석 산화물 등을 포함할 수 있다.
상기 투명 도전층을 패터닝하여, 연결 전극(130) 및 화소 전극(PE)을 형성한다. 상기 연결 전극(130)은 상기 제1 콘택홀(CH1)을 통하여, 상기 데이터 라인(DL)과 접촉하며, 상기 제2 콘택홀(CH2)을 통하여 상기 소스 전극(124)에 접촉한다. 상기 화소 전극(PE)는 상기 제3 콘택홀(CH3)을 통하여 상기 드레인 전극(124)에 접촉한다.
본 발명의 일 실시예에 따르면, 다층 구조의 신호 배선을 동일한 식각액으로 일괄 식각할 수 있으므로, 생산성을 개선할 수 있다. 또한, 신호 배선의 테이퍼 각을 증가시킴으로써, 두꺼운 두께를 갖는 저저항 배선을 구현할 수 있다.
이하에서는, 구체적인 실시예 및 비교예에 대한 실험 결과를 참조하여, 본 발명의 실시예에 따른 식각 조성물의 효과를 설명하기로 한다.
식각 조성물의 준비
아래의 표 1에 따라 인산, 질산, 초산, 구리이온 화합물로서 Cu(NO3)2·3H2O, 불화금속산으로서 H2TiF6, 질산염으로서 KNO3, 초산염으로서 CH3CO2NH4 및 여분의 물을 포함하는 식각 조성물을 준비하였다.
[표 1]
Figure pat00001
식각 조성물의 식각 특성 평가 실험 1
유리 기판 상에 순차적으로 적층된 약 300Å티타늄막, 약 30,000Å의 구리층 및 포토레지스트 패턴을 포함하는 샘플들을 준비하였다. 각 샘플에 실시예 1 내지 8의 식각 조성물들을 분사하여, 식각 종말점(end point detection, EPD)까지 소요된 시간을 기준으로 상기 구리층을 60% 과식각하고, 불산 용액을 이용하여 상기 티타늄층을 60% 과식각하였다. 각 샘플들에 대한 식각 속도를 측정하고, CD 스큐 및 테이퍼 각을 주사전자현미경 사진을 이용하여 측정한 후, 그 결과를 아래의 표 2에 나타내었다. 이하에서, CD 스큐는 포토레지스트 패턴 말단과 구리층 말단 사이의 거리로 정의된다. 아래의 표 2에서 ◎은 약 0.7 ㎛ 내지 약 1.3 ㎛의 CD 스큐와 약 450 Å/초 내지 약 550 Å/초의 식각 속도를 나타내고, ○은 약 0.4 ㎛ 내지 약 0.7 ㎛ 또는 약 1.3 ㎛ 내지 약 1.6 ㎛의 CD 스큐와 약 300 Å/초 내지 약 450 Å/초 또는 약 550 Å/초 내지 약 600 Å/초의 식각 속도를 나타내고, △는 약 0.4 ㎛ 이하 또는 약 1.6 ㎛ 이상의 CD 스큐와 약 400 Å/초 이하 또는 약 600 Å/초 이상의 식각 속도를 나타낸다.
[표 2]
Figure pat00002
표 2를 참조하면, 약 59 중량%의 인산을 포함하는 실시예 1의 식각 조성물을 이용하여 얻어진 샘플, 약 4 중량%의 질산염을 포함하는 실시예 2의 식각 조성물을 이용하여 얻어진 샘플, 약 4 중량%의 질산을 포함하는 실시예 4의 식각 조성물을 이용하여 얻어진 샘플 및 약 7 중량%의 초산염을 포함하는 실시예 6의 식각 조성물을 이용하여 얻어진 샘플에 비교하여, 약 50 중량%의 인산, 약 7 중량%의 질산염, 약 5 중량%의 질산 및 약 4 중량%의 초산염을 포함하는 실시예 5의 식각 조성물을 이용하여 얻어진 샘플이 목적한 결과에 보다 가까운 것을 확인할 수 있다.
식각 조성물의 식각 특성 평가 실험 2
실시예 5의 식각 조성물을 약 25 ℃에서 일정 기간 보관한 후, 상기 식각 조성물을 유리 기판 상에 순차적으로 적층된 약 300Å의 티타늄막, 약 30,000Å의 구리층 및 포토레지스트 패턴을 포함하는 샘플에 분사하여, 식각 종말점까지 소요된 시간을 기준으로 상기 구리층을 60% 과식각하고, 불산 용액을 이용하여 상기 티타늄층을 60% 과식각하였다. 각 샘플들에 대한 식각 종말점까지 소요된 시간을 측정하고, CD 스큐 및 테이퍼 각을 주사전자현미경 사진을 이용하여 측정한 후, 그 결과를 아래의 표 3에 나타내었다.
[표 3]
Figure pat00003
표 3을 참조하면, 상기 식각 조성물의 보관 기간이 증가하더라도, 식각 속도, CD 스큐 및 테이퍼 각의 변화가 크지 않았으며, 따라서, 상기 식각 조성물은 우수한 보관 안정성을 가짐을 알 수 있다.
식각 조성물의 식각 특성 평가 실험 3
실시예 5의 식각 조성물의 구리 이온 농도를 변화시키면서, 상기 식각 조성물을 유리 기판 상에 순차적으로 적층된 약 300 Å의 티타늄막, 약 30,000 Å의 구리층 및 포토레지스트 패턴을 포함하는 샘플에 분사하여, 식각 종말점까지 소요된 시간을 기준으로 상기 구리층을 30% 과식각하고, 불산 용액을 이용하여 상기 티타늄층을 30% 과식각하였다. 각 샘플들에 대한 식각 종말점까지 소요된 시간을 측정하고, CD 스큐 및 테이퍼 각을 주사전자현미경 사진을 이용하여 측정한 후, 그 결과를 아래의 표 4에 나타내었다.
[표 4]
Figure pat00004
표 4를 참조하면, 상기 식각 조성물 내에서 구리 이온 농도가 증가하더라도, 식각 속도, CD 스큐 및 테이퍼 각의 변화가 크지 않음을 확인할 수 있으며, 따라서 상기 식각 조성물은 재사용에 대한 신뢰성을 가짐을 알 수 있다.
식각 조성물의 식각 특성 평가 실험 4
유리 기판 상에 순차적으로 적층된 약 300 Å의 인듐-아연 산화물층, 약 5,000 Å의 구리층, 약 300 Å의 인듐-아연 산화물층 및 포토레지스트 패턴을 포함하는 샘플1, 유리 기판 상에 순차적으로 적층된 약 300 Å의 인듐-아연 산화물층, 약 10,000 Å의 구리층, 약 300 Å의 인듐-아연 산화물층 및 포토레지스트 패턴을 포함하는 샘플2, 유리 기판 상에 순차적으로 적층된 약 300 Å의 인듐-아연 산화물층, 약 30,000 Å의 구리층, 약 300 Å의 인듐-아연 산화물층 및 포토레지스트 패턴을 포함하는 샘플3을 준비하였다.
각 샘플에 실시예 8의 식각 조성물을 분사하여, 식각 종말점까지 소요된 시간을 기준으로 상기 인듐-아연 산화물층 및 상기 구리층을 60% 과식각하였다. 각 샘플들에 대한 식각 속도를 측정하고, CD 스큐 및 테이퍼 각을 주사전자현미경 사진을 이용하여 측정한 후, 그 결과를 아래의 표 5에 나타내었다.
[표 5]
Figure pat00005
표 5를 참조하면, 실시예 8의 식각 조성물은 구리층의 두께가 변화하더라도 실질적으로 동일한 식각 속도를 유지하였으며, CD 스큐 및 테이퍼 각의 변화가 크지 않음을 확인할 수 있다. 따라서, 실시예 8의 식각 조성물을 이용하여 구리층 및 인듐-아연 산화물층을 일괄적으로 식각할 수 있으며, 다양한 두께, 특히 10,000 Å 이상의 두께를 갖는 저저항 구리 배선의 형성을 위한 신뢰성을 확보할 수 있음을 알 수 있다.
식각 조성물의 식각 특성 평가 실험 5
유리 기판 상에 순차적으로 적층된 약 300 Å의 인듐-아연 산화물층 및 포토레지스트 패턴을 포함하며, 인듐-아연 산화물층의 산화아연 함량이 서로 다른 복수의 샘플들을 준비하였다.
각 샘플에 실시예 8의 식각 조성물을 분사하여, 식각 종말점까지 소요된 시간을 기준으로 상기 인듐-아연 산화물층을 60% 과식각하였다. 각 샘플들에 대한 식각 속도를 측정하고, 식각 상태를 주사전자현미경 사진을 이용하여 관찰한 후, 그 결과를 아래의 표 6에 나타내었다. 아래의 표 6에서, 식각 상태는, 측면 식각 균일성, 베이스 기판의 손상 등을 고려하여, ○는 우수, △는 양호, X는 불량을 나타낸다.
[표 6]
Figure pat00006
표 6을 참조하면, 산화아연 함량이 약 60 중량% 이상인 경우, 식각율이 과도하게증가하였으며, 약 35 중량% 이상인 경우, 식각 상태가 불량하였다. 따라서, 상기 식각 조성물은 산화아연 함량이 약 35 중량% 미만의 인듐-아연 산화물층의 식각에 유리함을 알 수 있다.
식각 조성물의 식각 특성 평가 실험 6
유리 기판 상에 순차적으로 적층된 약 300 Å의 인듐-아연 산화물층, 약 5,000 Å의 구리층, 약 300 Å의 인듐-아연 산화물층 및 포토레지스트 패턴을 포함하는 샘플들을 준비하고, 인듐-아연 산화물층의 산화아연 함량 및 식각 시간의 변화에 따른 식각 상태를 관찰하였다. 각 샘플의 식각에는 실시예 8의 식각 조성물이 사용되었다.
도 11은 인듐-아연 산화물층의 산화아연 함량이 약 5 중량%이고, 식각 종말점까지 소요된 시간을 기준으로 50% 과식각하여 얻어진 샘플의 주사전자현미경 사진이고, 도 12는 인듐-아연 산화물층의 산화아연 함량이 약 10 중량%이고, 식각 종말점까지 소요된 시간을 기준으로 50% 과식각하여 얻어진 샘플의 주사전자현미경 사진이고, 도 13은 인듐-아연 산화물층의 산화아연 함량이 약 25 중량%이고, 식각 종말점까지 소요된 시간을 기준으로 50% 과식각하여 얻어진 샘플의 주사전자현미경 사진이고, 도 14는 인듐-아연 산화물층의 산화아연 함량이 약 10 중량%이고, 식각 종말점까지 소요된 시간을 기준으로 100% 과식각하여 얻어진 샘플의 주사전자현미경 사진이고, 도 15는 인듐-아연 산화물층의 산화아연 함량이 약 25 중량%이고, 식각 종말점까지 소요된 시간을 기준으로 150% 과식각하여 얻어진 샘플의 주사전자현미경 사진이다.
도 11 내지 도 15를 참조하면, 인듐-아연 산화물층의 산화아연 함량이 증가함에 따라 상부 인듐-아연 산화물층이 측면으로 돌출된 길이가 감소하는 것을 확인할 수 있다. 또한, 인듐-아연 산화물층의 산화아연 함량이 증가하지 않더라도 식각 시간을 증가시킴에 따라 상부 인듐-아연 산화물층이 측면으로 돌출된 길이가 감소하는 것을 확인할 수 있다.
이에 따라, 본 발명의 실시예에서, 인듐-아연 산화물층의 산화아연 함량 또는 식각 시간을 조절함에 따라 배선의 프로파일을 개선할 수 있음을 알 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 박막 트랜지스터 기판 110: 베이스 기판
GL: 게이트 라인 DL: 데이터 라인
GE: 게이트 전극 PE: 화소 전극
120: 액티브 패턴 140: 차광 패턴
130: 연결 전극 113: 데이터 절연층
115: 제1 평탄화막 117: 패시베이션층
119: 제2 평탄화막 150: 버퍼 패턴
160: 게이트 절연 패턴 CH1, CH2, CH3: 콘택홀

Claims (46)

  1. 인산 40 중량% 내지 60 중량%;
    질산 1 중량% 내지 10 중량%;
    초산 3 중량% 내지 15 중량%;
    구리 이온 화합물 0.01 중량% 내지 0.1 중량%;
    질산염 1 중량% 내지 10 중량%;
    초산염 1 중량% 내지 10 중량%; 및
    여분의 물을 포함하는 식각 조성물.
  2. 제1항에 있어서, 상기 구리 이온 화합물은 CuSO4 ˙5H2O, CuSO4 ˙3H2O, Cu(NO3)2˙3H2O, 및 Cu2P2O7 ˙3H2O로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 식각 조성물.
  3. 제1항에 있어서, 상기 질산염은 NH4NO3, NaNO3, KNO3, LiNO3, Mg(NO3)2, Al(NO3)3, Zn(NO3)2, Fe(NO3)3, Ni(NO3)2 및 Ca(NO3)2로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 식각 조성물.
  4. 제1항에 있어서, 상기 초산염은 CH3CO2NH4, CH3CO2Na, CH3CO2K, Mg(CH3CO2)2, Ca(CH3CO2)2, Al(CH3CO2)3 및 CH3CO2Li로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 식각 조성물.
  5. 제1항에 있어서, 1 중량% 이하의 불화금속산을 더 포함하는 것을 특징으로 하는 식각 조성물.
  6. 제5항에 있어서, 상기 불화금속산은 H2SiF6, HBF4, H2TiF6 및 H2ZrF6로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 식각 조성물.
  7. 인듐 및 아연을 포함하는 산화물층; 및
    상기 인듐 및 아연을 포함하는 산화물층 위에 형성된 구리층을 포함하며,
    상기 인듐 및 아연을 포함하는 산화물층의 산화아연 함량은 10 중량% 이상 35 중량% 미만인 금속 배선.
  8. 제7항에 있어서, 상기 구리층의 두께는 1,000Å 내지 3㎛이고, 상기 인듐 및 아연을 포함하는 산화물층의 두께는 100Å 내지 500Å인 것을 특징으로 하는 금속 배선.
  9. 제7항에 있어서, 상기 구리층의 두께는 1㎛내지 3㎛인 것을 특징으로 하는금속 배선.
  10. 제7항에 있어서, 상기 구리층의 위에 배치된 인듐 및 아연을 포함하는 산화물층을 더 포함하는 것을 특징으로 하는 금속 배선.
  11. 제10항에 있어서, 상기 구리층의 위에 배치된 인듐 및 아연을 포함하는 산화물층의 산화아연 함량은 10 중량% 이상 35 중량% 미만인 것을 특징으로 하는 금속 배선.
  12. 제7항에 있어서, 상기 구리층의 테이퍼 각은 50°이상인 것을 특징으로 하는 금속 배선.
  13. 제12항에 있어서, 상기 구리층의 테이퍼 각은 약 60°내지 약 85°인 것을 특징으로 하는 금속 배선.
  14. 제7항에 있어서,
    상기 구리층 위에 배치된 산화물 반도체층을 더 포함하는 것을 특징으로 하는 금속 배선.
  15. 제7항에 있어서,
    상기 인듐 및 아연을 포함하는 산화물층 하부에 배치된 산화물 반도체층을 더 포함하는 것을 특징으로 하는 금속 배선.
  16. 인듐 및 아연을 포함하는 산화물층; 및
    상기 인듐 및 아연을 포함하는 산화물층 아래에 형성된 구리층을 포함하며,
    상기 인듐 및 아연을 포함하는 산화물층의 산화아연 함량은 10 중량% 이상 35 중량% 미만인 금속 배선.
  17. 제16항에 있어서, 상기 구리층의 두께는 1,000Å 내지 3㎛이고, 상기 인듐 및 아연을 포함하는 산화물층의 두께는 100Å 내지 500Å인 것을 특징으로 하는 금속 배선.
  18. 제16항에 있어서, 상기 구리층의 두께는 1㎛내지 3㎛인 것을 특징으로 하는금속 배선.
  19. 제16항에 있어서, 상기 구리층의 하부에 배치된 티타늄층을 더 포함하는 것을 특징으로 하는 금속 배선.
  20. 제19항에 있어서, 상기 상기 티타늄층 하부에 배치된 인듐 및 아연을 포함하는 산화물층을 더 포함하는 것을 특징으로 하는 금속 배선.
  21. 제20항에 있어서, 상기 티타늄층 하부에 배치된 인듐 및 아연을 포함하는 산화물층의 산화아연 함량은 10 중량% 이상 35 중량% 미만인 것을 특징으로 하는 금속 배선.
  22. 제16항에 있어서, 상기 구리층의 테이퍼 각은 50°상인 것을 특징으로 하는 금속 배선.
  23. 제21항에 있어서, 상기 구리층의 테이퍼 각은 약 60°내지 약 85° 것을 특징으로 하는 금속 배선.
  24. 제16항에 있어서,
    상기 구리층 하부에 배치된 산화물 반도체층을 더 포함하는 것을 특징으로 하는 금속 배선.
  25. 제16항에 있어서,
    상기 인듐 및 아연을 포함하는 산화물층 위에 배치된 산화물 반도체층을 더 포함하는 것을 특징으로 하는 금속 배선.
  26. 베이스 기판 위에 구리층을 포함하는 데이터 금속층을 형성하는 단계;
    상기 데이터 금속층 위에 포토레지스트 패턴을 형성하는 단계; 및
    상기 데이터 금속층과 상기 포토레지스트 패턴을 갖는 베이스 기판에 인산 40 중량% 내지 60 중량%, 질산 1 중량% 내지 10 중량%,초산 3 중량% 내지 15 중량%, 구리 이온 화합물 0.01 중량% 내지 0.1 중량%, 질산염 1 중량% 내지 10 중량%, 초산염 1 중량% 내지 10 중량% 및 여분의 물을 포함하는 식각 조성물을 제공하여 상기 데이터 금속층을 부분적으로 제거하여 데이터 라인을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  27. 제26항에 있어서, 상기 데이터 금속층은, 상기 구리층의 위에 배치된 인듐 및 아연을 포함하는 산화물층을 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  28. 제27항에 있어서, 상기 구리층의 위에 배치된 인듐 및 아연을 포함하는 산화물층의 산화아연 함량은 10 중량% 이상 35 중량% 미만인 것을 특징으로 하는 표시 기판의 제조방법.
  29. 제26항에 있어서, 상기 데이터 금속층은, 상기 구리층의 하부에 배치된 인듐 및 아연을 포함하는 산화물층을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  30. 제29항에 있어서, 상기 구리층의 하부에 배치된 인듐 및 아연을 포함하는 산화물층의 산화아연 함량은 10 중량% 이상 35 중량% 미만인 것을 특징으로 하는 표시 기판의 제조방법.
  31. 제26항에 있어서, 상기 데이터 금속층은, 상기 구리층의 위에 배치된 인듐 및 아연을 포함하는 산화물층 및 상기 구리층의 하부에 배치된 인듐 및 아연을 포함하는 산화물층을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  32. 제31항에 있어서, 상기 구리층의 위에 배치된 인듐 및 아연을 포함하는 산화물층 및 상기 구리층의 하부에 배치된 인듐 및 아연을 포함하는 산화물층의 산화아연 함량은 10 중량% 이상 35 중량% 미만인 것을 특징으로 하는 표시 기판의 제조방법.
  33. 제26항에 있어서, 상기 구리층의 테이퍼 각은 50°상인 것을 특징으로 하는 표시 기판의 제조방법.
  34. 제233항에 있어서, 상기 구리층의 테이퍼 각은 약 60°내지 약 85° 것을 특징으로 하는 표시 기판의 제조방법.
  35. 제26항에 있어서, 상기 구리층의 두께는 1㎛ 내지 3㎛인 것을 특징으로 표시 기판의 제조방법.
  36. 제26항에 있어서,
    상기 데이터 라인을 커버하는 절연막을 형성하는 단계;
    상기 절연막 위에 산화물 반도체층을 형성하는 단계;
    상기 산화물 반도체층을 패터닝하여 산화물 반도체 패턴을 형성하는 단계;
    상기 산화물 반도체 패턴 위에 게이트 절연층 및 게이트 금속층을 순차적으로 형성하는 단계;
    상기 게이트 금속층을 패터닝하여 게이트 라인 및 게이트 전극을 형성하는 단계;
    상기 게이트 절연층을 패터닝하여 게이트 절연 패턴을 형성하여 상기 산화물 반도체 패턴을 노출하는 단계;
    상기 산화물 반도체 패턴의 노출된 부분을 환원하여, 금속을 포함하는 소스 전극 및 드레인 전극을 형성하는 단계; 및
    상기 소스 전극과 상기 데이터 라인을 전기적으로 연결하는 연결 전극 및 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조방법.
  37. 제36항에 있어서, 상기 게이트 금속층은 구리층을 포함하며, 인산 40 중량% 내지 60 중량%, 질산 1 중량% 내지 10 중량%,초산 3 중량% 내지 15 중량%, 구리 이온 화합물 0.01 중량% 내지 0.1 중량%, 질산염 1 중량% 내지 10 중량%, 초산염 1 중량% 내지 10 중량% 및 여분의 물을 포함하는 식각 조성물을 이용하여 패터닝되는 것을 특징으로 하는 표시 기판의 제조방법.
  38. 제36항에 있어서, 상기 게이트 금속층은, 상기 구리층의 위에 배치된 인듐 및 아연을 포함하는 산화물층을 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  39. 제38항에 있어서, 상기 게이트 금속층에서 상기 구리층의 위에 배치된 인듐 및 아연을 포함하는 산화물층의 산화아연 함량은 10 중량% 이상 35 중량% 미만인 것을 특징으로 하는 표시 기판의 제조방법.
  40. 제36항에 있어서, 상기 게이트 금속층은, 상기 구리층의 하부에 배치된 인듐 및 아연을 포함하는 산화물층을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  41. 제40항에 있어서, 상기 게이트 금속층에서 상기 구리층의 하부에 배치된 인듐 및 아연을 포함하는 산화물층의 산화아연 함량은 10 중량% 이상 35 중량% 미만인 것을 특징으로 하는 표시 기판의 제조방법.
  42. 제36항에 있어서, 상기 게이트 금속층은, 상기 구리층의 위에 배치된 인듐 및 아연을 포함하는 산화물층 및 상기 구리층의 하부에 배치된 인듐 및 아연을 포함하는 산화물층을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  43. 제42항에 있어서, 상기 게이트 금속층에서 상기 구리층의 위에 배치된 인듐 및 아연을 포함하는 산화물층 및 상기 구리층의 하부에 배치된 인듐 및 아연을 포함하는 산화물층의 산화아연 함량은 10 중량% 이상 35 중량% 미만인 것을 특징으로 하는 표시 기판의 제조방법.
  44. 제36항에 있어서, 상기 게이트 금속층의 구리층의 두께는 1㎛내지 3㎛인 것을 특징으로 표시 기판의 제조방법.
  45. 제36항에 있어서, 상기 게이트 금속층의 구리층의 테이퍼 각은 50°이상인 것을 특징으로 하는 표시 기판의 제조방법.
  46. 제45항에 있어서, 상기 게이트 금속층의 구리층의 테이퍼 각은 약 60°내지약 85°인 것을 특징으로 하는 표시 기판의 제조방법.
KR1020120110660A 2012-10-05 2012-10-05 식각 조성물, 금속 배선 및 표시 기판의 제조방법 KR101953215B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020120110660A KR101953215B1 (ko) 2012-10-05 2012-10-05 식각 조성물, 금속 배선 및 표시 기판의 제조방법
US13/874,934 US20140097006A1 (en) 2012-10-05 2013-05-01 Etchant composition, metal wiring, and method of manufacturing a display substrate
EP13166248.8A EP2717315B1 (en) 2012-10-05 2013-05-02 Copper-based metal wiring comprising oxide layer including indium and zinc
CN201810026111.8A CN108054176B (zh) 2012-10-05 2013-06-26 一种图案化的金属导线和基板的组合
CN201310260941.4A CN103715177A (zh) 2012-10-05 2013-06-26 一种图案化的金属导线和基板的组合
JP2013191586A JP2014078700A (ja) 2012-10-05 2013-09-17 金属配線
JP2017139203A JP6375026B2 (ja) 2012-10-05 2017-07-18 エッチング組成物及びこれを適用した表示基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120110660A KR101953215B1 (ko) 2012-10-05 2012-10-05 식각 조성물, 금속 배선 및 표시 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20140044552A true KR20140044552A (ko) 2014-04-15
KR101953215B1 KR101953215B1 (ko) 2019-03-04

Family

ID=48366143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120110660A KR101953215B1 (ko) 2012-10-05 2012-10-05 식각 조성물, 금속 배선 및 표시 기판의 제조방법

Country Status (5)

Country Link
US (1) US20140097006A1 (ko)
EP (1) EP2717315B1 (ko)
JP (2) JP2014078700A (ko)
KR (1) KR101953215B1 (ko)
CN (2) CN108054176B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015160006A1 (ko) * 2014-04-16 2015-10-22 피에스테크놀러지(주) 은 또는 마그네슘용 식각 조성물
KR20160102662A (ko) * 2015-02-23 2016-08-31 동우 화인켐 주식회사 인듐산화막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR20170113938A (ko) * 2016-03-29 2017-10-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20200081011A (ko) * 2018-12-27 2020-07-07 동우 화인켐 주식회사 금속막 식각액 조성물 및 이를 사용한 패턴 형성 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6044337B2 (ja) * 2012-12-28 2016-12-14 三菱瓦斯化学株式会社 インジウムとガリウムおよび酸素、またはインジウムとガリウムと亜鉛および酸素からなる酸化物のエッチング液およびエッチング方法
KR102381288B1 (ko) * 2015-03-04 2022-03-31 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6565517B2 (ja) * 2015-09-09 2019-08-28 凸版印刷株式会社 配線基板、半導体装置、および液晶表示装置
CN106887436B (zh) * 2015-12-16 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板及其制备方法
US9806179B2 (en) * 2016-01-14 2017-10-31 Hon Hai Precision Industry Co., Ltd. Method for fabricating conducting structure and thin film transistor array panel
KR102121262B1 (ko) 2017-01-20 2020-06-10 도판 인사츠 가부시키가이샤 표시 장치 및 표시 장치 기판
WO2018225114A1 (ja) * 2017-06-05 2018-12-13 凸版印刷株式会社 半導体装置、表示装置、及びスパッタリングターゲット
CN107354467A (zh) * 2017-06-19 2017-11-17 江阴润玛电子材料股份有限公司 一种环保型金属去除液
US11499236B2 (en) * 2018-03-16 2022-11-15 Versum Materials Us, Llc Etching solution for tungsten word line recess
KR102223681B1 (ko) * 2018-05-30 2021-03-08 삼성디스플레이 주식회사 박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법
CN112752867B (zh) 2018-09-12 2024-05-24 富士胶片电子材料美国有限公司 蚀刻组合物
CN109585297A (zh) * 2018-10-22 2019-04-05 惠科股份有限公司 一种显示面板的制作方法和显示面板
CN110007536A (zh) * 2019-04-01 2019-07-12 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及显示面板
CN110112102B (zh) * 2019-05-10 2021-07-06 Tcl华星光电技术有限公司 一种阵列基板及其制备方法
CN110579509A (zh) * 2019-09-27 2019-12-17 西南交通大学 一种基于IGZO纳米颗粒的ppb级别硫化氢气体传感器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050014822A (ko) * 2002-05-17 2005-02-07 이데미쓰 고산 가부시키가이샤 배선 재료 및 이를 이용한 배선 기판
KR20060131071A (ko) * 2005-06-15 2006-12-20 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20080053489A (ko) * 2005-10-05 2008-06-13 이데미쓰 고산 가부시키가이샤 Ｔｆｔ 기판 및 ｔｆｔ 기판의 제조 방법
KR20100098409A (ko) * 2007-11-22 2010-09-06 간또 가가꾸 가부시끼가이샤 에칭액 조성물

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5189846A (ja) * 1975-02-05 1976-08-06 Aruminiumupataannokeiseiho
JP4738705B2 (ja) * 2002-05-17 2011-08-03 出光興産株式会社 配線材料及びそれを用いた配線基板
JP2003342653A (ja) * 2002-05-17 2003-12-03 Idemitsu Kosan Co Ltd 配線材料及びそれを用いた配線基板
KR100841414B1 (ko) * 2004-01-13 2008-06-25 우베 고산 가부시키가이샤 폴리이미드-금속 적층체 및 폴리이미드 회로 기판
US7550769B2 (en) * 2004-06-11 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device and semiconductor device
KR101160823B1 (ko) * 2004-08-24 2012-06-29 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
JP2007287354A (ja) * 2006-04-12 2007-11-01 Hitachi Displays Ltd 有機ｅｌ表示装置
KR101299131B1 (ko) * 2006-05-10 2013-08-22 주식회사 동진쎄미켐 박막트랜지스터 액정표시장치의 식각 조성물
JP5412026B2 (ja) * 2006-09-11 2014-02-12 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
US20080224092A1 (en) * 2007-03-15 2008-09-18 Samsung Electronics Co., Ltd. Etchant for metal
KR20090059961A (ko) * 2007-12-07 2009-06-11 주식회사 동진쎄미켐 박막트랜지스터-액정표시장치용 금속 배선 형성을 위한식각액 조성물
JP5158339B2 (ja) * 2007-12-11 2013-03-06 東ソー株式会社 エッチング用組成物及びエッチング方法
JP4727702B2 (ja) * 2008-09-11 2011-07-20 株式会社 日立ディスプレイズ 液晶表示装置、及びその製造方法
KR101520921B1 (ko) * 2008-11-07 2015-05-18 삼성디스플레이 주식회사 식각액 조성물, 이를 사용한 금속 패턴의 형성 방법 및 박막 트랜지스터 표시판의 제조 방법
JP5308206B2 (ja) * 2009-03-27 2013-10-09 株式会社ジャパンディスプレイ 表示装置製造方法
JP2010242124A (ja) * 2009-04-01 2010-10-28 Tosoh Corp エッチング用組成物及びエッチング方法
CN102033343B (zh) * 2009-09-25 2012-09-19 北京京东方光电科技有限公司 阵列基板及其制造方法
KR101582946B1 (ko) * 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101640471B1 (ko) * 2010-06-22 2016-07-18 엘지디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR101909139B1 (ko) * 2011-02-07 2018-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101778296B1 (ko) * 2011-04-01 2017-09-14 삼성디스플레이 주식회사 식각액, 이를 이용한 표시 장치의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050014822A (ko) * 2002-05-17 2005-02-07 이데미쓰 고산 가부시키가이샤 배선 재료 및 이를 이용한 배선 기판
KR20060131071A (ko) * 2005-06-15 2006-12-20 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20080053489A (ko) * 2005-10-05 2008-06-13 이데미쓰 고산 가부시키가이샤 Ｔｆｔ 기판 및 ｔｆｔ 기판의 제조 방법
KR20100098409A (ko) * 2007-11-22 2010-09-06 간또 가가꾸 가부시끼가이샤 에칭액 조성물

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015160006A1 (ko) * 2014-04-16 2015-10-22 피에스테크놀러지(주) 은 또는 마그네슘용 식각 조성물
KR20160102662A (ko) * 2015-02-23 2016-08-31 동우 화인켐 주식회사 인듐산화막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR20170113938A (ko) * 2016-03-29 2017-10-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20200081011A (ko) * 2018-12-27 2020-07-07 동우 화인켐 주식회사 금속막 식각액 조성물 및 이를 사용한 패턴 형성 방법

Also Published As

Publication number Publication date
JP6375026B2 (ja) 2018-08-15
CN108054176A (zh) 2018-05-18
JP2017199930A (ja) 2017-11-02
JP2014078700A (ja) 2014-05-01
EP2717315A1 (en) 2014-04-09
CN108054176B (zh) 2022-04-08
US20140097006A1 (en) 2014-04-10
KR101953215B1 (ko) 2019-03-04
CN103715177A (zh) 2014-04-09
EP2717315B1 (en) 2019-01-02

Similar Documents

Publication Publication Date Title
JP6375026B2 (ja) エッチング組成物及びこれを適用した表示基板の製造方法
KR102087791B1 (ko) 식각 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조방법
CN101496183B (zh) 氧化物蚀刻法
KR101345527B1 (ko) Ｔｆｔ 기판 및 ｔｆｔ 기판의 제조 방법
JP4873528B2 (ja) 薄膜トランジスタの製造方法
TWI474487B (zh) 氧化物半導體薄膜電晶體結構與其製作方法
US20120319112A1 (en) Thin film transistor, thin film transistor panel and methods for manufacturing the same
KR20130021607A (ko) 저저항 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR20140106042A (ko) 박막 트랜지스터 기판 및 그 제조방법
WO2018157601A1 (zh) 过孔的制备方法、阵列基板的制备方法及阵列基板
KR20150041510A (ko) 표시 기판 및 표시 기판의 제조 방법
KR101832184B1 (ko) 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법
CN107039447A (zh) 存储单元及其形成方法
CN105428423A (zh) 薄膜晶体管及其制造方法
TWI508171B (zh) 半導體元件結構及其製造方法
KR102550633B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
CN108766972B (zh) 薄膜晶体管及其制作方法、显示基板
CN102709329A (zh) 薄膜晶体管及其制造方法
US7341955B2 (en) Method for fabricating semiconductor device
US8637399B2 (en) Etching composition, method of forming a metal pattern and method of manufacturing a display substrate
CN102005397B (zh) 提高芯片键合块抗腐蚀性的方法
JP6173246B2 (ja) 薄膜トランジスタおよびその製造方法
US9337036B2 (en) Method of forming copper sulfide film for reducing copper oxidization and loss
CN110911496B (zh) 薄膜晶体管、薄膜晶体管的制备方法及显示面板
JP2018110151A (ja) 電界効果型トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right