JP6375026B2 - エッチング組成物及びこれを適用した表示基板の製造方法 - Google Patents

エッチング組成物及びこれを適用した表示基板の製造方法 Download PDF

Info

Publication number
JP6375026B2
JP6375026B2 JP2017139203A JP2017139203A JP6375026B2 JP 6375026 B2 JP6375026 B2 JP 6375026B2 JP 2017139203 A JP2017139203 A JP 2017139203A JP 2017139203 A JP2017139203 A JP 2017139203A JP 6375026 B2 JP6375026 B2 JP 6375026B2
Authority
JP
Japan
Prior art keywords
layer
oxide
copper
zinc
indium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017139203A
Other languages
English (en)
Other versions
JP2017199930A (ja
Inventor
弘 植 朴
弘 植 朴
旺 宇 李
旺 宇 李
俸 均 金
俸 均 金
鍾 鉉 鄭
鍾 鉉 鄭
永 祐 朴
永 祐 朴
奎 ポ 金
奎 ポ 金
源 国 徐
源 国 徐
賢 哲 申
賢 哲 申
勝 然 韓
勝 然 韓
騏 範 李
騏 範 李
三 永 ゾ
三 永 ゾ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2017199930A publication Critical patent/JP2017199930A/ja
Application granted granted Critical
Publication of JP6375026B2 publication Critical patent/JP6375026B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • ing And Chemical Polishing (AREA)

Description

本発明はエッチング組成物に関し、より詳細には、銅を含む金属層に対するエッチングに用いるエッチング組成物（エッチャント）、及びこれを適用した表示基板の製造方法に関する。
一般的に、表示装置に利用される表示基板は、各画素領域を駆動するためのスイッチング素子として薄膜トランジスタ、薄膜トランジスタと接続された信号配線及び画素電極を含む。信号配線はゲート駆動信号を伝達するゲート配線と、ゲート配線と交差しながらデータ駆動信号を伝達するデータ配線を含む。
表示装置が大型化され、消費者の高解像度の要求が大きくなるにつれ、ゲート配線又はデータ配線が細長くなって抵抗がますます増加する。
これによって、ＲＣ遅延の問題が発生するが、これを解決するために主にゲート配線やデータ配線を低抵抗金属から形成する。
ゲート配線又はデータ配線を形成する低抵抗金属としては、銅が電気伝導度に優れ且つ既存量が豊富であり、アルミニウム又はクロムに比べて非常に低い抵抗性を有する。
反面、酸化剤に対する抵抗性は銅がアルミニウム又はクロムに比べて大きいので、銅層のエッチングのためには強力な酸化剤を使用する必要がある。
しかしながら、強力な酸化剤を含む銅エッチング組成物は、銅層をエッチングするには効率的であるが、銅層をエッチングする工程において、銅層より先に形成されたパターンを容易に損傷させる問題がある。
これを解決するために、既存の過水系エッチング組成物を、過硫酸系をメインエッチング成分として利用するエッチング組成物に置換しているが、常温で安定的に保管しにくく、エッチング組成物が処理できる基板の枚数に限界があるという問題がある。
また、表示装置での応答速度を増加させるために、配線の厚さを増加させようとする努力が行われているが、従来のエッチング組成物を利用して得られた銅配線は小さなテーパ角を有することによって、表示装置の開口率を低下させるという問題がある。
韓国公開特許第２００６−００３３３３３号公報 韓国公開特許第２００７−０１１４４７１号公報 韓国公開特許第２００７−０００２６２１号公報 特許第４７７８７１６号公報
本発明は上記従来のエッチング組成物の問題点に鑑みてなされたものであって、本発明の目的は、常温で保管安定性が高く、基板の処理枚数を増加させることができ、パターンのテーパ角を増加させることのできるエッチング組成物及びこれを適用した表示基板の製造方法を提供することにある。
上記目的を達成するためになされた本発明によるエッチング組成物は、銅、銅合金、インジウム−亜鉛酸化物、ガリウム−亜鉛酸化物、亜鉛−アルミニウム酸化物、インジウム−錫酸化物、又はインジウム−ガリウム−亜鉛酸化物の単一膜、又はこれらの積層膜をエッチングするためのエッチング組成物であって、リン酸４０重量％〜６０重量％と、硝酸１重量％〜１０重量％と、酢酸３重量％〜１５重量％と、銅イオン化合物０．０１重量％〜０．１重量％と、硝酸塩１重量％〜１０重量％と、酢酸塩１重量％〜１０重量％と、余分の水と、を含むことを特徴とする。
上記目的を達成するためになされた本発明による表示基板の製造方法は、ベース基板上に銅層を含むデータ金属層を形成するステップと、前記データ金属層上にフォトレジストパターンを形成するステップと、前記データ金属層及び前記フォトレジストパターンを有するベース基板にリン酸４０重量％〜６０重量％、硝酸１重量％〜１０重量％、酢酸３重量％〜１５重量％、銅イオン化合物０．０１重量％〜０．１重量％、硝酸塩１重量％〜１０重量％、酢酸塩１重量％〜１０重量％、及び余分の水を含むエッチング組成物を提供して前記データ金属層を部分的に除去してデータラインを形成するステップと、を含むことを特徴とする。
本発明に係るエッチング組成物によれば、銅及び酸化物を含む多層金属膜を一括にエッチングできるので、表示基板の製造工程の生産性を改善することができるという効果がある。
また、エッチングで得られるパターンのテーパ角を増加させて表示基板で配線の厚さを増加させることができるので、表示基板で低抵抗配線を実現することができ、画素の開口率を増加させることができるという効果がある。
本発明の一実施形態に係る表示基板の製造方法を説明するための断面図である。 本発明の一実施形態に係る表示基板の製造方法を説明するための断面図である。 本発明の一実施形態に係る表示基板の製造方法を説明するための断面図である。 本発明の一実施形態に係る表示基板の製造方法を説明するための断面図である。 本発明の一実施形態に係る表示基板の製造方法を説明するための断面図である。 本発明の一実施形態に係る表示基板の製造方法を説明するための断面図である。 本発明の一実施形態に係る表示基板の製造方法を説明するための断面図である。 本発明の一実施形態に係る表示基板の製造方法を説明するための断面図である。 本発明の一実施形態に係る表示基板の製造方法を説明するための断面図である。 本発明の一実施形態に係る表示基板の製造方法を説明するための断面図である。 本発明の実施形態に係るエッチング組成物を利用して得られた金属パターンの断面を示す走査電子顕微鏡写真である。 本発明の実施形態に係るエッチング組成物を利用して得られた金属パターンの断面を示す走査電子顕微鏡写真である。 本発明の実施形態に係るエッチング組成物を利用して得られた金属パターンの断面を示す走査電子顕微鏡写真である。 本発明の実施形態に係るエッチング組成物を利用して得られた金属パターンの断面を示す走査電子顕微鏡写真である。 本発明の実施形態に係るエッチング組成物を利用して得られた金属パターンの断面を示す走査電子顕微鏡写真である。
次に、本発明に係る金属配線を実施するための形態の具体例を図面を参照しながら説明する。
以下、本発明の一実施形態に係るエッチング組成物を先ず説明し、その後、当該エッチング組成物を適用した金属配線の形成方法及び表示基板の製造方法を図面を参照しながらより詳細に説明する。
〔エッチング組成物〕
本発明の一実施形態に係るエッチング組成物は、リン酸（Ｈ３ＰＯ４）、硝酸（ＨＮＯ３）、酢酸（ＣＨ３ＣＯＯＨ）、銅イオン化合物、硝酸塩、酢酸塩及び残りの水を含む。
エッチング組成物は、フルオロ金属酸をさらに含むことができる。
以下において、各成分に対して具体的に説明する。
〔リン酸〕
エッチング組成物に含まれたリン酸は、銅と反応して銅層をエッチングできる。
例えば、下記のような反応式（１）によって、銅を酸化させることができる。
（化１）

３Ｃｕ＋２Ｈ３ＰＯ４ → Ｃｕ３（ＰＯ４）２＋３Ｈ２
リン酸は、エッチング組成物の全体重量に対して、約４０重量％未満の場合、銅層のエッチング速度が著しく低下するか、または、銅層を均一にエッチングできない。
また、リン酸の含有量が約６０重量％超過する場合、エッチング組成物は銅層を過度にエッチングして銅層のエッチング量を制御することが非常に難しく、銅層を含む多層構造の金属膜をエッチングする時、アンダーカットが発生する可能性がある。
上記により、エッチング組成物は、エッチング組成物の全体重量に対して、約４０重量％以上約６０重量％以下のリン酸を含むことが望ましく、約４５重量％以上約５５重量％以下のリン酸を含むことがより望ましい。
〔硝酸〕
エッチング組成物に含まれた硝酸が銅と反応して銅層をエッチングできる。
例えば、下記のような反応式（２）によって銅を酸化させることができる。
（化２）

Ｃｕ＋４ＨＮＯ３ → Ｃｕ（ＮＯ３）２＋２Ｈ２Ｏ＋２ＮＯ２
硝酸の含有量がエッチング組成物の全体重量に対して約１重量％未満の場合、エッチング組成物の銅層のエッチング速度を低下させ、銅層を不均一にエッチングしてしまう問題がある。
銅層が不均一にエッチングされる場合、外部でムラとして視認されることができる。反対に、硝酸の含有量が約１０重量％超過する場合、エッチング速度が過度に増加して、エッチング工程の調節が難しい。
従って、硝酸はエッチング組成物の全体重量に対して約１重量％以上約１０重量％以下を含むことが望ましい。
〔酢酸〕
エッチング組成物に含まれた酢酸は、エッチング組成物でバッファ役割をすることによって、銅層に対する反応速度を調節できる。
酢酸の含有量がエッチング組成物の全体重量に対して約３重量％未満の場合、エッチング速度が過度に増加して、エッチング工程の調節が難しい。
酢酸の含有量が約１５重量％超過する場合、エッチング速度が低下し、スキューが増加することがある。
上記により、酢酸はエッチング組成物の全体重量に対して約３重量％以上約１５重量％以下を含むことが望ましい。
〔銅イオン化合物〕
エッチング組成物に含まれた銅イオン化合物は、エッチング工程初期にオーバーエッチングされることを防ぐことができる。
銅イオン化合物の含有量がエッチング組成物の全体重量に対して約０．０１重量％未満の場合、エッチング工程の初期にオーバーエッチングが発生することがある。
銅イオン化合物の含有量が約０．１重量％超過する場合、エッチング速度が低下することがある。
上記により、銅イオン化合物はエッチング組成物の全体重量に対して約０．０１重量％以上約０．１重量％以下を含むことが望ましい。
例えば、銅イオン化合物として、ＣｕＳＯ４・５Ｈ２Ｏ、ＣｕＳＯ４・３Ｈ２Ｏ、Ｃｕ（ＮＯ３）２・３Ｈ２Ｏ、Ｃｕ２Ｐ２Ｏ７・３Ｈ２Ｏなどを使ってもよく、これらはそれぞれ単独又は混合して使ってもよい。
〔硝酸塩〕
エッチング工程が進行されるにつれてエッチング組成物内の銅イオン濃度が増加する。
硝酸塩は銅イオンによって硝酸が分解されることを抑制することによって、エッチング組成物のエッチング速度を維持することができる。
硝酸塩の含有量がエッチング組成物の全体重量に対して約１重量％未満の場合、エッチング速度が低下することがあり、硝酸塩の含有量が約１０重量％超過する場合、硝酸塩が析出されて工程信頼性が低下することがある。
上記により、硝酸塩は、エッチング組成物の全体重量に対して約１重量％以上約１０重量％以下を含むことが望ましく、約５重量％〜約１０重量％を含むことがより望ましい。
例えば、硝酸塩として、ＮＨ４ＮＯ３、ＮａＮＯ３、ＫＮＯ３、ＬｉＮＯ３、Ｍｇ（ＮＯ３）２、Ａｌ（ＮＯ３）３、Ｚｎ（ＮＯ３）２、Ｆｅ（ＮＯ３）３、Ｎｉ（ＮＯ３）２、Ｃａ（ＮＯ３）２などを使ってもよく、これらはそれぞれ単独又は混合して使ってもよい。
〔酢酸塩〕
エッチング組成物に含まれた酢酸塩は、銅層に対するエッチング速度を調節できる。
酢酸塩の含有量がエッチング組成物の全体重量に対して約１重量％未満の場合、エッチング速度の調節が難しく、酢酸塩の含有量が約１０重量％超過する場合、銅層の均一なエッチングは難しい。
上記により、酢酸塩は、エッチング組成物の全体重量に対して約１重量％以上約１０重量％以下を含むことが望ましく、約３重量％以上約５重量％以下を含むことがより望ましい。
例えば、酢酸塩としては、ＣＨ３ＣＯ２ＮＨ４、ＣＨ３ＣＯ２Ｎａ、ＣＨ３ＣＯ２Ｋ、Ｍｇ（ＣＨ３ＣＯ２）２、Ｃａ（ＣＨ３ＣＯ２）２、Ａｌ（ＣＨ３ＣＯ２）３、ＣＨ３ＣＯ２Ｌｉなどを使ってもよく、これらはそれぞれ単独又は混合して使ってもよい。
酢酸塩は半導体工程用の純度を有するものを使うことが望ましい。
〔フルオロ金属酸〕
エッチング組成物に含まれたフルオロ金属酸は、エッチングされる銅層のテーパ角を増加させることができる。
フルオロ金属酸の含有量がエッチング組成物の全体重量に対して約１重量％超過する場合、銅層の均一なエッチングは難しい。
上記により、フルオロ金属酸は、エッチング組成物の全体重量に対して約１重量％以下を含むことが望ましい。
例えば、フルオロ金属酸としては、Ｈ２ＳｉＦ６、ＨＢＦ４、Ｈ２ＴｉＦ６、Ｈ２ＺｒＦ６などを使ってもよく、これらはそれぞれ単独又は混合して使ってもよい。
〔水〕
使用する水は、脱イオン水（ｄｅｉｏｎｉｚｅｄ ｗａｔｅｒ）を含む。
例えば、水は半導体工程用として、約１８ＭΩ／ｃｍ以上の比抵抗を有してもよい。
水はエッチング組成物から、リン酸、硝酸、酢酸、銅イオン化合物、硝酸塩、酢酸塩、及びフルオロ金属酸の含有量を除いた残りを占めて、例えば、エッチング組成物の全体重量に対して約２０重量％〜約５０重量％であり得る。
エッチング組成物は、銅、モリブデン、ニッケル、コバルト、インジウム−亜鉛酸化物、ガリウム−亜鉛酸化物、亜鉛−アルミニウム酸化物、インジウム−錫酸化物、インジウム−ガリウム−亜鉛酸化物、非晶質インジウム−錫酸化物、銅合金、モリブデン−ニッケル合金、モリブデン−コバルト合金の単一膜、又はこれらの積層膜をエッチングできる。
エッチング組成物は、常温で保管安定性が高く、基板の処理枚数を増加させることができる。
また、エッチング組成物は、銅及び酸化物を含む多層金属膜を一括にエッチングでき、エッチングで得られたパターンのテーパ角を増加させて表示基板で配線の厚さを増加させることができる。
また、エッチング組成物は、ガラス、シリコン酸化物、シリコン窒化物を含むベース基板への損傷を防ぐことができる。
〔金属配線及び表示基板の製造方法〕
以下において図面を参照して、本発明の一実施形態に係る金属配線及び表示基板の製造方法を具体的に説明する。
図１〜図１０は、表示基板の製造方法を説明するための断面図である。
表示基板は、表示装置に使われるアレイ基板である。
本発明の一実施形態に係る金属配線は、表示装置のデータライン又はゲートラインとして使用される。
図１を参照すると、ベース基板１１０上にデータ金属層を形成する。
ベース基板１１０としては、ガラス基板、石英基板、シリコン基板、プラスチック基板などを使ってもよい。
データ金属層は、上部バリア層２７２、銅層２７４、及び下部バリア層２７６を含む。
例えば、上部バリア層２７２及び下部バリア層２７６は酸化物を含み、銅層２７４は銅又は銅合金を含む。
酸化物は、インジウム−亜鉛酸化物、ガリウム−亜鉛酸化物、亜鉛−アルミニウム酸化物、インジウム−錫酸化物、インジウム−ガリウム−亜鉛酸化物などを含むことができ、インジウム−亜鉛酸化物、インジウム−ガリウム−亜鉛酸化物などのようなインジウム及び亜鉛を含む酸化物を含むことが望ましい。
銅層２７４の厚さは、約１０００Å〜約３μｍであってもよく、望ましくは、約１μｍ〜約３μｍである。
銅層２７４の厚さが約１μｍ以上の場合、低抵抗配線を具現して、表示基板の応答速度を増加させることができる。特に、本発明の一実施形態に係るエッチング組成物は、従来のエッチング組成物に比べて厚さが約１μｍ以上の銅層のエッチングに有利である。
具体的には、厚さが約１μｍ以上の銅層をエッチングして得られたパターンのプロファイル（断面形状）のテーパ角を増加させることができ、スキューを減少させることができる。
上部バリア層２７２及び下部バリア層２７６の厚さは、それぞれ約１００Å〜約５００Åであってもよい。
上部バリア層２７２及び下部バリア層２７６は、銅層２７４より大きい硬度、望ましくは、約４．０以上のモース硬度を有する。
上部バリア層２７２及び下部バリア層２７６がインジウム及び亜鉛を含む酸化物を含む場合、配線のプロファイル改善のために酸化亜鉛の含有量は適切に調節される。
例えば、酸化亜鉛の含有量が約３５重量％以上である場合、上部バリア層２７２又は下部バリア層２７６の側面エッチングが不均一になるか、或いはベース基板１１０が損傷される恐れがある。
また、酸化亜鉛の含有量が約１０重量％未満の場合、エッチング率が過度に低くて工程を進めることが容易ではない。
従って、インジウム−亜鉛酸化物層の酸化亜鉛の含有量は、約１０重量％以上約３５重量％未満であることが望ましい。
銅層２７４は、スパッタ法などによって形成してもよく、上部バリア層２７２及び下部バリア層２７６は、化学気相成長（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法、プラズマ化学気相成長（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤ）法などによって形成してもよい。
他の実施形態において、上部バリア層又は下部バリア層は省略してもよい。
例えば、データ金属層は、銅層及び銅層の下部に配置されたチタン層の二重構造、銅層及び銅層の上部に配置されたインジウム及び亜鉛を含む酸化物層の二重構造、或いは銅層及び銅層の下部に配置されたインジウム及び亜鉛を含む酸化物層の二重構造を有しもよい。
他の実施形態において、データ金属層は、インジウム及び亜鉛を含む酸化物層、インジウム及び亜鉛を含む酸化物層の下部に配置された銅層、並びに銅層の下部に配置されたチタン層を含む三重構造、或いは、インジウム及び亜鉛を含む酸化物層、インジウム及び亜鉛を含む酸化物層の下部に配置された銅層、銅層の下部に配置されたチタン層、並びにチタン層の下部に配置されたインジウム及び亜鉛を含む酸化物層を含む四重構造を有することができる。
図２を参照すると、データ金属層をパターニングしてデータラインＤＬを形成する。
例えば、上部バリア層２７２上にフォトレジスト組成物を塗布した後、データラインの形状に対応するフォトレジストパターンを形成し、フォトレジストパターンによってカバーされなかった上部バリア層２７２、銅層２７４及び下部バリア層２７６を順次にエッチングして、データラインＤＬを形成する。
上部バリア層２７２、銅層２７４、及び下部バリア層２７６は、同一エッチング組成物によって同一工程でエッチングされる。
これによって、データラインＤＬは大きいテーパ角（θ）を有することができ、従って、表示基板の開口率を向上させることができる。テーパ角（θ）は、パターンの底面と側面によって形成される角として定義されることができ、例えば、銅層又はデータラインＤＬのテーパ角（θ）は、約５０°以上、望ましくは約６０°〜約８５°以下である。
エッチング組成物は、噴射法、浸漬法などによって提供され得る。
エッチング組成物は、リン酸、硝酸、酢酸、銅塩、硝酸塩、酢酸塩、及び水を含み得る。データ金属層がチタン層を含む場合、エッチング組成物はフルオロ金属酸をさらに含んでもよく、チタン層は別途のエッチング組成物によってエッチングされてもよい。チタン層をエッチングするためのエッチング組成物はフッ化物及び水を含んでもよく、例えば、フッ化物は、ＨＦ、ＮＨ４Ｆ、ＮＨ４ＨＦ２などを含んでもよい。
エッチング組成物は、上述した本発明の一実施形態に係るエッチング組成物と実質的に同一であるので具体的な説明は省略する。
データラインＤＬは、上部バリアパターン１７２、下部バリアパターン１７６、及び上部バリアパターン１７２と下部バリアパターン１７６との間に配置された金属（銅）パターン１７４を含む。
データ金属層を形成した後又はデータ金属層をエッチングした後に、データラインＤＬ又はデータ金属層が形成されたベース基板１１０はブラシによって洗浄されてもよい。
図３を参照すると、データラインＤＬをカバーするデータ絶縁層１１３、データ絶縁層１１３上に配置される第１平坦化膜１１５、第１平坦化膜１１５の上に配置される遮光層２４０、遮光層２４０上に配置されるバッファ層２５０、及びバッファ層２５０上に配置される酸化物半導体層２２０をベース基板１１０の上に順次に形成する。
データ絶縁層１１３は、シリコン窒化物、シリコン酸化物、酸化アルミニウムなどを含んでもよく、厚さは約５００Å〜約２０００Åであってもよい。
次に、バインダ樹脂を含む組成物をデータ絶縁層１１３上に塗布する。
例えば、バインダ樹脂は高耐熱性のアクリル樹脂、フェノール樹脂などを含んでもよく、組成物はスピンコート法によって塗布してもよい。
組成物は、加熱又は紫外線の走査で硬化して第１平坦化膜１１５を形成する。
第１平坦化膜１１５は、基板の上面を平坦化できるように十分な厚さを有することが望ましい。
遮光層２４０は、金属、合金、絶縁性無機物質、有機物質などを含んでもよい。
遮光層２４０は、シリコン酸化物、シリコン−ゲルマニウム合金、ゲルマニウム、酸化チタンなどを含むことが望ましく、シリコン−ゲルマニウム合金を含むことがより望ましい。
遮光層２４０の厚さは、約１００Å〜約２０００Åであり得、約６００Å〜約２０００Åであることがより望ましい。
遮光層２４０の厚さが６００Å以上である場合、高い吸光度（ｏｐｔｉｃａｌ ｄｅｎｓｉｔｙ）を有することができる。
バッファ層２５０は、シリコン酸化物、酸化アルミニウム、酸化ハフニウム、酸化イットリウムなどの絶縁性酸化物などを含んでもよく、厚さは約５００Å〜約１μｍであってもよい。
酸化物半導体層２２０は、バッファ層２５０上に形成される。
酸化物半導体層２２０は、金属酸化物半導体を含むことができる。
例えば、金属酸化物半導体は、亜鉛、インジウム、ガリウム、錫、チタン、リン酸化物又は、これらの組み合わせを含んでもよく、具体的には、酸化亜鉛（ＺｎＯ）、亜鉛錫酸化物（ＺＴＯ）、亜鉛インジウム酸化物（ＺＩＯ）、インジウム酸化物（ＩｎＯ）、チタン酸化物（ＴｉＯ）、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）、インジウム亜鉛錫酸化物（ＩＺＴＯ）などを含んでもよい。
酸化物半導体層２２０は、化学気相成長法、プラズマ化学気相成長法、溶液コーティング法などによって形成してもよい。
図４を参照すると、酸化物半導体層２２０をパターニングして、酸化物半導体パターン２２２を形成する。
具体的には、酸化物半導体層２２０上にフォトレジストパターンＰＲを形成し、フォトレジストパターンＰＲをマスクとして利用して、酸化物半導体層２２０の露出した部分をエッチングする。これによって、バッファ層２５０の上面が部分的に露出する。
引き続き、フォトレジスターパターンＰＲをマスクとして利用して、バッファ層２５０及び遮光層２４０を順次にエッチングして、バッファパターン１５０及び遮光パターン１４０を形成し、フォトレジストパターンＰＲを除去する。
従って、酸化物半導体パターン２２２、バッファパターン１５０及び遮光パターン１４０は実質的に同じ形状及び大きさを有する。
図５を参照すると、酸化物半導体パターン２２２及び第１平坦化膜１１５上にゲート絶縁層及びゲート金属層を形成する。
ゲート絶縁層は上部ゲート絶縁層２６２及び下部ゲート絶縁層２６４を含む。
下部ゲート絶縁層２６４は、酸化物半導体パターン２２２と接触し、従って、水素量が相対的に少ない物質を含むことが望ましい。例えば、下部ゲート絶縁層２６４は、シリコン酸化物、酸化アルミニウム、酸化ハフニウム、酸化イットリウムなどの絶縁性酸化物などを含んでもよく、厚さは約５００Å〜約３００００Åであり得る。
上部ゲート絶縁層２６２は、下部ゲート絶縁層２６４上に形成される。
上部ゲート絶縁層２６２はシリコン窒化物などを含んでもよく、約５００Å〜約２０００Åであり得る。
本実施形態において、ゲート絶縁層は多層構造を有するが、これに限定されるのではなく、例えば、シリコン酸化物のような絶縁性酸化物を含む単一層構造のゲート絶縁層が使われてもよい。
ゲート金属層は、上部バリア層２８２、銅層２８４、及び下部バリア層２８６を含む。
例えば、上部バリア層２８２及び下部バリア層２８６はインジウム亜鉛酸化物のような酸化物を含み、銅層２８４は銅などの金属を含む。
ゲート金属層の具体的な構成は、データ金属層と実質的に同一であることのできるので、重複される具体的な説明は省略する。
他の実施形態において、ゲート金属層はデータ金属層とは異なる構造を有してもよく、例えば、ゲート金属層は、銅層及び銅層の下部に配置されるチタン層の二重構造を有してもよい。
図６を参照すると、ゲート金属層をパターニングしてゲート電極ＧＥ及びゲートラインＧＬを形成する。
例えば、上部バリア層２８２上にフォトレジスト組成物を塗布した後、ゲート電極ＧＥ及びゲートラインＧＬの形状に対応するフォトレジストパターンを形成し、フォトレジストパターンによってカバーされなかった上部バリア層２８２、銅層２８４及び下部バリア層２８６を順次にエッチングして、上部バリアパターン１８２、銅パターン１８４及び下部バリアパターン１８６によるゲート電極ＧＥ及びゲートラインＧＬを形成する。
上部バリア層２８２、銅層２８４、及び下部バリア層２８６は、同じエッチング組成物によって同一工程でエッチングすることが望ましい。
これにより、ゲートラインＧＬは大きいテーパ角を有することができ、従って、表示基板の開口率を向上させることができる。
図７を参照すると、ゲート電極ＧＥ及びゲートラインＧＬをマスクとして利用して、上部ゲート絶縁層２６２及び下部ゲート絶縁層２６４をパターニングして、上部ゲート絶縁パターン１６２と下部ゲート絶縁パターン１６４とによるゲート絶縁パターン１６０を形成する。
従って、ゲート絶縁パターン１６０は、ゲートラインＧＬ及びゲート電極ＧＥと実質的に同じ形状及び大きさを有する。
ゲート絶縁層をパターニングする過程において、酸化物半導体パターン２２２が露出されるが、ゲート絶縁層は酸化物半導体パターン２２２と他の物質を含み、これによって、エッチング選択性を有するので、酸化物半導体パターン２２２はエッチングされない。
次に、酸化物半導体パターン２２２からチャネル１２２、ソース電極１２４、及びドレイン電極１２６を形成し、アクティブパターン１２０とする。
具体的には、ゲート電極ＧＥ及びゲート絶縁パターン１６０によってカバーされないで露出された酸化物半導体パターン２２２をソース電極１２４及びドレイン電極１２６に変換する。
例えば、ソース電極１２４及びドレイン電極１２６を形成するために、露出した酸化物半導体パターン２２２をプラズマ処理する。
例えば、水素（Ｈ２）、ヘリウム（Ｈｅ）、ホスフィン（ＰＨ３）、アンモニア（ＮＨ３）、シラン（ＳｉＨ４）、メタン（ＣＨ４）、アセチレン（Ｃ２Ｈ２）、ジボラン（Ｂ２Ｈ６）、二酸化炭素（ＣＯ２）、ゲルマン（ＧｅＨ４）、セレン化水素（Ｈ２Ｓｅ）、硫化水素（Ｈ２Ｓ）、アルゴン（Ａｒ）、窒素（Ｎ２）、酸化窒素（Ｎ２Ｏ）、フルオロホルム（ＣＨＦ３）などの気体プラズマ（ＰＴ）を露出した酸化物半導体パターン２２２に加えることができる。
プラズマ処理された酸化物半導体パターン２２２を構成する半導体物質の少なくとも一部は還元されて金属性の導体に転換される。
従って、還元処理された酸化物半導体パターン２２２は、ソース電極１２４及びドレイン電極１２６を形成し、ゲート電極ＧＥ及びゲート絶縁パターン１６０によってカバーされた部分は残留してチャネル１２２を形成する。
他の方法において、ソース電極１２４及びドレイン電極１２６を形成するために、還元性気体の雰囲気中で酸化物半導体パターン２２２を熱処理するか、又はイオン注入工程を行ってもよい。
図８を参照すると、ゲート電極ＧＥ、ゲートラインＧＬ、ソース電極１２４、ドレイン電極１２６、及び第１平坦化膜１１５をカバーするパッシベーション層１１７を形成し、パッシベーション層１１７上に第２平坦化膜１１９を形成する。
パッシベーション層１１７は、シリコン窒化物、シリコン酸化物、酸化アルミニウムなどを含んでもよい。
第２平坦化膜１１９は、表示基板の表面を平坦化し、フォトレジスト組成物をパッシベーション層１１７上にスピンコートして形成できる。
図９を参照すると、データ絶縁層１１３、第１平坦化膜１１５、パッシベーション層１１７、及び第２平坦化膜１１９をパターニングしてコンタクトホールを形成する。
具体的には、データ絶縁層１１３、第１平坦化膜１１５、パッシベーション層１１７、及び第２平坦化膜１１９をパターニングしてデータラインＤＬを露出する第１コンタクトホールＣＨ１を形成し、パッシベーション層１１７及び第２平坦化膜１１９をパターニングしてソース電極１２４の一部を露出する第２コンタクトホールＣＨ２、及びドレイン電極１２６の一部を露出する第３コンタクトホールＣＨ３を形成する。
具体的には、第２平坦化膜１１９を露光した後、第２平坦化膜１１９に現像液を加えて、非露光領域又は露光領域を除去することによって第２平坦化膜１１９をパターニングすることができ、前記パターニングされた第２平坦化膜１１９をマスクとして利用して、露出されたパッシベーション層１１７、第１平坦化膜１１５及びデータ絶縁層１１３をエッチングして前記第１〜第３コンタクトホールＣＨ１、ＣＨ２、ＣＨ３を形成することができる。
図１０を参照すると、第２平坦化膜１１９上に透明導電層を形成する。
透明導電層は、インジウム亜鉛酸化物、インジウム錫酸化物などを含んでもよい。
透明導電層をパターニングして、接続電極１３０及び画素電極ＰＥを形成する。
接続電極１３０は、第１コンタクトホールＣＨ１を通じてデータラインＤＬと接触し、第２コンタクトホールＣＨ２を通じてソース電極１２４に接触する。
画素電極ＰＥは、第３コンタクトホールＣＨ３を通じてドレイン電極１２４に接触する。
本発明の一実施形態によると、多層構造の信号配線を同一エッチング液で一括エッチングできるので、生産性を改善することができる。
また、信号配線のテーパ角を増加させることによって、厚い厚さを有する低抵抗配線を具現できる。
以下では、具体的な実施例及び比較例に対する実験結果を参照して、本発明の実施形態に係るエッチング組成物の効果を説明する。
〔エッチング組成物の準備〕
下記の表１に従って、リン酸、硝酸、酢酸、銅イオン化合物として、Ｃｕ（ＮＯ３）２・３Ｈ２Ｏ、フルオロ金属酸としてＨ２ＴｉＦ６、硝酸塩としてＫＮＯ３、酢酸塩としてＣＨ３ＣＯ２ＮＨ４及び残りの水を含むエッチング組成物を準備する。
Figure 0006375026
〔エッチング組成物のエッチング特性を評価する実験１〕
ガラス基板上に順次に積層された約３００Åのチタン膜、約３００００Åの銅層及びフォトレジストパターンを含むサンプルを準備する。
各サンプルに実施例１〜実施例８のエッチング組成物を噴射して、ＥＰＤ（ｅｎｄ ｐｏｉｎｔ ｄｅｔｅｃｔｉｏｎ）まで必要とされる時間を基準として銅層を６０％オーバーエッチングし、フッ酸溶液を利用してチタン層を６０％オーバーエッチングした。
各サンプルに対するエッチング速度を測定し、ＣＤスキュー及びテーパ角を走査電子顕微鏡写真を利用して測定した後、その結果を下記の表２に示す。
以下で、ＣＤスキューはフォトレジストパターンの末端と銅層の末端との間の距離と定義される。
下記の表２において、「◎」は約０．７μｍ〜約１．３μｍのＣＤスキューと、約４５０Å／秒〜約５５０Å／秒のエッチング速度を示し、「○」は約０．４μｍ〜約０．７μｍ又は約１．３μｍ〜約１．６μｍのＣＤスキューと約４００Å／秒〜約４５０Å／秒又は約５５０Å／秒〜約６００Å／秒のエッチング速度を示し、「△」は約０．４μｍ以下又は約１．６μｍ以上のＣＤスキューと約４００Å／秒以下又は約６００Å／秒以上のエッチング速度を示す。
Figure 0006375026
表２を参照すると、約５９重量％のリン酸を含む実施例１のエッチング組成物を利用して得られたサンプル、約４重量％の硝酸塩を含む実施例２のエッチング組成物を利用して得られたサンプル、約４重量％の硝酸を含む実施例４のエッチング組成物を利用して得られたサンプル、及び約７重量％の酢酸塩を含む実施例６のエッチング組成物を利用して得られたサンプルに比較して、約５０重量％のリン酸、約７重量％の硝酸塩、約５重量％の硝酸、及び約４重量％の酢酸塩を含む実施例５のエッチング組成物を利用して得られたサンプルが目的した結果により近いことが確認できる。
〔エッチング組成物のエッチング特性を評価する実験２〕
実施例５のエッチング組成物を約２５℃で一定期間保管した後、エッチング組成物をガラス基板上に順次に積層した約３００Åのチタン膜、約３００００Åの銅層、及びフォトレジストパターンを含むサンプルに噴射して、エッチングＥＰＤまで必要とされる時間を基準として銅層を６０％オーバーエッチングし、フッ酸溶液を利用してチタン層を６０％オーバーエッチングした。
各サンプルに対するエッチングＥＰＤまで必要とされる時間を測定し、ＣＤスキュー及びテーパ角を走査電子顕微鏡写真を利用して測定した後、その結果を下記の表３に示す。
Figure 0006375026
表３を参照すると、エッチング組成物の保管期間が増加しても、エッチング速度、ＣＤスキュー及びテーパ角の変化が大きくないので、エッチング組成物は優秀な保管安定性を有することがわかった。
〔エッチング組成物のエッチング特性を評価する実験３〕
実施例５のエッチング組成物の銅イオン濃度を変化させながら、エッチング組成物をガラス基板上に順次に積層した約３００Åのチタン膜、約３００００Åの銅層、及びフォトレジストパターンを含むサンプルに噴射して、エッチングＥＰＤまで必要とされる時間を基準として銅層を３０％オーバーエッチングし、フッ酸溶液を利用してチタン層を３０％オーバーエッチングした。
各サンプルに対するエッチングＥＰＤまで必要とされる時間を測定し、ＣＤスキュー及びテーパ角を走査電子顕微鏡写真を利用して測定した後、その結果を下記の表４に示す。
Figure 0006375026
表４を参照すると、エッチング組成物内で銅イオン濃度が増加しても、エッチング速度、ＣＤスキュー及びテーパ角の変化が大きくないことが確認でき、従って、エッチング組成物は再使用に対する信頼性を有することがわかった。
〔エッチング組成物のエッチング特性を評価する実験４〕
ガラス基板上に順次に積層された約３００Åのインジウム−亜鉛酸化物層、約５０００Åの銅層、約３００Åのインジウム−亜鉛酸化物層、及びフォトレジストパターンを含むサンプル１、ガラス基板上に順次に積層された約３００Åのインジウム−亜鉛酸化物層、約１００００Åの銅層、約３００Åのインジウム−亜鉛酸化物層、及びフォトレジストパターンを含むサンプル２、ガラス基板上に順次に積層された約３００Åのインジウム−亜鉛酸化物層、約３００００Åの銅層、約３００Åのインジウム−亜鉛酸化物層、及びフォトレジストパターンを含むサンプル３を準備する。
各サンプルに実施例８のエッチング組成物を噴射して、エッチングＥＰＤまで必要とされる時間を基準としてインジウム−亜鉛酸化物層及び銅層を６０％オーバーエッチングした。
各サンプルに対するエッチング速度を測定し、ＣＤスキュー及びテーパ角を走査電子顕微鏡写真を利用して測定した後、その結果を下記の表５に示す。
Figure 0006375026
表５を参照すると、実施例８のエッチング組成物は銅層の厚さが変化しても実質的に同じエッチング速度を維持し、ＣＤスキュー及びテーパ角の変化が大きくないことが確認できる。
従って、実施例８のエッチング組成物を利用して銅層及びインジウム−亜鉛酸化物層を一括的にエッチングでき、多様な厚さ、特に１００００Å以上の厚さを有する低抵抗銅配線の形成のための信頼性を確保できることがわかる。
〔エッチング組成物のエッチング特性を評価する実験５〕
ガラス基板上に順次に積層された約３００Åのインジウム−亜鉛酸化物層及びフォトレジストパターンを含み、インジウム−亜鉛酸化物層の酸化亜鉛の含有量がそれぞれ異なる複数のサンプルを準備する。
各サンプルに実施例８のエッチング組成物を噴射して、エッチングＥＰＤまで必要とされる時間を基準としてインジウム−亜鉛酸化物層を６０％オーバーエッチングした。
各サンプルに対するエッチング速度を測定し、エッチング状態を走査電子顕微鏡写真を利用して観察した後、その結果を下記の表６に示す。
下記の表６において、エッチング状態は、側面エッチング均一性、ベース基板の損傷などを考慮して、「○」は優秀、「△」は良好、「Ｘ」は不良を示す。
Figure 0006375026
表６を参照すると、酸化亜鉛の含有量が約６０重量％以上である場合、エッチング率が過度に増加し、約３５重量％以上である場合、エッチング状態が不良であった。
従って、エッチング組成物は酸化亜鉛の含有量が約３５重量％未満のインジウム−亜鉛酸化物層のエッチングに有利であることがわかる。
〔エッチング組成物のエッチング特性を評価する実験６〕
ガラス基板上に順次に積層された約３００Åのインジウム−亜鉛酸化物層、約５０００Åの銅層、約３００Åのインジウム−亜鉛酸化物層、及びフォトレジストパターンを含むサンプルを準備し、インジウム−亜鉛酸化物層の酸化亜鉛の含有量及びエッチング時間の変化によるエッチング状態を観察する。
各サンプルのエッチングには実施例８のエッチング組成物を使う。
図１１は、インジウム−亜鉛酸化物層の酸化亜鉛の含有量が約５重量％であり、エッチングＥＰＤまで必要とされる時間を基準として５０％オーバーエッチングして得られたサンプルの走査電子顕微鏡写真であり、図１２はインジウム−亜鉛酸化物層の酸化亜鉛の含有量が約１０重量％であり、エッチングＥＰＤまで必要とされる時間を基準として５０％オーバーエッチングして得られたサンプルの走査電子顕微鏡写真であり、図１３はインジウム−亜鉛酸化物層の酸化亜鉛の含有量が約２５重量％であり、エッチングＥＰＤまで必要とされる時間を基準として５０％オーバーエッチングして得られたサンプルの走査電子顕微鏡写真であり、図１４はインジウム−亜鉛酸化物層の酸化亜鉛の含有量が約１０重量％であり、エッチングＥＰＤまで必要とされる時間を基準として１００％オーバーエッチングして得られたサンプルの走査電子顕微鏡写真であり、図１５はインジウム−亜鉛酸化物層の酸化亜鉛の含有量が約２５重量％であり、エッチングＥＰＤまで必要とされる時間を基準として１５０％オーバーエッチングして得られたサンプルの走査電子顕微鏡写真である。
図１１〜図１５を参照すると、インジウム−亜鉛酸化物層の酸化亜鉛の含有量が増加するにつれて、上部インジウム−亜鉛酸化物層が側面に突出された長さが減少することが確認できる。
また、インジウム−亜鉛酸化物層の酸化亜鉛の含有量が増加しなくてもエッチング時間を増加させるにつれて上部インジウム−亜鉛酸化物層が側面に突出された長さが減少することが確認できる。
上述した本発明の実施例において、インジウム−亜鉛酸化物層の酸化亜鉛の含有量又はエッチング時間を調節するにことによって配線のプロファイルを改善できることがわかった。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
１１０ ベース基板
１１３ データ絶縁層
１１５ 第１平坦化膜
１１７ パッシベーション層
１１９ 第２平坦化膜
１２０ アクティブパターン
１３０ 接続電極
１４０ 遮光パターン
１５０ バッファパターン
１６０ ゲート絶縁パターン
１６２ 上部ゲート絶縁パターン
１６４ 下部ゲート絶縁パターン
１７２、１８２ 上部バリアパターン
１７４、１８４ 金属（銅）パターン
１７６、１８６ 下部バリアパターン
２２０ 酸化物半導体層
２２２ 酸化物半導体パターン
２４０ 遮光層
２５０ バッファ層
２６２ 上部ゲート絶縁層
２６４ 下部ゲート絶縁層
２７２、２８２ 上部バリア層
２７４、２８４ 銅層
２７６、２８６ 下部バリア層
ＣＨ１、ＣＨ２、ＣＨ３ （第１〜第３）コンタクトホール
ＤＬ データライン
ＧＥ ゲート電極
ＧＬ ゲートライン
ＰＥ 画素電極

Claims (27)

  1. 銅、銅合金、インジウム−亜鉛酸化物、ガリウム−亜鉛酸化物、亜鉛−アルミニウム酸化物、インジウム−錫酸化物、又はインジウム−ガリウム−亜鉛酸化物の単一膜、又はこれらの積層膜をエッチングするためのエッチング組成物であって、
    リン酸４０重量％〜６０重量％と、
    硝酸１重量％〜１０重量％と、
    酢酸３重量％〜１５重量％と、
    銅イオン化合物０．０１重量％〜０．１重量％と、
    硝酸塩１重量％〜１０重量％と、
    酢酸塩１重量％〜１０重量％と、
    余分の水と、
    を含むことを特徴とするエッチング組成物。
  2. 前記銅イオン化合物は、ＣｕＳＯ４・５Ｈ２Ｏ、ＣｕＳＯ４・３Ｈ２Ｏ、Ｃｕ（ＮＯ３）２・３Ｈ２Ｏ、及びＣｕ２Ｐ２Ｏ７・３Ｈ２Ｏからなる群から選択された少なくとも１つを含むことを特徴とする請求項１に記載のエッチング組成物。
  3. 前記硝酸塩は、ＮＨ４ＮＯ３、ＮａＮＯ３、ＫＮＯ３、ＬｉＮＯ３、Ｍｇ（ＮＯ３）２、Ａｌ（ＮＯ３）３、Ｚｎ（ＮＯ３）２、Ｆｅ（ＮＯ３）３、Ｎｉ（ＮＯ３）２、及びＣａ（ＮＯ３）２からなる群から選択された少なくとも１つを含むことを特徴とする請求項１に記載のエッチング組成物。
  4. 前記酢酸塩は、ＣＨ３ＣＯ２ＮＨ４、ＣＨ３ＣＯ２Ｎａ、ＣＨ３ＣＯ２Ｋ、Ｍｇ（ＣＨ３ＣＯ２）２、Ｃａ（ＣＨ３ＣＯ２）２、Ａｌ（ＣＨ３ＣＯ２）３、及びＣＨ３ＣＯ２Ｌｉからなる群から選択された少なくとも１つを含むことを特徴とする請求項１に記載のエッチング組成物。
  5. １重量％以下のフルオロ金属酸をさらに含むことを特徴とする請求項１に記載のエッチング組成物。
  6. 前記フルオロ金属酸は、Ｈ２ＳｉＦ６、ＨＢＦ４、Ｈ２ＴｉＦ６、及びＨ２ＺｒＦ６からなる群から選択された少なくとも１つを含むことを特徴とする請求項５に記載のエッチング組成物。
  7. ベース基板上に銅層を含むデータ金属層を形成するステップと、
    前記データ金属層上にフォトレジストパターンを形成するステップと、
    前記データ金属層及び前記フォトレジストパターンを有するベース基板にリン酸４０重量％〜６０重量％、硝酸１重量％〜１０重量％、酢酸３重量％〜１５重量％、銅イオン化合物０．０１重量％〜０．１重量％、硝酸塩１重量％〜１０重量％、酢酸塩１重量％〜１０重量％、及び余分の水を含むエッチング組成物を提供して前記データ金属層を部分的に除去してデータラインを形成するステップと、
    を含むことを特徴とする表示基板の製造方法。
  8. 前記データ金属層は、前記銅層の上部に配置されたインジウム及び亜鉛を含む酸化物層をさらに含むことを特徴とする請求項７に記載の表示基板の製造方法。
  9. 前記銅層の上部に配置されたインジウム及び亜鉛を含む酸化物層の酸化亜鉛含有量は、１０重量％以上３５重量％未満であることを特徴とする請求項８に記載の表示基板の製造方法。
  10. 前記データ金属層は、前記銅層の下部に配置されたインジウム及び亜鉛を含む酸化物層を含むことを特徴とする請求項７に記載の表示基板の製造方法。
  11. 前記銅層の下部に配置されたインジウム及び亜鉛を含む酸化物層の酸化亜鉛含有量は、１０重量％以上３５重量％未満であることを特徴とする請求項１０に記載の表示基板の製造方法。
  12. 前記データ金属層は、前記銅層の上部に配置されたインジウム及び亜鉛を含む酸化物層並びに前記銅層の下部に配置されたインジウム及び亜鉛を含む酸化物層を含むことを特徴とする請求項７に記載の表示基板の製造方法。
  13. 前記銅層の上部に配置されたインジウム及び亜鉛を含む酸化物層並びに前記銅層の下部に配置されたインジウム及び亜鉛を含む酸化物層の酸化亜鉛含有量は、１０重量％以上３５重量％未満であることを特徴とする請求項１２に記載の表示基板の製造方法。
  14. 前記ベース基板に平行な面に対して前記銅層の側面が成すテーパー角は、５０゜以上であることを特徴とする請求項７に記載の表示基板の製造方法。
  15. 前記ベース基板に平行な面に対して前記銅層の側面が成すテーパー角は、６０゜〜８５゜であることを特徴とする請求項１４に記載の表示基板の製造方法。
  16. 前記銅層の厚さは、１μｍ〜３μｍであることを特徴とする請求項７に記載の表示基板の製造方法。
  17. 請求項７に記載のデータラインをカバーする絶縁膜を形成するステップと、
    前記絶縁膜の上に酸化物半導体層を形成するステップと、
    前記酸化物半導体層をパターニングして酸化物半導体パターンを形成するステップと、
    前記酸化物半導体パターンの上にゲート絶縁層及びゲート金属層を順次に形成するステップと、
    前記ゲート金属層をパターニングしてゲートライン及びゲート電極を形成するステップと、
    前記ゲート絶縁層をパターニングしてゲート絶縁パターンを形成して前記酸化物半導体パターンを露出するステップと、
    前記酸化物半導体パターンの露出した部分を還元して、金属を含むソース電極及びドレイン電極を形成するステップと、
    前記ソース電極と前記データラインとを電気的に連結する接続電極及び前記ドレイン電極に連結される画素電極を形成するステップと、
    を含むことを特徴とする表示基板の製造方法。
  18. 前記ゲート金属層は、銅層を含み、リン酸４０重量％〜６０重量％、硝酸１重量％〜１０重量％、酢酸３重量％〜１５重量％、銅イオン化合物０．０１重量％〜０．１重量％、硝酸塩１重量％〜１０重量％、酢酸塩１重量％〜１０重量％、及び余分の水を含むエッチング組成物を用いてパターニングされることを特徴とする請求項１７に記載の表示基板の製造方法。
  19. 前記ゲート金属層は、前記銅層の上部に配置されたインジウム及び亜鉛を含む酸化物層
    をさらに含むことを特徴とする請求項１８に記載の表示基板の製造方法。
  20. 前記ゲート金属層で前記銅層の上部に配置されたインジウム及び亜鉛を含む酸化物層の酸化亜鉛含有量は１０重量％以上３５重量％未満であることを特徴とする請求項１９に記載の表示基板の製造方法。
  21. 前記ゲート金属層は、前記銅層の下部に配置されたインジウム及び亜鉛を含む酸化物層を含むことを特徴とする請求項１８に記載の表示基板の製造方法。
  22. 前記ゲート金属層で前記銅層の下部に配置されたインジウム及び亜鉛を含む酸化物層の酸化亜鉛含有量は１０重量％以上３５重量％未満であることを特徴とする請求項２１に記載の表示基板の製造方法。
  23. 前記ゲート金属層は、前記銅層の上部に配置されたインジウム及び亜鉛を含む酸化物層並びに前記銅層の下部に配置されたインジウム及び亜鉛を含む酸化物層を含むことを特徴とする請求項１８に記載の表示基板の製造方法。
  24. 前記ゲート金属層で前記銅層の上部に配置されたインジウム及び亜鉛を含む酸化物層並びに前記銅層の下部に配置されたインジウム及び亜鉛を含む酸化物層の酸化亜鉛含有量は１０重量％以上３５重量％未満であることを特徴とする請求項２３に記載の表示基板の製造方法。
  25. 前記ゲート金属層の銅層の厚さは、１μｍ〜３μｍであることを特徴とする請求項１８に記載の表示基板の製造方法。
  26. 前記ゲート絶縁層に平行な面に対して前記ゲート金属層の銅層の側面が成すテーパー角は、５０゜以上であることを特徴とする請求項１８に記載の表示基板の製造方法。
  27. 前記ゲート絶縁層に平行な面に対して前記ゲート金属層の銅層の側面が成すテーパー角は、６０゜〜８５゜であることを特徴とする請求項２６に記載の表示基板の製造方法。
JP2017139203A 2012-10-05 2017-07-18 エッチング組成物及びこれを適用した表示基板の製造方法 Active JP6375026B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120110660A KR101953215B1 (ko) 2012-10-05 2012-10-05 식각 조성물, 금속 배선 및 표시 기판의 제조방법
KR10-2012-0110660 2012-10-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013191586A Division JP2014078700A (ja) 2012-10-05 2013-09-17 金属配線

Publications (2)

Publication Number Publication Date
JP2017199930A JP2017199930A (ja) 2017-11-02
JP6375026B2 true JP6375026B2 (ja) 2018-08-15

Family

ID=48366143

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013191586A Pending JP2014078700A (ja) 2012-10-05 2013-09-17 金属配線
JP2017139203A Active JP6375026B2 (ja) 2012-10-05 2017-07-18 エッチング組成物及びこれを適用した表示基板の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013191586A Pending JP2014078700A (ja) 2012-10-05 2013-09-17 金属配線

Country Status (5)

Country Link
US (1) US20140097006A1 (ja)
EP (1) EP2717315B1 (ja)
JP (2) JP2014078700A (ja)
KR (1) KR101953215B1 (ja)
CN (2) CN108054176B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6044337B2 (ja) * 2012-12-28 2016-12-14 三菱瓦斯化学株式会社 インジウムとガリウムおよび酸素、またはインジウムとガリウムと亜鉛および酸素からなる酸化物のエッチング液およびエッチング方法
WO2015160006A1 (ko) * 2014-04-16 2015-10-22 피에스테크놀러지(주) 은 또는 마그네슘용 식각 조성물
KR102282955B1 (ko) * 2015-02-23 2021-07-28 동우 화인켐 주식회사 인듐산화막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR102381288B1 (ko) * 2015-03-04 2022-03-31 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6565517B2 (ja) * 2015-09-09 2019-08-28 凸版印刷株式会社 配線基板、半導体装置、および液晶表示装置
CN106887436B (zh) * 2015-12-16 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板及其制备方法
US9576984B1 (en) * 2016-01-14 2017-02-21 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
KR102520574B1 (ko) * 2016-03-29 2023-04-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6350754B1 (ja) 2017-01-20 2018-07-04 凸版印刷株式会社 表示装置及び表示装置基板
WO2018225114A1 (ja) * 2017-06-05 2018-12-13 凸版印刷株式会社 半導体装置、表示装置、及びスパッタリングターゲット
CN107354467A (zh) * 2017-06-19 2017-11-17 江阴润玛电子材料股份有限公司 一种环保型金属去除液
US11499236B2 (en) * 2018-03-16 2022-11-15 Versum Materials Us, Llc Etching solution for tungsten word line recess
KR102223681B1 (ko) * 2018-05-30 2021-03-08 삼성디스플레이 주식회사 박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법
WO2020055529A1 (en) 2018-09-12 2020-03-19 Fujifilm Electronic Materials U.S.A., Inc. Etching compositions
CN109585297A (zh) * 2018-10-22 2019-04-05 惠科股份有限公司 一种显示面板的制作方法和显示面板
KR102553455B1 (ko) * 2018-12-27 2023-07-07 동우 화인켐 주식회사 금속막 식각액 조성물 및 이를 사용한 패턴 형성 방법
CN110007536A (zh) * 2019-04-01 2019-07-12 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及显示面板
CN110112102B (zh) * 2019-05-10 2021-07-06 Tcl华星光电技术有限公司 一种阵列基板及其制备方法
CN110579509A (zh) * 2019-09-27 2019-12-17 西南交通大学 一种基于IGZO纳米颗粒的ppb级别硫化氢气体传感器及其制备方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5189846A (ja) * 1975-02-05 1976-08-06 Aruminiumupataannokeiseiho
WO2003098641A1 (en) * 2002-05-17 2003-11-27 Idemitsu Kousan Co., Ltd. Wiring material and wiring board using the same
JP2003342653A (ja) * 2002-05-17 2003-12-03 Idemitsu Kosan Co Ltd 配線材料及びそれを用いた配線基板
JP4738705B2 (ja) * 2002-05-17 2011-08-03 出光興産株式会社 配線材料及びそれを用いた配線基板
WO2005068185A1 (en) * 2004-01-13 2005-07-28 Ube Industries, Ltd. Polyimide-metal laminated body and polyimide circuit board
US7550769B2 (en) * 2004-06-11 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device and semiconductor device
KR101160823B1 (ko) * 2004-08-24 2012-06-29 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20060131071A (ko) * 2005-06-15 2006-12-20 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
WO2007040194A1 (ja) * 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2007287354A (ja) * 2006-04-12 2007-11-01 Hitachi Displays Ltd 有機ｅｌ表示装置
KR101299131B1 (ko) * 2006-05-10 2013-08-22 주식회사 동진쎄미켐 박막트랜지스터 액정표시장치의 식각 조성물
JP5412026B2 (ja) * 2006-09-11 2014-02-12 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
JP5559956B2 (ja) * 2007-03-15 2014-07-23 東進セミケム株式会社 薄膜トランジスタ液晶表示装置のエッチング液組成物
US20100320457A1 (en) * 2007-11-22 2010-12-23 Masahito Matsubara Etching solution composition
KR20090059961A (ko) * 2007-12-07 2009-06-11 주식회사 동진쎄미켐 박막트랜지스터-액정표시장치용 금속 배선 형성을 위한식각액 조성물
JP5158339B2 (ja) * 2007-12-11 2013-03-06 東ソー株式会社 エッチング用組成物及びエッチング方法
JP4727702B2 (ja) * 2008-09-11 2011-07-20 株式会社 日立ディスプレイズ 液晶表示装置、及びその製造方法
KR101520921B1 (ko) * 2008-11-07 2015-05-18 삼성디스플레이 주식회사 식각액 조성물, 이를 사용한 금속 패턴의 형성 방법 및 박막 트랜지스터 표시판의 제조 방법
JP5308206B2 (ja) * 2009-03-27 2013-10-09 株式会社ジャパンディスプレイ 表示装置製造方法
JP2010242124A (ja) * 2009-04-01 2010-10-28 Tosoh Corp エッチング用組成物及びエッチング方法
CN102033343B (zh) * 2009-09-25 2012-09-19 北京京东方光电科技有限公司 阵列基板及其制造方法
KR101582946B1 (ko) * 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101640471B1 (ko) * 2010-06-22 2016-07-18 엘지디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR101909139B1 (ko) * 2011-02-07 2018-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101778296B1 (ko) * 2011-04-01 2017-09-14 삼성디스플레이 주식회사 식각액, 이를 이용한 표시 장치의 제조 방법

Also Published As

Publication number Publication date
JP2017199930A (ja) 2017-11-02
CN108054176A (zh) 2018-05-18
EP2717315B1 (en) 2019-01-02
KR101953215B1 (ko) 2019-03-04
CN108054176B (zh) 2022-04-08
EP2717315A1 (en) 2014-04-09
JP2014078700A (ja) 2014-05-01
KR20140044552A (ko) 2014-04-15
CN103715177A (zh) 2014-04-09
US20140097006A1 (en) 2014-04-10

Similar Documents

Publication Publication Date Title
JP6375026B2 (ja) エッチング組成物及びこれを適用した表示基板の製造方法
KR102087791B1 (ko) 식각 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조방법
CN101496183B (zh) 氧化物蚀刻法
TWI474487B (zh) 氧化物半導體薄膜電晶體結構與其製作方法
JP4873528B2 (ja) 薄膜トランジスタの製造方法
CN103222061B (zh) 布线构造
JP5244295B2 (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5780902B2 (ja) 半導体薄膜、薄膜トランジスタ及びその製造方法
US20120319112A1 (en) Thin film transistor, thin film transistor panel and methods for manufacturing the same
CN104934330A (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示面板
KR20080068240A (ko) 박막 트랜지스터 기판의 제조 방법
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
CN103503117A (zh) 布线构造以及显示装置
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
TW201112331A (en) Wiring layer structure and manufacturing method thereof
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN103730373B (zh) 一种半导体器件的制备方法及半导体器件
CN101807572A (zh) 刻蚀液、主动组件阵列基板及其制作方法
CN102666780B (zh) 蚀刻液及电子元件制造方法
JP2012188691A (ja) Ｔｉ合金配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
US8637399B2 (en) Etching composition, method of forming a metal pattern and method of manufacturing a display substrate
JP6173246B2 (ja) 薄膜トランジスタおよびその製造方法
CN104733383B (zh) 薄膜晶体管阵列的制备方法
WO2016067527A1 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180720

R150 Certificate of patent or registration of utility model

Ref document number: 6375026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250