JP5412026B2 - 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法 - Google Patents

配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法 Download PDF

Info

Publication number
JP5412026B2
JP5412026B2 JP2006246163A JP2006246163A JP5412026B2 JP 5412026 B2 JP5412026 B2 JP 5412026B2 JP 2006246163 A JP2006246163 A JP 2006246163A JP 2006246163 A JP2006246163 A JP 2006246163A JP 5412026 B2 JP5412026 B2 JP 5412026B2
Authority
JP
Japan
Prior art keywords
film
copper
gate
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006246163A
Other languages
English (en)
Other versions
JP2008066678A5 (ja
JP2008066678A (ja
Inventor
制 勳 李
敞 午 ▼鄭▲
範 錫 趙
良 浩 輩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to JP2006246163A priority Critical patent/JP5412026B2/ja
Publication of JP2008066678A publication Critical patent/JP2008066678A/ja
Publication of JP2008066678A5 publication Critical patent/JP2008066678A5/ja
Application granted granted Critical
Publication of JP5412026B2 publication Critical patent/JP5412026B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、配線構造に係り、より詳しくは、銅又は銅合金を含む配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法に関するものである。
薄膜トランジスタ基板は、マトリックス配列の画素を備える液晶表示装置又は有機EL表示装置などの基板として使用される。
液晶表示装置は、電極が形成されている二枚の基板とその間に挿入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過される光量を調節する装置であって、電極に伝達される画像信号を制御するためのスイッチング素子として薄膜トランジスタを使用する。
有機EL(organic Electro−Luminescence)表示装置は、蛍光性有機物質を電気的に励起発光させて画像を表示する表示装置であって、それぞれの画素に発光のための電流を供給する駆動薄膜トランジスタとスイッチング薄膜トランジスタとを備える。
一方、液晶表示装置又は有機EL表示装置などの表示面積が次第に大型化されることによって、薄膜トランジスタと接続されるゲート線及びデータ線が長くなって配線の抵抗が増加するようになる。このような抵抗増加は、信号遅延などの問題を誘発するが、これを克服するためにはゲート線及びデータ線をできるだけ低い比抵抗を有する材料で形成する必要がある。
配線材料のうち低い比抵抗を有しながらも価格が低廉な物質としては、銅(Cu)を挙げることができる。銅は、比抵抗が約1.67μΩcmに、約2.65μΩcmであるアルミニウム(Al)に比べて比抵抗がずっと低い。従って、実際の工程で銅からなるゲート線及びデータ線を使用すれば、アルミニウムを使用した場合に比べて信号遅延などの問題が改善できる。
しかしながら、銅はガラスなどの絶縁基板又は半導体層などの下部構造物に関する接着性が不良であり、化学物質に関する耐化学性が脆弱であって後続工程で化学物質に露出される場合容易に酸化されるか、或いは腐蝕される。従って、銅単独配線を使用しにくく、下部にバリヤ膜と上部にキャッピング膜が備えられた多層膜の形態で使用することが一般である。しかしながら、このような多層膜をパターニングするためエッチング液を使用して一括エッチングする場合、多層膜下部に存在する、例えば半導体層にエッチング液に溶解された銅イオンが一部浸透して半導体層の特性を低下させることによって薄膜トランジスタの信頼度を落とすことがある。また、パターニング工程のウエットエッチング及びフォトレジスト膜除去工程時に、キャッピング膜と銅膜の界面で銅膜が選択的に腐蝕されてオーバーハングが形成されるなど配線の側面プロファイル不良が惹起されることがある。このようなオーバーハングなどは後続工程でクラックを誘発して配線の信頼性を低下させることができる。
特開平9−258246号
本発明の技術的課題は、パターニング工程時に良好な側面プロファイルを形成する配線構造を提供することにある。
本発明の他の技術的課題は、前述した構造を有する配線形成方法を提供することにある。
本発明のさらに他の技術的課題は、前述した配線構造を含む薄膜トランジスタ基板を提供することにある。
本発明のさらに他の技術的課題は、前述したような薄膜トランジスタ基板の製造方法を提供することにある。
本発明の技術的課題は、以上で言及した技術的課題に制限されず、また、以上で言及されないさらに他の技術的課題は、以下の記載から当業者にとって明確に理解できるものである。
前述した技術的課題を達成するための本発明の一実施形態による配線構造は、下部構造物上に形成されたバリヤ膜と、バリヤ膜上に形成された銅又は銅合金を含む銅導電膜と、銅導電膜上に形成された銅窒化物を含む中間膜と、中間膜上に形成されたキャッピング膜と、を含む。
前述した他の技術的課題を達成するための本発明の一実施形態による配線形成方法は、下部構造物上にバリヤ膜を形成し、バリヤ膜が形成されている下部構造物上に銅又は銅合金を含む銅導電膜を形成し、銅導電膜上に銅窒化物を含む中間膜を形成し、中間膜上にモリブデン又はモリブデン合金を含むキャッピング膜を形成し、キャッピング膜、中間膜及び銅導電膜をウエットエッチングして下部のバリヤ膜を露出させ、バリヤ膜をドライエッチングすることを含む。
前述したさらに他の技術的課題を達成するための本発明の一実施形態による薄膜トランジスタ基板は、絶縁基板上に形成され、第1の方向に延長されたゲート線及びゲート線に接続されたゲート電極を含むゲート配線と、絶縁基板上にゲート配線と絶縁されて形成され、ゲート線と交差するように第2の方向に延長されたデータ線、データ線に接続されたソース電極及びソース電極と離隔されて設けられるドレイン電極を含むデータ配線と、ゲート配線とデータ配線上に各画素毎に形成され、ドレイン電極と接続された画素電極を含み、ゲート配線又はデータ配線は、下部構造物上に形成されたバリヤ膜と、バリヤ膜上に形成された銅又は銅合金を含む銅導電膜と、銅導電膜上に形成された銅窒化物を含む中間膜と、中間膜上に形成されたキャッピング膜と、を含む。
前述したさらに他の技術的課題を達成するための本発明の一実施形態による薄膜トランジスタ基板の製造方法は、絶縁基板上に第1の方向に延長されたゲート線及びゲート線に接続されたゲート電極を含むゲート配線を形成し、絶縁基板上にゲート線と交差するように第2の方向に延長されたデータ線、データ線に接続されたソース電極及びソース電極と離隔されて設けられるドレイン電極を含み、ゲート配線と絶縁されているデータ配線を形成し、ゲート配線とデータ配線上に各画素毎にドレイン電極と接続された画素電極を形成し、ゲート配線又はデータ配線を形成する段階は、下部構造物上にバリヤ膜を形成し、バリヤ膜が形成されている下部構造物上に銅又は銅合金を含む銅導電膜を形成し、銅導電膜上に銅窒化物を含む中間膜を形成し、中間膜上にモリブデン又はモリブデン合金を含むキャッピング膜を形成し、キャッピング膜、中間膜及び銅導電膜をウエットエッチングして下部のバリヤ膜を露出させ、バリヤ膜をドライエッチングすることを含む。
その他実施形態の具体的な事項は、詳細な説明及び図面に記載されている。
本発明の一実施形態による配線構造及び配線形成方法によれば、下部構造物について銅導電膜の良好な接着力を維持しながらも、銅導電膜の化学的反応による酸化又は腐蝕を防止できる。また、パターニング工程で銅導電膜の選択的腐蝕によるオーバーハング現象を防止し、良好な側面プロファイルを形成することによって、低抵抗銅配線の信頼性を確保できる。
また、本発明の実施形態による薄膜トランジスタ基板及びその製造方法によれば、前述したようにゲート配線又はデータ配線の信頼性が確保されて信号特性がよくなり、画質が改善できる。
本発明の利点及び特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述する実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具体化されるものである。図面で層及び領域の大きさ及び相対的な大きさは、説明の明瞭性のため誇張されることがある。
素子又は層が他の素子又は層の「上」と指称されることは、他の素子又は層の真上だけではなく、中間に他の層又は他の素子を介在した場合を全て含む。反面、素子が「直接上」と指称される場合は、中間に他の素子又は層を介在しないことを示す。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。「及び/又は」は、言及された部材のそれぞれ及び一つ以上の全ての組み合わせを含む。
以下、添付した図面を参照して本発明の好適な一実施形態による配線構造及び配線形成方法を詳細に説明する。図1は、本発明の一実施形態による配線構造の断面図である。図2〜図4は、本発明の一実施形態による配線形成方法の工程段階別断面図である。
図1を参照すれば、下部構造物1上にバリヤ膜2aを介在して銅導電膜2bが形成されている。銅導電膜2bの上部には、キャッピング膜2dが設けられ、銅導電膜2bとキャッピング膜2dとの間には中間膜2cが形成されている。
下部構造物1は、配線2などが形成される面を提供し、配線などを支持する。下部構造物1は、上部に形成される配線2とは異なる構成を有し、複数の構成要素、素子、層などが組み合わされた複合物だけではなく、一つの構成要素、素子、層などになった単一構造物を含む。例えば、ガラスなどの絶縁基板、アモルファスシリコンなどの半導体層、絶縁膜であってもよく、これに制限されない。
下部構造物1上には、銅又は銅合金を含む銅導電膜2bが設けられる。ここで、銅は薄膜状態で比抵抗が2.1μΩcmと低く、価格が低廉で低抵抗配線に使用することが好適である。
下部構造物1と銅導電膜2bとの間には、銅導電膜2bと下部構造物1の接着力を増進させ、銅イオンが下部構造物1に拡散されることを防止するバリヤ膜2aが設けられる。銅は、下部構造物1との接着力が悪くて銅導電膜2bを積層してパターニングする過程で、形成されたものが密着しないか、或いは剥ける現象が発生できる。これを防止するため銅以外の異なる物質を含むバリヤ膜2aが銅導電膜2bと下部構造物1との間に形成される。また、バリヤ膜2aは、銅導電膜2bから銅イオンが、例えば半導体層のような下部構造物1に拡散することを防止して下部構造物1の特性を維持し、同時に下部構造物1の物質が銅導電膜2bに拡散することを防止して銅導電膜2bの比抵抗が増加されることを防止する。
一方、銅導電膜2bのパターニング工程は、ウエットエッチングでおこなわれるが、この時バリヤ膜2aがエッチング液によってエッチングされれば、エッチング液に溶解されている銅イオンがバリヤ膜2a下部の露出された下部構造物1に浸透し、下部構造物1の特性が変わることがある。例えば、下部構造物1として半導体層を使用する場合、半導体特性が悪化して全体的な配線の信頼度が低下できる。従って、ここでのバリヤ膜2aは、銅導電膜2bエッチング液によってエッチングされない物質、すなわち銅とのエッチング選択比が大きい物質を使用することが好ましい。例えばCr、Ti、Ta、V、Zr、W、Nb、Co、Ni、Pd、Pt又はこれらの化合物を含むことができ、これに制限されない。一方、下部構造物1が一括エッチングによる銅イオンの浸透が大きく問題にならない物質、例えば絶縁基板などである場合には後述するキャッピング膜2dの場合のように銅導電膜2bなどと一括エッチングできる物質を使用しても差し支えない。
銅導電膜2bの上部には、銅導電膜2bが化学物質と反応して腐蝕することを防止するためのキャッピング膜2dが形成されている。例えば、銅導電膜2bのパターニング工程に使用されるエッチング液は、銅を酸化及び腐蝕させて比抵抗を増加させる。従って、銅導電膜2bが直接エッチング液などに露出されないように上部にキャッピング膜2dを配置する。この時、キャッピング膜は銅導電膜2bパターニング用エッチング液などに腐蝕されない、又は耐化学性が強い物質を使用するが、銅導電膜2bと一括エッチングされる物質を使用することが工程単純化の側面で有利である。このような条件を満足させる物質として例えば、モリブデン系列のMo、MoN、MoW、MoTi、MoNb、MoZr又はIZO、ITO、アモルファスITOなどの導電性酸化物がある。
一方、キャッピング膜2dが銅導電膜2bの直接上に形成される場合キャッピング膜2dと銅導電膜2bのエッチング工程又はフォトレジスト膜除去工程時キャッピング膜2dと銅導電膜2bの界面では銅とキャッピング膜2dを構成する物質(例えばMo)間相互電子交換によるガルバニック腐蝕が起こる。従って、活性電位を有する銅の腐蝕速度が早くなり、界面での銅導電膜2bが選択的に腐蝕されてオーバーハングが形成される。このようなオーバーハングは後続工程でクラックなどを誘発して配線の信頼度を落とす。
前述したようなガルバニック腐蝕を防止するため図1に示すように、キャッピング膜2dと銅導電膜2bとの間には、銅導電膜2bとキャッピング膜2dの電子交換を妨害する中間層2cが挿入されている。中間層2cは、絶縁性を有してもよく、伝導性と絶縁性の中間形態である半絶縁性を有しても電子交換を相当部分阻害するのでガルバニック腐蝕によるオーバーハング現象を減少させる効果がある。このような中間層2cを構成する物質は、絶縁性又は半絶縁性を有する物質であれば差し支えないが、好ましくは、工程単純化の観点で下部の銅導電膜2bの物質と同様な系列の物質を使用できる。例えば、銅窒化物(CuN)を含むことができる。好ましい銅窒化物の例としてはCuNを挙げることができる。この時、中間膜が銅窒化物のみとして構成される必要はなく、銅窒化物と異なる物質、例えば銅を含んでも差し支えない。ここで、ガルバニック腐蝕を防止できる銅窒化物の含量を中間膜を構成する全体の元素について窒素の原子パーセント(atomic percent)で示せば、0.001atom%以上50atom%以下であることがのぞましい。
中間膜2cの厚さは、中間膜の絶縁性の程度を考慮して決定できる。すなわち、中間膜に窒素の原子パーセントが相対的に高いか、或いは全体的に絶縁性を示す場合、比較的薄い厚さを有しても差し支えないが、窒素の原子パーセントが相対的に低いか、或いは全体的に半絶縁性乃至弱い導電性を帯びるようになれば、比較的厚く形成することが好ましい。例えば、約5nm以上100nm以下の範囲で調節できる。
図1及び図2〜図5を参照して前述したような配線構造を有する配線の形成方法の一実施形態について説明する。
図2を参照すれば、先ずガラスなどの絶縁基板、半導体層、絶縁膜などの下部構造物1を準備する。続いて、下部構造物1上に、例えばCr、Ti、Ta、V、Zr、W、Nb、Co、Ni、Pd、Pt又はこれらの化合物を含む物質を、例えばスパッタリングなどによって、蒸着バリヤ膜2aを形成する。バリヤ膜2aの厚さは、5nm以上50nm以下、好ましくは、10nm以上30nm以下に形成する。
引き続き、バリヤ膜2a上に銅又は銅合金を、例えばスパッタリングなどに蒸着して銅導電膜2bを形成する。ここで、スパッタリングは、例えばチェンバー内に非活性気体であるアルゴン(Ar)ガスを流入しながら、銅又は銅合金をターゲットとしてプラズマ状態のイオン化されたAr+(プラス)イオンを衝突させる方法からなる。銅導電膜2bの厚さは100nm以上300nm以下、好ましくは、150nm以上250nm以下に形成する。
続いて、同一なチェンバーでアルゴン気体の流入量を減少させ、窒素(N)気体を流入させながらin−situに反応性スパッタリングを行う。窒素気体は、非活性気体であるアルゴン気体とは違って、プラズマ状態でイオン化されてターゲットに衝突する場合ターゲット原子と反応する。従って、銅又は銅合金をターゲットとする場合銅原子と化学反応して銅窒化物を形成する。このような銅窒化物が銅導電膜2b上に蒸着されることによって中間膜2cが形成される。この時、全てのターゲット元素が窒素気体と反応することではない。従って、アルゴン気体と衝突した銅原子、窒素気体と衝突したが、反応しない銅原子などが蒸着されて銅窒化物と共に中間膜2cを構成するようになる。チェンバー内に存在するアルゴン気体と窒素気体は、90:10〜40:60の比率を有することがのぞましく、このような条件で中間膜2cの窒素含量は、0.001atom%〜50atom%の範囲を有することがのぞましい。中間膜2cの厚さは、約5nm以上100nm以下の範囲で調節できる。
次に、中間膜2cの上部にアルゴン気体を用いたスパッタリングとしてキャッピング膜2dを形成する。ここで、キャッピング膜2dを構成する物質であるスパッタリングのターゲットとしては、下部の中間膜2c及び銅導電膜2bを構成する銅系物質と一括ウエットエッチングが可能な物質、すなわちエッチング選択比が小さい物質を使用でき、例えばモリブデン系列のMo、MoN、MoW、MoTi、MoNb、MoZr又は導電性酸化物であるIZO、ITO、アモルファスITOなどを使用できる。これで、バリヤ膜2a、銅導電膜2b、中間膜2c及びキャッピング膜2dからなる4層多層膜が形成される。
図3を参照すれば、多層膜2上部にフォトレジストを塗布し、露光及び現像して配線を限定するフォトレジストパターン3を形成する。
引き続き、図4に示すように、フォトレジストパターン3をエッチングマスクとしてキャッピング膜2d、中間膜2c、銅導電膜2bを順次にエッチングしてバリヤ膜2aを露出させる。ここでのエッチングは、ウエットエッチングに行われ、キャッピング膜2d、中間膜2c及び銅導電膜2bを同一なエッチング液を用いて一括的にエッチングできる。エッチング液としては、過酸化水素又は窒酸をベースとするエッチング液を使用でき、燐酸、酢酸などをさらに含むことができる。バリヤ膜2aは、エッチング液によってエッチングがされにくく、下部構造物1を覆っていて、銅イオンなどが溶解されているエッチング液による下部構造物1攻撃(アタック)を防止できる。
次に、図5に示すように、続けてフォトレジストパターン3をマスクとしてバリヤ膜2aをエッチングして下部構造物1を露出させる。ここでのエッチングは、ドライエッチングによっておこなわれ、HCl、Cl、H、O又はこれらの調合を含むエッチングガスを使用できる。
図1を参照すれば、フォトレジストパターン3を除去する。これで図1に示すような配線が形成される。ここでは、バリヤ膜2aのエッチング時フォトレジストパターン3をエッチングマスクとしてドライエッチングした例を示したが、バリヤ膜2aの上部膜ウエットエッチング後フォトレジストパターン3を除去し、上部膜パターンをエッチングマスクとしてドライエッチングすることによって配線を形成することも可能である。
一方、バリヤ膜2aとして銅導電膜2bなどと一括的にエッチングされる物質を使用した場合には、前述したように二つ段階のエッチング工程に分離しなく、一括エッチングにてなすことができることは勿論である。
このように形成された配線2は、ウエットエッチング及びフォトレジスト膜除去工程において銅導電膜とキャッピング膜との間に介在されている中間膜が電子の移動を遮ってガルバニック腐蝕形成を抑制するので配線が側面腐蝕なしに鮮明に形成され、側面プロファイルにおいてオーバーハングなどが示されず、良好なテーパー角を有する。
以上説明した本発明の一実施形態による配線構造及び配線の形成方法は、液晶表示装置、有機EL表示装置などに使用される薄膜トランジスタ基板、半導体素子、半導体装置などに適用でき、その外にも精密な配線パターンが要求されるどんな分野にも適用可能である。以下、薄膜トランジスタ基板に適用された例を説明するが、これに制限されることではないことは明白である。
本明細書で使用される用語である「薄膜トランジスタ基板」は、薄膜トランジスタを少なくとも一つ含む基板を言い、薄膜トランジスタと基板との間に異なる構造物が介在されているか、或いはその上に異なる構造物が形成されていてもよい。
先ず、図6A及び図6Bを参照して前述したような配線構造を含む本発明の一実施形態による薄膜トランジスタ基板について説明する。本発明の一実施形態による配線構造が同様に適用される部分については本実施形態が当業者に明確に類推又は理解できる範囲内で説明を省略するか、或いは簡略化することがある。図6Aは、本発明の一実施形態による薄膜トランジスタ基板の配置図であり、図6Bは図6AのB−B´線によって切断した断面図である。
図6A及び図6Bに示すように絶縁基板10上にゲート信号を伝達する複数のゲート配線が形成されている。ゲート配線22、24、26、27、28は、横方向に伸びているゲート線22、ゲート線22の端部に接続されていて外部からのゲート信号が印加されてゲート線に伝達するゲート端部24、ゲート線22に接続されて突起形態に形成された薄膜トランジスタのゲート電極26、ゲート線22と平行に形成されているストレージ(蓄積)電極27及びストレージ(蓄積)電極線28を含む。ストレージ電極線28は、画素領域を横切って横方向伸びており、ストレージ電極線28に比べて幅が広く形成されているストレージ電極27が接続される。ストレージ電極27は後述する画素電極82と接続されたドレイン電極拡張部67と重畳(オーバーラップ)されて画素の電荷保持能力を向上させるストレージキャパシタを構成する。このようなストレージ電極27及びストレージ電極線28の形及び配置などは多様な形態に変形でき、画素電極82とゲート線22の重畳に発生するストレージ容量が十分である場合は形成しなくともよい。
図6Bに示すように、ゲート配線22、24、26、27は、バリヤ膜221、241、261、271、銅(Cu)又は銅合金からなった銅導電膜222、242、262、272、銅窒化物を含む中間膜223、243、263、273及びキャッピング膜224、244、264、274の4層多層膜として形成されている。また、図面に直接示さないが、ストレージ電極線28も他のゲート配線22、24、26、27と同様な多層膜の構造を有する。以下で説明される多層膜構造のゲート配線には、ストレージ電極線28も含まれ、他のゲート配線22、24、26、27の多層構造上特徴が同様に適用される。
このような多層膜構造のゲート配線22、24、26、27、28には前述したような本発明の一実施形態による配線構造が適用される。ここで、バリヤ膜221、241、261、271は、上部の銅導電膜222、242、262、272の絶縁基板10についての接着を補助し、絶縁基板10を構成する物質と銅導電膜222、242、262、272を構成する物質が相互拡散されないようにする。また銅導電膜222、242、262、272とキャッピング膜224、244、264、274との間に設けられる中間膜223、243、263、273は電子交換によるガルバニック腐蝕を防止する。一方、ゲート配線22、24、26、27、28真下の絶縁基板10は、一括エッチングによる銅イオンの浸透が大きく問題にならないため、バリヤ膜221、241、261、271をキャッピング膜224、244、264、274の場合のように銅導電膜222、242、262、272などと一括エッチングできる物質を使用してもよい。
基板10、ゲート配線22、24、26、27、28の上には、窒化シリコン(SiNx)などになったゲート絶縁膜30が形成されている。
ゲート電極26のゲート絶縁膜30上部には水素化アモルファスシリコンなどの半導体からなった半導体層40が島形に形成されており、半導体層40の上部にはシリサイド又はn型不純物が高濃度にドーピングされたn水素化アモルファスシリコンなどの物質からなったオーミックコンタクト層55、56がそれぞれ形成されている。
オーミックコンタクト層55、56及びゲート絶縁膜30上には、データ配線62、65、66、67、68が形成されている。データ配線62、65、66、67、68は縦方向に形成されてゲート線22と交差して画素を限定するデータ線62、データ線62の分枝であり、オーミックコンタクト層55の上部まで延長されているソース電極65、データ線62の一側端部に接続されて外部から画像信号が印加されるデータ端部68、ソース電極65と分離されており、ゲート電極26又は薄膜トランジスタのチャネル部についてソース電極65の反対側オーミックコンタクト層56上部に形成されているドレイン電極66及びドレイン電極66から延長されてストレージ電極27と重畳する広い面積のドレイン電極拡張部67を含む。
このようなデータ配線62、65、66、67、68は、ゲート配線22、24、26、27でのようにバリヤ膜621、651、661、671、681、銅(Cu)又は銅合金からなった銅導電膜622、652、662、672、682、銅窒化物を含む中間膜623、653、663、673、683及びキャッピング膜624、654、664、674、684の4層多層膜構造を有する。このような多層膜構造のデータ配線62、65、66、67、68には、前述したような本発明の一実施形態による配線構造が適用される。ここでバリヤ膜621、651、661、671、681は、下部構造物、すなわちここではオーミックコンタクト層55、56とゲート絶縁膜30についての銅導電膜622、652、662、672、682の接着力を補助し、オーミックコンタクト層55、56とゲート絶縁膜30を構成する物質と銅導電膜622、652、662、672、682を構成する物質が相互拡散されないようにする。また、後続工程であるデータ配線62、65、66、67、68のウエットエッチング工程、特にチャネル部のソース電極65及びドレイン電極66を形成するためのウエットエッチング工程時、エッチング液に溶解された銅イオンが薄膜トランジスタのチャネル部を構成する下部のオーミックコンタクト層55、56やその下部の半導体層40まで浸透して薄膜トランジスタ特性が悪化されることを防止する。また、銅導電膜222、242、262、272とキャッピング膜224、244、264、274との間に中間膜223、243、263、273が設けられて電子交換によるガルバニック腐蝕を防止する。
ソース電極65は、半導体層40と少なくとも一部分が重畳され、ドレイン電極66はゲート電極26を中心にソース電極65と対向し、半導体層40と少なくとも一部分が重畳される。ここで、オーミックコンタクト層55、56は、その下部の半導体層40と、その上部のソース電極65及びドレイン電極66の間に存在し、コンタクト抵抗を低める効果を果たす。
ドレイン電極拡張部67は、ストレージ電極27と重畳されるように形成されて、ストレージ電極27とゲート絶縁膜30を挟んでストレージ容量が形成される。ストレージ電極27を形成しない場合ドレイン電極拡張部27もまた形成しない。
ここでゲート電極26、その上に形成された半導体層40、オーミックコンタクト層55、56及びソース電極65とドレイン電極66が薄膜トランジスタを構成し、この時半導体層40は薄膜トランジスタのチャネル部を構成する。本実施形態では、ゲート電極26がチャネル部を含む半導体層40の下部に存在する所謂「ボトムゲート」方式の薄膜トランジスタが採用されている。
データ配線62、65、66、67、68及びこれらが覆われない半導体層40の上部には保護膜70が形成されている。保護膜70は、例えば平坦化特性に優れ、感光性を有する有機物質、プラズマ化学気相蒸着(Plasma Enhanced Chemical Vapor Deposition;PECVD)として形成されるa−Si:C:O、a−Si:O:Fなどの低誘電率絶縁物質、又は無機物質である窒化シリコン(SiNx)などで形成できる。また、保護膜70を有機物質として形成する場合には、ソース電極65とドレイン電極66の間の半導体層40が現れた部分に保護膜70の有機物質が接触することを防止するために、有機膜の下部に窒化シリコン(SiNx)又は酸化シリコン(SiO)からなる絶縁膜(図示せず)が追加的に形成されてもよい。
保護膜70には、ドレイン電極拡張部67及びデータ線端部68をそれぞれ現すコンタクトホール77、78が形成されており、保護膜70とゲート絶縁膜30にはゲート線端部24を現すコンタクトホール74が形成されている。保護膜70上には、コンタクトホール77を通じてドレイン電極66と電気的に接続され、画素に設けられる画素電極82が形成されている。データ電圧が印加された画素電極82は、上部表示板の共通電極と共に電気場を生成することによって画素電極82と共通電極の間の液晶層の液晶分子の配列を制御する。
また、保護膜70上には、コンタクトホール74、78を通じてそれぞれゲート端部24及びデータ端部68と接続されている補助ゲート端部84及び補助データ端部88が形成されている。画素電極82と補助ゲート及びデータ端部86、88はITOからなっている。
前述したような本発明の一実施形態による薄膜トランジスタ基板は液晶表示装置などに適用されうる。
続けて、本発明の一実施形態による薄膜トランジスタ基板の製造方法について図6A及び図6Bと、図7A〜図10Bを参照して詳細に説明する。本発明の一実施形態による配線形成方法が同様に適用される部分については本実施形態が当業者に明確に類推又は理解できる範囲内で説明を省略するか、或いは簡略化することがある。
先ず、図7A及び図7Bに示すように、絶縁基板10上にバリヤ膜221、241、261、271、銅又は銅合金を含む銅導電膜222、242、262、272、銅窒化物を含む中間膜223、243、263、273及びキャッピング膜224、244、264、274を、例えばスパッタリングなどの方法で順次に積層したゲート多層膜を形成する。続いて、ゲート多層膜の上部にゲート配線22、24、26、27、28を限定するフォトレジストパターンを形成し、これをエッチングマスクとしてキャッピング膜224、244、264、274、中間膜223、243、263、273及び銅導電膜222、242、262、272を順次にウエットエッチングして下部のバリヤ膜221、241、261、271を露出する。次に、フォトレジストパターンをマスクとしてバリヤ膜221、241、261、271をドライエッチングし、フォトレジストパターンを除去する。これで、ゲート線22、ゲート電極26、ゲート端部24、ストレージ電極27及びストレージ電極線28を含むゲート配線22、24、26、27、28が完成される。このようなゲート配線22、24、26、27、28形成方法としては、本発明の一実施形態による配線形成方法が同様に適用される。従って、完成されたゲート配線22、24、26、27、28は、図1の実施形態で説明したようにウエットエッチング及びフォトレジスト膜除去工程において銅導電膜222、242、262、272とキャッピング膜224、244、264、274との間に介在されている中間膜223、243、263、273が電子の移動を遮ってガルバニック腐蝕形成を抑制するので配線が側面腐蝕なしに鮮明に形成され、側面プロファイルがオーバーハングなどを示さず良好なテーパー角を有する。
引き続き、図8A及び図8Bに示すように、窒化シリコンなどになったゲート絶縁膜30、真性アモルファスシリコン層及びドーピングされたアモルファスシリコン層を、例えば化学気相蒸着法(Chemical Vapor Deposition;CVD)を用いてそれぞれ1,50nm以上5,00nm以下、50nm以上200nm以下、30nm以上60nm以下の厚さで連続蒸着し、真性アモルファスシリコン層とドーピングされたアモルファスシリコン層を写真エッチングしてゲート電極24上部のゲート絶縁膜30上に一部が島形の半導体層40とドーピングされた半導体層50を形成する。
引き続き、図9A及び図9Bを参照すれば、ゲート絶縁膜30及びオーミックコンタクト層50上にスパッタリングなどの方法でバリヤ膜621、651、661、671、681、銅又は銅合金を含む銅導電膜622、652、662、672、682、銅窒化物を含む中間膜623、653、663、673、683及びキャッピング膜624、654、664、674、684を順次に積層したデータ多層膜を形成する。次に、データ多層膜の上部にデータ配線62、65、66、67、68を限定するフォトレジストパターンを形成し、これをエッチングマスクとしてキャッピング膜624、654、664、674、684、中間膜623、653、663、673、683及び銅導電膜622、652、662、672、682を順次にウエットエッチングして下部のバリヤ膜621、651、661、671、681を露出する。その次に、フォトレジストパターンをマスクとしてバリヤ膜621、651、661、671、681をドライエッチングする。これで、ゲート線22と交差するデータ線62、データ線62と接続されてゲート電極26上部まで延長されているソース電極65、データ線62の一側端部に接続されているデータ端部68、ソース電極65と分離されており、ゲート電極26を中心にソース電極65と対向するドレイン電極66及びドレイン電極66から延長されてストレージ電極27と重畳する広い面積のドレイン電極拡張部67を含むデータ配線62、65、66、67、68が完成される。以上説明されたデータ配線62、65、66、67、68形成方法としては本発明の一実施形態による配線形成方法が同様に適用される。従って、完成されたデータ配線62、65、66、67、68は、図1の実施形態で説明したようにウエットエッチング及びフォトレジスト膜除去工程において銅導電膜622、652、662、672、682とキャッピング膜624、654、664、674、684との間に介在されている中間膜623、653、663、673、683が電子の移動を遮ってガルバニック腐蝕形成を抑制するので配線が側面腐蝕なしに鮮明に形成され、側面プロファイルがオーバーハングなどを示さず良好なテーパー角を有する。
続いて、バリヤ膜621、651、661、671、681のドライエッチングに連続してデータ配線62、65、66、67、68に覆わないドーピングされた半導体層50をドライエッチングしてデータ配線62、65、66、67、68をゲート電極26を中心に両側にオーミックコンタクト層55、56を形成し、その間の半導体層40を露出させる。この時、バリヤ膜621、651、661、671、681のエッチングに使用された気体をドーピングされた半導体層50のドライエッチングにそのまま使用でき、エッチングガスを変えて連続的にエッチングしてもよい。これでゲート電極26、その上に形成された半導体層40、オーミックコンタクト層55、56及びソース電極65とドレイン電極66として構成され、ゲート電極26が半導体層40のチャネル部の下部に存在するボトムゲート方式の薄膜トランジスタが完成される。
次に、図10A及び図10Bに示すように平坦化特性に優れ、感光性を有する有機物質、プラズマ化学気相蒸着として形成されるa−Si:C:O、a−Si:O:Fなどの低誘電率絶縁物質、又は無機物質である窒化シリコン(SiNx)などを単層又は複数層として形成して保護膜70を形成する。
その次に、写真エッチング工程にゲート絶縁膜30と共に保護膜70をパターニングして、ゲート端部24、ドレイン電極拡張部67及びデータ端部68を現すコンタクトホール74、77、78を形成する。この時、感光性を有する有機膜である場合には、写真工程のみにコンタクトホールを形成でき、ゲート絶縁膜30と保護膜70について実質的に同様なエッチング比を有するエッチング条件に実施することが好ましい。
また、図6A及び図6Bに示すように、ITO膜を蒸着し、写真エッチングしてコンタクトホール77を通じてドレイン電極66と接続される画素電極82とコンタクトホール74、78を通じてゲート端部24及びデータ端部68とそれぞれ接続される補助ゲート端部84及び補助データ端部88を形成する。
本実施形態では、半導体層が島形に形成されており、データ配線と相異なるパターンを有する薄膜トランジスタ基板及びその製造方法について説明したが、半導体層とデータ配線が実質的に同様なパターンを有する薄膜トランジスタ基板及びその製造方法についても同様に適用できる。これについて図11A及び図11Bを参照して説明する。図11Aは、本発明の一実施形態による薄膜トランジスタ基板の変形例の配置図である。図11Bは、図11AのB−B´線に沿って切断した断面図である。
図11A及び図11Bに示すように本変形例では、半導体層42、44、48とオーミックコンタクト層52、55、56、58がデータ配線62、65、66、67、68と概して同様なパターンの線形に形成されていることを除外しては図6A及び図6Bでと概して同様な構造を有する。但し、オーミックコンタクト層52、55、56、58は、データ配線62、65、66、67、68と実質的に同様なパターンであるが、半導体層44は、チャネル部で分離されず接続されている点が異なる。このような薄膜トランジスタ基板の製造方法は、相異なるマスクを使用して半導体層とデータ配線を形成した本発明の一実施形態とは違って、スリット又は半透過膜を含む一つのマスクを使用してデータ配線とオーミックコンタクト層及びデータ配線をパターニングする。その他の工程は、本発明の一実施形態による製造方法と実質的に同様であり、当業者の立場で容易に実施できるのでそれについての具体的な説明は省略する。
次に、図12A〜図12Cを参照して本発明の他の実施形態による薄膜トランジスタ基板について説明する。本発明の他の実施形態による薄膜トランジスタ基板は、有機EL表示装置などに使用されるものであり、本発明の一実施形態による配線構造を含む。本実施形態では、本発明の一実施形態による配線構造が同様に適用される部分については当業者に明確に類推又は理解できる範囲内で説明を省略するか、或いは簡略化する。図12Aは本発明の他の実施形態による薄膜トランジスタ基板の配置図であり、図12B及び図12Cは、それぞれ図12AのB−B´線及びC−C´線に沿って切断した断面図である。
絶縁基板10上に酸化シリコン又は窒化シリコンなどになった遮断層11が形成されており、遮断層11上に多結晶シリコンなどになった第1及び第2の半導体層40a、40bが形成されている。第2の半導体層40bには多結晶シリコンなどになったキャパシタ用半導体層40cが接続されている。第1の半導体層40aは第1の薄膜トランジスタ部405a、406a、402aを含んでおり、第2の半導体層40bは第2の薄膜トランジスタ部405b、406b、402bを含む。第1の薄膜トランジスタ部405a、406a、402aのソース領域405a(以下、「第1のソース領域」という。)とドレイン領域406a(以下、「第1のドレイン領域」という。)はn型不純物にドーピングされており、第2の薄膜トランジスタ部405b、406b、402bのソース領域405b(以下、「第2のソース領域」という。)とドレイン領域406b(以下、「第2のドレイン領域」という。)はp型不純物にドーピングされている。駆動条件によっては第1のソース領域405a及びドレイン領域4906aがp型不純物にドーピングされ、第2のソース領域405b及びドレイン領域406bがn型不純物にドーピングされてもよい。
半導体層40a、40b、40c上には、酸化シリコン又は窒化シリコンなどになったゲート絶縁膜30が形成されている。
ゲート絶縁膜30上には、横方向に伸びているゲート線22、ゲート線22に接続されて突起形態に形成され、第1の薄膜トランジスタのチャネル部402aと重畳する第1のゲート電極26a、ゲート線22とは分離されて形成され、第2の薄膜トランジスタのチャネル部402bと重畳する第2のゲート電極26b及び第2のゲート電極に接続され、下部のキャパシタ用半導体層40Cと重畳されているストレージ電極27を含むゲート配線22、26a、26b、27が形成されている。
ゲート配線22、26a、26b、27は、バリヤ膜261a、261b、271、銅(Cu)又は銅合金からなった銅導電膜262a、262b、272、銅窒化物を含む中間膜263a、263b、273及びキャッピング膜264a、264b、274の4層多層膜として形成されている。また、図面に直接示さないが、ゲート線22も他のゲート配線26a、26b、27と同様な多層膜の構造を有する。以下で説明される多層膜構造のゲート配線にはゲート線22も含まれ、他のゲート配線26a、26b、27の多層構造上特徴が同様に適用される。
このような多層膜構造のゲート配線22、26a、26b、27には、本発明の一実施形態による配線構造が適用される。ここで、バリヤ膜261a、261b、271は、上部の銅導電膜262a、262b、272のゲート絶縁膜30についての接着を補助し、絶縁基板10を構成する物質と銅導電膜262a、262b、272を構成する物質が相互拡散されないようにする。また、銅導電膜262a、262b、272とキャッピング膜264a、264b、274との間に設けられる中間膜263a、263b、273は、電子交換によるガルバニック腐蝕を防止する。一方、ゲート配線22、26a、26b、27真下のゲート絶縁膜30は、一括エッチングによる銅イオンの浸透が大きく問題にならないので、バリヤ膜261a、261b、271をキャッピング膜264a、264b、274の場合のように銅導電膜262a、262b、272などと一括エッチングできる物質を使用してもよい。
ゲート配線22、26a、26b、27が形成されているゲート絶縁膜30上には第1の層間絶縁膜71が形成されている。
第1の層間絶縁膜71上には、データ配線62、63、65a、65b、66a、66bが形成されている。データ配線62、63、65a、65b、66a、66bは縦方向に形成されてゲート線22と交差して画素を限定するデータ線62、駆動電圧を供給する駆動電圧線63、データ線62の分枝であり、コンタクトホール75aを通じて第1のソース領域405aと接続されている第1のソース電極65a、第1のソース電極65aと離隔されて設けられ、第1のドレイン領域406aに接続されている第1のドレイン電極66a、駆動電圧線63の分枝であり、コンタクトホール75bを通じて第2のソース領域406aと接続されている第2のソース電極65b、第2のソース電極65bと離隔されて設けられ、第2のドレイン領域406bと接続されている第2のドレイン電極66bを含む。第1のドレイン電極66aは、第1の層間絶縁膜71とゲート絶縁膜30を貫通しているコンタクトホール76a、73を通じて第1のドレイン領域406a及び第2のゲート電極26bと接触してこれらを互いに電気的に接続している。第2のドレイン電極66bは、第1の層間絶縁膜71とゲート絶縁膜30を貫通しているコンタクトホール76bを通じて第2のドレイン領域406bと接続されている。
このようなデータ配線62、63、65a、65b、66a、66bは、ゲート配線22、26a、26b、27でのようにバリヤ膜621、631、651a、651b、661a、661b、銅(Cu)又は銅合金からなった銅導電膜622、632、652a、652b、662a、662b、銅窒化物を含む中間膜623、633、653a、653b、663a、663b及びキャッピング膜624、634、654a、654b、664a、664bの4層多層膜構造を有する。
このような多層膜構造のデータ配線62、63、65a、65b、66a、66bには、前述したような本発明の一実施形態による配線構造が適用される。ここで、バリヤ膜621、631、651a、651b、661a、661bは、下部構造物、すなわちここでは半導体層405a、405b、406a、406bと第1の層間絶縁膜71についての銅導電膜622、632、652a、652b、662a、662bの接着力を補助し、半導体層405a、405b、406a、406bと第1の層間絶縁膜71を構成する物質と銅導電膜622、632、652a、652b、662a、662bを構成する物質が相互拡散されないようにする。また、銅導電膜622、632、652a、652b、662a、662bとキャッピング膜624、634、654a、654b、664a、664bとの間に中間膜623、633、653a、653b、663a、663bが設けられて電子交換によるガルバニック腐蝕を防止する。一方、データ配線62、63、65a、65b、66a、66b真下の半導体層405a、405b、406a、406bはデータ配線が蒸着されるが、エッチングされない領域であり、第1の層間絶縁膜71は、一括エッチングによる銅イオンの浸透が大きく問題にならないのでバリヤ膜621、631、651a、651b、661a、661bをキャッピング膜624、634、654a、654b、664a、664bの場合のように銅導電膜622、632、652a、652b、662a、662bなどと一括エッチングできる物質を使用してもよい。
ここで、半導体層40a、40b、第1及び第2のゲート電極26a、26b、第1及び第2のソース電極65a、65b及び第1及び第2のドレイン電極66a、66bがそれぞれ第1及び第2の薄膜トランジスタを構成する。第1の薄膜トランジスタは、スイッチング薄膜トランジスタであり、第2の薄膜トランジスタは、駆動薄膜トランジスタである。本実施形態では、ゲート電極26a、26bがチャネル部402a、402bを含む半導体層40a、40bの上部に存在する所謂「トップゲート」方式の薄膜トランジスタが採用されている。
データ配線62、63、65a、65b、66a、66b上には、窒化シリコン、酸化シリコン又は有機絶縁物質などになった第2の層間絶縁膜72が形成されており、第2の層間絶縁膜72は、第2のドレイン電極66bを現すコンタクトホール72bを備える。
第2の層間絶縁膜72の上部には、コンタクトホール72bを通じて第2のドレイン電極66bと接続されている画素電極82が形成されている。画素電極82は、アルミニウム(又はその合金)又は銀(又はその合金)などの反射性に優れた物質として形成できる。また、必要に応じては画素電極82をITO又はIZOなどの透明な導電性物質として形成してもよい。前述したような画素電極82を構成する物質は、表示装置が薄膜トランジスタ基板の下部方向に画像を表示するボトム放出方式であるか、又は上部方向に画像を表示するトップ放出方式であるか可否によって適切に選択できる。
第2の層間絶縁膜72上部には、有機絶縁物質からなっており、有機発光セルを分離させるための隔壁91が形成されている。隔壁91は、黒色顔料を含む感光剤を露光、現像して形成することによって遮光膜の役割を果たすようにし、同時に形成工程も単純化できる。隔壁91に取り囲まれた画素電極82上の領域には有機発光層92が形成されている。有機発光層92は、赤色、緑色、青色のうちいずれか一つの光を発する有機物質からなり、赤色、緑色及び青色有機発光層92が順序通り反復的に配置されている。
有機発光層92と隔壁91上には、バッファ層95が形成されている。バッファ層95は必要に応じて省略されてもよい。
バッファ層95上には、共通電極100が形成されている。共通電極100は、ITO又はIZOなどの透明な導電性物質からなっている。もし画素電極82がITO又はIZOなどの透明な導電性物質からなる場合には共通電極100は、アルミニウム(又はその合金)又は銀(又はその合金)などの反射性がよい金属で形成してもよい。
前述したような本発明の他の実施形態による薄膜トランジスタ基板は、有機EL表示装置などに適用できる。
続けて、本発明の他の実施形態による薄膜トランジスタ基板の製造方法について図12A〜図12C及び図13A〜図18Cを参照して詳細に説明する。本実施形態で本発明の一実施形態による配線形成方法が同様に適用される部分については明確に類推又は理解できる範囲内で説明を省略するか、或いは簡略化することがある。
図13A〜図13Cを参照すれば、基板10の上部に酸化シリコンなどを蒸着して遮断層11を形成し、遮断層11上にLPCVD(Low Temperature Chemical Vapor Deposition)、PECVD(Plasma Enhanced Chemical Vapor Deposition)などの方法でアモルファスシリコンを蒸着してパターニングする。続いて、例えばレーザーを照射するか、或いは熱を加えて多結晶シリコンとして結晶化する。これで、多結晶シリコンからなった半導体層40a、40b、40cが形成される。
図14A〜図14Cを参照すれば、半導体層40a、40b、40cが形成された遮断層11上に窒化シリコンなどを例えば、CVDを用いて蒸着してゲート絶縁膜30を形成する。
次に、ゲート絶縁膜30上にバリヤ膜261a、261b、271、銅又は銅合金を含む銅導電膜262a,262b、272、銅窒化物を含む中間膜263a、263b、273及びキャッピング膜264a、264b、274を、例えばスパッタリングなどの方法で順次に積層したゲート多層膜を形成する。
その次に、ゲート多層膜の上部に次いで、ゲート多層膜の上部に第1のゲート電極26a及びゲート線22を限定する第1のフォトレジストパターンを形成する。この時、第2の薄膜トランジスタのチャネル部402b領域を含んで第2のゲート電極26b及びストレージ電極27が形成される領域は、第1のフォトレジスト膜に覆われて保護される。続いて、第1のフォトレジストパターンをエッチングマスクとしてキャッピング膜264a、中間膜263a及び銅導電膜262aを順次にウエットエッチングして下部のバリヤ膜261aを露出する。続いて、第1のフォトレジストパターンをマスクとしてバリヤ膜261aをドライエッチングする。
続けて、第1の薄膜トランジスタ部の半導体層40aにn型不純物イオンを注入して第1のゲート電極26a下部のチャネル部402aを限定し、第1のソース領域405a及び第1のドレイン領域406aを形成する。次に、第1のフォトレジストパターンを除去する。これで、ゲート線22、第1のゲート電極26a及びチャネル部402a、第1のソース領域405aと第1のドレイン領域406aを備える半導体層40aが完成される。
引き続き、第2のゲート電極26b及びストレージ電極27を限定する第2のフォトレジストパターンを形成する。この時、第1の薄膜トランジスタチャネル部402a領域を含んで第1のゲート電極26a及びゲート線22領域が第2のフォトレジスト膜に覆われて保護される。次に、第2のフォトレジストパターンをエッチングマスクとしてキャッピング膜264b、274、中間膜263b、273及び銅導電膜262b、272を順次にウエットエッチングして下部のバリヤ膜261b、271を露出する。その次に、第2のフォトレジストパターンをマスクとしてバリヤ膜261a、261b、271をドライエッチングする。
続いて、第2の薄膜トランジスタ部の半導体層40bにp型不純物を注入して第2のゲート電極26b下部のチャネル部402bを限定し、第2のソース領域405b及び第2のドレイン領域406bを形成する。次に、第2のフォトレジストパターンを除去する。それで、第2のゲート電極26b、ストレージ電極27及びチャネル部402b、第2のソース領域405bと第2のドレイン領域406bを備える半導体層40bが完成される。
前述したようなゲート配線22、26a、26b、27形成方法には、本発明の一実施形態による配線形成方法が同様に適用できる。従って、完成されたゲート配線22、26a、26b、27は、図1の実施形態で説明したようにウエットエッチング及びフォトレジスト膜除去工程において銅導電膜262a、262b、272とキャッピング膜264a、264b、274との間に介在されている中間膜263a、263b、273が電子の移動を遮ってガルバニック腐蝕形成を抑制するので配線が側面腐蝕なしに鮮明に形成され、側面プロファイルがオーバーハングなどを示さず良好なテーパー角を有する。
図15A〜図15Cを参照すれば、ゲート配線22、26a、26b、27が形成されているゲート絶縁膜30上に第1の層間絶縁膜71を積層し、ゲート絶縁膜30と共に写真エッチングして第1のソース領域405a、第1のドレイン領域406a、第2のソース領域405b及び第2のドレイン領域406bをそれぞれ露出させるコンタクトホール75a、76a、75b、76bと第2のゲート電極26bの一部を露出させるコンタクトホール73を形成する。
図16A〜図16Cを参照すれば、第1の層間絶縁膜71及びコンタクトホール75a、76a、75b、76bによって露出された半導体層40a、40b上にスパッタリングなどの方法でバリヤ膜621、631、651a、651b、661a、661b、銅又は銅合金を含む銅導電膜622、632、652a、652b、662a、662b、銅窒化物を含む中間膜623、633、653a、653b、663a、663b及びキャッピング膜624、634、654a、654b、664a、664bを順次に積層したデータ多層膜を形成する。次に、データ多層膜の上部にデータ配線62、63、65a、65b、66a、66bを限定するフォトレジストパターンを形成し、これをエッチングマスクとしてキャッピング膜624、634、654a、654b、664a、664b、中間膜623、633、653a、653b、663a、663b及び銅導電膜622、632、652a、652b、662a、662bを順次にウエットエッチングして下部のバリヤ膜621、631、651a、651b、661a、661bを露出する。その次に、フォトレジストパターンをマスクとしてバリヤ膜621、631、651a、651b、661a、661bをドライエッチングする。これで、縦方向に形成されてゲート線22と交差して画素を限定するデータ線62、駆動電圧を供給する駆動電圧線63、データ線62の分枝であり、コンタクトホール75aを通じて第1のソース領域405aと接続されている第1のソース電極65a、第1のソース電極65aと離隔されて設けられ、コンタクトホール76aを通じて第1のドレイン領域406aに接続されている第1のドレイン電極66a、駆動電圧線63の分子であり、コンタクトホール75bを通じて第2のソース領域406aと接続されている第2のソース電極65b、第2のソース電極65bと離隔されて設けられ、コンタクトホール76bを通じて第2のドレイン領域406bと接続されている第2のドレイン電極66bを含むデータ配線62、63、65a、65b、66a、66bが形成される。以上説明されたデータ配線62、63、65a、65b、66a、66b形成方法としては、本発明の一実施形態による配線形成方法が同様に適用される。従って、完成されたデータ配線62、63、65a、65b、66a、66bは、図1の実施形態で説明したようにウエットエッチング及びフォトレジスト膜除去工程において銅導電膜622、632、652a、652b、662a、662bとキャッピング膜624、634、654a、654b、664a、664bとの間に介在されている中間膜623、633、653a、653b、663a、663bが電子の移動を遮ってガルバニック腐蝕形成を抑制するので配線が側面腐蝕なしに鮮明に形成され、側面プロファイルオーバーハングなどを示さず良好なテーパー角を有する。これで、半導体層40a、40b、その上に形成されたゲート電極26a、26b及びソース電極65a、65bとドレイン電極66a、66bとして構成され、ゲート電極26a、26bが半導体層40a、40bの上部に存在するトップゲート方式の第1及び第2の薄膜トランジスタが完成される。
続いて、図17A〜図17Cに示すように第2の層間絶縁膜72を積層し、パターニングして第2のドレイン電極66bを現すコンタクトホール72bを形成する。
次に、図18A〜図18Cに示すようにアルミニウム(又はその合金)又は銀(又はその合金)のような反射性に優れた金属を積層し、パターニングして画素電極82を形成する。
その次に、図12A〜図12Cに示すように画素電極82が形成されている第2の層間絶縁膜72上に黒色顔料を含む有機膜を塗布し、露光及び現像して有機発光空間を除外した領域に充填されている隔壁91を形成する。引き続き、有機発光空間には蒸着又はインクジェットプリンティングなどの方法で有機発光層92を形成する。
続けて、隔壁91及び有機発光層92上に伝導性有機物質を塗布してバッファ層95を形成し、バッファ層95上にITO又はIZOを蒸着して共通電極100を形成する。ここで、画素電極82はITO、IZOなどの透明な又は導電物質として形成でき、この場合共通電極100はアルミニウム(又はその合金)又は銀(又はその合金)のような反射性に優れた金属として形成する。
以上説明した本発明の実施形態による薄膜トランジスタ基板及びその製造方法では、ゲート配線とデータ配線がバリヤ膜、銅又は銅合金を含む銅導電膜、銅窒化物を含む中間膜及びキャッピング膜の4層多層膜構造として形成された例を挙げるが、ゲート配線及びデータ配線のうちいずれか一つのみ4層多層膜として形成され、残りは当業者に公知の配線構造又は他の特別な配線構造として形成されてもよく、これもまた本発明の範囲に含まれる。
また、本発明の一実施形態よる薄膜トランジスタ基板及びその製造方法は、ボトムゲート方式を採用して液晶表示装置に使用できる例を挙げたが、これに制限されなく、有機EL発光装置にも適用されうる。この場合、ボトムゲート方式の薄膜トランジスタが画素当たりスイッチ用と駆動用の二つずつ備えられることができる。また、本発明の他の実施形態による薄膜トランジスタ基板及びその製造方法では、トップゲート方式の薄膜トランジスタを採用して有機EL発光装置に適用された例を挙げたが、画素当たり一つの薄膜トランジスタを備える液晶表示装置用薄膜トランジスタ基板にも同様に適用できる。このようなトップゲート方式の液晶表示装置は、好ましくは、反射型液晶表示装置に使用できる。また、本発明に従う薄膜トランジスタ基板及びその製造方法は、前述した実施形態外にも色フィルター上に薄膜トランジスタアレイを形成するCOA(Color filter On Array)構造にも容易に適用できる。その外にも多様な他の薄膜トランジスタ基板に適用でき、これについての具体的な説明は省略する。
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではない。
本発明は、低抵抗銅配線及び銅配線を含む薄膜トランジスタ基板を製造することに適用されうる。
本発明の一実施形態による配線構造の断面図である。 本発明の一実施形態による配線形成方法の工程段階別断面図である。 本発明の一実施形態による配線形成方法の工程段階別断面図である。 本発明の一実施形態による配線形成方法の工程段階別断面図である。 本発明の一実施形態による配線形成方法の工程段階別断面図である。 本発明の一実施形態による薄膜トランジスタ基板の配置図である。 図6AのB−B´線に沿って切断した断面図である。 本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。 図7AのB−B´線に沿って切断した断面図である。 本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。 図8AのB−B´線に沿って切断した断面図である。 本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。 図9AのB−B´線に沿って切断した断面図である。 本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。 図10AのB−B´線に沿って切断した断面図である。 本発明の一実施形態による薄膜トランジスタ基板の変形例の配置図である。 図11AのB−B´線に沿って切断した断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の配置図である。 図12AのB−B´線に沿って切断した断面図である。 図12AのC−C´線に沿って切断した断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。 図13AのB−B´線に沿って切断した工程段階別断面図である。 図13AのC−C´線に沿って切断した工程段階別断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。 図14AのB−B´線に沿って切断した工程段階別断面図である。 図14AのC−C´線に沿って切断した工程段階別断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。 図15AのB−B´線に沿って切断した工程段階別断面図である。 図15AのC−C´線に沿って切断した工程段階別断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。 図16AのB−B´線に沿って切断した工程段階別断面図である。 図16AのC−C´線に沿って切断した工程段階別断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。 図17AのB−B´線に沿って切断した工程段階別断面図である。 図17AのC−C´線に沿って切断した工程段階別断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。 図18A のB−B´線に沿って切断した工程段階別断面図である。 図18AのC−C´線に沿って切断した工程段階別断面図である。
符号の説明
10:絶縁基板
22:ゲート線
24:ゲート端部
26:ゲート電極
27:ストレージ電極
28:ストレージ電極線
30:ゲート絶縁膜
40:半導体層
55、56:オーミックコンタクト層
62:データ線
65:ソース電極
66:ドレイン電極
67:ドレイン電極拡張部
68:データ端部
70:保護膜
82:画素電極

Claims (10)

  1. 絶縁基板上に第1の方向に延長されたゲート線及び前記ゲート線に接続されたゲート電極を含むゲート配線を形成し、
    前記絶縁基板上に前記ゲート線と交差するように第2の方向に延長されたデータ線、前記データ線に接続されたソース電極及び前記ソース電極と離隔されて設けられるドレイン電極を含み、前記ゲート配線と絶縁されているデータ配線を形成し、
    前記ゲート配線と前記データ線及び前記データ線に接続されたソース電極を含むデータ配線との上に各画素毎に前記ドレイン電極と接続された画素電極を形成し、
    前記ゲート配線又は前記データ配線の形成は、
    バリヤ膜を形成し、
    前記バリヤ膜上に銅又は銅合金を含む銅導電膜を形成し、
    前記銅導電膜上に銅窒化物を含む中間膜を形成し、
    前記中間膜上IZO、ITO、アモルファスITO、又はこれらの組み合わせを含むキャッピング膜を形成し、
    前記キャッピング膜、前記中間膜及び前記銅導電膜をエッチングして下部の前記バリヤ膜を露出させ、
    前記バリヤ膜をエッチングすること、
    を含み、
    前記バリヤ膜は、Ta、V、Zr、Nb、Co、Ni、Pd、Pt又はこれらの化合物を含むことを特徴とする薄膜トランジスタ基板の製造方法。
  2. 前記中間膜の形成は、窒素を含む雰囲気下で銅をターゲットとしてスパッタリングすることを特徴とする請求項1に記載の薄膜トランジスタ基板の製造方法。
  3. 前記中間膜の形成は、前記銅導電膜の形成に連続して窒素を供給しながらin−situにおこなわれることを特徴とする請求項2に記載の薄膜トランジスタ基板の製造方法。
  4. 前記中間膜の厚さは、5nm以上100nm以下であることを特徴とする請求項1に記載の薄膜トランジスタ基板の製造方法。
  5. 前記中間膜は、0.001atom%以上50atom%以下の窒素を含有することを特徴とする請求項1に記載の薄膜トランジスタ基板の製造方法。
  6. 前記キャッピング膜、前記中間膜及び前記銅導電膜のエッチングは、ウエットエッチングであることを特徴とする請求項1に記載の薄膜トランジスタ基板の製造方法。
  7. 前記キャッピング膜、前記中間膜及び前記銅導電膜のエッチングは、前記キャッピング膜、前記中間膜及び前記銅導電膜を一括的にエッチングすることを特徴とする請求項6に記載の薄膜トランジスタ基板の製造方法。
  8. 前記バリヤ膜のエッチングは、HCl、Cl、H、O又はこれらの組み合わせを含むエッチングガスを使用してドライエッチングすることを特徴とする請求項1に記載の薄膜トランジスタ基板の製造方法。
  9. 前記データ配線の形成の前記バリヤ膜のエッチング後に前記エッチングされたバリヤ膜下部のオーミックコンタクト層をエッチングして下部の半導体層を露出させることを特徴とする請求項1に記載の薄膜トランジスタ基板の製造方法。
  10. 前記オーミックコンタクト層のエッチングは、前記データ配線のバリヤ膜と連続的にエッチングすることを特徴とする請求項9に記載の薄膜トランジスタ基板の製造方法。
JP2006246163A 2006-09-11 2006-09-11 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法 Active JP5412026B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006246163A JP5412026B2 (ja) 2006-09-11 2006-09-11 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006246163A JP5412026B2 (ja) 2006-09-11 2006-09-11 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法

Publications (3)

Publication Number Publication Date
JP2008066678A JP2008066678A (ja) 2008-03-21
JP2008066678A5 JP2008066678A5 (ja) 2009-10-15
JP5412026B2 true JP5412026B2 (ja) 2014-02-12

Family

ID=39289073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006246163A Active JP5412026B2 (ja) 2006-09-11 2006-09-11 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法

Country Status (1)

Country Link
JP (1) JP5412026B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
JP5214125B2 (ja) * 2006-09-11 2013-06-19 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
JP5150382B2 (ja) * 2008-06-24 2013-02-20 株式会社アルバック 表示装置用パネル、液晶表示装置、配線形成方法
JP2012033516A (ja) * 2008-11-26 2012-02-16 Ulvac Japan Ltd トランジスタ及びその製造方法。
KR101117642B1 (ko) 2009-11-16 2012-03-05 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102450889B1 (ko) * 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011104943A1 (ja) 2010-02-24 2011-09-01 シャープ株式会社 液晶表示パネル及び液晶表示装置
KR102068956B1 (ko) 2012-02-15 2020-01-23 엘지디스플레이 주식회사 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
KR20140032155A (ko) * 2012-09-06 2014-03-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR101953215B1 (ko) * 2012-10-05 2019-03-04 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
US10263114B2 (en) * 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
JP6706653B2 (ja) * 2018-03-20 2020-06-10 シャープ株式会社 アクティブマトリクス基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10133597A (ja) * 1996-07-26 1998-05-22 Canon Inc 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
JP3447535B2 (ja) * 1997-10-24 2003-09-16 シャープ株式会社 薄膜トランジスタおよびその製造方法
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP4238956B2 (ja) * 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
JP2004172150A (ja) * 2002-11-15 2004-06-17 Nec Kagoshima Ltd 積層構造配線の製造方法
JP2006005190A (ja) * 2004-06-18 2006-01-05 Renesas Technology Corp 半導体装置
KR20060064388A (ko) * 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터, 이의 제조 방법, 이를 갖는 표시장치 및표시장치의 제조 방법
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
JP5214125B2 (ja) * 2006-09-11 2013-06-19 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法

Also Published As

Publication number Publication date
JP2008066678A (ja) 2008-03-21

Similar Documents

Publication Publication Date Title
JP5412026B2 (ja) 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
KR101167661B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101168728B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
JP5214125B2 (ja) 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
KR101168729B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
JP5111790B2 (ja) エッチング液及びこれを用いた配線形成方法
JP2007134691A (ja) 配線、これを含む薄膜トランジスタ基板、及びその製造方法
KR102068956B1 (ko) 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
US7635436B2 (en) Etchant composition and manufacturing method for thin film transistor array panel
US20060118793A1 (en) Thin film transistor array panel and method for manufacturing the same
JP2007212699A (ja) 反射型tft基板及び反射型tft基板の製造方法
KR20080037296A (ko) 박막 트랜지스터 기판 및 그 제조방법
JP2010147494A (ja) 薄膜トランジスタ及びその製造方法
JP2006191013A (ja) 薄膜トランジスタ基板、その製造方法及び液晶表示装置
JP4632617B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR101046928B1 (ko) 박막 트랜지스터 표시판과 그 제조방법
JP2007506139A (ja) 薄膜トランジスタ表示板、これを含む平板ディスプレイ表示装置及びその製造方法
KR20080047179A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP3221094B2 (ja) アクティブマトリクスパネル及びその製造方法
KR20070018287A (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR20060068996A (ko) Tft 기판과 이의 다층 배선의 제조방법
KR20050051866A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090902

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R150 Certificate of patent or registration of utility model

Ref document number: 5412026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250