CN101496183B - 氧化物蚀刻法 - Google Patents

氧化物蚀刻法 Download PDF

Info

Publication number
CN101496183B
CN101496183B CN2007800287620A CN200780028762A CN101496183B CN 101496183 B CN101496183 B CN 101496183B CN 2007800287620 A CN2007800287620 A CN 2007800287620A CN 200780028762 A CN200780028762 A CN 200780028762A CN 101496183 B CN101496183 B CN 101496183B
Authority
CN
China
Prior art keywords
etching
layer
weight
concentration
igzo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800287620A
Other languages
English (en)
Other versions
CN101496183A (zh
Inventor
张建六
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN101496183A publication Critical patent/CN101496183A/zh
Application granted granted Critical
Publication of CN101496183B publication Critical patent/CN101496183B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022483—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of zinc oxide [ZnO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

提供含有Ga和Zn中至少一种和In的非晶氧化物层的蚀刻方法，其包括使用含有乙酸、柠檬酸、盐酸和高氯酸中任一种的蚀刻剂蚀刻该非晶氧化物层。

Description

氧化物蚀刻法
技术领域
本发明涉及相对于ITO(氧化铟锡)具有高选择性的含有In、Ga和Zn的氧化物膜的蚀刻法。更具体地，本发明涉及含有In和Zn的氧化物和含有In和Ga的氧化物的高选择性蚀刻法，其用于制备精细电子部件例如半导体器件、半导体集成电路和电极。
背景技术
近年来，在电子设备的尺寸、重量和功耗的降低已经进步的情况下，透明氧化物半导体和透明导电氧化物在显示器领域中已引起关注。特别地，由于能够在低温下在树脂膜上形成膜，因此期待未来用于轻质便携电子设备等。
如日本专利申请公开No.2004-103957中所公开，含有In、Ga和Zn的氧化物膜光学上透明，并且也广泛研究了通过降低电阻来应用于透明电极、晶体管等。此外，H.M.Kim等，Jpn.J.Appl.Phys.第42卷，2003，第223-227页和R.E.Presley等，第50卷，第3期，2006年3月，第500-503页公开了已经做出了对含有In和Zn的氧化物膜或含有In和Ga的氧化物膜的研究的报告。
此外，也已经对含有In、Ga和Zn的氧化物膜和该膜的生长条件进行了研究和开发。此外，Chienliu Chang等在Extended Abstractsof the 53th Spring Meeting of The Japan Society of AppliedPhysics and Related Societies，22a-P1-45/II，第653页，(2006)中报道了在塑料膜上使用含有In、Ga和Zn的氧化物膜的半导体器件的制备。
迄今为止，已通过升离(lift-off)法进行了所制备的含有In、Ga和Zn的氧化物膜、含有Ga和Zn的氧化物膜和含有In和Zn的氧化物膜的图案化。升离法公开在K.Nomura等，Nature，第432卷，2004年11月25日，第488-492页；E.M.C.Fortunato等，AdvancedMaterials，2005，17，No.5，第590-594页；P.Barquinha等，Journalof Non-Crystalline Solid第352卷，第9-20期，2006，第1749-1752页等中。
为了简述，含有In、Ga和Zn的氧化物膜(In-Ga-Zn氧化物)下文被称作IGZO。类似地，含有In和Zn的氧化物膜(In-Zn氧化物)下文被称作IZO。类似地，含有In和Ga的氧化物膜(In-Ga氧化物)下文被称作IGO。当使用这些透明氧化物半导体作为有源层(activelayer)制备半导体器件时，通常使用氧化铟锡(ITO)膜作为透明导电电极。
在日本专利申请公开No.S58-120780和S60-217636和日本专利公开No.H04-5756中，使用硫酸、盐酸、硝酸和氯化铁中的至少一种作为ITO的湿蚀刻液(也称作“蚀刻剂”)。在日本专利申请公开No.2005-258115中，使用草酸，磷酸、乙酸和硝酸的混合酸，硝酸铈铵水溶液等作为IZO的蚀刻液(也称作“蚀刻剂”)。
发明内容
但是，上述的升离法具有在高温下光致抗蚀剂熔融和变形的问题。该升离法具有另一问题，即在除去光致抗蚀剂时，沉积膜的图案边缘卷起，并且此后横跨图案边缘的电线容易断裂，这降低了生产收率。特别地，存在污染问题，即光致抗蚀剂由于升离步骤而污染到形成的膜中。
为了将含有In、Ga和Zn的氧化物膜实际用于上述各种用途，需要加工含有In、Ga和Zn的氧化物膜。因此，为了以高再现性实现所需形状，已经研究了各种蚀刻法作为升离法以外的图案化方法。蚀刻法大致分成两种方法。一种是将样品浸在化学试剂中的湿蚀刻，另一种是使用气态蚀刻介质的干蚀刻。理论上，干蚀刻法具有如下优点：在等离子体中生成的化学活性离子垂直轰击到衬底的表面上，以致由掩模图案忠实地转移蚀刻的形状。但是，干蚀刻装置主体、周围气体供应系统、氯基气体的废气处理、功耗等的维护成本明显大，并且由于粒子污染等也存在装置寿命短的问题。此外，由于离子冲击，有时高选择性蚀刻的控制困难。此外，在考虑未来大面积显示器的生产时，担心干蚀刻装置的室、真空系统等必然需要高容量和大成本。相反地，在湿蚀刻中，蚀刻各向同性地进行，以致出现产生例如掩模下方的掏蚀(undercut)之类现象的问题。但是，湿蚀刻具有如下优点：与干蚀刻相比装置成本明显降低。此外，由于其蚀刻液(也称作“蚀刻剂”)的浓度和温度条件的控制和管理的容易性，湿蚀刻被认为适合大量生产。
当蚀刻透明氧化物例如上述的IGZO、IZO和IGO时，蚀刻液对于ITO电极的选择性非常重要。
另一方面，可以调节氧化物的组成和膜沉积条件以获得电导率的大改变。因此，可以采用堆叠结构，其中通过只使用透明氧化物例如IGZO、IZO和IGO而不使用ITO来形成半导体有源层、高电导率电极层和布线。因此，在只使用透明氧化物例如IGZO、IZO和IGO而不使用ITO制备器件的情况下，这些氧化物的蚀刻选择性成为主要主题。如果蚀刻选择性不足，就会出现可能蚀刻不应被蚀刻的材料的情况，这可能增加电子器件性能的变动，因此造成收率降低。
迄今为止，尽管已经提及IGZO和IGO膜，但还没有明确公开其蚀刻法。上述文献公开了含有IGZO、IZO和IGO的透明铟氧化物膜的蚀刻法，但没有描述例如相对于ITO导电膜的选择性。如上所述，常规蚀刻液在氧化物的差异方面不具有选择性。因此，当制备其中共存不同种类的含铟氧化物的器件时，产生难以精确控制蚀刻的问题。
已经完成本发明以解决上述问题。即，本发明提供蚀刻其中IZO和ITO，IGZO和ITO，IGO和ITO，IZO和IGZO，IZO和IGO，或IGZO和IGO共存的结构体的方法。更具体地，本发明提供通过使用对不同物质具有选择性的蚀刻液来进行选择性蚀刻的蚀刻法。
本发明也提供蚀刻法，通过该蚀刻法能够在含有选自IGZO、IZO、IGO和ITO的两种或更多种氧化物膜的薄膜半导体器件中进行精确和简易蚀刻。
本发明人已经对含有IGZO、IZO或IGO的膜的沉积条件和蚀刻条件和使用这类膜的薄膜半导体器件进行了深入研究。结果，本发明人已经发现，通过使用含有乙酸、有机酸、盐酸或高氯酸中任何一种的蚀刻液能够选择性地蚀刻包括选自IGZO、IZO、IGO和ITO中的两种或更多种铟氧化物膜的层结构。
已经基于上述发现完成了本发明并且提供含有Ga和Zn中至少一种和In的非晶氧化物层的蚀刻法，其包括使用含有乙酸、柠檬酸、盐酸和高氯酸中的任一种的蚀刻液蚀刻该非晶氧化物层。
此外，本发明提供在包括ITO层和非晶氧化物层的结构中的含有Ga和Zn中的至少一种和In的非晶氧化物层的蚀刻法，其包括使用含有乙酸、柠檬酸、盐酸和高氯酸中任一种的蚀刻液来选择性地蚀刻该非晶氧化物层。
此外，本发明提供在包括含有In和Ga的氧化物层和非晶氧化物层的结构中的含有In和Zn，或In、Ga和Zn的非晶氧化物层的蚀刻法，其包括使用含有乙酸、柠檬酸、盐酸和高氯酸中任一种的蚀刻液来选择性地蚀刻该非晶氧化物层。
此外，本发明提供在包括含有In、Ga和Zn的氧化物层和非晶氧化物层的结构中的含有In和Zn的非晶氧化物层的蚀刻法，其包括使用含有乙酸、柠檬酸、盐酸和高氯酸中任一种的蚀刻液来选择性地蚀刻该非晶氧化物层。
根据上述的本发明，能够在包括选自IGZO、IZO、IGO和ITO的两种或更多种氧化物膜的薄膜半导体器件中进行精确和高选择性的湿蚀刻。此外，通过本发明的蚀刻法和通过使用本发明的具有显著选择性的蚀刻液制备的薄膜半导体器件的优点在于，该器件性能不可变并且稳定和均匀，并且器件制备步骤简单且易行。
例如，在具有含有IGZO的透明半导体氧化物膜的晶体管器件的制备方法中，如果将衬底用于通道层并且将ITO用于其漏极和栅极，能够进行高选择性蚀刻。
从参照附图的下列示例性实施方案的描述中，本发明的其它特征将变得清楚。
附图说明
图1是说明铟氧化物膜的蚀刻速率的乙酸浓度依赖性的图示，其用于解释根据本发明的方法的实施例1的含有乙酸的蚀刻液；
图2是说明铟氧化物膜相对于ITO的蚀刻选择性的乙酸浓度依赖性的图示，其用于解释根据本发明的方法的实施例1的含有乙酸的蚀刻液；
图3是说明铟氧化物膜的蚀刻速率的室温柠檬酸浓度依赖性的图示，其用于解释根据本发明的方法的实施例1的含有柠檬酸的蚀刻液；
图4是说明铟氧化物膜相对于ITO的蚀刻选择性的室温柠檬酸浓度依赖性的图示，其用于解释根据本发明的方法的实施例1的含有柠檬酸的蚀刻液；
图5是说明铟氧化物膜的蚀刻速率的在50℃下柠檬酸浓度依赖性的图示，其用于解释根据本发明的方法的实施例1的含有柠檬酸的蚀刻液；
图6是说明铟氧化物膜相对于ITO的蚀刻选择性的在50℃下柠檬酸浓度依赖性的图示，其用于解释根据本发明的方法的实施例1的含有柠檬酸的蚀刻液；
图7是说明铟氧化物膜的蚀刻速率的盐酸浓度依赖性的图示，其用于解释根据本发明的方法的实施例1的含有盐酸的蚀刻液；
图8是说明铟氧化物膜相对于ITO的蚀刻选择性的盐酸浓度依赖性的图示，其用于解释根据本发明的方法的实施例1的含有盐酸的蚀刻液；
图9是说明铟氧化物膜的蚀刻速率的高氯酸浓度依赖性的图示，其用于解释根据本发明的方法的实施例1的含有高氯酸的蚀刻液；
图10是说明铟氧化物膜相对于ITO的蚀刻选择性的高氯酸浓度依赖性的图示，其用于解释根据本发明的方法的实施例1的含有高氯酸的蚀刻液；
图11A是蚀刻前的层结构的横截面示意图，其用于解释根据本发明的方法的实施例2的蚀刻法，和图11B是蚀刻后的层结构的横截面示意图，其用于解释根据本发明的方法的实施例2的蚀刻法；
图12是说明根据本发明的方法的实施例3的顶栅极底接触型(top-gate bottom-contact)TFT的层结构的横截面示意图；
图13是说明根据本发明的方法的实施例4的底栅极顶接触型TFT的层结构的横截面示意图；
图14A、14B、14C、14D、14E、14F、14G、14H、14I、14J和14K是说明根据本发明的方法的实施例3的顶栅极底接触型TFT的制备步骤的横截面示意图；和
图15A、15B、15C和15D是说明根据本发明的方法的实施例4的底栅极顶接触型TFT的横截面示意图。
具体实施方式
根据本发明，在制备其中不同种类(或多种)铟氧化物共存的器件时，能够精确地控制蚀刻。要蚀刻的具体材料的实例包括具有其中IZO和ITO，IGZO和ITO，IGO和ITO，IZO和IGZO，IZO和IGO，或IGZO和IGO共存的结构的那些。可以获得对不同物质具有选择性的蚀刻液作为用于蚀刻这种结构的蚀刻液。
下面详细描述本发明中所用的蚀刻液。
作为本发明中所用的乙酸，市售的乙酸液体(100重量％冰醋酸；密度1.05；下文称作“储备溶液”)可以原样使用，或者可以用储备溶液体积的至多4倍量的纯水稀释，然后使用。为了保持IZO相对于IGZO的高蚀刻选择性(大约2.8～4.3)，更优选地用储备溶液体积的0.5至2倍量的纯水稀释该储备溶液(浓度：34％～68％)。通过在室温(大约20℃)下将蚀刻物浸于乙酸水溶液中，进行使用乙酸的蚀刻法。
接着，描述有机酸。可用的有机酸不限于柠檬酸，并且其实例包括任何公知的有机酸，例如丙二酸、苹果酸、酒石酸、草酸、甲酸、羟基乙酸和马来酸。有机酸中存在的配体，例如，COO-在特定条件下与In结合以形成络离子并溶解。此后，以柠檬酸为例进行描述。柠檬酸是通过将市售的柠檬酸(柠檬酸一水合物；化学式：C3H4(OH)(COOH)3·H2O；白色固体晶体)完全溶解在纯水中而制备的溶液。含有室温(大约20℃)柠檬酸的蚀刻液的柠檬酸浓度优选地为3.8重量％～45重量％。为了保持IGO相对于ITO的高蚀刻选择性(大约26～55)，柠檬酸浓度更优选地为3.8重量％～29重量％。当柠檬酸浓度低于3.8重量％时，所有含铟的氧化物的蚀刻速率降低，因此蚀刻选择性显著降低。当柠檬酸浓度大于45重量％时，存在可能在含有柠檬酸的蚀刻水溶液中沉淀出柠檬酸晶体的情况。
含有柠檬酸的蚀刻液的温度优选地在20℃～55℃的范围内，更优选地在40℃～55℃的范围内。当柠檬酸水溶液为大约50℃时，相对于在室温下，包括IZO、IGZO和IGO的铟氧化物相对于ITO的蚀刻选择性不会显著改变，但蚀刻速率提高大约1个数量级。在这种情况下，为了使浓度恒定，需要提供用于冷却、凝结和收集从蚀刻液中蒸发的水的单元。
优选地，50℃的含有柠檬酸的蚀刻液的柠檬酸浓度在3.8重量％～45重量％的范围内。为了保持IZO相对于IGZO的高蚀刻选择性(大约7.3至9.6)，更优选柠檬酸浓度在16重量％～45重量％的范围内。考虑到上述实验结果，在室温至55℃的范围内的温度下含有柠檬酸的蚀刻液的柠檬酸浓度最优选在16重量％～29重量％的范围内。在上述浓度范围内，包括IZO、IGZO和IGO的铟氧化物相对于ITO的蚀刻选择性最高且稳定，且不取决于蚀刻液温度。
作为盐酸，市售的浓盐酸(含有37.2重量％氯化氢并且具有1.18的密度，下文称作“储备溶液”)可以原样使用，或者可以用至多储备溶液体积的60倍或更少的量的纯水稀释并使用。为了高度且稳定地保持包括IZO、IGZO和IGO的铟氧化物相对于ITO的蚀刻选择性，用于蚀刻液的盐酸储备溶液优选地用储备溶液体积的4至60倍量的纯水稀释(浓度：0.7重量％～8.5重量％)。更优选地，该储备溶液用储备溶液体积的4至40倍量的纯水稀释(浓度：1.0重量％～8.5重量％)。为了使蚀刻时间的控制容易，通过用储备溶液体积的10至30倍量的纯水稀释该储备溶液，获得最优选的盐酸浓度(浓度：1.4重量％～4.0重量％)。通过浸在室温(大约20℃)的盐酸水溶液中，进行使用盐酸的蚀刻法。
作为高氯酸，市售的浓高氯酸溶液(浓度：70重量％；化学式：HClO4；密度：1.673；下文称作“储备溶液”)可以原样使用，或者可以用储备溶液体积的20倍或更少的量的纯水稀释。在含有高氯酸的蚀刻液中，通过用储备溶液体积的1至20倍量的纯水稀释，获得优选的高氯酸浓度(浓度：5重量％～44重量％)。通过用储备溶液体积的2至10倍量的纯水稀释，获得最优选的高氯酸浓度(浓度：10重量％～32重量％)。通过向储备溶液中加入这种量的纯水，与储备溶液相比蚀刻速率显著提高。通过浸于室温(大约20℃)的高氯酸水溶液中，进行使用高氯酸的蚀刻法。
通过使用上述蚀刻液，能够将铟氧化物的蚀刻速率设定为IZO＞IGZO＞IGO＞ITO。
根据本发明，当使用含有铟的氧化物膜，例如IZO、IGZO和IGO作为有源层和电极时，能够显著改进半导体器件的生产收率。特别地，这种高生产收率在大面积衬底的情况下是重要的。
此外，在优选的实施方案中，可以在不有意地加入用于提高含铟的氧化物薄膜的电阻的杂质离子的情况下在含有氧气的气氛中进行膜沉积。通过调节氧浓度和膜沉积温度，能够调节含有铟的氧化物的电阻。
顺便提及，通过选自溅射法、气相沉积法、CVD法、外延生长法、光诱导沉积法、脉冲激光气相沉积法和离子镀法的薄膜沉积法制备含有铟的氧化物膜。其中，从大规模生产率的角度出发，溅射法最适合。
由于包括IZO、IGZO和IGO的铟氧化物膜的电导率强烈依赖于温度，优选在湿蚀刻法中尽可能不提高温度。随着温度提高，含有In、Ga和Zn的氧化物膜的电导率提高。因此，优选地将上述湿蚀刻法温度设定为60℃或更低。
此外，在使用包括IZO、IGZO和IGO的铟氧化物薄膜的TFT中，可以通过膜沉积条件来调节膜的电阻，以使该氧化物膜不仅可用作有源层，还可用作液晶的像素布线。顺便提及，作为含铟的氧化物膜的材料，可以向包括IZO、IGZO和IGO的化合物中加入至少一种杂质例如Sn、Al、Sb、Cd、Ge、P、As、N和Mg。
此外，当使用塑料树脂(plastic resin)衬底时，优选使用以较低浓度含有弱酸(有机酸例如乙酸或柠檬酸)、或盐酸或高氯酸的蚀刻液。这是因为随着蚀刻温度的提高，降解可能增加。特别地，当衬底由树脂例如聚酰亚胺、聚对苯二甲酸乙二醇酯或聚萘二甲酸乙二醇酯制成时，其耐酸性不足。因此，优选使用已经用纯水稀释的盐酸或高氯酸。通过用盐酸储备溶液体积的4至60倍量的纯水稀释该储备溶液，获得室温下优选的盐酸浓度。由于短时间浸入也是优选的，通过用盐酸储备溶液体积的10至30倍量的纯水稀释该储备溶液，获得室温下更优选的盐酸浓度。
顺便提及，当使用塑料树脂衬底时，通过用高氯酸储备溶液体积的1至20倍量的纯水稀释该储备溶液，获得室温下优选的高氯酸浓度。通过用高氯酸储备溶液体积的2至10倍量的纯水稀释，获得室温下更优选的高氯酸浓度。通过将上述树脂衬底在其浓度在上述优选浓度范围内的稀盐酸或稀高氯酸中短时间(例如15分钟)浸入，上述树脂衬底变得不易发生显著降解或分解例如溶解和溶胀。
已知上述酸蚀刻液，即乙酸、有机酸、盐酸和高氯酸的任一种的溶液不能蚀刻通常通用的栅极绝缘膜例如氮化硅膜。代替氮化硅膜，可以将氧化硅或介电材料例如氧氮化硅、HfO2、HfAlO、HfSiON或Y2O3施加于TFT器件作为栅极绝缘膜，而不被上述酸蚀刻液蚀刻。
(实施例)
下面参照附图根据下列实施例描述本发明，但不限于下列实施例。在各个附图中，各组成元件的形状、尺寸和布置以能够理解本发明的方式粗略显示。
在本发明中，当描述在另一层或衬底上形成层(或通过将层图案化而得到的层结构)时，应理解该层可以直接在另一层或衬底上形成，或者可以在它们之间提供第三层。
(实施例1)蚀刻速率测定
在实施例1中，描述本发明的包括IZO、IGZO、IGO和ITO的铟氧化物膜的蚀刻法的具体实施例。
首先，根据下述程序制备实验样品。使用其上提供有100纳米厚Si热氧化物膜的Si衬底(525毫米厚)作为基底。通过在下表1中所示的条件下的反应溅射，在带有Si热氧化物膜的Si衬底上形成IGZO膜、IZO膜和IGO膜的三种氧化物膜。
顺便提及，通过上述溅射膜沉积法，在衬底上沉积各自含有微晶的IGZO、IZO和IGO的铟氧化物薄膜。考虑到IGZO、IZO和IGO薄膜的入射X-射线衍射(入射角：0.5°)没有显示出清晰的衍射峰，可以说制备的IGZO、IZO和IGO薄膜是非晶的。
作为带有ITO的玻璃衬底，使用带有29纳米厚的多晶ITO膜的市售玻璃衬底。
表1
  材料   IGZO   IZO   IGO
  O2分压   3.40％   0.97％   0.97％
  成膜压力(Pa)   0.5   0.4   0.4
  膜厚度   ～563纳米   ～393纳米   ～325纳米
接着，通过已知光刻法在IGZO、IZO、IGO和ITO薄膜上形成具有100微米线宽和100微米空间宽度的线-空间抗蚀剂图案。所用抗蚀剂是由Clariant制造的正型抗蚀剂AZ1500(商品名：20cp)。使用烘烤炉在大约120℃的温度下将带有抗蚀剂的Si衬底硬烘烤(hardbaked)以由此获得用于蚀刻实验的样品。进行硬烘烤法以改进在后面要进行的湿蚀刻过程中抗蚀剂的粘附和对蚀刻液的耐受性。
接着，向下表2中所示的各市售试剂中加入去离子水(DI水)以将浓度调节至所需值。将用于蚀刻实验的样品浸入浓度调节过的蚀刻液中以由此蚀刻从抗蚀剂图案暴露的IGZO、IZO、IGO和ITO薄膜。
表2
 试剂   化学式   储备溶液浓度   液体的比重
 乙酸   CH3COOH   100％(冰醋酸)   1.05
 柠檬酸1水合物   C3H4(OH)(COOH)3·H2O   白色晶体(柠檬酸一水合物)   固体
 盐酸   HCl   35至37％   1.18
 高氯酸   HClO4   70％   1.673
顺便提及，优选在水浴中加热蚀刻液。为了保持该浓度，使用盖子抑制从蚀刻液蒸发，并且经常地补充蒸发的水。在蚀刻完成后，用丙酮清除各样品的抗蚀剂。然后，测量和观察铟氧化物膜的图案。用表面廓线仪(商品名：Alpha-Step)和由KLA-Tencor Corporation制造的椭偏仪测量由蚀刻产生的台阶差，并精确计算蚀刻速率。
图1是说明在室温下使用乙酸水溶液时IZO、IGZO、IGO和ITO的蚀刻速率的乙酸浓度依赖性的图示(纵坐标：蚀刻速率(纳米/分钟)；横坐标：稀释纯水与乙酸储备溶液的体积比)。图2是说明通过转换图1的数据而得到的IZO、IGZO和IGO相对于ITO的蚀刻选择性的乙酸浓度依赖性的图示(纵坐标：相对于ITO的蚀刻选择性；横坐标：稀释纯水与乙酸储备溶液的体积比)。如图1和2中所示，当乙酸浓度在从储备溶液浓度到通过用储备溶液体积的4倍或更少量的纯水稀释而制备的溶液浓度的范围(浓度：20重量％～100重量％)内时，铟氧化物的蚀刻速率能够被稳定地设定为IZO＞IGZO＞IGO＞ITO。当蚀刻液的纯水含量进一步增加时，蚀刻选择性损失并且蚀刻速率不实用。为了保持IZO相对于IGZO的高蚀刻选择性(大约2.8～4.3)，更优选用储备溶液体积的0.5至2倍量的纯水稀释(浓度：34％～68％)。此外，由于乙酸的蒸气压高，优选例如使用盖子等抑制其从蚀刻液中蒸发。
图3是说明在室温下使用柠檬酸水溶液作为有机酸时IZO、IGZO、IGO和ITO的蚀刻速率的柠檬酸浓度依赖性的图示(纵坐标：蚀刻速率(纳米/分钟)；横坐标：柠檬酸的重量％浓度)。图4是说明通过转换图3的数据而得到的IZO、IGZO和IGO相对于ITO的蚀刻选择性的柠檬酸浓度依赖性的图示(纵坐标：相对于ITO的蚀刻选择性；横坐标：柠檬酸的重量％浓度)。可用的有机酸不限于柠檬酸，并且可以使用任何公知的有机酸，例如丙二酸、苹果酸、酒石酸和草酸。在此实施例中使用柠檬酸。如图3和4中所示，含有柠檬酸的室温(大约20℃)蚀刻液的柠檬酸浓度优选为3.8重量％～45重量％。为了保持IGO相对于ITO的高蚀刻选择性(大约26～55)，柠檬酸浓度优选为3.8重量％～29重量％。当柠檬酸浓度低于3.8重量％时，使所有铟氧化物的蚀刻速率降低并且选择性显著降低。当柠檬酸浓度超过45重量％时，柠檬酸晶体在含有柠檬酸的蚀刻水溶液中沉淀。
图5是说明IZO、IGZO、IGO和ITO的蚀刻速率的50℃(±5℃)柠檬酸浓度依赖性的图示(纵坐标：蚀刻速率(纳米/分钟)；横坐标：柠檬酸的重量％浓度)。图6是说明通过转换图5的数据而得到的IZO、IGZO和IGO相对于ITO的蚀刻选择性的50℃柠檬酸浓度依赖性的图示(纵坐标：相对于ITO的蚀刻选择性；横坐标：柠檬酸的重量％浓度)。
比较图3、4、5和6，包括IZO、IGZO、IGO和ITO的铟氧化物的蚀刻速率在50℃附近与在室温下相比提高大约1个数量级，并且相对于ITO的蚀刻选择性也略微提高。因此，为了使蚀刻选择性更高，含柠檬酸的蚀刻液的温度优选为20℃～55℃，更优选为40℃～55℃。从图5和6中看出，50℃的含柠檬酸的蚀刻液的柠檬酸浓度优选为3.8重量％～45重量％。为了保持IZO相对于IGZO的高蚀刻选择性(从大约7.3至9.6)，含柠檬酸的蚀刻液的柠檬酸浓度优选为16％～45重量％。考虑到上述实验结果，最优选含柠檬酸的蚀刻液的柠檬酸浓度在室温至55℃的温度范围内不低于16重量％且不高于29重量％。在上述浓度范围内，包括IZO、IGZO和IGO的铟氧化物相对于ITO的蚀刻选择性最稳定而不依赖于蚀刻液的温度。
图7是说明在室温下使用盐酸水溶液时IZO、IGZO、IGO和ITO的蚀刻速率的盐酸浓度依赖性的图示(纵坐标：蚀刻速率(纳米/分钟)；横坐标：稀释纯水与盐酸储备溶液的体积比)。从图7中看出，随着盐酸浓度提高，蚀刻速率变高。但是，难以控制蚀刻选择性和蚀刻终点。图8是说明通过转换图7的数据而得到的IZO、IGZO和IGO相对于ITO的蚀刻选择性的盐酸浓度依赖性的图示(纵坐标：相对于ITO的蚀刻选择性；横坐标：稀释纯水与盐酸储备溶液的体积比)。从图7和8中看出，为了稳定地保持包括IZO、IGZO和IGO的铟氧化物相对于ITO的高蚀刻选择性，含盐酸的蚀刻液的盐酸浓度优选通过用储备溶液体积的4至60倍量的纯水稀释而获得(浓度：0.7重量％～8.5重量％)。为了易于控制蚀刻时间，更优选通过用储备溶液体积的4至40倍量的纯水稀释来获得含盐酸的蚀刻液的盐酸浓度(浓度：1.0重量％～8.5重量％)。为了有利于控制蚀刻时间，通过用储备溶液体积的10至30倍量的纯水稀释，获得最优选的盐酸浓度(浓度：1.4重量％～4重量％)。
图9是说明在室温下使用高氯酸水溶液时IZO、IGZO、IGO和ITO的蚀刻速率的高氯酸浓度依赖性的图示(纵坐标：蚀刻速率(纳米/分钟)；横坐标：高氯酸的重量％浓度)。图10是说明通过转换图9的数据而得到的IZO、IGZO和IGO相对于ITO的蚀刻选择性的高氯酸浓度依赖性的图示(纵坐标：相对于ITO的蚀刻选择性；横坐标：高氯酸的重量％浓度)。从图9和10中看出，为了获得相对于ITO的高蚀刻选择性，通过用储备溶液体积的1至20倍量的纯水稀释，获得优选的高氯酸浓度(浓度：5重量％～44重量％)。通过向储备溶液中加入上述量的纯水，与储备溶液相比，蚀刻速率显著提高。但是，过量纯水会使蚀刻速率趋于降低。因此，通过用储备溶液体积的2至10倍量的纯水稀释，获得最优选的高氯酸浓度(浓度：10重量％～32重量％)。
实施例1的湿蚀刻实验结果表明，氧化物的蚀刻速率几乎稳定地具有IZO＞IGZO＞IGO＞ITO的关系。因此，可以看出，在各蚀刻液中，IZO相对于IGZO，IGZO相对于IGO，或IGO相对于ITO的选择性低于其它氧化物的相对选择性。更具体地，上述蚀刻液的蚀刻选择能力的临界值(最小蚀刻选择性)存在于三种蚀刻选择性：IZO相对于IGZO、IGZO相对于IGO和IGO相对于ITO的任一种中。表3显示对于各蚀刻液，IZO相对于IGZO、IGZO相对于IGO和IGO相对于ITO的选择性的范围。
表3
  蚀刻选择性   乙酸   柠檬酸(室温)   柠檬酸(50℃)   盐酸   高氯酸
  IZO/IGZO   1.6-4.3   5.4-14.8   0.58-9.6   1.0-2.3   3.2-12.9
  IGZO/IGO   3.9-5.5   3.8-10.4   5.3-21.7   4.3-5.9   3.1-6.0
  IGO/ITO   78-140   9.0-55   18-83   166-396   50-570
如表3中所示，IGO相对于ITO的选择性各自为至少一位数，且所有前述蚀刻液均适用于此。在IGZO相对于IGO的情况下，室温柠檬酸(例如大约45重量％的柠檬酸浓度)的使用能够产生一位数或多位数的蚀刻选择性，并且是更优选的。50℃柠檬酸(例如大约9重量％的柠檬酸浓度)的使用是最优选的。在IZO相对于IGZO的情况下，室温柠檬酸(例如大约29重量％的柠檬酸浓度)的使用能够产生大约一位数的蚀刻选择性，并因此是更优选的。此外，高氯酸的使用能够产生更高的蚀刻选择性(例如，在大约70重量％的高氯酸浓度附近)，并因此最优选。
如上所述，蚀刻液的选择性根据要蚀刻的材料和基质材料的组合而变。当蚀刻具有含Ga或Zn中至少一种和In的非晶氧化物层的结构时，必须根据材料的组合选择蚀刻条件，例如蚀刻液、浓度和温度。根据本发明人的发现，例如，下列条件是优选的。
(1)当进行包括ITO层和在该ITO层上形成的氧化物层(包括IZO、IGZO和IGO)的层结构的选择性蚀刻时，优选的条件在下列范围内。
(室温)乙酸浓度：20至68重量％(水/乙酸储备溶液：0.5至4倍)；
(室温)柠檬酸浓度：3.8至45重量％，更优选3.8至29重量％；
(50℃)柠檬酸浓度：16至45重量％；
(室温)盐酸浓度：0.7至8.5重量％(水/盐酸储备溶液：4至60倍)，
更优选1.0至8.5重量％(水/盐酸储备溶液：4至40倍)，最优选1.4至4重量％(水/盐酸储备溶液：10至30倍)；
(室温)高氯酸浓度：5至44重量％(水/高氯酸储备溶液：1至20倍)。
(2)当进行包括IGO层和在该IGO层上形成的氧化物层(包括IZO和IGZO)的层结构的选择性蚀刻时，优选的条件在下列范围内。
(室温)乙酸浓度：20至68重量％(水/乙酸储备溶液：0.5至4倍)；
(室温)柠檬酸浓度：3.8至45重量％；
(50℃)柠檬酸浓度：16至45重量％；
(室温)盐酸浓度：0.7至8.5重量％(水/盐酸储备溶液：4至60倍)，更优选2.0至8.5重量％(水/盐酸储备溶液：4至2O倍)；
(室温)高氯酸浓度：5至44重量％(水/高氯酸储备溶液：1至20倍)，更优选5至21重量％(水/高氯酸储备溶液：4至20倍)。
(3)当进行包括IGZO层和在该IGZO层上形成的氧化物层(包括IZO)的层结构的选择性蚀刻时，优选的条件在下列范围内。
(室温)乙酸浓度：34至68重量％(水/乙酸储备溶液：0.5至2倍)；
(室温)柠檬酸浓度：3.8至45重量％；
(50℃)柠檬酸浓度：16至45重量％；
(室温)盐酸浓度：不适合；
(室温)高氯酸浓度：21至70重量％(水/高氯酸储备溶液：0至4倍)。
(实施例2)堆叠结构
图11A和11B是说明根据本发明的实施例的最常见蚀刻形式的横截面图。层1是具有较低蚀刻速率的材料层，层2是具有较高蚀刻速率的材料层，和层3(抗蚀剂层)用作蚀刻掩模。通常，当图11A和11B的层1和2的选择性低时，图11B的层1的过度蚀刻区域的深度Δd和层2的掏蚀量Δw彼此接近，从而因蚀刻造成薄膜晶体管器件的变动。可以看出，使用实施例1的蚀刻液时，含铟的氧化物的蚀刻速率具有IZO＞IGZO＞IGO＞ITO的关系。根据本发明，当图11A和11B的层1是ITO层且层2是选自IZO、IGZO和IGO的一种材料时，能够获得高选择性蚀刻效果以使层2相对于层1的蚀刻选择性为大约两位数或更大。但是，在这种情况下，使用柠檬酸获得的蚀刻选择性为大约一位数。当图11A和11B的层1是IGO层且层2是两种材料IZO和IGZO中的任一种时，也能够获得高选择性蚀刻效果以使层2相对于层1的蚀刻选择性为大约一位数。当在图11A和11B中层1是IGZO层且层2是IZO时，可以进行IZO相对于IGZO的选择性蚀刻。通过如前述实施例中所述那样进行蚀刻时，只能蚀刻层2且蚀刻可以精确地停在层1的表面。因此，能够解决传统蚀刻法的问题，即电极电阻的变化，并且能够使TFT器件的特性均匀。
(实施例3)顶栅极底接触型TFT
图12是说明根据本发明的一个实施例的顶栅极底接触型薄膜晶体管的结构的横截面示意图。附图标记4、5、6、7、8和9分别表示衬底(例如玻璃衬底)、漏极、源极、有源层(通道层)、栅极绝缘膜和栅极。附图标记L表示通道长度。图14A至14K是说明使用本发明的实施例1的蚀刻液的如图12中所示的顶栅极底接触型薄膜晶体管的制备步骤的横截面示意图。如图14A中所示，使用厚度500毫米的玻璃板(由Corning制造；商品名：Corning 1737玻璃；玻璃化转变温度：640℃)作为衬底4。在衬底4的表面上通过反应溅射形成厚度250纳米的多晶ITO膜，并通过干蚀刻将漏极5和源极6图案化。接着，如图14B中所示，通过反应溅射在其上形成厚度100纳米的IGZO氧化物膜层作为有源层(通道层)7。IGZO氧化物膜包括In-Ga-Zn-O，且晶态下的该组成表示为InGaO3(ZnO)m(m是小于6的自然数)。透明IGZO氧化物膜是其中含有微晶并具有小于1018/立方厘米的电子载流子浓度的透明非晶半导体氧化物膜。
接着，图14C说明使漏极5和源极6的布线用接触垫暴露在有源层(通道层)7表面并将抗蚀剂层3图案化以形成通道的步骤。接着，如图14D中所示，使用该抗蚀剂图案作为蚀刻掩模，并用实施例1的蚀刻液蚀刻上述有源层(通道层)7，由此暴露出漏极5和源极6的接触垫。此时，本发明能够相对于漏极5和源极6进行有源层7的选择性蚀刻。例如，从实施例1的实验结果看出，当使用在室温下用盐酸储备溶液体积的10倍量的纯水稀释的稀盐酸(浓度：大约4.0重量％)时，IGZO相对于ITO的蚀刻选择性为大约2000。更具体地，由于IGZO的蚀刻速率高且ITO的蚀刻速率低，该蚀刻能够以大幅度蚀刻IGZO且几乎不蚀刻ITO的方式进行。更具体地，如图11B中所示，通过使用抗蚀剂3作为蚀刻掩模，用上述液体蚀刻ITO层1和IGZO层2的双层结构，由此仅蚀刻IGZO层2且蚀刻可以精确地停在ITO层1的表面。如图14D中所示，在能够进行有源层7相对于漏极5和源极6的选择性蚀刻时，能够精确地控制有源层的蚀刻深度d。更具体地，铟氧化物膜的上述传统蚀刻法由于漏极和源极中过度蚀刻的深度Δd而具有例如电阻升高或破坏电极和布线的问题。本发明能够解决器件性能变动的问题。
图14E说明在有源层7的选择性蚀刻后用丙酮清除抗蚀剂层3的步骤。图14F说明在衬底4上侧的最上表面上通过反应溅射形成厚度100纳米的氮化硅膜(Si3N4)作为栅极绝缘膜层8的步骤。代替氮化硅膜，可以使用氧化硅、或介电材料例如氧氮化硅、HfO2、HfAlO、HfSiON和Y2O3作为栅极绝缘膜层8。如图14G中所示，通过光刻法和反应离子蚀刻(RIE)形成栅极绝缘膜层8(氮化硅膜)的图案。在RIE中，使用氟碳化合物气体(例如CF4)干蚀刻氮化硅膜。已知用由氟碳化合物气体通过等离子体生成的离子或自由基不能蚀刻铟氧化物。图14G说明其中有源层7完全被栅极绝缘膜层8覆盖的实例。但是，在这种方法中，栅极绝缘膜层8不必覆盖整个有源层7，并且可以在后续步骤中在栅极层9与有源层7之间进行绝缘。更具体地，可以使栅极层9和有源层7彼此接触。当暴露出有源层7时，在图14J中所说明的后续步骤中可能要求电极层9相对于有源层7、漏极层5和源极层6的蚀刻选择性。
接着，如图14H中所示，在衬底4上侧的上表面上通过反应溅射形成厚度100纳米的IZO膜作为栅极层9。如图14I中所示，使用抗蚀剂层3作为蚀刻掩模，通过光刻法在栅极层9上形成图案。如图14J中所示，使用含柠檬酸的蚀刻液蚀刻栅极层9以形成栅极9。在室温(大约20℃)下使用其中柠檬酸晶体粉末与纯水的重量比为40∶100(浓度：28.6重量％)的蚀刻液。IZO相对于IGZO的蚀刻选择性为大约14.8，并且IZO相对于ITO的蚀刻选择性为大约1400。即，在使用含柠檬酸的蚀刻液从栅极绝缘层8中暴露出有源层7的情况下，也可以进行栅极层9(IZO)相对于有源层(IGZO)和同时相对于漏极层5(ITO)和源极层6(ITO)的选择性蚀刻。当使用用等于盐酸储备溶液体积的量的纯水稀释的盐酸溶液(摩尔浓度：6M)时，IZO相对于IGZO的蚀刻选择性低达约1.06，并且不能进行栅极层9(IZO)相对于有源层(IGZO)的选择性蚀刻。
最后，如图14K中所示，用丙酮清除抗蚀剂层3。获得顶栅极底接触型薄膜晶体管，其电极和有源层都具有含铟的氧化物膜(ITO漏极层5、ITO源极层6、IGZO有源层7和IZO栅极9)。
(实施例4)底栅极顶接触型TFT
图13是根据本发明的另一实施方案的底栅极顶接触型薄膜晶体管的结构的横截面示意图。附图标记4、5、6、7、8和9分别表示衬底(例如玻璃衬底)、漏极、源极、有源层(通道层)、栅极绝缘膜和栅极。附图标记L表示通道长度。图15A、15B、15C和15D是说明使用本发明的实施例1的蚀刻液的如图13中所示的底栅极顶接触型薄膜晶体管的制备步骤的横截面示意图。通过反应溅射在作为衬底4的厚度500毫米的玻璃板(由Corning制造；商品名：Corning 1737玻璃；玻璃化转变温度：640℃)的表面上形成膜厚度100纳米的IGO层(栅极层9)。在作为蚀刻掩模的栅极层9(IGO)的表面上通过光刻法将抗蚀剂图案化。接着，用具有4.0重量％浓度的稀盐酸蚀刻液将栅极层9(IGO)图案化并清除抗蚀剂。接着，通过光刻法和干蚀刻将通过反应溅射形成的具有100纳米膜厚度的氮化硅膜(Si3N4)图案化作为栅极层9表面上的栅极绝缘膜8。图15A是说明干蚀刻后已清除抗蚀剂的状态的横截面示意图。如顶栅极底接触型TFT的情况，代替氮化硅膜，可以使用氧化硅或介电材料如氧氮化硅、HfO2、HfAlO、HfSiON和Y2O3作为栅极绝缘膜层8。为了实现后继布线和栅极电压施加，栅极9没有完全用栅极绝缘膜8覆盖，而是需要暴露出一部分栅极9作为接触垫。在与图15A的图平面垂直的方向上提供栅极9的接触垫，但未显示在图15A中。
接着，通过反应溅射在其上形成膜厚度100纳米的IGZO层作为有源层(通道层)7。IGZO氧化物膜包括In-Ga-Zn-O，并且晶态下其组成表示为InGaO3(ZnO)m(m是小于6的自然数)。IGZO氧化物膜是其中含有微晶并且具有小于1018/立方厘米的电子载流子浓度的透明非晶半导体氧化物。接着，在有源层7(IGZO)的表面上通过光刻法将抗蚀剂层3图案化作为蚀刻掩模。当在约50℃下使用其中柠檬酸晶体粉末与纯水的重量比为10∶100的蚀刻液(浓度：9.09重量％)时，IGZO相对于IGO的蚀刻选择性为大约21.8，以致能够进行选择性蚀刻。即，如图15B中所示，即使使用含柠檬酸的蚀刻液实际暴露出栅极9(IGO)的一部分接触垫，也能够进行有源层7(IGZO)的选择性蚀刻。在这种情况下，如果使用不具有选择性的蚀刻液，栅极9会被蚀刻。结果，蚀刻液渗入栅极9与栅极绝缘膜8之间的界面中，这使TFT器件的通道宽度小于实际设计值。这产生TFT器件的接通电流降低，难以控制器件性能变动和不能实现大规模生产的问题。
接着，清除抗蚀剂并在衬底4上侧的最上表面上通过反应溅射形成厚度250纳米的IZO膜作为漏极和源极。
然后，通过光刻法在IZO膜的表面上将抗蚀剂层3图案化作为蚀刻掩模。接着，如图15C中所示，使用含柠檬酸的蚀刻液蚀刻IZO膜以形成漏极5和源极6。实际上，如上所述暴露出栅极层9(IGO)的接触垫，以与IZO膜紧密接触。由此，需要IZO相对于IGO的选择性蚀刻。当在室温(大约20℃)下使用其中柠檬酸晶体粉末与纯水的重量比为40∶100的蚀刻液(浓度：28.6重量％)时，IZO相对于IGZO的蚀刻选择性为约14.8，并且IZO相对于IGO的蚀刻选择性为约56。即，使用含柠檬酸的蚀刻液时，能够进行漏极层5(IZO)和源极层6(IZO)相对于有源层7(IGZO)和同时相对于栅极层9(IGO)的选择性蚀刻。但是，如果在此阶段中使用不具有选择性的蚀刻液，栅极9会被蚀刻。结果，蚀刻液渗入栅极9与栅极绝缘膜8之间的界面中，这使TFT器件的通道宽度小于实际设计值。此外，有源层7也被蚀刻，并且蚀刻液渗入漏极5和源极和有源层7之间的界面中。结果，TFT器件的通道长度变得大于实际设计值。在一些情况下，出现有源层继续被蚀刻以致由于通道深度不足而提高通道电阻和显著降低TFT器件的接通电流，由此不能操作器件的严重问题。如果漏极层5和源极层6在此阶段中通过升离法形成，会出现下述问题，即当清除光致抗蚀剂时，使沉积膜的图案的边缘卷起，并且此后横跨图案边缘的电线容易断裂。
最后，如图15D中所示，用丙酮清除抗蚀剂层3。由此获得底栅极顶接触型薄膜晶体管，其中所有电极和有源层由含铟的氧化物膜形成(IZO漏极层5、IZO源极层6、IGZO有源层7和IGO栅极9)。
工业应用性
本发明能够提供含In、Ga和Zn并且形成在衬底上的氧化物半导体膜的高选择性蚀刻法，并且能够在衬底上形成具有稳定和均匀的电特性的半导体器件。
例如，能够将使用透明氧化物膜作为有源层的TFT施加到软塑料膜上，并且能够应用于柔性显示器的像素驱动器、识别用IC卡、产品ID标签等的领域。
尽管已经参照示例性实施方案描述了本发明，但应理解本发明不限于所公开的示例性实施方案。对下列权利要求的范围应给予最宽的解释以包括所有这样的改变和等同结构和功能。
本申请要求2006年8月1日提交的日本专利申请No.2006-209859的权益，将其全文引入本文作为参考。

Claims (4)

1.在包含ITO层和非晶氧化物层的结构中非晶氧化物层的蚀刻方法，该非晶氧化物层包含In和Ga、In和Zn、或In和Ga和Zn，该方法包括使用包含乙酸、柠檬酸、盐酸和高氯酸中任一种的蚀刻剂以比上述ITO层快的蚀刻速度蚀刻该包含In和Ga、In和Zn、或In和Ga和Zn的非晶氧化物层。
2.在包含含In和Ga的氧化物层和非晶氧化物层的结构中非晶氧化物层的蚀刻方法，该非晶氧化物层含In和Zn、或In、Ga和Zn，该方法包括使用包含乙酸、柠檬酸、盐酸和高氯酸中任一种的蚀刻剂以比上述含In和Ga的氧化物层快的蚀刻速度蚀刻该含In和Zn、或In、Ga和Zn的非晶氧化物层。
3.在包含含In、Ga和Zn的氧化物层和非晶氧化物层的结构中非晶氧化物层的蚀刻方法，该非晶氧化物层含In和Zn，该方法包括使用包含乙酸、柠檬酸、盐酸和高氯酸中任一种的蚀刻剂以比上述含In、Ga和Zn的氧化物层快的蚀刻速度蚀刻该含In和Zn的非晶氧化物层。
4.权利要求1～3任一项所述的非晶氧化物层的蚀刻方法，其特征在于，上述乙酸的浓度为34重量％～68重量％，上述柠檬酸的浓度为3.8重量％～45重量％，上述盐酸的浓度为0.7重量％～8.5重量％，上述高氯酸的浓度为5重量％～44重量％。
CN2007800287620A 2006-08-01 2007-07-18 氧化物蚀刻法 Expired - Fee Related CN101496183B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006209859A JP5328083B2 (ja) 2006-08-01 2006-08-01 酸化物のエッチング方法
JP209859/2006 2006-08-01
PCT/JP2007/064612 WO2008015944A1 (en) 2006-08-01 2007-07-18 Oxide etching method

Publications (2)

Publication Number Publication Date
CN101496183A CN101496183A (zh) 2009-07-29
CN101496183B true CN101496183B (zh) 2012-02-01

Family

ID=38537926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800287620A Expired - Fee Related CN101496183B (zh) 2006-08-01 2007-07-18 氧化物蚀刻法

Country Status (7)

Country Link
US (1) US8168544B2 (zh)
EP (1) EP2050144B1 (zh)
JP (1) JP5328083B2 (zh)
KR (1) KR101095993B1 (zh)
CN (1) CN101496183B (zh)
TW (1) TWI378510B (zh)
WO (1) WO2008015944A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI639729B (zh) * 2012-12-28 2018-11-01 日商三菱瓦斯化學股份有限公司 至少含有銦及鎵之氧化物的蝕刻液及蝕刻方法

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072011A (ja) * 2006-09-15 2008-03-27 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP4785721B2 (ja) * 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
WO2009142289A1 (ja) * 2008-05-22 2009-11-26 出光興産株式会社 スパッタリングターゲット、それを用いたアモルファス酸化物薄膜の形成方法、及び薄膜トランジスタの製造方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101273913B1 (ko) 2008-09-19 2013-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TW201013735A (en) * 2008-09-24 2010-04-01 Inotera Memories Inc Method for analysis of high resoultion scanning electron microscope sample with ion beam low-kV cleaning
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
WO2010144357A2 (en) * 2009-06-08 2010-12-16 Applied Materials, Inc. Method for forming transparent conductive oxide
US8318589B2 (en) 2009-06-08 2012-11-27 Applied Materials, Inc. Method for forming transparent conductive oxide
US8361835B2 (en) 2009-06-08 2013-01-29 Applied Materials, Inc. Method for forming transparent conductive oxide
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN101997040B (zh) * 2009-08-13 2012-12-12 杜邦太阳能有限公司 用于制造具有带有纹理表面的透明传导氧化物层的多层结构的工艺和借此制成的结构
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR20230154098A (ko) 2009-10-08 2023-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011043218A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102576737B (zh) 2009-10-09 2015-10-21 株式会社半导体能源研究所 半导体器件及其制造方法
MY163862A (en) 2009-10-30 2017-10-31 Semiconductor Energy Lab Logic circuit and semiconductor device
TWI409561B (zh) * 2009-10-30 2013-09-21 Innolux Corp 液晶顯示器與其製造方法
KR101763126B1 (ko) 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102138547B1 (ko) 2009-11-13 2020-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102640272B (zh) 2009-12-04 2015-05-20 株式会社半导体能源研究所 半导体装置及其制造方法
CN105609509A (zh) 2009-12-04 2016-05-25 株式会社半导体能源研究所 显示装置
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20130140552A1 (en) * 2010-02-26 2013-06-06 Sharp Kabushiki Kaisha Semiconductor device, method for manufacturing same, and display device
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8679986B2 (en) * 2010-10-14 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
CN105336791B (zh) 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8709949B2 (en) 2011-05-13 2014-04-29 Raytheon Company System and method for removing oxide from a sensor clip assembly
CN102304738B (zh) * 2011-07-22 2013-07-31 南京大学 铟镓氮基光电极的表面处理方法
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI560878B (en) * 2011-11-04 2016-12-01 Dongwoo Fine Chem Co Ltd Method of manufacturing array substrate for liquid crystal display, method of forming metal line, and etching solution composition for metal oxide semiconductor layer
KR20130066247A (ko) * 2011-12-12 2013-06-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9054204B2 (en) * 2012-01-20 2015-06-09 Sony Corporation Thin-film transistor, method of manufacturing the same, display unit, and electronic apparatus
US9553200B2 (en) 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
JP6306832B2 (ja) * 2012-07-06 2018-04-04 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US8796044B2 (en) * 2012-09-27 2014-08-05 International Business Machines Corporation Ferroelectric random access memory with optimized hardmask
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
KR20200011610A (ko) 2012-11-08 2020-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
WO2015005053A1 (ja) 2013-07-09 2015-01-15 三菱瓦斯化学株式会社 インジウム、ガリウム、亜鉛、および酸素からなる酸化物（ｉｇｚｏ）の表面より銅を含む付着物を洗浄・除去する液体組成物、およびその液体組成物を用いたｉｇｚｏ表面の洗浄方法、並びにその洗浄方法により洗浄される基板
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
CN103441100B (zh) * 2013-08-22 2015-05-20 合肥京东方光电科技有限公司 显示基板及其制造方法、显示装置
JP6261926B2 (ja) 2013-09-18 2018-01-17 関東化學株式会社 金属酸化物エッチング液組成物およびエッチング方法
US9276128B2 (en) * 2013-10-22 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and etchant used for the same
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102014205350B4 (de) * 2014-03-21 2021-09-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Photoaktives Halbleiterbauelement sowie Verfahren zum Herstellen eines photoaktiven Halbleiterbauelementes
JP6284452B2 (ja) * 2014-07-17 2018-02-28 株式会社平間理化研究所 エッチング液管理装置、エッチング液管理方法、及び、エッチング液の成分濃度測定方法
KR102456079B1 (ko) * 2014-12-24 2022-11-21 삼성디스플레이 주식회사 산화물 제거용 세정 조성물 및 이를 이용한 세정 방법
US10032932B2 (en) 2016-02-04 2018-07-24 Industry-Academic Cooperation Foundation, Yonsei University Oxide thin-film transistor and method of fabricating the same
US20190040316A1 (en) * 2017-08-04 2019-02-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Etching solution of igzo film layer and etching method of the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0560442A1 (en) * 1992-03-13 1993-09-15 Koninklijke Philips Electronics N.V. Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate
CN1363920A (zh) * 2000-12-30 2002-08-14 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
EP1640748A1 (en) * 2003-06-26 2006-03-29 Zeon Corporation Optical multilayer film, polarizing plate and optical product

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58120780A (ja) 1982-01-12 1983-07-18 Citizen Watch Co Ltd 透明導電膜のエツチング法
JPS60217636A (ja) 1984-04-13 1985-10-31 Nippon Telegr & Teleph Corp <Ntt> 透明導電膜のエツチング方法
JP3179287B2 (ja) 1993-12-28 2001-06-25 出光興産株式会社 導電性透明基材およびその製造方法
JPH08330692A (ja) 1995-05-29 1996-12-13 Asahi Glass Co Ltd 電極パターン形成方法および電極付き基体
US5976396A (en) 1998-02-10 1999-11-02 Feldman Technology Corporation Method for etching
JP3955156B2 (ja) * 1998-08-31 2007-08-08 エルジー フィリップス エルシーディー カンパニー リミテッド 電子機器用構成基板と電子機器
JP2000330134A (ja) 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
JP2000275663A (ja) 1999-03-26 2000-10-06 Hitachi Ltd 液晶表示装置とその製造方法
JP3687452B2 (ja) * 1999-12-27 2005-08-24 株式会社日立製作所 液晶表示装置
US7098084B2 (en) 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4005756B2 (ja) 2000-03-31 2007-11-14 森永製菓株式会社 冷菓の製造方法
JP3697190B2 (ja) * 2001-10-03 2005-09-21 三菱重工業株式会社 太陽電池
WO2003036657A1 (fr) 2001-10-19 2003-05-01 Asahi Glass Company, Limited Substrat a couche d'oxyde conductrice transparente, son procede de production et element de conversion photoelectrique
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
WO2003088193A1 (fr) * 2002-04-16 2003-10-23 Sharp Kabushiki Kaisha Substrat, affichage a cristaux liquides comprenant ce substrat et procede de production du substrat
KR100853216B1 (ko) * 2002-06-25 2008-08-20 삼성전자주식회사 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법
JP2004156070A (ja) * 2002-11-01 2004-06-03 Kanto Chem Co Inc 透明導電膜を含む積層膜のエッチング液組成物
JP4598673B2 (ja) 2003-06-13 2010-12-15 パナソニック株式会社 発光素子及び表示装置
JP2005258115A (ja) 2004-03-12 2005-09-22 Idemitsu Kosan Co Ltd 薄膜トランジスタ型基板及び薄膜トランジスタ型液晶表示装置及び薄膜トランジスタ型基板の製造方法
CN1918672B (zh) * 2004-03-09 2012-10-03 出光兴产株式会社 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法
JP2006164961A (ja) 2004-11-09 2006-06-22 Ulvac Seimaku Kk 積層型透明電極層の製造方法及びこの方法に使用する積層型透明電極形成用の積層体
JP2007123700A (ja) * 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0560442A1 (en) * 1992-03-13 1993-09-15 Koninklijke Philips Electronics N.V. Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate
CN1363920A (zh) * 2000-12-30 2002-08-14 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
EP1640748A1 (en) * 2003-06-26 2006-03-29 Zeon Corporation Optical multilayer film, polarizing plate and optical product

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Hideo Hosono.Ionic amorphous oxide semiconductors: Materialdesign,carrier transport, and device application.Journal of Non-Crystalline Solids352.2006,352851-858. *
R.E. Presley,et al.Transparent ring oscillator based on indiumgallium oxide thin-film transistors.Solid-State Electronics50.2006,50500-503. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI639729B (zh) * 2012-12-28 2018-11-01 日商三菱瓦斯化學股份有限公司 至少含有銦及鎵之氧化物的蝕刻液及蝕刻方法

Also Published As

Publication number Publication date
US8168544B2 (en) 2012-05-01
TWI378510B (en) 2012-12-01
KR101095993B1 (ko) 2011-12-19
TW200818319A (en) 2008-04-16
EP2050144A1 (en) 2009-04-22
CN101496183A (zh) 2009-07-29
WO2008015944A1 (en) 2008-02-07
KR20090042831A (ko) 2009-04-30
JP2008041695A (ja) 2008-02-21
EP2050144B1 (en) 2013-05-29
JP5328083B2 (ja) 2013-10-30
US20090149030A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
CN101496183B (zh) 氧化物蚀刻法
CN101548367B (zh) 使用碱性蚀刻剂溶液蚀刻非晶半导体氧化物
JP6375026B2 (ja) エッチング組成物及びこれを適用した表示基板の製造方法
TWI831522B (zh) 半導體裝置及其製造方法
US8921230B2 (en) Etchant composition, and method of manufacturing a display substrate using the same
JP6042522B2 (ja) 半導体装置の作製方法
US20140264155A1 (en) High-selectivity wet patterning of source-drain electrodes over taos for a bce device structure
CN102157563B (zh) 金属氧化物薄膜晶体管制备方法
JP2018078313A (ja) 半導体装置
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
JP2023162314A (ja) 半導体装置
CN104449739B (zh) 金属氧化物蚀刻液组合物及蚀刻方法
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
CN102623459B (zh) 一种薄膜晶体管存储器及其制备方法
CN103493209A (zh) 薄膜晶体管构造以及具备该构造的薄膜晶体管和显示装置
KR20140102146A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2012049514A (ja) 半導体装置の作製方法
CN103155154A (zh) 半导体薄膜、薄膜晶体管及其制造方法
JP2012186383A (ja) 薄膜トランジスタの製造方法
JP5567886B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120201

Termination date: 20170718