TWI378510B - Oxide etching method - Google Patents

Oxide etching method Download PDF

Info

Publication number
TWI378510B
TWI378510B TW096126409A TW96126409A TWI378510B TW I378510 B TWI378510 B TW I378510B TW 096126409 A TW096126409 A TW 096126409A TW 96126409 A TW96126409 A TW 96126409A TW I378510 B TWI378510 B TW I378510B
Authority
TW
Taiwan
Prior art keywords
etching
acid
concentration
etchant
layer
Prior art date
Application number
TW096126409A
Other languages
English (en)
Other versions
TW200818319A (en
Inventor
Chienliu Chang
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk filed Critical Canon Kk
Publication of TW200818319A publication Critical patent/TW200818319A/zh
Application granted granted Critical
Publication of TWI378510B publication Critical patent/TWI378510B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022483—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of zinc oxide [ZnO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)

Description

1378510 九、發明說明 【發明所屬之技術領域】 本發明係關於以相對於ITO (氧化銦錫）具有高選擇 性的方式蝕刻含有In、Ga和Zn的氧化物膜之方法。更特 . 定言之，本發明係關於含有In和Zn的氧化物及含有In • 和Ga的氧化物（其用以製造精密電子組件，如，半導體 裝置、半導體積體電路和電極）之高選擇性蝕刻法。 【先前技術】 近年來，在減低電子設備之尺寸、重量和功率消耗的 環境下，透明的氧化物半導體和透明的傳導性氧化物已在 顯示器範圍中受到重視。特別地，由於膜於低溫形成於樹 脂膜上，預期可進一步施用於質輕的可攜式電子設備之類 〇 如日本專利申請公告第2004-103957號所揭示者，含 • 有In、Ga和Zn的氧化物膜爲光學上透明的且亦廣泛地被 硏究藉由降低電阻値而用於透明電極、電晶體之類。此外 ，H.M.Kim 等人，Jpn.Appl.Phys.Vol.42,2003,p.223 -22 7 和 R.E. Presley 等人，Vol.50，Issue 3,March 2006,ρ·5 00-503揭示已針對含有In和Zn的氧化物膜或含有In和Ga 的氧化物膜進行硏究之報導。 此外，針對含有In、Ga和Zn的氧化物膜及該膜的生 長條件進行研發。此外，使用在塑膠膜上之含有In、Ga 和Zn的氧化物膜產製半導體裝置由Chienliu Chang等人 1378510 報導於 Extended Abstracts of the 53th - Spring Meeting of The Japan Society of Applied Physics and Related Societies, 2 2a - P 1-4 5/11, p . 6 5 3 ( 2006 )。 以前，藉剝落法在製得之含有In、Ga和Zn的氧化物 膜、含有Ga和Zn的氧化物膜及含有In和Zn的氧化物膜 上形成圖案處理。剝落法揭示於K.Nomura等人，Nature， Vol. 43 2,25 Νον.2004，ρ·488-492，E.M.C.Fortunato 等人，
Advanced Materials, 2005,1 7,No.5,p.590-594, P.Barquinha 等人，Journal of Non-Crystalline Solid Vol.3 52,Issues 9-20,2006,pp.1749-175 2•.等 ° 用於簡要描述，下文中將含有In、Ga和Zn的氧化物 膜（In-Ga-Zn氧化物）稱爲· IGZO。類似地，下文中將含 有In和Zn的氧化物膜（In:Zn氧化物）稱爲IZO。類似 地，下文中將含有In和Ga的氧化物膜（In-Ga氧化物） 稱爲I GO。當半導體裝置係使用這些透明的氧化物半導體 作爲活性層而製得時，通常使用氧化銦錫（ΙΤΟ )膜作爲 透明導電性電·極。 在日本專利申請公告第S5 8- 1 20780 ^_S_6_^1 7636號 及日本專利案第H-04-5756號中，硫酸(^氫mmy硝酸和γ 氯化鐵中之至少一者作爲ITO的濕蝕刻液體（亦稱爲"蝕 刻劑"）。在日本專利申請公告第2005 _25 8 1 I5號中，草 酸、磷酸、和硝酸之混合酸、鉋硝酸銨水溶液或類似1 X 者作爲IZO的蝕刻液（亦稱爲"蝕刻劑"）。 1378510 【發明內容】 但前述剝落法之問題在於，光阻物於高溫熔化 。剝落法的另一問題在於，移除光阻物時，澱積的 案邊緣會翹起，因此，橫跨圖案邊緣的電線易斷， 了產率。特別地，因爲剝落步驟，而有光阻物污染 形成的膜中的污染問題存在。 爲了要使含有In、Ga和Zn的氧化物膜實.際上 述多種用途，必須加工處理含有In、Ga和Zn的氧 。因此，爲了要以高再製性達到所欲形狀，硏究除 法以外的多種蝕刻法作爲形成圖案的方法。蝕刻法 分爲兩種方法。一者爲將樣品浸在化學劑中之濕蝕 一者爲利用氣態蝕刻介質之乾蝕刻》理論上，乾蝕 點在於電漿中生成的化學活性離子垂直地轟擊在基 上，使得經蝕刻的形狀忠實地自光罩圖案轉移。但 設備主體、周圍的氣體供應系統、以氯爲基礎的氣 氣處理、電力消耗之類的維護成本相當高，且也有 子污染而導致設備壽命短的問題之類。此外，因爲 擊而使得高選擇性蝕刻難以掌控。此外，考慮大面 器的未來產製時，有槽、真空系統和乾蝕設備之類 電容和高成本之顧慮。反之，在濕蝕法中，蝕刻法 行，因此而有發生如向下切割光罩之類的現象的問 濕蝕法之優點在於設備成本比乾蝕法低得多。此外 濕蝕法因爲蝕刻液（亦稱爲"蝕刻劑"）的濃度和溫 易掌控和管理，所以適用於大量生產。 且變形 膜的圖 此降低 進入所 用於前 化物膜 了剝落 被粗略 刻，另 法之優 板表面 ，乾蝕 體之廢 因爲粒 離子衝 積顯示 須要高 等向進 題。但 ，認爲 度條件 -6- 1378510 蝕刻透明的氧化物（如，前述的IGZO、IZO和IGO )時，蝕刻液對於IT0電極之選擇性極爲重要。 另一方面，可以調整氧化物之組成和膜澱積條件以大 幅改變導電性。因此，可以採用堆疊結構，其中，僅使用 透明氧化物（如，IGZO、ΙΖΟ和IGO )但未使用ΙΤΟ形成 半導體活性層、高導電性電極層和佈線。因此，在僅使用 透明氧化物（如，IGZO、ΙΖΟ和IGO )但未使用ΙΤΟ製造 裝置時，這些氧化物的蝕刻選擇性成爲主要目標。若蝕刻 選擇性不足，則不欲鈾刻的材料被蝕刻，此將提高電子裝 置效能之變化，因此而導致產率降低。 目前，雖已提出IGZO和IGO膜，但未明確揭示其蝕 刻法。前述文獻揭示用於透明之含有IGZO、IZO和IGO 的氧化銦膜之蝕刻法，但未描述，例如，對於ITO導電膜 之選擇性。如前述者，常見的蝕刻液對於不同的氧化物並 無選擇性差異。因此，製造不同類型之含銦的氧化物一倂 存在之裝置時，會有難以準確地控制鈾刻的問題存在。 本發明已解決前述問題。亦即，年發明提供一種用以 蝕刻有 IZO 和 ITO、IGZO 和 ITO、IGO 和 ITO、IZO 和 IGZO、IZO和IGO，或IGZO和IGO —併存在的結構之方 法。更特定言之，本發明提供一種蝕刻法，其藉由使用對 於不同物質具有選擇性之鈾刻液而選擇性地蝕刻。 本發明亦提供一種蝕刻法，藉由該方法，可以在含有 選自IGZO、IZO' IG0和ITO之二或多種類型氧化物膜的 薄膜半導體裝置中進行準確和簡單的蝕刻。 1378510 本發明者致力於含有IGZO、IZO或IGO的膜及使用 該膜之薄膜半導體裝置之澱積條件和蝕刻條件之硏究。結 果’本發明者發現，包括二或多種氧化物膜（選自IGZO 、IZO、IGO和ITO)的層結構，可以藉由使用含有醋酸 、有機酸、氫氯酸或過氯酸中之任何一者之蝕刻液而選擇 性地蝕刻。 基於前述發現而完成本發明並提供一種蝕刻包含In 及Ga和Zn中之至少一者的非晶狀氧化物層之方法，其包 含使用包含醋酸、檸檬酸、氫氯酸和過氯酸中之任何一者 之蝕刻劑蝕刻非晶狀氧化物層。 此外，本發明提供一種蝕刻包括IT0層和非晶狀氧化 物層之結構中之包含In及Ga和Zn中之至少一者的非晶 狀氧化物層之方法，其包含使用包含醋酸、檸檬酸、氫氯 酸和過氯酸中之任何一者之蝕刻劑蝕刻非晶狀氧化物層。 此外，本發明提供一種蝕刻包含了包含In和Ga的氧 化物層和非晶狀氧化物層之結構中之包含In和Zn、或In 、Ga和Zn非晶狀氧化物層之方法，其包含使用包含醋酸 、檸檬酸、氫氯酸和過氯酸中之任何一者之蝕刻劑選擇性 地蝕刻非晶狀氧化物層。 此外，本發明提供一種蝕刻包含了包含In、Ga和Zn 的氧化物層和非晶狀氧化物層之結構中之包含In和Zn的 非晶狀氧化物層之方法，其包含使用包含醋酸、檸檬酸、 氫氯酸和過氯酸中之任何一者之蝕刻劑蝕刻非晶狀氧化物 層0 -8- 1378510 根據前述之本發明，可以在包括二或多種氧化物膜（ 選自IGZO、IZO、IGO和ITO)的薄膜半導體裝置中進行 準確和高選擇性蝕刻。此外，藉本發明之蝕刻法和藉由使 用本發明之具有顯著選擇性的蝕刻液製得的薄膜半導體裝 置之優點在於裝置效能不會改變且安定和一致，及在於， 裝置產製步驟簡單且易實行。 例如，在具有透明半導體氧化物膜（含有IGZO施用 於基板上以用於通道層及ITO用於汲極（drain electrode )和其閘極）的電晶體裝置之製法中，可進行高選擇性蝕 刻。 由作爲例子的體系之下列描述及參考附圖，會瞭解本 發明的其他特點》 【實施方式】 根據本發明，在產製有不同種類（或多種）氧化銦一 倂存在的裝置時，蝕刻可以經精確地控制。欲蝕刻之特定 材料的例子包括結構中有IZ0和ITO、IGZ0和ITO、IG0 和 ITO、IZ0 和 IGZO、IZ0 和 IG0 或 IGZ0 和 IG0 共存者 。藉由使用用以蝕刻該結構者作爲蝕刻液，可得到對於不 同物質具有選擇性的蝕刻液。 下文中將詳細描述本發明中所用的蝕刻液。 作爲本發明中所用的醋酸，市售醋酸液體（100重量 %冰醋酸：密度1.05 ;下文中稱爲"原液"）可以其狀態使 用，或者可以其量高至原液之4倍體積的純水稀釋後使用 -9- 1378510 。欲維持IZO相對於IGZO之高蝕刻選擇性（約2.8或以 上和4.3或以下），希望以其量爲原始溶液之0.5至2倍 體積的純水稀釋原液（濃度：34%或以上和68%或以下） 。使用醋酸之蝕刻法藉由將蝕刻標的浸於室溫（約20°C ) 含水的醋酸溶液中的方式實施。 之後將描述有機酸。可資利用的有機酸不限於檸檬酸 ，其例子包括任何一般已知的有機酸，如，丙二酸、蘋果 酸、酒石酸、草酸、甲酸、甘醇酸和順-丁烯二酸。存在 於有機酸中的配位基（如，COCT )與In在特定的條件下 合併形成錯合物離子並溶解。之後將以檸檬酸爲例地描述 。檸檬酸係將市售的檸檬酸（檸檬酸一水合物；化學式： C3H4 ( OH ) ( COOH ) 3 . H20 ;白色固態晶體）完全溶解 於純水中之溶液。希望含有檸檬酸的蝕刻液於室溫（約20 °C )之檸檬酸濃度是3.8重量％或以上和45重量％或以下 。欲維持IG0相對於ITO之高蝕刻選擇性（約26或以上 和55或以下），希望檸檬酸濃度是3.8重量％或以上和 29重量％或以下。檸檬酸濃度低於3_8重量％時，所有含 有銦的氧化物之蝕刻速率降低，使得蝕刻選擇性顯著降低 。檸檬酸濃度超過45重量％時，檸檬酸晶體沉澱在含有檸 檬酸的含水蝕刻液中。 希望含有檸檬酸的蝕刻液之溫度在20°C或以上和55 °C或以下的範圍內，更希望在4 0°C或以上和55 °C或以下 的範圍內。當含水的檸檬酸溶液約5 0°C時，銦氧化物（包 括IZO、IGZ0和IGO)相對於ITO的蝕刻選擇性未明顯 -10- 1378510 改變，但蝕刻速率提高約室溫的一倍。此情況中，爲了要 使得濃度穩定，必須配備用於冷卻、凝結和收集自蝕刻液 蒸發的水的單元。 希望5 0°C之含有檸檬酸之蝕刻液的檸檬酸濃度在3.8 重量％或以上和45重量％或以下的範圍內。欲維持IZO相 對於IGZO之高蝕刻選擇性（約7.3至9.6)，更佳地，檸 檬酸濃度在16重量％或以上和45重量％或以下的範圍內 。由上述實驗結果觀之，最希望在室溫至55 °C的溫度範圍 內，含有檸檬酸的鈾刻液之檸檬酸濃度在16重量％或以上 和29重量％或以下的範圍內。於前述濃度範圍內，銦氧化 物（包括IZO、IGZO和IGO )相對於ITO的蝕刻選擇性 最高且安定，此與蝕刻液溫度有關。 作爲氫氯酸，市售濃縮氫氯酸（含有37.2重量％氯化 氫，密度1.18，下文中將其稱爲"原液”）可以其狀態使用 ，或者可以其量高至原液之6〇倍體積以下的純水稀釋後 使用。欲維持銦氧化物（包括IZO、IGZO和IGO)相對 於IT Ο的蝕刻選擇性，希望用於蝕刻液的氫氯酸原液以其 量爲原始溶液之4至60倍體積的純水稀釋（濃度：0.7% 或以上和8.5%或以下）。更希望以其量爲原液之4至40 倍體積的純水稀釋（濃度：1 . 〇重量％或以上和8.5重量％ 或以下）。欲易於控制蝕刻時間，以其量爲原液體積之1 〇 至3 0倍的純水稀釋原液，得到最希望的氫氯酸濃度（濃 度：1.4重量％或以上和4.0重量％或以下）。使用氫氯酸 之蝕刻法係藉由浸於室溫（約20°C )含水氫氯酸溶液中的 -11 - 1378510 方式進行。 作爲過氯酸，市售濃縮過氯酸（含有70重量％過化氫 ，化學式：HC104;密度1.673;下文中將其稱爲"原液··） 可以其狀態使用，或者可以其量爲原液之2〇倍體積以下 的純水稀釋後使用。在含有過氯酸的蝕刻液中，藉由以其 量爲原始溶液之1至20倍體積的純水稀釋，得到所欲的 過氯酸濃度（濃度：5重量％或以上和44重量％或以下） 。藉由以其量爲原液之2至10倍體積的純水稀釋，得到 最所欲的過氯酸濃度（濃度：1 0重量％或以上和3 2重量％ 或以下）。藉由將該量的純水加至原液中，相較於原液， 蝕刻速率顯著提高。使用過氯酸之蝕刻法係藉由浸在處於 室溫（約20°C )的含水過氯酸溶液中的方式進行。 藉由使用前述蝕刻液，可以設定銦氧化物的蝕刻速率 ，可以將銦氧化物的蝕刻速率設定爲IZO>IGZO>IGO>ITO 〇 根據本發明，使用含有銦的氧化物膜（如，IZO、 IGZO和IGO)作爲活性層和電極時，半導體裝置的產率 可獲顯著改良。特別地，於大面積基材的例子中，該高產 率相當重要。 此外，在所欲的體系中，可以在含有氧氣的環境中進 行膜澱積，無須刻意添加雜質離子來提高含有銦的氧化物 薄膜之電阻‘値。藉由調整氧濃度和膜澱積溫度，可調整含 有銦的氧化物之電阻値。 順便一提，藉薄膜澱積法（選自噴濺法、蒸鍍法、 -12- 1378510 CVD法、取向附生法、光誘發澱積法、脈衝雷射蒸汽澱積 法和離子鍍敷法）製得含有銦的氧化物膜。其中，就大量 產製的觀點，噴濺法最適用。 因爲氧化銦膜（包括IZO、IGZO和IGO))的導電 性強力取決於溫度’故希望.在濕蝕刻法中儘量不要提高溫 度。隨著溫度的提高’含有In、Ga和Zn的氧化膜之導電 性提高。因此’希望將前述濕蝕刻法溫度設定於6 〇 〇C或以 下。 此外，在使用氧化銦薄膜（包括IZO、IGZO和IGO )的TFT中’膜.的電阻可藉膜澱積條件調整，使得氧化物 膜不僅作爲活性層’亦作爲液晶的像素佈線。順便一提， 作爲含有銦的氧步.物膜之材料，可以將至少一種雜質（如 ，Sn、Al、Sb、Cd、Ge、P、As、N 和 Mg)加至包括 IZO 丨》 、：IGZO和IGO之化合物中。 此外，使用塑膠樹脂基板時，希望使用含有弱酸（有 機酸’如，醋酸或檸檬酸）或具有較低濃度的氫氯酸或過 氯酸的蝕刻液》這是因爲分解作用會隨著蝕刻溫度的提高 而提高之故。特別地，基板製自樹脂（如，聚醯亞胺、聚 對酞酸乙二酯或聚萘酸乙二酯）時，其耐酸性不足。因此 ，希望使用已經純水稀釋的氫氯酸或過氯酸。藉由以其量 爲氫氯酸原液之4至60倍體積的純水稀釋原液而得到所 欲的氫氯酸室溫濃度。因爲亦希望短時間浸泡，所以藉由 以其量爲氫氯酸原液之10至30倍體積的純水稀釋原液而 得到所欲的氫氯酸室溫濃度。 -13- 1378510 順便一提，使用塑膠樹脂基板時，藉由以其量爲過氯 ' 酸原液之1至20倍體積的純水稀釋原液而得到所欲的過 氯酸室溫濃度。藉由以其量爲過氯酸原液之2至10倍體 積的純水稀釋而得到更所欲的過氯酸室溫濃度。藉由將前 述樹脂基板短時間（如，15分鐘）浸在濃度介於述所欲濃 度範圍內的稀氫氯酸或過氯酸中，前述樹脂基板未明顯降 解或分解（如，溶解和溶脹）。 φ 已經知道前述酸蝕液，即，醋酸、有機酸、氫氯酸和 過氯酸中之任一者之溶液，無法蝕刻閘極絕緣膜，如，常 用的氮化矽膜。代替氮化矽膜，氧化矽或介電材料（如， 氧氮化矽、Hf02、HfAlO、HfSiON或Y2〇3 )可以施用於 TFT裝置作爲不會被前述酸蝕液蝕刻的閘極絕緣膜。 (實例） 下文中’將根據下列實例並參考附圖地敘述本發明， • 但本發明不限於下列實例。附圖各者中，粗略地表示各個 構成要素的形狀、尺寸和排列，藉此瞭解本發明。 本發明中’當其描述層（或藉由將層形成圖案而得之 層結構）形成於另一層上或基板上時，應瞭解該層可直接 形成於另一層上或基板上’或者可以有第三層介於其間。 (實例1 )蝕刻速率測定 實例1中’將描述本發明之氧化銦膜（包括IZ〇、 IGZO、IGO和ITO )之蝕刻法的特定例子。 -14- 1378510 首先，根據下述程序製得實驗樣品。其上具有100奈 米厚的Si熱氧化物膜之Si基板（525毫米厚）作爲底板 。三個氧化物膜（IGZO膜、IZO膜和IGO膜）形成於Si 基板上，Si熱氧化物膜係藉反應性噴濺而於下面的表1所 示的條件下形成。 順便一提，包括IGZO、IZO和IGO的氧化銦薄膜各 含有藉前述噴濺膜澱積法澱積於基板上的微晶體。IGZO、 IZO和IGO薄膜之入射的X-射線繞射（入射角：0.5°)未 顯示明顯的繞射峰，可視爲所製得的IGZO、IZO和IGO 薄膜爲非晶狀。 可以使用市售之具有29奈米厚的多晶狀ITO膜之玻 璃基板作爲具有ITO的玻璃基板。 表1 材料 IGZO IZO IGO 〇2分壓 3.40% 0.97% 0.97% 膜形成壓力（Pa) 0.5 0.4 0.4 膜厚度 ~563奈米 ~393奈米 〜325奈米
之後，藉已知光蝕法，在IGZO、IZO、IGO和ITO薄 膜上形成線寬1 00微米和空間寬1 〇〇微米的線-和-空間 光阻圖案。所用的光阻物是 Clariant製造的正光阻物 AZ 1500(商品名稱；20 cp)。使用烤爐，具有該光阻物的 Si基板於約1 20°C硬烤，藉此得到用於蝕刻實驗的樣品。 進行此硬烤程序以改良光阻物於濕蝕以備後用之期間內的 -15- 1378510 黏合性及對於蝕刻液體之耐受性。 之後，去離子水（DI水）添加至表2所列的各市售 物劑中，以將濃度調整至所欲値。用於蝕刻實驗的樣品浸 在濃度經調整的蝕刻液中’藉此而蝕刻暴於光阻圖案的 IGZO、IZO、IGO 和 ITO 薄膜。 表2 物劑 化學式 原液濃度 液體比重 醋酸 CH3COOH 100% (冰醋酸） 1.05 檸檬酸1-水雜 C3H4(0H)(C00H)3 • h2o 白色晶體纖酸一水合物） 固體 氫氯酸 HC1 35 至 37% 1.18 過氯酸 hcio4 70% 1.673
順便一提，希望在水浴中加熱此蝕刻液。爲了要維持 該濃度，藉由使用蓋子以抑制自蝕刻液蒸發，且時常補充 蒸發的水。蝕刻完全之後，以乙酮剝除各樣品的光阻物。 之後，測量和觀察氧化銦膜的圖案。以表面輪廓儀（商品 名稱：Alpha-Step )和 KLA-Tencor Corporation 生產的橢 圓測厚儀測定蝕刻造成的差異’並確實計算鈾刻速率。 圖1爲於室溫使用醋酸水溶液（縱座標：蝕刻速率（ 奈米/分鐘）；橫座標：稀釋用的純水與醋酸原液之體積 比）時，醋酸濃度與IZO、IGZO、IGO和ITO之蝕刻速率 之間的關係圖。圖2爲醋酸濃度與IZO、IGZO和iG〇相 對於IT Ο的蝕刻選擇性之間的關係圖，其藉轉變圖1的數 據而得（縱座標：相對於ITO之蝕刻選擇性；橫座標：稀 -16- 1378510 釋用的純水與醋酸原液之體積比）。如圖1 當醋酸濃度在原液和以原液體積之4倍或以 稀釋之範圍內時（濃度：20重量％或以上和 以下），銦氧化物的蝕刻速率可以安 IZO>IGZO>IGO>ITO〇當蝕刻液的純水含量 ，蝕刻選擇性消失且蝕刻速率不實用。欲維 IGZO之高蝕刻選擇性（約2.8或以上和4.3 佳地，以其量爲原液之0.5至2倍體積的純 :3 4 %或以上和6 8 %或以下）。此外，因爲 高，所以，希望，如，藉由蓋子之類之助而 之蒸發作用。 圖3爲在室溫使用檸檬酸水溶液作爲有 酸濃度與IZO、IGZO、IGO和ITO之蝕刻速 圖（縱座標：触刻速率（奈米/分鐘）：橫 重量％濃度）。圖4爲檸檬酸濃度與IZO、 相對於ITO的蝕刻選擇性之間的關係圖，其 數據而得（縱座標：相對於ITO之蝕刻選擇 檸檬酸重量％濃度）。可資利用的有機酸不 可利用者爲任何一般已知的有機酸，如，丙 、酒石酸和草酸。此實例中使用檸檬酸。如| 者’室溫（約20°c )之含有檸檬酸的蝕刻液 以3 · 8重量％或以上和45重量％或以下爲佳 相對於ITO之高蝕刻選擇性（約26或以上禾丨 ，希望檸檬酸濃度是3.8重量％或以上和29 和2所示者， 下的量的純水 1 0 0重量％或 定地設定爲 進一步提ill時 持IZO相對於 或以下），更 水稀釋（濃度 醋酸的蒸汽壓 抑制其自鈾刻 機酸時，檸檬 率之間的關係 座標：檸檬酸 IGZO 和 IG Ο 藉轉變圖3的 性：橫座標： 限於檸檬酸， 二酸、蘋果酸 圖3和4所示 之檸檬酸濃度 。欲維持IGO ]5 5或以下） 重量％或以下 -17- 1378510 。檸檬酸濃度低於3.8重量％時’所有銦氧化物的蝕刻速 率降低且選擇性顯著降低。檸檬酸濃度超過45重量％時， 檸檬酸晶體沉澱於含有檸檬酸的含水蝕刻液中。 圖5爲於5(TC (+5°C)時，檸檬酸濃度與IZO、 IGZO、IGO和ITO之鈾刻速率之間的關係圖（縱座標： 蝕刻速率（奈米/分鐘）；橫座標：檸檬酸重量％濃度） 。圖6爲50°C檸檬酸濃度與IZO、IGZO和IGO相對於 ITO的蝕刻選擇性之間的關係圖，其藉轉變圖5的數據而 得（縱座標：相對於ITO之蝕刻選擇性；橫座標：檸檬酸 重量％濃度）。 比較圖3、4、5和6，銦氧化物（包括IZO、IGZO、 IGO和ITO )的蝕刻速率於接近50t比室溫提高約1倍， 且相對於ITO之選擇性亦略爲提高。因此，欲提高蝕刻選 擇性，希望含有檸檬酸的蝕刻液之溫度爲20 °c或以上和 5 5°C或以下，40°C或以上和55°C或以下更佳。如圖5和6 中所示者，50°C之含有檸檬酸的蝕刻液之檸檬酸濃度以在 3.8重量％或以上和45重量％或以下爲佳。欲維持IZO相 對於IGZO之高蝕刻選擇性（約7.3至9·6 )，希望含有檸 檬酸的蝕刻液之檸檬酸濃度是1 6重量％或以上和45重量 %或以下。由前述實驗結果，在室溫至55°C的溫度範圍內 ，含有檸檬酸的蝕刻液之檸檬酸濃度不低於16重量％且不 高於29重量％最佳。在前述濃度範圍內，氧化銦（包括 IZO、IGZO和IGO )對ITO之蝕刻選擇性最安定且與蝕刻 液的溫度無關。 -18- 1378510 圖7爲於室溫使用氫氯酸水溶液時，氫氯酸濃度與 IZO、IGZO、IGO和ITO之蝕刻速率之間的關係圖（縱座 標：蝕刻速率（奈米/分鐘）：橫座標：稀釋用的純水與 氫氯酸原液之體積比）。如圖7所示者，隨著氫氯酸濃度 的提高，蝕刻速率變高。但難以控制蝕刻選擇性和蝕刻終 點。圖8爲氫氯酸濃度與IZO、IGZO和IGO相對於ITO 的蝕刻選擇性之間的關係圖，其藉轉變圖7的數據而得（ 縱座標：相對於ITO之蝕刻選擇性；橫座標：稀釋用的純 水與氫氯酸原液之體積比）。如圖7和8所示者，欲安定 地維持銦氧化物（包括IZO、IGZO、IGO)相對於ITO之 高選擇性，希望以原液體積之4至60倍的純水稀釋得到 含有氫氯酸的蝕刻液之氫氯酸濃度（濃度：0.7重量％或 以上和8.5重量％或以下）。用以易於控制蝕刻時間，更 希望以原液體積之4至40倍的純水稀釋得到含有氫氯酸 的蝕刻液之氫氯酸濃度（濃度：1.0重量％或以上和8.5重 量％或以下）。欲有助於控制蝕刻時間，以原液體積之1 〇 至3 0倍的純水稀釋得到最所欲的氫氯酸濃度（濃度：1 ·4 重量％或以上和4重量％或以下）。 圖9爲於室溫使用過氯酸水溶液時，過氯酸濃度與 IZO、IGZO、IGO和ITO之蝕刻速率之間的關係圖。圖1〇 爲過氯酸濃度與IZO、IGZO和IGO相對於ITO的蝕刻選 擇性之間的關係圖（縱座標：蝕刻速率（奈米/分鐘）； 橫座標：過氯酸重量％濃度），其藉轉變圖9的數據而得 (縱座標：相對於ITO之蝕刻選擇性；橫座標：過氯酸重 -19- 1378510 量％濃度）。如圖9和10所示者，欲安定地維持相對於 I TO之高選擇性，以原液體積之丨至20倍的純水稀釋得 到所欲的過氯酸濃度（濃度：5重量％或以上和44重量％ 或以下）。相較於原液，在原液中添加前述量的純水可顯 著提高蝕刻速率。但是，蝕刻速率因添加過量的純水而降 低。因此，最所欲的過氯酸濃度係藉由以2至10倍於原 液體積的純水稀釋（濃度：10重量％或以上和32重量％或 以下）而得。 實例1的濕蝕刻結果顯示氧化物的蝕刻速率幾乎安定 地具有 IZO>IGZO>IGO>ITO的關係。因此在各蝕刻液中 可看出，IZO相對於IGZO、IGZO相對於IGO，或IGO相 對於ITO之選擇性低於其他氧化物之相對選擇性。更特定 言之，前述蝕刻液的蝕刻選擇力之臨界値（最低蝕刻選擇 性）爲IZO相對於IGZO、IGZO相對於IGO，或IGO相對 於ITO之三種選擇性中之任何一者。表3列出各蝕刻液之 IZO相對於IGZO、IGZO相對於IGO，或IGO相對於ITO 之選擇性之範圍。 表3 蝕刻選擇性 醋酸 檸檬酸(室溫） 檸檬酸(50。〇 氫氯酸 過氯酸 IZO/IGZO 1.6-4.3 5.4-14.8 0.58-9.6 1.0-2.3 3.2-12.9 IGZO/IGO 3.9-5.5 3.8-10.4 5.3-21.7 4.3-5.9 3.1-6.0 IGO/ITO 78-140 9.0-55 18-83 166-396 50-570 如表3所示者，IGO相對於ITO之選擇性至少是1位 -20- 1378510 數，所有前述蝕刻液可適用於此。在IGZO相對於IGO的 情況中，使用室溫檸檬酸（如，檸檬酸濃度約45重量％ ) 有助於提供一或更多位數的蝕刻選擇性且爲更佳者。使用 50 °C的檸檬酸（如，檸檬酸濃度約9重量％ )最佳。在 IZO相對於IGZO的情況中，使用室溫檸檬酸（如，檸檬 酸濃度約29重量％ )有助於提供約一位數的鈾刻選擇性， 因此而爲較佳者。此外，使用過氯酸有助於提供較高的蝕 刻選擇性（如，過氯酸濃度約70重量％時），因此爲最佳 者。 如前述者，鈾刻之選擇性依據欲蝕刻的材料和基質材 料之組合而改變。蝕刻具有含有In和Ga或Zn中之至少 一者之非晶狀氧化物層之結構時，必須根據材料組合而選 擇蝕刻條件，如，蝕刻液、濃度和溫度。根據本發明者之 發現，例如，下列條件爲所欲者。 (1 ) 進行包括ITO層和形成於ITO層上之包括 IZO、IGZO和IGO的氧化物層之選擇性蝕刻時，所欲條 件在下列範圍內。 (室溫）醋酸濃度：20至68重量％ (水相對於醋酸 原液：〇. 5至4倍）； (室溫）檸檬酸濃度：3.8至45重量％，3.8至29重 量更佳； (5 0°C )檸檬酸濃度：16至45重量％ ; (室溫）氫氯酸濃度：0 _ 7至8.5重量％ (水相對於氫 氯酸原液：4至60倍），1.0至8.5重量％ (水相對於氫 -21 - 1378510 氯酸原液：4至40倍）更佳，1.4至4重量％ (水相對於 氫氯酸原液：10至30倍）最佳； (室溫）過氯酸濃度：5至44重量％ (水相對於過氯 酸原液：1至2 0倍）。 (2) 進行包括IGO層和形成於IGO層上之包括 IZO和IGZO的氧化物層之選擇性蝕刻時，所欲條件在下 列範圍內。
(室溫）醋酸濃度：20至68重量％ (水相對於醋酸 原液：0 · 5至4倍）； (室溫）檸檬酸濃度：3.8至45重量％: (50 °C )檸檬酸濃度：16至45重量％; (室溫）氫氯酸濃度：〇 · 7至8.5重量％ (水相對於氫 氯酸原液：4至60倍）’ 2.0至8.5重量％ (水相對於氫 氯酸原液：4至2 0倍）更佳； (室溫）過氯酸濃度：5至44重量％ (水相對於過氯 酸原液：1至2 0倍），5至2 1重量％ (水相對於過氯酸原 液：4至20倍）。 (3) 進行包括IGZO層和形成於IGZO層上之包 括IΖ Ο的氧化物層之選擇性蝕刻時，所欲條件在下列範圍 內。 (室溫）醋酸濃度：34至68重量％ (水相對於醋酸 原液：0 · 5至2倍）； (室溫）檸檬酸濃度：3.8至45重量％; (5 0°C )檸檬酸濃度：I 6至45重量％ ; -22- 1378510 (室溫）氫氯酸濃度：不適用： (室溫）過氯酸濃度：21至70重量％ (水相對於過 氯酸原液：〇至4倍）。 (實例2 )層疊結構
圖11A和11B是截面圖，用以解釋根據本發明之實例 之最常用的蝕刻。層1是較低鈾刻速率的材料層，層2是 具有較高蝕刻速率的材料層，層3(光阻層）作爲鈾刻光 罩。通常，圖11A和11B的層1和2之選擇性低時，圖 11B的層1之經過度蝕刻的區域之深度△(!和層2的底切 (undercut)量Aw彼此接近，造成因爲蝕刻而得到薄膜 電晶體裝置之改變。可看出，使用實例1之蝕刻液時，含 有銦的氧化物之蝕刻速率具有IZO>IGZO>IGO>ITO的關 係。根據本發明，圖1 1A和1 1B的層1是ITO層且層2 是選自IZO、IGZO和IGO的一種材料時，可得到高選擇 性蝕刻效果，使得層2相對於層1之蝕刻選擇性約二位數 或以上。此情況中，使用檸檬酸得到的蝕刻選擇性約一位 數。圖11A和11B的層1是IGO層且層2是兩種材料 IZO和IGZO之一時，亦可得到高選擇性蝕刻效果，使得 層2相對於層1之蝕刻選擇性約一位數。當圖11A和11B 中的層1是IGZO層且層2是IZO時，可進行IZO相對於 IGZO之選擇性蝕刻。藉由進行前述實例中所述之蝕刻， 僅層2被蝕刻且蝕刻可以精準地於層1表面上中止。因此 ，常用的蝕刻法的問題（即，電極電阻値改變）可獲解決 -23- 1378510 ，且可以使得TFT裝置的性質一致。
(實例3)頂部—閘極底部一接觸tFT 圖12爲截面圖，所示者爲根據本發明的一個實例之 頂部—閘極底部-接觸薄膜電晶體。參考編號4、5、6、7 、8和9分別代表基板（如，玻璃基板）、汲極（drain electrode )、源極（source electrode)、活性層(通道層 )、閘極絕緣膜和閘極。參考符號L代表通道長度。圖 14A至14K爲截面圖，其用以說明使用本發明實例1之蝕 刻液，圖1 2所示之頂部-閘極底部-接觸薄膜電晶體之 產製步驟。如圖14A所示者，5 00毫米厚的玻璃板（ Corning生產；商品名稱：Corning 1737 glass;玻璃轉變 溫度：64 0 °C )作爲基板4。藉反應性噴濺，250奈米厚的 多晶狀IT0膜形成於基板4表面上，汲極5和源極6藉乾 蝕形成圖案。之後，如圖14B所示者，藉反應性噴濺， 100奈米厚的IGZ0氧化物膜層形成於其上作爲活性層（ 通道層）7。該IGZO氧化物膜包括In-Ga-Zn-Ο，晶體狀 態之組成以InGaCh ( ZnO )m(m是低於6的自然數）表 示。透明的IGZ0氧化物膜是其中含有微晶且電子載體濃 度低於1 〇 18 /立方公分之透明的非晶狀半導體氧化物膜。 之後，圖14C說明使接觸墊（用於汲極5和源極6佈 線於活性層（通道層）7表面上）外露及光阻層3形成圖 案以形成通道之步驟。之後，如圖14D所示者’該電阻圖 案作爲蝕刻光罩，且前述活性層（通道層）7以實例1的 -24- 1378510 蝕刻液蝕刻，藉此，汲極5和源極6的接觸墊外露。此時 ，本發明有助於進行活性層7相對於汲極5和源極6之選 擇性蝕刻。例如，由實例1的實驗結果可看出，使用稀氫 氯酸（濃度：約4.0重量％，於室溫以其量10倍於氫氯酸 原液體積的純水稀釋）時，IGZO相對於ITO之蝕刻選擇 性約2000。更特定言之，因爲IGZO的蝕刻速率高且ITO 的蝕刻速率低，所以，蝕刻的進行方式可以使得IGZO被 大量蝕刻且ITO幾乎未被鈾刻。更特定言之，如圖11B所 示者，使用電阻物3作爲蝕刻光罩，ITO層1和IGZO層 2的兩層結構以前述液體蝕刻，藉此，僅IGZO層2被蝕 刻且蝕刻可於ITO層1表面精確地中止。如圖14D中所示 者，進行活性層7相對於汲極5和源極6之選擇性鈾刻時 ，可以精確地控制活性層的蝕刻深度。更特定言之，氧化 銦膜之前述慣用的蝕刻法具有問題，如，因爲在汲極和源 極中之過度蝕刻之深度Ad，而使得電阻値提高或電極和 佈線損傷。本發明可解決裝置效能改變的問題。 圖1 4E說明在活性層7之選擇性蝕刻之後，以丙酮剝 除光阻層3之步驟。圖14F說明藉反應性噴濺，在基板4 的上部之最上表面上，形成100奈米厚的氮化矽膜（ Si3N4 )作爲絕緣層8之步驟。代替氮化矽膜，氧化矽或 介電材料（如，氧氮化矽、Hf02、HfAlO、HfSiON和 Υ2〇3 )可以作爲閘極絕緣膜層8。如圖14G所示者，藉光 蝕法和反應性離子蝕刻（RIE)，形成閘極絕緣膜層8 ( 氮化矽膜）之圖案。在RIE中，氮化矽膜經氟化碳氣體（ -25- 1378510 如，cf4)乾蝕。已經知道銦氧化物無法以氟化碳氣體藉 電漿而產生的離子或自由基蝕刻。圖14G爲例子，其中， 活性層7被閘極絕緣膜層8完全覆蓋。但在此方法中，閘 極絕緣膜層8不須覆蓋整個活性層7，且在後續的步驟中 ，可以使得絕緣作用發生於閘極層9和活性層7之間。更 特定言之，可以使得閘極層9和活性層7彼此接觸。活性 層7外露時，在後續步驟中，須要電極層9相對於活性層 7、汲極5和源極6之鈾刻選擇性，此示於圖14J中。 之後，如圖14H所示者，藉反應性噴濺，在基板4上 方的上表面上，形成100奈米厚的IZO膜作爲閘極層9 : 如圖1 41所示者，使用光阻層3作爲蝕刻光罩，藉光蝕法 ，在閘極層9上形成圖案》如圖14J所示者，使用含有檸 檬酸的蝕刻液，蝕刻閘極層9以形成閘極9。蝕刻液（其 中，檸檬酸晶體粉末與純水的重量比是40: 100，濃度： 28.6重量％ )於室溫（約20°C )使用。IZO相對於IGZO 之蝕刻選擇性約14.8，IZO相對於ITO之蝕刻選擇性約 1 400。即，在使用含有檸檬酸的蝕刻液，活性層7暴於閘 極絕緣層8的情況中，可以進行閘極層9 ( IZO )相對於 活性層（IGZO )及相對於汲極層5 ( ITO )和源極層6 ( ITO )之選擇性蝕刻。使用經純水（其量等於氫氯酸原液 體積）稀釋的氫氯酸溶液（莫耳濃度：6M )時，IZO相對 於IGZO之蝕刻選擇性低至約1 .06，且無法進行閘極層9 (IZO )相對於活性層（IGZO )之選擇性蝕刻。 最後，如圖14K所示者，以丙酮剝除光阻層3。得到 -26- 1378510 頂部一閘極底部一接觸薄膜電晶體，其電極和活性 有含有銦的氧化物膜（ITO汲極層5、ITO源極 IGZO活性層7和IZO閘極9 )。 (實例4)底部—閘極頂部—接觸TFT 圖13爲截面圖，所示者爲根據本發明的另一 底部-閘極頂部-接觸薄膜電晶體。參考編號4、f 、8和9分別代表基板（如，玻璃基板）、汲極、 活性層（通道層）、閘極絕緣膜和閘極。參考符號 通道長度。圖15A、15B、15C和15D爲截面圖， 明使用本發明實例1的蝕刻液，圖13所示的底部 頂部-接觸薄膜電晶體之產製步驟。藉反應性噴濺 厚100奈米的IGO層（閘極層9 )形成於作爲基ί 5 00毫米厚的玻璃基板（Corning生產；商品 Corning 1737 glass;玻璃轉變溫度：640 °C )表面 光蝕法，光阻物在閘極層9(IG0)表面上形成圖 爲蝕刻光罩。之後，閘極層9 ( IG0 )以濃度爲4.0 的稀氫氯酸蝕刻液形成圖案並剝除光阻物。之後， 法和乾鈾，藉反應性噴濺形成之膜厚100奈米的氮 (S i 3 N 4 )形成圖案，作爲閘極層9表面上的閘極絕 。圖15A是截面圖，其用以說明在乾蝕之後，光阻 除的狀態。如同頂部-閘極底部-接觸TFT的情況 氮化矽膜，氧化矽膜或介電材料（如，氧氮化矽、 HfAlO、HfSiON和Y2〇3 )可以作爲閘極絕緣膜層8 層皆具 層 6、 體系之 、6、7 源極、 L代表 用以說 —閘極 法，膜 反4之 名稱： 上。藉 案，作 重量％ 藉光蝕 化矽膜 緣膜8 物經剝 ，代替 Hf02、 。欲達 -27- 1378510 成後續配線和閘極電壓施用’閘極9未完全被閘極絕緣膜 層8所覆蓋，而是一部分的閘極9必須外露作爲接觸墊。 閘極9的接觸墊施用於與圖15A繪圖平面垂直的方向，但 未示於圖1 5 A中。 之後，藉反應性噴濺法，膜厚1〇〇奈米的IGZO層形 成於其上作爲活性層（通道層）7。該IGZO氧化物膜包括 In-Ga-Zn-Ο且其於結晶狀態之組成以InGa〇3(ZnO) m( m爲低於6的自然數）表示。此IGZO氧化物膜是其中含 有微晶體且電子載體濃度低於1 〇 18 /立方公分之透明的非 晶狀半導體氧化物。之後，藉光蝕法，光阻層3在活性層 7 ( IGZO )表面上形成圖案作爲蝕刻光罩。使用蝕刻液（ 其中，檸檬酸晶體粉末與純水的重量比是10: 1〇〇，濃度 :9.09重量％)於約50°C蝕刻時，IGZO相對於IGO的蝕 刻選擇性約2 1 . 8，故可進行選擇性蝕刻。亦即，如圖1 5 B 所示者，使用含有檸檬酸的蝕刻液，即使閘極9( I GO ) 之一部分的接觸墊確實外露，亦可進行活性層7( IGZO ) 的選擇性蝕刻。此處，使用不具選擇性的蝕刻液時，閘極 9被蝕刻。其結果爲，蝕刻液滲入閘極9和閘極絕緣膜8 之間的界面，此使得TFT裝置的通道寬度小於實際設計値 。此具有TFT裝置之ON電流減低的問題，此將難以控制 裝置效能之變化且無法大量產製。 之後，剝除光阻層，並藉反應性噴濺，在基板4上部 的最上表面上形成250奈米厚的IZO膜作爲汲極和源極》 之後’藉光蝕法，光阻層3在IZO膜表面上形成圖案 -28-
1378510 ，作爲蝕刻光罩。之後，如圖15C所示者，使 酸的蝕刻液，IZO膜經蝕刻而形成汲極5和循 上，閘極層9(IGO)的接觸墊如前述地外露 緊密接觸。因此，須要IZO相對於IGO之選 使用蝕刻液（其中，檸檬酸晶體粉末與純水的 :1〇〇，濃度：28.6重量％)於室溫（約20°C : 相對於IGZO之蝕刻選擇性約14.8，IZO相對 刻選擇性約56。亦即，使用含有檸檬酸的蝕刻 時進行汲極層5 ( IZO )和源極層6 ( IZO )相 7 ( IGZO)及相對於閘極層9 ( IGO)之選擇性 此階段使用不具選擇性的蝕刻液，則閘極9被 果爲，蝕刻液滲入閘極9和閘極絕緣膜8之間 使得TFT裝置的通道寬度小於實際設計値。此 7亦被蝕刻，蝕刻液滲入汲極5和源極6和活 的界面。其結果爲TFT裝置的通道寬度大於實 一些情況中，有嚴重的問題存在：活性層被持 爲通道深度不足，通道阻力提高且TFT裝置的 著降低，使得裝置無法操作。如果汲極層5和 於此階段藉剝落法形成，則其問題在於，光阻 澱積的膜之圖案邊緣翹曲，之後，橫跨圖案邊 斷裂。 最後，如圖1 5 D所示者，以丙酮剝除光阴 ’得到底部-閘極頂部-接觸薄膜電晶體，其 電極和活性層製自含有銦的氧化物膜（IZO汲)
:用含有檸檬 ί極6。事實 ，與ΙΖΟ膜 :擇性蝕刻。 重量比是40 >蝕刻，ΙΖΟ 於IGO之蝕 液，可以同 對於活性層 蝕刻。但若 蝕刻。其結 的界面，此 外，活性層 性層7之間 際設計値。 續蝕刻，因 ON電流顯 源極層6係 物被剝落， 緣的電線易 .層3 »藉此 中，所有的 產層5、IZO -29- 1378510 源極層6、IGZO活性層7和IGO閘極9)。 工業上可應用性 本發明可提供含有In、Ga和Zn形成於基板上的氧化 物半導體膜的高選擇性蝕刻法，且亦可於基板上形成具有 安定和一致電性質的半導體裝置。 例如，使用透明的氧化物膜作爲活性層之TFT可以施 φ 用在軟塑膠膜上，亦可施用於撓性顯示器之像素驅動器、 用於認證的1C卡、產品ID標籤和類似者之範圍。 已參考體系地描述本發明，瞭解本發明不限於所揭示 的特定體系。下列申請專利範圍之範圍符合最寬詮釋，以 含括所有的該修飾和對等構成和作用。 此申請案主張2006年8月1日提出申請之日本專利 申請案第2006-2098 5 9號之權利。茲將該申請案全數列入 參考。 【圖式簡單說明】 圖1爲醋酸濃度與氧化銦膜之蝕刻速率之間的關係圖 ，其用以解釋根據本發明之方法之實例1之含有醋酸的蝕 刻液； 圖2爲醋酸濃度與氧化銦膜相對於ITO的蝕刻選擇性 之間的關係圖，其用以解釋根據本發明之方法之實例1之 含有醋酸的蝕刻液； 圖3爲室溫檸檬酸濃度與氧化銦膜之蝕刻速率之間的 -30- 1378510 關係圖，其用以解釋根據本發明之方法之實例1之含有檸 檬酸的蝕刻液： 圖4爲室溫檸檬酸濃度與氧化銦膜相對於ITO的蝕刻 選擇性之間的關係圖，其用以解釋根據本發明之方法之實 例1之含有檸檬酸的蝕刻液； 圖5爲於50°c時，檸檬酸濃度與氧化銦膜之蝕刻速率 之間的關係圖，其用以解釋根據本發明之方法之實例1之 含有檸檬酸的蝕刻液； 圖6爲於50°C時，檸檬酸濃度與氧化銦膜相對於ITO 的蝕刻選擇性之間的關係圖，其用以解釋根據本發明之方 法之實例1之含有檸檬酸的蝕刻液； 圖7爲氫氯酸濃度與氧化銦膜之蝕刻速率之間的關係 圖，其用以解釋根據本發明之方法之實例1之含有氫氯酸 的蝕刻液； 圖8爲氫氯酸濃度與氧化銦膜相對於ITO的蝕刻選擇 性之間的關係圖，其用以解釋根據本發明之方法之實例1 之含有氫氯酸的蝕刻液； 圖9爲過氯酸濃度與氧化銦膜之蝕刻速率之間的關係 圖，其用以解釋根據本發明之方法之實例1之含有氫氯酸 的蝕刻液； 圖10爲過氯酸濃度與氧化銦膜相對於ITO的蝕刻選 擇性之間的關係圖，其用以解釋根據本發明之方法之實例 1之含有氫氯酸的蝕刻液： 圖11A爲蝕刻之前，層結構的截面圖，其用以解釋根 -31 - 1378510 據本 . 層結 之蝕 的頂 的底 141、 例3 的底 【主 發明之方法之實例2之蝕刻法；圖11B爲蝕刻之後， 構的截面圖，其用以解釋根據本發明之方法之實例2 刻法； 圖12爲截面圖，所示者爲根據本發明之方法之實例3 部一閘極底部-接觸TFT之層結構； 圖13爲截面圖，所示者爲根據本發明方法之實例4 部—閘極頂部一接觸TFT之層結構； 圖 14A 、 14B 、 14C 、 14D 、 14E 、 14F 、 14G 、 14H 、 14J和14K爲截面圖，所示者爲根據本發明方法之實 的頂部-閘極底部一接觸TFT之產製步驟：而 圖15A、15B、15C和15D爲根據本發明方法之實例4 部一閘極頂部一接觸TFT之截面圖。 要元件符號說明】 1 :材料層 2 材料層 3 :光阻層 d :蝕刻深度 △ d =經過度蝕刻區之深度 △ w :底切量 4 :基板 5 :汲極 6 :源極 7 :活化層 -32- 1378510 8 =閘極絕緣膜 9 :閘極 L :通道長度

Claims (1)

1378.510 第096126409號專利申請案中文申請專利範圍修正本 民國100年8月19曰修正 十、申請專利範圍 1.—種蝕刻包含In、Ga和Zn的非晶狀氧化物之方法， 其包含使用包含醋酸、檸檬酸、氫氯酸和過氯酸中之任何 —者之蝕刻劑蝕刻該包含In、Ga和Zn的非晶狀氧化物，其 中
當該蝕刻劑包含醋酸，該蝕刻劑中之醋酸濃度爲 2 0~ 68 %重量； 當該蝕刻劑包含檸檬酸，該蝕刻劑中之檸檬酸濃度爲 3.8 ~ 4 5 % 重量； 當該蝕刻劑包含氫氯酸，該鈾刻劑中之氫氯酸濃度爲 0.7 ~ 8.5 %重量；及 當該蝕刻劑包含過氯酸，該蝕刻劑中之過氯酸濃度爲 5〜44%重量。
2.—種蝕刻包含ITO層和非晶狀氧化物層之結構中之 包含In及Ga、In及Zn、或In、Ga及Zn的該非晶狀氧化物層 之方法’其包含使用包含醋酸、檸檬酸、氫氯酸和過氯酸 中之任何一者之蝕刻劑選擇性蝕刻該包含In及Ga、In及Zn 、或In、Ga及Zn的非晶狀氧化物層，其中 當該蝕刻劑包含醋酸，該蝕刻劑中之醋酸濃度爲 2 0〜6 8 %重量； 當該蝕刻劑包含檸檬酸，該蝕刻劑中之檸檬酸濃度爲 3.8-45%重量； 1378510 當該蝕刻劑包含氫氯酸，該蝕刻劑中之氫氯酸濃度爲 0 · 7〜8 · 5 %重量：及 當該蝕刻劑包含過氯酸，該蝕刻劑中之過氯酸濃度爲 5~44%重量。 3. 如申請專利範圍第2項之方法，其中該ITO層有結晶 性。
4. —種蝕刻包含了包含In和Ga的氧化物層和非晶狀氧 化物層之結構中之包含In和Zn、或In、Ga和Zn之該非晶狀 氧化物層之方法，其包含使用包含醋酸、檸檬酸、氫氯酸 和過氯酸中之任何一者之蝕刻劑選擇性蝕刻該包含In和Zn 、或In、Ga和Zn之非晶狀氧化物層，其中 當該蝕刻劑包含醋酸，該蝕刻劑中之醋酸濃度爲 20〜68%重量； 當該蝕刻劑包含檸檬酸，該蝕刻劑中之檸檬酸濃度爲 3.8 ~ 4 5 % £ 量 ί
當該蝕刻劑包含氫氯酸，該蝕刻劑中之氫氯酸濃度爲 0.7~8.5°/〇 重量；及 當該蝕刻劑包含過氯酸，該蝕刻劑中之過氯酸濃度爲 5~44%重量。 5. —種蝕刻包含了包含In、Ga和Zn的氧化物層和非晶 狀氧化物層之結構中之包含In和Zn的該非晶狀氧化物層之 方法，其包含使用包含醋酸、檸檬酸和過氯酸中之任何一 者之蝕刻劑選擇性蝕刻該包含In和Zn的非晶狀氧化物層， 其中 -2- I37a510
當該蝕刻劑包含醋酸，該蝕刻劑中之醋酸濃度爲 3 4 ~ 6 8 % 重量； 當該蝕刻劑包含檸檬酸，該蝕刻劑中之檸檬酸濃度爲 3.8〜45 %重量；及 當該蝕刻劑包含過氯酸，該蝕刻劑中之過氯酸濃度爲 2 1〜7 0 %重量。
TW096126409A 2006-08-01 2007-07-19 Oxide etching method TWI378510B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006209859A JP5328083B2 (ja) 2006-08-01 2006-08-01 酸化物のエッチング方法

Publications (2)

Publication Number Publication Date
TW200818319A TW200818319A (en) 2008-04-16
TWI378510B true TWI378510B (en) 2012-12-01

Family

ID=38537926

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096126409A TWI378510B (en) 2006-08-01 2007-07-19 Oxide etching method

Country Status (7)

Country Link
US (1) US8168544B2 (zh)
EP (1) EP2050144B1 (zh)
JP (1) JP5328083B2 (zh)
KR (1) KR101095993B1 (zh)
CN (1) CN101496183B (zh)
TW (1) TWI378510B (zh)
WO (1) WO2008015944A1 (zh)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072011A (ja) * 2006-09-15 2008-03-27 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
JP4785721B2 (ja) * 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
TWI532862B (zh) * 2008-05-22 2016-05-11 Idemitsu Kosan Co A sputtering target, a method for forming an amorphous oxide film using the same, and a method for manufacturing a thin film transistor
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN103400838B (zh) * 2008-09-19 2016-03-30 株式会社半导体能源研究所 显示装置
TW201013735A (en) * 2008-09-24 2010-04-01 Inotera Memories Inc Method for analysis of high resoultion scanning electron microscope sample with ion beam low-kV cleaning
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
US8361835B2 (en) 2009-06-08 2013-01-29 Applied Materials, Inc. Method for forming transparent conductive oxide
US8318589B2 (en) 2009-06-08 2012-11-27 Applied Materials, Inc. Method for forming transparent conductive oxide
WO2010144357A2 (en) * 2009-06-08 2010-12-16 Applied Materials, Inc. Method for forming transparent conductive oxide
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN101997040B (zh) * 2009-08-13 2012-12-12 杜邦太阳能有限公司 用于制造具有带有纹理表面的透明传导氧化物层的多层结构的工艺和借此制成的结构
KR102111264B1 (ko) 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101693544B1 (ko) 2009-09-24 2017-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN102648524B (zh) 2009-10-08 2015-09-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
KR101623619B1 (ko) 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
WO2011043170A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101949670B1 (ko) 2009-10-09 2019-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI409561B (zh) * 2009-10-30 2013-09-21 Innolux Corp 液晶顯示器與其製造方法
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR102286284B1 (ko) 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101895561B1 (ko) 2009-11-13 2018-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101523358B1 (ko) 2009-12-04 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101797253B1 (ko) * 2009-12-04 2017-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US20130140552A1 (en) * 2010-02-26 2013-06-06 Sharp Kabushiki Kaisha Semiconductor device, method for manufacturing same, and display device
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8679986B2 (en) * 2010-10-14 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US9911858B2 (en) 2010-12-28 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US8709949B2 (en) 2011-05-13 2014-04-29 Raytheon Company System and method for removing oxide from a sensor clip assembly
CN102304738B (zh) * 2011-07-22 2013-07-31 南京大学 铟镓氮基光电极的表面处理方法
CN103843145B (zh) 2011-09-29 2017-03-29 株式会社半导体能源研究所 半导体装置
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012007290B3 (de) 2011-10-14 2017-06-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI560878B (en) * 2011-11-04 2016-12-01 Dongwoo Fine Chem Co Ltd Method of manufacturing array substrate for liquid crystal display, method of forming metal line, and etching solution composition for metal oxide semiconductor layer
KR20130066247A (ko) * 2011-12-12 2013-06-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9054204B2 (en) * 2012-01-20 2015-06-09 Sony Corporation Thin-film transistor, method of manufacturing the same, display unit, and electronic apparatus
US9553200B2 (en) 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
JP6306832B2 (ja) * 2012-07-06 2018-04-04 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US8796044B2 (en) * 2012-09-27 2014-08-05 International Business Machines Corporation Ferroelectric random access memory with optimized hardmask
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
KR20230152795A (ko) 2012-11-08 2023-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
JP6044337B2 (ja) 2012-12-28 2016-12-14 三菱瓦斯化学株式会社 インジウムとガリウムおよび酸素、またはインジウムとガリウムと亜鉛および酸素からなる酸化物のエッチング液およびエッチング方法
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
JP6418156B2 (ja) 2013-07-09 2018-11-07 三菱瓦斯化学株式会社 インジウム、ガリウム、亜鉛、および酸素からなる酸化物（ｉｇｚｏ）の表面より銅を含む付着物を洗浄・除去する液体組成物、およびその液体組成物を用いたｉｇｚｏ表面の洗浄方法、並びにその洗浄方法により洗浄される基板
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
CN103441100B (zh) * 2013-08-22 2015-05-20 合肥京东方光电科技有限公司 显示基板及其制造方法、显示装置
JP6261926B2 (ja) 2013-09-18 2018-01-17 関東化學株式会社 金属酸化物エッチング液組成物およびエッチング方法
US9276128B2 (en) * 2013-10-22 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and etchant used for the same
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102014205350B4 (de) * 2014-03-21 2021-09-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Photoaktives Halbleiterbauelement sowie Verfahren zum Herstellen eines photoaktiven Halbleiterbauelementes
JP6284452B2 (ja) * 2014-07-17 2018-02-28 株式会社平間理化研究所 エッチング液管理装置、エッチング液管理方法、及び、エッチング液の成分濃度測定方法
KR102456079B1 (ko) * 2014-12-24 2022-11-21 삼성디스플레이 주식회사 산화물 제거용 세정 조성물 및 이를 이용한 세정 방법
US10032932B2 (en) 2016-02-04 2018-07-24 Industry-Academic Cooperation Foundation, Yonsei University Oxide thin-film transistor and method of fabricating the same
US20190040316A1 (en) * 2017-08-04 2019-02-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Etching solution of igzo film layer and etching method of the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58120780A (ja) 1982-01-12 1983-07-18 Citizen Watch Co Ltd 透明導電膜のエツチング法
JPS60217636A (ja) 1984-04-13 1985-10-31 Nippon Telegr & Teleph Corp <Ntt> 透明導電膜のエツチング方法
US5366588A (en) 1992-03-13 1994-11-22 U.S. Philips Corporation Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate
JP3179287B2 (ja) 1993-12-28 2001-06-25 出光興産株式会社 導電性透明基材およびその製造方法
JPH08330692A (ja) 1995-05-29 1996-12-13 Asahi Glass Co Ltd 電極パターン形成方法および電極付き基体
US5976396A (en) * 1998-02-10 1999-11-02 Feldman Technology Corporation Method for etching
JP3955156B2 (ja) * 1998-08-31 2007-08-08 エルジー フィリップス エルシーディー カンパニー リミテッド 電子機器用構成基板と電子機器
JP2000330134A (ja) 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
JP2000275663A (ja) 1999-03-26 2000-10-06 Hitachi Ltd 液晶表示装置とその製造方法
JP3687452B2 (ja) * 1999-12-27 2005-08-24 株式会社日立製作所 液晶表示装置
US7098084B2 (en) 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4005756B2 (ja) 2000-03-31 2007-11-14 森永製菓株式会社 冷菓の製造方法
KR100776509B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP3697190B2 (ja) * 2001-10-03 2005-09-21 三菱重工業株式会社 太陽電池
WO2003036657A1 (fr) 2001-10-19 2003-05-01 Asahi Glass Company, Limited Substrat a couche d'oxyde conductrice transparente, son procede de production et element de conversion photoelectrique
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4076164B2 (ja) * 2002-04-16 2008-04-16 シャープ株式会社 アクティブマトリックス基板の製造方法
KR100853216B1 (ko) * 2002-06-25 2008-08-20 삼성전자주식회사 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법
JP2004156070A (ja) * 2002-11-01 2004-06-03 Kanto Chem Co Inc 透明導電膜を含む積層膜のエッチング液組成物
JP4598673B2 (ja) 2003-06-13 2010-12-15 パナソニック株式会社 発光素子及び表示装置
TWI339741B (en) 2003-06-26 2011-04-01 Zeon Corp Optical laminated film, polarizer and optical article
CN103121799A (zh) 2004-03-09 2013-05-29 出光兴产株式会社 溅射靶、透明导电膜、薄膜晶体管、薄膜晶体管基板及其制造方法及液晶显示装置
JP2005258115A (ja) 2004-03-12 2005-09-22 Idemitsu Kosan Co Ltd 薄膜トランジスタ型基板及び薄膜トランジスタ型液晶表示装置及び薄膜トランジスタ型基板の製造方法
JP2006164961A (ja) 2004-11-09 2006-06-22 Ulvac Seimaku Kk 積層型透明電極層の製造方法及びこの方法に使用する積層型透明電極形成用の積層体
JP2007123700A (ja) * 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
EP2050144B1 (en) 2013-05-29
CN101496183B (zh) 2012-02-01
JP2008041695A (ja) 2008-02-21
KR101095993B1 (ko) 2011-12-19
TW200818319A (en) 2008-04-16
JP5328083B2 (ja) 2013-10-30
CN101496183A (zh) 2009-07-29
KR20090042831A (ko) 2009-04-30
WO2008015944A1 (en) 2008-02-07
US20090149030A1 (en) 2009-06-11
EP2050144A1 (en) 2009-04-22
US8168544B2 (en) 2012-05-01

Similar Documents

Publication Publication Date Title
TWI378510B (en) Oxide etching method
JP4785721B2 (ja) エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
TW200938660A (en) Etching solution composition
JP5512144B2 (ja) 薄膜トランジスタ及びその製造方法
Lee et al. Wet etching rates of InGaZnO for the fabrication of transparent thin-film transistors on plastic substrates
JP2007123700A (ja) 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
JP5491258B2 (ja) 酸化物半導体の成膜方法
JP2008108985A (ja) 半導体素子の製法
JP2007123702A (ja) 薄膜トランジスタとその製造方法
JP2007123698A (ja) 薄膜トランジスタおよびその製造方法
JP2013179127A (ja) 電子デバイスの製造方法及び薄膜トランジスタ
EP3291304B1 (en) Oxide semiconductor thin film, thin-film transistor, and preparation method and device
JP2010182929A (ja) 電界効果型トランジスタの製造方法
JP2014056945A (ja) アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
CN112635565A (zh) 一种性能可控的二维半导体晶体管结构及其制备方法
TW201611266A (zh) 薄膜電晶體的氧化物半導體薄膜、薄膜電晶體以及濺鍍靶材
JP2008171990A (ja) 電界効果型トランジスタとその製造方法
CN214012946U (zh) 一种二维半导体晶体管结构
JP2018110151A (ja) 電界効果型トランジスタの製造方法
JP2014222690A (ja) 半導体装置
TWI565080B (zh) 薄膜電晶體的製作方法
JP2008171991A (ja) 電界効果型トランジスタ及びその製造方法
KR20090095315A (ko) 산화물 반도체 박막 트랜지스터의 소스 및 드레인 전극용에칭액 및 이를 이용한 산화물 반도체 박막 트랜지스터의제조방법
JP2015026673A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees