KR20100030068A - 박막 트랜지스터 표시판 및 이의 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20100030068A
KR20100030068A KR1020080088842A KR20080088842A KR20100030068A KR 20100030068 A KR20100030068 A KR 20100030068A KR 1020080088842 A KR1020080088842 A KR 1020080088842A KR 20080088842 A KR20080088842 A KR 20080088842A KR 20100030068 A KR20100030068 A KR 20100030068A
Authority
KR
South Korea
Prior art keywords
silicon nitride
active layer
thin film
oxide active
film transistor
Prior art date
Application number
KR1020080088842A
Other languages
English (en)
Other versions
KR101542840B1 (ko
Inventor
윤갑수
김기원
김성렬
양성훈
이우근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080088842A priority Critical patent/KR101542840B1/ko
Priority to US12/499,009 priority patent/US8022411B2/en
Publication of KR20100030068A publication Critical patent/KR20100030068A/ko
Application granted granted Critical
Publication of KR101542840B1 publication Critical patent/KR101542840B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

전기적 특성이 향상되고 공정 시간이 감소된 박막 트랜지스터 표시판 및 이의 제조 방법이 제공된다. 박막 트랜지스터 표시판은, 절연 기판 상에 형성된 게이트 배선과, 게이트 배선 상에 형성된 산화물 액티브층 패턴과, 산화물 액티브층 패턴 상에 게이트 배선과 교차하도록 형성된 데이터 배선과, 산화물 액티브층 패턴 및 데이터 배선 상에 형성되고, 질화 규소로 이루어진 보호막과, 보호막 상에 형성된 화소 전극을 포함한다.
박막 트랜지스터 표시판, 보호막, 질화 규소

Description

박막 트랜지스터 표시판 및 이의 제조 방법{Thin film transistor substrate and method of fabricating thereof}
본 발명은 박막 트랜지스터 표시판 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 전기적 특성이 향상되고 공정 시간이 감소된 산화물 박막 트랜지스터 표시판 및 이의 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display : LCD)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display : FPD) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
최근 액정 표시 장치에 대한 수요가 급증하고 고품질화가 요구됨에 따라 전류 및 광 내성 등이 향상된 액정 표시 장치가 연구되고 있다. 액티브층 패턴으로 산화물 반도체를 이용하는 산화물 박막 트랜지스터 표시판은, 고이동도, 광 둔감성(light insensitivity), 및 저온 증착 특성 등의 장점으로 인해 액정 표시 장치에의 사용 빈도가 점점 증가하고 있다.
산화물 박막 트랜지스터 표시판은 산화물 반도체로 이루어진 산화물 액티브층 패턴, 산화물 액티브층 패턴 상부에 배치된 보호막, 및 산화물 액티브층 패턴 하부에 배치된 게이트 절연막 등을 포함한다.
보호막 또는 게이트 절연막에 수소 원자들이 포함되는 경우 수소 원자들이 산화물 액티브층 패턴으로 이동할 수 있으며, 이에 따라 산화물 액티브층 패턴이 전도성을 띄게되어 산화물 박막 트랜지스터 표시판의 기능이 상실될 수 있다.
이를 방지하기 위해 보호막을 산화물을 이용하여 형성하거나, 산화물 및 질화물로 이루어진 이중막으로 형성하는 방법이 연구되었다. 그러나, 산화물을 이용하여 보호막을 형성하는 경우 산화물막을 식각하기 어렵고, 산화물의 증착율이 낮아 양산성이 떨어지며, 게이트 전압에 대한 소스/드레인 전류의 균일도가 저하될 수 있다. 또한, 산화물 및 질화물을 포함하는 이중막으로 보호막을 형성하는 경우 이중막을 형성하는 경우 보호막을 형성하는 데 소요되는 공정 시간 및 공정 난이도가 증가할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 전기적 특성이 향상되고 공정 시간이 감소된 박막 트랜지스터 표시판을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 전기적 특성이 향상되고 공정 시간이 감소된 박막 트랜지스터 표시판의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은, 절연 기판 상에 형성된 게이트 배선과, 상기 게이트 배선 상에 형성된 산화물 액티브층 패턴과, 상기 산화물 액티브층 패턴 상에 상기 게이트 배선과 교차하도록 형성된 데이터 배선과, 상기 산화물 액티브층 패턴 및 상기 데이터 배선 상에 형성되고, 질화 규소로 이루어진 보호막과, 상기 보호막 상에 형성된 화소 전극을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판은, 절연 기판 상에 형성된 게이트 배선과, 상기 게이트 배선 상에 형성되고 제1 질화 규소로 이루어진 하부 게이트 절연막, 및 상기 하부 게이트 절연막 상에 형성되고 제2 질화 규소로 이루어진 상부 게이트 절연막을 포함하는 게이트 절연막과, 상기 게이트 절연막 상에 형성된 산화물 액티브층 패턴과, 상기 산화물 액티브층 패턴 상에 상기 게이트 배선과 교차하도록 형성된 데이터 배선과, 상기 산화물 액티브층 패턴 및 상기 데이터 배선 상에 형성된 보호막과, 상기 보호막 상에 형성된 화소 전극을 포함하되, 상기 제2 질화 규소는 상기 제1 질화 규소보다 수소 함유량이 적다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은, 절연 기판 상에 게이트 배선을 형성하는 단계와, 상기 게이트 배선 상에 산화물 액티브층 패턴을 형성하는 단계와, 상기 산화물 액티브층 패턴 상에 상기 게이트 배선과 교차하도록 데이터 배선을 형성하는 단계와, 상기 산화물 액티브층 패턴 및 상기 데이터 배선 상에 질화 규소로 이루어진 보호막을 형성하는 단계와, 상기 보호막 상에 화소 전극을 형성하는 단계를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은, 절연 기판 상에 게이트 배선을 형성하는 단계와, 상기 게이트 배선 상에 제1 질화 규소로 이루어진 하부 게이트 절연막, 및 상기 하부 게이트 절연막 상에 제2 질화 규소로 이루어진 상부 게이트 절연막을 형성하는 단계를 포함하는 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 산화물 액티브층 패턴을 형성하는 단계와, 상기 산화물 액티브층 패턴 상에 상기 게이트 배선과 교차하도록 데이터 배선을 형성하는 단계와, 상기 산화물 액티브층 패턴 및 상기 데이터 배선 상에 보호막을 형성하는 단계와, 상기 보호막 상에 화소 전극을 형성하는 단계를 포함하되, 상기 제2 질화 규소는 상기 제1 질화 규소보다 수소 함유량이 적다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따 라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으 로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1a 및 도 1b를 참조하여, 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세히 설명한다. 도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이다. 도 1b는 도 1a의 A-A'선을 따라 자른 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 단면도이다.
도 1a 및 도 1b를 참조하면, 박막 트랜지스터 표시판은 소다석회유리(soda lime glass) 또는 보로 실리케이트 유리 등의 유리 또는 플라스틱 등으로 이루어진 절연 기판(10) 상에 형성된 박막 트랜지스터 등 다양한 소자들을 포함한다.
절연 기판(10) 위에는 게이트 신호를 전달하는 게이트 배선(22, 26)이 형성되어 있다. 게이트 배선(22, 26)은 일 방향, 예를 들어 가로 방향으로 뻗어 있는 게이트선(22)과, 게이트선(22)으로부터 돌출되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26)을 포함한다.
그리고 절연 기판(10) 위에는 공통 전압(common voltage)을 전달하고 스토리지 전극(27) 및 스토리지선(28)을 포함하는 스토리지 배선(27, 28)이 형성되어 있다. 스토리지선(28)은 게이트선(22)과 실질적으로 평행하게 가로 방향으로 형성될 수 있다. 스토리지 전극(27)은 스토리지선(28)보다 폭이 넓게 형성될 수 있다. 스토리지 전극(27)은 후술할 화소 전극(82)과 연결된 드레인 전극 확장부(67)와 중첩되어 화소의 전하 보존 능력을 향상시키는 스토리지 커패시터를 이룬다.
이와 같은 스토리지 배선(27, 28)의 모양 및 배치 등은 다양한 형태로 변형될 수 있으며, 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 스토리지 커패시턴스가 충분할 경우 스토리지 배선(27, 28)이 형성되지 않을 수도 있다.
게이트 배선(22, 26) 및 스토리지 배선(27, 28)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있다. 또한, 게이트 배선(22, 26), 스토리지 전극(27) 및 스토리지선(28)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 26) 및 스토리지 전극(27) 및 스토리지선(28)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 산화 아연(ZnO), ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 26), 스토리지 배선(27, 28)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
절연 기판(10), 게이트 배선(22, 26), 스토리지 배선(27, 28)의 위에는 예를 들어 산화 규소(SiOx) 또는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 Zn, In, Ga, Sn 및 이들의 조합에서 선택된 물질의 산화물로 이루어진 산화물 액티브층 패턴(42, 44)이 형성되어 있다. 산화물 액티브층 패턴(42, 44)에서 '액티브'란 구동 전류 인가시 전기적 특성을 가지게 되는 활성 물질을 의미하며, 반도체 및 금속 산화물 등을 모두 포함한다. 예를 들어 산화물 액티브층 패턴(42, 44)으로는 ZnO, InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, GaZnSnO 또는 GaInZnO로 이루어진 군으로부터 선택된 어느 하나의 물질로 이루어질 수 있다. 이러한 산화물 액티브층 패턴(42, 44)은 수소화 비정질 규소에 비하여 전하의 유효 이동도(effective mobility)가 2 내지 100배 정도 크고, 온/오프 전류비가 105 내지 108 의 값을 가짐으로써 뛰어난 반도체 특성을 가지고 있다. 또한 산화물 액티브층 패턴(42, 44)의 경우, 밴드갭(band gap)이 약 3.0 내지 3.5eV 이므로 가시광에 대하여 누설 광전류가 발생하지 않는다. 따라서 산화물 박막 트랜지스터의 순간 잔상을 방지할 수 있고, 산화물 박막 트랜지스터 하부에 광차단막을 형성할 필요가 없으므로 박막 트랜지스터 표시판의 개구율을 높일 수 있다. 산화물 반도체의 특성을 향상시키기 위해 주기율표상의 3족, 4족, 5족 또는 전이원소가 추가로 포함될 수 있다. 또한, 산화물 액티브층 패턴(42, 44)은 비정질 상태이지만 높은 전하의 유효 이동도를 가지고 있고, 기존 비정질 규소의 제조 공정을 그대로 적용할 수 있어서 대면적 표시 장치에 대하여 적용할 수 있다.
산화물 액티브층 패턴(42, 44) 및 게이트 절연막(30) 위에는 데이터 배 선(62, 65, 66, 67)이 형성되어 있다. 데이터 배선(62, 65, 66, 67)은 예를 들어 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62)과, 데이터선(62)으로부터 분지되어 산화물 액티브층 패턴(42, 44)의 상부까지 연장되어 있는 소스 전극(65)과, 소스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 산화물 박막 트랜지스터의 채널부를 중심으로 소스 전극(65)과 대향하도록 산화물 액티브층 패턴(42, 44) 상부에 형성되어 있는 드레인 전극(66)과, 드레인 전극(66)으로부터 연장되어 스토리지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함한다.
이러한 데이터 배선(62, 65, 66, 67)은 도 1b에 도시한 바와 같이 산화물 반도체 패턴(42)과 직접 접촉하여 오믹 컨택(Ohmic contact)을 형성할 수 있다. 오믹 컨택을 이루기 위하여 데이터 배선(62, 65, 66, 67)은 Ni, Co, Ti, Ag, Cu, Mo, Al, Be, Nb, Au, Fe, Se, 또는 Ta 등으로 이루어진 단일막 또는 다중막 구조를 가지는 것이 바람직하다. 다중막 구조의 예로는 Ta/Al, Ta/Al, Ni/Al, Co/Al, Mo(Mo 합금)/Cu 등과 같은 이중막 또는 Ti/Al/Ti, Ta/Al/Ta, Ti/Al/TiN, Ta/Al/TaN, Ni/Al/Ni, Co/Al/Co 등과 같은 삼중막을 들 수 있다. 다만, 데이터 배선(62, 65, 66, 67)은 상술한 물질로 제한되는 것은 아니며, 데이터 배선(62, 65, 66, 67)과 산화물 액티브층 패턴(42, 44)이 직접 접촉하지 않고, 이들 사이에 오믹 컨택을 위한 오믹 컨택층(미도시)을 더 포함할 수도 있다.
소스 전극(65)은 산화물 액티브층 패턴(42, 44)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 산화물 박막 트랜지스터의 채널부를 중심으로 소스 전 극(65)과 대향하며 산화물 액티브층 패턴(42, 44)과 적어도 일부분이 중첩된다.
데이터 배선(62, 65, 66, 67) 및 산화물 액티브층 패턴(42, 44) 상에는 보호막(70)이 형성되어 있다. 본 실시예의 보호막(70)은 질화 규소(SiNx)로 이루어진다. 본 실시예의 보호막(70)은 산화물 액티브층 패턴(42, 44)과 직접 접촉하도록 형성되므로 보호막(70)은 수소 원자의 함유량이 적은 것이 바람직하다. 바람직하게는 보호막(70)은 수소를 함유하지 않은 질화 규소로 이루어지는 것이 바람직하다. 보호막(70)에 함유되어 있는 수소 원자는 산화물 액티브층 패턴(42, 44)으로 이동할 수 있으며, 이 경우 산화물 액티브층 패턴(42, 44)은 전도성을 가지게 되어 박막 트랜지스터 표시판의 특성이 상실될 수 있다. 본 실시예의 박막 트랜지스터 표시판은 수소를 포함하지 않는 질화 규소로 이루어진 보호막(70)을 사용함으로써 산화물 액티브층 패턴(42, 44)의 전기적 특성을 향상시킬 수 있다. 보호막(70)의 두께는 1500 내지 2500Å의 두께로 형성할 수 있다. 보호막(70)의 두께가 1500Å 이하인 경우 보호막(70)으로서 기능하기 어렵고 2500Å를 초과하는 경우 양산이 어렵다.
산화물 액티브층 패턴(42, 44)의 특성을 향상시키기 위한 다른 방식으로 산화 규소 및 질화 규소의 이중막으로 이루어진 보호막(미도시)을 사용할 수 있으며, 이와 같이 이중막으로 이루어진 보호막을 사용한 박막 트랜지스터 표시판과 본 실시예의 박막 트랜지스터 표시판의 비교는 이후에 설명한다.
보호막(70)에는 드레인 전극 확장부(67)를 드러내는 컨택홀(77)이 형성되어 있다. 보호막(70) 위에는 컨택홀(77)을 통하여 드레인 전극(66)과 전기적으로 연결 되는 화소 전극(82)이 형성되어 있다.
화소 전극(82)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체 또는 알루미늄 등의 반사성 도전체로 이루어질 수 있다. 화소 전극(82)은 콘택홀(77)을 통하여 드레인 전극 확장부(67)와 전기적으로 연결되어 있다. 데이터 전압이 인가된 화소 전극(82)은 후술하는 공통 전극(250)과 함께 전계를 생성함으로써 박막 트랜지스터 표시판과 공통 전극 표시판(미도시) 사이에 개재된 액정층(미도시)의 액정 분자들을 회전시킨다.
이하, 도 2a 내지 도 4를 참조하여, 본 발명의 제1 실시예에 따른 박막 트랜지스터의 전압 및 전류 특성을 비교예와 비교하여 설명한다. 도 2a 및 도 2b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판과 비교예에 따른 박막 트랜지스터 표시판의 시간에 따른 전압 및 전류 특성 변화를 나타낸 것이다. 도 3a 및 도 3b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판과 비교예에 따른 박막 트랜지스터 표시판의 스트레스 인가 시간에 따른 전압 및 전류 특성 변화를 나타낸 것이다. 도 4는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판과 비교예에 따른 박막 트랜지스터 표시판의 문턱 전압 강하 정도를 나타낸 그래프이다. 비교예에 따른 박막 트랜지스터 표시판은 산화물 액티브층 패턴 상에 산화 규소로 이루어진 제1 보호막 및 제1 보호막 상부에 질화 규소로 이루어진 제2 보호막을 포함한다.
도 2a는 본 실시예의 박막 트랜지스터 표시판의 게이트 전압(Vg)을 -35V에서 35V로 점차 증가시키면서 드레인-소스 전류(Ids)를 측정한 데이터이다. 본 실시예 의 경우 A, B, C, D의 4회 측정 결과 -5 V 부근에서 박막 트랜지스터가 턴온(turn on)되며, 측정 결과 문턱 전압(Vth)의 시프트(shift) 폭은 미미 하였다.
도 2b는 비교예의 박막 트랜지스터 표시판의 게이트 전압(Vg)을 -35V에서 35V로 점차 증가시키면서 드레인-소스 전류(Ids)를 측정한 데이터이다. 비교예의 경우 A', B', C', D'의 4회 측정 결과 -5 V 부근에서 박막 트랜지스터가 턴온(turn on)되며, 측정 결과 문턱 전압(Vth)의 시프트 정도는 미미 하였다.
도 2a 및 도 2b의 측정 결과 모두 측정 회수에 따른 문턱 전압 시프트 현상은 미미하였으며, 본 실시예의 박막 트랜지스터 표시판은 복잡한 공정을 거쳐 형성된 비교예의 박막 트랜지스터 표시판에 비해 전류, 전압 특성이 열화되지 않음을 확인할 수 있다.
도 3a는 스트레스(stress) 인가 시간을 달리하여 본 실시예의 박막 트랜지스터에 스트레스를 인가한 뒤, 게이트 전압(Vg)에 대한 드레인-소스 전류(Ids)를 측정한 데이터이다. 스트레스 인가 시간을 A(0s), B(10s), C(30s), D(100s), E(300s), F(1000s), G(3600s), H(2H), I(3H), J(5H), K(7H), L(9H)로 변화시킨 경우 본 실시예의 박막 트랜지스터의 문턱 전압 시프트 현상은 미미하였다.
도 3b는 스트레스(stress) 인가 시간을 달리하여 비교예의 박막 트랜지스터에 스트레스를 인가한 뒤, 게이트 전압(Vg)에 대한 드레인-소스 전류(Ids)를 측정한 데이터이다. 스트레스 인가 시간을 A'(0s), B'(10s), C'(30s), D'(100s), E'(300s), F'(1000s), G'(3600s)로 변화시킨 경우 비교예의 박막 트랜지스터의 문턱 전압 시프트 현상은 본 실시예의 경우에 비해 큼을 확인할 수 있다.
즉, 본 실시예의 질화 규소로 이루어진 보호막을 포함하는 박막 트랜지스터 표시판은 변형례의 이중막으로 이루어진 보호막을 포함하는 박막 트랜지스터 표시판에 비해 스트레스 인가 시간에 대한 안정성(stability)이 높았다.
도 4는, 1nA에서의 스트레스 시간 변화에 따른 본 실시예와 비교예의 박막 트랜지스터 표시판의 문턱 전압 시프트 현상을 보다 명확히 확인할 수 있다.
도 4의 그래프를 데이터를 읽어 표 1에 수치로 나타내었다.
[표 1]
시간[초] 실시예 1의 문턱 전압 강하[V] 비교예의 문턱 전압 강하[V]
0 0 0
10 0.25 0
30 0.5 0
100 0.25 -0.5
300 -0.5 -1.25
1000 -1.5 -2.5
3600 -2.75 -4.25
도 4 및 표 1을 참조하면, 스트레스 인가 시간이 30초인 경우 비교예의 박막 트랜지스터 표시판의 문턱 전압 강하가 본 실시예의 경우에 비해 작았으나, 스트레스 인가 시간이 길어질수록 본 실시예의 박막 트랜지스터 표시판의 문턱 전압 강하가 비교예에 비해 현저히 작아짐을 확인할 수 있다. 구체적으로 1시간(3600초) 동안 박막 트랜지스터 표시판에 스트레스를 인가한 경우 본 실시예 박막 트랜지스터의 문턱 전압 강하는 -2.75V로 미미한 데 반해, 비교예의 경우 -4.25V였다.
상기 결과로부터 본 실시예의 질화 규소로 이루어진 보호막을 포함하는 박막 트랜지스터 표시판은 전류, 전압 안정성이 향상됨을 확인할 수 있다.
이하, 도 1a, 도 1b 및 도 5 내지 도 14를 참조하여, 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 상세히 설명한다. 도 5 내지 도 14는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 공정 단계별로 나타낸 단면도이다. 설명의 편의상, 이하의 실시예들에서는 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략하거나 간략화한다.
먼저, 도 1a 및 도 5에 도시된 바와 같이, 절연 기판(10) 위에 게이트 배선용 금속막(미도시)을 적층한 후, 이를 패터닝하여 게이트선(22), 게이트 전극(26), 스토리지 전극(27), 스토리지선(28)을 포함하는 게이트 배선(22, 26, 27, 28)을 형성한다.
여기서 게이트선(22), 게이트 전극(26), 스토리지 전극(27) 및 스토리지선(28)을 포함하는 게이트 배선(22, 26, 27, 28)을 형성하기 위해 스퍼터링(sputtering)법을 이용할 수 있다. 스퍼터링은 200℃ 이하의 저온 공정에서 수행하며, 이러한 저온의 스퍼터링 방식으로 게이트 배선(22, 26, 27, 28)을 형성함으로써 예를 들어 소다석회유리로 이루어진 절연 기판(10)의 열화를 방지할 수 있다. 이어서, 이들 도전막을 습식 식각 또는 건식 식각하여 패터닝한다. 습식 식각의 경우, 인산, 질산, 초산 등의 식각액을 사용할 수 있다.
이어서, 절연 기판(10) 및 게이트 배선(22, 26, 27, 28)의 위에 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)을 예를 들어, 플라즈마 강화 화학 기상 증착법(Plasma Enhanced CVD, PECVD) 또는 리액티브 스퍼터링(reactive sputtering)을 이용하여 증착한다. 절연 기판(10)이 열적 내성이 약한 물질로 이루어진 경우 게이트 절연막(30) 형성시에도 130℃ 이하의 저온 공정을 이용하는 것이 바람직함은 물론이다.
이어서, 도 6을 참조하면, 게이트 절연막(30) 위에 산화물 액티브층(40) 및 데이터 배선용 도전막(60)을 예를 들어, 스퍼터링을 이용하여 연속적으로 증착한다. 산화물 액티브층(40) 및 데이터 배선용 도전막(60)을 하나의 진공 챔버 내에 진공을 해제하지 않고 연속적으로 증착함으로써 산화물 액티브층(40)이 대기 중에서 산소에 영향을 받아서 특성이 저하되는 것을 방지할 수 있다. 산화물 액티브층(40)에서 '액티브'란 구동 전류 인가시 전기적 특성을 가지게 되는 활성 물질을 의미하며, 반도체 및 금속 산화물 등을 모두 포함한다.
이어서 데이터 배선용 도전막(60)의 상부에 포토레지스트막(110)을 도포한다.
이어서, 도 6 및 도 7을 참조하면, 마스크를 통하여 포토레지스트막(110)에 빛을 조사한 후 현상하여, 포토레지스트막 패턴(112, 114)을 형성한다. 이때 포토레지스트막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부, 즉 소스 전극(도 10의 65 참조)과 드레인 전극(도 10의 66 참조) 사이에 위치한 토레지스트막 패턴(114)은 데이터 배선부, 즉 데이터 배선이 형성될 부분에 위치한 포토레지스트막 패턴(112)보다 두께가 얇게 되도록 하며, 채널부와 데이터 배선부를 제외한 기타 부분의 포토레지스트막은 모두 제거한다. 이 때 채널부에 남아 있는 포토레지스트막 패턴(114)의 두께와 데이터 배선부에 남아 있는 포토레지스트막 패턴(112)의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다를 수 있다.
이와 같이, 위치에 따라 포토레지스트막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 빛 투과량을 조절하기 위하여 주로 슬릿(slit), 격자 형태의 패턴 또는 반투명막을 이용한 마스크를 사용할 수 있다. 또한 리플로우가 가능한 물질로 이루어진 포토레지스트막을 이용하여 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 포토레지스트막이 잔류하지 않는 부분으로 포토레지스트막의 일부를 흘러내리도록 함으로써 이러한 얇은 두께의 포토레지스트막 패턴(114)을 형성할 수도 있다.
이어서, 도 7 및 도 8을 참조하면 포토레지스트막 패턴(112, 114)을 식각마스크로 이용하여 데이터 배선용 도전막(60)을 식각한다. 이러한 식각은 습식 식각 또는 건식 식각을 이용할 수 있다. 습식 식각의 경우 인산, 질산 및 초산의 혼합액, 불산(HF) 및 탈이온수(deionized water)의 혼합액 등의 식각액을 사용할 수 있다. 이렇게 하면, 데이터선(62) 및 소스/드레인용 도전막 패턴(64)만이 남고 이를 제외한 기타 부분의 데이터 배선용 도전막(60)은 모두 제거되어 그 하부의 산화물 액티브층(40)이 노출된다. 이 때 남은 데이터선(62) 및 소스/드레인용 도전막 패턴(64)은 소스 전극(도 10의 65 참조) 및 드레인 전극(도 10의 66 참조)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(도 10의 62, 65, 66, 67 참조)의 형태와 동일하다.
이어서 포토레지스트막 패턴(112, 114)을 식각 마스크로 하여 산화물 액티브층(40)에 대한 식각을 진행하여 산화물 액티브층 패턴(42, 44)을 형성한다. 이 경우 산화물 액티브층(40)만 식각되고 게이트 절연막(30)은 식각되지 않는 것이 바람 직하다. 이러한 식각은 습식 식각 또는 건식 식각을 이용할 수 있다. 습식 식각의 경우 불산(HF), 황산, 염산 및 이들의 조합에 탈이온수를 혼합한 식각액을 사용할 수 있다. 건식 식각의 경우, 불소 계열의 식각 가스, 예를 들어 CHF3, CF4 등을 사용할 수 있다. 구체적으로 불소 계열의 식각 가스에 Ar 또는 He이 함유된 식각 가스를 사용할 수 있다. 나아가 도 7에 도시된 데이터 배선용 도전막(60)과 산화물 액티브층(40)을 일괄적으로 습식 식각으로 패터닝할 수도 있다.
이어서 도 8 및 도 9를 참조하면 포토레지스트막 패턴(112, 114)을 에치백(etch-back)하여 채널부의 포토레지스트막 패턴(114)을 제거한다. 이어서 애싱(ashing)을 통하여 채널부의 소스/드레인용 도전막 패턴(64) 표면에 남아 있는 포토레지스트막 잔재를 제거한다.
다음으로 도 9 및 도 10을 참조하면, 포토레지스트막 패턴(112)을 식각 마스크로 이용하여 채널부의 소스/드레인용 도전막 패턴(64)을 습식 식각 또는 건식 식각한다. 습식 식각의 경우 예를 들어 인산, 질산 및 초산의 혼합액, 불산(HF) 및 탈이온수(deionized water)의 혼합액 등의 식각액을 사용할 수 있다. 또한 채널부의 산화물 액티브층 패턴(44)의 일부도 소정의 두께만큼 제거할 수도 있다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 65, 66, 67)이 완성된다. 데이터 배선(62, 65, 66, 67)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62)과, 데이터선(62)으로부터 가지(branch) 형태로 분지되어 산화물 액티브층 패턴(44)의 상부까지 연장 되어 있는 소스 전극(65)과, 소스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부를 중심으로 소스 전극(65)과 대향하도록 산화물 액티브층 패턴(44) 상부에 형성되어 있는 드레인 전극(66)과, 드레인 전극(66)으로부터 연장되어 스토리지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함한다.
이어서 도 10 및 도 11을 참조하면, 데이터 배선(62, 65, 66, 67) 상에 남아 있는 포토레지스트막 패턴(112)을 제거한다.
이어서, 도 11 및 도 12를 참조하면, 산화물 액티브층 패턴(42, 44) 및 데이터 배선(62, 65, 66, 67) 상에 질화 규소로 이루어진 보호막을 형성한다. 보호막(70)은, 예를 들어 반응성 화학 기상 증착법을 이용하여 증착할 수 있다. 상기 보호막(70)은 수소 함유량이 최소화된 질화 규소로 이루어질 수 있으며, 수소를 함유하지 않는 것이 바람직하다.
보호막(70)은 질소 가스, 헬륨 또는 아르곤 가스, 및 실란 가스를 소스 가스로 이용하여 형성한다. 질소 가스의 유량 및 상기 헬륨 또는 아르곤 가스의 유량의 합과 상기 실란 가스의 유량의 비가 28:1 내지 2000:1인 것이 바람직하다. 예를 들어 질소 가스와 헬륨 가스의 합이 실란 가스의 28배 미만이면 보호막(70)으로서 실리콘막이 형성되어 절연성을 가질 수 없다. 또한, 질소 가스와 헬륨 가스의 합이 실란 가스의 2000배를 초과하는 경우 증착율이 너무 낮아 양산성이 떨어진다.
또한, 소스 가스들 및 절연 기판(10)이 투입되는 증착 챔버의 압력은 1500 내지 5000mTorr의 범위인 것이 바람직하다. 상기 범위 이하의 압력 조건 하에서 보 호막(70)을 증착하면 보호막(70)은 실리콘막으로 형성된다. 장치의 신뢰성을 고려하여 증착 챔버 내의 압력은 5000mTorr를 초과하지 않는 것이 바람직하다.
또한, 보호막(70)은 290 내지 920 W/m2의 전력 조건 하에서 형성되는 것이 바람직하다. 290 W/m2 이하의 전력 조건 하에서 보호막(70)을 증착하면 실리콘으로 이루어진 보호막(70)이 형성되어 보호막(70)이 절연성을 가지지 못할 수 있다. 장치 신뢰성 및 에너지 효율성을 고려하여 챔버에 인가되는 전력은 920 W/m2 이하인 것이 바람직하다.
이상에서 설명한 조건 이외에 보호막(70) 형성을 위한 다른 공정 조건 및 이러한 조건 하에서 형성되는 보호막(70)의 재질을 표 2에 기재하였다.
[표 2]
증착시간(초) 전력(W/m2) 이격 거리(mm) 압력(mTorr) 질소 유량 (sccm) 헬륨 유량(sccm) 실란 유량(sccm) 온도(℃) 증착율(Å/sec) 보호막의 재질
400 172 1000 1500 500 900 50 245 7.41 Si
400 290 1000 1500 500 900 50 245 6.92 SiNx
400 460 1000 1500 500 900 50 245 7.91 SiNx
400 172 1000 1000 500 900 50 245 4.79 Si
400 172 1000 3000 500 900 50 245 4.58 SiNx
400 172 1000 1500 500 900 20 245 4.17 SiNx
400 172 1000 1500 500 900 100 245 5.94 Si
400 172 1000 1500 500 500 50 245 6.04 Si
400 172 1000 1500 500 750 50 245 Si
표 2를 참조하면, 챔버에 인가되는 단위 면적당 전력, 챔버 내 인가되는 압력, 소스 가스의 유량 비 등에 따라 보호막(70)의 재질이 달라진다. 형성된 보호막(70)의 재질은 Ellipso meter법을 통하여 확인하였다. 또한, 공정 조건을 조절하여 질화 규소로 이루어진 보호막(70)을 형성하면 보호막(70)에 수소 원자가 거의 함유되지 않아 산화물 액티브층 패턴(42, 44)의 특성을 열화시키지 않을 수 있다.
이어서 도 13에 도시된 바와 같이, 보호막(70)을 사진 식각하여 드레인 전극 확장부(67)를 드러내는 콘택홀(77)을 형성한다.
마지막으로, 예를 들어 ITO, IZO 등과 같은 투명 도전체 또는 반사성 도전체를 증착하고 사진 식각하여 드레인 전극 확장부(67)와 연결된 화소 전극(82)을 형성하여 도 1b의 박막 트랜지스터 표시판을 완성한다.
이어서, 도 14를 참조하여, 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세히 설명한다. 도 14는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
본 실시예의 박막 트랜지스터 표시판은 게이트 절연막(31-1, 31-2)의 구조가 본 발명의 제1 실시예와 상이하며, 보호막(70)의 재질도 상이할 수 있다.
본 실시예의 게이트 절연막(31-1, 31-2)은 제1 질화 규소로 이루어진 하부 게이트 절연막(31-1), 및 하부 게이트 절연막 상에 형성되고 제2 질화 규소로 이루어진 상부 게이트 절연막(31-2)을 포함한다.
하부 게이트 절연막(31-1)은 제1 질화 규소로 이루어질 수 있다. 제1 질화 규소는 수소 원자를 포함할 수 있다. 수소 원자를 포함하는 하부 게이트 절연막(31-1)은 증착율이 크므로 저비용으로 형성할 수 있다.
상부 게이트 절연막(31-2)은 제2 질화 규소로 이루어질 수 있다. 제2 질화 규소는 제1 질화 규소보다 수소 함유량이 적은 것이 바람직하다. 제2 질화 규소는 수소를 함유하지 않은 것이 더욱 바람직하다. 상부 게이트 절연막(31-2)이 수소 원자를 함유하지 않는 경우 산화물 액티브층 패턴(42, 44)으로 수소 원자가 이동하지 않으므로 산화물 액티브층 패턴(42, 44)의 전기적 특성이 유지된다. 상부 게이트 절연막(31-2)은 하부 게이트 절연막(31-1)의 수소 원자가 산화물 액티브층 패턴(42, 44)으로 이동하여 산화물 액티브층 패턴(42, 44)이 전도성을 띄는 것을 방지하는 역할도 한다.
공정 시간 및 비용을 고려하여 상부 게이트 절연막(31-2)은 하부 게이트 절연막(31-1)의 두께는 약 500Å 및 4000Å일 수 있다.
본 실시예의 보호막(70)은 산화 규소 등으로 이루어진 무기 물질, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 또는 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 형성될 수 있다. 또한 보호막(70)은 하부 무기막과 상부 유기막의 이중막 구조를 가질 수도 있다.
본 실시예의 보호막(70)은 본 발명의 제1 실시예와 동일할 수 있다. 즉, 본 실시예의 보호막(70)도 질화 규소로 이루어질 수 있으며, 질화 규소는 수소를 함유하지 않을 수 있다. 이 경우, 산화물 액티브층 패턴(42, 44)의 상부는 질화 규소로 이루어진 보호막(70)에 의해 보호되고, 하부는 질화 규소로 이루어진 상부 게이트 절연막(31-2)에 의해 보호되어 산화물 액티브층 패턴(42, 44)으로 수소가 유입되는 것이 방지된다. 이에 따라 산화물 액티브층 패턴(42, 44)의 전기적 특성이 향상될 수 있다.
이하, 도 14, 도 15 및 도 16을 참조하여, 본 발명의 제4 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 상세히 설명한다. 도 15 및 도 16은 본 발명의 제4 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 공정 단계별로 나타낸 단면도이다.
먼저, 도 15를 참조하면, 절연 기판(10) 상에 게이트 배선(22, 26, 27, 28)을 형성한다.
이어서, 상기 절연 기판(10)과 게이트 배선(22, 26, 27, 28) 상에 하부 게이트 절연막(31-1)을 형성한다. 하부 게이트 절연막(31-1)은 암모니아(NH3) 가스 및 실란 가스(SiH4)를 이용하여 형성할 수 있다. 하부 게이트 절연막(31-1)은 제1 질화 규소로 이루어질 수 있다. 제1 질화 규소는 수소를 다량 함유할 수 있다.
이어서, 도 16을 참조하면, 하부 게이트 절연막(31-1) 상에 상부 게이트 절연막(31-2)을 형성한다. 상부 게이트 절연막(31-2)은 질소 가스, 헬륨 또는 아르곤 가스, 및 실란 가스를 소스 가스로 이용하여 형성할 수 있다. 또한, 질소 가스의 유량 및 헬륨 또는 아르곤 가스의 유량의 합과 상기 실란 가스의 유량의 비가 28:1 내지 2000:1일 수 있다. 이에 따라 상부 게이트 절연막(31-2)은 제1 질화 규소보다 수소 함유량이 적은 제2 질화 규소로 이루어질 수 있다. 상부 게이트 절연막(31-2)을 형성하기 위한 공정 조건은 본 발명의 제2 실시예의 보호막(70)을 형성하기 위한 공정 조건과 실질적으로 동일할 수 있다.
또한, 소스 가스들 및 절연 기판(10)이 투입되는 증착 챔버의 압력은 1500 내지 5000mTorr의 범위인 것이 바람직하다. 상기 범위 이하의 압력 조건 하에서 상부 게이트 절연막(31-2)을 증착하면 상부 게이트 절연막(31-2)은 실리콘막으로 형성된다. 장치의 신뢰성을 고려하여 증착 챔버 내의 압력은 5000mTorr를 초과하지 않는 것이 바람직하다.
또한, 상부 게이트 절연막(31-2)은 290 내지 920 W/m2의 전력 조건 하에서 형성되는 것이 바람직하다. 290 W/m2 이하의 전력 조건 하에서 상부 게이트 절연막(31-2)을 증착하면 실리콘으로 이루어진 보호막(70)이 형성되어 상부 게이트 절연막(31-2)이 절연성을 가지지 못할 수 있다. 장치 신뢰성 및 에너지 효율성을 고려하여 챔버에 인가되는 전력은 920 W/m2 이하인 것이 바람직하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 1b는 도 1a의 A-A'선을 따라 자른 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 단면도이다.
도 2a 및 도 2b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판과 비교예에 따른 박막 트랜지스터 표시판의 시간에 따른 전압 및 전류 특성 변화를 나타낸 것이다.
도 3a 및 도 3b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판과 비교예에 따른 박막 트랜지스터 표시판의 스트레스 인가 시간에 따른 전압 및 전류 특성 변화를 나타낸 것이다.
도 4는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판과 비교예에 따른 박막 트랜지스터 표시판의 문턱 전압 강하 정도를 나타낸 그래프이다.
도 5 내지 도 13은 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 공정 단계별로 나타낸 단면도이다.
도 14는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 15 및 도 16은 본 발명의 제4 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 공정 단계별로 나타낸 단면도이다.
(도면의 주요부분에 대한 부호의 설명)
10: 절연 기판 22: 게이트선
26: 게이트 전극 27: 스토리지 전극
28: 스토리지선 30: 게이트 절연막
31-1: 하부 게이트 절연막 31-2: 상부 게이트 절연막
40: 산화물 액티브층 42, 44: 산화물 액티브층 패턴
60: 데이터 배선용 도전막 62: 데이터선
64: 소스/드레인용 도전막 패턴 65: 소스 전극
66: 드레인 전극 67: 드레인 전극 확장부
70: 보호막 77: 콘택홀
82: 화소 전극 110: 포토레지스트막
112, 114: 포토레지스트막 패턴

Claims (21)

  1. 절연 기판 상에 형성된 게이트 배선;
    상기 게이트 배선 상에 형성된 산화물 액티브층 패턴;
    상기 산화물 액티브층 패턴 상에 상기 게이트 배선과 교차하도록 형성된 데이터 배선;
    상기 산화물 액티브층 패턴 및 상기 데이터 배선 상에 형성되고, 질화 규소로 이루어진 보호막; 및
    상기 보호막 상에 형성된 화소 전극을 포함하는 박막 트랜지스터 표시판.
  2. 제 1항에 있어서,
    상기 보호막은 수소를 함유하지 않는 질화 규소로 이루어진 박막 트랜지스터 표시판.
  3. 제 1항에 있어서,
    상기 산화물 액티브층 패턴은 ZnO, InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, GaZnSnO, 및 GaInZnO로 이루어진 군으로부터 선택된 어느 하나의 물질로 이루어진 박막 트랜지스터 표시판.
  4. 절연 기판 상에 형성된 게이트 배선;
    상기 게이트 배선 상에 형성되고 제1 질화 규소로 이루어진 하부 게이트 절연막, 및 상기 하부 게이트 절연막 상에 형성되고 제2 질화 규소로 이루어진 상부 게이트 절연막을 포함하는 게이트 절연막;
    상기 게이트 절연막 상에 형성된 산화물 액티브층 패턴;
    상기 산화물 액티브층 패턴 상에 상기 게이트 배선과 교차하도록 형성된 데이터 배선;
    상기 산화물 액티브층 패턴 및 상기 데이터 배선 상에 형성된 보호막; 및
    상기 보호막 상에 형성된 화소 전극을 포함하되,
    상기 제2 질화 규소는 상기 제1 질화 규소보다 수소 함유량이 적은 박막 트랜지스터 표시판.
  5. 제 4항에 있어서,
    상기 제2 질화 규소는 수소를 함유하지 않는 박막 트랜지스터 표시판.
  6. 제 4항에 있어서,
    상기 보호막은 질화 규소로 이루어진 박막 트랜지스터 표시판.
  7. 제 6항에 있어서,
    상기 보호막은 수소를 함유하지 않는 질화 규소로 이루어진 박막 트랜지스터 표시판.
  8. 제 4항에 있어서,
    상기 산화물 액티브층 패턴은 ZnO, InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, GaZnSnO, 및 GaInZnO로 이루어진 군으로부터 선택된 어느 하나의 물질로 이루어진 박막 트랜지스터 표시판.
  9. 절연 기판 상에 게이트 배선을 형성하는 단계;
    상기 게이트 배선 상에 산화물 액티브층 패턴을 형성하는 단계;
    상기 산화물 액티브층 패턴 상에 상기 게이트 배선과 교차하도록 데이터 배선을 형성하는 단계;
    상기 산화물 액티브층 패턴 및 상기 데이터 배선 상에 질화 규소로 이루어진 보호막을 형성하는 단계; 및
    상기 보호막 상에 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제 9항에 있어서,
    상기 보호막은 질소 가스, 헬륨 또는 아르곤 가스, 및 실란 가스를 소스 가스로 이용하여 형성하고,
    상기 질소 가스의 유량 및 상기 헬륨 또는 아르곤 가스의 유량의 합과 상기 실란 가스의 유량의 비가 28:1 내지 2000:1인 박막 트랜지스터 표시판의 제조 방 법.
  11. 제 10항에 있어서,
    상기 보호막은 1500 내지 5000mTorr의 압력 조건 하에서 형성되는 박막 트랜지스터 표시판의 제조 방법.
  12. 제 10항에 있어서,
    상기 보호막은 290 내지 920 W/m2의 전력 조건 하에서 형성되는 박막 트랜지스터 표시판의 제조 방법.
  13. 제 10항에 있어서,
    상기 보호막은 수소를 함유하지 않는 질화 규소로 이루어진 박막 트랜지스터 표시판의 제조 방법.
  14. 절연 기판 상에 게이트 배선을 형성하는 단계;
    상기 게이트 배선 상에 제1 질화 규소로 이루어진 하부 게이트 절연막, 및 상기 하부 게이트 절연막 상에 제2 질화 규소로 이루어진 상부 게이트 절연막을 형성하는 단계를 포함하는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 산화물 액티브층 패턴을 형성하는 단계;
    상기 산화물 액티브층 패턴 상에 상기 게이트 배선과 교차하도록 데이터 배 선을 형성하는 단계;
    상기 산화물 액티브층 패턴 및 상기 데이터 배선 상에 보호막을 형성하는 단계; 및
    상기 보호막 상에 화소 전극을 형성하는 단계를 포함하되,
    상기 제2 질화 규소는 상기 제1 질화 규소보다 수소 함유량이 적은 박막 트랜지스터 표시판의 제조 방법.
  15. 제 14항에 있어서,
    상기 상부 게이트 절연막은 질소 가스, 헬륨 또는 아르곤 가스, 및 실란 가스를 소스 가스로 이용하여 형성하고,
    상기 질소 가스의 유량 및 상기 헬륨 또는 아르곤 가스의 유량의 합과 상기 실란 가스의 유량의 비가 28:1 내지 2000:1인 박막 트랜지스터 표시판의 제조 방법.
  16. 제 15항에 있어서,
    상기 상부 게이트 절연막은 1500 내지 5000mTorr의 압력 조건 하에서 형성되는 박막 트랜지스터 표시판의 제조 방법.
  17. 제 15항에 있어서,
    상기 상부 게이트 절연막은 290 내지 920 W/m2의 전력 조건 하에서 형성되는 박막 트랜지스터 표시판의 제조 방법.
  18. 제 15항에 있어서,
    상기 하부 게이트 절연막은 암모니아 가스 및 실란 가스를 이용하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제 14항에 있어서,
    상기 제2 질화 규소는 수소를 함유하지 않는 박막 트랜지스터 표시판의 제조 방법.
  20. 제 14항에 있어서,
    상기 보호막은 질화 규소로 이루어진 박막 트랜지스터 표시판의 제조 방법.
  21. 제 20항에 있어서,
    상기 보호막은 수소를 함유하지 않는 질화 규소로 이루어진 박막 트랜지스터 표시판의 제조 방법.
KR1020080088842A 2008-09-09 2008-09-09 박막 트랜지스터 표시판 및 이의 제조 방법 KR101542840B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080088842A KR101542840B1 (ko) 2008-09-09 2008-09-09 박막 트랜지스터 표시판 및 이의 제조 방법
US12/499,009 US8022411B2 (en) 2008-09-09 2009-07-07 Thin-film transistor display panel and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080088842A KR101542840B1 (ko) 2008-09-09 2008-09-09 박막 트랜지스터 표시판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100030068A true KR20100030068A (ko) 2010-03-18
KR101542840B1 KR101542840B1 (ko) 2015-08-07

Family

ID=41798431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080088842A KR101542840B1 (ko) 2008-09-09 2008-09-09 박막 트랜지스터 표시판 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US8022411B2 (ko)
KR (1) KR101542840B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917654B1 (ko) * 2006-11-10 2009-09-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
CN102473732B (zh) * 2009-07-27 2015-09-16 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027702A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101785745B1 (ko) * 2009-09-16 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101773641B1 (ko) * 2010-01-22 2017-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5728790B2 (ja) 2011-07-14 2015-06-03 住友ベークライト株式会社 自己現像層形成ポリマーおよびその組成物
KR101423907B1 (ko) * 2011-11-22 2014-07-29 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
CN103681514B (zh) * 2013-12-23 2016-01-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9653608B2 (en) 2013-12-23 2017-05-16 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display device and thin film transistor
AT15574U3 (de) * 2017-05-11 2018-05-15 Plansee Se Flexibles Bauteil mit Schichtaufbau mit metallischer Lage
US10748759B2 (en) * 2019-01-15 2020-08-18 Applied Materials, Inc. Methods for improved silicon nitride passivation films

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661222A (ja) 1992-08-11 1994-03-04 Mitsubishi Electric Corp 絶縁膜形成方法
TW584902B (en) 2000-06-19 2004-04-21 Applied Materials Inc Method of plasma processing silicon nitride using argon, nitrogen and silane gases
US6885028B2 (en) * 2002-03-25 2005-04-26 Sharp Kabushiki Kaisha Transistor array and active-matrix substrate
JP3881973B2 (ja) 2003-08-29 2007-02-14 三菱重工業株式会社 窒化シリコン膜の成膜方法
JP4823478B2 (ja) * 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
US7492090B2 (en) * 2003-09-19 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101350609B1 (ko) * 2005-12-30 2014-01-10 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20070109521A (ko) * 2006-05-11 2007-11-15 삼성전자주식회사 박막트랜지스터 기판, 그를 포함하는 액정 표시 패널, 및그 액정 표시 패널의 제조 방법
KR100858821B1 (ko) * 2007-05-11 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법
KR101414043B1 (ko) * 2007-12-04 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR20090116887A (ko) * 2008-05-08 2009-11-12 삼성전자주식회사 박막트랜지스터 및 그 제조방법
KR101408962B1 (ko) * 2008-07-01 2014-06-17 삼성디스플레이 주식회사 트랜지스터의 제조방법 및 이를 이용한 유기전계발광표시장치의 제조방법

Also Published As

Publication number Publication date
US20100059745A1 (en) 2010-03-11
US8022411B2 (en) 2011-09-20
KR101542840B1 (ko) 2015-08-07

Similar Documents

Publication Publication Date Title
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101412761B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US8778722B2 (en) TFT substrate and method for producing TFT substrate
KR101609727B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101681483B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20080068240A (ko) 박막 트랜지스터 기판의 제조 방법
US20130234124A1 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
KR20110084005A (ko) 표시 기판
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20110093113A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101600887B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101579453B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20150007000A (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
JP6286453B2 (ja) 半導体装置およびその製造方法
KR20140064040A (ko) 표시 기판 및 이의 제조 방법
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101743111B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20120014380A (ko) 버티컬 산화물 반도체 및 그 제조방법
KR20100070085A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20150037795A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20110118384A (ko) 표시 기판 및 그 제조 방법
KR20100070086A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20100075059A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101463032B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 5