JP6286453B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6286453B2
JP6286453B2 JP2015560970A JP2015560970A JP6286453B2 JP 6286453 B2 JP6286453 B2 JP 6286453B2 JP 2015560970 A JP2015560970 A JP 2015560970A JP 2015560970 A JP2015560970 A JP 2015560970A JP 6286453 B2 JP6286453 B2 JP 6286453B2
Authority
JP
Japan
Prior art keywords
layer
forming
electrode
silicon nitride
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015560970A
Other languages
English (en)
Other versions
JPWO2015119073A1 (ja
Inventor
庸輔 神崎
庸輔 神崎
誠二 金子
誠二 金子
貴翁 斉藤
貴翁 斉藤
泰 高丸
泰 高丸
啓介 井手
啓介 井手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2015119073A1 publication Critical patent/JPWO2015119073A1/ja
Application granted granted Critical
Publication of JP6286453B2 publication Critical patent/JP6286453B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material

Description

本発明は、半導体装置およびその製造方法に関し、特に、酸化物半導体ＴＦＴを備えた半導体装置およびその製造方法に関する。
近年、アクティブマトリクス型の液晶表示装置が広く用いられている。アクティブマトリクス型液晶表示装置は、画素ごとに薄膜トランジスタ（ＴＦＴ）が設けられたアクティブマトリクス基板（「ＴＦＴ基板」とも呼ばれる。）と、アクティブマトリクス基板に対向する対向基板と、これらの間に設けられた液晶層とを備える。アクティブマトリクス型液晶表示装置は、ＴＦＴを介して各画素の液晶層（電気的には「液晶容量」と呼ばれる。）に印加する電圧を制御することによって、各画素を透過する光の量を調節し、表示を行う。ＴＦＴ基板の各画素には、液晶容量に電気的に並列に接続された補助容量が設けられる。
特許文献１には、アクティブマトリクス型液晶表示装置の開口率を向上させるための構造が提案されている。特許文献１に提案されている構造では、ＴＦＴを覆うように有機絶縁層を形成し、この有機絶縁層上に、補助容量電極、誘電体層および画素電極をこの順（あるいはこの反対の順）で積層することによって補助容量が形成されている。
一方、最近、ＴＦＴの活性層の材料として、酸化物半導体が注目されている。特許文献２には、酸化物半導体膜を活性層とするＴＦＴをスイッチング素子として用いたアクティブマトリクス型液晶表示装置が変形例２として開示されている。酸化物半導体は、アモルファスシリコンよりも高い移動度を有しており、アモルファスシリコン膜を活性層とするＴＦＴ（以下、「アモルファスシリコンＴＦＴ」）よりも高速で動作することが可能である。本願明細書では、酸化物半導体膜を活性層とするＴＦＴを「酸化物半導体ＴＦＴ」と称することがある。
特開平９−１７１１９６号公報 特開２０１０−２３０７４４号公報
本願発明者が、酸化物半導体ＴＦＴを備えたアクティブマトリクス型液晶表示装置について、酸化物半導体ＴＦＴを覆う有機絶縁層上に補助容量を形成する構成を採用したところ、高温高湿下で保存試験を行うと、液晶層中に気泡が発生するという問題が生じることがわかった。このような気泡の発生は、表示品位の低下の原因となるので、液晶表示装置の信頼性を低下させてしまう。
本発明は、上記問題に鑑みてなされたものであり、その目的は、酸化物半導体ＴＦＴを備えた半導体装置の高温高湿下での信頼性を向上させることにある。
本発明の実施形態による半導体装置は、基板と、前記基板に支持された薄膜トランジスタであって、酸化物半導体層を有する薄膜トランジスタと、前記薄膜トランジスタを覆うように設けられた有機絶縁層と、前記有機絶縁層上に設けられた下層電極と、前記下層電極上に設けられた誘電体層と、前記誘電体層上に設けられた上層電極であって、前記誘電体層を介して前記下層電極に対向する部分を有する上層電極と、を備え、前記誘電体層は、水素含有量が５．３３×１０21個／ｃｍ3以下のシリコン窒化物膜である。
ある実施形態において、前記シリコン窒化物膜の比誘電率は、６．５６以下である。
ある実施形態において、前記酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体を含む。
ある実施形態において、前記Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体は結晶質部分を含む。
ある実施形態において、前記酸化物半導体層は、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｓｎ−Ｏ系半導体またはＩｎ−Ｇａ−Ｏ系半導体を含む。
ある実施形態において、前記上層電極および前記下層電極のそれぞれは、透明な導電材料から形成されている。
本発明の実施形態による半導体装置の製造方法は、基板を用意する工程（ａ）と、前記基板上に、酸化物半導体層を有する薄膜トランジスタを形成する工程（ｂ）と、前記薄膜トランジスタを覆うように有機絶縁層を形成する工程（ｃ）と、前記有機絶縁層上に下層電極を形成する工程（ｄ）と、前記下層電極上に誘電体層を形成する工程（ｅ）と、前記誘電体層上に上層電極を形成する工程（ｆ）と、を包含し、前記工程（ｅ）は、前記誘電体層としてシリコン窒化物膜を形成する工程であり、前記シリコン窒化物膜の水素含有量が５．３３×１０21個／ｃｍ3以下となるような成膜条件で実行される。
ある実施形態において、前記工程（ｅ）は、前記シリコン窒化物膜の比誘電率が６．５６以下となるような成膜条件で実行される。
ある実施形態において、前記工程（ｅ）は、プラズマＣＶＤ法により、ＳｉＨ4と、ＮＨ3および／またはＮ2とを含む混合ガスを用いて、チェンバ内圧力が１２００ｍＴｏｒｒ以上１５００ｍＴｏｒｒ以下、基板温度が１８０℃以上２２０℃以下、電極間距離が１８ｍｍ以上２５ｍｍ以下、前記混合ガスの全流量に対するＳｉＨ4の流量比が３％以上５％以下、パワー密度が０．３６Ｗ／ｃｍ2以上の成膜条件で実行される。
ある実施形態において、前記工程（ｅ）は、０．４９Ｗ／ｃｍ2以下のパワー密度で実行される。
本発明の実施形態によれば、酸化物半導体ＴＦＴを備えた半導体装置の高温高湿下での信頼性を向上させることができる。
（ａ）および（ｂ）は、それぞれ本発明の実施形態によるＴＦＴ基板１００Ａの模式的な断面図および平面図である。 （ａ）〜（ｅ）は、ＴＦＴ基板１００Ａの製造工程を模式的に示す工程断面図である。 （ａ）〜（ｃ）は、ＴＦＴ基板１００Ａの製造工程を模式的に示す工程断面図である。 （ａ）および（ｂ）は、ＴＦＴ基板１００Ａの製造工程を模式的に示す工程断面図である。 実施例１〜４および比較例１、２のそれぞれについて、シリコン窒化物膜の比誘電率の算出結果を示すグラフである。 実施例１〜４および比較例１、２のそれぞれについて、水素含有量の算出結果を示すグラフである。 （ａ）および（ｂ）は、それぞれ本発明の実施形態による他のＴＦＴ基板１００Ｂの模式的な断面図および平面図である。 液晶層中に発生した気泡ＢＬを模式的に示す図である。 劣化が発生した（閾値電圧が負にシフトした）ＴＦＴのＩｄ−Ｖｇ特性の例を示すグラフである。
まず、上述した気泡の発生に関し、本願発明者が見出した知見を説明する。
本願発明者が、酸化物半導体ＴＦＴを備えたアクティブマトリクス型液晶表示装置について、酸化物半導体ＴＦＴを覆う有機絶縁層上に補助容量を形成する構成を採用したところ、高温高湿下で保存試験を行うと、液晶層中に気泡が発生することがあった。図８に、液晶表示パネルＰにおいて発生した気泡ＢＬを模式的に示す。気泡ＢＬの大きさ（直径）は、例えば約１０ｍｍである。
気泡は、発生の初期段階では目視できないほど小さいが、時間の経過とともに徐々に集まって大きくなっていく。気泡の発生が確認されるまでの時間は、水蒸気圧が高い条件であるほど短くなる。例えば、５０℃・９５％ＲＨ、６０℃・９５％ＲＨおよび７０℃・９５％ＲＨの条件では、気泡が発生するまでの時間は、上記の順で短くなる。本願発明者が気泡の成分を分析したところ、気泡の主成分（体積比で約９０％）はＨ2（水素）であり、残りの成分はＮ2（窒素）、ＣＯ（一酸化炭素）およびＣＯ2（二酸化炭素）であった。
気泡が発生するメカニズムは完全には判明していないが、気泡に含まれる水素は、補助容量を構成する誘電体層として形成されているシリコン窒化物膜に含有されていたものであると推察される。また、有機絶縁層上に補助容量が形成された構成において気泡が発生していることから、シリコン窒化物膜の下に位置する有機絶縁層が、気泡の発生に大きく関係していると考えられる。
本願発明は、本願発明者が見出した上記知見に基づいて想到されたものである。以下、図面を参照して、本発明の実施形態による半導体装置およびその製造方法を説明するが、本発明は、例示する実施形態に限定されない。本発明の実施形態による半導体装置は、酸化物半導体ＴＦＴを備える各種基板、各種表示装置、各種電子機器であってよい。以下では、液晶表示装置用のＴＦＴ基板（アクティブマトリクス基板）を例として説明を行う。液晶表示装置の表示モードは、特に限定されず、ここでは、ＦＦＳ（Fringe Field Switching）モードで表示を行う液晶表示装置に用いられるＴＦＴ基板を例示する。なお、以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。
図１（ａ）および（ｂ）に、本発明の実施形態によるＴＦＴ基板１００Ａを示す。図１（ａ）および（ｂ）は、それぞれＴＦＴ基板１００Ａの模式的な断面図および平面図であり、図１（ａ）は、図１（ｂ）中のＡ−Ａ’線に沿った断面（ＴＦＴ１０Ａを含む断面）に対応する。なお、図１（ｂ）では、図１（ａ）に示されている構成要素の一部（後述する上層電極３６等）が省略されている。
ＴＦＴ基板１００Ａは、図１（ａ）および（ｂ）に示すように、基板（典型的には透明基板）１１と、基板１１に支持された薄膜トランジスタ（ＴＦＴ）１０Ａとを備える。ＴＦＴ１０Ａは、ゲート電極１２ｇ、ゲート絶縁膜１４、酸化物半導体層１６、ソース電極１８ｓおよびドレイン電極１８ｄを有する。つまり、ＴＦＴ１０Ａは、酸化物半導体ＴＦＴである。
ゲート電極１２ｇは、走査配線（ゲートバスライン）Ｇに電気的に接続されており（本実施形態では走査配線Ｇから分岐している）、走査配線Ｇから走査信号を供給される。ゲート絶縁膜１４は、ゲート電極１２ｇを覆うように形成されている。酸化物半導体層１６は、島状であり、ゲート絶縁膜１４を介してゲート電極１２ｇに重なるように形成されている。
ソース電極１８ｓは、信号配線（ソースバスライン）Ｓに電気的に接続されており（本実施形態では信号配線Ｓから分岐している）、信号配線Ｓから表示信号を供給される。ソース電極１８ｓは、酸化物半導体層１６の一部（ソース領域と呼ばれる）に接するように設けられている。これに対し、ドレイン電極１８ｄは、酸化物半導体層１６の他の一部（ドレイン領域と呼ばれる）に接するように設けられている。酸化物半導体層１６の、ソース領域とドレイン領域との間に位置する領域は、チャネル領域と呼ばれる。上述した構成を有するＴＦＴ１０Ａを覆うように、保護層２２が形成されている。
本実施形態におけるＴＦＴ１００Ａは、さらに、有機絶縁層２４と、下層電極３２と、誘電体層３４と、上層電極３６とを備える。
有機絶縁層２４は、保護層２２上に、ＴＦＴ１０Ａを覆うように設けられている。有機絶縁層２４は、典型的には、感光性樹脂材料から形成される。有機絶縁層２４の厚さは、例えば１μｍ〜３μｍである。
下層電極３２は、有機絶縁層２４上に設けられている。ここでは、下層電極３２は、液晶表示装置のすべての画素にわたって連続するように形成されている。ただし、下層電極３２は、ＴＦＴ１０Ａのドレイン電極１８ｄと後述する上層電極３６とを電気的に接続するためのコンタクトホールＣＨの近傍には形成されていない。下層電極３２は、共通信号（ＣＯＭ信号）が供給されることにより、共通電極として機能する。
誘電体層３４は、下層電極３２上に設けられている。誘電体層３４は、後述するように、シリコン窒化物膜である。誘電体層３４の厚さは、例えば５０ｎｍ〜２００ｎｍである。
上層電極３６は、誘電体層３４上に設けられている。上層電極３６は、誘電体層３４を介して下層電極３２と対向する部分を有する。上層電極３６は、液晶表示装置の画素ごとに独立に（分離して）形成されており、図示されていないが、上層電極３６は、少なくとも１つのスリットを有する。上層電極３６は、コンタクトホールＣＨにおいてＴＦＴ１０Ａのドレイン電極１８ｄに電気的に接続されており、画素電極として機能する。
ここでは、上層電極３６および下層電極３２のそれぞれは、透明な導電材料から形成された透明電極である。つまり、上層電極３６および下層電極３２と、これらの間に位置する誘電体層３４とによって、画素内に透明な補助容量が形成される。画素内で透明な補助容量の占める面積の割合は、典型的には、５０％〜８０％である。
なお、図示されていないが、上層電極３６上には、配向膜が形成される。液晶表示装置においては、ＴＦＴ基板１００Ａに対向するように対向基板が配置され、ＴＦＴ基板１００Ａと対向基板との間に、液晶層が設けられる。
本実施形態のＴＦＴ基板１００Ａでは、誘電体層３４は、比較的水素含有量の少ない、つまり、比較的緻密なシリコン窒化物膜である。具体的には、誘電体層３４は、水素含有量が５．３３×１０21個／ｃｍ3以下のシリコン窒化物膜であり、そのことによって、後に検証結果を交えて詳述するように、液晶層における気泡の発生が抑制される。そのため、高温高湿下での信頼性を向上させることができる。
ただし、本願発明者の検討によれば、酸化物半導体ＴＦＴを備えるＴＦＴ基板において、誘電体層として緻密なシリコン窒化物膜を形成すると、所望のＴＦＴ特性が得られない場合があることがわかった。具体的には、図９に示すように閾値電圧が負にシフトすることによってＴＦＴがノーマリーオンデバイスとなり、液晶表示装置内に内蔵された回路（例えばゲートドライバとして使用されるシフトレジスタ回路）の動作が困難となる。
本願発明者がさらなる検討を重ねた結果、シリコン窒化物膜を比誘電率が高くなり過ぎないように形成することにより、酸化物半導体ＴＦＴの特性劣化を抑制し得ることを見出した。具体的には、酸化物半導体ＴＦＴであるＴＦＴ１０Ａの特性劣化を抑制する観点からは、シリコン窒化物膜（誘電体層３４）の比誘電率は、６．５６以下であることが好ましい。シリコン窒化物膜の水素含有量を５．３３×１０21個／ｃｍ3以下とし、且つ、比誘電率を６．５６以下とすることにより、ＴＦＴ１０Ａの特性劣化を抑制しつつ、液晶層における気泡の発生を抑制することができる。
次に、図２、図３および図４を参照しながら、本実施形態におけるＴＦＴ基板１００Ａの製造方法を説明する。図２（ａ）〜（ｅ）、図３（ａ）〜（ｃ）および図４（ａ）、（ｂ）は、ＴＦＴ基板１００Ａの製造工程を模式的に示す工程断面図である。
まず、図２（ａ）に示すように、基板１１を用意する。基板１１としては、ガラス基板や、耐熱性を有するプラスチック基板などを用いることができる。ここでは、ガラス基板を用いる。
次に、基板１１上に、酸化物半導体層１６を有するＴＦＴ１０Ａを形成する。
具体的には、まず、図２（ｂ）に示すように、基板１１上にスパッタリング法等により導電膜（以下、「ゲートメタル膜」と呼ぶ。）を堆積した後、フォトリソグラフィプロセスを用いてゲートメタル膜をパターニングすることにより、ゲート電極１２ｇおよび走査配線Ｇ（図２（ｂ）では不図示）を形成する。ここでは、厚さ２０ｎｍの窒化タンタル膜（ＴａＮ膜）および厚さ３００ｎｍのタングステン膜（Ｗ膜）を順に堆積して、得られた積層膜をパターニングすることにより、ゲート電極１２ｇおよび走査配線Ｇを形成する。
次に、図２（ｃ）に示すように、ＣＶＤ（Chemical Vapor Deposition）法等により、ゲート電極１２ｇおよびゲートバスラインＧを覆うゲート絶縁膜１４を形成する。ここでは、厚さ３００ｎｍのシリコン窒化物膜（ＳｉＮx膜）および厚さ５０ｎｍのシリコン酸化物膜（ＳｉＯ2膜）を順に堆積することにより、ゲート絶縁膜１４を形成する。
続いて、図２（ｄ）に示すように、ゲート絶縁膜１４上にスパッタリング法またはＣＶＤ法等により酸化物半導体膜を堆積した後、フォトリソグラフィプロセスを用いて酸化物半導体膜をパターニングすることにより、島状の酸化物半導体層１６を形成する。ここでは、スパッタリング法で、厚さ５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系の半導体（以下、「Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体」と略する。）膜を堆積した後、基板全体に熱処理（例えば３００℃以上５００℃以下、１〜２時間程度）を行う。熱処理を行うことにより、酸化物半導体の酸素欠損を回復することが可能となる。その後、フォトリソグラフィプロセスを用いてＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体膜をパターニングし、島状の酸化物半導体層１６を形成する。
このように、酸化物半導体層１６は、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体を含む。ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。本実施形態では、酸化物半導体層１６は、Ｉｎ、Ｇａ、Ｚｎを、例えばＩｎ：Ｇａ：Ｚｎ＝１：１：１の割合で含むＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体層であってもよい。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層を有するＴＦＴは、高い移動度（ａ−ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ−ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴおよび画素ＴＦＴとして好適に用いられる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層を有するＴＦＴを用いれば、表示装置の消費電力を大幅に削減することが可能になる。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体は、アモルファスでもよいし、結晶質部分を含んでもよい。結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体が好ましい。このようなＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体の結晶構造は、例えば、特開２０１２−１３４４７５号公報に開示されている。参考のために、特開２０１２−１３４４７５号公報の開示内容の全てを本明細書に援用する。
酸化物半導体層１６は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＺｎ−Ｏ系半導体（ＺｎＯ）、Ｉｎ−Ｚｎ−Ｏ系半導体（ＩＺＯ（登録商標））、Ｚｎ−Ｔｉ−Ｏ系半導体（ＺＴＯ）、Ｃｄ−Ｇｅ−Ｏ系半導体、Ｃｄ−Ｐｂ−Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体（例えばＩｎ2Ｏ3−ＳｎＯ2−ＺｎＯ）、Ｉｎ−Ｇａ−Ｓｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｏ系半導体などを含んでいてもよい。
次に、図２（ｅ）に示すように、スパッタリング法等により酸化物半導体層１６上に導電膜（以下、「ソースメタル膜」と呼ぶ。）を堆積した後、フォトリソグラフィプロセスを用いてソースメタル膜をパターニングすることにより、ソース電極１８ｓ、ドレイン電極１８ｄおよび信号配線Ｓ（図２（ｅ）では不図示）を形成する。ここでは、厚さ３０ｎｍのチタン膜（Ｔｉ膜）、厚さ３００ｎｍのアルミニウム膜（Ａｌ膜）および厚さ１００ｎｍのＴｉ膜を順に堆積して、得られた積層膜をパターニングすることにより、ソース電極１８ｓ、ドレイン電極１８ｄおよびソースバスラインＳを形成する。このようにして、酸化物半導体層１６を有するＴＦＴ１０Ａを基板１１上に形成することができる。
次に、図３（ａ）に示すように、ＣＶＤ（Chemical Vapor Deposition）法等により、ＴＦＴ１０Ａ上に保護層２２を堆積する。ここでは、厚さ３００ｎｍの二酸化シリコン膜（ＳｉＯ2膜）を堆積することにより、保護層２２を形成する。その後、基板全体に熱処理（例えば２５０℃以上４５０℃以下、１〜２時間程度）を行う。熱処理を行うことにより、酸化物半導体層１６と、ソース電極１８ｓおよびドレイン電極１８ｄとの間のコンタクト抵抗を低減し得る。また、酸化物半導体層１６のチャネル領域が酸化される結果、チャネル領域内の酸素欠損を低減できる。
続いて、図３（ｂ）に示すように、ＴＦＴ１０Ａを覆うように有機絶縁層２４を形成する。有機絶縁層２４は、例えばポジ型の感光性樹脂材料（例えばアクリル系樹脂材料）を保護層２２上に付与した後、露光・現像することにより、形成することができる。有機絶縁層２４の材料として、ネガ型の感光性樹脂材料を用いてもよい。ここでは、アクリル系樹脂材料を用いて厚さ２．０μｍの有機絶縁層２４を形成する。このとき、ドレイン電極１８ｄに重なる位置に開口部２４ａを形成する。また、その後、有機絶縁層２４をマスクとしてエッチングを行うことによって保護層２２に開口部２２ａを形成して、ドレイン電極１８ｄの一部を露出させる。
次に、図３（ｃ）に示すように、有機絶縁層２４上に下層電極３２を形成する。下層電極３２は、有機絶縁層２４上にスパッタリング法等により透明導電膜を堆積した後、フォトリソグラフィプロセスを用いて透明導電膜をパターニングすることにより形成することができる。透明導電膜の材料としては、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ（登録商標））等を用いることができる。ここでは、厚さ１００ｎｍのＩＺＯ膜を堆積して得られた透明導電膜をパターニングすることにより、下層電極３２を形成する。
次に、図４（ａ）に示すように、下層電極３２上に誘電体層３４を形成する。本実施形態では、誘電体層３４としてプラズマＣＶＤ法によりシリコン窒化物膜を形成する。シリコン窒化物膜の形成は、後述するような成膜条件で実行する。ここでは、厚さ１００ｎｍのシリコン窒化物膜を堆積する。その後、誘電体層３４の一部（保護層２２の開口部２２ａおよび有機絶縁層２４の開口部２４ａに重なる領域）にエッチングによって開口部３４ａを形成することにより、ＴＦＴ１０Ａのドレイン電極１８ｄと上層電極３６とを電気的に接続するためのコンタクトホールＣＨを形成する。
続いて、図４（ｂ）に示すように、誘電体層３４上に上層電極３６を形成する。上層電極３６は、下層電極３２と同様に形成することができる。ここでは、厚さ１００ｎｍのＩＺＯ膜を堆積して、得られた透明導電膜をパターニングすることにより、上層電極３６を形成する。上層電極３６は、コンタクトホールＣＨにおいてＴＦＴ１０Ａのドレイン電極１８ｄに電気的に接続される。
このようにして、図１（ａ）および（ｂ）に示したＴＦＴ基板１００Ａが得られる。
ここで、誘電体層３４を形成する工程における、シリコン窒化物膜の成膜条件を説明する。本実施形態では、シリコン窒化物膜を形成する工程は、シリコン窒化物膜の水素含有量が５．３３×１０21個／ｃｍ3以下となるような成膜条件で実行される。プラズマＣＶＤ法によりシリコン窒化物膜を形成する場合、原料ガスとしては、例えば、ＳｉＨ4およびＮＨ3の混合ガス、ＳｉＨ4およびＮ2の混合ガス、または、ＳｉＨ4、ＮＨ3およびＮ2の混合ガスを用いることができる。つまり、ＳｉＨ4と、ＮＨ3および／またはＮ2とを含む混合ガスを用いることができる。
成膜条件のパラメータとしては、例えば、チェンバ内圧力、基板温度、電極間距離、混合ガスの全流量に対するＳｉＨ4の流量比、および、パワー密度が挙げられる。これらのパラメータのうち、例えばパワー密度を高くすることにより、シリコン窒化物膜をより緻密にして（つまり比誘電率を高くして）水素含有量を少なくすることができる。
シリコン窒化物膜の水素含有量を５．３３×１０21個／ｃｍ3以下とするためには、シリコン窒化物膜を形成する工程は、シリコン窒化物膜の比誘電率が６．２５以上となるような成膜条件で実行されることが好ましい。具体的には、チェンバ内圧力が１２００ｍＴｏｒｒ以上１５００ｍＴｏｒｒ以下、基板温度が１８０℃以上２２０℃以下、電極間距離が１８ｍｍ以上２５ｍｍ以下、混合ガスの全流量に対するＳｉＨ4の流量比が３％以上５％以下の場合、パワー密度を０．３６Ｗ／ｃｍ2以上とすることにより、シリコン窒化物膜の水素含有量を５．３３×１０21個／ｃｍ3以下とすることができる。
なお、パワー密度を高くしすぎると、酸化物半導体ＴＦＴであるＴＦＴ１０Ａの特性が劣化（例えば閾値電圧が負にシフト）したり、有機絶縁層２４が変色したりすることがある。これらの問題の発生を抑制するためには、パワー密度は、０．４９Ｗ／ｃｍ2以下であることが好ましい。パワー密度が０．４９Ｗ／ｃｍ2以下であることにより、シリコン窒化物膜の比誘電率を６．５６以下とすることができ、ＴＦＴ１０Ａの特性劣化や有機絶縁層２４への悪影響を抑制しつつ、液晶層における気泡の発生を抑制することができる。
続いて、上述した製造方法により実際に作製したＴＦＴ基板１００Ａを用いて液晶表示装置を試作し、高温高湿下での信頼性を検証した結果を説明する。
＜実施例１＞
上述した製造方法に基づいてＴＦＴ基板を作製し、そのＴＦＴ基板を用いて実施例１の液晶表示装置を作製した。シリコン窒化物膜の厚さは３００ｎｍとした。シリコン窒化物膜を形成する工程における成膜条件は以下に示す通りである。
パワー密度： ０．３６Ｗ／ｃｍ2
チェンバ内圧力： １４００ｍＴｏｒｒ
基板温度： ２００℃
ガス流量比： ＳｉＨ4：ＮＨ3：Ｎ2＝１：４：２０
電極間距離： ２０ｍｍ
＜実施例２＞
パワー密度を０．４１Ｗ／ｃｍ2としたこと以外は実施例１の液晶表示装置と同様にして、実施例２の液晶表示装置を作製した。
＜実施例３＞
パワー密度を０．４５Ｗ／ｃｍ2としたこと以外は実施例１の液晶表示装置と同様にして、実施例３の液晶表示装置を作製した。
＜実施例４＞
パワー密度を０．４９Ｗ／ｃｍ2としたこと以外は実施例１の液晶表示装置と同様にして、実施例４の液晶表示装置を作製した。
＜比較例１＞
パワー密度を０．２８Ｗ／ｃｍ2としたこと以外は実施例１の液晶表示装置と同様にして、比較例１の液晶表示装置を作製した。
＜比較例２＞
パワー密度を０．３２Ｗ／ｃｍ2としたこと以外は実施例１の液晶表示装置と同様にして、比較例２の液晶表示装置を作製した。
恒温恒湿器（楠本化成社製ＦＸ４２０Ｎ）を用い、実施例１〜４および比較例１、２の液晶表示装置を７０℃・９５％ＲＨの環境下で３００時間保存した後、気泡の発生の有無を目視および光学顕微鏡により確認した。その結果、比較例１および２の液晶表示装置では気泡が発生していたのに対し、実施例１〜４では気泡が発生していなかった。
次に、各液晶表示装置を分解し、容量測定装置（ヒューレット・パッカード社製４２８４Ａ）を用いて、各ＴＦＴ基板の誘電体層（シリコン窒化物膜）の容量を測定し、比誘電率を算出した（測定周波数：１ｋＨｚ）。図５に、実施例１〜４および比較例１、２のそれぞれについて、シリコン窒化物膜の比誘電率の算出結果を示す。
図５からわかるように、実施例１〜４のシリコン窒化物膜の比誘電率は、それぞれ６．２５、６．３５、６．４８、６．５６である。これに対し、比較例１および２のシリコン窒化物膜の比誘電率は、それぞれ５．８２、６．０５である。このように、実施例１〜４では、比較例１、２に比べ、比誘電率の高い、つまり、緻密なシリコン窒化物膜が形成されていることが確認された。
また、昇温脱離ガス分析法（Thermal Desorption Spectroscopy（ＴＤＳ））法を用いて各ＴＦＴ基板の誘電体層（シリコン窒化物膜）について水素脱離量を測定し、得られた水素脱離量からシリコン窒化物膜の水素含有量を算出した。水素脱離量の測定には、電子科学社製ＴＤＳ１２００を用いた。各試料の加熱は、１×１０-7Ｐａの真空度および１℃／ｓｅｃの昇温速度で８０℃から７００℃まで温度を上昇させることにより実行した。図６に、実施例１〜４および比較例１、２のそれぞれについて、水素含有量の算出結果を示す。
図６からわかるように、比較例１および２では水素含有量がそれぞれ７．７３×１０ ２１ 個／ｃｍ３、６．３０×１０ ２１ 個／ｃｍ３であったのに対し、実施例１〜４では水素含有量はそれぞれ５．３３×１０２１個／ｃｍ３、４．６３×１０２１個／ｃｍ３、４．２０×１０２１個／ｃｍ３、３．６０×１０２１個／ｃｍ３であった。つまり、実施例１〜４では、比較例１および２に比べ、シリコン窒化物膜の水素含有量が少なく、いずれも５．３３×１０２１個／ｃｍ３以下であった。
上述した検証結果からわかるように、補助容量を形成する誘電体層３４であるシリコン窒化物膜の水素含有量を５．３３×１０21個／ｃｍ3以下とすることにより、液晶層における気泡の発生を抑制することができ、液晶表示装置の高温高湿下での信頼性を向上させることができる。
なお、上記の説明では、成膜条件のパラメータのうちのパワー密度を高くすることによって、シリコン窒化物膜の水素含有量を少なくしたが、混合ガスの全流量に対するＳｉＨ4の流量比を少なくすることによっても、シリコン窒化物膜の水素含有量を少なくすることができる。ただし、パワー密度の調整によってシリコン窒化物膜の水素含有量を制御する方が、基板面内の膜厚の均一性を維持する点で好ましい。
次に、本発明の実施形態によるＴＦＴ基板１００Ａの改変例を説明する。図７（ａ）および（ｂ）に、本発明の実施形態による他のＴＦＴ基板１００Ｂを示す。図７（ａ）および（ｂ）は、それぞれＴＦＴ基板１００Ｂの模式的な断面図および平面図であり、図７（ａ）は、図７（ｂ）中のＡ−Ａ’線に沿った断面（ＴＦＴ１０Ｂを含む断面）に対応する。なお、図７（ｂ）では、図７（ａ）に示されている構成要素の一部（後述する上層電極３６等）が省略されている。
図７（ａ）および（ｂ）に示すように、ＴＦＴ基板１００Ｂでは、ＴＦＴ１０Ｂは、酸化物半導体層１６のチャネル領域を覆うように設けられたエッチストップ層１７を有している。エッチストップ層１７を設けることにより、酸化物半導体層１６に生じるプロセスダメージを低減できる。また、エッチストップ層１７がシリコン酸化物膜などの酸化物膜を含むと、酸化物半導体に酸素欠損が生じた場合に、酸化物膜に含まれる酸素によって酸素欠損を回復することが可能となるので、酸化物半導体の酸素欠損を低減できる。
エッチストップ層１７は、酸化物半導体層１６の形成後、ソース電極１８ｓおよびドレイン電極１８ｄの形成前に、例えばＣＶＤ法により、酸化物半導体層１６上に保護膜を堆積し、この保護膜をフォトリソグラフィプロセスを用いてパターニングすることによって形成することができる。パターニングは、少なくとも酸化物半導体層１６のうちチャネル領域となる領域がエッチストップ層１７によって覆われるように実行される。ここでは、エッチストップ層１７として、厚さ１５０ｎｍのＳｉＯ2膜を用いる。エッチストップ層１７として、シリコン酸化物膜、シリコン窒化物膜、酸化窒化シリコン膜またはこれらの積層膜を用いてもよい。
なお、上記の説明では、下層電極３２および上層電極３６が、それぞれ共通電極および画素電極として機能する例を示したが、これに限られず、下層電極３２および上層電極３６が、それぞれ画素電極および共通電極として機能する構成であってもよい。また、上記の説明では、表示モードとしてＦＦＳモードを例示したが、他の種々の表示モードを採用してもよい。例えば、本発明の実施形態による半導体装置は、ＶＡ（Vertical Alignment）モードやＴＮ（Twisted Nematic）モードの液晶表示装置用のＴＦＴ基板であってもよい。この場合、上層電極３６を画素電極として機能させ、誘電体層３４を介して上層電極３６と対向する下層電極３２を補助容量電極として機能させることにより、上層電極３６、誘電体層３４および下層電極３２によって、画素内に透明な補助容量を形成することができる。
本発明の実施形態によれば、酸化物半導体ＴＦＴを備えた半導体装置の高温高湿下での信頼性を向上させることができる。本発明の実施形態による半導体装置は、例えば液晶表示装置用のＴＦＴ基板として好適に用いられる。
１０Ａ、１０Ｂ 薄膜トランジスタ（ＴＦＴ）
１１ 基板
１２ｇ ゲート電極
１４ ゲート絶縁膜
１６ 酸化物半導体層
１７ エッチストップ層
１８ｓ ソース電極
１８ｄ ドレイン電極
２２ 保護層
２４ 有機絶縁層
３２ 下層電極
３４ 誘電体層
３６ 上層電極
１００Ａ、１００Ｂ ＴＦＴ基板
Ｇ 走査配線（ゲートバスライン）
Ｓ 信号配線（ソースバスライン）

Claims (8)

  1. 基板と、
    前記基板に支持された薄膜トランジスタであって、酸化物半導体層を有する薄膜トランジスタと、
    前記薄膜トランジスタを覆うように設けられた有機絶縁層と、
    前記有機絶縁層上に設けられた下層電極と、
    前記下層電極上に設けられた誘電体層と、
    前記誘電体層上に設けられた上層電極であって、前記誘電体層を介して前記下層電極に対向する部分を有する上層電極と、
    を備え、
    前記誘電体層は、水素含有量が５．３３×１０２１個／ｃｍ３以下のシリコン窒化物膜であり、
    前記シリコン窒化物膜の比誘電率は、６．５６以下である、半導体装置。
  2. 前記酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体を含む、請求項１に記載の半導体装置。
  3. 前記Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体は結晶質部分を含む、請求項２に記載の半導体装置。
  4. 前記酸化物半導体層は、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｓｎ−Ｏ系半導体またはＩｎ−Ｇａ−Ｏ系半導体を含む、請求項１に記載の半導体装置。
  5. 前記上層電極および前記下層電極のそれぞれは、透明な導電材料から形成されている、請求項１から４のいずれかに記載の半導体装置。
  6. 基板を用意する工程（ａ）と、
    前記基板上に、酸化物半導体層を有する薄膜トランジスタを形成する工程（ｂ）と、
    前記薄膜トランジスタを覆うように有機絶縁層を形成する工程（ｃ）と、
    前記有機絶縁層上に下層電極を形成する工程（ｄ）と、
    前記下層電極上に誘電体層を形成する工程（ｅ）と、
    前記誘電体層上に上層電極を形成する工程（ｆ）と、
    を包含し、
    前記工程（ｅ）は、前記誘電体層としてシリコン窒化物膜を形成する工程であり、前記シリコン窒化物膜の水素含有量が５．３３×１０２１個／ｃｍ３以下となるような成膜条件で実行され、
    前記工程（ｅ）は、前記シリコン窒化物膜の比誘電率が６．５６以下となるような成膜条件で実行される、半導体装置の製造方法。
  7. 基板を用意する工程（ａ）と、
    前記基板上に、酸化物半導体層を有する薄膜トランジスタを形成する工程（ｂ）と、
    前記薄膜トランジスタを覆うように有機絶縁層を形成する工程（ｃ）と、
    前記有機絶縁層上に下層電極を形成する工程（ｄ）と、
    前記下層電極上に誘電体層を形成する工程（ｅ）と、
    前記誘電体層上に上層電極を形成する工程（ｆ）と、
    を包含し、
    前記工程（ｅ）は、前記誘電体層としてシリコン窒化物膜を形成する工程であり、前記シリコン窒化物膜の水素含有量が５．３３×１０ ２１ 個／ｃｍ ３ 以下となるような成膜条件で実行され、
    前記工程（ｅ）は、プラズマＣＶＤ法により、ＳｉＨ４と、ＮＨ３および／またはＮ２とを含む混合ガスを用いて、チェンバ内圧力が１２００ｍＴｏｒｒ以上１５００ｍＴｏｒｒ以下、基板温度が１８０℃以上２２０℃以下、電極間距離が１８ｍｍ以上２５ｍｍ以下、前記混合ガスの全流量に対するＳｉＨ４の流量比が３％以上５％以下、パワー密度が０．３６Ｗ／ｃｍ２以上の成膜条件で実行される、半導体装置の製造方法。
  8. 前記工程（ｅ）は、０．４９Ｗ／ｃｍ２以下のパワー密度で実行される、請求項７に記載の半導体装置の製造方法。
JP2015560970A 2014-02-10 2015-02-02 半導体装置およびその製造方法 Active JP6286453B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014023697 2014-02-10
JP2014023697 2014-02-10
PCT/JP2015/052827 WO2015119073A1 (ja) 2014-02-10 2015-02-02 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2015119073A1 JPWO2015119073A1 (ja) 2017-03-23
JP6286453B2 true JP6286453B2 (ja) 2018-02-28

Family

ID=53777878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015560970A Active JP6286453B2 (ja) 2014-02-10 2015-02-02 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US10012883B2 (ja)
JP (1) JP6286453B2 (ja)
CN (1) CN105981148B (ja)
TW (1) TWI619255B (ja)
WO (1) WO2015119073A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150137218A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 액정표시장치 및 이의 제조 방법
CN105607365A (zh) * 2015-12-31 2016-05-25 深圳市华星光电技术有限公司 一种coa基板及其制作方法
JP7061941B2 (ja) * 2018-08-06 2022-05-02 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法
US20200058497A1 (en) * 2018-08-20 2020-02-20 Applied Materials, Inc Silicon nitride forming precursor control
CN110998848A (zh) * 2019-11-26 2020-04-10 重庆康佳光电技术研究院有限公司 一种光阻剥离液的隔离结构、tft阵列及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09171196A (ja) 1995-10-16 1997-06-30 Sharp Corp 液晶表示装置
JPH1174485A (ja) * 1997-06-30 1999-03-16 Toshiba Corp 半導体装置およびその製造方法
US6207586B1 (en) * 1998-10-28 2001-03-27 Lucent Technologies Inc. Oxide/nitride stacked gate dielectric and associated methods
JP3406250B2 (ja) * 1999-08-30 2003-05-12 日本エー・エス・エム株式会社 窒化珪素系膜の成膜方法
JP2002075992A (ja) * 2000-09-01 2002-03-15 Fujitsu Ltd シリコン窒化膜の成膜方法および半導体装置の製造方法および半導体装置
TWI288443B (en) 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
KR100469126B1 (ko) * 2002-06-05 2005-01-29 삼성전자주식회사 수소 함유량이 적은 박막 형성방법
JP2006294750A (ja) * 2005-04-07 2006-10-26 Toshiba Corp 薄膜堆積装置及び方法
US20090098741A1 (en) * 2007-10-15 2009-04-16 Asm Japan K.K. Method for forming ultra-thin boron-containing nitride films and related apparatus
US20120153442A1 (en) * 2008-09-30 2012-06-21 Tokyo Electron Limited Silicon nitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
JP2010156723A (ja) * 2008-12-26 2010-07-15 Sharp Corp 液晶パネル、表示装置、テレビ受信装置
JP2010230744A (ja) 2009-03-26 2010-10-14 Videocon Global Ltd 液晶表示装置及びその製造方法
WO2011037050A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5687547B2 (ja) * 2010-06-28 2015-03-18 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2012090738A1 (ja) * 2010-12-27 2012-07-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
WO2013084846A1 (ja) 2011-12-05 2013-06-13 シャープ株式会社 半導体装置
JP6022838B2 (ja) 2012-07-20 2016-11-09 株式会社半導体エネルギー研究所 酸化物半導体膜の評価方法
JP6230253B2 (ja) * 2013-04-03 2017-11-15 三菱電機株式会社 Ｔｆｔアレイ基板およびその製造方法

Also Published As

Publication number Publication date
WO2015119073A1 (ja) 2015-08-13
TWI619255B (zh) 2018-03-21
CN105981148A (zh) 2016-09-28
JPWO2015119073A1 (ja) 2017-03-23
US20160349556A1 (en) 2016-12-01
US10012883B2 (en) 2018-07-03
CN105981148B (zh) 2019-01-04
TW201535752A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
US10096629B2 (en) Semiconductor device and method for manufacturing same
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
TWI406418B (zh) 薄膜電晶體及其製造方法
US10297694B2 (en) Semiconductor device and method for manufacturing same
WO2016076168A1 (ja) 半導体装置およびその製造方法
US20150295092A1 (en) Semiconductor device
JP6286453B2 (ja) 半導体装置およびその製造方法
JP2012151443A (ja) 薄膜トランジスター表示板およびその製造方法
JP5658978B2 (ja) 薄膜トランジスタ回路基板及びその製造方法
TW201332118A (zh) 半導體裝置、液晶顯示裝置及半導體裝置之製造方法
US9818605B2 (en) Oxide TFT, preparation method thereof, array substrate, and display device
WO2016098651A1 (ja) 半導体装置、その製造方法、および半導体装置を備えた表示装置
TW201310646A (zh) 半導體裝置及其製造方法
US10991725B2 (en) Active matrix substrate and method for producing same
US8067768B2 (en) Thin-film transistor display panel including an oxide active layer and a nitrogen oxide passivation layer, and method of fabricating the same
JP5636304B2 (ja) 薄膜トランジスタ回路基板及びその製造方法
KR102414598B1 (ko) 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법
US10141453B2 (en) Semiconductor device
JP6186077B2 (ja) 液晶表示パネルおよびその製造方法
US8823005B2 (en) Thin-film transistor and method of manufacturing the same
TWI546965B (zh) 半導體裝置及其製造方法
US20150048360A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2020031107A (ja) 薄膜トランジスタ、薄膜トランジスタ基板及びその製造方法
KR20160049172A (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
JP2017092299A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180205

R150 Certificate of patent or registration of utility model

Ref document number: 6286453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150