KR20090053853A - 배선막의 형성 방법, 트랜지스터, 및 전자 장치 - Google Patents

배선막의 형성 방법, 트랜지스터, 및 전자 장치 Download PDF

Info

Publication number
KR20090053853A
KR20090053853A KR1020097007110A KR20097007110A KR20090053853A KR 20090053853 A KR20090053853 A KR 20090053853A KR 1020097007110 A KR1020097007110 A KR 1020097007110A KR 20097007110 A KR20097007110 A KR 20097007110A KR 20090053853 A KR20090053853 A KR 20090053853A
Authority
KR
South Korea
Prior art keywords
film
semiconductor layer
barrier film
low resistance
electrode
Prior art date
Application number
KR1020097007110A
Other languages
English (en)
Other versions
KR101132582B1 (ko
Inventor
사토루 다카사와
마사키 다케이
히로히사 다카하시
히로아키 가타기리
사다유키 우키시마
노리아키 다니
사토루 이시바시
다다시 마스다
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20090053853A publication Critical patent/KR20090053853A/ko
Application granted granted Critical
Publication of KR101132582B1 publication Critical patent/KR101132582B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

밀착성이 우수하고, 저저항인 배선막을 형성한다. 성막 대상물 (21) 이 배치된 진공조 (2) 에 산소 가스를 도입하여 순동 타겟 (11) 을 스퍼터링하고, 성막 대상물 (21) 의 표면에 구리를 주성분으로 하며 산소를 함유하는 배리어막 (22) 을 성막한 후, 산소 가스의 도입을 정지하고 순동 타겟 (11) 을 스퍼터링하여, 순동의 저저항막 (23) 을 성막한다. 배리어막 (22) 과 저저항막 (23) 은 구리를 주성분으로 하기 때문에, 한 번에 패터닝할 수 있다. 저저항막 (23) 은 배리어막 (22) 보다 저저항이기 때문에, 배선막 (25) 전체도 저저항으로 된다. 배리어막 (22) 은 유리나 실리콘에 대한 밀착성이 높기 때문에, 배선막 (25) 전체의 밀착성도 높다.
배선막, 스퍼터링, 순동 타겟, 트랜지스터, 전자 장치, 배리어막

Description

배선막의 형성 방법, 트랜지스터, 및 전자 장치{METHOD FOR FORMING WIRING FILM, TRANSISTOR, AND ELECTRONIC DEVICE}
기술분야
본 발명은 배선막의 분야에 관한 것으로, 특히 트랜지스터용 배선막과 그 배선막을 형성하는 형성 방법에 관한 것이다.
배경기술
종래, 전자 부품용 금속 배선막에는, Al 이나 Cu 등의 저저항 재료가 사용되고 있다. 예를 들어, TFT (Thin Film Transistor) 액정 디스플레이에서는, 패널의 대형화와 함께, 배선 전극의 저저항화의 요구가 커지고 있고, 저저항 배선으로서 Al 이나 Cu 를 사용할 필요성이 높아지고 있다.
Al 을 주성분으로 하는 Al 배선은, SiO2 나 ITO (인듐 주석 산화물) 등의 산화물과 접촉하면 산화물의 산소에 의해 힐록 (hillock) 이 발생하는 경우가 있고, 또 Al 배선을 TFT 의 소스, 드레인 전극으로서 사용한 경우의 하지 Si 층에 대한 확산의 문제, ITO 로 이루어지는 투명 전극과의 콘택트 저항의 열화 등의 문제가 있다.
한편, Cu 배선에 관해서는, Cu 는 Al 보다 저저항인 재료이다. Al 은 ITO 투명 전극과의 콘택트 저항의 열화가 문제가 되지만, Cu 는 Al 보다 산화되기 어렵기 때문에, 콘택트 저항도 양호하다.
따라서, Cu 를 저저항 배선막으로서 사용할 필요성이 높아지고 있다. 그러나, Cu 는 다른 배선 재료와 비교하여, 유리나 Si 등의 하지 재료와의 밀착성이 나쁘다는 문제나, 소스 드레인 전극으로서 사용한 경우, Si 층에 Cu 가 확산된다는 문제가 있기 때문에, Cu 배선과 다른 층의 계면에 밀착성의 향상이나 확산 방지를 위한 배리어층이 필요하다.
또한, 반도체에서 사용되고 있는 Cu 도금의 하지 Cu 시드층에 관해서도, 상기와 동일하게 확산의 문제에서 TiN 이나 TaN 등의 확산 방지의 배리어층이 필요해지고 있다.
Cu 를 주성분으로 한 전자 부품용 금속 배선막의 관련 특허로는, Cu 에 Mo 등의 원소를 첨가하는 것을 특징으로 하는 기술 (일본공개특허공보 제2005-158887호) 이나, 순수한 Cu 의 스퍼터링에 의한 성막 프로세스 중에 질소나 산소를 도입하는 것을 특징으로 하는 기술 (일본공개특허공보 평10-12151호) 이 알려져 있는데, 모두 저저항화 등에 문제가 있다.
특허문헌 1 : 일본공개특허공보 제2005-158887호
특허문헌 2 : 일본공개특허공보 평10-12151호
발명의 개시
발명이 해결하고자 하는 과제
본 발명은 상기 과제를 해결하기 위해서 이루어진 것으로서, 그 목적은 유리 기판이나 실리콘층에 대한 밀착성이 높고, 또한 저저항인 배선막을 제공하는 것이 다.
과제를 해결하기 위한 수단
본 발명은, 성막 대상물의 실리콘 또는 이산화 규소가 노출되는 표면에 배선막을 형성하는 배선막의 형성 방법으로서, 상기 성막 대상물이 놓여진 진공 분위기에 산소 가스와 스퍼터 가스를 도입하고, 산소를 함유하는 진공 분위기 중에서, 제 1 순동 (純銅) 타겟을 스퍼터링하여, 상기 성막 대상물의 표면에 배리어막을 형성한 후, 상기 성막 대상물이 놓여진 진공 분위기로의 산소 가스의 도입을 정지한 상태에서, 제 2 순동 타겟을 스퍼터링하여, 상기 배리어막의 표면 상에 저저항막을 형성하고, 상기 배리어막과 상기 저저항막을 에칭하여 상기 배선막을 형성하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 제 1, 제 2 순동 타겟으로서 동일한 타겟을 사용하여, 상기 배리어막의 형성과 상기 저저항막의 형성을 동일한 진공조 내부에서 실시하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 배리어막의 형성은, 상기 진공 분위기의 스퍼터 가스 분압에 대한 산소 가스 분압의 비율이 3.0% 이상이 되도록 산소 가스를 도입하여, 상기 제 1 구리 타겟을 스퍼터링하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 저저항막을 형성한 후, 상기 성막 대상물이 놓여진 진공 분위기에 산소 가스와 스퍼터 가스를 도입하고, 산소를 함유하는 진공 분위기 중에서, 제 3 순동 타겟을 스퍼터링하여, 상기 저저항막 표 면에 밀착막을 형성한 후, 상기 배리어막과 상기 저저항막과 상기 밀착막을 에칭하여 상기 배선막을 형성하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 제 1 ∼ 제 3 순동 타겟으로서 동일한 타겟을 사용하여, 상기 배리어막의 형성과 상기 저저항막의 형성과 상기 밀착막의 형성을 동일한 진공조 내부에서 실시하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 제 1 ∼ 제 3 순동 타겟으로서 각각의 타겟을 사용하여, 상기 배리어막의 형성과 상기 저저항막의 형성과 상기 밀착막의 형성을 각각의 진공조 내부에서 실시하는 배선막의 형성 방법이다.
본 발명은 배선막의 형성 방법으로서, 상기 제 1, 제 3 순동 타겟으로서 동일한 타겟을 사용하고, 상기 제 2 순동 타겟으로서 상기 제 1, 제 3 순동 타겟과는 상이한 타겟을 사용하고, 상기 배리어막의 형성과 상기 밀착막의 형성을 동일한 진공조 내부에서 실시하고, 상기 저저항막의 형성을, 상기 배리어막과 상기 밀착막의 형성에 사용한 진공조와는 상이한 진공조에서 실시하는 배선막의 형성 방법이다.
본 발명은 트랜지스터로서, 게이트 전극과, 각각 반도체로 이루어지는 드레인 반도체층 및 소스 반도체층을 갖고, 상기 게이트 전극에 인가되는 전압으로, 상기 드레인 반도체층과 상기 소스 반도체층 사이가 차단 또는 도통되도록 구성되고, 상기 드레인 반도체층의 표면과 상기 소스 반도체층의 표면 중 어느 일방 또는 양방에는, 구리를 주성분으로 하며 산소가 함유된 배리어막이 형성되고, 상기 배리어막의 표면에는, 구리를 주성분으로 하며 상기 배리어막보다 저저항인 저저항막이 각각 형성된 트랜지스터이다.
본 발명은 트랜지스터로서, 상기 소스 반도체층 상의 상기 저저항막과 상기 드레인 반도체층 상의 상기 저저항막 중 어느 일방 또는 양방의 표면에는, 구리를 주성분으로 하며 산소가 함유된 밀착막이 형성된 트랜지스터이다.
본 발명은, 게이트 전극과, 반도체로 이루어지는 드레인 반도체층과, 반도체로 이루어지는 소스 반도체층을 갖고, 상기 게이트 전극에 인가되는 전압으로, 상기 드레인 반도체층과 상기 소스 반도체층 사이가 차단 또는 도통되도록 구성되고, 상기 게이트 전극은 유리 기판에 접촉되는 트랜지스터로서, 상기 게이트 전극은, 상기 유리 기판의 표면에 형성된 배리어막과 상기 배리어막의 표면에 형성된 저저항막을 갖고, 상기 배리어막은 구리를 주성분으로 하며 산소가 함유되고, 상기 저저항막은 구리를 주성분으로 하며 상기 배리어막보다 저저항으로 된 트랜지스터이다.
본 발명은 트랜지스터를 갖는 전자 장치로서, 상기 트랜지스터는, 게이트 전극과, 각각 반도체로 이루어지는 드레인 반도체층 및 소스 반도체층을 갖고, 상기 게이트 전극에 인가되는 전압으로, 상기 드레인 반도체층과 상기 소스 반도체층 사이가 차단 또는 도통되도록 구성되고, 상기 드레인 반도체층의 표면과 상기 소스 반도체층의 표면 중 어느 일방 또는 양방에는, 구리를 주성분으로 하며 산소가 함유된 배리어막이 형성되고, 상기 배리어막의 표면에는, 구리를 주성분으로 하며 상기 배리어막보다 저저항인 저저항막이 각각 형성된 전자 장치이다.
본 발명은 트랜지스터를 갖고, 상기 트랜지스터는, 게이트 전극과, 반도체로 이루어지는 드레인 반도체층과, 반도체로 이루어지는 소스 반도체층을 갖고, 상기 게이트 전극에 인가되는 전압으로, 상기 드레인 반도체층과 상기 소스 반도체층 사이가 차단 또는 도통되도록 구성되고, 상기 게이트 전극은 유리 기판에 접촉되는 전자 장치로서, 상기 게이트 전극은, 상기 유리 기판의 표면에 형성된 배리어막과 상기 배리어막의 표면에 형성된 저저항막을 갖고, 상기 배리어막은 구리를 주성분으로 하며 산소가 함유되고, 상기 저저항막은 구리를 주성분으로 하며 상기 배리어막보다 저저항으로 된 전자 장치이다.
본 발명은 유리 기판과, 상기 유리 기판 상에 배치된 투명한 화소 전극과, 상기 화소 전극 상에 배치된 액정과, 상기 액정 상에 배치된 투명한 공통 전극과, 상기 유리 기판에 밀착된 축적 전극을 갖고, 상기 화소 전극과 상기 축적 전극 사이에 형성되는 액정 용량에, 상기 축적 전극을 편측의 전극으로 하는 축적 용량이 접속되고, 상기 액정 용량의 충방전으로 상기 액정의 배향이 제어되는 전자 장치로서, 상기 축적 전극은, 상기 유리 기판의 표면에 형성된 배리어막과 상기 배리어막의 표면에 형성된 저저항막을 갖고, 상기 배리어막은 구리를 주성분으로 하며 산소가 함유되고, 상기 저저항막은 구리를 주성분으로 하며 상기 배리어막보다 저저항으로 된 전자 장치이다.
또한, 본 발명에서 주성분이란, 주성분으로 하는 원소를 50 원자% 이상 함유하는 것이다. 따라서, 「구리를 주성분으로 한다」란 의미는 「구리 원자를 50 원자% 이상 함유한다」라는 것이다.
본 발명에는 사용하는 순동 타겟에는 Cu 이외의 원소 (예를 들어, Mn, Mg 등) 가 불순물로서 혼입되는 경우도 있는데, 불순물 원소의 함유량은 0.1 원자% 미만, 통상적으로는 10-4 원자% 미만이다. 그러한 순동 타겟을 사용하여 성막되는 본 발명의 배선막은, Cu 와 산소 이외의 불순물 원소의 함유량이 0.1 원자% 미만, 통상적으로는 10-4 원자% 미만이 된다.
발명의 효과
본 발명에 의해 성막된 배선막은 실리콘이나 유리에 대한 밀착성이 높고, 저저항이다. 배선막을 형성할 때의 패터닝은 배리어막과 저저항막을 동일한 에천트로 한 번에 패터닝할 수 있기 때문에, 제조 공정이 간이하다.
도면의 간단한 설명
도 1 은 본 발명에 사용하는 스퍼터링 장치의 일례를 설명하기 위한 단면도.
도 2(a) ∼ 도 2(e) 는 본 발명의 배선막 형성 공정의 일례를 설명하기 위한 단면도.
도 3 은 본 발명의 액정 표시 장치의 일례를 설명하기 위한 단면도.
도 4 는 본 발명의 반도체 장치의 일례를 설명하기 위한 단면도.
도 5(a) 및 도 5(b) 는 본 발명의 배선막 형성 공정의 다른 예를 설명하기 위한 단면도.
도 6 은 스퍼터링 장치의 제 2 예를 설명하기 위한 단면도.
도 7 은 스퍼터링 장치의 제 3 예를 설명하기 위한 단면도.
부호의 설명
1 … 스퍼터링 장치
2 … 진공조
3 … 액정 표시 장치
6 … 반도체 장치
11 … 순동 타겟
31 … 유리 기판
22 … 배리어막
23 … 저저항막
24 … 적층막
25, 27 … 배선막
36 … 화소 전극
38 … 축적 전극
40 … 트랜지스터 (TFT)
41 … 게이트 전극
42 … 드레인 전극
43 … 소스 전극
46 … 채널 반도체층
47 … 드레인 반도체층
48 … 소스 반도체층
55 … 공통 전극
발명을 실시하기 위한 최선의 형태
도 1 의 부호 1 은 본 발명에 사용하는 스퍼터링 장치의 제 1 예를 나타내고 있다.
이 스퍼터링 장치 (1) 는 진공조 (2) 를 갖고 있고, 진공조 (2) 내에는 순동 타겟 (11) 이 배치되어 있다. 순동 타겟 (11) 중의 구리 이외의 원소 성분의 함유량은 0.1 원자% 미만이다.
도 2(a) 의 부호 21 은 성막 대상물이고, 그 표면에는 반도체 영역 또는 유리 기판의 표면이 노출되어 있다.
진공조 (2) 에는, 진공 배기계 (9) 와 가스 도입계 (8) 가 접속되어 있고, 진공 배기계 (9) 에 의해 진공조 (2) 내를 진공 배기하고, 진공 분위기로 한 상태에서 성막 대상물 (21) 을 반입하여, 진공조 (2) 내에 배치된 기판 홀더 (7) 에 유지시킨다.
가스 도입계 (8) 에는, 스퍼터링 가스원과 산소 가스원이 접속되어 있고, 진공조 (2) 내에 스퍼터링 가스와 산소 가스를 유량 제어하면서 도입할 수 있도록 구성되어 있다.
순동 타겟 (11) 에는 스퍼터 전원 (5) 이 접속되어 있고, 진공조 (2) 내를 진공 배기한 후, 가스 도입계 (8) 로부터 스퍼터링 가스, 또는 스퍼터링 가스와 산소 가스를 도입하고, 스퍼터 전원 (5) 에 의해 순동 타겟 (11) 에 전압을 인가하면, 순동 타겟 (11) 표면 근방에, 도입된 가스의 플라즈마가 형성된다.
플라즈마에 의해 순동 타겟 (11) 이 스퍼터링되면, 구리의 원자, 또는 원자 단으로 이루어지는 구리 미립자가 성막 대상물 (21) 방향으로 방출되고, 성막 대상물 (21) 의 표면에 도달하면, 산소와 반응하여, 성막 대상물 (21) 의 표면에, 도 2(b) 에 나타내는 바와 같이, 구리와 산화 구리로 이루어지는 배리어막 (22) 이 형성된다.
산소를 도입하면서 순동 타겟 (11) 을 스퍼터링하고, 배리어막 (22) 을 성장시켜, 배리어막 (22) 이 10nm 이상의 막두께로 형성된 시점에서 산소 가스의 도입을 정지하고, 진공 배기와 스퍼터링 가스의 도입을 계속하여, 스퍼터링 가스에 의해 동일한 순동 타겟 (11) 을 스퍼터링하면, 배리어막 (22) 의 표면에 순동의 저저항막 (23) 이 형성된다 (도 2(c)).
저저항막 (23) 이 소정 막두께로 형성된 시점에서, 성막 대상물 (21) 을 스퍼터링 장치 (1) 로부터 반출한다. 성막 대상물 (21) 의 표면에는, 도 2(c) 에 나타내는 바와 같이, 배리어막 (22) 과 저저항막 (23) 을 갖는 적층막 (24) 이 형성되어 있다. 성막 대상물 (21) 표면에 노출되는 반도체 영역 또는 유리 기판 표면에는 배리어막 (22) 이 밀착되어 있고, 그 표면에 저저항막 (23) 이 배치되어 있다.
다음으로, 도 2(d) 에 나타내는 바와 같이, 적층막 (24) 의 표면에 패터닝된 레지스트막 (26) 을 배치하고, 레지스트막 (26) 저면에 노출되는 적층막 (24) 을 약산 등의 에칭액이나 에칭 가스에 노출시키면, 도 2(e) 에 나타내는 바와 같이, 패터닝된 배선막 (25) 이 형성된다.
이 배선막 (25) 의 단면 형상은, 저면측의 폭이 상부의 폭보다 긴 사다리꼴 이고, 테이퍼를 갖고 있다.
배리어막 (22) 과 저저항막 (23) 은, 구리 또는, 구리 및 구리 산화물로 구성되어 있기 때문에, 동일한 조성의 에칭액 (또는 에칭 가스) 으로 에칭이 가능하고, 배리어막 (22) 을 에칭할 때에 새롭게 레지스트막을 다시 배치할 필요는 없다.
상기 실시예에서는, 배리어막 (22) 과 저저항막 (23) 을 동일한 스퍼터링 장치 (1) 의 진공조 (2) 내에서 형성했지만, 본 발명은 이것에 한정되는 것은 아니다. 후술하는 도 6, 도 7 에 나타내는 바와 같이, 배리어막 (22) 과 저저항막 (23) 을, 각각의 진공조 내에서 각각의 타겟을 스퍼터링하여 형성해도 된다.
또한, 배리어막 (22) 과 저저항막 (23) 을 동일한 스퍼터링 장치 (1) 내부에서 연속하여 성막하면, 배리어막 (22) 과 저저항막 (23) 이 대기에 노출될 우려가 없기 때문에, 막질이 양호해진다.
상기 성막 대상물 (21) 은 후술하는 TFT 기판이나 반도체 장치에 사용되는 기판이고, 표면의 일부 또는 전부에는 유리 기판이나 실리콘 등의 반도체층이 노출되어 있다.
순동 박막의, 유리 기판이나 반도체 영역 (실리콘 단결정 또는 다결정 등) 에 대한 밀착성보다, 구리와 구리 산화물로 이루어지는 배리어막 (22) 의, 유리 기판이나 반도체 영역에 대한 밀착성 쪽이 높다.
본 발명에서는, 배리어막 (22) 에 의해 저저항막 (23) 이 유리 기판이나 반도체 영역 상에 강고하게 접속되어, 박리하기 어려워진다.
또, 구리 산화물과 구리로 이루어지는 배리어막 (22) 상에 순동의 박막 (저 저항막) 을 배치한 경우의 실리콘 산화물이나 반도체 영역 중에 대한 구리의 확산량은, Ti 나 W 등의 고융점 금속에 의해 배리어막을 형성하고, 그 위에 순동의 박막을 배치했을 경우의 구리의 확산량보다 많기는 하지만, 배리어막 (22) 을 형성하지 않고, 순동막을 실리콘 산화물이나 반도체 영역과 접촉하여 배치한 경우보다는 적다. 따라서, 반도체 장치의 분야에서도, 저저항의 배선막으로서 본 발명에 의해 형성되는 배선막이 요구될 가능성이 있다.
또한, ITO 나 ZnO 등의 산화물 투명 도전막을 갖는 액정 표시 장치에서는, 상기 순동의 저저항막 (23) 을 형성한 후, 상기 순동 타겟 (11) 이 배치된 진공 분위기 중에 산소를 도입하면서 당해 순동 타겟 (11) 을 스퍼터링하고, 저저항막 (23) 상에, 구리 산화물과 구리로 이루어지며, 10nm 이상의 막두께의 밀착막 (29) 을 형성한다 (도 5(a)). 그 밀착막 (29) 상에 산화물 투명 도전막을 밀착하여 배치할 수 있다.
이 경우, 밀착막 (29) 에는 산소가 함유되어 있기 때문에, 산화물 투명 도전막 중의 산소가 저저항막 (23) 중에 확산되는 것이 방지된다.
밀착막 (29) 도 배리어막 (22) 과 동일하게 구리 및 구리 산화물로 구성되어 있기 때문에, 배리어막 (22) 및 저저항막 (23) 과 동일한 에천트 (에칭액 또는 에칭 가스) 로 에칭할 수 있고, 레지스트막을 다시 배치하지 않아도, 배리어막 (22) 과 저저항막 (23) 과 밀착막 (29) 의 적층막 (28) 을 한 번에 에칭하여, 패터닝된 배선막 (27) 을 형성할 수 있다 (도 5(b)).
이상은, 동일한 진공조 (2) 내부에서 동일한 순동 타겟 (11) 을 스퍼터링하 여, 배리어막 (22) 과 저저항막 (23) 과 밀착막 (29) 을 형성하는 경우에 대해 설명했지만, 본 발명은 이것에 한정되는 것은 아니다.
도 6 의 부호 80 은 제 2 예의 스퍼터링 장치를 나타내고, 도 7 의 부호 90 은 제 3 예의 스퍼터링 장치를 나타내고 있다. 제 2, 제 3 예의 스퍼터링 장치 (80, 90) 는 제 1 진공조 (2a) 와, 제 1 진공조 (2a) 에 접속된 제 2 진공조 (2b) 와, 제 1 진공조 (2a) 내에 배치된 제 1 순동 타겟 (11a) 과, 제 2 진공조 (2b) 내에 배치된 제 2 순동 타겟 (11b) 을 갖고 있다.
제 2 예, 제 3 예의 스퍼터링 장치 (80, 90) 를 사용하여 배선막용 적층막을 형성하는 공정에 대해 설명한다.
먼저, 진공 배기계 (9) 에 의해, 제 1, 제 2 진공조 (2a, 2b) 내부에 진공 분위기를 형성하고, 그 진공 분위기를 유지한 채로, 성막 대상물 (21) 을 제 1 진공조 (2a) 내부에 반입하여, 기판 홀더 (7a) 에 유지시킨다.
진공 배기를 계속하면서, 가스 도입계 (8) 로부터 제 1 진공조 (2a) 내로 스퍼터 가스와 산소 가스를 도입하고, 전원 (5) 으로부터 제 1 순동 타겟 (11a) 에 전압을 인가하고, 산소를 함유하는 진공 분위기 중에서 제 1 순동 타겟 (11a) 을 스퍼터링하여, 배리어막 (22) 을 형성한다.
배리어막 (22) 이 형성된 성막 대상물 (21) 을 제 1 진공조 (2a) 로부터 제 2 진공조 (2b) 에 반입하여, 기판 홀더 (7b) 에 유지시킨다. 제 2 진공조 (2a) 내를 진공 배기하면서, 스퍼터 가스를 도입하고, 산소를 함유하지 않는 진공 분위기 중에서 제 2 순동 타겟 (11b) 을 스퍼터링하여, 저저항막 (23) 을 형성한다.
저저항막 (23) 표면에 추가로 밀착막 (29) 을 형성하는 경우, 제 2 예의 스퍼터링 장치 (80) 에서는, 저저항막 (23) 이 형성된 성막 대상물 (21) 을 제 2 진공조 (2b) 로부터 제 1 진공조 (2a) 로 되돌린다. 제 1 진공조 (2a) 내를 진공 배기하면서, 스퍼터 가스와 산소 가스를 도입하여, 산소 가스를 함유하는 진공 분위기 중에서 제 1 순동 타겟 (11a) 을 스퍼터링하여, 밀착막 (29) 을 형성한다.
이것에 대해, 제 3 예의 스퍼터링 장치 (90) 에서는, 제 2 진공조 (2a) 에 제 3 진공조 (2c) 가 접속되어 있고, 저저항막 (23) 이 형성된 성막 대상물 (21) 을 제 2 진공조 (2b) 로부터 제 3 진공조 (2c) 에 반입하여 기판 홀더 (7c) 에 유지시킨다.
제 3 진공조 (2c) 내부에는 제 3 순동 타겟 (11c) 이 배치되어 있다. 제 3 진공조 (2c) 내를 진공 배기하면서, 스퍼터 가스와 산소 가스를 도입하고, 산소 가스를 함유하는 진공 분위기 중에서 제 3 순동 타겟 (11c) 을 스퍼터링하여, 밀착막 (29) 을 형성한다.
제 2, 제 3 예의 스퍼터링 장치 (80, 90) 는, 상이한 진공 분위기 (산소를 함유하는 진공 분위기, 산소를 함유하지 않는 진공 분위기) 를 각각의 진공조 (2a ∼ 2c) 내에 형성한다. 그 때문에, 제 1 예의 스퍼터링 장치 (1) 와 같이, 동일한 진공조 (2) 내에 교대로 상이한 진공 분위기를 형성하는 경우에 비해, 하나의 막의 성막을 종료한 후부터 다음의 막을 성막할 때까지의 진공 배기에 장시간을 필요로 하지 않는다.
또, 배선막 (27) 전체의 저항을 낮추기 위해서는, 저저항막 (23) 을 배리어 막 (22) 이나 밀착막 (29) 에 비해 두껍게 한다. 그 때문에, 저저항막 (23) 은 배리어막 (22) 이나 밀착막 (29) 에 비해 성막 시간이 길다. 제 2, 제 3 예의 스퍼터링 장치 (80, 90) 와 같이, 성막에 장시간을 필요로 하는 것을 전용 진공조에서 성막하도록 하면, 생산성이 상승한다.
또한, 제 3 예의 스퍼터링 장치 (90) 와 같이, 진공조 (2a ∼ 2c) 의 수를, 배선막 (27) 을 구성하는 구리막의 수와 동일하게 하여, 각 구리막을 전용 진공조 (2a ∼ 2c) 내에서 성막하도록 하면, 생산성은 보다 향상된다.
제 2 예의 스퍼터링 장치 (80) 는, 도 6 에 나타낸 바와 같이, 제 1, 제 2 진공조 (2a, 2b) 를 직접 접속해도 되고, 제 1, 제 2 진공조 (2a, 2b) 를 동일한 반송실에 접속하고, 그 반송실을 통하여 제 1, 제 2 진공조 (2a, 2b) 사이에서 성막 대상물 (21) 을 반출입해도 된다.
또, 제 3 예의 스퍼터링 장치 (90) 는, 도 7 에 나타낸 바와 같이, 제 1 ∼ 제 3 진공조 (2a ∼ 2c) 를 직렬적으로 접속하고, 성막 대상물 (21) 을 제 2 진공조 (2b) 를 통하여 제 1 진공조 (2a) 로부터 제 3 진공조 (2c) 에 반송해도 된다. 또한, 제 1 ∼ 제 3 진공조 (2a ∼ 2c) 를 동일한 반송실에 접속하고, 그 반송실을 통하여 성막 대상물 (21) 을 제 1 ∼ 제 3 진공조 (2a ∼ 2c) 사이에서 반출입해도 된다.
어느 경우에도, 성막 대상물 (21) 이 대기에 접촉하지 않고 진공조 사이를 이동하기 때문에, 막질이 양호한 배선막 (25, 27) 이 얻어진다.
다음으로, 본 발명의 전자 장치의 일례를 설명한다.
도 3 의 부호 3 은 본 발명의 배선막을 갖는 전자 장치 (액정 표시 장치) 이고, TFT 기판 (30) 과 컬러 필터 기판 (50) 을 갖고 있다.
이 액정 표시 장치 (3) 는 능동형이고, TFT 기판 (30) 은 유리 기판 (31) 을 갖고 있으며, 유리 기판 (31) 상에는, TFT (박막 트랜지스터) (40) 와, 표시 화소 (35) 와, 축적 콘덴서 (39) 가 배치되어 있다.
TFT (40) 는, 게이트 전극 (41) 과, 드레인 전극 (42) 과, 소스 전극 (43) 을 갖고 있고, 축적 콘덴서 (39) 는 축적 전극 (38) 을 갖고 있으며, 표시 화소 (35) 는 화소 전극 (36) 을 갖고 있다. 게이트 전극 (41), 드레인 전극 (42), 소스 전극 (43), 축적 전극 (38) 이 상기 배선막 (25, 27) 에 의해 구성되어 있다.
또, TFT (40) 는, 게이트 절연막 (44) 과, 채널 반도체층 (46) 과, 드레인 반도체층 (47) 과, 소스 반도체층 (48) 을 갖고 있다.
채널 반도체층 (46) 의 편면에는, 서로 이간되어 드레인 반도체층 (47) 과 소스 반도체층 (48) 이 접촉하여 배치되어 있고, 드레인 반도체층 (47) 과 소스 반도체층 (48) 사이의 위치의, 채널 반도체층 (46) 의 반대측 면에는, 게이트 절연막 (44) 과 게이트 전극 (41) 이 배치되어 있다.
소스 반도체층 (48) 과 드레인 반도체층 (47) 의 표면에는, 드레인 전극 (42) 과 소스 전극 (43) 이 각각 접촉하여 배치되어 있다.
게이트 전극 (41) 과 드레인 전극 (42) 과 소스 전극 (43) 은, TFT (40) 의 외부로 도출되어, 외부 전원으로부터의 전압을 인가할 수 있게 되어 있다.
채널 반도체층 (46) 과 드레인 및 소스 반도체층 (47, 48) 은 아모르퍼스 실 리콘이나 폴리실리콘 등으로 구성되어 있다.
p 형과 n 형의 도전형 중, 드레인 반도체층 (47) 과 소스 반도체층 (48) 은 동일한 도전형이고, 채널 반도체층 (46) 은 드레인 반도체층 (47) 및 소스 반도체층 (48) 과 동일한 도전형이거나, 반대의 도전형이다.
먼저, 채널 반도체층 (46) 이 드레인 및 소스 반도체층 (47, 48) 과 동일한 도전형인 경우에 대해 설명한다.
채널 반도체층 (46) 은, 불순물 농도가 드레인 및 소스 반도체층 (47, 48) 에 비해 높고, 저저항으로 되어 있다.
드레인 전극 (42) 과 소스 전극 (43) 사이에 동작 전압을 인가한 상태에서, 채널 반도체층 (46), 드레인 및 소스 반도체층 (48) 과 동극성의 전하가 채널 반도체층 (46) 표면에 인가되는 전압을 게이트 전극 (41) 에 인가하면, 채널 반도체층 (46) 의 게이트 전극 (41) 위의 부분에 저저항의 축적층이 형성되고, 그 축적층에 의해 드레인 반도체층 (47) 과 소스 반도체층 (48) 이 접속되며, TFT 가 도통된다. 게이트 전압이 인가되지 않는 동안은 축적층은 형성되지 않고, TFT (40) 는 차단되어 있다.
다음으로, 채널 반도체층 (46) 이 소스 및 드레인 전극 (47, 48) 과 상이한 도전형인 경우에 대해 설명하면, 드레인 전극 (42) 과 소스 전극 (43) 사이에 동작 전압을 인가한 상태에서, 채널 반도체층 (46) 표면에, 당해 채널 반도체층 (46) 과는 반대 극성의 전하가 유기되는 전압을 게이트 전극 (41) 에 인가하면, 채널 반도체층 (46) 의 게이트 전극 (41) 위의 부분에, 소스 및 드레인 전극 (47, 48) 과 동 일한 도전형의 반전층이 형성되고, 그 반전층에 의해 드레인 반도체층 (47) 과 소스 반도체층 (48) 이 접속되어, TFT 가 도통된다. 게이트 전압이 인가되지 않는 동안은 반전층은 형성되지 않고, TFT (40) 는 차단되어 있다.
소스 전극 (43) 의 일부 표면은 노출되고, 표시 화소 (35) 로부터 연장된 화소 전극 (36) 이 접촉되어 있다.
화소 전극 (36) 은, 축적 콘덴서 (39) 가 위치하는 부분까지 연장되어 있고, 유리 기판 (31) 상에 배치된 축적 전극 (38) 과, 절연막 (게이트 절연막 (44)) 을 사이에 두고 대향하여 배치되고, 대향된 부분에 의해 축적 용량이 형성되어 있다.
따라서, 축적 용량의 콘덴서의 편측 전극이 축적 전극 (38) 이고, 다른 편측 전극이 화소 전극 (36) 이지만, 다른 편측 전극은 화소 전극 (36) 에 한정되지 않고, 다른 전극 (예를 들어, 공통 전극 (55)) 이어도 된다.
TFT 기판 (30) 과 컬러 필터 기판 (50) 은 일정 거리만큼 이간되어 배치되어 있고, 그 사이에 액정 (4) 이 봉입되어 있다.
컬러 필터 기판 (50) 은, TFT (40) 와 대향하는 위치에 블랙 매트릭스 (52) 가 배치되고, 표시 화소 (35) 와 대향하는 위치에 컬러 필터 (53) 가 배치되어 있다. 컬러 필터 기판 (50) 의, 적어도 표시 화소 (35) 와 대향하는 부분에는, 공통 전극 (55) 이 배치되어 있다. 화소 전극 (36) 과 공통 전극 (55) 은 ITO 등의 투명한 금속막으로 구성되어 있다.
TFT 기판 (30) 과 컬러 필터 기판 (50) 은 각각 편광판 (49, 59) 을 갖고 있다. TFT (40) 의 도통과 차단에 의해, 화소 전극 (36) 과 공통 전극 (55) 사이 에 전압이 인가되면, 표시 화소 (35) 상의 액정 (4) 의 배향이 변화되어, 액정 (4) 을 통과하는 광의 편향 방향이 변경되어, 표시 화소 (35) 에 조사되는 광의 액정 표시 장치 (3) 외부로의 투과와 차단이 제어된다.
축적 용량은 화소 전극 (36) 과 공통 전극 (55) 사이에 형성되는 액정 용량 에 대해 병렬로 접속되어 있고, TFT (40) 가 도통되어, 화소 전극 (36) 과 공통 전극 (55) 사이의 액정 용량이 TFT (40) 를 통하여 전원 전압으로 충전될 때, 축적 용량도 전원 전압으로 충전된다.
축적 용량에 축적된 전하에 의해, TFT (40) 가 차단으로 바뀌어, 화소 전극 (36) 이 전원 전압으로부터 차단되어도, 화소 전극 (36) 에 TFT (40) 의 도통 시와 동일한 전압이 인가되어, 표시 화소 (35) 상의 액정 (4) 의 편향 상태가 유지된다. 이 액정 용량이 방전될 때에는, 액정 (4) 의 편향 상태가 변화된다.
축적 전극 (38) 과 게이트 전극 (41) 은 유리 기판 (31) 과 접촉되어 있고, 드레인 전극 (42) 과 소스 전극 (43) 은 반도체층 (드레인 반도체층 (47), 소스 반도체층 (48)) 과 접촉되어 있다.
축적 전극 (38) 과, 게이트 전극 (41) 과, 드레인 전극 (42) 과, 소스 전극 (43) 은, 본 발명에 의해 형성된 배선막 (25, 27) 으로 구성되어 있고, 배리어막 (22) 이 유리 기판 (31) 또는 반도체층 (47, 48) 과 접촉되어 있다. 따라서, 축적 전극 (38) 및 게이트 전극 (41) 과 유리 기판 (31) 사이의 밀착성이나, 드레인 전극 (42) 및 소스 전극 (43) 과 반도체층 (47, 48) 사이의 밀착성은 높다. 또, 배리어막 (22) 상에 배치된 저저항막 (23) 에는 산소는 함유되어 있지 않고, 배리어막 (22) 보다 저저항이기 때문에, 각 전극막의 확장 방향 (막두께 방향과 직각의 방향) 의 저항은 저저항이다.
본 발명의 전자 장치는 액정 표시 장치에 한정되는 것은 아니다.
도 4 의 부호 6 은 본 발명의 전자 장치의 다른 예인 반도체 장치의 일부이며, 도 4 에서는 반도체 장치 (6) 의 트랜지스터 (60) 가 나타나 있다.
이 트랜지스터 (60) 는, 유리 기판 상에 배치되지 않고, 반도체 기판 (실리콘 기판) (61) 을 갖는 것 외에는, 상기 도 3 에 나타낸 TFT (40) 와 동일한 부재를 갖고 있고, 동일한 부재에는 동일한 부호를 부여하여 설명을 생략한다.
이 트랜지스터 (60) 에서도, 소스 반도체층 (48) 과 드레인 반도체층 (47) 의 일부 표면은 노출되어 있고, 노출된 부분에 각각 소스 전극 (43) 의 배리어막 (22) 과 드레인 전극 (42) 의 배리어막 (22) 이 밀착되어 있다.
따라서, 드레인 전극 (42) 과 소스 전극 (43) 의 실리콘 기판 (61) 에 대한 밀착성은 높고, 배리어막 (22) 에 의해 실리콘 기판 (61) 에 대한 구리 확산도 방지된다.
또한, 도 4 의 부호 64 는, 드레인 전극 (42) 및 소스 전극 (43) 을 게이트 전극 (41) 으로부터 절연하기 위한 절연막이고, 도 4 의 부호 74 는, 드레인 전극 (42) 및 소스 전극 (43) 을 실리콘 기판 (61) 의 소스 반도체층 (48) 과 드레인 반도체층 (47) 이외의 장소로부터 절연하기 위한 절연막이다.
드레인 반도체층 (47) 과, 소스 반도체층 (48) 과, 채널 반도체층 (46) 은, 전자 장치가 반도체 장치 (6) 인 경우에는, 실리콘 기판 (61) 에 불순물을 확산시 켜 형성되고, 전자 장치가 액정 표시 장치인 경우에는, 유리 기판 (31) 의 표면 상에, CVD 법 등에 의해 실리콘 등의 반도체를 부착시켜 형성된다.
또, 게이트 절연막 (44) 등의 절연막은 질화 규소 등의 질화막, 산화 규소 등의 산화막으로 구성된다.
이상은, 게이트 전극 (41) 과 드레인 전극 (42) 과 소스 전극 (43) 과 축적 전극 (38) 을 본 발명에 의해 형성된 배선막 (25, 27) 으로 각각 구성하는 경우에 대해 설명했지만, 본 발명은 이것에 한정되는 것은 아니고, 소스 전극 (43) 과 드레인 전극 (42) 중 어느 일방 또는 양방을 본 발명의 배선막 형성 방법으로 형성하고, 게이트 전극 (41) 과 축적 전극 (38) 은 본 발명과 상이한 방법으로 형성해도 되고, 게이트 전극 (41) 과 축적 전극 (38) 중 어느 일방 또는 양방을 본 발명의 배선막의 형성 방법으로 형성하고, 소스 전극과 드레인 전극을 본 발명과는 상이한 방법으로 형성해도 된다.
또, 소스 전극 (43) 과 드레인 전극 (42) 과 게이트 전극 (41) 과 축적 전극 (38) 중, 전극 전부를 2 층 구조의 배선막 (25) 으로 구성해도 되고, 전극 전부를 3 층 구조의 배선막 (27) 으로 구성해도 된다. 또한, 소스 전극 (43) 과 드레인 전극 (42) 과 게이트 전극 (41) 과 축적 전극 (38) 중, 1 개 이상의 전극을 2 층 구조의 배선막 (25) 으로 구성하고, 나머지 전극을 3 층 구조의 배선막 (27) 으로 구성해도 된다. 상기 서술한 바와 같이, 밀착막 (29) 은 저저항막 (23) 중에 산소가 확산되는 것을 방지하기 때문에, 3 층 구조의 배선막 (27) 은, 화소 전극 (36) 이나 공통 전극 (55) 과 같이, 산화물 투명 도전막으로 구성되는 전극에 접촉하는 것에 사용하는 것이 효과적이다.
실시예
성막 대상물 (21) 로서 유리 기판을 사용하여, 스퍼터링 시의 산소 가스 분압의 스퍼터 가스 (Ar) 의 분압에 대한 비율과, 성막 후의 어닐 처리 온도의 성막 조건을 조합하여, 각 조합으로 배리어막 (22) 을 성막하였다.
또한, 각 조합에 있어서, 스퍼터 가스의 도입은, 스퍼터 가스 분압이 일정값 (0.4Pa) 이 되도록 도입량을 설정하였다. 산소 가스 분압의 스퍼터 가스 분압에 대한 비율은, 산소 가스 분압을 스퍼터 가스 분압 (0.4Pa) 으로 나눈 값에 100 을 곱한 값이다.
<밀착성 시험>
각 배리어막 (22) 에, 선단이 예리한 커터 나이프로 가로 세로 1mm 의 눈금을 10 행 × 10 열, 합계 100 개를 새기고, 점착 테이프 (형 번호 610 의 스카치 테이프) 를 부착한 후, 점착 테이프를 박리했을 때에 잔존하는 배리어막 (22) 의 개수를 세었다. 그 결과를, 산소 가스 분압의 스퍼터 가스 분압에 대한 비율과, 어닐 처리의 온도와 함께, 하기 표 1 에 기재한다. 하기 표 1 의 어닐 온도의 단위는 ℃ 이다.
Figure 112009020784475-PCT00001
또한, 배리어막 (22) 이 유리 기판으로부터 전부 박리된 경우에는 0/100, 하나도 박리되지 않은 경우에는 100/100 이 되어, 분자의 수가 클수록 밀착성이 높은 것이 된다.
상기 표 1 에서 알 수 있듯이, 산소 가스 분압이 높을수록 밀착성이 증가되고 있다. 산소 가스 분압의 스퍼터 가스 분압에 대한 비율이 3.0% 이상일 때에, 반 수 이상의 배리어막 (22) 이 잔존되어 있어, 전자 장치의 배선막으로서의 밀착성을 확보하기 위해서는, 산소 가스의 분압의 스퍼터 가스 분압에 대한 비율이 3.0% 이상으로 필요하다는 것을 알 수 있다. 특히, 90% 이상의 배리어막이 박리되지 않고 남는 높은 밀착성이 필요한 경우에는, 산소 가스 분압의 스퍼터 가스 분압에 대한 비율이 10% 이상 필요하다는 것을 알 수 있다.
<저항값>
350℃ 에서 어닐 처리된 각 배리어막 (22) 의 비저항을 측정하였다. 그 측정 결과를 하기 표 2 에 기재한다.
Figure 112009020784475-PCT00002
산소 가스 분압이 높을수록 비저항이 상승된다. 상기 표 2 를 보면, 산소 가스 분압의 스퍼터 가스 분압에 대한 비율이 20.0% 일 때에, 비저항이 8.0 으로 최대이며, 이 값은 상기 배선막의 배리어막으로서 전자 장치에 사용할 수 있는 값이다.
<막 조성>
상이한 산소 가스 분압으로 성막된 3 종류의 배리어막에 대해, XPS 법 (X 선 전자 분광법) 으로 산소 원자의 함유량과 구리 원자의 함유량을 측정하였다. 그 측정 결과를 하기 표 3 에 기재한다.
Figure 112009020784475-PCT00003
상기 표 3 에서, 스퍼터링 시의 산소 가스 분압이 높아질수록, 배리어막 (22) 에 함유되는 산소 원자의 양이 많아진다는 것이 확인되었다.

Claims (13)

  1. 성막 대상물의 실리콘 또는 이산화 규소가 노출되는 표면에 배선막을 형성하는 배선막의 형성 방법으로서,
    상기 성막 대상물이 놓여진 진공 분위기에 산소 가스와 스퍼터 가스를 도입하고, 산소를 함유하는 진공 분위기 중에서, 제 1 순동 타겟을 스퍼터링하여, 상기 성막 대상물의 표면에 배리어막을 형성한 후,
    상기 성막 대상물이 놓여진 진공 분위기로의 산소 가스의 도입을 정지한 상태에서, 제 2 순동 타겟을 스퍼터링하여, 상기 배리어막의 표면 상에 저저항막을 형성하고,
    상기 배리어막과 상기 저저항막을 에칭하여 상기 배선막을 형성하는, 배선막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1, 제 2 순동 타겟으로서 동일한 타겟을 사용하고,
    상기 배리어막의 형성과 상기 저저항막의 형성을 동일한 진공조 내부에서 실시하는, 배선막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 배리어막의 형성은, 상기 진공 분위기의 스퍼터 가스 분압에 대한 산소 가스 분압의 비율이 3.0% 이상이 되도록 산소 가스를 도입하여, 상기 제 1 구리 타겟을 스퍼터링하는, 배선막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 저저항막을 형성한 후, 상기 성막 대상물이 놓여진 진공 분위기에 산소 가스와 스퍼터 가스를 도입하고, 산소를 함유하는 진공 분위기 중에서, 제 3 순동 타겟을 스퍼터링하여, 상기 저저항막 표면에 밀착막을 형성한 후,
    상기 배리어막과 상기 저저항막과 상기 밀착막을 에칭하여 상기 배선막을 형성하는, 배선막의 형성 방법.
  5. 제 4 항에 있어서,
    상기 제 1 ∼ 제 3 순동 타겟으로서 동일한 타겟을 사용하고,
    상기 배리어막의 형성과 상기 저저항막의 형성과 상기 밀착막의 형성을 동일한 진공조 내부에서 실시하는, 배선막의 형성 방법.
  6. 제 4 항에 있어서,
    상기 제 1 ∼ 제 3 순동 타겟으로서 각각의 타겟을 사용하고,
    상기 배리어막의 형성과 상기 저저항막의 형성과 상기 밀착막의 형성을 각각의 진공조 내부에서 실시하는, 배선막의 형성 방법.
  7. 제 4 항에 있어서,
    상기 제 1, 제 3 순동 타겟으로서 동일한 타겟을 사용하고,
    상기 제 2 순동 타겟으로서 상기 제 1, 제 3 순동 타겟과는 상이한 타겟을 사용하고,
    상기 배리어막 형성과 상기 밀착막의 형성을 동일한 진공조 내부에서 실시하고,
    상기 저저항막의 형성을, 상기 배리어막과 상기 밀착막의 형성에 사용한 진공조와는 상이한 진공조에서 실시하는, 배선막의 형성 방법.
  8. 게이트 전극과,
    각각 반도체로 이루어지는 드레인 반도체층 및 소스 반도체층을 갖고,
    상기 게이트 전극에 인가되는 전압으로, 상기 드레인 반도체층과 상기 소스 반도체층 사이가 차단 또는 도통되도록 구성되고,
    상기 드레인 반도체층의 표면과 상기 소스 반도체층의 표면 중 어느 일방 또는 양방에는, 구리를 주성분으로 하며 산소가 함유된 배리어막이 형성되고,
    상기 배리어막의 표면에는, 구리를 주성분으로 하며 상기 배리어막보다 저저항인 저저항막이 각각 형성된, 트랜지스터.
  9. 제 8 항에 있어서,
    상기 소스 반도체층 상의 상기 저저항막과 상기 드레인 반도체층 상의 상기 저저항막 중 어느 일방 또는 양방의 표면에는, 구리를 주성분으로 하며 산소가 함유된 밀착막이 형성된, 트랜지스터.
  10. 게이트 전극과,
    반도체로 이루어지는 드레인 반도체층과,
    반도체로 이루어지는 소스 반도체층을 갖고,
    상기 게이트 전극에 인가되는 전압으로, 상기 드레인 반도체층과 상기 소스 반도체층 사이가 차단 또는 도통되도록 구성되고,
    상기 게이트 전극은 유리 기판에 접촉되는 트랜지스터로서,
    상기 게이트 전극은, 상기 유리 기판의 표면에 형성된 배리어막과 상기 배리어막의 표면에 형성된 저저항막을 갖고,
    상기 배리어막은 구리를 주성분으로 하며 산소가 함유되고,
    상기 저저항막은 구리를 주성분으로 하며 상기 배리어막보다 저저항으로 된, 트랜지스터.
  11. 트랜지스터를 갖는 전자 장치로서,
    상기 트랜지스터는,
    게이트 전극과,
    각각 반도체로 이루어지는 드레인 반도체층 및 소스 반도체층을 갖고,
    상기 게이트 전극에 인가되는 전압으로, 상기 드레인 반도체층과 상기 소스 반도체층 사이가 차단 또는 도통되도록 구성되고,
    상기 드레인 반도체층의 표면과 상기 소스 반도체층의 표면 중 어느 일방 또는 양방에는, 구리를 주성분으로 하며 산소가 함유된 배리어막이 형성되고,
    상기 배리어막의 표면에는, 구리를 주성분으로 하며 상기 배리어막보다 저저항인 저저항막이 각각 형성된, 전자 장치.
  12. 트랜지스터를 갖고,
    상기 트랜지스터는,
    게이트 전극과,
    반도체로 이루어지는 드레인 반도체층과,
    반도체로 이루어지는 소스 반도체층을 갖고,
    상기 게이트 전극에 인가되는 전압으로, 상기 드레인 반도체층과 상기 소스 반도체층 사이가 차단 또는 도통되도록 구성되고,
    상기 게이트 전극은 유리 기판에 접촉되는 전자 장치로서,
    상기 게이트 전극은, 상기 유리 기판의 표면에 형성된 배리어막과 상기 배리어막의 표면에 형성된 저저항막을 갖고,
    상기 배리어막은 구리를 주성분으로 하며 산소가 함유되고,
    상기 저저항막은 구리를 주성분으로 하며 상기 배리어막보다 저저항으로 된, 전자 장치.
  13. 유리 기판과, 상기 유리 기판 상에 배치된 투명한 화소 전극과, 상기 화소 전극 상에 배치된 액정과, 상기 액정 상에 배치된 투명한 공통 전극과, 상기 유리 기판에 밀착된 축적 전극을 갖고,
    상기 화소 전극과 상기 축적 전극 사이에 형성되는 액정 용량에, 상기 축적 전극을 편측의 전극으로 하는 축적 용량이 접속되고,
    상기 액정 용량의 충방전으로 상기 액정의 배향이 제어되는 전자 장치로서,
    상기 축적 전극은, 상기 유리 기판의 표면에 형성된 배리어막과 상기 배리어막의 표면에 형성된 저저항막을 갖고,
    상기 배리어막은 구리를 주성분으로 하며 산소가 함유되고,
    상기 저저항막은 구리를 주성분으로 하며 상기 배리어막보다 저저항으로 된, 전자 장치.
KR1020097007110A 2006-12-28 2007-12-26 배선막의 형성 방법 KR101132582B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006354858 2006-12-28
JPJP-P-2006-354858 2006-12-28
PCT/JP2007/074930 WO2008081805A1 (ja) 2006-12-28 2007-12-26 配線膜の形成方法、トランジスタ、及び電子装置

Publications (2)

Publication Number Publication Date
KR20090053853A true KR20090053853A (ko) 2009-05-27
KR101132582B1 KR101132582B1 (ko) 2012-04-06

Family

ID=39588488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097007110A KR101132582B1 (ko) 2006-12-28 2007-12-26 배선막의 형성 방법

Country Status (7)

Country Link
US (1) US20090236603A1 (ko)
EP (1) EP2101346A4 (ko)
JP (1) JPWO2008081805A1 (ko)
KR (1) KR101132582B1 (ko)
CN (2) CN102097472A (ko)
TW (1) TWI395270B (ko)
WO (1) WO2008081805A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110009953A (ko) * 2009-07-23 2011-01-31 엘지디스플레이 주식회사 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판
US8624397B2 (en) 2009-06-12 2014-01-07 Mitsubishi Materials Corporation Electrode layer structure for a thin-film transistor and process for manufacture thereof
US20220319777A1 (en) * 2021-03-31 2022-10-06 Tdk Corporation Laminated electronic component

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038284A (ja) * 2007-08-03 2009-02-19 Mitsubishi Materials Corp 薄膜トランジスター
JP5315701B2 (ja) * 2008-01-18 2013-10-16 三菱マテリアル株式会社 薄膜トランジスター
JP5411481B2 (ja) * 2008-10-22 2014-02-12 国立大学法人東北大学 マグネトロンスパッタ装置
KR101184240B1 (ko) 2008-10-24 2012-09-21 가부시키가이샤 알박 박막 트랜지스터의 제조 방법, 박막 트랜지스터
JP5604056B2 (ja) * 2009-05-15 2014-10-08 関東化学株式会社 銅含有積層膜用エッチング液
EP2312633A1 (en) * 2009-10-15 2011-04-20 Applied Materials, Inc. Method and installation for producing a semiconductor device, and semiconductor device
KR102138547B1 (ko) 2009-11-13 2020-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102521445B (zh) * 2011-12-09 2014-01-01 清华大学 磁控溅射设备中铜靶刻蚀形貌的仿真计算方法
JP5787779B2 (ja) * 2012-01-25 2015-09-30 日東電工株式会社 導電性フィルムロールの製造方法
JP6108210B2 (ja) * 2012-01-31 2017-04-05 日立金属株式会社 電子部品用積層配線膜

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
KR100186540B1 (ko) * 1996-04-25 1999-03-20 구자홍 피디피의 전극 및 그 형성방법
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
JP4247772B2 (ja) * 1998-12-14 2009-04-02 エルジー ディスプレイ カンパニー リミテッド 配線とこれを用いた薄膜トランジスタ基板およびその製造方法と液晶表示装置
JP2002091338A (ja) * 2000-09-12 2002-03-27 Toshiba Corp アレイ基板およびその製造方法ならびに液晶表示素子
JP2005158887A (ja) 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
US7023059B1 (en) * 2004-03-01 2006-04-04 Advanced Micro Devices, Inc. Trenches to reduce lateral silicide growth in integrated circuit technology
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101168728B1 (ko) * 2005-07-15 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624397B2 (en) 2009-06-12 2014-01-07 Mitsubishi Materials Corporation Electrode layer structure for a thin-film transistor and process for manufacture thereof
KR20110009953A (ko) * 2009-07-23 2011-01-31 엘지디스플레이 주식회사 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판
US20220319777A1 (en) * 2021-03-31 2022-10-06 Tdk Corporation Laminated electronic component
US11935700B2 (en) * 2021-03-31 2024-03-19 Tdk Corporation Laminated electronic component with differing glass content electrodes

Also Published As

Publication number Publication date
EP2101346A4 (en) 2015-11-18
EP2101346A1 (en) 2009-09-16
KR101132582B1 (ko) 2012-04-06
CN101529567A (zh) 2009-09-09
WO2008081805A1 (ja) 2008-07-10
CN102097472A (zh) 2011-06-15
TW200842981A (en) 2008-11-01
CN101529567B (zh) 2012-07-04
TWI395270B (zh) 2013-05-01
US20090236603A1 (en) 2009-09-24
JPWO2008081805A1 (ja) 2010-04-30

Similar Documents

Publication Publication Date Title
KR101132582B1 (ko) 배선막의 형성 방법
KR101135418B1 (ko) 배선막의 형성 방법, 트랜지스터, 및 전자 장치
JP5247448B2 (ja) 導電膜形成方法、薄膜トランジスタの製造方法
JP4970622B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
WO2010018864A1 (ja) 表示装置、これに用いるCu合金膜およびCu合金スパッタリングターゲット
KR101175970B1 (ko) 배선층, 반도체 장치, 액정 표시 장치
JPWO2008044757A1 (ja) 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
WO2010013636A1 (ja) 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
KR101760839B1 (ko) 박막 전극 및 박막 스택을 증착하기 위한 방법
JP4913267B2 (ja) 配線層、半導体装置、半導体装置を有する液晶表示装置
JP4763568B2 (ja) トランジスタ基板
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP5368717B2 (ja) 表示装置およびこれに用いるCu合金膜
JP2008306043A (ja) 配線膜の形成方法、トランジスタ、及び電子装置
US20210230718A1 (en) Cu ALLOY TARGET
TW202104624A (zh) 銅合金靶材、配線膜、半導體裝置、液晶顯示裝置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150313

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180209

Year of fee payment: 7