KR20110009953A - 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판 - Google Patents

구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판 Download PDF

Info

Publication number
KR20110009953A
KR20110009953A KR1020090067409A KR20090067409A KR20110009953A KR 20110009953 A KR20110009953 A KR 20110009953A KR 1020090067409 A KR1020090067409 A KR 1020090067409A KR 20090067409 A KR20090067409 A KR 20090067409A KR 20110009953 A KR20110009953 A KR 20110009953A
Authority
KR
South Korea
Prior art keywords
copper
barrier layer
layer
substrate
copper oxide
Prior art date
Application number
KR1020090067409A
Other languages
English (en)
Other versions
KR101583602B1 (ko
Inventor
양희정
홍석천
한규원
호원준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090067409A priority Critical patent/KR101583602B1/ko
Publication of KR20110009953A publication Critical patent/KR20110009953A/ko
Application granted granted Critical
Publication of KR101583602B1 publication Critical patent/KR101583602B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명은 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판에 관한 것이다.
본 발명의 특징은 구리 금속배선을 액정표시장치의 배선으로 형성하고자 할 때, 기판의 전면에 산화구리로 이루어진 배리어층을 형성하고 이의 상부에 구리패턴을 형성하는 것이다.
이를 통해, 우수한 비저항 특성 및 전자이동 특성을 가져 신뢰성 있는 금속배선을 제공할 수 있으며, 특히, 배리어층과 구리층을 동일 챔버 내에서 동일 타겟을 통해 증착할 수 있어, 증착 속도를 향상시킬 수 있어, 공정시간 단축 및 공정 비용을 절감할 수 있다.
또한, 산화구리 배리어층을 기판의 전면에 형성함으로써, 산화구리 배리어층 별도로 식각하는 공정을 생략할 수 있어 식각공정 시에도 공정시간이 단축되는 효과가 있다.
구리(Cu), 산화구리(CuO2), 배리어층

Description

구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판{Method for fabricating Cu metal Wire and an array substrate for LCD including the Cu metal Wire}
본 발명은 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판에 관한 것이다.
액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 화상을 표시한다. 액정은 분자 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 액정의 분자배열 방향으로 빛의 편광상태가 변화되어 화상을 표현할 수 있다.
이에 액정표시장치는 액정층을 사이에 두고 서로 마주보는 면에 투명 전계생성전극이 형성된 한 쌍의 제 1 및 제 2 기판을 합착시킨 액정패널(liquid crystal panel) 그리고 여기에 빛을 공급하는 백라이트(backlight)를 포함하며, 액정패널의 두 전계생성전극 사이의 전기장을 제어하여 액정분자 배열방향을 인위적으로 조절함으로써 투과율 차이를 발생시키고 이 같은 액정패널에 백라이트로부터 발생된 빛을 통과시켜 상기 투과율의 차이가 외부로 발현되도록 하여 여러 가지 화상을 표시한다.
현재에는 전술한 바 있는 박막트랜지스터와 박막트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
한편, 최근 액정표시장치가 대면적화 및 해상도가 높아짐에 따라 박막트랜지스터와 연결되는 배선들의 신호처리 속도가 빨라지게 되므로, 이에 대응할 수 있도록 배선을 저저항 금속물질로 구성해야 하는 필요성이 발생하게 된다.
이에 따라 최근에는 액정표시장치용 배선으로 우수한 비저항 특성 및 전자이동 특성을 가지는 구리(Cu)로의 대체가 적극적으로 제안되고 있다, 그러나, 구리(Cu)는 유리기판과의 접착력이 불량하여 벗겨지거나 들뜨기 쉬워 구리(Cu)를 단일 금속 배선물질로 적용하기에는 실질적으로 어려운 실정이다.
이로한 문제점을 개선하기 위하여, 구리(Cu)배선을 액정표시장치에 적용할 경우 유리기판과 배선 간의 접착특성을 향상시키기 위한 별도의 배리어층을 포함하는 구리/배리어층 배선 구조가 제안되었고, 여기서 배리어층으로는 몰리브덴(Mo), 티탄(Ti), 몰리브덴 합금(Mo alloy), 티탄합금(Ti alloy)등이 제안되고 있다.
그러나, 배리어층으로 티탄(Ti) 또는 티탄합금(Ti alloy)을 사용할 경우, 티 탄(Ti) 또는 티탄합금(Ti alloy)은 불소(F)이온이 함유된 즉 불산(HF) 에천트에 의해 식각되는데, 불산(F)은 티탄(Ti) 또는 티탄합금(Ti alloy)의 배리어층 외에도 유리기판, 실리콘 절연층, 반도체층 등까지 영향을 주어 각종 불량을 일으키게 된다.
또는 배리어층으로 몰리브덴(Mo) 또는 몰리브덴합금(Mo alloy)을 사용할 경우, 구리(Cu)와 몰리브덴(Mo)은 식각 속도가 상이하여 몰리브덴(Mo) 또는 몰리브덴합금(Mo alloy)의 잔사가 남아, 픽셀불량 등의 문제점을 야기하게 된다.
따라서, 구리(Cu)와 배리어층 각 층별로 식각 공정을 별도로 진행해야 하므로, 공정이 복잡하며, 양호한 측면 프로파일로 패터닝되기 어려워 배선의 신뢰성이 저하되는 문제점을 야기하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 신뢰성 있는 구리 금속배선을 제공하고자 하는 것을 제 1 목적으로 한다.
또한, 공정의 단순화 및 공정의 효율성을 향상시키고자 하는 것을 제 2 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위해, 본 발명은 기판의 전면에 산화구 리(Cu2O) 배리어층을 증착하는 단계와; 상기 배리어층 상부에 구리(Cu) 금속층을 증착하는 단계와; 상기 구리 금속층을 식각하는 단계를 포함하는 구리배선 형성방법을 제공한다.
이때, 상기 산화구리 배리어층과 상기 구리 금속층은 동일 챔버 내에서 연속적으로 증착하며, 상기 산화구리 배리어층은 구리(Cu)와 반응하여 산화구리를 이루도록 상기 챔버 내에 산소를 포함하는 불활성가스를 주입하는 반응성 스퍼터링(reactive sputtering) 방법으로 형성한다.
또한, 상기 불활성가스는 상기 산소를 50% 이상 포함하며, 상기 산화구리 배리어층은 10 ~ 300Å의 두께이며, 상기 산화구리 배리어층은 ITO(indium-thin-oxide)와 동등수준의 투과율 갖는다.
여기서, 상기 산화구리 배리어층은 105 ~ 1010Ω·㎝의 저항값을 가지며, 상기 산화구리 배리어층의 저항값은 상기 산소의 분압을 통해 조절한다.
또한, 본 발명은 기판의 전면에 형성된 산화구리(Cu2O) 배리어층과; 상기 기판 상에 서로 교차되게 형성된 게이트 및 데이터 배선과; 상기 게이트 및 데이터 배선이 교차하는 지점에 형성된 스위칭 소자와; 상기 스위칭 소자와 연결된 화소 전극을 포함하며, 상기 게이트배선을 이루는 물질은 구리(Cu) 금속인 액정표시장치용 어레이기판을 제공한다.
위에 상술한 바와 같이, 본 발명은 구리 금속배선을 액정표시장치의 배선으로 형성하고자 할 때, 기판의 전면에 산화구리로 이루어진 배리어층을 형성하고 이의 상부에 구리패턴을 형성함으로써, 우수한 비저항 특성 및 전자이동 특성을 가져 신뢰성 있는 금속배선을 제공할 수 있는 효과가 있다.
특히, 배리어층과 구리층을 동일 챔버 내에서 동일 타겟을 통해 증착할 수 있어, 증착 속도를 향상시킬 수 있어, 공정시간 단축 및 공정 비용을 절감할 수 있는 효과가 있다.
또한, 산화구리 배리어층을 기판의 전면에 형성함으로써, 산화구리 배리어층 별도로 식각하는 공정을 생략할 수 있어 식각공정 시에도 공정시간이 단축되는 효과가 있다.
이하, 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 분해 사시도이며, 도 2는 도 1의 어레이기판의 단면을 개략적으로 도시한 단면도이다.
액정표시장치(100)는 도시한 바와 같이, 액정층(250)을 사이에 두고 어레이기판(array substrate : 212)과 컬러필터기판(color filter substrate : 214)이 대면 합착된 액정패널(110)을 필수 요소로 한다.
이중 하부기판 또는 어레이기판(array substrate)이라 불리는 제 1 기판(212)의 일면에는 구리(Cu)층으로 이루어진 복수개의 데이터배선(222)과 게이트 배선(216)이 종횡 교차하여 화소영역(P)을 정의한다.
이들 두 배선의 교차지점에는 박막트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 투명 화소전극(220)과 일대일 대응 접속된다.
또한 액정층(250)을 사이에 두고 이와 마주보는 제 2 기판(214)은 상부기판 또는 컬러필터기판(color filter substrate)이라 불리는데, 이의 일면에는 제 1 기판(212)의 데이터배선(222)과 게이트배선(216) 그리고 박막트랜지스터(T) 등의 비표시 요소를 가리면서 화소전극(220) 만을 노출시키도록 화소영역(P)을 두르는 격자 형상의 블랙매트릭스(232)가 구성된다.
또한, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열되는 R(red), G(green), B(blue) 컬러필터(234) 그리고 이들 모두를 덮는 투명 공통전극(236)을 포함한다.
아울러 비록 도면상에 명확하게 나타나지는 않았지만 이들 두 기판(212, 214)과 액정층(250)의 경계부분에는 액정의 초기 분자배열 방향을 결정하는 상, 하부 배향막이 개재되고, 그 사이로 충진되는 액정층(250)의 누설을 방지하기 위해 양 기판(212, 214)의 가장자리를 따라 씰패턴(seal pattern)이 형성된다.
그리고 이중 제 1 기판(212)은 제 2 기판(214) 보다 큰 면적을 가지고 있어 이들의 합착 시 제 1 기판(212)의 가장자리가 외부로 노출되는데, 여기에는 각각 다수의 데이터배선(222)과 연결된 복수개의 데이터패드(218) 그리고 다수의 게이트배선(216)과 연결된 복수개의 게이트패드(미도시)가 위치한다.
따라서, 게이트배선(216)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(220)에 데이터배선(222)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
그리고, 이러한 액정패널(110)의 각 외면으로는 특정 빛만을 선택적으로 투과시키는 제 1 및 제 2 편광판(120, 130)이 부착되는데, 제 1 편광판(120)은 제 1 방향의 편광축을 가지며, 제 2 편광판(130)은 제 1 방향에 수직한 제 2 방향의 편광축을 갖는다.
아울러 액정패널(110)이 나타내는 투과율의 차이가 외부로 발현되도록 이의 배면에서 빛을 공급하는 백라이트(140)가 구비된다.
백라이트(140)는 빛을 발하는 광원(미도시)의 위치에 따라 측광형(side type)과 직하형(direct type)으로 구분되는데, 측광형은 액정패널(110)에 대해 이의 후방의 일측면으로부터 출사된 광원(미도시)의 빛을 별도의 도광판(미도시)으로 굴절시켜 액정패널(110)로 입사시키며, 직하형은 액정패널(110) 배면으로 복수개의 광원(미도시)을 직접 배치시켜 빛을 입사시킨다.
본 발명은 이 둘 중 어느 것이나 이용가능하다.
이때, 광원(미도시)은 음극전극형광램프(cold cathode fluorescent lamp)나 외부전극형광램프(external electrode fluorescent lamp)와 같은 형광램프가 이용될 수 있다. 또는, 이러한 형광램프 이외에 발광다이오드 램프(light emitting diode lamp)가 램프로 이용될 수도 있다.
도 2는 도 1의 어레이기판의 단면을 개략적으로 도시한 단면도이다.
도시한 바와 같이, 제 1 기판(212)상에 게이트배선(216)과 게이트배선(216)에서 연장된 게이트전극(301), 게이트전극(301) 및 게이트배선(216) 상부에 형성된 게이트절연막(303), 게이트절연막(303) 상부에 형성된 반도체층(305), 반도체층(305) 상부에 이격된 소스 및 드레인전극(307, 309)으로 구성되는 박막트랜지스터(T)가 구성된다.
이때, 반도체층(305)은 순수 비정질 실리콘의 액티브층(305a)과 불순물을 포함하는 비정질 실리콘의 오믹콘택층(305b)으로 구성되며, 이때, 박막트랜지스터(T)는 도면에서는 순수 및 불순물의 비정질질실리콘(305a, 305b)으로 이루어진 보텀 케이트(bottom gate) 타입을 예로써 보이고 있으며, 이의 변형예로써 폴리실리콘 반도체층을 포함하여 탑 게이트(top gate) 타입으로 형성될 수도 있다.
그리고 소스 및 드레인전극(307, 309)의 상부에는 드레인전극(309)의 일부를 노출하는 드레인콘택홀(313)을 포함하는 보호막(311)이 구성되고, 이의 드레인콘택홀(313)을 통해 노출된 드레인전극(309)과 연결되는 화소전극(220)이 구성된다.
여기서, 외부 회로(미도시)에서의 주사신호 및 데이터신호를 액정표시장치(100)로 전달하기 위한 작동원리를 간단하게 살펴보면, 게이트배선(216)을 통해 각 화소영역(P) 별 박막트랜지스터(T)가 순차적으로 온(on)/오프(off)되어, 선택된 화소영역(P)의 화소전극(220)에 데이터배선(222)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정층(250)의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
이에, 최근 액정표시장치(100)가 대면적화 및 해상도가 높아짐에 따라 박막 트랜지스터(T)와 연결되는 배선들의 신호처리 속도가 빨라지게 되므로, 이에 대응할 수 있도록 배선을 저저항 금속물질로 구성해야 하는 필요성이 발생하게 된다.
따라서, 본 발명에서는 게이트 및 데이터배선(216, 222)을 우수한 비저항 특성 및 전자이동 특성을 가지는 구리(Cu)로 이루어지도록 하는 것을 특징으로 한다.
그리고, 제 1 기판(212)과 구리층 사이에는 기판(212)과 구리층의 접착력을 증진시키고, 구리 이온이 기판(212)으로 확산되는 것을 방지하기 위하여, 배리어층(320)이 개재된다.
특히, 본 발명의 배리어층(320)은 산화구리(Cu2O)로 이루어지며, 기판(212)의 전면에 형성되는 것을 특징으로 한다.
이를 통해, 본 발명은 우수한 비저항 특성 및 전자이동 특성을 가지는 구리층을 통해, 신뢰성 있는 구리 금속배선을 제공할 수 있으며, 구리층의 배리어층(320)으로 산화구리(Cu2O)를 사용함으로써, 기판(212)과 구리층 간의 접착특성이 향상되는 효과를 갖는다.
특히, 기존 구리층의 배리어층으로 티탄(Ti) 또는 티탄합금(Ti alloy)을 사용할 경우에 비해 구리 금속배선 형성과정 중 기판(212), 절연층(303), 반도체층(305)에 영향이 미치지 않아 각종 불량을 발생을 방지할 수 있으며, 몰리브덴(Mo) 또는 몰리브덴합금(Mo alloy)을 배리어층으로 사용할 경우에 비해 구리층과 몰리브덴(Mo)층의 식각 속도가 상이하여 몰리브덴(Mo) 또는 몰리브덴합금(Mo alloy)의 잔사가 남아, 픽셀불량 등의 문제점을 야기하게 되는 문제점 또한 방지할 수 있다.
즉, 본 발명의 구리 금속배선은 배리어층(320)으로 산화구리를 사용함으로써, 티탄(Ti) 또는 티탄합금(Ti alloy), 몰리브덴(Mo) 또는 몰리브덴합금(Mo alloy)을 배리어층으로 사용했던 기존에 비해 한 챔버 내에서 하나의 타겟으로 배리어층(320)과 구리층을 모두 형성할 수 있어 증착 공정시간 단축 및 공정 비용을 절감할 수 있다.
또한, 배리어층(320)을 기판(212)의 전면에 형성함으로써, 배리어층(320)을 별도로 식각하는 공정을 생략할 수 있어 식각공정 시에도 공정시간이 단축되는 효과가 있다.
여기서, 도면상에 도시하지는 않았지만 배리어층/구리층으로 이루어지는 구리 금속배선의 증착공정 시 공정시간이 단축되는 이유에 대해 좀더 자세히 살펴보도록 하겠다.
배리어층 및 구리층은 박막입자를 직접적으로 기판에 충돌 및 흡착시키는 물리적 증착방식의 스퍼터링(sputtering) 방식을 통해 기판 상에 증착 형성하는데, 여기서, 스퍼터 장치에 대해 간략하게 알아보도록 하겠다.
도시하지는 않았지만, 스퍼터 장치는 기판을 고정하며 접지(ground)된 서셉터와, 기판과 마주보는 구리타겟, 그리고 이 구리타겟을 고정하며 높은 양의 DC전압이 인가되는 백킹플레이트를 포함한다.
이러한 스퍼터 장치를 통해 기판 표면에 박막물질을 증착하는 과정을 간단히 살펴보면, 구리타겟과 백킹플레이트에 고압의 DC전압을 인가하는 동시에, 기판과 구리타겟 사이를 진공환경으로 조성한 후 아르곤(Ar)과 같은 불활성기체를 주입한 후 방전을 시켜 플라즈마 상태로 여기시킨다.
이에, 이온화된 아르곤기체(Ar+)가 타겟에 충돌하는데 이때, 아르곤기체(Ar+)의 운동에너지가 구리타겟 표면에 존재하는 구리원자들에 전달되어 구리타겟원자들인 구리타겟물질을 구리타겟으로부터 튀어나오게 하는 스퍼터링 현상이 일어난다.
따라서, 구리타겟으로부터 분리된 구리타겟물질은 접지되어 양극(anode)성질을 갖는 기판 상에 빠르게 증착하여 박막을 형성함으로써 박막증착공정이 완료된다.
이때, 티탄(Ti) 또는 티탄합금(Ti alloy), 몰리브덴(Mo) 또는 몰리브덴합금(Mo alloy)을 배리어층으로 사용하는 구리 금속배선을 형성하고자 할 때에는, 티탄(Ti) 또는 티탄합금(Ti alloy), 몰리브덴(Mo) 또는 몰리브덴합금(Mo alloy)의 중 선택된 하나의 타겟을 챔버 내부에 장착하고, 이의 타겟을 통해 기판 상에 배리어층을 형성한 다음, 구리타겟을 챔버 내부에 장착하여 배리어층 상부에 구리층을 형성해야만 배리어층/구리층의 이중층으로 이루어진 구리 금속배선을 형성할 수 있다.
그러나, 본 발명의 실시예에 따라 배리어층을 산화구리로 형성하면, 산화구리로 이루어진 배리어층은 구리타겟을 사용하여 형성함으로써, 한 개의 구리타겟을 통해 배리어층과 구리층을 모두 형성할 수 있다.
이를 통해, 티탄(Ti) 또는 티탄합금(Ti alloy), 몰리브덴(Mo) 또는 몰리브덴 합금(Mo alloy)을 배리어층으로 사용했던 기존에 배리어층/구리층의 증착 속도를 향상시킬 수 있어, 공정시간 단축 및 공정 비용을 절감할 수 있다.
도 3a ~ 3c는 본 발명의 실시예에 따른 구리 금속배선의 형성공정을 각 공정별로 나타낸 단면도이다.
본 발명의 자세한 설명에 앞서, 구리 금속배선을 형성하는 공정에서는 감광성 물질인 PR(photoresist)층을 이용한 사진식각 공정을 적용할 수 있다.
사진식각 공정에서는 증착된 금속층 상부에 PR층을 도포한 후, PR층이 도포된 기판 상부에 해당 패턴을 가지는 마스크를 배치하여 노광, 현상 공정을 통해 PR층을 일정 패턴으로 형성한다. 그리고 일정 패턴으로 형성된 PR층의 패턴에 따라 금속층을 패턴화하는 단계를 포함하는 공정이다.
이를 참고하여, 본 발명의 실시예에 따른 구리 금속배선을 형성하는 공정에 대해 자세히 살펴보도록 하겠다.
먼저, 도 3a에 도시한 바와 같이 기판(212) 상에 배리어층(320) 및 구리층(301a)을 차례로 증착하고, 구리층(301a) 상부에 PR패턴(330)을 형성한다.
여기서, 배리어층(320)을 이루는 물질은 산화구리(Cu2O)를 사용하는 것을 특징으로 하며, 산화구리 배리어층(320)과 구리층(301a)은 스퍼터링(sputtering) 방식을 통해 기판(212) 상에 증착 형성하는데, 여기서, 산화구리 배리어층(320)과 구리층(301a)은 동일 챔버 내에서 동일 타겟을 통해 증착할 수 있다.
이에 대해 좀더 자세히 살펴보면, 산화구리 배리어층(320)은 챔버 내의 기판(212) 상에 구리층(301a)을 증착하는 과정에서 구리층(301a)이 산소와 반응하여 산화구리를 이루도록 반응성 스퍼터링(reactive sputtering) 방법으로 형성한다.
이에, 산화구리 배리어층(320)을 증착할 때, 챔버 내부로 산소가스를 주입하는데, 산소를 50% 이상 포함하는 아르곤(Ar)과 같은 불활성기체를 주입할 수 도 있다.
그리고, 산화구리 배리어층(320)은 10 ~ 300Å의 두께를 갖도록 형성하는 것이 바람직하다. 따라서, 산화구리 배리어층(320)은 ITO(indium-thin-oxide)와 동등수준의 투과율을 가지게 된다.
또한, 산화구리 배리어층(320)은 105 ~ 1010Ω·㎝의 높은 저항값을 가지는 것이 바람직한데, 이를 통해, 산화구리 배리어층(320)은 절연특성을 가지게 된다.
여기서, 산화구리 배리어층(320)의 저항값은 증착공정의 분위기에서 산소가스의 분압을 변화시킴으로써 변경할 수 있다.
즉, 산소가스의 분압을 낮춤으로써 산화구리 배리어층(320)의 저항값을 높일 수 있어, 산소가스의 분압을 변화시킴으로써 원하는 저항값을 갖는 산화구리 배리어층(320)을 형성할 수 있는 것이다.
이러한 산화구리 배리어층(320)은 차후 형성할 기판(212)과 구리층(301a)의 접착력을 증진시키고, 구리 이온이 기판(212)으로 확산되는 것을 방지하는 역할을 하게 된다.
이후, 동일 챔버 내에서 산화구리 배리어층(320)이 형성된 기판(212) 상에 구리층(301a)을 증착한 뒤, 구리층(301a) 상부에 PR을 도포하고 노광 및 현상하여 구리층(301a)의 소정부분을 제외한 나머지 부분을 노출시키는 PR패턴(330)을 형성한다.
다음으로, 도 3b에 도시한 바와 같이 PR패턴(330)과 대응되는 구리층(도 3a의 301a)을 습식식각하여 구리층(도 3a의 301a)을 구리패턴(301)으로 형성한다. 이때, 구리층(도 3a의 301a)의 에천트로는 그 하부층을 이루는 산화구리 배리어층(320)에 영향을 미치지 않는 구리 에천트에서 선택되는데, 구리 에천트는 인산(H3PO4), 질산(HNO3), 초산(acetic acid) 등을 포함하는 것이 바람직하다.
마지막으로, 도 3c에 도시한 바와 같이 구리패턴(301) 상부의 PR패턴(도 3b의 330)을 스트립(strip)하여, 산화구리 배리어층(320)이 기판(212)의 전면에 형성되고, 산화구리 배리어층(320) 상부에 구리패턴(301)이 형성되어, 우수한 비저항 특성 및 전자이동 특성을 가지는 구리 금속배선을 완성하게 된다.
이러한, 산화구리 배리어층(320)/구리패턴(301)은 게이트전극이 된다.
이때, 구리패턴(301)은 산화구리 배리어층(320)에 의해 기판(212)과의 접착력이 증진되고, 구리패턴(301)의 구리 이온이 기판(212)으로 확산되는 것을 방지하게 된다.
이로 인하여, 기존 구리 금속배선의 배리어층으로 티탄(Ti) 또는 티탄합금(Ti alloy)을 사용할 경우에 비해 구리 금속배선 형성과정 중 기판(212), 절연층(도 2의 303), 반도체층(도 2의 305)에 영향이 미치지 않아 각종 불량을 발생을 방지할 수 있으며, 몰리브덴(Mo) 또는 몰리브덴합금(Mo alloy)을 배리어층으로 사용할 경우에 비해 구리와 몰리브덴의 식각 속도가 상이하여 몰리브덴(Mo) 또는 몰 리브덴합금(Mo alloy)의 잔사가 남아, 픽셀불량 등의 문제점을 야기하게 되는 문제점 또한 방지할 수 있다.
특히, 배리어층(320)/구리층(301)을 동일 챔버 내에서 동일 타겟을 통해 증착함으로써, 증착 속도를 향상시킬 수 있어, 공정시간 단축 및 공정 비용을 절감할 수 있다.
또한, 산화구리 배리어층(320)을 기판(212)의 전면에 형성함으로써, 산화구리 배리어층(320)을 별도로 식각하는 공정을 생략할 수 있어 식각공정 시에도 공정시간이 단축되는 효과가 있다. 즉, 산화구리 배리어층(320)/구리층(301)의 이중층으로 형성된 구리 금속배선은 1번의 식각 공정으로 형성된다.
한편, 도시하지는 않았지만 구리 금속배선 상부에 캡층을 더욱 형성하여, 구리 금속배선의 구리이온이 이후에 형성될 게이트절연층으로 확산되는 것을 방지하여 게이트절연층의 절연특성 등의 물리적 특성이 저하되는 것을 방지할 수 있다.
이때, 캡층은 본 발명의 배리어층과 같이 산화구리로 형성하거나, 티타늄(Ti), 탄탈늄(Ta), 몰리브덴(Mo), 크롬(Cr), 니켈(Ni) 또는 백금(Pt) 등의 금속으로 형성할 수 있다.
여기서, 산화구리로 캡층을 형성할 경우, 기판 상에 산화구리 배리어층, 구리층, 그리고 산화구리 캡층을 순차적으로 형성한 뒤, 구리층과 산화구리 캡층을 각각 식각하여 산화구리 캡층을 포함하는 구리 금속배선을 형성할 수 있다.
또는 티타늄(Ti), 탄탈늄(Ta), 몰리브덴(Mo), 크롬(Cr), 니켈(Ni) 또는 백금(Pt) 등의 금속으로 캡층을 형성할 경우, 이 캡층을 불산 또는 인산+초산+질산 등을 포함하는 혼산으로 식각한 후, 캡층을 마스크로 구리층을 식각하여 구리 금속배선을 형성할 수도 있다.
전술한 바와 같이, 구리 금속배선을 액정표시장치의 배선으로 형성하고자 할 때, 기판의 전면에 산화구리로 이루어진 배리어층을 형성하고 이의 상부에 구리패턴을 형성함으로써, 우수한 비저항 특성 및 전자이동 특성을 가져 신뢰성 있는 금속배선을 제공할 수 있다.
또한, 산화구리 배리어층에 의해 구리패턴과 기판과의 접착력이 증진되고, 구리패턴의 구리 이온이 기판으로 확산되는 것을 방지하게 되며, 특히, 배리어층과 구리층을 동일 챔버 내에서 동일 타겟을 통해 증착할 수 있어, 증착 속도를 향상시킬 수 있어, 공정시간 단축 및 공정 비용을 절감할 수 있다.
또한, 산화구리 배리어층을 기판의 전면에 형성함으로써, 산화구리 배리어층 별도로 식각하는 공정을 생략할 수 있어 식각공정 시에도 공정시간이 단축되는 효과가 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도내에서 다양하게 변경하여 실시할 수 있다.
도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 분해 사시도.
도 2는 도 1의 어레이기판의 단면을 개략적으로 도시한 단면도.
도 3a ~ 3c는 본 발명의 실시예에 따른 구리 금속배선의 형성공정을 각 공정별로 나타낸 단면도.

Claims (9)

  1. 기판의 전면에 산화구리(Cu2O) 배리어층을 증착하는 단계와;
    상기 배리어층 상부에 구리(Cu) 금속층을 증착하는 단계와;
    상기 구리 금속층을 식각하는 단계
    를 포함하는 구리배선 형성방법.
  2. 제 1 항에 있어서,
    상기 산화구리 배리어층과 상기 구리 금속층은 동일 챔버 내에서 연속적으로 증착하는 구리배선 형성방법.
  3. 제 2 항에 있어서,
    상기 산화구리 배리어층은 구리(Cu)와 반응하여 산화구리를 이루도록 상기 챔버 내에 산소를 포함하는 불활성가스를 주입하는 반응성 스퍼터링(reactive sputtering) 방법으로 형성하는 구리배선 형성방법.
  4. 제 3 항에 있어서,
    상기 불활성가스는 상기 산소를 50% 이상 포함하는 구리배선 형성방법.
  5. 제 1 항에 있어서,
    상기 산화구리 배리어층은 10 ~ 300Å의 두께인 구리배선 형성방법.
  6. 제 5 항에 있어서,
    상기 산화구리 배리어층은 ITO(indium-thin-oxide)와 동등수준의 투과율 갖는 구리배선 형성방법.
  7. 제 1 항에 있어서,
    상기 산화구리 배리어층은 105 ~ 1010Ω·㎝의 저항값을 갖는 구리배선 형성방법.
  8. 제 7 항에 있어서,
    상기 산화구리 배리어층의 저항값은 상기 산소의 분압을 통해 조절하는 구리 배선 형성방법.
  9. 기판의 전면에 형성된 산화구리(Cu2O) 배리어층과;
    상기 기판 상에 서로 교차되게 형성된 게이트 및 데이터 배선과;
    상기 게이트 및 데이터 배선이 교차하는 지점에 형성된 스위칭 소자와;
    상기 스위칭 소자와 연결된 화소 전극
    을 포함하며, 상기 게이트배선을 이루는 물질은 구리(Cu) 금속인 액정표시장치용 어레이기판.
KR1020090067409A 2009-07-23 2009-07-23 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판 KR101583602B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090067409A KR101583602B1 (ko) 2009-07-23 2009-07-23 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090067409A KR101583602B1 (ko) 2009-07-23 2009-07-23 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판

Publications (2)

Publication Number Publication Date
KR20110009953A true KR20110009953A (ko) 2011-01-31
KR101583602B1 KR101583602B1 (ko) 2016-01-11

Family

ID=43615493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090067409A KR101583602B1 (ko) 2009-07-23 2009-07-23 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판

Country Status (1)

Country Link
KR (1) KR101583602B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106887424A (zh) * 2017-03-17 2017-06-23 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090024500A (ko) * 2007-09-04 2009-03-09 삼성전자주식회사 배선구조 및 이를 이용한 박막 트랜지스터
KR20090053853A (ko) * 2006-12-28 2009-05-27 가부시키가이샤 알박 배선막의 형성 방법, 트랜지스터, 및 전자 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090053853A (ko) * 2006-12-28 2009-05-27 가부시키가이샤 알박 배선막의 형성 방법, 트랜지스터, 및 전자 장치
KR20090024500A (ko) * 2007-09-04 2009-03-09 삼성전자주식회사 배선구조 및 이를 이용한 박막 트랜지스터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106887424A (zh) * 2017-03-17 2017-06-23 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置

Also Published As

Publication number Publication date
KR101583602B1 (ko) 2016-01-11

Similar Documents

Publication Publication Date Title
KR101338115B1 (ko) 저저항 배선구조 및 이를 이용한 액정표시장치의 제조방법
US7110058B2 (en) Method of fabricating liquid crystal display device
JP2010093234A (ja) 液晶表示装置用アレイ基板及びその製造方法、液晶表示装置
JPH1048670A (ja) アクティブマトリクス基板とその製法および液晶表示装置
KR101166577B1 (ko) 액정표시소자 및 그 제조방법
EP2991121B1 (en) Array substrate, method for manufacturing array substrate and display device
KR20130013042A (ko) 횡전계방식 액정표시장치용 어레이기판의 제조방법
US7002651B2 (en) Transflective type liquid crystal display device and method for manufacturing the same
CN102637634B (zh) 一种阵列基板及其制作方法、显示装置
CN101666949B (zh) Ips型tft-lcd阵列基板及其制造方法
JP4763568B2 (ja) トランジスタ基板
KR20080012490A (ko) 액정표시장치 및 그의 제조방법
KR101583602B1 (ko) 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판
KR100686494B1 (ko) 금속막 증착을 위한 스퍼터와 스퍼터를 이용한 액정 표시장치의 제조법
KR100922792B1 (ko) 액정표시장치의 어레이기판 제조방법
KR100394028B1 (ko) 액정표시장치 및 그 제조방법
JP5368717B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
KR100928493B1 (ko) 박막트랜지스터의 형성방법
KR101407289B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100909421B1 (ko) 액정표시장치
US20200099014A1 (en) Method of producing electronic component substrate, method of producing display panel, electronic component substrate, and display panel
KR102067967B1 (ko) 횡전계방식 액정표시장치용 어레이기판의 제조방법
KR100698043B1 (ko) 액정 표시 장치의 형성 방법
KR20100012720A (ko) 표시장치의 기판 및 그의 제조방법
KR101030523B1 (ko) 액정표시장치의 어레이기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 5