JP5218810B2 - 薄膜トランジスター - Google Patents

薄膜トランジスター Download PDF

Info

Publication number
JP5218810B2
JP5218810B2 JP2007206019A JP2007206019A JP5218810B2 JP 5218810 B2 JP5218810 B2 JP 5218810B2 JP 2007206019 A JP2007206019 A JP 2007206019A JP 2007206019 A JP2007206019 A JP 2007206019A JP 5218810 B2 JP5218810 B2 JP 5218810B2
Authority
JP
Japan
Prior art keywords
film
barrier
amorphous
thin film
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007206019A
Other languages
English (en)
Other versions
JP2009043856A (ja
Inventor
暁 森
守斌 張
昭史 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2007206019A priority Critical patent/JP5218810B2/ja
Publication of JP2009043856A publication Critical patent/JP2009043856A/ja
Application granted granted Critical
Publication of JP5218810B2 publication Critical patent/JP5218810B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

この発明は、アモルファスシリコン膜とドレイン電極膜との間にバリア膜が形成されており、さらにアモルファスシリコン膜とソース電極の間にバリア膜が形成される薄膜トランジスターであって、前記バリア膜は炭化ケイ素からなる薄膜トランジスターに関するものである。
アクティブマトリックス方式で駆動する薄膜トランジスターを用いたフラットパネルディスプレイとして、液晶ディスプレイ、プラズマディスプレイ、有機ELディスプレイ、無機ELディスプレイなどが知られている。これら薄膜トランジスターを用いたフラットパネルディスプレイにはガラス基板表面に格子状に金属膜からなる配線が密着形成されており、この金属膜からなる格子状配線の交差点に薄膜トランジスターが設けられている。
この薄膜トランジスターは、図7の断面概略説明図に示されるように、ガラス基板1の表面に金属膜からなるゲート電極膜2が形成されており、このゲート電極膜2およびガラス基板1の上に窒化珪素(SiNx)膜3が形成されており、さらに窒化珪素(SiNx)膜3の上にアモルファスSi膜4が形成されており、このアモルファスSi膜4の上にいずれもバリア膜7を介して純銅からなるドレイン電極膜5およびソース電極膜6が形成されており、さらに前記アモルファスSi膜4、ドレイン電極膜5およびソース電極膜6の全面を覆うように窒化珪素(SiNx)膜3´が形成された積層膜構造を有している。
かかる積層膜構造を有する薄膜トランジスターを作製するには、まず、図8の断面図に示されるような、ガラス基板1の表面に純銅からなるゲート電極膜2を形成し、このゲート電極膜2およびガラス基板1の上に窒化珪素(SiNx)膜3を形成し、さらに窒化珪素(SiNx)膜3の上にアモルファスSi膜4を形成し、このアモルファスSi膜4の上にバリア膜7を形成し、前記窒化珪素(SiNx)膜3およびバリア膜7の全面を被覆するように純銅膜8を形成して積層体9を作製する。
次いで前記積層体9のバリア膜7および純銅膜8を写真製版(フォトリソ)により湿式エッチングすることによってバリア膜7および純銅膜8に覆われていたアモルファスSi膜4の一部を露出させ、バリア膜7、ドレイン電極膜5およびソース電極膜6を形成することにより図9の断面図に示される従来の薄膜トランジスター中間体10を作製し、その後、従来の薄膜トランジスター中間体10の全面に窒化珪素(SiNx)膜3´を300℃前後で化学蒸着することにより図7の断面図に示される従来の薄膜トランジスターを作製する。図7〜9に図示されてはいないが、ドレイン電極膜5およびソース電極膜6の密着性を高めるためにドレイン電極膜5およびソース電極膜6の下地層として酸素を含む銅膜(酸素含有銅膜)を形成することも知られている。
前記窒化珪素(SiNx)膜3´は一般に300℃前後で化学蒸着することにより成膜されるので、窒化珪素(SiNx)膜3´の成膜時に前記アモルファスSi膜4のSiが純銅からなるドレイン電極膜5およびソース電極膜6に拡散し、そのためにドレイン電極膜5およびソース電極膜6の比抵抗が大きく上昇する。
この窒化珪素(SiNx)膜3´の化学蒸着時にアモルファスSi膜4のSiがドレイン電極膜5およびソース電極膜6に拡散してドレイン電極膜5およびソース電極膜6の比抵抗が上昇するのを阻止するために、アモルファスSi膜4とドレイン電極膜5の間およびアモルファスSi膜4とソース電極膜6の間にバリア膜7を形成する。このバリア膜7として通常MoもしくはMo合金膜またはTiもしくはTi合金膜が使用されており、このバリア膜7はその後薄膜トランジスターが加熱されるようなことがあってもアモルファスSi膜4のSiがドレイン電極膜5およびソース電極膜6に拡散してドレイン電極膜5およびソース電極膜6の比抵抗が上昇するのを阻止する作用も果たす(特許文献1参照)。
特開2004−163901号公報
しかし、バリア膜7としてMo膜もしくはMo合金膜またはTiもしくはTi合金膜を使用すると、Mo、Tiまたはこれらの合金膜からなるバリア膜7と純銅膜8とは異なる金属で構成されており、かかる異なる金属が接触している複合金属膜を湿式エッチングすると湿式エッチングする際に局部電池が形成され、バリア膜7とドレイン電極膜5の接触端部およびバリア膜とソース電極膜6の接触端部が優先的にエッチングされ、図9の一部拡大図である図10に示されるように、バリア膜7とドレイン電極膜5の接触端部およびバリア膜7とソース電極膜6の接触端部に深い凹部11が生成し、この凹部11はバリア膜7とドレイン電極膜5の境界およびバリア膜7とソース電極膜6の境界に沿って奥深く形成されるので、湿式エッチング中に凹部11に湿式エッチング液が浸透し、湿式エッチング中に凹部11に浸透した湿式エッチング液は洗浄し乾燥しても排出されず、湿式エッチング液が凹部11から排出されない状態で窒化珪素(SiNx)膜3´を300℃前後で化学蒸着すると、化学蒸着中に湿式エッチング液が蒸発し、窒化珪素(SiNx)膜3´に膨らみが生じて窒化珪素(SiNx)膜3´の一部の密着性が低下したりするために薄膜トランジスター不良の原因となる。
そこで、本発明者等は、前記湿式エッチング中の凹部の生成を防止して薄膜トランジスターを作製すべく研究を行った。その結果、
(イ)炭化ケイ素膜は、バリア膜として従来から知られているMo膜もしくはMo合金膜またはTiもしくはTi合金膜と同等のバリア効果を有し、この炭化ケイ素膜の上に、純銅膜、または微量炭素含有銅膜および純銅膜からなる複合導電膜を被覆した積層体を作製し、この積層体を湿式エッチングして得られた薄膜トランジスター中間体には図10に示されるような凹部が生成することがない、
(ロ)また、前記炭化ケイ素膜上に純銅膜を形成したのち湿式エッチングして得られた薄膜トランジスター中間体の上に窒化珪素(SiNx)膜3´を300℃前後で化学蒸着しても、炭化ケイ素膜がバリア効果を発揮し、化学蒸着中にアモルファスSi膜のSiがドレイン電極膜およびソース電極膜にまで拡散し到達してドレイン電極膜およびソース電極膜の比抵抗を増加させることはない、
(ハ)さらに、前記炭化ケイ素膜は、従来のMo膜もしくはMo合金膜またはTiもしくはTi合金膜と同等のバリア性を有するので、その後に薄膜トランジスターが加熱されるようなことがあってもアモルファスSi膜のSiがドレイン電極膜およびソース電極膜に拡散してドレイン電極膜およびソース電極膜の比抵抗を増加させることはない、
(ニ)前記バリア膜として作用する炭化ケイ素膜は、炭素:15原子%以上であり、その厚さは1〜15nmの範囲内にあることが好ましい、などの研究結果が得られたのである。
この発明は、上記の研究結果に基づいてなされたものであって、
(1)ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に、炭化ケイ素膜で構成されたバリア膜を介して純銅からなるドレイン電極膜およびソース電極膜を形成し、前記アモルファスSi膜の上のバリア膜、ドレイン電極膜およびソース電極膜の上に窒化珪素膜を被覆形成してなる薄膜トランジスターにおいて、前記バリア膜と前記ドレイン電極膜との間および該バリア膜と前記ソース電極膜との間に微量の炭素を含む微量炭素含有銅膜が形成されている薄膜トランジスター、
(2)前記バリア膜は、炭素:15原子%以上を含む炭化ケイ素膜である前記(1)に記載の薄膜トランジスター、
(3)前記バリア膜は、厚さ:1〜15nmの範囲内にある炭化ケイ素膜である前記(1)または(2)に記載の薄膜トランジスター、に特徴を有するものである。

この発明の薄膜トランジスターは、下記の如き方法により作製することができる。まず、図1の断面図に示されるように、ガラス基板1の表面に純銅からなるゲート電極膜2を形成し、このゲート電極膜2およびガラス基板1の上に窒化珪素(SiNx)膜3を形成し、さらに窒化珪素(SiNx)膜3の上にアモルファスSi膜4を形成して第1積層体13を作製する。
次に、この第1積層体13のアモルファスSi膜4の上に、図2の断面図に示されるように、炭化ケイ素膜12を形成して第2積層体14を作製する。この炭化ケイ素膜12は、図1の第1積層体13を基板としスパッタ装置内に載置し、スパッタ装置内の雰囲気をメタンガスなどの炭化水素ガスを含む不活性ガス雰囲気となるように保持しながら空スパッタすることによりアモルファスSi膜4と反応させてアモルファスSi膜4の表面に形成する。
次に、第2積層体14の上に、図3の断面図に示されるように、炭素を微量含む微量炭素含有銅膜15を成膜して第3積層体16を作製する。この微量炭素含有銅膜15は、純銅製のターゲットを用い、図2の第2積層体14を基板としスパッタ装置内に載置し、雰囲気をメタンガスなどの炭化水素ガスを含む不活性ガス雰囲気となるように保持しながらスパッタすることにより形成することができる。この微量炭素含有銅膜15は純銅膜の炭化ケイ素膜12に対する密着性および窒化珪素(SiNx)膜3に対する密着性を一層向上させるために有効であるので微量炭素含有銅膜15を形成することが一層好ましい。しかし、この微量炭素含有銅膜15は形成しなくても炭化ケイ素膜12を有するだけでアモルファスSi膜のSiがドレイン電極膜およびソース電極膜に拡散してドレイン電極膜およびソース電極膜の比抵抗を増加させるのを阻止することができる。したがって、微量炭素含有銅膜15が形成されないものもこの発明の範囲に含まれる。
さらに、図4に示されるように、第3積層体16の上に純銅膜8を形成して第4積層体17を作製する。この純銅膜8は純銅製のターゲットを用い、図3の第3積層体16を基板としてスパッタ装置内に載置し、不活性ガス雰囲気中においてスパッタすることにより形成することができる。
このようにして得られた第4積層体17の微量炭素含有銅膜15および純銅膜8に覆われていたアモルファスSi膜4上の炭化ケイ素膜12の一部を露出させ、ドレイン電極膜5およびソース電極膜6を形成することにより図5の断面図に示される薄膜トランジスター中間体18を作製する。炭化ケイ素膜12の一部を露出させて前記ドレイン電極膜5およびソース電極膜6を形成するには微量炭素含有銅膜15および純銅膜8を写真製版(フォトリソ)により湿式エッチングすることによって作製することができる。この薄膜トランジスター中間体18の上にさらに窒化珪素(SiNx)膜3´を成膜することによりこの発明の薄膜トランジスター19を作製することができる。この窒化珪素(SiNx)膜3´の成膜は、従来と同様にして窒化珪素(SiNx)膜3´を300℃前後で化学蒸着することにより達成される。前記炭化ケイ素膜12は、その後、薄膜トランジスターが加熱されるようなことがあっても優れたバリア性を発揮してアモルファスSi膜4のSiがドレイン電極膜5およびソース電極膜6に拡散するのを阻止し、ドレイン電極膜5およびソース電極膜6の比抵抗を増大させることはない。
この発明の薄膜トランジスターのバリア膜として形成される炭化ケイ素膜12に含まれる炭素および膜厚を前述のごとく限定した理由を説明する。
(a)炭化ケイ素膜の炭素量:
炭化ケイ素膜に含まれる炭素量が15原子%未満であるとアモルファスSi膜のSiの拡散を十分に阻止することができないので好ましくない。したがって、この発明の薄膜トランジスターにおいて形成される微量炭素含有銅膜に含まれる酸素は15原子%以上(好ましくは20〜66原子%)に定めた。
(b)炭化ケイ素膜の厚さ:
炭化ケイ素膜の厚さは1nm未満では薄過ぎてアモルファスSi膜のSiがドレイン電極膜およびソース電極膜に拡散することを阻止することができないので好ましくなく、一方、15nmを越えて厚くしても格別の効果が得られない。したがって、微量炭素含有銅膜の厚さを1〜15nmに定めた。
この発明の薄膜トランジスターは、アモルファスSi膜の表面に直接炭化ケイ素バリア膜を成膜することができるのでコストがかからないこと、湿式エッチング時にバリア膜とドレイン電極膜およびバリア膜とソース電極膜のそれぞれの接合端部に凹部が形成されることがないことなどから、作製した薄膜トランジスターに不良品発生が極めて少なく、低コストで優れた性能を有するフラットパネルディスプレイを提供することができるなど優れた効果を奏するものである。
実施例
ガラス基板(縦:50mm、横:50mm、厚さ:0.7mmの寸法を有するコーニング社製1737のガラス基板)の上全面にアモルファスSi膜を200nmの厚さに成膜した。このアモルファスSi膜を200nmの厚さに成膜したものを基板としてスパッタ装置に設置し、さらに純度:4Nの無酸素銅からなる直径6インチのターゲットをスパッタ装置に設置し、スパッタ装置の電源として直流方式を採用し、スパッタ装置の真空容器を到達真空度4×10−5Paになるまで真空引きした。次にメタンガスを表1に示す割合で含んだArガスを真空容器内に流し、スパッタ雰囲気圧力を0.67Paとした後、ターゲットと基板の間に設置したシャッターを閉じたまま出力:600Wで表1に示される時間放電して表1に示される最大炭素含有量および厚さを有する炭化ケイ素膜をアモルファスSi膜の上に成膜した。
なお、炭化ケイ素膜の最大炭素含有量は日本電子(株)製透過型電子顕微鏡(TEM)に装着された(株)ノーラン社製エネルギー分散型X線分析装置(EDS)Voyagerで測定した。加速電圧は200kVとした。
また、炭素含有量を炭化ケイ素膜の膜厚方向にTEMに装着されたEDSで測定し、炭素含有量が15原子%以上の炭化ケイ素膜の厚さを炭化ケイ素膜の厚さとした。
次に、雰囲気をそのまま維持した状態でシャッターを開け、スパッタを続けて前記炭化ケイ素膜の上に幅:20mm、長さ:40mmの寸法を有する厚さ:50nmの微量炭素含有銅膜を成膜した。
次に酸素の供給を停止し、Arガスのみで0.67Paの圧力で250nmの厚さになるまで無酸素銅膜を成膜することにより前記微量炭素含有銅膜の上に幅:20mm、長さ:40mmの寸法を有する無酸素銅膜を形成し、さらにこの微量炭素含有銅膜および無酸素銅膜に湿式エッチングすることにより縦:10mm、横:10mmの寸法の窓を開け、本発明薄膜トランジスター中間体試験片1〜7および比較薄膜トランジスター中間体試験片1〜2を作製した。
湿式エッチングした本発明薄膜トランジスター中間体試験片1〜7および比較薄膜トランジスター中間体試験片1〜2における微量炭素含有銅膜および無酸素銅膜に縦:10mm、横:10mmの寸法の窓を開け、窓部の湿式エッチングした微量炭素含有銅膜および無酸素銅膜の界面の断面をTEMで5百万倍に拡大し、接触端部に生成する凹部の有無を観察し、その結果を表1に示した。
さらに本発明薄膜トランジスター中間体試験片1〜7および比較薄膜トランジスター中間体試験片1〜2の上に温度:300℃に保持しながらプラズマCVDにより厚さ:200nmのSiNx絶縁膜を成膜し、このSiNx絶縁膜をドライエッチングすることにより剥離した後の無酸素銅膜の比抵抗を4探針法で測定し、その結果を表1に示すことにより炭化ケイ素膜のバリア性を評価した。
従来例
実施例で作製したガラス基板(縦:50mm、横:50mm、厚さ:0.7mmの寸法を有するコーニング社製1737のガラス基板)の上のSi薄膜の上にスパッタにより厚さ:50nmのMo薄膜を成膜し、次いでこのMo薄膜の上に実施例と同じ条件で厚さ:250nmの無酸素銅膜を成膜することによりMo薄膜および無酸素銅膜からなる複合膜を有する従来薄膜トランジスター中間体試験片1を作製した。得られた従来薄膜トランジスター中間体試験片1の複合膜を縦:10mm、横:10mmの寸法の窓を開けるように湿式エッチングし、Mo薄膜および無酸素銅膜の界面の断面をTEMで5百万倍に拡大して観察した結果、複合膜の接触端部に凹部が生成していることがわかり、その結果を表1に示した。
次に、この湿式エッチングした従来薄膜トランジスター中間体試験片1を基板とし、基板を温度:300℃に保持しながらプラズマCVDを行い、厚さ:200nmを有するSiNx絶縁膜を成膜した。このSiNx絶縁膜をドライエッチングすることにより剥離した後の無酸素銅膜の比抵抗を4探針法で測定し、その結果を表1に示すことによりMo膜のバリア性を評価した。
Figure 0005218810
表1に示される結果から、本発明薄膜トランジスター中間体試験片1〜7のSiNx絶縁膜の成膜後の無酸素銅膜の比抵抗は、従来薄膜トランジスター中間体試験片1のSiNx絶縁膜の成膜後の無酸素銅膜の比抵抗とほぼ同じであることから、炭化ケイ素膜が従来薄膜トランジスター中間体試験片1のMo膜と同等のバリア性を有するが、従来薄膜トランジスター中間体試験片1には湿式エッチングに際して凹部が生成することがわかる。また、この発明の範囲から外れた値の比較薄膜トランジスター中間体試験片1〜2は無酸素銅膜中にSiが拡散して比抵抗が上昇することがわかる。
第1積層体の断面概略説明図である。 第2積層体の断面概略説明図である。 第3積層体の断面概略説明図である。 第4積層体の断面概略説明図である。 この発明の薄膜トランジスター中間体の断面概略説明図である。 この発明の薄膜トランジスターの断面概略説明図である。 従来の薄膜トランジスターの要部を説明するための断面概略説明図である。 従来の積層体の要部を説明するための断面概略説明図である。 従来の薄膜トランジスター中間体の断面概略説明図である。 図9の一部拡大断面概略説明図である。
符号の説明
1:ガラス基板、2:ゲート電極、3:SiNx膜、3´:SiNx膜、4:アモルファスSi膜、5:ドレイン電極、6:ソース電極、7:バリア層、8:純銅膜、9:積層体、10:従来の薄膜トランジスター中間体、11:凹部、12:炭化ケイ素膜、13:第1積層体、14:第2積層体、15:微量炭素含有銅膜、16:第3積層体、17:第4積層体、18:この発明の薄膜トランジスター中間体、19:この発明の薄膜トランジスター

Claims (3)

  1. ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に、炭化ケイ素膜で構成されたバリア膜を介して純銅からなるドレイン電極膜およびソース電極膜を形成し、前記アモルファスSi膜の上のバリア膜、ドレイン電極膜およびソース電極膜の上に窒化珪素膜を被覆形成してなる薄膜トランジスターにおいて、
    前記バリア膜と前記ドレイン電極膜との間および該バリア膜と前記ソース電極膜との間に微量の炭素を含む微量炭素含有銅膜が形成されていることを特徴とする薄膜トランジスター。
  2. 前記バリア膜は、炭素:15原子%以上を含む炭化ケイ素膜であることを特徴とする請求項1に記載の薄膜トランジスター。
  3. 前記バリア膜は、厚さ:1〜15nmの範囲内にある炭化ケイ素膜であることを特徴とする請求項1または2に記載の薄膜トランジスター。
JP2007206019A 2007-08-08 2007-08-08 薄膜トランジスター Expired - Fee Related JP5218810B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007206019A JP5218810B2 (ja) 2007-08-08 2007-08-08 薄膜トランジスター

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007206019A JP5218810B2 (ja) 2007-08-08 2007-08-08 薄膜トランジスター

Publications (2)

Publication Number Publication Date
JP2009043856A JP2009043856A (ja) 2009-02-26
JP5218810B2 true JP5218810B2 (ja) 2013-06-26

Family

ID=40444294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007206019A Expired - Fee Related JP5218810B2 (ja) 2007-08-08 2007-08-08 薄膜トランジスター

Country Status (1)

Country Link
JP (1) JP5218810B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326756A (ja) * 1994-05-30 1995-12-12 Kyocera Corp 薄膜トランジスタおよびその製造方法
EP1063693B1 (en) * 1998-12-14 2016-06-29 LG Display Co., Ltd. Method for manufacturing a wiring member on a thin-film transistor substate suitable for a liquid crystal display
JP2002203899A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 銅相互接続構造の形成方法

Also Published As

Publication number Publication date
JP2009043856A (ja) 2009-02-26

Similar Documents

Publication Publication Date Title
JP5247448B2 (ja) 導電膜形成方法、薄膜トランジスタの製造方法
KR101067364B1 (ko) 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
WO2012043806A1 (ja) 配線構造および表示装置
TWI379144B (en) A wired layer, a semiconducting device, and a liquid crystal display device
JP5285710B2 (ja) 薄膜トランジスタの製造方法
US8658009B2 (en) Thin film transistor having a barrier layer as a constituting layer and Cu-alloy sputtering target used for sputter film formation of the barrier layer
JP2010080681A (ja) 薄膜トランジスター
JP2009070881A (ja) 薄膜トランジスター
Jiang et al. High-resolution characterization of hexagonal boron nitride coatings exposed to aqueous and air oxidative environments
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
WO2010013636A1 (ja) 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
Lee et al. Toward near-bulk resistivity of Cu for next-generation nano-interconnects: Graphene-coated Cu
JP5315641B2 (ja) 薄膜トランジスター
CN108474986A (zh) 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP2009280834A (ja) ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
JP2014502038A (ja) 薄膜電極および薄膜スタックを堆積させる方法
JP5315701B2 (ja) 薄膜トランジスター
JP5218810B2 (ja) 薄膜トランジスター
Liu et al. Using electroless plating Cu technology for TFT-LCD application
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP2009215613A (ja) 密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するCa含有銅合金ターゲット
CN103730190B (zh) 复合铜导电薄膜及其制备方法以及金属布线电路
TW200828347A (en) AI-based alloy wiring material and element structure using the same
JP2012222166A (ja) 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees