JP2010080681A - 薄膜トランジスター - Google Patents
薄膜トランジスター Download PDFInfo
- Publication number
- JP2010080681A JP2010080681A JP2008247460A JP2008247460A JP2010080681A JP 2010080681 A JP2010080681 A JP 2010080681A JP 2008247460 A JP2008247460 A JP 2008247460A JP 2008247460 A JP2008247460 A JP 2008247460A JP 2010080681 A JP2010080681 A JP 2010080681A
- Authority
- JP
- Japan
- Prior art keywords
- film
- copper alloy
- oxygen
- thin film
- mol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 140
- 239000010408 film Substances 0.000 claims abstract description 353
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 164
- 229910052787 antimony Inorganic materials 0.000 claims abstract description 101
- 229910052718 tin Inorganic materials 0.000 claims abstract description 101
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 99
- 239000010949 copper Substances 0.000 claims abstract description 66
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 64
- 239000001301 oxygen Substances 0.000 claims abstract description 64
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 64
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 59
- 230000004888 barrier function Effects 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 45
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 43
- 229910052802 copper Inorganic materials 0.000 claims description 34
- 239000000203 mixture Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 30
- 239000011521 glass Substances 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 239000000463 material Substances 0.000 abstract 1
- 239000000543 intermediate Substances 0.000 description 96
- 239000011575 calcium Substances 0.000 description 90
- 239000002131 composite material Substances 0.000 description 77
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 30
- 238000004544 sputter deposition Methods 0.000 description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 24
- 239000001257 hydrogen Substances 0.000 description 23
- 229910052739 hydrogen Inorganic materials 0.000 description 23
- 238000009832 plasma treatment Methods 0.000 description 21
- 229910052791 calcium Inorganic materials 0.000 description 17
- 239000007789 gas Substances 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 13
- 229910045601 alloy Inorganic materials 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- 239000011261 inert gas Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 229910004205 SiNX Inorganic materials 0.000 description 7
- 239000000843 powder Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- ODINCKMPIJJUCX-UHFFFAOYSA-N Calcium oxide Chemical compound [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 2
- 229910001861 calcium hydroxide Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- -1 hydroxide ions Chemical class 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- BHPQYMZQTOCNFJ-UHFFFAOYSA-N Calcium cation Chemical compound [Ca+2] BHPQYMZQTOCNFJ-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910052774 Proactinium Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- AXCZMVOFGPJBDE-UHFFFAOYSA-L calcium dihydroxide Chemical compound [OH-].[OH-].[Ca+2] AXCZMVOFGPJBDE-UHFFFAOYSA-L 0.000 description 1
- 239000000920 calcium hydroxide Substances 0.000 description 1
- 229910001424 calcium ion Inorganic materials 0.000 description 1
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 1
- 239000000292 calcium oxide Substances 0.000 description 1
- 239000000378 calcium silicate Substances 0.000 description 1
- 229910052918 calcium silicate Inorganic materials 0.000 description 1
- OYACROKNLOSFPA-UHFFFAOYSA-N calcium;dioxido(oxo)silane Chemical compound [Ca+2].[O-][Si]([O-])=O OYACROKNLOSFPA-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000005098 hot rolling Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】n−アモルファスSi半導体膜4の上に形成されたn+アモルファスSiオーミック膜4´と、n+アモルファスSiオーミック膜4´の上に形成されたバリア膜11と、バリア膜11の上に形成されたドレイン電極膜5およびソース電極膜6を有する薄膜トランジスター中間体であって、ドレイン電極膜およびソース電極膜は、バリア膜11に接して形成されているCa:0.2〜10モル%、Al、SnおよびSbの内の1種または2種以上を合計で0.05〜2モル%、酸素:1〜20モル%を含有し、残部がCuからなる酸素−Ca(Al,Sn,Sb)銅合金中間体下地層12と、この酸素−Ca(Al,Sn,Sb)銅合金中間体下地層12の上に形成されたCu合金層13とからなる複合銅合金膜14が形成されている薄膜トランジスター中間体、並びに薄膜トランジスター。
【選択図】図1
Description
この薄膜トランジスターは、図3の断面概略説明図に示されるように、ガラス基板1の表面に形成された純銅膜からなるゲート電極膜2と、このゲート電極膜2およびガラス基板1の上に形成された窒化珪素(SiNx)膜3と、前記窒化珪素(SiNx)膜3の上に形成されたn−アモルファスSi半導体膜4と、このn−アモルファスSi半導体膜4の上に形成されたn+アモルファスSiオーミック膜4´と、前記n+アモルファスSiオーミック膜4´の上に形成された純銅からなるドレイン電極膜5およびソース電極膜6とで構成されている。
かかる積層膜構造を有する薄膜トランジスターを作製するには、まず、図4の断面図に示されるような、ガラス基板1の表面に純銅からなるゲート電極膜2を形成し、このゲート電極膜2およびガラス基板1の上に窒化珪素(SiNx)膜3を形成し、さらに窒化珪素(SiNx)膜3の上にn−アモルファスSi半導体膜4を形成し、このn−アモルファスSi半導体膜4の上にn+アモルファスSiオーミック膜4´を形成し、前記n+アモルファスSiオーミック膜4´の全面を被覆するように純銅膜8を形成して積層体9を作製する。
次いでこの図4に示される積層体9のゲート電極2の真上の部分の純銅膜8を湿式エッチングし、さらにn+アモルファスSiオーミック膜4´をプラズマエッチングすることにより分離溝7を形成してn−アモルファスSi半導体膜4を露出させ、それによってドレイン電極膜5およびソース電極膜6を形成することにより図3の断面図に示される従来の薄膜トランジスター中間体10を作製する。
分離溝7を形成するために前記積層体9におけるn+アモルファスSiオーミック膜4´のみをプラズマエッチンしようとしてもn−アモルファスSi半導体膜4の表面はプラズマエッチングに曝されてその影響を受けることは避けることが出来ず、このため、分離溝7を形成して露出されたn−アモルファスSi半導体膜4の表面は荒れ、未結合手(ダングリングボンド)が増大し、これが表面欠陥となり、この表面欠陥が薄膜トランジスターのオフ電流を増加させ、その結果、LCDのコントラストの低減や視野角を小さくするなどの問題点があった。
この問題点を解決するために、分離溝7を形成して露出されたn−アモルファスSi半導体膜4の表面を水素プラズマ処理し、この水素プラズマ処理することによりn−アモルファスSi半導体膜4の表面の未結合手(ダングリングボンド)を水素原子と結合させて安定化し、リーク電流を低減することができるとされている。そして前記水素プラズマ処理はガス:100%水素ガス、水素ガス流量:10〜1000SCCM、水素ガス圧:10〜500Pa、RF電流密度:0.005〜0.5W/cm2、処理時間:1〜60分の条件で行なうのが良いとされている(特許文献1参照)。
また、図示してはいないが、n+アモルファスSiオーミック膜4´のSiがドレイン電極膜5およびソース電極膜6に拡散してドレイン電極膜5およびソース電極膜6の比抵抗が上昇するのを阻止するために、n+アモルファスSiオーミック膜4´とドレイン電極膜5の間およびn+アモルファスSiオーミック膜4´とソース電極膜6の間にそれぞれバリア膜を形成すること、並びにこのバリア膜として通常MoもしくはMo合金膜またはTiもしくはTi合金膜が使用されていることが知られている(特許文献2参照)。
さらに、一般に、前記ドレイン電極膜5およびソース電極膜6には純銅膜が多く使用されていたが、純銅膜はガラス、アルミナ、二酸化珪素からなるセラミック基板に対する密着性が弱い。このセラミック基板に対する密着性を向上させるために、セラミック基板の表面にまず酸素を含む銅膜を下地膜として形成し、この酸素を含む銅膜からなる下地膜の上に純銅膜を形成して複合銅膜とし、この複合銅膜の酸素を含む銅膜をセラミック基板に接触させてセラミック基板に対する密着性を向上させる技術も知られている(特許文献3参照)。
(a)薄膜トランジスターのバリア膜として従来から知られているMo膜、Ti膜などの金属膜よりも酸化ケイ素(SiOx)膜をバリア膜として使用することがドレイン電極膜およびソース電極膜の密着性を一層向上させるので好ましいことから、まず、図2の断面図に示されるように、ガラス基板1の上に形成されたゲート電極膜2と、前記ガラス基板1およびゲート電極膜2の上に形成された窒化珪素膜3と、前記窒化珪素膜3の上に形成されたn−アモルファスSi半導体膜4と、
前記n−アモルファスSi半導体膜4の上に形成されたn+アモルファスSiオーミック膜4´と、前記n+アモルファスSiオーミック膜4´の上に形成された酸化ケイ素(SiOx)膜からなるバリア膜11と、前記酸化ケイ素(SiOx)膜からなるバリア膜11の上に形成されたCa:0.2〜10モル%、Al、SnおよびSbの内の1種または2種以上を合計で0.05〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する銅合金下地層(以下、この成分組成を有する銅合金下地層を「酸素−Ca(Al、Sn、Sb)銅合金中間体下地層」という)12と、前記酸素−Ca(Al、Sn、Sb)銅合金中間体下地層12の上に形成されたCu合金層13とからなる複合銅合金膜14とにより構成される積層体9´を作製し、この積層体9´におけるゲート電極2の真上の部分の複合銅合金膜14を湿式エッチングし、さらに前記酸化ケイ素膜からなるバリア膜11およびn+アモルファスSiオーミック膜4´をプラズマエッチングすることにより分離溝7を形成してn−アモルファスSi半導体膜4を露出させ、それによってドレイン電極膜5およびソース電極膜6を形成することにより図1の断面図に示される密着性に優れたドレイン電極膜5およびソース電極膜6を有するこの発明の薄膜トランジスター中間体10´を作製することができる、
(b)この図1に示されるこの発明の薄膜トランジスター中間体10´に水素プラズマ処理を施すことにより一層密着性に優れたドレイン電極膜およびソース電極膜を有するこの発明の薄膜トランジスターを作製することができ、この発明の薄膜トランジスター中間体10´に水素プラズマ処理を施すと、前記この発明の薄膜トランジスター中間体10´の酸化ケイ素(SiOx)膜からなるバリア膜11に接して形成されているCa:0.2〜10モル%、Al、SnおよびSbの内の1種または2種以上を合計で0.05〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−Ca(Al、Sn、Sb)銅合金中間体下地層12は、Ca、Al、Sn、Sbおよび酸素の濃度の一層高いCa:2〜30モル%、Al、SnおよびSbの内の1種または2種以上を合計で1〜10モル%、酸素:20〜50モル%を含有し、残部がCuおよび不可避不純物からなる成分組成の濃縮層を形成するようになり、この濃縮層を有する銅合金下地層(以下、この濃縮層を有する銅合金下地層を「酸素−Ca(Al、Sn、Sb)濃縮層含有銅合金下地層」という)(図示せず)に変化して酸素−Ca(Al、Sn、Sb)濃縮層含有銅合金下地層およびCu合金層とからなる複合銅合金膜を生成し、この酸素−Ca(Al,Sn,Sb)濃縮層含有銅合金下地層およびCu合金層とからなる複合銅合金膜により構成されるドレイン電極膜およびソース電極膜は密着性が格段に向上する、などの研究結果が得られたのである。
(1)ガラス基板の上に形成されたゲート電極膜と、
前記ガラス基板およびゲート電極膜の上に形成された窒化珪素膜と、
前記窒化珪素膜の上に形成されたn−アモルファスSi半導体膜と、
前記n−アモルファスSi半導体膜の上に形成されたn+アモルファスSiオーミック膜と、
前記n+アモルファスSiオーミック膜の上に形成された酸化ケイ素膜からなるバリア膜と、
前記酸化ケイ素膜からなるバリア膜の上に形成されたドレイン電極膜およびソース電極膜を有する薄膜トランジスターであって、
前記ドレイン電極膜およびソース電極膜は、少なくとも前記酸化ケイ素膜からなるバリア膜に接して形成されているCa:2〜30モル%、Al、SnおよびSbの内の1種または2種以上を合計で1〜10モル%を含有し、さらに酸素:20〜50モル%を含有し、残部がCuおよび不可避不純物からなる成分組成の濃縮層を有する酸素−Ca(Al,Sn,Sb)濃縮層含有銅合金下地層と、前記酸素−Ca(Al,Sn,Sb)濃縮層含有銅合金下地層の上に形成されたCu合金層とからなる複合銅合金膜により構成されている薄膜トランジスター、
(2)前記酸素−Ca(Al,Sn,Sb)濃縮層含有銅合金下地層の上に形成されたCu合金層は、Al、SnおよびSbの内の1種または2種以上を合計で0.05〜2モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する前記(1)記載の薄膜トランジスター、に特徴を有するものである。
(3)ガラス基板の上に形成されたゲート電極膜と、
前記ガラス基板およびゲート電極膜の上に形成された窒化珪素膜と、
前記窒化珪素膜の上に形成されたn−アモルファスSi半導体膜と、
前記n−アモルファスSi半導体膜の上に形成されたn+アモルファスSiオーミック膜と、
前記n+アモルファスSiオーミック膜の上に形成された酸化ケイ素膜からなるバリア膜と、
前記酸化ケイ素膜からなるバリア膜の上に形成されたドレイン電極膜およびソース電極膜を有する薄膜トランジスター中間体であって、
前記ドレイン電極膜およびソース電極膜は、前記酸化ケイ素膜からなるバリア膜に接して形成されているCa:0.2〜10モル%、Al、SnおよびSbの内の1種または2種以上を合計で0.05〜2モル%を含有し、さらに酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−Ca(Al,Sn,Sb)銅合金中間体下地層と、前記酸素−Ca(Al,Sn,Sb)銅合金中間体下地層の上に形成されたCu合金層とからなる複合銅合金膜により構成される薄膜トランジスター中間体、
(4)前記酸素−Ca(Al,Sn,Sb)銅合金中間体下地層の上に形成されたCu合金層は、Al、SnおよびSbの内の1種または2種以上を合計で0.05〜2モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する前記(3)記載の薄膜トランジスター、に特徴を有するものである。
図1はこの発明の薄膜トランジスター中間体の断面図であり、図2はこの発明の薄膜トランジスター中間体を作製するための積層体の断面図である。図1に示されるこの発明の薄膜トランジスター中間体を作製するには、まず、図2の断面図に示されるように、ガラス基板1の表面に銅膜からなるゲート電極膜2を形成し、このゲート電極膜2およびガラス基板1の上に窒化珪素(SiNx)膜3を形成し、さらにこの窒化珪素(SiNx)膜3の上にn−アモルファスSi半導体膜4を形成し、前記n−アモルファスSi半導体膜4の上にn+アモルファスSiオーミック膜4´を形成し、さらにこのn+アモルファスSiオーミック膜4´の上に酸化ケイ素(SiOx)膜からなるバリア膜11を形成する。この酸化ケイ素(SiOx)膜からなるバリア膜11は、通常のPVDまたはCVDによっても形成することができるが、スパッタ装置内の雰囲気を酸素または酸素を含む不活性ガス雰囲気となるように保持しながら空スパッタすることによりn+アモルファスSiオーミック膜4´の表面を酸化させて形成することができる。
このバリア膜11の上に、Ca:0.2〜10モル%、Al、SnおよびSbの内の1種または2種以上を合計で0.05〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−Ca(Al,Sn,Sb)銅合金中間体下地層12とCu合金層13とからなる複合銅合金膜14を形成することにより図2に示される積層体9´を作製する。
この酸素−Ca(Al,Sn,Sb)銅合金中間体下地層12およびCu合金層13とからなる複合銅合金膜14は、Ca:0.2〜15モル%、Al、SnおよびSbの内の1種または2種以上を合計で0.1〜2モル%を含有し、残部がCuからなる成分組成を有する銅合金ターゲットを用い、まず、酸素を含む不活性ガス雰囲気中でスパッタすることにより酸素−Ca(Al,Sn,Sb)銅合金中間体下地層12形成し、その後、酸素の供給を停止して雰囲気を酸素を含まない不活性ガス雰囲気とし、この酸素を含まない不活性ガス雰囲気中においてスパッタすることによりCu合金層13を形成することができる。
Ca:0.2〜15モル%、Al、SnおよびSbの内の1種または2種以上を合計で0.1〜2モル%を含有し、残部がCuからなる成分組成を有する銅合金ターゲットを用いて酸素を含む不活性ガス雰囲気中においてスパッタすると、Ca:0.2〜10モル%、Al、SnおよびSbの内の1種または2種以上を合計で0.05〜2モル%を含有し、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−Ca(Al,Sn,Sb)銅合金中間体下地層が形成されるが、同じ成分組成を有する銅合金ターゲットを用いて酸素を含まない不活性ガス雰囲気中においてスパッタしてもCaを含有するカルシウム含有銅合金膜は形成されない。
Cu合金層13は、Ca:0.2〜15モル%、Al、SnおよびSbの内の1種または2種以上を合計で0.1〜2モル%を含有し、残部がCuおよび不可避不純物からなる銅合金ターゲットを用いて酸素を含まない不活性ガス雰囲気中においてスパッタして形成され、Cu合金層13には微量のCaが混入することがあるがその量は極めて少なく、0.05モル%以下であり、不可避不純物の範囲内である。したがって、Ca:0.2〜15モル%、Al、SnおよびSbの内の1種または2種以上を合計で0.1〜2モル%を含有し、残部がCuおよび不可避不純物からなる銅合金ターゲットを用いて酸素を含まない不活性ガス雰囲気中においてスパッタして形成されるCu合金層13は、Al、SnおよびSbの内の1種または2種以上を合計で0.05〜2モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有するようになる。
図2に示される積層体9´のゲート電極2の真上の部分の複合銅合金膜14を湿式エッチングし、さらにバリア膜11およびn+アモルファスSiオーミック膜4´をプラズマエッチングすることにより分離溝7を形成してn−アモルファスSi半導体膜4を露出させ、それによってドレイン電極膜5およびソース電極膜6を形成することにより図1の断面図に示されるこの発明の薄膜トランジスター中間体10´を作製することができる。
この発明の薄膜トランジスター中間体を水素プラズマ処理する条件は、背景技術で述べた水素プラズマ処理の条件と同じである。
この水素プラズマ処理することによって、この発明の薄膜トランジスター中間体に形成されているCa:0.2〜10モル%、Al、SnおよびSbの内の1種または2種以上を合計で0.05〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−Ca(Al,Sn,Sb)銅合金中間体下地層12は、Ca、Al、Sn、Sbおよび酸素の濃度が一層高いCa:2〜30モル%、Al、SnおよびSbの内の1種または2種以上を合計で1〜10モル%、酸素:20〜50モル%を含有し、残部がCuおよび不可避不純物からなる成分組成の濃縮層を有する酸素−Ca(Al,Sn,Sb)濃縮層含有銅合金下地層(図示せず)に変化する。この酸素−Ca(Al,Sn,Sb)濃縮層含有銅合金下地層が生成することによって薄膜トランジスターのバリア膜に対する密着性が格段に向上する。
また、Al,Sn,Sbについても同様にして膜中の酸素と反応して水が発生し、この水と膜中の酸化Al、酸化Sn、酸化Sbが反応して水酸化Al、水酸化Sn、水酸化Sbをそれぞれ生成し、Alイオン、Snイオン、Sbイオンと水酸化イオンとなって酸化ケイ素膜からなるバリア膜と反応し、強固なAlシリケート、Snシリケート、Sbシリケートが酸化ケイ素膜からなるバリア膜に接して生成することによってバリア膜に対する密着性が格段に向上するものと考えられる。
(イ)この発明の薄膜トランジスター中間体における酸素−Ca(Al,Sn,Sb)銅合金中間体下地層:
この発明の薄膜トランジスター中間体のドレイン電極膜およびソース電極膜を構成する複合銅合金膜における酸素−Ca(Al,Sn,Sb)銅合金中間体下地層にCa、Al、Sn、Sbおよび酸素を共存させて含ませることにより、酸化ケイ素(SiOx)膜からなるバリア膜に対する密着性を向上させることができる。しかし、Ca:0.2モル%未満、Al、SnおよびSbの内の1種または2種以上を合計で0.05モル%未満、酸素:1モル%未満では水素プラズマ処理時の密着性低下防止作用が不足するので好ましくなく、一方、Caを10モル%を越えて含有するためにはCaを15モル%を越えて含有する銅合金ターゲットを作製しなければならず、Caを15モル%を越えて含有する銅合金ターゲットを用いて酸素を導入する反応性スパッタを行っても、スパッタ開始時に放電が立たなくなるので効率良くスパッタをおこなうことができなくなる。Caを2.5モル%を越えて含有する銅合金は熱間圧延時に割れが発生してターゲットを作製することができなくなる。したがって、Caを2.5モル%を越えて含有するターゲットを作製するにはCu母合金粉末をホットプレスすることにより作製することが好ましい。
さらに、Al、SnおよびSbの内の1種または2種以上を合計で2モル%を越えて含有すると、成膜されたCu合金膜の抵抗値が上昇し、ドレイン電極膜およびソース電極膜として使用するには好ましくない。
また、20%を越えて酸素を含む不活性ガス雰囲気中でスパッタリングすると異常放電が生じるため、酸素を20モル%を越えて含有する酸素−Ca(Al,Sn,Sb)銅合金中間体下地層を形成することはできない。これらの理由から、この発明の薄膜トランジスター中間体の複合銅合金膜を構成する酸素−Ca(Al,Sn,Sb)銅合金中間体下地層に含まれるCaの量を0.2〜10モル%、Al、SnおよびSbの内の1種または2種以上を合計で0.05〜2モル%、酸素:1〜20モル%に定めた。
(ロ)この発明の薄膜トランジスターの酸素−Ca(Al,Sn,Sb)濃縮層含有銅合金下地層:
この発明の薄膜トランジスター中間体を水素プラズマ処理することにより薄膜トランジスター中間体のCa:0.2〜10モル%、Al、SnおよびSbの内の1種または2種以上を合計で0.05〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−Ca(Al,Sn,Sb)銅合金中間体下地層12は、水素プラズマ処理中にCa:2〜30モル%、Al、SnおよびSbの内の1種または2種以上を合計で1〜10モル%、酸素:20〜50モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有するCa、Al、Sn、Sbおよび酸素の濃度の一層高い濃縮層を有するように変化し、このCa:2〜30モル%、Al、SnおよびSbの内の1種または2種以上を合計で1〜10モル%、酸素:20〜50モル%を含有し、残部がCuおよび不可避不純物からなる成分組成の濃縮層を有する酸素−Ca(Al,Sn,Sb)濃縮層含有銅合金下地層が生成することにより酸化ケイ素(SiOx)膜からなるバリア膜に対する密着性を一層向上させることができる。
さらに、この発明の薄膜トランジスター中間体を水素プラズマ処理して得られるこの発明の薄膜トランジスターはCa、Al、Sn、Sbおよび酸素を一層高濃度で含有する濃縮層が生成し、この濃縮層を含む酸素−Ca(Al、Sn、Sb)濃縮層含有銅合金下地膜の生成により、酸化ケイ素(SiOx)膜からなるバリア膜に対する密着性が一層優れたものとなり、この発明の薄膜トランジスターに激しい振動が付与されてもドレイン電極膜およびソース電極膜の剥離による故障が起こる可能性が皆無となる。
純度:99.99質量%の無酸素銅を用意し、この無酸素銅をArガス雰囲気中、高純度グラファイトモールド内で高周波溶解し、得られた溶湯にCaおよびAl、Sn、Sbの内の1種または2種以上を添加し溶解して表1に示される成分組成を有する溶湯となるように成分調整し、得られた溶湯を冷却されたカーボン鋳型に鋳造し、さらに熱間圧延したのち最終的に歪取り焼鈍し、得られた圧延体の表面を旋盤加工して外径:152mm、厚さ:6mmの寸法を有し、表1に示される成分組成を有するターゲットA〜Mを作製した。さらに、純度:99.99質量%の無酸素銅から純銅ターゲットNを作製した。
このようにして得られた本発明薄膜トランジスター中間体用複合銅合金膜1〜12、比較薄膜トランジスター中間体用複合銅合金膜1〜3および従来薄膜トランジスター中間体用複合銅合金膜1について、下記の条件で碁盤目付着試験を行った。
碁盤目付着試験:
JIS-K5400に準じ、1mm間隔で縦横11本ずつカッターで1mm間隔の切り込みを入れ、本発明薄膜トランジスター中間体用複合銅合金膜1〜12、比較薄膜トランジスター中間体用複合銅合金膜1〜3および従来薄膜トランジスター中間体用複合銅合金膜1に100個の升目膜を作り、3M社製スコッチテープを密着させたのち一気に引き剥がし、ガラス基板中央部の10mm角内でガラス基板に付着していた升目膜に剥離が生じた升目膜の数を測定し、その結果を剥離した升目の数(個/100)として表2に示すことによりガラス基板に対する本発明薄膜トランジスター中間体用複合銅合金膜1〜12、比較薄膜トランジスター中間体用複合銅合金膜1〜3および従来薄膜トランジスター中間体用複合銅合金膜1の密着性を評価した。
電子銃
加速電圧:5kV、
照射電流:10nA(ファラデーカップで測定)、
ビーム径:10μm(直径)、
イオン銃
加速電圧:1kV、
エミッション電流:10mA、
ラスター幅:1×1mm、
試料ステージ
傾斜:30°、
ローテーション:Zalar、
回転スピード:0.8rpm、
分析条件
スパッターモード:Alternating W/Zalar、
スパッターインターバル:1分、
の条件で行った。
成膜することができた表2に示される本発明薄膜トランジスター中間体用複合銅合金膜1〜12、比較薄膜トランジスター中間体用複合銅合金膜1〜2および従来薄膜トランジスター中間体用複合銅合金膜1に、
ガス:100%水素ガス、
水素ガス流量:500SCCM、
水素ガス圧:100Pa、
処理温度:300℃、
RF電力流密度:0.1W/cm2、
処理時間:2分、
の条件の水素プラズマ処理を施すことにより表3に示される成分組成の濃縮層を含む酸素−Ca(Al,Sn,Sb)濃縮層含有銅合金下地層を有する本発明薄膜トランジスター用複合銅合金膜1〜12、比較薄膜トランジスター用複合銅合金膜1〜2および従来薄膜トランジスター用複合銅合金膜1を作製し、これら本発明薄膜トランジスター用複合銅合金膜1〜12、比較薄膜トランジスター用複合銅合金膜1〜2および従来薄膜トランジスター用複合銅合金膜1について四探針法により比抵抗値を測定し、さらに先の実施例1と同じ条件で碁盤目付着試験を行い、その結果を表3に示すことにより本発明薄膜トランジスター用複合銅合金膜1〜12、比較薄膜トランジスター用複合銅合金膜1〜2および従来薄膜トランジスター用複合銅合金膜1の評価を行った。
なお、本発明薄膜トランジスター用複合銅合金膜1〜12、比較薄膜トランジスター用複合銅合金膜1〜2および従来薄膜トランジスター用複合銅合金膜1の酸素−Ca(Al,Sn,Sb)濃縮層含有銅合金下地層に含まれる濃縮層のCa、Al、Sn、Sbおよび酸素の分析は実施例1と同じ条件で行った。
真空排気後にArガスを導入して雰囲気をArガス雰囲気にした高周波溶解炉により溶解し鋳造してCa、Al、Sn、Sb含有量の異なるCu母合金インゴットを作製し、これら含有量の異なるCu母合金インゴットを再溶解し、得られた溶湯を温度:1250℃に保持しながら圧力:3MPaのArガス流にてガスアトマイズすることにより表4に示される成分組成を有するCu母合金粉末を作製した。得られたCu母合金粉末を分級して最大粒径:100μm以下のCu母合金粉末を作製したのち、このCu母合金粉末を離型剤を塗布した黒鉛モールドに充填し、温度:800℃、圧力:15MPa、30分間保持の条件でホットプレスすることによりホットプレス体を作製した。このホットプレス体を機械加工してCu母合金粉末と表4に示される成分組成を有するターゲットa〜nを作製した。
このようにして得られた本発明薄膜トランジスター中間体用複合銅合金膜12〜24について、実施例1と同じ条件で碁盤目付着試験を行い、その結果を剥離した升目の数(個/100)として表5に示すことによりガラス基板に対する本発明薄膜トランジスター中間体用複合銅合金膜12〜24の密着性を評価した。
走査型オージェ電子分光分析装置(形式:PHI700、アルバック・ファイ株式会社製)を用い、
電子銃
加速電圧:5kV、
照射電流:10nA(ファラデーカップで測定)、
ビーム径:10μm(直径)、
イオン銃
加速電圧:1kV、
エミッション電流:10mA、
ラスター幅:1×1mm、
試料ステージ
傾斜:30°、
ローテーション:Zalar、
回転スピード:0.8rpm、
分析条件
スパッターモード:Alternating W/Zalar、
スパッターインターバル:1分、
の条件で行った。
成膜することができた表5に示される本発明薄膜トランジスター中間体用複合銅合金膜12〜24に、
ガス:100%水素ガス、
水素ガス流量:500SCCM、
水素ガス圧:100Pa、
処理温度:300℃、
RF電力流密度:0.1W/cm2、
処理時間:2分、
の条件の水素プラズマ処理を施すことにより表6に示される成分組成の濃縮層を有する酸素−Ca(Al,Sn,Sb)濃縮層含有銅合金下地層およびCu合金層からなる本発明薄膜トランジスター用複合銅合金膜12〜24を作製し、これら本発明薄膜トランジスター用複合銅合金膜12〜24について四探針法により比抵抗値を測定し、さらに先の実施例1と同じ条件で碁盤目付着試験を行い、その結果を表6に示すことにより本発明薄膜トランジスター用複合銅合金膜12〜24の評価を行った。
なお、本発明薄膜トランジスター用複合銅合金膜12〜24に含まれる濃縮層のCa、Al,Sn,Sbおよび酸素の分析は実施例1と同じ条件で行った。
Claims (4)
- ガラス基板の上に形成されたゲート電極膜と、
前記ガラス基板およびゲート電極膜の上に形成された窒化珪素膜と、
前記窒化珪素膜の上に形成されたn−アモルファスSi半導体膜と、
前記n−アモルファスSi半導体膜の上に形成されたn+アモルファスSiオーミック膜と、
前記n+アモルファスSiオーミック膜の上に形成された酸化ケイ素膜からなるバリア膜と、
前記酸化ケイ素膜からなるバリア膜の上に形成されたドレイン電極膜およびソース電極膜を有する薄膜トランジスターであって、
前記ドレイン電極膜およびソース電極膜は、少なくとも前記酸化ケイ素膜からなるバリア膜に接して形成されているCa:2〜30モル%、Al、SnおよびSbの内の1種または2種以上を合計で1〜10モル%を含有し、さらに酸素:20〜50モル%を含有し、残部がCuおよび不可避不純物からなる成分組成の濃縮層を有する銅合金下地層(以下、「酸素−Ca(Al,Sn,Sb)濃縮層含有銅合金下地層」という)と、前記酸素−Ca(Al,Sn,Sb)濃縮層含有銅合金下地層の上に形成されたCu合金層とからなる複合銅合金膜により構成されていることを特徴とする薄膜トランジスター。 - 前記酸素−Ca(Al,Sn,Sb)濃縮層含有銅合金下地層の上に形成されたCu合金層は、Al、SnおよびSbの内の1種または2種以上を合計で0.05〜2モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有することを特徴とする請求項1記載の薄膜トランジスター。
- ガラス基板の上に形成されたゲート電極膜と、
前記ガラス基板およびゲート電極膜の上に形成された窒化珪素膜と、
前記窒化珪素膜の上に形成されたn−アモルファスSi半導体膜と、
前記n−アモルファスSi半導体膜の上に形成されたn+アモルファスSiオーミック膜と、
前記n+アモルファスSiオーミック膜の上に形成された酸化ケイ素膜からなるバリア膜と、
前記酸化ケイ素膜からなるバリア膜の上に形成されたドレイン電極膜およびソース電極膜を有する薄膜トランジスター中間体であって、
前記ドレイン電極膜およびソース電極膜は、前記酸化ケイ素膜からなるバリア膜に接して形成されているCa:0.2〜10モル%、Al、SnおよびSbの内の1種または2種以上を合計で0.05〜2モル%を含有し、さらに酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する銅合金下地層(以下、「酸素−Ca(Al,Sn,Sb)銅合金中間体下地層」という)と、前記酸素−Ca(Al,Sn,Sb)銅合金中間体下地層の上に形成されたCu合金層とからなる複合銅合金膜により構成されることを特徴とする薄膜トランジスター中間体。 - 前記酸素−Ca(Al,Sn,Sb)銅合金中間体下地層の上に形成されたCu合金層は、Al、SnおよびSbの内の1種または2種以上を合計で0.05〜2モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有することを特徴とする請求項3記載の薄膜トランジスター中間体。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008247460A JP5269533B2 (ja) | 2008-09-26 | 2008-09-26 | 薄膜トランジスター |
CN200980137645.7A CN102165596B (zh) | 2008-09-26 | 2009-09-24 | 薄膜晶体管及薄膜晶体管中间体 |
PCT/JP2009/004822 WO2010035463A1 (ja) | 2008-09-26 | 2009-09-24 | 薄膜トランジスター及び薄膜トランジスター中間体 |
KR1020117002472A KR101527626B1 (ko) | 2008-09-26 | 2009-09-24 | 박막 트랜지스터 및 박막 트랜지스터 중간체 |
TW098132306A TWI476930B (zh) | 2008-09-26 | 2009-09-24 | 薄膜電晶體及薄膜電晶體中間體 |
US12/737,797 US8502285B2 (en) | 2008-09-26 | 2009-09-24 | Thin-film transistor and intermediate of thin-film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008247460A JP5269533B2 (ja) | 2008-09-26 | 2008-09-26 | 薄膜トランジスター |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010080681A true JP2010080681A (ja) | 2010-04-08 |
JP5269533B2 JP5269533B2 (ja) | 2013-08-21 |
Family
ID=42059476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008247460A Active JP5269533B2 (ja) | 2008-09-26 | 2008-09-26 | 薄膜トランジスター |
Country Status (6)
Country | Link |
---|---|
US (1) | US8502285B2 (ja) |
JP (1) | JP5269533B2 (ja) |
KR (1) | KR101527626B1 (ja) |
CN (1) | CN102165596B (ja) |
TW (1) | TWI476930B (ja) |
WO (1) | WO2010035463A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010212465A (ja) * | 2009-03-11 | 2010-09-24 | Mitsubishi Materials Corp | バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるCu合金スパッタリングターゲット |
JP2012060015A (ja) * | 2010-09-10 | 2012-03-22 | Hitachi Cable Ltd | 電子デバイス配線用Cu合金スパッタリングターゲット材、及び素子構造 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101184240B1 (ko) * | 2008-10-24 | 2012-09-21 | 가부시키가이샤 알박 | 박막 트랜지스터의 제조 방법, 박막 트랜지스터 |
EP2426720A1 (en) * | 2010-09-03 | 2012-03-07 | Applied Materials, Inc. | Staggered thin film transistor and method of forming the same |
KR20130139438A (ko) | 2012-06-05 | 2013-12-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 |
JP6274026B2 (ja) * | 2013-07-31 | 2018-02-07 | 三菱マテリアル株式会社 | 銅合金スパッタリングターゲット及び銅合金スパッタリングターゲットの製造方法 |
CN104064454A (zh) | 2014-06-11 | 2014-09-24 | 京东方科技集团股份有限公司 | 薄膜及阵列基板的制备方法、阵列基板 |
JP6398594B2 (ja) * | 2014-10-20 | 2018-10-03 | 三菱マテリアル株式会社 | スパッタリングターゲット |
CN106920749A (zh) * | 2015-12-28 | 2017-07-04 | 昆山国显光电有限公司 | 一种薄膜晶体管及其制作方法 |
US10957644B2 (en) * | 2018-02-02 | 2021-03-23 | Micron Technology, Inc. | Integrated structures with conductive regions having at least one element from group 2 of the periodic table |
CN108807518B (zh) * | 2018-05-28 | 2020-09-29 | 深圳市华星光电技术有限公司 | 电极结构及其制备方法、阵列基板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02224254A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 薄膜トランジスタ及びその製造方法並びにそれを用いたマトリクス回路基板と画像表示装置 |
JP2001007204A (ja) * | 1999-06-24 | 2001-01-12 | Nec Corp | 多層配線の構造及びその製造方法 |
JP2002094069A (ja) * | 2000-09-13 | 2002-03-29 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
JP2007096241A (ja) * | 2005-08-30 | 2007-04-12 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
WO2008081806A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
JP2008205420A (ja) * | 2006-10-18 | 2008-09-04 | Mitsubishi Materials Corp | 熱欠陥発生が少なくかつ表面状態の良好なtftトランジスターを用いたフラットパネルディスプレイ用配線および電極並びにそれらを形成するためのスパッタリングターゲット |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04349637A (ja) | 1991-05-28 | 1992-12-04 | Oki Electric Ind Co Ltd | アモルファスシリコン薄膜トランジスタアレイ基板の製造方法 |
JPH0826889A (ja) | 1994-07-15 | 1996-01-30 | Fujitsu Ltd | 金属膜の形成方法および配線用金属膜 |
US6181012B1 (en) * | 1998-04-27 | 2001-01-30 | International Business Machines Corporation | Copper interconnection structure incorporating a metal seed layer |
US6291348B1 (en) * | 2000-11-30 | 2001-09-18 | Advanced Micro Devices, Inc. | Method of forming Cu-Ca-O thin films on Cu surfaces in a chemical solution and semiconductor device thereby formed |
KR100883769B1 (ko) | 2002-11-08 | 2009-02-18 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
JP4017156B2 (ja) * | 2003-01-27 | 2007-12-05 | 日東電工株式会社 | 粘着型光学補償層付偏光板および画像表示装置 |
CN100369268C (zh) * | 2005-06-03 | 2008-02-13 | 友达光电股份有限公司 | 薄膜晶体管元件及其制造方法 |
GB2444439B (en) | 2005-08-31 | 2012-04-25 | Sumitomo Chemical Co | Method for manufacture of a transistor and organic semiconductor device |
TW200805667A (en) * | 2006-07-07 | 2008-01-16 | Au Optronics Corp | A display panel structure having a circuit element and a method of manufacture |
JP4840172B2 (ja) * | 2007-02-07 | 2011-12-21 | 三菱マテリアル株式会社 | 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用配線および電極 |
JP5234483B2 (ja) * | 2007-06-12 | 2013-07-10 | 三菱マテリアル株式会社 | 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット |
JP2009004518A (ja) * | 2007-06-20 | 2009-01-08 | Kobe Steel Ltd | 薄膜トランジスタ基板、および表示デバイス |
-
2008
- 2008-09-26 JP JP2008247460A patent/JP5269533B2/ja active Active
-
2009
- 2009-09-24 US US12/737,797 patent/US8502285B2/en active Active
- 2009-09-24 TW TW098132306A patent/TWI476930B/zh active
- 2009-09-24 CN CN200980137645.7A patent/CN102165596B/zh active Active
- 2009-09-24 WO PCT/JP2009/004822 patent/WO2010035463A1/ja active Application Filing
- 2009-09-24 KR KR1020117002472A patent/KR101527626B1/ko active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02224254A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 薄膜トランジスタ及びその製造方法並びにそれを用いたマトリクス回路基板と画像表示装置 |
JP2001007204A (ja) * | 1999-06-24 | 2001-01-12 | Nec Corp | 多層配線の構造及びその製造方法 |
JP2002094069A (ja) * | 2000-09-13 | 2002-03-29 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
JP2007096241A (ja) * | 2005-08-30 | 2007-04-12 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
JP2008205420A (ja) * | 2006-10-18 | 2008-09-04 | Mitsubishi Materials Corp | 熱欠陥発生が少なくかつ表面状態の良好なtftトランジスターを用いたフラットパネルディスプレイ用配線および電極並びにそれらを形成するためのスパッタリングターゲット |
WO2008081806A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010212465A (ja) * | 2009-03-11 | 2010-09-24 | Mitsubishi Materials Corp | バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるCu合金スパッタリングターゲット |
JP2012060015A (ja) * | 2010-09-10 | 2012-03-22 | Hitachi Cable Ltd | 電子デバイス配線用Cu合金スパッタリングターゲット材、及び素子構造 |
Also Published As
Publication number | Publication date |
---|---|
CN102165596A (zh) | 2011-08-24 |
KR20110063736A (ko) | 2011-06-14 |
CN102165596B (zh) | 2014-07-09 |
US20110133190A1 (en) | 2011-06-09 |
JP5269533B2 (ja) | 2013-08-21 |
US8502285B2 (en) | 2013-08-06 |
KR101527626B1 (ko) | 2015-06-09 |
TW201029185A (en) | 2010-08-01 |
WO2010035463A1 (ja) | 2010-04-01 |
TWI476930B (zh) | 2015-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5269533B2 (ja) | 薄膜トランジスター | |
JP3445276B2 (ja) | 配線形成用Mo−WターゲットとMo−W配線薄膜、およびそれを用いた液晶表示装置 | |
KR20110085996A (ko) | 박막 트랜지스터용 배선막을 형성하기 위한 스퍼터링 타깃 | |
KR101527625B1 (ko) | 배리어막과 드레인 전극막 및 소스 전극막 사이의 밀착 강도가 우수한 박막 트랜지스터 | |
US8658009B2 (en) | Thin film transistor having a barrier layer as a constituting layer and Cu-alloy sputtering target used for sputter film formation of the barrier layer | |
US8624397B2 (en) | Electrode layer structure for a thin-film transistor and process for manufacture thereof | |
JP4840172B2 (ja) | 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用配線および電極 | |
JP5339830B2 (ja) | 密着性に優れた薄膜トランジスター用配線膜およびこの配線膜を形成するためのスパッタリングターゲット | |
JP4936560B2 (ja) | 密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するCa含有銅合金ターゲット | |
JP2009010089A (ja) | 密着性に優れた配線下地膜およびこの配線下地膜を含む密着性に優れた二重構造配線膜 | |
JP6091911B2 (ja) | Cu−Mn合金スパッタリングターゲット材、Cu−Mn合金スパッタリングターゲット材の製造方法、および半導体素子 | |
JP5377914B2 (ja) | 薄膜トランジスター | |
JP6380837B2 (ja) | 被覆層形成用スパッタリングターゲット材およびその製造方法 | |
JP5008146B2 (ja) | 密着性に優れた銅合金複合膜 | |
TW201627505A (zh) | 濺鍍靶及層合膜 | |
JP2010040535A (ja) | 薄膜トランジスター | |
JP5888501B2 (ja) | 薄膜配線形成方法 | |
JP5360595B2 (ja) | Cu系配線膜 | |
JP2010040536A (ja) | 薄膜トランジスター | |
JP2009185323A (ja) | 熱欠陥発生がなくかつ密着力に優れた液晶表示装置用配線および電極 | |
JPWO2010143609A1 (ja) | 電子装置の形成方法、電子装置、半導体装置及びトランジスタ | |
JP4840173B2 (ja) | 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用積層配線および積層電極並びにそれらの形成方法 | |
CN112055888A (zh) | Cu合金靶材、配线膜、半导体装置、液晶显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20101201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130508 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5269533 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |