KR101527625B1 - 배리어막과 드레인 전극막 및 소스 전극막 사이의 밀착 강도가 우수한 박막 트랜지스터 - Google Patents

배리어막과 드레인 전극막 및 소스 전극막 사이의 밀착 강도가 우수한 박막 트랜지스터 Download PDF

Info

Publication number
KR101527625B1
KR101527625B1 KR1020117002192A KR20117002192A KR101527625B1 KR 101527625 B1 KR101527625 B1 KR 101527625B1 KR 1020117002192 A KR1020117002192 A KR 1020117002192A KR 20117002192 A KR20117002192 A KR 20117002192A KR 101527625 B1 KR101527625 B1 KR 101527625B1
Authority
KR
South Korea
Prior art keywords
film
electrode film
oxygen
pure copper
barrier
Prior art date
Application number
KR1020117002192A
Other languages
English (en)
Other versions
KR20110074969A (ko
Inventor
사토루 모리
쇼조 고미야마
Original Assignee
미쓰비시 마테리알 가부시키가이샤
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 마테리알 가부시키가이샤, 가부시키가이샤 알박 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20110074969A publication Critical patent/KR20110074969A/ko
Application granted granted Critical
Publication of KR101527625B1 publication Critical patent/KR101527625B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

이 박막 트랜지스터는, 배리어막과 전극막 사이에 밀착 강화막을 갖고, 밀착 강화막은, (a) 전극막측에 형성된 순구리화 대역과, (b) 배리어막과의 계면부에 형성되고, 구성 성분이 Cu 와 Ca 와 산소와 Si 로 이루어지는 성분 응집 대역의 2 대역으로 구성되며, 성분 응집 대역의 두께 방향에 있어서의 Ca 및 산소의 농도 분포 에 있어서 Ca 및 산소의 함유 피크의 최고 함유량이 각각 Ca : 5 ∼ 20 원자％, 및 산소 : 30 ∼ 50 원자％ 이다.

Description

배리어막과 드레인 전극막 및 소스 전극막 사이의 밀착 강도가 우수한 박막 트랜지스터{THIN-FILM TRANSISTOR HAVING HIGH ADHESIVE STRENGTH BETWEEN BARRIER FILM AND DRAIN ELECTRODE AND SOURCE ELECTRODE FILMS}
이 발명은, 각종 디스플레이에 사용되는 박막 트랜지스터에 관한 것이고, 특히 배리어막과, 드레인 전극막 및 소스 전극막 사이의 밀착 강도가 우수한 박막 트랜지스터에 관한 것이다.
본원은 2008년 10월 24일 일본에 출원된 일본 특허출원 2008-273728호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
액티브 매트릭스 방식에 의해 구동되는 박막 트랜지스터를 이용한 플랫 패널 디스플레이로서, 액정 디스플레이, 플라즈마 디스플레이, 유기 EL 디스플레이, 무기 EL 디스플레이 등이 알려져 있다. 이들 박막 트랜지스터를 이용한 플랫 패널 디스플레이에는 유리 기판 표면에 금속막으로 이루어지는 배선이 격자 형상으로 밀착 형성되어 있고, 이 금속막으로 이루어지는 격자 형상 배선의 교차점에 박막 트랜지스터가 형성되어 있다.
도 3 에 종단면 모식도로 나타내는 바와 같이, 박막 트랜지스터 (110) 는 유리 기판 (1) 의 표면에 순차 적층 형성된 순구리막의 게이트 전극막 (2), 질화규소막 (3), Si 반도체막 (4), 산화규소막의 배리어막 (5), 및 순구리막의 전극막 (6) 을 갖고, 상기 전극막 (6) 은 분리 홈 (8) 으로 구획된 순구리막의 드레인 전극막과 순구리막의 소스 전극막 (도 3 에서는 모두 「전극막 (6) 」으로 나타냄) 으로 구성되어 있는 것도 잘 알려져 있다.
이와 같은 적층막 구조를 갖는 박막 트랜지스터 (110) 의 제조시에는 드레인 전극막과 소스 전극막을 구획하는 분리 홈 (8) 이 습식 에칭 및 플라즈마 에칭에 의해 형성된다. 상기 분리 홈 (8) 의 바닥면에 노출된 Si 반도체막 (4) 의 표면은 매우 불안정한 상태로, 미결합손 (댕글링 본드) 이 증대하고 있고, 이것이 표면 결함으로 된다. 이 표면 결함은 박막 트랜지스터의 오프 전류를 증가시키기 때문에, 그 결과 LCD 의 콘트라스트 저감이나 시야각을 작게 하는 등의 문제가 발생한다. 이와 같이, 분리 홈 (8) 의 바닥면에 노출된 Si 반도체막 (4) 의 표면은 상기한 문제점의 발생을 피할 수 없는 불안정한 상태가 되어 있다.
이 때문에, 노출된 Si 반도체막 (4) 의 표면에, 가스 : 100 ％ 수소 가스, 수소 가스 유량 : 10 ∼ 1000 SCCM, 수소 가스압 : 10 ∼ 500 Pa, RF 전류 밀도 : 0.005 ∼ 0.5 W/㎠, 처리 시간 : 1 ∼ 60 분의 조건으로 수소 플라즈마 처리를 실시하여, Si 반도체막 (4) 표면의 미결합손 (댕글링 본드) 을 수소 원자와 결합시켜 안정화하는 처리가 실시되는 것도 알려져 있다 (특허문헌 1 참조).
한편, 최근의 각종 플랫 패널 디스플레이의 대화면화 및 고집적화는 놀라울 정도이고, 이에 따라 박막 트랜지스터 (110) 를 구성하는 적층막 각각의 막 상호 간에는 한층 더 높은 밀착 강도가 요구되는 경향이 있다. 상기 종래의 박막 트랜지스터 (110) 에 있어서는 유리 기판 (1) 과 순구리막의 게이트 전극막 (2) 사이, 게이트 전극막 (2) 과 질화규소막 (3) 사이, 질화규소막 (3) 과 Si 반도체막 (4) 사이, 및 Si 반도체막 (4) 과 산화규소막의 배리어막 (5) 사이에는 상기의 요구에 충분히 만족스럽게 대응할 수 있는 높은 밀착 강도가 확보되고 있다. 그러나, 상기 산화규소막의 배리어막 (5) 과 분리 홈 (8) 으로 구획된 순구리막의 드레인 전극막 및 소스 전극막 (전극막 (6)) 사이의 밀착 강도는 상대적으로 낮아, 상기의 요구에 만족하게 대응할 수 있는 높은 밀착 강도를 구비하고 있지 않은 것이 현상황이다.
일본 공개특허공보 평4-349637호
본 발명은, 배리어막과, 드레인 전극막 및 소스 전극막 사이의 밀착 강도가 우수한 박막 트랜지스터의 제공을 목적으로 한다.
본 발명자들은 상기 서술한 관점에서, 종래의 박막 트랜지스터에 있어서의 산화규소막의 배리어막과, 분리 홈으로 구획된 순구리막의 드레인 전극막 및 소스 전극막 (이하, 단순히 전극막이라고 한다) 사이에 높은 밀착 강도를 확보하기 위하여 연구를 행하였다. 그 결과, 이하의 연구 결과가 얻어졌다.
(1) 상기의 박막 트랜지스터 제조시에 도 1 에 종단면 모식도로 나타내는 산화규소막의 배리어막 (5) 과 순구리막의 전극막 (6) 사이에 구성 성분이 Cu-Ca-산소로 이루어지는 Cu 합금막을 형성하여 둔다. 상기 Cu 합금막은 Cu-Ca 합금 타깃을 이용하고, 스퍼터 분위기를 산소 가스 배합의 Ar ＋ 산소 가스 분위기로 하여 스퍼터를 행함으로써 형성된다.
이 Cu 합금막에 있어서는 상기 분리 홈 (8) 의 형성 후에 실시되는 수소 플라즈마 처리 중에 합금 성분으로서 함유되는 Ca 가, 마찬가지로 함유되는 산소와 함께 상기 산화규소막의 배리어막 (5) 과의 계면부로 확산 이동한다. 이로 인해, 수소 플라즈마 처리 후의 상기 Cu 합금막은 이하의 (a) 및 (b) 의 2 대역으로 구성된 밀착 강화막 (7) 이 된다.
(a) 순구리막의 전극막 (6) 측에 형성된 순구리화 대역
(b) 산화규소막의 배리어막 (5) 과의 계면부에 형성되고, 구성 성분이 Cu 와 산소와 Ca 와 Si 로 이루어지는 성분 응집 대역
(2) 상기 (1) 에 의해 형성된 밀착 강화막 (7) 의 두께 방향 종단면을 주사형 오제 전자 분광 분석 장치에 의해 측정한 결과, 도 2 에 측정 결과가 예시되는 바와 같이, 이하의 (c) 및 (d) 가 명확해졌다.
(c) 전극막 (6) 측에는 순구리화 대역이 형성되어 있다.
(d) 한편, 배리어막 (5) 측에는 각각 산소와 Ca 의 함유 피크가 존재하는 성분 응집 대역이 형성되어 있다.
또한, 상기 주사형 오제 전자 분광 분석 장치에 의한 측정에서는 막두께가 얇은 산화규소막 (배리어막 (5)) 의 존재를 확인할 수 없는데, 투과형 전자 현미경에 의한 조직 관찰에 의해 그 존재를 명확하게 확인할 수 있다.
(3) 시험 결과에 의하면, 상기 성분 응집 대역에 있어서의 상기 산소 함유 피크의 최고 함유량이 30 ∼ 50 원자％ 를 나타내는 경우에 전극막 (6) 과 배리어막 (5) 사이에 매우 높은 밀착 강도가 얻어지고, 이 밀착 강도는 플랫 패널 디스플레이의 대화면화 및 고집적화에 충분히 만족스럽게 대응할 수 있는 강도이다.
또한, 상기 Ca 함유 피크의 최고 함유량이 5 ∼ 20 원자％ 를 나타내는 경우에, Ca 에 의한 산소의 상기 배리어막 (5) 측에 대한 확산 이동이 충분히 행해져 상기 최고 함유량이 30 ∼ 50 원자％ 인 산소 함유 피크의 형성이 가능해진다.
순구리화 대역과, 인접하는 전극막 (6) 이란, 계면이 고순도 (99.9 원자％ 이상의 순도) 의 순구리끼리로 되므로, 이들 양자 사이에는 매우 높은 밀착 강도가 확보된다. 또한, 상기 순구리막의 전극막 (6) 은 99.9 원자％ 이상의 고순도를 유지하기 때문에 상기 전극막 (6) 에 전기적 특성의 저하는 발견되지 않는다.
(4) 상기 (2) 및 (3) 에 나타내는 조건을 만족하는 밀착 강화막 (7) 은 이하의 방법에 의해 형성할 수 있다.
상기 (1) 의 Cu 합금막은 이하와 같이 형성된다. 타깃으로서 Ca : 0.1 ∼ 12 원자％ 를 함유하고, 잔부로서 Cu 와 불가피 불순물을 함유하는 Cu-Ca 합금 타깃을 이용하고, 스퍼터 분위기를 Ar 에 Ar 과의 합량에 차지하는 비율로 1 ∼ 20 용량 ％ 의 산소를 배합하여 이루어지는 Ar ＋ 산소 가스 분위기로 하여 스퍼터를 행한다. 이로 인해, 산소 : 1 ∼ 20 원자％, 및 Ca : 0.1 ∼ 10 원자％ 를 함유하고, 잔부로서 Cu 와 불가피 불순물을 함유하는 조성을 갖는 Cu 합금막을 10 ∼ 100 ㎚ 의 목표 막두께로 형성한다. 이상에 의해, 상기 (1) 의 Cu 합금막을 형성할 수 있다. 그리고, 상술한 수소 플라즈마 처리에 의해 밀착 강화막 (7) 이 형성된다.
이상 (1) ∼ (4) 에 나타내는 연구 결과를 얻은 것이다.
이 발명은 상기의 연구 결과에 기초하여 이루어진 것으로, 이하의 요건을 갖는다.
본 발명의 배리어막과 드레인 전극막 및 소스 전극막 사이의 밀착 강도가 우수한 박막 트랜지스터는, 유리 기판과, 상기 유리 기판의 표면에 순차 적층 형성된 순구리막의 게이트 전극막, 질화규소막, Si 반도체막, 산화규소막의 배리어막, 및 순구리막의 전극막을 갖는다.
상기 전극막은 드레인 전극막과 소스 전극막으로 이루어진다.
상기 산화규소막의 배리어막과, 상기 순구리막의 드레인 전극막 및 소스 전극막 사이에 10 ∼ 100 ㎚ 의 막두께를 갖는 밀착 강화막이 개재된다.
상기 밀착 강화막은 (a) 상기 순구리막의 드레인 전극막 및 소스 전극막측에 형성된 순구리화 대역과, (b) 상기 산화규소막의 배리어막과의 계면부에 형성되고, 구성 성분이 Cu 와 Ca 와 산소와 Si 로 이루어지는 성분 응집 대역의 2 대역으로 구성된다.
상기 성분 응집 대역의 두께 방향에 있어서의 Ca 및 산소의 농도 분포에 있어서, Ca 및 산소의 함유 피크의 최고 함유량이 각각 Ca : 5 ∼ 20 원자％, 및 산소 : 30 ∼ 50 원자％ 이다.
여기에서, 상기 밀착 강화막은 상술한 수소 플라즈마 처리에 의해 형성되고, 상기 밀착 강화막에 관한 요건은 두께 방향의 단면 조직을 주사형 오제 전자 분광 분석 장치에 의해 측정함으로써 특정할 수 있다.
이 발명의 박막 트랜지스터에 의하면, 산화규소막의 배리어막과 순구리막의 전극막 사이에 상기 구성의 밀착 강화막을 개재시킴으로써 이들 양자의 밀착 강도가 비약적으로 향상된다. 이 결과, 박막 트랜지스터를 구성하는 적층막 각각의 막은 서로 강고한 밀착 강도로 접합된다. 이 때문에, 플랫 패널 디스플레이의 대화면화 및 고집적화에 요구되는 매우 높은 막간 밀착성을 전체에 걸쳐 구비할 수 있다.
도 1 은 이 발명의 박막 트랜지스터의 종단면 모식도이다.
도 2 는 본 발명예의 박막 트랜지스터 시료 4 의 주사형 오제 전자 분광 분석 장치에 의한 측정 결과를 나타내는 그래프이다.
도 3 은 종래의 박막 트랜지스터의 종단면 모식도이다.
다음으로, 본 발명의 구성에 대해 상세하게 설명한다.
이 발명의 박막 트랜지스터 (1) 를 구성하는 밀착 강화막 (7) 을, 상기 서술한 바와 같은 조건에 한정한 이유를 설명한다.
(1) 성분 응집 대역의 산소 함유 피크의 최고 함유량
산소의 최고 함유량이 30 원자％ 미만인 경우, 성분 응집 대역과, 인접하는 산화규소막 (배리어막 (5)) 사이에 플랫 패널 디스플레이의 대화면화 및 고집적화에 충분히 만족스럽게 대응할 수 있는 강고한 밀착 강도를 확보할 수 없다. 한편, 산소의 최고 함유량이 50 원자％ 를 초과하는 경우, 성분 응집 대역의 강도에 저하 경향이 나타나고, 이것이 박리의 원인도 된다. 이상에 의해, 산소의 최고 함유량을 30 ∼ 50 원자％ 로 정하였다.
(2) 성분 응집 대역의 Ca 함유 피크의 최고 함유량
Ca 의 최고 함유량이 5 원자％ 미만인 경우, 수소 플라즈마 처리시에 배리어막 (5) 측으로의 산소의 확산 이동이 충분히 행해지지 않고, 이 결과 최고 함유량이 30 ∼ 50 원자％ 의 산소 함유 피크를 얻는 것이 어려워진다. 한편, Ca 의 최고 함유량이 20 원자％ 를 초과하는 경우, 성분 응집 대역의 강도에 저하 경향이 나타난다. 이상에 의해, Ca 의 최고 함유량을 5 ∼ 20 원자％ 로 정하였다.
(3) 밀착 강화막 (7) 의 목표 막두께
그 목표 막두께가 10 ㎚ 미만인 경우, 상기 산화규소막의 배리어막 (5) 과 순구리막의 전극막 (6) 사이에 강고한 밀착 강도를 확보할 수 없다. 한편, 그 목표 막두께가 100 ㎚ 를 초과해도 양자 간의 밀착 강도에 있어서 보다 나은 향상 효과는 얻어지지 않는다. 이 때문에, 경제성을 고려하여 그 목표 막두께를 10 ∼ 100 ㎚ 로 정하였다.
실시예
다음으로, 이 발명의 박막 트랜지스터에 대하여 산화규소막의 배리어막과 순구리막의 전극막 사이의 밀착 강도에 관하여 실시예에 의해 구체적으로 설명한다.
종래의 막 형성 조건에 따라, 세로 : 320 ㎜ × 가로 : 400 ㎜ × 두께 0.7 ㎜ 의 치수를 가진 코닝사 제조 1737 의 유리 기판 표면에, 유리 기판의 표면측으로부터 순서대로, 막두께 : 300 ㎚ 의 순구리막 (게이트 전극막), 막두께 : 300 ㎚ 의 질화규소막, 막두께 : 150 ㎚ 의 Si 반도체막, 및 막두께 : 10 ㎚ 의 산화규소막 (배리어막) 을 순차 적층하였다.
상기 막을 갖는 유리 기판을 스퍼터 장치에 장입 (裝入) 하였다. 그리고, 타깃으로서 모두 표 1 에 나타내는 Ca 함유량을 갖도록 용해 조제한 Cu-Ca 합금 (Ca 이외는 Cu 와 불가피 불순물을 함유함) 을 이용하고, 스퍼터 분위기를 Ar 과의 합계량에 차지하는 비율로 각각 표 1 에 나타내는 비율의 산소를 Ar 에 배합하여 이루어지는 Ar ＋ 산소 분위기로 하여 스퍼터를 실시하였다. 이로 인해, 표 1 에 각각 나타내는 조성의 Cu 합금막을 표 1 에 나타내는 목표 막두께로 상기 산화규소막 (배리어막) 상에 형성하였다. 또한, 표 1 에 나타낸 Cu 합금막의 조성은 주사형 오제 전자 분광 분석 장치를 이용하여 측정한 결과이다.
또한, 상기의 다양한 Cu 합금막 상에 순도 : 99.9 원자％ 의 순구리막 (전극막) 을 250 ㎚ 의 막두께로 형성하였다. 이어서, 이하의 종래 행하여지고 있는 조건으로 수소 플라즈마 처리를 실시하여 상기 Cu 합금막을 밀착 강화막으로 하였다. 이상에 의해, 본 발명예의 박막 트랜지스터 시료 1 ∼ 10 을 각각 제조하였다.
(수소 플라즈마 처리의 조건)
가스 : 100 ％ 수소 가스, 수소 가스 유량 : 500 SCCM, 수소 가스압 : 100 Pa, 처리 온도 : 300 ℃, RF 전력 흐름 밀도 : 0.1 W/㎠, 처리 시간 : 2 분.
또한, 비교의 목적으로 밀착 강화막 (Cu 합금막) 의 형성을 행하지 않은 것 이외에는 동일 조건에서 종래예의 박막 트랜지스터 시료를 제조하였다.
얻어진 본 발명의 박막 트랜지스터 시료 1 ∼ 10 에 대해, 주사형 오제 전자 분광 분석 장치를 이용하여 시료 경사 회전 방식 (Zalar 회전 방식) 에 의해 두께 방향 단면을 측정하였다. 그리고, 표면부의 순구리막 (전극막) 에 있어서의 막두께 방향의 순도 변화를 관찰하였다. 또한, 밀착 강화막의 성분 응집 대역에 있어서의 산소 함유 피크 및 Ca 함유 피크의 최고 함유량을 측정하고, 이 측정 결과를 표 1 에 나타냈다.
도 2 는 본 발명예의 박막 트랜지스터 시료 4 의 주사형 오제 전자 분광 분석 장치에 의한 측정 결과를 나타낸다. 이 분석 장치에서는 막두께가 얇은 (10 ㎚) 산화규소막 (배리어막) 의 존재는 확인할 수 없는데, 투과형 전자 현미경에 의한 조직 관찰에서는 밀착 강화막 (성분 응집 대역) 과 Si 반도체막 사이에 산화규소막 (배리어막) 이 존재하는 것이 확인되었다.
또한, 도 2 에 나타나는 바와 같이, 상기 시료 4 의 표면부의 순구리막 (전극막) 은 두께 방향을 따라 99.9 원자％ 이상의 순도를 나타내고 있는데, 이 이외의 어느 시료에서도 상기 시료 4 와 마찬가지로 순구리막 (전극막) 은 99.9 원자％ 이상의 순도를 갖는다는 것을 알 수 있었다.
또한, 얻어진 박막 트랜지스터 시료의 산화규소막 (배리어막) 과 순구리막 (전극막) 사이의 밀착 강도를 확인할 목적으로 이하의 조건에서 바둑판 눈금 부착 시험을 실시하였다.
바둑판 눈금 부착 시험 :
JIS-K5400 에 준하여, 상기 시료의 표면에 커터를 이용하여 0.5 ㎜, 1 ㎜, 1.5 ㎜, 및 2 ㎜ 의 간격으로 각각 종횡 11 개씩, 표면으로부터 산화규소막에 달하는 깊이로, 또한 0.1 ㎜ 의 홈 폭으로 홈 (노치) 을 형성하였다. 이로 인해, 각각의 간격으로 100 개의 메시를 형성하였다. 이 메시 전체에 걸쳐 3M 사 제조 스카치 테이프를 밀착시켜 첩부 (貼付) 한 후, 단번에 박리하였다. 그리고, 시료 표면의 100 개의 메시 중 박리된 메시의 수 (개/100) 를 측정하였다. 이 측정 결과를 표 2 에 나타냈다.



종별

 Cu 합금막 형성 조건 밀착 강화막의
성분 응집 대역

타깃의
Ca 함유량
(원자％)		 스퍼터
분위기의
산소
함유량
(용량％)		 Cu 합금막 조성
(원자％)
목표
막두께(㎚)

Ca
산소
Cu＋
불순물		 산소 함유
피크의
최고 함유량
(원자％)		 Ca 함유 피크의
최고 함유량
(원자％)


본
발명예의
박막
트랜지스터
시료		 1 0.1 1 0.1 1.1 잔부 10 30.3 5.1
2 0.5 2 0.4 2.4 잔부 20 32.5 5.8
3 0.7 5 0.6 4.9 잔부 40 34.8 6.0
4 1.1 10 0.9 8.2 잔부 60 37.0 6.3
5 1.5 10 1.2 10.2 잔부 50 39.5 6.8
6 2.1 10 1.7 11.3 잔부 60 41.8 7.5
7 3.8 15 3.5 14.1 잔부 70 43.5 10.3
8 5.7 15 4.6 15.4 잔부 80 45.0 11.9
9 8.6 18 6.9 18.0 잔부 90 47.3 15.4
10 11.8 20 9.9 19.5 잔부 100 49.8 19.8

종별
 박리된 메시의 수 (개/100)
메시 치수 (㎜□)
0.5 ㎜ 1 ㎜ 1.5 ㎜ 2 ㎜


본
발명예의
박막
트랜지스터
시료
 1 7 0 0 0
2 4 0 0 0
3 0 0 0 0
4 1 0 0 0
5 0 0 0 0
6 2 0 0 0
7 0 0 0 0
8 1 0 0 0
9 0 0 0 0
10 0 0 0 0
종래예의
박막 트랜지스터
시료
100
100
72
54
표 1, 2 에 나타내는 결과로부터, 본 발명예의 박막 트랜지스터 시료 1 ∼ 10 은, 산화규소막 (배리어막) 과 순구리막 (전극막) 사이에 개재시킨 밀착 강화막에 의해, 상기 밀착 강화층의 형성이 없는 종래예의 박막 트랜지스터 시료에 비해, 이들 양자 사이에는 매우 높은 밀착 강도가 확보되고, 이 결과 구성막 상호 간의 밀착성이 전체적으로 우수한 것으로 되는 것을 알 수 있었다.
상기 서술한 바와 같이, 이 발명의 박막 트랜지스터는 플랫 패널 디스플레이의 대화면화 및 고집적화에 충분히 만족스럽게 대응할 수 있는 것이다.
최근, 플랫 패널 디스플레이의 대화면화 및 고집적화에 따라 박막 트랜지스터를 구성하는 적층막에는 한층 더 높은 밀착 강도가 요구되고 있다. 본 발명의 박막 트랜지스터에서는 배리어막과 전극막 사이의 밀착 강도가 매우 높기 때문에 상기 요구에 충분히 대응할 수 있어, 대화면화 및 고집적화된 플랫 패널 디스플레이용의 박막 트랜지스터로 바람직하게 이용할 수 있다.
1 : 유리 기판
2 : 게이트 전극막
3 : 질화규소막
4 : Si 반도체막
5 : 배리어막
6 : 전극막
7 : 밀착 강화막
8 : 분리 홈
10 : 본 발명의 박막 트랜지스터
110 : 종래의 박막 트랜지스터

Claims (1)

  1. 유리 기판과, 상기 유리 기판의 표면에 순차 적층 형성된, 순구리막의 게이트 전극막, 질화규소막, Si 반도체막, 산화규소막의 배리어막, 및 순구리막의 전극막을 갖고,
    상기 전극막은 드레인 전극막과 소스 전극막으로 이루어지며,
    상기 산화규소막의 배리어막과, 상기 순구리막의 드레인 전극막 및 소스 전극막 사이에 10 ∼ 100 ㎚ 의 막두께를 갖는 밀착 강화막이 개재되고,
    상기 밀착 강화막은, (a) 상기 순구리막의 드레인 전극막 및 상기 소스 전극막측에 형성된 순구리화 대역과, (b) 상기 산화규소막의 배리어막과의 계면부에 형성되고, 구성 성분이 Cu 와 Ca 와 산소와 Si 로 이루어지는 성분 응집 대역의 2 대역으로 구성되며,
    상기 성분 응집 대역의 두께 방향에 있어서의 Ca 및 산소의 농도 분포에 있어서, Ca 및 산소의 함유 피크의 최고 함유량이 각각 Ca : 5 ∼ 20 원자％, 및 산소 : 30 ∼ 50 원자％ 인 것을 특징으로 하는 배리어막과 드레인 전극막 및 소스 전극막 사이의 밀착 강도가 우수한 박막 트랜지스터.
KR1020117002192A 2008-10-24 2009-09-24 배리어막과 드레인 전극막 및 소스 전극막 사이의 밀착 강도가 우수한 박막 트랜지스터 KR101527625B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-273728 2008-10-24
JP2008273728A JP5360959B2 (ja) 2008-10-24 2008-10-24 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
PCT/JP2009/004823 WO2010047040A1 (ja) 2008-10-24 2009-09-24 バリア膜とドレイン電極膜およびソース電極膜との間の密着強度に優れた薄膜トランジスター

Publications (2)

Publication Number Publication Date
KR20110074969A KR20110074969A (ko) 2011-07-05
KR101527625B1 true KR101527625B1 (ko) 2015-06-09

Family

ID=42119097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117002192A KR101527625B1 (ko) 2008-10-24 2009-09-24 배리어막과 드레인 전극막 및 소스 전극막 사이의 밀착 강도가 우수한 박막 트랜지스터

Country Status (6)

Country Link
US (1) US8384083B2 (ko)
JP (1) JP5360959B2 (ko)
KR (1) KR101527625B1 (ko)
CN (1) CN102197488B (ko)
TW (1) TWI478350B (ko)
WO (1) WO2010047040A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047326A1 (ja) * 2008-10-24 2010-04-29 三菱マテリアル株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
JP5888501B2 (ja) 2012-02-16 2016-03-22 三菱マテリアル株式会社 薄膜配線形成方法
KR20130139438A (ko) 2012-06-05 2013-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판
JP5972317B2 (ja) 2014-07-15 2016-08-17 株式会社マテリアル・コンセプト 電子部品およびその製造方法
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
KR20210127188A (ko) 2019-02-21 2021-10-21 코닝 인코포레이티드 구리-금속화된 쓰루 홀을 갖는 유리 또는 유리 세라믹 물품 및 이를 제조하기 위한 공정

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224254A (ja) * 1989-02-27 1990-09-06 Hitachi Ltd 薄膜トランジスタ及びその製造方法並びにそれを用いたマトリクス回路基板と画像表示装置
JP2008205420A (ja) * 2006-10-18 2008-09-04 Mitsubishi Materials Corp 熱欠陥発生が少なくかつ表面状態の良好なｔｆｔトランジスターを用いたフラットパネルディスプレイ用配線および電極並びにそれらを形成するためのスパッタリングターゲット

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04349637A (ja) 1991-05-28 1992-12-04 Oki Electric Ind Co Ltd アモルファスシリコン薄膜トランジスタアレイ基板の製造方法
JPH0826889A (ja) 1994-07-15 1996-01-30 Fujitsu Ltd 金属膜の形成方法および配線用金属膜
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
DE60036449T2 (de) * 1999-03-30 2008-06-19 Seiko Epson Corp. Verfahren zur hestellung eines dünnschichtfeldeffekttransistors
JP3562628B2 (ja) * 1999-06-24 2004-09-08 日本電気株式会社 拡散バリア膜、多層配線構造、およびそれらの製造方法
JP2002094069A (ja) 2000-09-13 2002-03-29 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US6291348B1 (en) * 2000-11-30 2001-09-18 Advanced Micro Devices, Inc. Method of forming Cu-Ca-O thin films on Cu surfaces in a chemical solution and semiconductor device thereby formed
KR100378259B1 (ko) * 2001-01-20 2003-03-29 주승기 결정질 활성층을 포함하는 박막트랜지스터 제작 방법 및장치
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP4017156B2 (ja) * 2003-01-27 2007-12-05 日東電工株式会社 粘着型光学補償層付偏光板および画像表示装置
JP4523535B2 (ja) * 2005-08-30 2010-08-11 富士通株式会社 半導体装置の製造方法
KR20080047543A (ko) * 2005-08-31 2008-05-29 스미또모 가가꾸 가부시끼가이샤 트랜지스터, 유기 반도체 소자, 및 이들의 제조 방법
TW200805667A (en) * 2006-07-07 2008-01-16 Au Optronics Corp A display panel structure having a circuit element and a method of manufacture
EP2096666A4 (en) * 2006-12-28 2015-11-18 Ulvac Inc METHOD FOR PRODUCING A WIRING FOIL, TRANSISTOR AND ELECTRONIC DEVICE
JP4840172B2 (ja) 2007-02-07 2011-12-21 三菱マテリアル株式会社 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用配線および電極
JP5234483B2 (ja) 2007-06-12 2013-07-10 三菱マテリアル株式会社 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224254A (ja) * 1989-02-27 1990-09-06 Hitachi Ltd 薄膜トランジスタ及びその製造方法並びにそれを用いたマトリクス回路基板と画像表示装置
JP2008205420A (ja) * 2006-10-18 2008-09-04 Mitsubishi Materials Corp 熱欠陥発生が少なくかつ表面状態の良好なｔｆｔトランジスターを用いたフラットパネルディスプレイ用配線および電極並びにそれらを形成するためのスパッタリングターゲット

Also Published As

Publication number Publication date
CN102197488A (zh) 2011-09-21
WO2010047040A1 (ja) 2010-04-29
JP2010103324A (ja) 2010-05-06
TWI478350B (zh) 2015-03-21
US8384083B2 (en) 2013-02-26
TW201030979A (en) 2010-08-16
CN102197488B (zh) 2013-08-21
JP5360959B2 (ja) 2013-12-04
US20110193088A1 (en) 2011-08-11
KR20110074969A (ko) 2011-07-05

Similar Documents

Publication Publication Date Title
KR101527625B1 (ko) 배리어막과 드레인 전극막 및 소스 전극막 사이의 밀착 강도가 우수한 박막 트랜지스터
KR101073421B1 (ko) 배선막의 형성 방법, 트랜지스터, 및 전자 장치
US8658009B2 (en) Thin film transistor having a barrier layer as a constituting layer and Cu-alloy sputtering target used for sputter film formation of the barrier layer
US8482189B2 (en) Display device
US20090173945A1 (en) Method for forming conductive film, thin-film transistor, panel with thin-film transistor, and method for manufacturing thin-film transistor
JP5548396B2 (ja) 薄膜トランジスタ用配線層構造及びその製造方法
US20120119207A1 (en) Interconnection structure and method for manufacturing the same, and display device including interconnection structure
JP5269533B2 (ja) 薄膜トランジスター
JP2010065317A (ja) 表示装置およびこれに用いるＣｕ合金膜
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
JP5308760B2 (ja) 表示装置
US8796144B2 (en) Method of forming thin film interconnect and thin film interconnect
CN112055888A (zh) Cu合金靶材、配线膜、半导体装置、液晶显示装置
JP2010040536A (ja) 薄膜トランジスター

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 5