TWI476930B - 薄膜電晶體及薄膜電晶體中間體 - Google Patents

薄膜電晶體及薄膜電晶體中間體 Download PDF

Info

Publication number
TWI476930B
TWI476930B TW098132306A TW98132306A TWI476930B TW I476930 B TWI476930 B TW I476930B TW 098132306 A TW098132306 A TW 098132306A TW 98132306 A TW98132306 A TW 98132306A TW I476930 B TWI476930 B TW I476930B
Authority
TW
Taiwan
Prior art keywords
film
copper alloy
oxygen
layer
calcium
Prior art date
Application number
TW098132306A
Other languages
English (en)
Other versions
TW201029185A (en
Inventor
Satoru Mori
Shozo Komiyama
Original Assignee
Mitsubishi Materials Corp
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp, Ulvac Inc filed Critical Mitsubishi Materials Corp
Publication of TW201029185A publication Critical patent/TW201029185A/zh
Application granted granted Critical
Publication of TWI476930B publication Critical patent/TWI476930B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

薄膜電晶體及薄膜電晶體中間體
本發明係有關被使用在各種顯示器之薄膜電晶體以及用以製造該電晶體之薄膜電晶體中間體，特別是有關於具有密貼性良好的汲極電極以及源極電極之薄膜電晶體以及薄膜電晶體中間體。
本發明申請案，係於2008年9月26日根據日本專利特願2008-247460號主張優先權，並在此援用該內容。
作為採用以主動矩陣方式驅動之薄膜電晶體之平板顯示器，已知有液晶顯示器、電漿顯示器、有機EL顯示器、無機EL顯示器等等。採用這些薄膜電晶體之平板顯示器，係在基板表面格子狀地將金屬膜所構成的配線密貼形成，而在由該金屬膜所構成之格子狀配線之交差點設置薄膜電晶體。
該薄膜電晶體，係如圖5之剖面概略說明圖所示，係具有：被形成在玻璃基板1表面之由純銅膜所構成之閘極電極膜2、被形成在該閘極電極膜2以及玻璃基板1上之氮化矽(SiNx )膜3、被形成在前述氮化矽(SiNx )膜3上之n- 非晶矽半導體膜4、被形成在該n- 非晶矽半導體膜4上之n+ 非晶矽歐姆膜4’、與被形成在前述n+ 非晶矽歐姆膜4’上之由純銅所構成之汲極電極膜5及源極電極膜6。
在製作具有這樣的層積膜構造之薄膜電晶體方面，首先，係如圖6之剖面圖所示，在玻璃基板1表面形成由純銅所構成之閘極電極膜2，在該閘極電極膜2及玻璃基板1上形成氮化矽(SiNx )膜3，再在氮化矽(SiNx )膜3上形成n- 非晶矽半導體膜4，在該n- 非晶矽半導體膜4上形成n+ 非晶矽歐姆膜4’，以覆蓋前述n+ 非晶矽歐姆膜4’全面之方式形成純銅膜8以製作層積體9。
其次，將該圖6所示之層積體9之閘極電極2正上方部分的純銅膜8濕式蝕刻，再將n+ 非晶矽歐姆膜4’進行電漿蝕刻。藉此形成分離溝7並使n- 非晶矽半導體膜4露出來。藉此以形成汲極電極膜5以及源極電極膜6。利用以上製作出圖5剖面圖所示之以前的薄膜電晶體中間體10。
即使欲形成分離溝7而僅僅電漿蝕刻前述層積體9之n+ 非晶矽歐姆膜4’，n- 非晶矽半導體膜4之表面並無法因為未被暴露在電漿蝕刻下就避免受到其影響。因此，形成分離溝7並被露出的n- 非晶矽半導體膜4之表面粗糙，未鍵結電子對(dangling bonds)增大，這就造成表面缺陷。該表面缺陷，使薄膜電晶體的OFF電流增加的緣故，結果，形成LCD對比度降低或縮小化視野角等等問題點。
欲解決該問題點，已知方法有將形成分離溝7並被露出之n- 非晶矽半導體膜4之表面進行氫電漿處理，利用該氫電漿處理，能夠使n- 非晶矽半導體膜4之表面之未鍵結電子對(dangling bonds)與氫原子結合而安定化，減低漏流(leak current)。又，前述氫電漿處理，最好是在氣體：100%氫、氫氣流量：10～1000SCCM、氫氣壓：10～500Pa、RF電流密度：0.005～0.5W/cm2 、處理時間：1～60分鐘等條件下進行(參照專利文獻1)。
此外，雖然未圖示，習知因為n+ 非晶矽歐姆膜4’之Si擴散在汲極電極膜5以及源極電極膜6阻止汲極電極膜5以及源極電極膜6之電阻係數上升的緣故，在n+ 非晶矽歐姆膜4’與汲極電極膜5之間以及n+ 非晶矽歐姆膜4’與源極電極膜6之間，分別形成阻擋膜，並且，該阻擋膜，通常上，係使用鉬(Mo)或Mo合金膜或者鈦(Ti)或Ti合金膜(參照專利文獻2)。
再者，一般上，汲極電極膜5以及源極電極膜6係大多使用純銅膜，然而，純銅膜對由玻璃、氧化鋁、或者二氧化矽所構成之陶瓷基板的密貼性較弱。為了提升對該陶瓷基板的密貼性，也習知有在陶瓷基板之表面，首先形成含氧之銅膜作為下底膜，在該含氧之銅膜所構成之下底膜上形成純銅膜得到複合銅膜之技術(參照專利文獻3)。能夠藉由該複合銅膜之中，含氧之銅膜接觸在陶瓷基板，使對陶瓷基板的密貼性提升。
如前述，在薄膜電晶體之製造工程，用以使n- 非晶矽半導體膜4之表面之未鍵結電子對(dangling bonds)與氫原子結合使安定化之氫電漿處理工程係必要的工程。但是在進行該氫電漿處理時，對由純銅膜所構成之汲極電極膜以及源極電極膜之n+ 非晶矽歐姆膜4’之密貼性會降低。
為了阻止該密貼性降低之情事，從以前就習知嘗試以含氧的銅膜作為下底層，使用在該下底層上形成純銅膜之複合銅膜，作為汲極電極膜以及源極電極膜。但是，氫電漿處理後之複合銅膜，依然對n+ 非晶矽歐姆膜4’無法得到足夠的密貼性，發現有可能是剝離產生成為薄膜電晶體不良的原因。
[先行技術文獻] [專利文獻]
[專利文獻1]日本專利特開平4-349637號公報
[專利文獻2]日本專利特開平2004-163901號公報
[專利文獻3]日本專利特開平8-26889號公報
本發明之目的在於提供一種具有密貼性良好之汲極電極以及源極電極之薄膜電晶體以及薄膜電晶體中間體。
本案發明人等，為了製作密貼性更佳之具有汲極電極膜以及源極電極膜之薄膜電晶體中間體，並採用該薄膜電晶體中間體製作密貼性更佳之具有汲極電極膜以及源極電極膜之薄膜電晶體而進行研究。結果，得到以下之研究結果。
(a)圖1剖面圖所示之具有密貼性良好之汲極電極膜5以及源極電極膜6之本發明之第1型態之薄膜電晶體中間體110，係能利用以下方法製作。
就薄膜電晶體之阻擋膜而言，相較於從以前就習知的Mo膜、Ti膜等金屬膜，藉由使用氧化矽(SiOx )膜當作阻擋膜，能夠更加提高汲極電極膜以及源極電極膜之密貼性，因而後者較佳。
因此，首先，如圖2之剖面圖所示之方式，在玻璃基板1上形成閘極電極膜2、在前述玻璃基板1以及閘極電極膜2上形成氮化矽膜3、在前述氮化矽膜3上形成n- 非晶矽半導體膜4、在前述n- 非晶矽半導體膜4上形成n+ 非晶矽歐姆膜4’、在前述n+ 非晶矽歐姆膜4’上形成由氧化矽(SiOx )膜所構成之阻擋膜11。
其次，在由前述氧化矽(SiOx )膜所構成之阻擋膜11上，形成含有氧-鈣之銅合金下底層112，在前述含有氧-鈣之銅合金下底層112上形成銅層113。利用該含有氧-鈣之銅合金下底層112與銅層113，構成複合銅合金膜114。前述含有氧-鈣之銅合金下底層112，係具有含有Ca：0.01～10莫耳百分比、以及氧1～20莫耳百分比，剩餘部則包含Cu以及不可避免之不純物之成分組成。利用以上，製作層積體109。
在該層積體109，將閘極電極2之正上方部分的複合銅合金膜114濕式蝕刻，再將由前述氧化矽膜所構成之阻擋膜11以及n+ 非晶矽歐姆膜4，進行電漿蝕刻。藉此形成分離溝7，使n- 非晶矽半導體膜4露出，藉此形成汲極電極膜5以及源極電極膜6。利用以上能夠製作圖1剖面圖所示之第1型態之薄膜電晶體中間體110。
(b)藉由在該圖1所示之第1型態之薄膜電晶體中間體110施以氫電漿處理，能夠製作出具有密貼性更佳的汲極電極膜以及源極電極膜之本發明之第1型態之薄膜電晶體。
在第1型態之薄膜電晶體中間體110施以氫電漿處理時，在含有氧-鈣銅合金下底層112中，會形成Ca以及氧的濃度更高的濃縮層。該濃縮層，係具有含有Ca：2～30莫耳百分比、以及氧：20～50莫耳百分比，剩餘部則包含Cu以及不可避免之不純物之成分組成。
藉此，含有氧-鈣之銅合金下底層112，係變化成具有該濃縮層之含有氧-鈣濃縮層之銅合金下底層(未圖示)，而生成由含有氧-鈣濃縮層之銅合金下底層以及Cu層所構成之複合銅合金膜。汲極電極膜以及源極電極膜，因為具有由含有該氧-鈣濃縮層之銅合金下底層以及Cu層所構成之複合銅合金膜，所以對阻擋膜11之密貼性會進一步提升。
(c)圖3剖面圖所示之具有密貼性佳的汲極電極膜5以及源極電極膜6之本發明之第2型態之薄膜電晶體中間體210，係能夠利用以下之方法製作。
就薄膜電晶體之阻擋膜而言，相較於從以前就習知的Mo膜、Ti膜等金屬膜，藉由使用氧化矽(SiOx )膜當作阻擋膜，能夠使汲極電極膜以及源極電極膜之密貼性更加提高，因而較佳。
因此，首先，如圖4之剖面圖所示之方式，在玻璃基板1上形成閘極電極膜2、在前述玻璃基板1以及閘極電極膜2上形成氮化矽膜3、在前述氮化矽膜3上形成n- 非晶矽半導體膜4、在前述n- 非晶矽半導體膜4上形成n+ 非晶矽歐姆膜4’、在前述n+ 非晶矽歐姆膜4’上形成由氧化矽(SiOx )膜所構成之阻擋膜11。
其次，在由前述氧化矽(SiOx )膜所構成之阻擋膜11上，形成氧-鈣(Al、Sn、Sb)之銅合金中間體下底層212，在前述氧-鈣(Al、Sn、Sb)之銅合金中間體下底層212上形成銅合金層213。利用該含有氧-鈣之銅合金下底層212與銅層213，構成複合銅合金膜214。前述氧-鈣(Al、Sn、Sb)銅合金中間體下底層212，係具有含有Ca：0.2～10莫耳百分比、從Al、Sn及Sb選擇1種或2種以上合計0.05～2莫耳百分比、以及氧：1～20莫耳百分比，剩餘部則包含Cu以及不可避免之不純物之成分組成之銅合金下底層(以下，將具有該成分組成之銅合金下底層，簡稱「氧-鈣(Al、Sn、Sb)銅合金中間體下底層」)。根據以上，製作層積體209。
在該層積體209，將閘極電極2之正上方部分的複合銅合金膜214濕式蝕刻，再將前述氧化矽膜所構成之阻擋膜11以及n+ 非晶矽歐姆膜4’進行電漿蝕刻。藉此形成分離溝7，使n- 非晶矽半導體膜4露出，藉此形成汲極電極膜5以及源極電極膜6。利用以上能夠製作圖3剖面圖所示之第2型態之薄膜電晶體中間體210。
(d)藉由在該圖3所示之第2型態之薄膜電晶體中間體210施以氫電漿處理，能夠製作出具有密貼性更佳的汲極電極膜以及源極電極膜之本發明之第2型態之薄膜電晶體。
在第2型態之薄膜電晶體中間體210施以氫電漿處理時，在氧-鈣(Al、Sn、Sb)銅合金中間體下底層212中，會形成Ca、Al、Sn、Sb以及氧的濃度更高的濃縮層。該濃縮層，係具有含有Ca：2～30莫耳百分比、從Al、Sn以及Sb選擇1種或者2種以上合計1～10莫耳百分比、以及氧：20～50莫耳百分比，剩餘部則包含Cu以及不可避免之不純物之成分組成。
藉此，氧-鈣(Al、Sn、Sb)銅合金中間體下底層212，係變化成具有該濃縮層之銅合金下底層(以下，將具有該濃縮層之銅合金下底層簡稱「含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層」(未圖示)，生成由含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層以及Cu合金層所構成之複合銅合金膜。汲極電極膜以及源極電極膜，因為具有由含有該氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層以及Cu合金層所構成之複合銅合金膜，所以對阻擋膜11之密貼性會進一步提升。
本發明，係基於相關之研究結果所作成之發明，具有以下之要件。
(1)本發明第1型態之薄膜電晶體，係具有：玻璃基板、被形成在前述玻璃基板上之閘極電極膜、被形成在前述玻璃基板以及閘極電極膜上之氮化矽膜、被形成在前述氮化矽膜上之n- 非晶矽半導體膜、被形成在前述n- 非晶矽半導體膜上之n+ 非晶矽歐姆膜、被形成在前述n+ 非晶矽歐姆膜上之由氧化矽膜所構成之阻擋膜、與被形成在由前述氧化矽膜所構成之阻擋膜上之汲極電極膜以及源極電極膜。
前述汲極電極膜以及前述源極電極膜，係具有由被形成至少接在由前述氧化矽膜所構成之阻擋膜之含有氧-鈣濃縮層之銅合金下底層、與被形成在含有前述氧-鈣濃縮層之銅合金下底層上之Cu層所構成之複合銅合金膜。
前述含有氧-鈣濃縮層之銅合金下底層，係具有濃縮層。
前述濃縮層，係含有Ca：2～30莫耳百分比、以及氧：20～50莫耳百分比，剩餘部則包含Cu以及不可避免之不純物。
(2)本發明第1型態之薄膜電晶體中間體，係具有：玻璃基板、被形成在前述玻璃基板上之閘極電極膜、被形成在前述玻璃基板以及閘極電極膜上之氮化矽膜、被形成在前述氮化矽膜上之n- 非晶矽半導體膜、被形成在前述n- 非晶矽半導體膜上之n+ 非晶矽歐姆膜、被形成在前述n+ 非晶矽歐姆膜上之由氧化矽膜所構成之阻擋膜、與被形成在由前述氧化矽膜所構成之阻擋膜上之汲極電極膜以及源極電極膜。
前述汲極電極膜以及前述源極電極膜，係具有由被形成接在前述氧化矽膜所構成之阻擋膜之含有氧-鈣之銅合金下底層、與被形成在含有前述氧-鈣之銅合金下底層上之Cu層所構成之複合銅合金膜。
前述含有氧-鈣之銅合金下底層，係含有Ca：0.01～10莫耳百分比、以及氧1～20莫耳百分比，剩餘部則包含Cu以及不可避免之不純物。
(3)本發明第2型態之薄膜電晶體，係具有：玻璃基板、被形成在前述玻璃基板上之閘極電極膜、被形成在前述玻璃基板以及閘極電極膜上之氮化矽膜、被形成在前述氮化矽膜上之n- 非晶矽半導體膜、被形成在前述n- 非晶矽半導體膜上之n+ 非晶矽歐姆膜、被形成在前述n+ 非晶矽歐姆膜上之由氧化矽膜所構成之阻擋膜、與被形成在由前述氧化矽膜所構成之阻擋膜上之汲極電極膜以及源極電極膜。
前述汲極電極膜以及前述源極電極膜，係具有由被形成至少接在由前述氧化矽膜所構成之阻擋膜之含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層、與被形成在含有前述氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層上之Cu合金層所構成之複合銅合金膜。
前述含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層，係具有濃縮層之銅合金下底層。
前述濃縮層，係含有Ca：2～30莫耳百分比、從Al、Sn以及Sb選擇1種或者2種以上合計1～10莫耳百分比、以及氧：20～50莫耳百分比，剩餘部則包含Cu以及不可避免之不純物。
(4)本發明第2型態之薄膜電晶體，其中被形成在前述含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層上之Cu合金層，也可以是含有從Al、Sn及Sb選擇1種或2種以上合計0.05～2莫耳百分比，剩餘部則包含Cu以及不可避免之不純物。
(5)本發明第2型態之薄膜電晶體中間體，係具有：玻璃基板、被形成在前述玻璃基板上之閘極電極膜、被形成在前述玻璃基板以及閘極電極膜上之氮化矽膜、被形成在前述氮化矽膜上之n- 非晶矽半導體膜、被形成在前述n- 非晶矽半導體膜上之n+ 非晶矽歐姆膜、被形成在前述n+ 非晶矽歐姆膜上之由氧化矽膜所構成之阻擋膜、與被形成在由前述氧化矽膜所構成之阻擋膜上之汲極電極膜以及源極電極膜。
前述汲極電極膜以及前述源極電極膜，係具有由被形成接在由前述氧化矽膜所構成之阻擋膜之氧-鈣(Al、Sn、Sb)銅合金中間體下底層、與被形成在前述氧-鈣(Al、Sn、Sb)銅合金中間體下底層上之Cu合金層所構成之複合銅合金膜。
前述氧-鈣(Al、Sn、Sb)銅合金中間體下底層，係含有Ca：0.2～10莫耳百分比、從Al、Sn以及Sb選擇1種或者2種以上合計0.05～2莫耳百分比、以及氧：1～20莫耳百分比，剩餘部則包含Cu以及不可避免之不純物。
(6)本發明第2型態之薄膜電晶體中間體，其中被形成在前述氧-鈣(Al、Sn、Sb)銅合金中間體下底層上之Cu合金層，也可以是含有從Al、Sn及Sb選擇1種或2種以上合計0.05～2莫耳百分比，剩餘部則包含Cu以及不可避免之不純物。
本發明第1型態之薄膜電晶體中間體，其中阻擋膜，使用氧化矽(SiOx )膜。再者，汲極電極膜以及源極電極膜，因為是使用包含氧以及Ca之氧-鈣銅合金下底膜與Cu層所構成之複合銅合金膜，所以對氧化矽(SiOx )膜所構成之阻擋膜之密貼性更佳。因此，例如，即使在該第1型態之薄膜電晶體中間體的搬送時被振動，也可更為減少引起汲極電極膜以及源極電極膜之剝離之故障的可能性。再者，因為能夠只是進行n+ 非晶矽歐姆膜4’之表面空濺鍍就形成阻擋膜之氧化矽(SiOx )膜，所以能降低製造成本。
本發明第1型態之薄膜電晶體，係可以將前述之第1型態之薄膜電晶體中間體進行氫電漿處理而得到，且生成含有更高濃度的Ca以及氧之濃縮層。藉由具有包含該濃縮層之含有氧-鈣濃縮層之銅合金下底膜，使對於氧化矽(SiOx )膜所構成之阻擋膜之密貼性變得更佳，即使該第1型態之薄膜電晶體被激烈地振動，也不會有引起汲極電極膜以及源極電極膜之剝離之故障的可能性。
本發明第2型態之薄膜電晶體中間體，其中阻擋膜，使用氧化矽(SiOx )膜。再者，汲極電極膜以及源極電極膜，因為是使用包含Ca、Al、Sn、Sb以及氧之氧-鈣(Al、Sn、Sb)銅合金中間體下底膜與Cu合金層所構成之複合銅合金膜，所以對氧化矽(SiOx )膜所構成之阻擋膜之密貼性更佳。因此，例如，即使在該第2型態之薄膜電晶體中間體的搬送時被振動，也可更為減少引起汲極電極膜以及源極電極膜之剝離之故障的可能性。再者，因為能夠只是進行n+ 非晶矽歐姆膜4’之表面空濺鍍就形成阻擋膜之氧化矽(SiOx )膜，所以能降低製造成本。
本發明第2型態之薄膜電晶體，係可以將前述之第2型態之薄膜電晶體中間體進行氫電漿處理而得到，且生成含有更高濃度的Ca、Al、Sn、Sb以及氧之濃縮層。藉由具有包含該濃縮層之含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底膜，使對於氧化矽(SiOx )膜所構成之阻擋膜之密貼性變得更佳，即使該第2型態之薄膜電晶體被激烈地振動，也不會有引起汲極電極膜以及源極電極膜之剝離之故障的可能性。
以下，針對本發明之構成參照圖面加以說明。
(第1實施型態)
該第1實施型態，係相當於前述本發明之第1型態。
針對第1實施型態之薄膜電晶體以及薄膜電晶體中間體，其製造方法一起根據圖面詳細地加以說明。
圖1係第1實施型態之薄膜電晶體中間體之剖面圖，圖2係用以製作第1實施型態之薄膜電晶體中間體之層積體之剖面圖。
在製作圖1所示之第1實施型態之薄膜電晶體中間體方面，首先，係如圖2之剖面圖所示，在玻璃基板1表面形成由銅膜所構成之閘極電極膜2，在該閘極電極膜2及玻璃基板1上形成氮化矽(SiNx )膜3，再在該氮化矽(SiNx )膜3上形成n- 非晶矽半導體膜4，在前述n- 非晶矽半導體膜4上形成n+ 非晶矽歐姆膜4’，再於n+ 非晶矽歐姆膜4’上形成由氧化矽(SiOx )膜所構成之阻擋膜11。
由該氧化矽(SiOx )膜所構成之阻擋膜11，也能利用通常的PVD或者CVD以形成，或者能夠藉由要將濺鍍裝置內的氛圍既保持成氧氣或者含氧之非活性氣體氛圍又進行空濺鍍，使n+ 非晶矽歐姆膜4’之表面氧化，藉此形成阻擋膜11。
在該阻擋膜11上，形成由含有氧-鈣之銅合金下底層112與銅層113所構成之複合銅合金膜114。前述含有氧-鈣之銅合金下底層112，係具有含有Ca：0.01~10莫耳百分比、以及氧1~20莫耳百分比，剩餘部則包含銅以及不可避免之不純物之成分組成。藉此製作圖2所示之層積體109。
由該含有氧-鈣之銅合金下底層112以及Cu層113所構成之複合銅合金膜114，係採用具有含有Ca：001~15莫耳百分比，剩餘部則包含銅以及不可避免之不純物之成分組成之銅合金靶，能夠利用以下方法形成。
首先，藉由在含氧之非活性氣體氛圍中濺鍍，形成含有氧-鈣之銅合金下底膜112。之後，停止氧氣供給，將氛圍設為非活性氣體氛圍，藉由在該非活性氣體氛圍中進行濺鍍，形成Cu層113。
在採用具有成分組成含有Ca：0.01~15莫耳百分比、剩餘部包含Cu以及不可避免之不純物之銅合金靶，在含氧之非活性氣體氛圍中進行濺鍍時，會形成具有成分組成含有Ca：0.01~10莫耳百分比、以及氧：1~20莫耳百分比、剩餘部包含Cu以及不可避免之不純物之含有氧-鈣之銅合金下底層。
即使採用具有與上述組成相同成分組成之銅合金靶，而在非活性氣體氛圍中濺鍍，並不形成含有Ca之含有鈣之銅合金膜，而是形成具有成分組成近乎純銅之不含Ca之Cu層113。
因為以此方式，Cu層113係採用含有Ca：0.01~15莫耳百分比之銅合金靶進行濺鍍以成膜，所以在Cu層113可能有微量的Ca混入，但該量極少，在0.05莫耳百分比以下，在不可避免之不純物之範圍內。從而，Cu層113，具有大致與銅相同之組成。
於圖2所示之層積體109，將閘極電極2之正上方部 分的複合銅合金膜114濕式蝕刻，再將阻擋膜11以及n+ 非晶矽歐姆膜4’進行電漿蝕刻。藉此形成分離溝7並使n- 非晶矽半導體膜4露出來。藉此以形成位於分離溝7兩側之由複合銅合金膜114所構成之汲極電極膜5以及源極電極膜6。利用以上能夠製作圖1剖面圖所示之第1實施型態之薄膜電晶體中間體110。
藉由將具有已電漿蝕刻之分離溝7之第1實施型態之薄膜電晶體中間體110進行氫電漿處理，能夠製作出第1實施型態之薄膜電晶體。
該第1實施型態之薄膜電晶體，係利用氫電漿處理，讓圖1所示之薄膜電晶體中間體110之含有氧-鈣之銅合金下底層112，變化成具有濃縮層之含有氧-鈣濃縮層之銅合金下底層而製作出來的，所以其剖面形狀構造係與圖1相同。從而，根據第1實施型態之薄膜電晶體之圖面之說明省略。
將第1實施型態之薄膜電晶體中間體進行氫電漿處理之條件，係與背景技術中所敘述之氫電漿處理之條件相同。
利用該氫電漿處理，使第1實施型態之薄膜電晶體中間體之具有成分組成含有Ca：0.01~10莫耳百分比、以及氧：1~20莫耳百分比，剩餘部包含Cu以及不可避免之不純物之含有氧-鈣之銅合金下底層112，變化成具有Ca以及氧的濃度更高的成分組成之濃縮層之含有氧-鈣濃縮層之銅合金下底層(未圖示)。前述濃縮層，係含有Ca：2～30莫耳百分比、氧：20～50莫耳百分比，剩餘部則包含Cu以及不可避免之不純物。
藉由該含有氧-鈣濃縮層之銅合金下底層之生成，在薄膜電晶體，使汲極電極膜5以及源極電極膜6對阻擋膜之密貼性進一步提升。
在具有有前述成分組成之含有氧-鈣之銅合金下底層112之第1實施型態之薄膜電晶體中間體施以氫電漿處理時，會生成具有Ca以及氧的濃度更高之前述成分組成之濃縮層之含有氧-鈣濃縮層之銅合金下底層，其理由是，藉由施以氫電漿處理，便被包含在具有前述成分組成之含有氧-鈣之銅合金下底層112之Ca以及氧，往阻擋膜11之方向擴散移動，而在阻擋膜11附近生成Ca以及氧的濃度更高之濃縮層的緣故。
此外，具有以該方式生成之成分組成含有Ca：2～30莫耳百分比、以及氧：20～50莫耳百分比，剩餘部包含Cu以及不可避免之不純物之濃縮層之含有氧-鈣濃縮層之銅合金下底層，對氧化矽所構成之阻擋膜之密貼性進一步良好之理由，考慮以下要點。
在氫電漿處理中，氫會擴散於具有成分組成含有Ca：0.01～10莫耳百分比、以及氧1～20莫耳百分比，剩餘部包含Cu以及不可避免之不純物之含有氧-鈣銅合金下底層112，與膜中的氧反應而產生水。該水與膜中的氧化鈣反應而生成氫氧化鈣。然後，變成鈣離子與氫氧根離子而與氧化矽膜所構成之阻擋膜反應，強固的矽酸鈣(calcium silicate)，就接在氧化矽膜所構成之阻擋膜生成。利用此而對阻擋膜之密貼性進一步提升。
其次，將第1實施型態之薄膜電晶體中間體之構成汲極電極膜及源極電極膜之複合銅合金膜之含有氧-鈣之銅合金下底層之成分組成、以及第1實施型態之薄膜電晶體之構成汲極電極膜及源極電極膜之複合銅合金膜之含有氧-鈣濃縮層之銅合金下底層所包含之濃縮層之成分組成，限定如前述之理由加以說明。
(1)　第1實施型態之薄膜電晶體中間體之含有氧-鈣之銅合金下底層：藉由在本發明之薄膜電晶體中間體之構成汲極電極膜及源極電極膜之複合銅合金膜之含有氧-鈣之銅合金下底層要包含Ca及氧共存，就能使之對氧化矽(SiOx )膜所構成之阻擋膜之密貼性提升。
然而，Ca：未滿0.01莫耳百分比、或者氧：未滿1莫耳百分比，會使氫電漿處理時之密貼性降低防止作用不足因而不佳。
另一方面，欲含有Ca超過10莫耳百分比，就不得不製作含有Ca超過15莫耳百分比之銅合金靶。此外，採用含有Ca超過15莫耳百分比之銅合金靶，即使進行導入氧氣之反應性濺鍍，濺鍍開始時放電也不起作用，因而無法效率良好地執行濺鍍。
又，含有Ca超過2.5莫耳百分比之銅合金，在熱軋時會發生破裂而無法製作靶。從而，含有Ca超過2.5莫耳百分比之靶，係利用熱壓Cu-Ca母合金粉末進行製作較佳。
此外，在含氧超過20百分比之非活性氣體氛圍中進行濺鍍時，因為會產生異常放電，所以無法形成含有氧超過20莫耳百分比之含有氧-鈣之銅合金下底層。
因為該等理由，在第1實施型態之薄膜電晶體中間體之構成複合銅合金膜之含有氧-鈣之銅合金下底層，將Ca之含有量設在0.01~10莫耳百分比、將氧之含有量訂定在1~20莫耳百分比。
又，在第1實施型態之薄膜電晶體中間體，在構成複合銅合金膜之含有氧-鈣之銅合金下底層所包含之Ca的量較少之場合，利用施予氫電漿處理被製作之薄膜電晶體之含有氧-鈣濃縮層之銅合金下底層所包含之Ca的量就變得較少，該Ca的量可能達不到2莫耳百分比。但是，在薄膜電晶體中間體，在構成複合銅合金膜之含有氧-鈣之銅合金下底層所包含之Ca的量較少時，藉由再增厚其含有氧-鈣之銅合金下底層之厚度，能夠將被製作之薄膜電晶體之含有氧-鈣濃縮層之銅合金下底層中之濃縮層所包含之Ca的量形成在2莫耳百分比以上，這是確認的。
含有氧-鈣之銅合金下底層之厚度，最好在10~100nm。該場合，含有氧-鈣之銅合金下底層所包含之Ca的量，至少能夠安定化被製作之薄膜電晶體之含有氧-鈣濃縮層之銅合金下底層中之濃縮層所包含之Ca的量在2~30莫耳百分比。
(2)第1實施型態之薄膜電晶體之含有氧-鈣濃縮層之銅合金下底層：
藉由氫電漿處理該薄膜電晶體中間體，薄膜電晶體中間體之具有前述成分組成之含有氧-鈣之銅合金下底層112，係變化成具有含有Ca：2~30莫耳百分比、以及氧：20~50莫耳百分比，剩餘部包含Cu及不可避免之不純物之成分組成，具有Ca及氧之濃度更高之濃縮層。
利用具有該成分組成之濃縮層之含有氧-鈣濃縮層之銅合金下底層之生成，能夠使之對氧化矽(SiOx )膜所構成之阻擋膜之密貼性更提升。
(第2實施型態)
該第2實施型態，係相當於前述之本發明之第2型態。
針對第2實施型態之薄膜電晶體以及薄膜電晶體中間體，其製造方法一起根據圖面詳細地加以說明。
圖3係第2實施型態之薄膜電晶體中間體之剖面圖，圖4係用以製作第2實施型態之薄膜電晶體中間體之層積體之剖面圖。
在製作圖3所示之第2實施型態之薄膜電晶體中間體方面，首先，係如圖4之剖面圖所示，在玻璃基板1表面形成由銅膜所構成之閘極電極膜2，在該閘極電極膜2及玻璃基板1上形成氮化矽(SiNx )膜3，再在該氮化矽(SiNx )膜3上形成n- 非晶矽半導體膜4，在前述n- 非晶矽 半導體膜4上形成n+ 非晶矽歐姆膜4’，再於n+ 非晶矽歐姆膜4’上形成由氧化矽(SiOx )膜所構成之阻擋膜11。
氧化矽(SiOx )膜所構成之阻擋膜11，能利用通常的PVD或者CVD以形成，或者能夠藉由要將濺鍍裝置內的氛圍既保持成氧氣或者含氧之非活性氣體氛圍又進行空濺鍍，使n+ 非晶矽歐姆膜4’之表面氧化，藉此形成阻擋膜11。
在該阻擋膜11上，形成由氧-鈣(Al、Sn、Sb)銅合金中間體下底層212與Cu合金層213所構成之複合銅合金膜214。前述氧-鈣(Al、Sn、Sb)銅合金中間體下底層212，係具有含有Ca：0.2~10莫耳百分比、從Al、Sn以及Sb選擇1種或者2種以上合計0.05~2莫耳百分比、以及氧：1~20莫耳百分比，剩餘部則包含Cu以及不可避免之不純物之成分組成。藉此製作圖4所示之層積體209。
由該氧-鈣(Al、Sn、Sb)銅合金中間體下底層212以及Cu合金層213所構成之複合銅合金膜214，係採用具有成分組成含有Ca：0.2~15莫耳百分比、以及從Al、Sn及Sb選擇1種或者2種以上合計0.1~2莫耳百分比，剩餘部包含Cu以及不可避免之不純物之銅合金靶，能夠利用以下方法形成。
首先，藉由在含氧之非活性氣體氛圍中進行濺鍍，形成氧-鈣(Al、Sn、Sb)之銅合金中間體下底膜212。之後，停止氧氣供給，將氛圍設為不含氧之非活性氣體氛圍 ，藉由在該不含氧之非活性氣體氛圍中進行濺鍍，形成Cu合金層213。
在採用具有成分組成含有Ca：0.2~15莫耳百分比、以及從Al、Sn及Sb選擇1種或者2種以上合計0.1~2莫耳百分比，剩餘部包含Cu及不可避免之不純物之銅合金靶，並在含氧之非活性氣體氛圍中進行濺鍍時，會形成具有成分組成含有Ca：0.2~10莫耳百分比、從Al、Sn及Sb選擇1種或者2種以上合計0.05~2莫耳百分比、以及氧：1~20莫耳百分比，剩餘部包含Cu及不可避免之不純物之氧-鈣(Al、Sn、Sb)銅合金中間體下底層。
又，如後述方式，即使採用具有與上述組成相同成分組成之銅合金靶，而在不含氧之非活性氣體氛圍中進行濺鍍，並不形成含有Ca之含有鈣之銅合金膜。
藉由採用含有Ca：0.2~15莫耳百分比、以及從Al、Sn及Sb選擇1種或者2種以上合計0.1~2莫耳百分比，剩餘部則包含Cu以及不可避免之不純物之銅合金靶，並在不含氧之非活性氣體氛圍中進行濺鍍，形成Cu合金層213。
在Cu合金層213，雖可能有微量的Ca混入，該量極少，在0.05莫耳百分比以下，在不可避免之不純物之範圍內。從而，採用含有Ca：0.2~15莫耳百分比、以及從Al、Sn及Sb選擇1種或者2種以上合計0.1~2莫耳百分比，剩餘部則包含Cu及不可避免之不純物之銅合金靶，並在不含氧之非活性氣體氛圍中進行濺鍍而被形成之Cu合金層213，成為具有成分組成含有從Al、Sn及Sb選擇1種或者2種以上合計0.05～2莫耳百分比，剩餘部則包含Cu及不可避免之不純物。
於圖4所示之層積體209，將閘極電極2之正上方部分的複合銅合金膜214濕式蝕刻，再將阻擋膜11以及n+ 非晶矽歐姆膜4’進行電漿蝕刻。藉此形成分離溝7並使n- 非晶矽半導體膜4露出來。藉此以形成位於分離溝7兩側之由複合銅合金膜214所構成之汲極電極膜5以及源極電極膜6。利用以上能夠製作圖3剖面圖所示之第2實施型態之薄膜電晶體中間體210。
藉由將具有已電漿蝕刻之分離溝7之第2實施型態之薄膜電晶體中間體210進行氫電漿處理，能夠製作出第2實施型態之薄膜電晶體。
該第2實施型態之薄膜電晶體，係利用氫電漿處理，讓圖3所示之薄膜電晶體中間體210之氧-鈣(Al、Sn、Sb)銅合金中間體下底層212，變化成具有濃縮層之含有氧-鈣濃縮層之銅合金下底層而製作出來的，所以其剖面形狀構造係與圖3相同。從而，根據第2實施型態之薄膜電晶體之圖面之說明省略。
將第2實施型態之薄膜電晶體中間體進行氫電漿處理之條件，係與背景技術中所敘述之氫電漿處理之條件相同。
利用該氫電漿處理，使第2實施型態之薄膜電晶體中間體之具有成分組成含有Ca：0.2～10莫耳百分比、從Al、Sn及Sb選擇1種或者2種以上合計0.05～2莫耳百分比、以及氧：1～20莫耳百分比，剩餘部包含Cu以及不可避免之不純物之氧-鈣(Al、Sn、Sb)銅合金中間體下底層212，變化成具有Ca、Al、Sn、Sb以及氧的濃度更高的成分組成之濃縮層之含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層(未圖示)。前述濃縮層，係含有Ca：2～30莫耳百分比、從Al、Sn及Sb選擇1種或者2種以上合計1～10莫耳百分比、氧：20～50莫耳百分比，剩餘部則包含Cu以及不可避免之不純物。
藉由該含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層之生成，在薄膜電晶體，使汲極電極膜5以及源極電極膜6對阻擋膜之密貼性進一步提升。
如前述，在具有有前述成分組成之氧-鈣(Al、Sn、Sb)銅合金中間體下底層212之第2實施型態之薄膜電晶體中間體施以氫電漿處理時，會生成具有濃縮層有Ca、Al、Sn、Sb以及氧的濃度更高之前述成分組成之含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層，其理由是，藉由施以氫電漿處理，使被包含在具有前述成分組成之氧-鈣(Al、Sn、Sb)銅合金中間體下底層212之Ca、Al、Sn、Sb以及氧，往阻擋膜11之方向擴散移動，而在阻擋膜11附近生成Ca、Al、Sn、Sb以及氧的濃度更高之濃縮層的緣故。
此外，具有以該方式生成之成分組成含有Ca：2～30莫耳百分比、從Al、Sn及Sb選擇1種或者2種以上合計1～10莫耳百分比、以及氧：20～50莫耳百分比，剩餘部包含Cu以及不可避免之不純物之濃縮層之含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層，對氧化矽所構成之阻擋膜之密貼性進一步良好之理由，考慮以下要點。
在氫電漿處理中，氫會擴散於具有成分組成含有Ca：0.2～10莫耳百分比、從Al、Sn及Sb選擇1種或者2種以上合計0.05～2莫耳百分比、以及氧：1～20莫耳百分比，剩餘部包含Cu以及不可避免之不純物之氧-鈣(Al、Sn、Sb)銅合金中間體下底層212，與膜中的氧反應而產生水。該水與膜中的氧化鈣反應而生成氫氧化鈣。然後，變成鈣離子與氫氧根離子而與氧化矽膜所構成之阻擋膜反應，強固的矽酸鈣(calcium silicate)，就接在氧化矽膜所構成之阻擋膜生成。利用此而對阻擋膜之密貼性進一步提升。
此外，針對Al、Sn、Sb，同樣地，在擴散之氫與膜中之氧之反應下所產生的水，也會與膜中的氧化Al、氧化Sn、氧化Sb反應而分別生成氫氧化Al、氫氧化Sn、氫氧化Sb。然後，變成Al離子、Sn離子、Sb離子與氫氧根離子而與氧化矽膜所構成之阻擋膜反應，強固的Al矽酸鹽、Sn矽酸鹽、Sb矽酸鹽，就接在氧化矽膜所構成之阻擋膜生成。利用此而對阻擋膜之密貼性進一步提升。
其次，將第2實施型態之薄膜電晶體中間體之構成汲極電極膜及源極電極膜之複合銅合金膜之氧-鈣(Al、Sn、Sb)銅合金中間體下底層之成分組成、以及第2實施型態之薄膜電晶體之構成汲極電極膜及源極電極膜之複合銅合金膜之含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層所包含之濃縮層之成分組成，限定如前述之理由加以說明。
(1)第2實施型態之薄膜電晶體中間體之氧-鈣(Al、Sn、Sb)銅合金中間體下底層：藉由在該薄膜電晶體中間體之構成汲極電極膜及源極電極膜之複合銅合金膜之氧-鈣(Al、Sn、Sb)銅合金中間體下底層要包含Ca、Al、Sn、Sb及氧共存，就能使之對氧化矽(SiOx )膜所構成之阻擋膜之密貼性提升。
但是，Ca：未滿0.2莫耳百分比、從Al、Sn及Sb選擇1種或者2種以上合計未滿0.05莫耳百分比、以及氧：未滿1莫耳百分比，會因為氫電漿處理時之密貼性降低防止作用不足而不好。
另一方面，欲含有Ca超過10莫耳百分比，就不得不製作含有Ca超過15莫耳百分比之銅合金靶。此外，採用含有Ca超過15莫耳百分比之銅合金靶，即使進行導入氧氣之反應性濺鍍，濺鍍開始時放電也不起作用，因而無法效率良好地執行濺鍍。
又，含有Ca超過2.5莫耳百分比之銅合金，在熱軋時會發生破裂而無法製作靶。從而，含有Ca超過2.5莫耳百分比之靶，係利用熱壓Cu母合金粉末進行製作較佳。
再者，含有從Al、Sn及Sb選擇1種或者2種以上合計超過2莫耳百分比時，被成膜之Cu合金膜之電阻值會上昇，對於作為汲極電極膜以及源極電極膜使用並不佳。
此外，在含氧超過20百分比之非活性氣體氛圍中進行濺鍍時，因為會產生異常放電，所以無法形成含有氧超過20莫耳百分比之氧-鈣(Al、Sn、Sb)銅合金中間體下底層。
因為該等理由，在第2實施型態之薄膜電晶體中間體之構成複合銅合金膜之氧-鈣(Al、Sn、Sb)銅合金中間體下底層，將Ca之含有量設在0.2~10莫耳百分比、將從Al、Sn及Sb選擇1種或者2種以上之含有量合計設在0.05~2莫耳百分比、將氧之含有量訂定在1~20莫耳百分比。
(2)第2實施型態之薄膜電晶體之含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層：
藉由氫電漿處理該薄膜電晶體中間體，薄膜電晶體中間體之具有前述成分組成之氧-鈣(Al、Sn、Sb)銅合金中間體下底層212，在氫電漿處理中，變化成具有成分組成含有Ca：2~30莫耳百分比、從Al、Sn及Sb選擇1種或者2種以上合計1~10莫耳百分比、以及氧：20~50莫耳百分比，剩餘部包含Cu及不可避免之不純物，具有Ca、Al、Sn、Sb及氧的濃度更高之濃縮層。
利用具有該成分組成之濃縮層之含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層之生成，能夠使之對氧化矽(SiOx )膜所構成之阻擋膜之密貼性更提升。
〔實施例1〕
準備純度：99.99質量百分比之無氧銅，將該無氧銅在氬(Ar)氛圍中、高純度石墨模具(graphite-mold)內高頻溶解。在得到的融湯添加、溶解Ca使之成分調整成為具有表1所示之成分組成之融湯。
將得到之融湯，在被冷卻之碳模具加以鑄造，進而熱軋，之後，最終採取應變退火。
將得到之軋體之表面予以旋床加工而具有外徑：152mm、厚度：5mm之尺寸，製作出具有表1所示之成分組成之靶1A~1O。再者，從純度：99.999質量百分比之無氧銅製作出純銅靶1P。
將由玻璃板(具有長：50mm、寬：50mm、厚度0.7mm之尺寸之康寧公司製1737之玻璃板)、與在該表面被形成之厚度100nm之n+ 非晶矽膜所構成之基板設置在濺鍍裝置。再者，將靶1A~1P，以基板與靶之距離成70mm之方式設置在濺鍍裝置。採用直流方式作為濺鍍裝置之電源，將濺鍍裝置之真空容器抽真空直到真空度到達4×10-5 Pa。
其次，將含氧按表2~3所示比例之氧-氬混合氣體作為濺鍍氣體流入真空容器內，將濺鍍氛圍壓力設在0.67Pa。其後，以輸出：600W在關閉開閉裝置1分鐘之 狀態下放電(空濺鍍)，在n+ 非晶矽膜表面形成約10nm厚之氧化矽膜。
然後，藉由打開開閉裝置、以輸出：600W進行放電，以將具有表2~3所示之厚度及成分組成之含有氧-鈣之銅合金下底層成膜化。接著停止氧氣的供給，藉由僅在Ar下在0.67Pa之壓力下濺鍍，成膜化具有厚度：250nm、由Cu及不可避免之不純物所構成之Cu層。
利用以上，使本發明例之薄膜電晶體中間體用複合銅合金膜101~114、比較例之薄膜電晶體中間體用複合銅合金膜101~103以及以前例之薄膜電晶體中間體用複合銅合金膜101成膜。
針對以該方式所得到之薄膜電晶體中間體用複合銅合金膜，按下述條件進行十字切黏附試驗。
十字切黏附試驗：
依據JIS-K5400，在薄膜電晶體中間體用複合銅合金膜之表面，用切割器，以縱橫各11條間隔1mm把切，作成100個升目膜(被區切成正方形的膜)。使3M公司製透明膠帶(SCOTCH-TAPE)密貼以後一次抽起剝離，在以玻璃基板中央部的10mm角內黏附於玻璃基板之升目膜，測定剝離所產生之升目膜之數量。
將得到的結果，揭示在表2、3中的『剝離後的升目數(個/100)』項目，用作評價對玻璃基板之密貼性。
又，薄膜電晶體中間體用複合銅合金膜之含有氧-鈣之銅合金下底層所包含之Ca以及氧之分析，係採用掃描型歐傑電子能譜(auger electron spectroscop)分析裝置(型號：PHI700，ULVAC-PHI股份有限公司製)，按以下之條件進行。
(電子槍；electron gun)
加速電壓：5kV
照射電流：10nA(以法拉第筒(Faraday cup)測定)
束(beam)徑：10μm(直徑)
(離子槍；ion gun)
加速電壓：1kV
放射(emission)電流；10mA
光柵(raster)幅：1×1mm
(試料台)
傾斜：30°
旋轉(Rotation)：Zalar
旋轉速度：0.8rpm
(分析條件)
濺鍍模式：Alternating W/Zalar
濺鍍時間間隔(interval)：1分鐘
從表2～3所示之結果可知，本發明例之薄膜電晶體中間體用複合銅合金膜101～114，相較於以前例之薄膜電晶體中間體用複合銅合金膜101，前者密貼性較佳。
具有數值不符合第1實施型態之條件之比較例之薄膜電晶體中間體用複合銅合金膜101～102，因密貼性稍差而較不佳。
在將比較例之薄膜電晶體中間體用複合銅合金膜103加以成膜時，放電會變得不安定，發生異常放電。這被認為是由於氧-氬混合濺鍍氣體中所包含之氧濃度為25體積百分比，使靶表面被形成氧化膜的緣故。依異常放電的發生，使複數次放電停止，但每次再重新放電，形成指定之厚度的複合銅合金膜。如比較例之薄膜電晶體中間體用複合銅合金膜103，含有氧超過20莫耳百分比之含有氧-鈣之銅合金下底層，會因為在成膜中發生異常放電，而無法安定成膜。
[實施例2]
在能夠成膜化之表2～3所示之本發明例之薄膜電晶體中間體用複合銅合金膜101～114、比較例之薄膜電晶體中間體用複合銅合金膜101～102以及以前例之薄膜電晶體中間體用複合銅合金膜101，按以下條件施予氫電漿處理。藉此，製作出本發明例之薄膜電晶體用複合銅合金膜101～114、比較例之薄膜電晶體用複合銅合金膜101～102以及以前例之薄膜電晶體用複合銅合金膜101。該等薄膜電晶體用複合銅合金膜，係由具有表4～5所示之成分組成之濃縮層之含有氧-鈣濃縮層之銅合金下底層以及Cu層所構成。
(氫電漿處理之條件)
氣體：100%氫氣
氫氣流量：500SCCM
氫氣氣壓：100Pa
處理溫度：300℃
RF電力流密度：0.1W/cm2
處理時間：2分鐘
針對該等薄膜電晶體用複合銅合金膜，利用四探針法測定電阻值。再者，在與前述之實施例1相同條件下進行十字切黏附試驗。
將得到之結果顯示於表4～5，進行薄膜電晶體用複合銅合金膜之評價。
又，薄膜電晶體用複合銅合金膜之含有氧-鈣濃縮層之銅合金下底層所包含之濃縮層之Ca以及氧之分析，係以與實施例1相同條件進行。
從表4~5所示之結果可知，本發明例之薄膜電晶體用複合銅合金膜101~114，相較於以前例之薄膜電晶體用複合銅合金膜101，兩者之電阻同等並無大差異。但是，可知，本發明例之薄膜電晶體用複合銅合金膜101~114，比以前例之薄膜電晶體用複合銅合金膜101，前者之密貼性更為良好。因此可知，內藏由本發明例之薄膜電晶體用複合銅合金膜101~114所構成之電極膜之本發明第1實施型態之薄膜電晶體，因電極膜剝離所造成之故障會極少。
可知，具有數值不符合第1實施型態之條件之比較例之薄膜電晶體用複合銅合金膜101~102，因電阻以及密貼性之至少任一項較差，而作為薄膜電晶體之電極膜較不佳。
〔實施例3〕
利用在真空排氣後導入Ar而將氛圍設成Ar氛圍之高頻溶解爐進行溶解、鑄造，製作出Ca含有量不同之Cu-Ca母合金錠。藉由將該等Ca含有量不同之Cu-Ca母合金錠再溶解，將得到之融湯，邊保持在溫度：1250℃、邊在壓力：3MPa之Ar氣流下氣霧化，製作出具有表6所示之成分組成之Cu-Ca母合金粉末。
將得到之Cu-Ca母合金粉末分級，製作出最大粒徑：100μm以下之Cu-Ca母合金粉末。其次，藉由將該Cu-Ca母合金粉末，充填至塗佈脫模劑(mold release agent)之 石墨模具，在溫度：800℃、壓力：15MPa、保持時間：30分鐘之條件下熱壓，製作出熱壓體。
機械加工該熱壓體，製作出具有表6所示之成分組成之靶1a~1n。
其次，將由玻璃板(具有長：50mm、寬：50mm、厚度：0.7mm之尺寸之康寧公司製1737之玻璃板)、與在該表面被形成之厚度100nm之n+ 非晶矽膜所構成之基板設置在濺鍍裝置。再者，將表6之靶1a~1n，以基板與靶之距離成70mm之方式設置在濺鍍裝置。採用直流方式作為濺鍍裝置之電源，將濺鍍裝置之真空容器抽真空直到真空度到達4×10-5 Pa。
其次，將含氧按表7所示比例之氧-氬混合氣體作為濺鍍氣體流入真空容器內，將濺鍍氛圍壓力設在0.67Pa。其後，以輸出：600W在關閉1分鐘開閉裝置之狀態下放電(空濺鍍)，在n+ 非晶矽膜表面形成約10nm厚之氧化矽膜。
然後，藉由打開開閉裝置、以輸出：600W進行放電，以將具有厚度：50nm、而且具有表7所示之成分組成之含有氧-鈣之銅合金下底層成膜化。接著停止氧氣的供給，藉由僅在Ar下在0.67Pa之壓力下濺鍍，成膜化具有厚度：250nm、由Cu及不可避免之不純物所構成之Cu層。
利用以上，將本發明例之薄膜電晶體中間體用複合銅合金膜115~127成膜。又，在比較例104，採用表6之含Ca超過15莫耳百分比之靶1n，嘗試成膜，但是在濺鍍開始時放電就不起作用。因此，比較例之薄膜電晶體中間體用複合銅合金膜104係無法成膜。
針對以該方式所得到之薄膜電晶體中間體用複合銅合金膜，按與實施例1相同條件進行十字切黏附試驗。將得到的結果，揭示在表7中的『剝離後的升目數(個/100)』項目，用作評價對玻璃基板之密貼性。
又，本發明例之薄膜電晶體中間體用複合銅合金膜115~127之含有氧-鈣之銅合金下底層所包含之Ca以及氧之分析，係在與實施例1同樣的條件下，採用掃描型歐傑電子能譜(auger electron spectroscop)分析裝置(型號：PHI700，ULVAC-PHI股份有限公司製)進行。
從表7所示之結果可知，本發明例之薄膜電晶體中間體用複合銅合金膜115～127，相較於表3之以前例之薄膜電晶體中間體用複合銅合金膜101，前者密貼性較佳。
[實施例4]
在能夠成膜化之表7之本發明例之薄膜電晶體中間體用複合銅合金膜115～127，按與實施例2相同條件下施予氫電漿處理。藉此，製作出本發明例之薄膜電晶體用複合銅合金膜115～127。該等薄膜電晶體用複合銅合金膜，係由具有表8所示之成分組成之濃縮層之含有氧-鈣濃縮層之銅合金下底層以及Cu層所構成。
針對該等薄膜電晶體用複合銅合金膜，利用四探針法測定電阻值。再者，在與前述之實施例1相同條件下進行十字切黏附試驗。
將得到之結果顯示於表8，進行薄膜電晶體用複合銅合金膜之評價。
又，薄膜電晶體用複合銅合金膜所包含之濃縮層之Ca以及氧之分析，係在與實施例1相同條件下進行。
從表8所示之結果可知，本發明例之薄膜電晶體用複合銅合金膜115~127，相較於表5之以前例之薄膜電晶體用複合銅合金膜101，兩者之電阻同等並無大差異。但是，可知，本發明例之薄膜電晶體用複合銅合金膜115~127，比以前例之薄膜電晶體用複合銅合金膜101，前者之密貼性更為良好。因此可知，內藏由本發明例之薄膜電晶體用複合銅合金膜115~127所構成之電極膜之本發明第1實施型態之薄膜電晶體，因電極膜剝離所造成之故障會極少。
〔實施例5〕
準備純度：99.99質量百分比之無氧銅，將該無氧銅在氬(Ar)氛圍中、高純度石墨模具內高頻溶解。在得到的融湯，將Ca以及從Al、Sn、Sb選擇1種或者2種以上添加、溶解使之成分調整成為具有表9所示之成分組成之融湯。
將得到之融湯，在被冷卻之碳模具加以鑄造，進而熱軋，之後，最終採取應變退火。
將得到之軋體之表面予以旋床加工而具有外徑：152mm、厚度：6mm之尺寸，製作出具有表9所示之成分組成之靶2A~2M。再者，從純度：99.99質量百分比之無氧銅製作出純銅靶2N。
將由玻璃板(具有長：50mm、寬：50mm、厚度：0.7mm之尺寸之康寧公司製1737之玻璃板)、與在該表面被形成之厚度100nm之n+ 非晶矽膜所構成之基板設置在濺鍍裝置。再者，將靶2A~2M，以基板與靶之距離成70mm之方式設置在濺鍍裝置。採用直流方式作為濺鍍裝置之電源，將濺鍍裝置之真空容器抽真空直到真空度到達4×10-5 Pa。
其次，將含氧按表10所示比例之氧-氬混合氣體作為濺鍍氣體流入真空容器內，將濺鍍氛圍壓力設在0.67Pa。其後，以輸出：600W在關閉1分鐘開閉裝置之狀態下放電(空濺鍍)，在n+ 非晶矽膜表面形成約10nm厚之氧 化矽膜。
然後，藉由打開開閉裝置、以輸出：600W進行放電，以將具有厚度：50nm、而且具有表10所示之成分組成之氧-鈣(Al、Sn、Sb)銅合金中間體下底層成膜化。接著停止氧氣的供給，藉由僅在Ar下在0.67Pa之壓力下濺鍍，成膜化具有厚度：250nm、由Cu及不可避免之不純物所構成之Cu合金層。
利用以上，使本發明例之薄膜電晶體中間體用複合銅合金膜201~212、比較例之薄膜電晶體中間體用複合銅合金膜201~203以及以前例之薄膜電晶體中間體用複合銅合金膜201成膜。
針對以該方式所得到之薄膜電晶體中間體用複合銅合金膜，按與實施例1同一條件進行十字切黏附試驗。
將得到的結果，揭示在表10中的『剝離後的升目數(個/100)』項目，用作評價對玻璃基板之密貼性。
又，薄膜電晶體中間體用複合銅合金膜之氧-鈣(Al、Sn、Sb)銅合金中間體下底層所包含之Ca、Al、Sn、Sb以及氧之分析，係採用掃描型歐傑電子能譜(auger electron spectroscop)分析裝置(型號：PHI700，ULVAC-PHI股份有限公司製)，按與實施例1同一條件進行。
從表10所示之結果可知，本發明例之薄膜電晶體中間體用複合銅合金膜201～212，相較於以前例之薄膜電晶體中間體用複合銅合金膜201，前者密貼性較佳。
具有數值不符合第2實施型態之條件之比較例之薄膜電晶體中間體用複合銅合金膜201～202，因密貼性稍差而較不佳。
在將比較例之薄膜電晶體中間體用複合銅合金膜203加以成膜時，放電會變得不安定，發生異常放電。這被認為是由於氧-氬混合濺鍍氣體中所包含之氧濃度為25體積百分比，使靶表面被形成氧化膜的緣故。依異常放電的發生，使複數次放電停止，但每次再重新放電，形成指定之厚度的複合銅合金膜。如比較例之薄膜電晶體中間體用複合銅合金膜103，含有氧超過20莫耳百分比之氧-鈣(Al、Sn、Sb)銅合金中間體下底層，會因為在成膜中發生異常放電，而無法安定成膜。
[實施例6]
在能夠成膜化之表10所示之本發明例之薄膜電晶體中間體用複合銅合金膜201～212、比較例之薄膜電晶體中間體用複合銅合金膜201～202以及以前例之薄膜電晶體中間體用複合銅合金膜201，按與實施例2同一條件施予氫電漿處理。藉此，製作出本發明例之薄膜電晶體用複合銅合金膜201～212、比較例之薄膜電晶體用複合銅合金膜201～202以及以前例之薄膜電晶體用複合銅合金膜201。該等薄膜電晶體用複合銅合金膜，係具有包含表11所示之成分組成之濃縮層之含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層。
針對該等薄膜電晶體用複合銅合金膜，利用四探針法測定電阻值。再者，在與前述之實施例1相同條件下進行十字切黏附試驗。
將得到之結果顯示於表11，進行薄膜電晶體用複合銅合金膜之評價。
又，薄膜電晶體用複合銅合金膜之含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層所包含之濃縮層之Ca、Al、Sn、Sb以及氧之分析，係以與實施例1相同條件進行。
從表11所示之結果可知，本發明例之薄膜電晶體用複合銅合金膜201~212，相較於以前例之薄膜電晶體用複合銅合金膜201，兩者之電阻同等並無大差異。但是，可知，本發明例之薄膜電晶體用複合銅合金膜201~212，比以前例之薄膜電晶體用複合銅合金膜201，前者之密貼性更為良好。因此可知，內藏由本發明例之薄膜電晶體用複合銅合金膜201~212所構成之電極膜之本發明第2實施型態之薄膜電晶體，因電極膜剝離所造成之故障會極少。
可知，具有數值不符合第2實施型態之條件之比較例之薄膜電晶體用複合銅合金膜201~202，因電阻以及密貼性之至少任一項較差，而作為薄膜電晶體之電極膜較不佳。
〔實施例7〕
利用在真空排氣後導入Ar而將氛圍設成Ar氛圍之高頻溶解爐進行溶解、鑄造，製作出Ca、Al、Sn、Sb含有量不同之Cu母合金錠。藉由將該等含有量不同之Cu母合金錠再溶解，將得到之融湯，邊保持在溫度：1250℃、邊在壓力：3MPa之Ar氣流下氣霧化，製作出具有表12所示之成分組成之Cu母合金粉末。
將得到之Cu母合金粉末分級，製作出最大粒徑：100μm以下之Cu母合金粉末。其次，藉由將該Cu母合金粉末，充填至塗佈脫模劑(mold release agent)之石墨模具，在溫度：800℃、壓力：15MPa、保持時間：30分鐘 之條件下熱壓，製作出熱壓體。
機械加工該熱壓體，製作出具有表12所示之成分組成之靶2a~2n。
其次，將由玻璃板(具有長：50mm、寬：50mm、厚度：0.7mm之尺寸之康寧公司製1737之玻璃板)、與在該表面被形成之厚度100nm之n+ 非晶矽膜所構成之基板設置在濺鍍裝置。再者，將表12之靶2a~2n，以基板與靶之距離成70mm之方式設置在濺鍍裝置。採用直流方式作為濺鍍裝置之電源，將濺鍍裝置之真空容器抽真空直到真空度到達4×10-5 Pa。
其次，將含氧按表13所示比例之氧-氬混合氣體作為濺鍍氣體流入真空容器內，將濺鍍氛圍壓力設在0.67Pa。其後，以輸出：600W在關閉1分鐘開閉裝置之狀態下放電(空濺鍍)，在n+ 非晶矽膜表面形成約10nm厚之氧化矽膜。
然後，藉由打開開閉裝置、以輸出：600W進行放電，以將具有厚度：50nm、而且具有表13所示之成分組成之氧-鈣(Al、Sn、Sb)銅合金中間體下底層成膜化。接著停止氧氣的供給，藉由僅在Ar下在0.67Pa之壓力下濺鍍，成膜化具有厚度：250nm、由Cu及不可避免之不純物所構成之Cu層。
利用以上，將本發明例之薄膜電晶體中間體用複合銅合金膜212~224成膜。又，在比較例204，採用表12之含Ca超過15莫耳百分比之靶n，嘗試成膜，但是在濺鍍開始時放電就不起作用。因此，比較例之薄膜電晶體中間體用複合銅合金膜204係無法成膜。
針對以該方式所得到之薄膜電晶體中間體用複合銅合金膜，按與實施例1相同條件進行十字切黏附試驗。將得到的結果，揭示在表13中的『剝離後的升目數(個/100)』項目，用作評價對玻璃基板之密貼性。
又，本發明例之薄膜電晶體中間體用複合銅合金膜212～224之氧-鈣(Al、Sn、Sb)銅合金中間體下底層所包含之Ca、Al、Sn、Sb以及氧之分析，係在與實施例1同樣的條件下，採用掃描型歐傑電子能譜(auger electron spectroscop)分析裝置(型號：PHI700，ULVAC-PHI股份有限公司製)進行。
從表13所示之結果可知，本發明例之薄膜電晶體中間體用複合銅合金膜212～224，相較於表10之以前例之薄膜電晶體中間體用複合銅合金膜201，前者密貼性較佳。
[實施例8]
在能夠成膜化之表13之本發明例之薄膜電晶體中間體用複合銅合金膜212～224，按與實施例2相同條件下施予氫電漿處理。藉此，製作出本發明例之薄膜電晶體用複合銅合金膜212～224。該等薄膜電晶體用複合銅合金膜，係由具有表14所示之成分組成之濃縮層之含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層以及Cu合金層所構成。
針對該等薄膜電晶體用複合銅合金膜，利用四探針法測定電阻值。再者，在與前述之實施例1相同條件下進行十字切黏附試驗。
將得到之結果顯示於表14，進行薄膜電晶體用複合銅合金膜之評價。
又，薄膜電晶體用複合銅合金膜所包含之濃縮層之Ca、Al、Sn、Sb以及氧之分析，係在與實施例1相同條件下進行。
從表14所示之結果可知，本發明例之薄膜電晶體用複合銅合金膜212～224，相較於表11之以前例之薄膜電晶體用複合銅合金膜201，兩者之電阻同等並無大差異。但是，可知，本發明例之薄膜電晶體用複合銅合金膜212～224，比以前例之薄膜電晶體用複合銅合金膜201，前者之密貼性更為良好。因此可知，內藏由本發明例之薄膜電晶體用複合銅合金膜212～224所構成之電極膜之本發明第2實施型態之薄膜電晶體，因電極膜剝離所造成之故障會極少。
[產業上利用可能性]
本發明之薄膜電晶體以及薄膜電晶體中間體中，汲極電極膜以及源極電極膜之密貼性優良。因此，即使搬送時被賦予振動，引起汲極電極膜以及源極電極膜之剝離之故障的可能性也幾乎沒有。從而，本發明，係能夠適用於被使用在平面顯示器等之薄膜電晶體或其薄膜電晶體中間體。
1．．．玻璃基板
2．．．閘極電極
3．．．SiNx 膜
4．．．n+ 非晶矽歐姆膜
4’．．．n- 非晶矽半導體膜
5．．．汲極電極
6．．．源極電極
7．．．分離溝
8．．．純銅膜
9．．．用以製作以前的薄膜電晶體中間體之層積體
10．．．以前的薄膜電晶體中間體
11．．．阻擋膜
109．．．用以製作第1型態(實施型態)之薄膜電晶體中間體之層積體
110．．．第1型態(實施型態)之薄膜電晶體中間體
112．．．第1型態(實施型態)之含有氧-鈣之銅合金下底膜
113．．．第1型態(實施型態)之Cu層
114．．．第1型態(實施型態)之複合銅合金膜
209．．．用以製作第2型態(實施型態)之薄膜電晶體中間體之層積體
210．．．第2型態(實施型態)之薄膜電晶體中間體
212．．．第2型態(實施型態)之氧-鈣(Al、Sn、Sb)銅合金中間體下底層
213．．．第2型態(實施型態)之Cu合金層
214．．．第2型態(實施型態)之複合銅合金膜
圖1係本發明之第1型態(實施型態)之薄膜電晶體中間體之剖面概略說明圖。
圖2係製作本發明之第1型態(實施型態)之薄膜電晶體中間體用之層積體之剖面概略說明圖。
圖3係本發明之第2型態(實施型態)之薄膜電晶體中間體之剖面概略說明圖。
圖4係製作本發明之第2型態(實施型態)之薄膜電晶體中間體用之層積體之剖面概略說明圖。
圖5係以前之薄膜電晶體中間體之剖面概略說明圖。
圖6係製作以前之薄膜電晶體中間體用之層積體之剖面概略說明圖。
1．．．玻璃基板
2．．．閘極電極
3．．．SiNx 膜
4．．．n+ 非晶矽歐姆膜
4’．．．n- 非晶矽半導體膜
5．．．汲極電極
6．．．源極電極
7．．．分離溝
11．．．阻擋膜
110．．．第1型態(實施型態)之薄膜電晶體中間體
112．．．第1型態(實施型態)之含有氧-鈣之銅合金下底膜
113．．．第1型態(實施型態)之Cu層
114．．．第1型態(實施型態)之複合銅合金膜

Claims (6)

  1. 一種薄膜電晶體，其特徵係具有：玻璃基板，被形成在前述玻璃基板上之閘極電極膜，被形成在前述玻璃基板以及閘極電極膜上之氮化矽膜，被形成在前述氮化矽膜上之n- 非晶矽半導體膜，被形成在前述n- 非晶矽半導體膜上之n+ 非晶矽歐姆膜，被形成在前述n+ 非晶矽歐姆膜上之由氧化矽膜所構成之阻擋膜，與被形成在前述由氧化矽膜所構成之阻擋膜上之汲極電極膜以及源極電極膜；前述汲極電極膜以及前述源極電極膜，係具有由被形成至少鄰接在由前述氧化矽膜所構成之阻擋膜之含有氧-鈣濃縮層之銅合金下底層、與被形成在前述含有氧-鈣濃縮層之銅合金下底層上之Cu層所構成之複合銅合金膜；前述含有氧-鈣濃縮層之銅合金下底層係具有濃縮層，而前述濃縮層係含有Ca：2～30莫耳百分比、以及氧：20～50莫耳百分比，剩餘部則包含Cu以及不可避免之不純物。
  2. 一種薄膜電晶體中間體，其特徵係具有：玻璃基板，被形成在前述玻璃基板上之閘極電極膜，被形成在前述玻璃基板以及閘極電極膜上之氮化矽膜，被形成在前述氮化矽膜上之n- 非晶矽半導體膜，被形成在前述n- 非晶矽半導體膜上之n+ 非晶矽歐姆膜，被形成在前述n+ 非晶矽歐姆膜上之由氧化矽膜所構成之阻擋膜，與被形成在前述由氧化矽膜所構成之阻擋膜上之汲極電極膜以及源極電極膜；前述汲極電極膜以及前述源極電極膜，係具有由被形成鄰接在前述由氧化矽膜所構成之阻擋膜之含有氧-鈣之銅合金下底層、與被形成在前述含有氧-鈣之銅合金下底層上之Cu層所構成之複合銅合金膜；前述含有氧-鈣之銅合金下底層，係含有Ca：0.01～10莫耳百分比，以及氧：1～20莫耳百分比，剩餘部則包含Cu以及不可避免之不純物。
  3. 一種薄膜電晶體，其特徵係具有：玻璃基板，被形成在前述玻璃基板上之閘極電極膜，被形成在前述玻璃基板以及閘極電極膜上之氮化矽膜，被形成在前述氮化矽膜上之n- 非晶矽半導體膜，被形成在前述n- 非晶矽半導體膜上之n+ 非晶矽歐姆膜，被形成在前述n+ 非晶矽歐姆膜上之由氧化矽膜所構成之阻擋膜，與被形成在前述由氧化矽膜所構成之阻擋膜上之汲極電極膜以及源極電極膜；前述汲極電極膜以及前述源極電極膜，係具有由被形成至少鄰接在前述由氧化矽膜所構成之阻擋膜之含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層、與被形成在前述含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層上之Cu合金層所構成之複合銅合金膜；前述含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層係具有濃縮層之銅合金下底層，前述濃縮層係含有Ca：2～30莫耳百分比，從Al、Sn、及Sb選擇1種或2種以上合計1～10莫耳百分比，以及氧：20～50莫耳百分比，剩餘部則包含Cu以及不可避免之不純物。
  4. 如申請專利範圍第3項記載之薄膜電晶體，其中被形成在前述含有氧-鈣(Al、Sn、Sb)濃縮層之銅合金下底層上之Cu合金層，係含有從Al、Sn及Sb選擇1種或2種以上合計0.05～2莫耳百分比，剩餘部則包含Cu以及不可避免之不純物。
  5. 一種薄膜電晶體中間體，其特徵係具有：玻璃基板，被形成在前述玻璃基板上之閘極電極膜，被形成在前述玻璃基板以及閘極電極膜上之氮化矽膜，被形成在前述氮化矽膜上之n- 非晶矽半導體膜，被形成在前述n- 非晶矽半導體膜上之n+ 非晶矽歐姆膜，被形成在前述n+ 非晶矽歐姆膜上之由氧化矽膜所構成之阻擋膜，與被形成在前述由氧化矽膜所構成之阻擋膜上之汲極電極膜以及源極電極膜；前述汲極電極膜以及前述源極電極膜，係具有由被形成鄰接在前述由氧化矽膜所構成之阻擋膜之氧-鈣(Al、Sn、Sb)銅合金中間體下底層、與被形成在前述氧-鈣(Al、Sn、Sb)銅合金中間體下底層上之Cu合金層所構成之複合銅合金膜；前述氧-鈣(Al、Sn、Sb)銅合金中間體下底層，係含有Ca：0.2～10莫耳百分比，從Al、Sn、及Sb選擇1種或2種以上合計0.05～2莫耳百分比，以及氧：1～20莫耳百分比，剩餘部則包含Cu以及不可避免之不純物。
  6. 如申請專利範圍第5項記載之薄膜電晶體中間體，其中被形成在前述氧-鈣(Al、Sn、Sb)銅合金中間體下底層上之Cu合金層，係含有從Al、Sn及Sb選擇1種或2種以上合計0.05～2莫耳百分比，剩餘部則包含Cu以及不可避免之不純物。
TW098132306A 2008-09-26 2009-09-24 薄膜電晶體及薄膜電晶體中間體 TWI476930B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008247460A JP5269533B2 (ja) 2008-09-26 2008-09-26 薄膜トランジスター

Publications (2)

Publication Number Publication Date
TW201029185A TW201029185A (en) 2010-08-01
TWI476930B true TWI476930B (zh) 2015-03-11

Family

ID=42059476

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098132306A TWI476930B (zh) 2008-09-26 2009-09-24 薄膜電晶體及薄膜電晶體中間體

Country Status (6)

Country Link
US (1) US8502285B2 (zh)
JP (1) JP5269533B2 (zh)
KR (1) KR101527626B1 (zh)
CN (1) CN102165596B (zh)
TW (1) TWI476930B (zh)
WO (1) WO2010035463A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047326A1 (ja) * 2008-10-24 2010-04-29 三菱マテリアル株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ
JP5354781B2 (ja) * 2009-03-11 2013-11-27 三菱マテリアル株式会社 バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
JP2012060015A (ja) * 2010-09-10 2012-03-22 Hitachi Cable Ltd 電子デバイス配線用Ｃｕ合金スパッタリングターゲット材、及び素子構造
KR20130139438A (ko) 2012-06-05 2013-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판
JP6274026B2 (ja) * 2013-07-31 2018-02-07 三菱マテリアル株式会社 銅合金スパッタリングターゲット及び銅合金スパッタリングターゲットの製造方法
CN104064454A (zh) 2014-06-11 2014-09-24 京东方科技集团股份有限公司 薄膜及阵列基板的制备方法、阵列基板
JP6398594B2 (ja) * 2014-10-20 2018-10-03 三菱マテリアル株式会社 スパッタリングターゲット
CN106920749A (zh) * 2015-12-28 2017-07-04 昆山国显光电有限公司 一种薄膜晶体管及其制作方法
US10957644B2 (en) * 2018-02-02 2021-03-23 Micron Technology, Inc. Integrated structures with conductive regions having at least one element from group 2 of the periodic table
CN108807518B (zh) * 2018-05-28 2020-09-29 深圳市华星光电技术有限公司 电极结构及其制备方法、阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423433B1 (en) * 2000-11-30 2002-07-23 Advanced Micro Devices, Inc. Method of forming Cu-Ca-O thin films on Cu surfaces in a chemical solution and semiconductor device thereby
US20080009108A1 (en) * 2006-07-07 2008-01-10 Au Optronics Corporation Display Panel Structure and Manufacture Method Thereof
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2793620B2 (ja) * 1989-02-27 1998-09-03 株式会社日立製作所 薄膜トランジスタ及びその製造方法並びにそれを用いたマトリクス回路基板と画像表示装置
JPH04349637A (ja) 1991-05-28 1992-12-04 Oki Electric Ind Co Ltd アモルファスシリコン薄膜トランジスタアレイ基板の製造方法
JPH0826889A (ja) 1994-07-15 1996-01-30 Fujitsu Ltd 金属膜の形成方法および配線用金属膜
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
JP3562628B2 (ja) * 1999-06-24 2004-09-08 日本電気株式会社 拡散バリア膜、多層配線構造、およびそれらの製造方法
JP2002094069A (ja) * 2000-09-13 2002-03-29 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP4017156B2 (ja) 2003-01-27 2007-12-05 日東電工株式会社 粘着型光学補償層付偏光板および画像表示装置
CN100369268C (zh) * 2005-06-03 2008-02-13 友达光电股份有限公司 薄膜晶体管元件及其制造方法
JP4523535B2 (ja) * 2005-08-30 2010-08-11 富士通株式会社 半導体装置の製造方法
KR20080047543A (ko) 2005-08-31 2008-05-29 스미또모 가가꾸 가부시끼가이샤 트랜지스터, 유기 반도체 소자, 및 이들의 제조 방법
JP5234306B2 (ja) * 2006-10-18 2013-07-10 三菱マテリアル株式会社 熱欠陥発生が少なくかつ表面状態の良好なｔｆｔトランジスターを用いたフラットパネルディスプレイ用配線および電極並びにそれらを形成するためのスパッタリングターゲット
JP4840172B2 (ja) * 2007-02-07 2011-12-21 三菱マテリアル株式会社 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用配線および電極
JP5234483B2 (ja) * 2007-06-12 2013-07-10 三菱マテリアル株式会社 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423433B1 (en) * 2000-11-30 2002-07-23 Advanced Micro Devices, Inc. Method of forming Cu-Ca-O thin films on Cu surfaces in a chemical solution and semiconductor device thereby
US20080009108A1 (en) * 2006-07-07 2008-01-10 Au Optronics Corporation Display Panel Structure and Manufacture Method Thereof
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置

Also Published As

Publication number Publication date
CN102165596B (zh) 2014-07-09
KR20110063736A (ko) 2011-06-14
WO2010035463A1 (ja) 2010-04-01
US20110133190A1 (en) 2011-06-09
KR101527626B1 (ko) 2015-06-09
US8502285B2 (en) 2013-08-06
JP5269533B2 (ja) 2013-08-21
CN102165596A (zh) 2011-08-24
TW201029185A (en) 2010-08-01
JP2010080681A (ja) 2010-04-08

Similar Documents

Publication Publication Date Title
TWI476930B (zh) 薄膜電晶體及薄膜電晶體中間體
JP3445276B2 (ja) 配線形成用Ｍｏ−ＷターゲットとＭｏ−Ｗ配線薄膜、およびそれを用いた液晶表示装置
US8558382B2 (en) Interconnection structure and display device including interconnection structure
TWI454373B (zh) Cu alloy film for display device and display device
KR20110085996A (ko) 박막 트랜지스터용 배선막을 형성하기 위한 스퍼터링 타깃
TW201232787A (en) Laminate structure including oxide semiconductor thin film layer, and thin film transistor
TWI452161B (zh) 含氧之銅合金膜的製造方法
US8658009B2 (en) Thin film transistor having a barrier layer as a constituting layer and Cu-alloy sputtering target used for sputter film formation of the barrier layer
WO2017195826A1 (ja) 積層配線膜および薄膜トランジスタ素子
JP2019016797A (ja) フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット
JP2010074017A (ja) 密着性に優れた薄膜トランジスター用配線膜およびこの配線膜を形成するためのスパッタリングターゲット
JP2011049543A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
JP3634208B2 (ja) 液晶ディスプレイ用の電極・配線材及びスパッタリングターゲット
JP4936560B2 (ja) 密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するＣａ含有銅合金ターゲット
JP5008146B2 (ja) 密着性に優れた銅合金複合膜
JP5360595B2 (ja) Ｃｕ系配線膜
JP5377914B2 (ja) 薄膜トランジスター
JP2015131996A (ja) スパッタリングターゲット材及び配線積層体
JP2000001732A (ja) 配線形成用Ｍｏ―Ｗ材、配線形成用Ｍｏ―Ｗタ―ゲットとその製造方法、およびＭｏ―Ｗ配線薄膜と液晶表示装置
JP3913694B2 (ja) 配線形成用Ｍｏ−Ｗターゲットとそれを用いたＭｏ−Ｗ配線薄膜および液晶表示装置
JP2010040535A (ja) 薄膜トランジスター
JP2010040536A (ja) 薄膜トランジスター
JP2013147738A (ja) Ｔａを含有する酸化アルミニウム薄膜
JP5756319B2 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置