JP2019016797A - フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット - Google Patents

フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット Download PDF

Info

Publication number
JP2019016797A
JP2019016797A JP2018155844A JP2018155844A JP2019016797A JP 2019016797 A JP2019016797 A JP 2019016797A JP 2018155844 A JP2018155844 A JP 2018155844A JP 2018155844 A JP2018155844 A JP 2018155844A JP 2019016797 A JP2019016797 A JP 2019016797A
Authority
JP
Japan
Prior art keywords
layer
wiring film
wiring
flat panel
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018155844A
Other languages
English (en)
Other versions
JP6630414B2 (ja
Inventor
後藤　裕史
Yasushi Goto
裕史 後藤
裕美 岩成
Yumi Iwanari
裕美 岩成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of JP2019016797A publication Critical patent/JP2019016797A/ja
Application granted granted Critical
Publication of JP6630414B2 publication Critical patent/JP6630414B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/023—Alloys based on aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thermal Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】４００℃以上５００℃以下の高温の熱履歴を受けたとしても、配線抵抗の上昇が抑えられ、ヒロックなどの発生もなく耐熱性に優れたフラットパネルディスプレイ用配線膜、および当該配線膜の形成に用いられるスパッタリングターゲットを提供する。【解決手段】本発明のフラットパネルディスプレイ用配線膜は、基板上に形成されるフラットパネルディスプレイ用の配線膜であって、前記配線膜は、Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される少なくとも一種以上の高融点金属を含む第一層と；希土類元素及びＮｉをそれぞれ０．０１原子％以上含み、かつ前記希土類元素及びＮｉの合計の含有量が０．０５５原子％以下であるＡｌ合金からなる第二層とが積層された積層構造からなるものである。【選択図】図８

Description

本発明は、フラットパネルディスプレイ用配線膜、および当該配線膜の形成に用いられるＡｌ合金スパッタリングターゲットに関する。
液晶ディスプレイ、有機ＥＬディスプレイ、タッチパネルなどのフラットパネルディスプレイの電極材料に用いられる配線膜には、電気抵抗率の低いＡｌ薄膜が使用されている。しかし、Ａｌは融点が低くて耐熱性が小さい。更にＡｌは、大気中で酸化されて不動態皮膜を容易に形成する。そのため、Ａｌ薄膜が半導体層または透明画素電極と直接接続しても、その界面に生成されるＡｌ酸化物の絶縁層によって接触抵抗が上昇して画面の表示品位が低下するという問題がある。
これらの問題点については、これまで、以下の対策が講じられてきた。まず、耐熱性については、Ａｌの表面に、Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａなどの高融点金属からなるバリアメタル層を介在させて積層構造とする。機械強度の高いバリアメタル層を介在させることで、基板とＡｌの熱膨張係数差によって応力が集中して発生する、半球状突起物であるヒロックを押さえ込む。また、Ａｌ酸化物の形成を防ぎ、電気的な接続を可能にする目的のために、Ａｌ薄膜と、半導体層または透明画素電極との間に、上記バリアメタル層を介在させる。具体的には、Ａｌ薄膜の上および／または下に、上記バリアメタル層が形成された積層配線薄膜が使用されている。
一方、フラットパネルディスプレイの高精細化や低消費電力化の要求に伴い、スイッチングマトリクスとして用いられる薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）に使用される材料も検討されている。例えば従来のアモルファスシリコンから、より高性能化を目的として、低温ポリシリコン半導体などのポリシリコン半導体や酸化物半導体などが使われる。これらの半導体材料は、高いキャリア移動度を有し、光学バンドギャップが大きく、低温で成膜できるため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板などへの適用が期待されている。
低温ポリシリコン半導体は、非単結晶性のアモルファスシリコンや微結晶シリコンの半導体薄膜を用い、おおむね、４００〜５００℃程度の結晶化アニール、および不純物注入後の活性化アニールなどの加熱プロセスを経て作製される。具体的には、例えば、ＣＶＤ法によって基板上に形成されたアモルファスシリコンや、粒径が約０．１μｍ以下と比較的小さな微結晶シリコンなどの半導体薄膜にレーザー光を照射する。該レーザー光を照射して半導体薄膜を局部的に加熱し、少なくとも部分的に溶融させた後、その冷却過程で半導体薄膜を約０．３μｍ以上の比較的粒径の大きな多結晶に結晶化する。このようなレーザー光照射による結晶化アニールにより、薄膜半導体装置の低温プロセス化が可能になり、耐熱性に優れた高価な石英基板だけでなく、安価なガラス基板を使用できるようになる。また、活性化アニールでは、ポリシリコン薄膜に注入した不純物とＳｉとの結合を促進させ、キャリア濃度を制御すると共に、イオン注入により破壊された結晶を回復させるための処理を兼ねる。
このように低温ポリシリコンの作製に当たっては、結晶化アニールや活性化アニールのために４００〜５００℃程度の熱履歴に曝されることから、アモルファスシリコンに比べてプロセス温度が比較的高くなる。
また、酸化物半導体においても、レーザーアニールや、３５０〜５００℃程度の高温アニールを施して結晶性の膜質へと改善し、半導体の移動度やＴＦＴのしきい値電圧などの性能を向上させている。
従来のアモルファスシリコンを用いたＴＦＴは、ＴＦＴの製造工程中で加わる熱履歴は最大で３５０℃程度であったため、前述した、高融点金属とＡｌ薄膜を積層した配線薄膜を、問題なく使用することができた。ところが、低温ポリシリコンや酸化物半導体のように４００〜５００℃程度の熱履歴に曝される半導体材料をＴＦＴに適用すると、この高い熱履歴によって、ＡｌとＭｏなどの高融点金属との間で相互拡散が生じ、配線抵抗が増加するなどの問題が生じる。或いは、高い熱履歴によって基板と配線薄膜の応力が大きくなり、高融点金属を突き破るほどＡｌの応力拡散が促進されて配線薄膜の表面にヒロックが生じる。また配線薄膜の側壁部分では、高融点金属に覆われていない部分でサイドヒロックが生じるなどの問題も生じる。このように、４００℃以上の熱処理では、４００℃未満の熱処理とは異なる挙動が生じるため、４００℃以上の熱処理に対応した配線膜が必要となる。
そのため、低温ポリシリコンや酸化物半導体などをＴＦＴの半導体層に適用するときは、アモルファスシリコンを用いたときのように高融点金属とＡｌ薄膜との積層配線膜を用いるのではなく、高融点金属の単層配線薄膜が使用されてきた。しかし、高融点金属は電気抵抗率が高いという問題がある。
発明者らは、これまでに、４００℃までの耐熱性、すなわち、ヒロック発生の防止に優れた耐熱性配線材料として、特許文献１にＮｄ、Ｇｄ、Ｄｙの一種以上を合計で１．０原子％超、１５原子％以下の範囲で含有するＡｌ合金膜を開示している。
特許第２７３３００６号公報
しかしながら特許文献１は、実質的にアモルファスシリコンを対象とした技術に関するものである。すなわち、特許文献１はＴＦＴ製造プロセス上不可避である電極膜形成後の２５０〜４００℃程度の加熱工程における耐熱性および低比抵抗の実現を目指すものであって、それよりも高温での上記特性改善を図ったものではない。
本発明は上記事情に着目してなされたものであって、その目的は、４００℃以上５００℃以下の高温の熱履歴を受けたとしても、配線抵抗の上昇が抑えられ、ヒロックなどの発生もなく耐熱性に優れたフラットパネルディスプレイ用配線膜、および当該配線膜の形成に用いられるスパッタリングターゲットを提供することにある。
上記課題を解決し得たフラットパネルディスプレイ用配線膜は、基板上に形成されるフラットパネルディスプレイ用の配線膜であって、前記配線膜は、Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される少なくとも一種以上の高融点金属を含む第一層と；希土類元素、Ｎｉ、およびＣｏのうち少なくとも一種以上を０．０１原子％以上、０．２原子％未満含むＡｌ合金からなる第二層とが積層された積層構造からなるところに要旨を有する。
前記第一層と前記第二層との界面に、前記高融点金属の少なくとも１種とＡｌとを含む反応層を有するものであることも好ましい実施態様である。
本発明の好ましい実施形態において、上記Ａｌ合金は、希土類元素を０．０１原子％以上と、Ｎｉ、およびＣｏのうち少なくとも一種以上を０．０１原子％以上と、を含むものである。
本発明の好ましい実施形態において、上記反応層は、４００℃以上、５００℃以下の熱履歴によって形成されるものである。
本発明の好ましい実施形態において、上記希土類元素は、Ｎｄ、Ｌａ、Ｇｄ、Ｄｙ、Ｙ、およびＣｅよりなる群から選択される少なくとも一種以上である。
本発明の好ましい実施態様において、反応層は、ＡｌとＭｏの化合物を含むものである。
本発明の好ましい実施態様において、基板側から順に、前記第一層および前記第二層の積層構造の配線膜がこの順序で形成されているか、または、前記第二層および前記第一層の積層構造の配線膜がこの順序で形成されている。
本発明の好ましい実施態様において、基板側から順に、前記第一層、前記第二層、および前記第一層の積層構造の配線膜がこの順序で形成されており、前記第一層と前記第二層との界面には、いずれも、前記反応層が形成されている。
また、上記課題を解決し得た本発明のスパッタリングターゲットは、上記フラットパネルディスプレイ用配線膜の形成に用いられるスパッタリングターゲットであって、上記スパッタリングターゲットは、希土類元素、Ｎｉ、およびＣｏのうち少なくとも一種以上を０．０１原子％以上、０．２原子％未満であって、残部：Ａｌおよび不可避不純物であるＡｌ合金スパッタリングターゲットで構成されている。
本発明の好ましい実施形態において、上記スパッタリングターゲットは、希土類元素を０．０１原子％以上と、Ｎｉ、およびＣｏのうち少なくとも一種以上を０．０１原子％以上と、を含むものである。
本発明によれば、４００℃以上５００℃以下の高温での熱履歴を受けても電気抵抗率の上昇が抑えられ、ヒロックの発生も認められず、低い配線抵抗と高い耐熱性を兼ね備えたフラットパネルディスプレイ用配線膜を提供できる。また本発明によれば当該配線膜の形成に用いられるスパッタリングターゲットを提供できる。
図１は、実施例Ｎｏ．１の断面の走査型電子顕微鏡写真である。 図２は、実施例Ｎｏ．２の断面の走査型電子顕微鏡写真である。 図３は、実施例Ｎｏ．３の断面の走査型電子顕微鏡写真である。 図４は、実施例Ｎｏ．４の断面の走査型電子顕微鏡写真である。 図５は、実施例Ｎｏ．１の断面の透過型電子顕微鏡写真である。 図６は、実施例Ｎｏ．２の断面の透過型電子顕微鏡写真である。 図７は、実施例Ｎｏ．４の断面の透過型電子顕微鏡写真である。 図８は、実施例の三層構造からなる種々の積層配線膜において、熱処理温度と各配線膜の電気抵抗率との関係を示すグラフである。 図９は、実施例Ｎｏ．５の断面の透過型電子顕微鏡写真である。 図１０は、実施例Ｎｏ．５の断面の走査型透過電子顕微鏡写真である。 図１１は、実施例Ｎｏ．６の断面の透過型電子顕微鏡写真である。 図１２は、実施例Ｎｏ．６の断面の走査型透過電子顕微鏡写真である。 図１３は、実施例Ｎｏ．５の第二層の平面の透過型電子顕微鏡写真である。 図１４は、実施例Ｎｏ．５の第二層の平面の走査型透過電子顕微鏡写真である。 図１５は、実施例Ｎｏ．６の第二層の平面の透過型電子顕微鏡写真である。 図１６は、実施例Ｎｏ．６の第二層の平面の走査型透過電子顕微鏡写真である。
本発明者らは、４００℃以上５００℃以下の高温の熱履歴を受けたとしても、配線抵抗の上昇が抑えられ、ヒロックなどの発生もなく耐熱性に優れたフラットパネルディスプレイ用配線膜を提供するため、検討を重ねてきた。その結果、Ｍｏなどの高融点金属層とＡｌ配線の積層構造からなる配線膜において、Ａｌ配線材料として、Ｎｄ、Ｌａ、Ｇｄ、Ｄｙ、Ｙ、Ｃｅなどの希土類元素（以下、「ＲＥＭ」（ｒａｒｅ ｅａｒｔｈ ｍｅｔａｌ）と言うことがある）、Ｎｉ、Ｃｏのうち少なくとも一種以上の合金元素を従来よりも極く低量で含むＡｌ合金を用いればよいことを見出した。すなわち、該合金元素添加による耐熱性向上作用を有効に発揮させつつ、しかも、Ａｌと高融点金属の相互拡散を防止するバリア層として機能する反応層がその界面に形成され、拡散経路となる粒界密度が低くなるために配線抵抗の上昇が抑えられることを見出し、本発明を完成した。
本発明に到達した経緯は以下のとおりである。まず、Ｍｏなどの高融点金属とＡｌ配線との相互拡散については、Ａｌ配線を構成する組織が微細で粒界密度が高い程、上記の相互拡散が促進され、配線抵抗の上昇率が大きいことが分かった。組織が最も粗大で、粒界密度が低いものは純Ａｌであるが、純Ａｌは耐熱性に劣っている。そのため高融点金属を積層した状態で、４００℃以上の熱履歴を受けると後記する実施例でも示すようにサイドヒロックが生じる。サイドヒロックが生じると、上層のゲート絶縁膜や保護膜を突き破るため、電流リークが生じ、ＴＦＴ素子の特性が劣化するなどの問題が生じる。
そこで本発明者らは、高融点金属とＡｌ配線との相互拡散による配線抵抗の上昇を抑制でき、しかも、耐熱性に優れたＡｌ合金とすべく、合金元素に着目した。その結果、希土類元素、Ｎｉ、およびＣｏのうち少なくとも一種以上を合計含有量が０．２原子％未満となるように添加したＡｌ合金は、組織の結晶粒が比較的大きくて純Ａｌに近くなり、粒界密度を低くできることがわかった。
これに、４００℃以上の高い熱履歴が加わると、該Ａｌ合金からなる第二層と接触している高融点金属を含む第一層から第二層側に、主にＡｌ粒界を通じた高融点金属の拡散、すなわち、粒界拡散が生じる。Ａｌ合金では、結晶粒の内部を拡散する粒内拡散よりも、粒界を拡散する粒界拡散の方が大きい。このため、本発明で規定するようにＡｌ合金の合金元素の合計含有量を上記のように著しく低減したＡｌ合金を用いると、上記の粒界拡散が若干進むものの、粒界拡散と競合して第一層と第二層との界面にも、少なくともＡｌと高融点金属を含む反応層形成が進み、結果的に界面の反応層形成が先行して終了する。この反応層が、Ａｌと高融点金属との相互拡散を防止するためのバリア層として有効に機能し、上記粒界拡散が止まる。その結果、配線抵抗の上昇が抑えられると推察される。
また実験結果から配線抵抗について以下のことがわかった。配線膜の電気導電性は、添加元素に起因する電子の不純物散乱と、粒界によって生じる粒界散乱によって阻害されることが知られている。実験３に用いたＮｏ．５、６の第二層のみの電気抵抗率を比べると、ＮｉとＬａを含むＡｌ合金を用いたＮｏ．６は、純Ａｌを用いたＮｏ．５と比べると高い電気抵抗率を示す。しかしながらＮｏ．６のＡｌ合金はＭｏと積層構造にして４５０℃で熱処理を行うと純Ａ１薄膜単層と同等以下の電気抵抗率を示した。Ｎｏ．５、６の結晶粒径を調べたところ、Ｎｏ．５は図５に示すように２００ｎｍ程度であるのに対して、Ｎｏ．６は図７に示すように５００ｎｍ以上と結晶粒径が大きかった。このことからＡｌ合金を用いたＮｏ．６の電気抵抗率が低くなった理由は、Ａｌ結晶粒の粗大化によって粒界密度が低減して粒界散乱が抑制されたためであると考えられる。
なお、Ｎｏ．６の結晶粒径が大きくなった理由は、Ｎｉの添加効果であると考えられる。他の遷移金属、あるいは希土類元素のみを添加した場合と比べると、特にＮｉはＡｌ結晶粒の増大効果が大きかった。更にＮｉは添加量を適切に制御すれば、電気抵抗率の増加を抑制しつつＡｌ結晶粒の増大効果を発揮することができた。
また耐熱性については以下のことがわかった。Ｎｏ．６は４５０℃の高温熱処理でもヒロックは生じなかったが、このような優れた耐熱性は合金元素の添加や積層構造にすることによる効果だけではなく、Ａｌ粒界を通じたＭｏの拡散による効果との相乗効果であると考えられる。積層構造と耐熱性との関係は、基板と第二層の間に下地層としてＭｏを含む第一層を設けることでＡｌ結晶粒の配向性が向上して優れた耐熱性が得られると共に、更に基板と反対側の第二層にＭｏを含む第三層を設けることで概ね３５０℃まではヒロックの発生を抑えることができる。また合金元素と耐熱性の関係は、上記したように第二層を所定のＡ１合金とすることで耐熱性向上効果が得られる。更にＭｏの粒界拡散と耐熱性との関係は、熱処理温度が３５０℃以上になるとＭｏの粒界拡散が開始され、４００℃以上になると粒界拡散がより一層進行する。３５０℃以上の高温でも優れた耐熱性を有する理由は以下のように考えられる。合金元素を添加すると粒界密度が増加し、それに伴ってＭｏの拡散も促進される。そのため合金元素を適量添加することでＭｏの拡散によって合金元素自体の耐熱性向上効果を凌駕する耐熱性が得られるとともに、抵抗の上昇も抑制される。また熱処理温度が４００℃を超えると、既に粒界を拡散しているＭｏによってヒロックの発生を抑えることができる。
なお、Ｎｏ．５は第二層が純Ａｌのため３００℃付近でヒロックが発生してしまい、Ｍｏの粒界拡散による耐熱性向上効果が得られなかったと推測される。一方、Ｎｏ．６では上記複合的な耐熱性向上効果が得られており、熱処理温度を高くしても純Ａｌのように耐熱性が途切れることはない。このようにＮｏ．６では添加元素の種類を適切に選択すると共に、Ｍｏとの積層構造とすることで粒界拡散による耐熱性向上効果も得られ、純Ａｌと同程度以下の優れた電気抵抗率と純Ａｌを凌駕する高い耐熱性を兼備できる。
上記したように配線抵抗低減の観点からは反応層の生成を促進させてＭｏなどの高融点金属の粒界拡散を抑制することが好ましい。一方、粒界拡散が進行することで好ましくは３５０℃以上、より好ましくは４００℃以上での耐熱性を向上できる。本発明では高融点金属の粒界拡散による配線抵抗と耐熱性のバランスを考慮して第二層を構成するＡｌ合金の合金元素やその添加量、及び積層させる第一層の高融点金属を適切に制御する必要がある。
本発明の配線膜は、Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される少なくとも一種以上の高融点金属を含む第一層と；希土類元素、Ｎｉ、およびＣｏのうち少なくとも一種以上を０．０１原子％以上、０．２原子％未満を合金元素として含むＡｌ合金の第二層とが積層された積層構造を有しているところに特徴がある。
まず、配線膜を最も特徴付ける第二層を構成するＡｌ合金について説明する。
［希土類元素、Ｎｉ、およびＣｏのうち少なくとも一種以上を０．０１原子％以上、０．２原子％未満］
希土類元素、Ｎｉ、およびＣｏは、いずれもＡｌの耐熱性向上に寄与する元素であり、後記するように第一層と積層することによって更に４００以上５００℃以下の高温域での耐熱性向上に寄与する。
本発明に用いられる希土類元素とは、ＬａからＬｕまでの１５元素で構成されるランタノイド元素、Ｓｃ、およびＹを意味する。好ましい希土類元素は、Ｎｄ、Ｌａ、Ｇｄ、Ｄｙ、Ｙ、またはＣｅであり、これらを、単独で、または二種以上併用して用いることができる。より好ましくはＮｄ、Ｌａ、Ｇｄ、Ｄｙであり、更に好ましくはＮｄ、Ｌａである。
上記効果を発現するためには、本発明のＡｌ合金に、これら希土類元素、Ｎｉ、Ｃｏのうち少なくとも一種以上の合金元素を０．０１原子％以上含有させる必要があり、好ましくは０．０２原子％以上、より好ましくは０．０５原子％以上である。
一方、耐熱性向上の観点からは合金元素の含有量は多い方が望ましいが、合金元素の含有量が過剰になると結晶粒が小さくなり粒界密度が増えるため、粒界に沿って第二層内に拡散する高融点金属が増加するため、配線抵抗が著しく増加する。したがってＡｌ合金に含まれる上記合金元素の合計含有量は、０．２原子％未満とする必要があり、好ましくは０．１５原子％以下、より好ましくは０．１２原子％以下である。
優れた耐熱性向上効果を得る観点からは希土類元素量は、好ましくは０．０１原子％以上である。一方、希土類元素含有量の上限は、耐熱性の観点から合金元素含有量の上限である０．２原子％未満まで許容できるが、４００℃以上５００℃以下での高温域における配線抵抗をより一層低減する観点から好ましくは０．０５原子％以下である。希土類元素含有量は、より好ましくは０．０２原子％以上、更に好ましくは０．０３５原子％以上であって、より好ましくは０．１５原子％以下、更に好ましくは０．１０原子％以下である。ここで希土類元素含有量とは、希土類元素を単独で含むときは単独の量であり、希土類元素を二種以上を併用するときは合計量である。
また耐熱性向上効果、および配線抵抗上昇抑制効果を十分に発揮させる観点からはＮｉおよびＣｏの少なくとも一種以上（以下、単に「Ｎｉ、Ｃｏ」ということがある）の含有量は、好ましくは０．０１原子％以上、より好ましくは０．０２原子％以上である。一方、Ｎｉ、Ｃｏの含有量の上限は、耐熱性の観点から合金元素含有量の上限０．２原子％未満まで許容できるが、過剰に含有させると配線抵抗がかえって高くなるため、好ましくは０．１原子％以下、より好ましくは０．０８原子％以下である。Ｎｉ、Ｃｏは単独で添加しても良いし、両方を併用してもよい。Ｎｉ、Ｃｏはいずれか一方を含むときはその量であり、両方を含むときは合計量である。
本発明では、合金元素を単独で添加してもよいし、二種以上の合金元素を併用してもよい。Ａｌ合金中の合金元素は、上記範囲で含まれていれば、耐熱性向上効果が得られる。より優れた耐熱性向上効果を得るためには好ましくは、希土類元素と、ＮｉおよびＣｏの少なくとも一種以上と、を含むことが推奨される。特にＮｉとＣｏはＡｌ結晶粒の増大効果が大きいため、より好ましくは、Ｎｉ、Ｃｏの少なくとも一方を含む。
本発明に用いられるＡｌ合金は、上記のとおり希土類元素、Ｎｉ、およびＣｏのうち少なくとも一種以上を０．０１原子％以上、０．２原子％未満の範囲で含み、残部：Ａｌおよび不可避不純物である。好ましくは、希土類元素と、少なくともＮｉ、またはＣｏのいずれか一方と、を含み、残部：Ａｌおよび不可避不純物である。
更に本発明のＡｌ合金には、本発明の作用を損なわない範囲で、（ｉ）Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される少なくとも一種以上；（ｉｉ）ＣｕおよびＧｅの少なくとも一種以上；を含んでいてもよい。
（ｉ）Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される少なくとも一種以上は、０．０１原子％以上であれば４００℃以上５００℃以下の高い熱履歴においてＡｌ合金の耐熱性を向上させてヒロックやＡｌ酸化物の形成抑制に有効に作用する。またこれら合金元素の含有量が０．０５原子％未満の少量であれば、合金化しても配線抵抗を低く抑えることができる。更に上記反応層の形成によって、第一層から高融点金属がＡｌ粒界を通じて拡散することも抑制できることから、相互拡散に起因する配線抵抗の上昇も抑えることができると推察される。
Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される少なくとも一種以上の含有量は、好ましくは０．０１原子％以上、より好ましくは０．０２原子％以上であって、好ましくは０．０５原子％未満、より好ましくは０．０３原子％以下である。これらの合金元素は単独で添加してもよいし、複数を併用してもよい。いずれかを単独で含むときはその量であり、複数で含むときは合計量である。
（ｉｉ）ＣｕおよびＧｅは、上述した希土類元素やＮｉ、Ｃｏよりも低温で析出する元素であり、また粒界密度に悪影響を及ぼさないため、配線抵抗の上昇を抑制できる。このような効果を得るためには、ＣｕおよびＧｅの少なくとも一種以上の含有量は、好ましくは０．０１原子％以上、より好ましくは０．０２原子％以上である。一方、ＣｕやＧｅの含有量が多くなりすぎるとかえって配線抵抗が上昇するため、好ましくは０．０５原子％以下、より好ましくは０．０３原子％以下である。Ｃｕ、Ｇｅは、単独で添加しても良いし、両方を併用してもよい。いずれか一方を含むときはその量であり、両方を含むときは合計量である。
なお、（ｉ）Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される少なくとも一種以上；（ｉｉ）ＣｕおよびＧｅの少なくとも一種以上；を含む場合でも、Ａｌ合金に含まれる合金元素、すなわち、希土類元素、Ｎｉ、Ｃｏおよび上記（ｉ）、（ｉｉ）の合計量は０．２原子％未満に制御する必要がある。合計量が０．２原子％以上になると、加熱後の配線抵抗が上昇するなどの問題が生じることがある。合計量の好ましい範囲は上記したとおりである。
以上、第二層を構成するＡｌ合金について説明した。以下、本発明の配線膜について説明する。
本発明の配線膜は、Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される少なくとも一種以上の高融点金属を含む第一層と上記Ａｌ合金からなる第二層とが積層された積層構造である。具体的には基板側から順に、上記第一層および上記第二層がこの順序で積層された二層構造であってもよいし、また、上記第二層および上記第一層がこの順序で積層された二層構造であってもよい。或いは、上記第二層の上下に上記第一層が配置された三層構造であってもよい。すなわち、基板側から順に、上記第一層、上記第二層、および上記第一層がこの順序で積層された三層構造でもよい。なお、本発明では、三層構造とする場合、第二層からみて基板側と反対側に積層させた第一層を第三層ということがある。
特に三層構造とすると、第二層であるＡｌ合金の耐酸化性が向上すると共に、耐熱性がより一層向上するため望ましい。
本発明の第一層に用いられる高融点金属は、フラットディスプレイの技術分野においてバリア層として通常用いられるものである。高融点金属はＡｌ粒界に沿って拡散して耐熱性向上に寄与する。具体的には、Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａを一種、または二種以上含む合金元素として用いることができる。上記第二層の上下に上記第一層を配置する場合は、上側の第一層と下側の第一層は同じ組成であってもよいし、異なっていてもよい。また第一層は高融点金属以外の元素を含んでいてもよいが、好ましくは任意の上記高融点金属と、残部：不可避不純物である。
本発明の配線膜は、いずれの積層構造を有するにしろ、上記第一層と上記第二層との界面、更に三層構造とした場合には上記第二層と第三層との界面に、Ａｌと高融点金属を少なくとも含む反応層が形成されている。本発明における反応層とは、低温ポリシリコンや酸化物半導体が曝される高温の熱履歴、好ましくは４００℃以上、５００℃以下によって形成されるものである。熱履歴の上限を５００℃以下とすることにより、上記反応層がそれ以上に成長せず、界面に留まるため、電気抵抗の上昇を効果的に抑えることができる。上記反応層には、例えば、Ａｌと高融点金属の化合物、具体的にはＡｌとＭｏの化合物を含むものが挙げられる。
反応層は、実施例で示すように熱処理後の積層構造を有する配線膜の断面を透過型電子顕微鏡（以下、「ＴＥＭ」（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）ということがある。）で観察すれば確認できる。
本発明に用いられる基板は、フラットパネルディスプレイの分野に通常用いられるものであれば特に限定されず、例えばガラス、石英、シリコン、ＳＵＳ、Ｔｉ箔などの金属からなるものが挙げられる。
本発明のフラットパネルディスプレイは、上述した本発明の配線膜を備えたものであり、例えば、液晶ディスプレイ、有機ＥＬディスプレイ、タッチパネル、フィールドエミッションディスプレイ、真空蛍光管ディスプレイ、プラズマディスプレイなどが挙げられる。
上記フラットパネルディスプレイにおいて、薄膜トランジスタの半導体層は、低温ポリシリコンまたは酸化物で構成されていることが好ましい。前述したように、これらは、その作製過程または膜質改善などの目的で、４００℃以上５００℃以下の高温熱履歴を受けることがあるが、本発明の配線膜を用いれば、耐熱性や配線抵抗に悪影響を及ぼすことなく、これらの半導体層材料によるメリットを最大限に享受することができる。上記酸化物としては特に限定されず、例えば通常用いられるＩｎ、Ｚｎ、Ｇａ、およびＳｎよりなる群から選択される少なくとも一種の元素を含む酸化物が挙げられる。
本発明を特徴付ける上記Ａｌ合金薄膜は、スパッタリング法にてスパッタリングターゲット（以下「ターゲット」ということがある）を用いて形成することが好ましい。薄膜の形成方法として、例えばインクジェット塗布法、真空蒸着法、スパッタリング法などが挙げられるが、このうちスパッタリング法が、合金化の容易さや膜厚均一性に優れているため好ましい。
上記スパッタリング法で上記Ａｌ合金膜を形成する場合、上記スパッタリングターゲットとして、希土類元素、Ｎｉ、およびＣｏのうち少なくとも一種以上を所定量含み、所望のＡｌ合金膜と同一組成のＡｌ合金スパッタリングターゲットを用いれば、組成ズレの恐れがなく、所望の成分組成のＡｌ合金膜を形成することができる。所望の成分組成のＡｌ合金膜となるように複数のスパッタリングターゲットを用いて共蒸着させてもよい。
第一の配線膜の形成に用いられるスパッタリングターゲットは、希土類元素、Ｎｉ、およびＣｏのうち少なくとも一種以上を０．０１原子％以上、０．２原子％未満含み、残部：Ａｌおよび不可避不純物であるＡｌ合金スパッタリングターゲットである。好ましくは希土類元素を０．０１原子％以上と、Ｎｉ、およびＣｏのうち少なくとも一種以上を０．０１原子％以上と、を含み、合計合金元素含有量が、０．２原子％未満であって、残部：Ａｌおよび不可避不純物であるＡｌ合金スパッタリングターゲットである。
スパッタリングターゲットには、発明の作用を損なわない範囲で、（ｉ）Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される少なくとも一種以上；（ｉｉ）ＣｕおよびＧｅの少なくとも一種以上；を前述した量で含んでもよい。
上記スパッタリングターゲットの作製方法として、真空溶解法や粉末焼結法が挙げられるが、特に真空溶解法での作製が、ターゲット面内の組成や組織の均一性を確保できる観点から望ましい。
本発明の配線膜の配線抵抗は、フラットパネルディスプレイの構造、配線ルールなどによって異なるが、おおむね５．５μΩｃｍ以下であり、好ましくは５．０μΩｃｍ以下の電気抵抗率である。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
実験１（耐熱性評価）
ガラス基板上に、基板側から順に、Ｍｏからなる膜厚７０ｎｍの第一層、表１に示す組成を有する膜厚３００ｎｍのＡｌ−Ｎｉ−Ｌａ合金からなる第二層、Ｍｏからなる膜厚７０ｎｍの第一層（以下、「第三層」という）を順次、スパッタリング法を用いて積層した。なお、Ｎｏ．２〜Ｎｏ．４の第二層は、膜に対応した組成を有するスパッタリングターゲットを用いて蒸着させた。この際、第二層が表１に示す組成となるようにＤＣパワーの比率を制御した。またＮｏ．１の第二層は純Ａｌスパッタリングターゲットを用いて膜厚３００ｎｍの純Ａｌ膜を成膜した。第二層の組成は、ＩＣＰ発光分光分析装置を用い、定量分析して確認した。なお、表中、ａｔ％は原子％を意味する。
スパッタリング条件は以下のとおりである。
ＤＣマグネトロンスパッタ装置
ターゲットサイズ：４インチφ×５ｍｍｔ
Ａｒガス圧：２ｍＴｏｒｒ
ＤＣパワー：２５０Ｗ
極間距離：１００ｍｍ
基板温度：室温
次に、フォトリソグラフィーおよびエッチングにより、５μｍ幅のラインアンドスペースパターンに形成した後、赤外線加熱により、窒素雰囲気中にて４００℃、４５０℃の各温度で１時間の熱処理を行なった。
得られた各試料の耐熱性を評価した。詳細には熱処理後の積層配線の斜め上方向から試料断面を走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で観察し、サイドヒロックの有無を調べた。倍率は３０００〜１００００倍の範囲で行い、サイドヒロックの生成が見られたものを×、サイドヒロックの生成が見られないものを○とした。その結果を表１に示す。
表１より、Ｎｏ．２〜４は、いずれの加熱温度においても、サイドヒロックの発生は見られなかった。また配線端部にもサイドヒロックは見られなかった。一方、Ｎｏ．１は、いずれの加熱温度においても、配線端部にサイドヒロックと呼ばれる突起が高密度で形成されることが確認された。
図１〜４は４５０℃に加熱した後のＮｏ．１〜４のＳＥＭ写真であるが、図１に示すようにＮｏ．１は配線端部からサイドヒロックに相当する突起１が生じていることが確認できた。一方、図２〜４に示すようにＮｏ．２〜４では突起は生じていなかった。
更に４５０℃に加熱した後の積層配線の断面をＴＥＭ暗視野像で観察した結果を図５〜７に示す。図５〜７に示すように第一層３と第二層４、第二層４と第三層５の間にＭｏ−Ａｌの反応層２が確認された。なお、図５〜７は、夫々Ｎｏ．１、２、４であるが、Ｎｏ．１、２、４と合金元素の添加量が多くなるほど、反応層の領域が広がっていることがわかった。
実験２（配線抵抗評価）
幅１００μｍ、長さ１０のラインアンドスペースパターンを形成した以外は、上記実験１と同様にして各試料を作製した。なお、本実施例では極間距離を通常の５５ｍｍではなく、１００ｍｍに設定したスパッタ装置を用いた。そのため、本実施例では５５ｍｍの極間距離で成膜した場合と比べて膜中に取り込まれるスパッタチャンバー内に残留する主として酸素、窒素、水分などのガス成分が多くなり、電気抵抗率が２割程度高くなる傾向を示した。
得られた積層配線における第二層の電気抵抗率を４端子法で測定して配線抵抗を評価した。配線抵抗はＭｏとＡｌの並列抵抗と考え、Ｍｏの抵抗率は熱処理前後で１２μΩｃｍの並列抵抗とし、積層配線の膜厚比で抵抗を分配して差し引くことで上記Ａｌ合金の電気抵抗率を算出した。参考のため、上記加熱処理前における２４℃での第二層の電気抵抗率も同様にして測定した（表中、「ａｓｄｅｐｏ」欄）。本実施例では、電気抵抗率が５．５μΩｃｍ以下を配線抵抗に優れており合格、５．５μΩｃｍ超を配線抵抗が高く不合格と評価した。
これらの結果を図８に示す。図８より、Ｎｏ．１〜３を用いたときは、加熱温度が４００℃、４５０℃のいずれでも、電気抵抗率を５．５μΩｃｍ以下に低く抑えることができた。
詳細には、第二層に純Ａｌを用いたＮｏ．１（図中、◆）の電気抵抗率は、加熱温度が高くなると増加する傾向を示したが、その程度は非常に低いものであった。
また第二層に本発明の要件を満足するＡｌ合金で構成されたＮｏ．２、３（図中、■、▲）の電気抵抗率も加熱温度が高くなると増加する傾向を示したが、合格基準の電気抵抗率の範囲内に抑えることができた。その増加率は、純Ａｌに比べて高いものであった。
これに対し、Ｎｏ．４（図中、●）は、第二層であるＡｌ合金膜に含まれる合金元素の合計含有量が０．２２原子％と多い例であり、電気抵抗率が上昇した。
以上の実験１、２の結果より、本発明で規定するＡｌ合金を含むＮｏ．２、３の配線膜を用いた場合、４００℃以上５００℃以下の高温熱履歴を受けたとしても、配線抵抗の上昇が抑えられ、サイドヒロックなどの発生もなく耐熱性に優れたフラットパネルディスプレイが得られることが確認された。
一方、純Ａｌを用いたＮｏ．１では、加熱処理後の電気抵抗率は、加熱温度が４００℃を超えると徐々に増加する傾向が見られたが、その程度は、非常に低いものであった。しかしながら、純Ａｌを用いると耐熱性が低下し、純Ａｌを用いたときは、加熱処理後にサイドヒロックの発生が見られた。
Ｎｏ．４は合金元素含有量が過剰なＡｌ合金を第二層に用いた例である。Ｎｏ．４は加熱処理でサイドヒロックの発生は見られず、耐熱性は良好であったが、図８に示すように、加熱処理後の電気抵抗率は、加熱温度が４００℃を超えると著しく増加し、その増加率は純Ａｌと比べて非常に高いものであった。
実験３
Ｎｏ．５、６はガラス基板上に、基板側から順に、Ｍｏからなる膜厚７０ｎｍの第一層、膜厚１０００ｎｍの第二層、Ｍｏからなる膜厚７０ｎｍの第三層を順次、スパッタリング法を用いて積層した。なお、Ｎｏ．５の第二層は純Ａｌ膜であり、Ｎｏ．６の第二層はＡｌ−０．０２ａｔ％Ｎｉ−０．０４ａｔ％Ｌａ合金膜である。夫々の膜に対応した組成を有するスパッタリングターゲットを用いて蒸着させた。スパッタリング条件は実験１と同じである。また第二層の組成は実験１と同様にして確認した。
次に、赤外線加熱により、窒素雰囲気中にて４５０℃の温度で１時間の熱処理を行なって試料を作成した。
得られた各試料を様々な角度から観察した。まず、熱処理後の各試料の断面をＴＥＭ暗視野像で観察した結果を図９、１１に示す。また該ＴＥＭ観察断面と同じ断面をＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：走査型透過電子顕微鏡）観察した結果を図１０、１２に示す。
Ｎｏ．５について図９、１０に示す。図１０に示されているように粒界部分には、第一層から第二層方向にコントラストの明るい部分が存在しており、この箇所をエネルギー分散型Ｘ線分析（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＥＤＳ）によって調べた結果、Ｍｏが粒界に沿って拡散していることが確認できた。また第一層と第二層の界面にもコントラストの明るい部分が存在しており、この箇所を電子回折によって調べた結果、ＡｌとＭｏが反応して形成されたＡｌ１２Ｍｏであり、反応層が確認できた。
Ｎｏ．６について図１１、１２に示す。図１１に示されているように第二層の粒界部分には、第一層から第二層方向にコントラストの明るい部分が存在しており、Ｍｏが粒界に沿って拡散していることが確認できた。また第一層と第二層の界面にもコントラストの明るい部分が存在しており、ＡｌとＭｏが反応して形成されたＡｌ１２Ｍｏであり、反応層が確認できた。
また図９〜１２に基づいてＮｏ．５とＮｏ．６のＡｌの結晶粒の大きさを比べた結果、Ｎｏ．６の方が大きかった。
次にＮｏ．５、Ｎｏ．６について、第二層部分を水平方向に切断して露出した平面をＴＥＭ暗視野像で観察した結果を夫々図１３、１５に示す。図１３、１５に基づいてＮｏ．５とＮｏ．６のＡｌの結晶粒の大きさを比べた結果、Ｎｏ．６の方が大きかった。
また上記Ｎｏ．５とＮｏ．６の第二層部分を水平方向に切断して露出した平面をＴＥＭ観察した箇所をＳＴＥＭ観察した結果を夫々図１４、１６に示す。図１４に示すように粒界部分に沿ってコントラストの明るい部分、すなわちＭｏが粒界に沿って拡散したＭｏ拡散層が確認できた。同様に図１６でもＭｏ拡散層が確認できた。また図１４、１６に基づいてＭｏ拡散層の面積率を比べると、図１６に示すＮｏ．６の方が大きかった。
１ サイドヒロックに相当する突起
２ 反応層
３ 第一層
４ 第二層
５ 第三層
６ Ｍｏ反応層
７ Ｍｏ拡散層

Claims (8)

  1. 基板上に形成されるフラットパネルディスプレイ用の配線膜であって、
    前記配線膜は、Ｍｏ、Ｔｉ、Ｃｒ、Ｗ、およびＴａよりなる群から選択される少なくとも一種以上の高融点金属を含む第一層と；
    希土類元素及びＮｉをそれぞれ０．０１原子％以上含み、かつ前記希土類元素及びＮｉの合計の含有量が０．０５５原子％以下であるＡｌ合金からなる第二層とが積層された積層構造からなることを特徴とするフラットパネルディスプレイ用配線膜。
  2. 前記第一層と前記第二層との界面に、前記高融点金属の少なくとも１種とＡｌとを含む反応層を有するものである請求項１に記載のフラットパネルディスプレイ用配線膜。
  3. 前記反応層は、４００℃以上、５００℃以下の熱履歴によって形成されるものである請求項２に記載のフラットパネルディスプレイ用配線膜。
  4. 前記希土類元素は、Ｎｄ、Ｌａ、Ｇｄ、Ｄｙ、Ｙ、およびＣｅよりなる群から選択される少なくとも一種以上である請求項１〜３のいずれか１項に記載のフラットパネルディスプレイ用配線膜。
  5. 前記反応層は、ＡｌとＭｏの化合物を含むものである請求項２又は３に記載のフラットパネルディスプレイ用配線膜。
  6. 基板側から順に、前記第一層および前記第二層の積層構造の配線膜がこの順序で形成されているか、または、前記第二層および前記第一層の積層構造の配線膜がこの順序で形成されている請求項１〜５のいずれか１項に記載のフラットパネルディスプレイ用配線膜。
  7. 基板側から順に、前記第一層、前記第二層、および前記第一層の積層構造の配線膜がこの順序で形成されており、前記第一層と前記第二層との界面には、いずれも、前記反応層が形成されている請求項２、３又は５のいずれか１項に記載のフラットパネルディスプレイ用配線膜。
  8. 請求項１に記載のフラットパネルディスプレイ用配線膜の形成に用いられるスパッタリングターゲットであって、
    前記スパッタリングターゲットは、希土類元素及びＮｉをそれぞれ０．０１原子％以上含み、前記希土類元素及びＮｉの合計の含有量が０．０５５原子％以下であって、残部：Ａｌおよび不可避不純物であるＡｌ合金スパッタリングターゲット。
JP2018155844A 2014-02-07 2018-08-22 フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット Expired - Fee Related JP6630414B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014022822 2014-02-07
JP2014022822 2014-02-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015022470A Division JP6475997B2 (ja) 2014-02-07 2015-02-06 フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット

Publications (2)

Publication Number Publication Date
JP2019016797A true JP2019016797A (ja) 2019-01-31
JP6630414B2 JP6630414B2 (ja) 2020-01-15

Family

ID=53777754

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015022470A Expired - Fee Related JP6475997B2 (ja) 2014-02-07 2015-02-06 フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット
JP2018155844A Expired - Fee Related JP6630414B2 (ja) 2014-02-07 2018-08-22 フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015022470A Expired - Fee Related JP6475997B2 (ja) 2014-02-07 2015-02-06 フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット

Country Status (6)

Country Link
US (1) US20160345425A1 (ja)
JP (2) JP6475997B2 (ja)
KR (1) KR20160105490A (ja)
CN (1) CN105900216B (ja)
TW (1) TWI661474B (ja)
WO (1) WO2015118947A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6228631B1 (ja) * 2016-06-07 2017-11-08 株式会社コベルコ科研 Ａｌ合金スパッタリングターゲット
JP6325641B1 (ja) * 2016-11-30 2018-05-16 株式会社コベルコ科研 アルミニウム合金スパッタリングターゲット
JP2018204059A (ja) * 2017-05-31 2018-12-27 株式会社神戸製鋼所 フレキシブル表示装置用Ａｌ合金膜およびフレキシブル表示装置
JP7126321B2 (ja) * 2018-10-10 2022-08-26 日鉄マイクロメタル株式会社 Ａｌボンディングワイヤ
KR20220033650A (ko) * 2020-09-09 2022-03-17 삼성디스플레이 주식회사 반사 전극 및 이를 포함하는 표시 장치

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942098A (en) * 1987-03-26 1990-07-17 Sumitomo Special Metals, Co., Ltd. Corrosion resistant permanent magnet
JPH01134426A (ja) * 1987-11-20 1989-05-26 Hitachi Ltd 液晶デイスプレイ駆動用薄膜トランジスタ
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JP3288637B2 (ja) * 1998-08-28 2002-06-04 富士通株式会社 Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法
EP1149931A4 (en) * 1999-11-09 2008-02-13 Jfe Steel Corp CERMET POWDER FOR PULVERIZED COATING HAVING EXCELLENT MOUNTING RESISTOR AND ROLL WITH PULVERIZED COATING
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP4117002B2 (ja) * 2005-12-02 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP5022364B2 (ja) * 2006-10-16 2012-09-12 三井金属鉱業株式会社 配線用積層膜及び配線回路
JP5101249B2 (ja) * 2006-11-10 2012-12-19 Ｊｆｅ鋼板株式会社 溶融Ｚｎ−Ａｌ系合金めっき鋼板およびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4170367B2 (ja) * 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4383499B2 (ja) * 2007-01-15 2009-12-16 敏夫 成田 耐酸化性合金皮膜、耐酸化性合金皮膜の製造方法および耐熱性金属部材
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) * 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
KR101163329B1 (ko) * 2008-02-22 2012-07-05 가부시키가이샤 고베 세이코쇼 터치 패널 센서
WO2009123217A1 (ja) * 2008-03-31 2009-10-08 株式会社神戸製鋼所 表示装置、その製造方法およびスパッタリングターゲット
JP5139134B2 (ja) * 2008-03-31 2013-02-06 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP5368867B2 (ja) * 2008-04-23 2013-12-18 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2009282514A (ja) * 2008-04-24 2009-12-03 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP5308760B2 (ja) * 2008-09-30 2013-10-09 株式会社日立製作所 表示装置
JP5159558B2 (ja) * 2008-10-28 2013-03-06 株式会社神戸製鋼所 表示装置の製造方法
US20110198602A1 (en) * 2008-11-05 2011-08-18 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Aluminum alloy film for display device, display device, and sputtering target
JP2010135300A (ja) * 2008-11-10 2010-06-17 Kobe Steel Ltd 有機ｅｌディスプレイ用の反射アノード電極およびその製造方法
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
US20100244032A1 (en) * 2009-03-31 2010-09-30 Samsung Electronics Co., Ltd. Aluminum-nickel alloy wiring material, device for a thin film transistor and a thin film transistor substrate using the same, and method of manufacturing the thin film transistor substrate
JP2010262991A (ja) * 2009-04-30 2010-11-18 Kobe Steel Ltd 現像液耐性に優れた表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
KR101084277B1 (ko) * 2010-02-03 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조방법
JP2012015200A (ja) * 2010-06-29 2012-01-19 Kobe Steel Ltd 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス
JP5032687B2 (ja) * 2010-09-30 2012-09-26 株式会社神戸製鋼所 Ａｌ合金膜、Ａｌ合金膜を有する配線構造、およびＡｌ合金膜の製造に用いられるスパッタリングターゲット
KR101824537B1 (ko) * 2010-10-01 2018-03-15 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 디스플레이
US20130233706A1 (en) * 2010-10-08 2013-09-12 Kobelco Research Institute Inc. Al-based alloy sputtering target and production method of same
JP6016083B2 (ja) * 2011-08-19 2016-10-26 日立金属株式会社 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
JP2013084907A (ja) * 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
JP6089535B2 (ja) * 2011-10-28 2017-03-08 Tdk株式会社 Ｒ−ｔ−ｂ系焼結磁石

Also Published As

Publication number Publication date
US20160345425A1 (en) 2016-11-24
TW201543555A (zh) 2015-11-16
JP6630414B2 (ja) 2020-01-15
CN105900216B (zh) 2019-05-10
CN105900216A (zh) 2016-08-24
KR20160105490A (ko) 2016-09-06
JP6475997B2 (ja) 2019-02-27
JP2015165563A (ja) 2015-09-17
WO2015118947A1 (ja) 2015-08-13
TWI661474B (zh) 2019-06-01

Similar Documents

Publication Publication Date Title
JP6630414B2 (ja) フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット
TWI437697B (zh) Wiring structure and a display device having a wiring structure
JP4065959B2 (ja) 液晶表示装置、スパッタリングターゲット材および銅合金
TWI523087B (zh) Al alloy film for semiconductor devices
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
US10365520B2 (en) Wiring structure for display device
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
KR20210013220A (ko) 알루미늄 합금 막, 그 제조방법, 및 박막 트랜지스터
JP2010238800A (ja) 表示装置用Ａｌ合金膜、薄膜トランジスタ基板および表示装置
WO2021117302A1 (ja) アルミニウム合金ターゲット、アルミニウム合金配線膜、及びアルミニウム合金配線膜の製造方法
JP6735930B2 (ja) アルミニウム合金ターゲット及びその製造方法
JP7133727B2 (ja) 金属配線構造体及び金属配線構造体の製造方法
JP2012109465A (ja) 表示装置用金属配線膜
KR102677079B1 (ko) 알루미늄 합금 타겟, 알루미늄 합금 배선막, 및 알루미늄 합금 배선막의 제조 방법
JP2017092331A (ja) デバイス用配線膜、およびＡｌ合金スパッタリングターゲット材料
JP2012243877A (ja) 半導体電極構造
JP5756319B2 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP2012243878A (ja) 半導体電極構造
JP2017139381A (ja) 表示装置用配線構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191206

R150 Certificate of patent or registration of utility model

Ref document number: 6630414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees