JP7133727B2 - 金属配線構造体及び金属配線構造体の製造方法 - Google Patents

金属配線構造体及び金属配線構造体の製造方法 Download PDF

Info

Publication number
JP7133727B2
JP7133727B2 JP2021559565A JP2021559565A JP7133727B2 JP 7133727 B2 JP7133727 B2 JP 7133727B2 JP 2021559565 A JP2021559565 A JP 2021559565A JP 2021559565 A JP2021559565 A JP 2021559565A JP 7133727 B2 JP7133727 B2 JP 7133727B2
Authority
JP
Japan
Prior art keywords
film
alloy
metal wiring
cap layer
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021559565A
Other languages
English (en)
Other versions
JPWO2022004491A1 (ja
Inventor
雅文 若井
拓 半那
保夫 中台
亮太 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2022004491A1 publication Critical patent/JPWO2022004491A1/ja
Application granted granted Critical
Publication of JP7133727B2 publication Critical patent/JP7133727B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、金属配線構造体、金属配線構造体の製造方法及びスパッタリングターゲットに関する。
液晶表示素子、有機ＥＬ表示素子等の薄膜トランジスタ（ＴＦＴ）では、例えば、Ａｌのような低抵抗金属が配線材として使用されることがある。
しかし、ゲート電極については、製造工程の途中で形成されるため、ゲート電極形成後にアニール処理による熱履歴を受けることになる。このため、ゲート電極の材料としては、熱履歴に耐え得る熱耐性を備えた高融点金属（例えば、Ｍｏ）が使用されることが多い（例えば、特許文献１参照）。
特開２０１５－１５６４８２号公報
しかしながら、曲面形状の画面を持ったディスプレイ、または折り曲げ可能なフォルダブルディスプレイの曲面部に、Ｍｏのような高融点金属を電極材として適用した場合、高融点金属が充分な屈曲耐性を持っていないことから、電極が屈曲によって破断する可能性がある。
さらに、Ｍｏのような高融点金属は、Ａｌのような低抵抗金属に比べて抵抗率が高い。このため、ディスプレイのサイズが上昇するにつれ、ディスプレイにおける表示遅延を招来する可能性がある。
以上のような事情に鑑み、本発明の目的は、低抵抗であり、耐熱性、屈曲性に優れた金属配線構造体、金属配線構造体の製造方法及びスパッタリングターゲットを提供することにある。
上記目的を達成するため、本発明の一形態に係る金属配線構造体は、アルミニウムからなる主成分と、上記主成分に添加され、０．００５ａｔ％以上０．８８％以下の鉄からなる添加元素とを有する金属配線膜と、上記金属配線膜に積層された第１キャップ層とを具備する。
このような金属配線構造体であれば、低抵抗であり、耐熱性、屈曲性に優れた金属配線構造体が提供されることになる。
上記の金属配線構造体においては、上記添加元素として、０．０１ａｔ％以上０．０５ａｔ％以下のバナジウムをさらに有してもよい。
このような金属配線構造体であれば、低抵抗であり、耐熱性、屈曲性に優れた金属配線構造体が提供されることになる。
上記の金属配線構造体においては、上記主成分と、上記添加元素と、不可避成分とからなってもよい。
このような金属配線構造体であれば、低抵抗であり、耐熱性、屈曲性に優れた金属配線構造体が提供されることになる。
上記の金属配線構造体においては、上記金属配線膜には、上記第１キャップ層とは反対側において、第２キャップ層が設けられ、上記金属配線膜が上記第１キャップ層と上記第２キャップ層との間に設けられてもよい。
このような金属配線構造体であれば、低抵抗であり、耐熱性、屈曲性に優れた金属配線構造体が提供されることになる。
上記目的を達成するため、本発明の一形態に係る金属配線構造体の製造方法では、アルミニウムからなる主成分と、上記主成分に添加され、０．００５ａｔ％以上０．８８％以下の鉄からなる添加元素とを有する金属配線膜が基板に形成され、上記金属配線膜に第１キャップ層が積層され、上記金属配線膜が５００℃以下で加熱処理される。
このような金属配線構造体の製造方法であれば、低抵抗であり、耐熱性、屈曲性に優れた金属配線構造体が提供されることになる。
上記の金属配線構造体の製造方法においては、上記第１キャップ層とは反対側の上記金属配線膜に第２キャップ層が形成され、上記金属配線膜が上記第１キャップ層と上記第２キャップ層との間に配置されてもよい。
このような金属配線構造体の製造方法であれば、低抵抗であり、耐熱性、屈曲性に優れた金属配線構造体が提供されることになる。
上記目的を達成するため、上記の金属配線構造体を形成するスパッタリングターゲットが提供される。
以上述べたように、本発明によれば、低抵抗であり、耐熱性、屈曲性に優れた金属配線構造体、金属配線構造体の製造方法及びスパッタリングターゲットが提供される。
図（ａ）及び図（ｂ）は、本実施形態に係る金属配線構造体を有する薄膜トランジスタの概略断面図である。図（ｃ）、（ｄ）は、本実施形態に係る金属配線構造体の概略断面図である。 図（ａ）は、窒化膜を設けない場合の複数のＡｌ合金膜の成膜直後及び加熱処理後での表面粗さの変化を示すグラフ図である。図（ｂ）は、窒化膜を設けた場合の複数のＡｌ合金膜の加熱処理後での表面粗さの変化を示すグラフ図である。 図（ａ）は、Ａｌ純金属膜、複数のＡｌ合金膜の成膜直後及び加熱処理後での抵抗率ρ（μΩ・ｃｍ）の変化を示すグラフ図である。図（ｂ）は、キャップ層としての窒化膜を形成したＡｌ合金膜の加熱処理前の抵抗率ρ（μΩ・ｃｍ）を示すグラフ図である。図（ｃ）は、キャップ層としての窒化膜を形成したＡｌ合金膜の加熱処理後の抵抗率ρ（μΩ・ｃｍ）を示すグラフ図である。 窒化膜を設けなかった場合の加熱処理後のＡｌ純金属膜及び複数のＡｌ合金膜の表面ＳＥＭ像である。 窒化膜を設けた場合の加熱処理後のＡｌ純金属膜及び複数のＡｌ合金膜の表面ＳＥＭ像である。 加熱温度が４５０℃で加熱時間を１．５時間にした場合のＡｌ純金属膜、Ａｌ合金膜、及びキャップ層付きの積層膜の表面ＳＥＭ像である。 加熱温度が５００℃で加熱時間を１．０時間にした場合のＡｌ純金属膜、Ａｌ合金膜、及びキャップ層付きの積層膜の表面ＳＥＭ像である。 ガラス基板上に形成したＡｌ合金膜をエッチングした後におけるガラス基板表面のＳＥＭ像の一例である。 ガラス基板上に形成したＡｌ合金膜にさらに窒化膜を付けた膜をエッチングした後におけるガラス基板表面のＳＥＭ像の一例である。 加熱温度が５００℃で加熱時間を１．０時間にした場合のキャップ層付きの積層膜の表面ＳＥＭ像である。
以下、図面を参照しながら、本発明の実施形態を説明する。各図面には、ＸＹＺ軸座標が導入される場合がある。また、同一の部材または同一の機能を有する部材には同一の符号を付す場合があり、その部材を説明した後には適宜説明を省略する場合がある。
本実施形態に係る金属配線構造体が使用されるデバイスの構造、作用の一例を説明する。
（薄膜トランジスタ）
図１（ａ）及び図１（ｂ）は、本実施形態に係る金属配線構造体を有する薄膜トランジスタの概略断面図である。図１（ｃ）は、本実施形態に係る金属配線構造体の概略断面図である。
図１（ａ）には、トップゲート型の薄膜トランジスタ１が示されている。薄膜トランジスタ１では、ガラス基板１０上に、活性層（半導体層）１１、ゲート絶縁膜１２、ゲート電極１３、及び保護層１５が積層されている。活性層１１は、例えば、ＬＴＰＳ（low temperature poly-silicon）で構成される。活性層１１は、ソース電極１６Ｓ及びドレイン電極１６Ｄに電気的に接続されている。なお、基板については、ガラス基板に限らず、ＳｉＯｘ基板、ＳｉＮｘ基板、ＳｉＯｘ膜付きガラス基板、ＳｉＮｘ膜付きガラス等であってもよい。以下、ガラス基板１０を例に説明する。
図１（ｂ）に示す薄膜トランジスタ２は、ボトムゲート型の薄膜トランジスタである。薄膜トランジスタ２では、ガラス基板１０上に、ゲート電極１３、ゲート絶縁膜２２、活性層２１、ソース電極２６Ｓ、及びドレイン電極２６Ｄが積層されている。活性層２１は、例えば、ＩＧＺＯ（Ｉｎ－Ｇａ－Ｚｎ－Ｏ）系酸化物半導体材料で構成される。活性層２１は、ソース電極２６Ｓ及びドレイン電極２６Ｄに電気的に接続されている。
ゲート電極１３の厚みは、特に限定されず、例えば、１００ｎｍ以上６００ｎｍ以下、好ましくは、２００ｎｍ以上４００ｎｍ以下である。１００ｎｍ未満の厚みではゲート電極１３の低抵抗化が困難になる。６００ｎｍを超える厚みでは、薄膜トランジスタ２の屈曲耐性が低下する傾向にある。ゲート電極１３は、本実施形態に係る金属配線構造体で構成される。ゲート電極１３の比抵抗は、例えば、１５μΩ・ｃｍ以下、好ましくは、１０μΩ・ｃｍ以下、より好ましくは、６．０μΩ・ｃｍ以下、さらに好ましくは、３．７μΩ・ｃｍ以下に設定されている。
ゲート電極１３は、ベタ状のＡｌ合金膜がスパッタリング法で成膜された後、窒化膜、金属膜等のキャップ層が積層され、その後、所定形状にパターニングされることで形成される。スパッタリング法は、例えば、ＤＣスパッタリング法、パルスＤＣスパッタリング法、ＲＦスパッタリング法等が適用される。ベタ状のＡｌ合金膜のパターニングには、ウェットエッチング、ドライエッチングのいずれかが適用される。また、キャップ層のパターニングには、ドライエッチング及びウェットエッチングのいずれかが適用される。ゲート電極１３の成膜及びパターニングは、一般的に薄膜トランジスタ１、２の製造工程の途中で行われる。
また、薄膜トランジスタ１、２では、必要に応じて製造工程中に加熱処理（アニール）が施される。例えば、薄膜トランジスタ１では、ゲート電極１３を形成した後に、活性層１１の活性化、または活性層１１の水素補填のために、５００℃以下での加熱処理が行われる場合がある。加熱時間については、適宜変更され、例えば、４５０℃ならば９０分以下、５００℃ならば６０分以下である。薄膜トランジスタ２でも同様の熱処理が行われる。例えば、活性層２１またはゲート絶縁膜２２においては、その欠陥補修のために、５００℃以下での加熱処理が行われる場合がある。この場合も加熱時間については、適宜変更され、例えば、４５０℃ならば９０分以下、５００℃ならば６０分以下である
従前においては、ゲート電極１３の材料として、このような熱履歴に耐え得る高融点金属（例えば、Ｍｏ（モリブデン））を選択することが一般的になっていた。
しかし、最近では、薄膜トランジスタ１、２がフラット型の表示デバイスだけでなく、周縁部が湾曲したカーブ（Curved）型の表示デバイス、円弧状に折り曲げられたベンダブル（Bendable）型の表示デバイス、１８０度折り畳み可能なフォルダブル（Foldable）型の表示デバイス等に適用される場合がある。
このような表示デバイスの曲面部に、高融点金属（例えば、Ｍｏ）が主成分となったゲート電極が適用されると、高融点金属が充分な屈曲耐性を持っていないことから、ゲート電極の一部が亀裂して、該電極が破断する可能性がある。ゲート電極は、ゲート絶縁膜を介して対向する活性層にチャネルを形成する役割を有する。このため、表示デバイスの曲面部にゲート電極が適用された場合、ゲート電極は、亀裂、破断がなく、優れた屈曲耐性を備えていることが望ましい。
さらに、高融点金属の抵抗率は、金属の中でも比較的高く、薄膜トランジスタ１または２が組み込まれたディスプレイのサイズが上昇するにつれ、ディスプレイにおける表示遅延が起き得る。
これに対処するために、柔軟性に優れ、低抵抗のＡｌ純金属をゲート電極の材料に適用する方法がある。しかし、Ａｌ純金属でゲート電極を構成すると、熱履歴によってＡｌの結晶粒径が大径化し、ゲート電極内に応力（圧縮応力、引張応力）が発生して、電極表面にヒロックが発生する場合がある。
このようなヒロックがゲート電極から剥離すると、ゲート電極が高抵抗になったり、ゲート電極が断線したりする可能性がある。さらに、ヒロック上に別の膜が形成された場合には、この膜が下地のヒロックの形状を受けて、高抵抗になったり、膜が断線したりする。
また、ゲート電極１３のパターニングでは、ウェットエッチング及びドライエッチングのいずれかが適用されるため、ゲート電極１３においては、ウェットエッチング及びドライエッチングで残渣なく加工されることが要求される。
このように、ゲート電極１３を構成する電極材としては、ゲート電極１３が低抵抗であることは基より、優れた屈曲耐性（柔軟性）を有し、ヒロックが発生しにくい優れた耐熱性を有していること、残渣なくエッチング加工ができることが要求される。
（金属配線構造体）
本実施形態では、上記の課題に対処するために、ゲート電極１３の材料として、図１（ｃ）に示す金属配線構造体が適用される。金属配線構造体は、例えば、真空槽内でスパッタリング成膜によって形成される。
金属配線構造体は、アルミニウムからなる主成分と、主成分に添加され、鉄からなる添加元素とを有する金属配線膜がスパッタリング法によりガラス基板等の基板に形成される。その後、金属配線膜にキャップ層が積層される。さらに、金属配線構造体は、例えば、活性層１１、２１に施される熱処理とともに、５００℃以下で加熱処理される。金属配線膜には、バナジウムを添加してもよい。
図１（ｃ）に示すように、金属配線構造体は、金属配線膜であるＡｌ合金膜１３１と、Ａｌ合金膜１３１に積層され、Ａｌ合金膜１３１中に拡散されにくいＴｉＮ、ＭｏＮ、ＷＮ、ＴａＮ、Ｔｉ、Ｍｏ、Ｗ、Ｔａ等で構成されたキャップ層１３２（第１キャップ層）とを有する。
本実施形態に係るＡｌ合金膜は、アルミニウムからなる主成分と、主成分に添加され、０．００５ａｔ％以上０．８８％以下の鉄からなる添加元素とを有する金属配線膜である（ａｔ％：atom％）。金属配線膜には、添加元素として、０．０１ａｔ％以上０．０５ａｔ％以下のバナジウムが含まれてもよい。
Ａｌ合金膜は、このほか、不可避成分を含んでもよい。この場合、Ａｌ合金膜は、主成分と、鉄及びバナジウムの元素群と、不可避成分とからなる。ここで、不可避成分とは、例えば、Ｓｉ、Ｃｕ、Ｍｎ、またはＺｎがあげられる。
ここで、鉄の含有量が０．００５ａｔ％より小さいと、Ａｌ合金膜に加熱処理が施された場合、Ａｌ合金膜にヒロックが発生しやすくなり、好ましくない。一方、鉄の含有量が０．８８ａｔ％より大きいと、ターゲット組成制御が困難となり、膜質の均一性が得られなくなるので好ましくない。または、アルミ合金膜のドライエッチング性能が低下するため好ましくない。
また、バナジウムの含有量が０．０１ａｔ％より小さいと、Ａｌ合金膜に加熱処理が施された場合、Ａｌ合金膜にヒロックが発生しやすくなり、好ましくない。一方、バナジウムの含有量が０．０５ａｔ％より大きいと、Ａｌ合金膜の抵抗率が高くなり、好ましくない。
このようなＡｌ合金膜を用いれば、例えば、抵抗率が３．７μΩ・ｃｍ以下であり、好ましくは、３．３μΩ・ｃｍ以下である低抵抗のゲート電極１３が形成される。さらに、Ａｌ合金膜は、優れた屈曲耐性を有するとともに、ＦｅまたはＶの元素の添加による優れた効果が発揮する。
例えば、ＦｅまたはＶの元素の添加による作用として、Ａｌ合金膜に加熱処理（５００℃ｍａｘ、加熱時間は、４５０℃ならば９０分以下、５００℃ならば６０分以下）がなされたとしても、Ａｌ合金膜にヒロックが発生しにくくなる。例えば、Ａｌ合金膜に加熱処理（５００℃ｍａｘ、加熱時間は、４５０℃ならば９０分以下、５００℃ならば６０分以下）がなされたとしても、Ａｌ合金膜におけるＡｌ粒子間での鉄濃度が相対的に高くなり、隣り合うＡｌ粒子同士の結合が抑制され、Ａｌ粒子が微小粒子の状態で留まる（微小粒径：１μｍ以下）。本実施形態における粒子の平均粒径は、レーザ回折法、電子顕微鏡像を用いた画像解析等によって求められる。
さらに、Ａｌ合金膜にバナジウムが含まれた場合、バナジウムは、アルミニウムに対する固溶強化元素であるため、Ａｌ粒子内ではＡｌとＶとの固溶が促進する。これにより、Ａｌ－Ｖの金属間化合物が分散形成され、Ａｌ粒子内でのＡｌの移動（Ａｌマイグレート）が抑制される。
また、金属配線構造体においては、Ａｌ合金膜１３１がキャップ層１３２で物理的に被覆される。このため、添加元素の上記効果と相乗して、Ａｌ合金膜中のヒロック発生がさらに抑制される。この結果、Ａｌ合金膜に加熱処理がなされたとしても、Ａｌ粒子の巨大化、すなわち、ヒロック生成が抑えられ、耐熱性の高いＡｌ合金膜が形成される。
また、上記のキャップ層１３２付きのＡｌ合金膜１３１であれば、ドライエッチングでキャップ層１３２及びＡｌ合金膜１３１の双方のエッチングが可能になる。
キャップ層１３２は、図１（ｄ）に示すように、Ａｌ合金膜１３１とゲート絶縁膜２２との間だけでなく、Ａｌ合金膜１３１とガラス基板１０との間に設けてもよい。例えば、金属配線膜（Ａｌ合金膜１３１）には、キャップ層１３２とは反対側において、キャップ層１３２とは別のキャップ層１３３（第２キャップ層）が設けられる。キャップ層１３３は、ＴｉＮ、ＭｏＮ、ＷＮ、ＴａＮ、Ｔｉ、Ｍｏ、Ｗ、Ｔａ等で構成される。
Ａｌ合金膜１３１は、キャップ層１３２と、キャップ層１３３との間に設けられることで、キャップ層の作用がＡｌ合金膜１３１の上方からだけでなく、下方からもＡｌ合金膜１３１に働き、Ａｌ合金膜１３１における、ヒロックの発生がより抑制される。
例えば、Ａｌ合金膜１３１をガラス基板１０に形成する前に、キャップ層１３２とは反対側のＡｌ合金膜１３１にキャップ層１３３が形成される。これにより、Ａｌ合金膜１３１は、キャップ層１３２とキャップ層１３３との間に配置される。
なお、Ａｌ合金膜のヒロック抑制には、Ｆｅ及びＶに代えて、Ｆｅ及びＶ以外の遷移元素、半導体元素、アルカリ土類元素、及びランタノイド系から選択された多種の元素を添加する手法もある。しかし、遷移元素、半導体元素、アルカリ土類元素、及びランタノイド系から選択された多種の元素の中には、Ａｌと溶融し合わない元素が含まれる場合がある。
仮に、Ａｌと溶融し合わない元素がＡｌ膜に添加されてしまうと、加熱処理後、Ａｌ合金の結晶粒界にＡｌと溶融し合わない元素が析出し、この元素が析出された箇所以外の部分の膜において、ボイド（孔）が形成される可能性がある。本実施形態では、ＦｅまたはＶといった２種の元素をＡｌ膜に添加したり、あるいは、キャップ層を利用したりすることで、ボイドが発生することなく、ヒロックの発生をも確実に抑えることができる。
（アルミニウム合金ターゲット）
Ａｌ合金膜の形成で用いられるスパッタリングターゲットとしては、アルミニウム合金ターゲット（Ａｌ合金ターゲット）が用いられる。
Ａｌ合金ターゲットとしては、Ａｌ合金膜と同じ組成のターゲットが準備される。例えば、Ａｌ合金ターゲットは、主成分である純度５Ｎ（９９．９９９％）以上のＡｌ純金属片に、アルミニウムの主成分に添加された元素群とを具備する。元素群は、０．００５ａｔ％以上０．８８％以下の鉄（Ｆｅ）、または、０．００５ａｔ％以上０．８８％以下の鉄（Ｆｅ）及び０．０１ａｔ％以上０．０５ａｔ％以下のバナジウム（Ｖ）からなる（ａｔ％：原子％）。
Ａｌ合金ターゲットは、このほか、合計で２０ｐｐｍ以下の不可避成分を含んでもよい。この場合、Ａｌ合金ターゲットは、主成分と、元素群と、不可避成分とからなる。ここで、不可避成分とは、Ｓｉ、Ｃｕ、Ｍｎ、Ｚｎがあげられる。一例として、Ｓｉは、４ｐｐｍ以下、Ｃｕは、３ｐｐｍ以下、Ｍｎは、１ｐｐｍ以下、Ｚｎは、０．３ｐｐｍ以下である。
Ａｌ合金ターゲットは、Ａｌ純金属片に、元素群が混合されて、これらの混合材料が誘導加熱等の溶解法により坩堝内で溶解されて、まずはＡｌ合金インゴットとして形成される。Ａｌ合金インゴットには、鍛造・圧延・プレス等の塑性加工が施され、Ａｌ合金インゴットが板状、円板状に加工されることで、Ａｌ合金ターゲットが作製される。
例えば、坩堝に、Ａｌ、Ｆｅ、またはＶのそれぞれの金属材料（金属片、金属粉）が設置される。次に、誘導加熱により、Ａｌ合金の融点（例えば、６５５℃）よりも、３００℃以上高い溶融温度（例えば、９５５℃）に各金属材料が加熱されて、各金属材料が坩堝内で溶融される。次に、この溶融温度から、溶融した金属が室温まで冷却されてアルミニウム合金インゴットが形成される。この後、アルミニウム合金インゴットは、必要に応じて鍛造され、アルミニウム合金インゴットが板状または円板状に切り出される。これにより、Ａｌ合金ターゲットが形成される。
ここで、スパッタリングターゲット用の合金インゴットを形成する方法として、金属材料の融点よりも若干高い溶融温度で金属材料を溶融し、その若干高い溶融温度から金属材料が冷却されて、合金インゴットを形成する方法がある。これは、溶融状態から冷却されるまでの冷却時間を短くすることにより、冷却過程で生じる金属間化合物の析出を避けるためである。しかし、この方法では、溶融温度が融点よりも若干高い温度に設定されることから、金属材料が充分に混合しなくなる可能性がある。
これに対して、本実施例では、Ａｌ合金の融点よりも、３００℃以上高い溶融温度で金属材料が加熱溶融されるため、それぞれの金属材料が充分に混合しあうことになる。ここで、溶融温度が高くなるほど、溶融温度から室温までの冷却時間が長くなり、金属間化合物が析出しやすくなるとも考えられる。しかし、本実施形態では、このようなＡｌ合金の融点よりも３００℃以上高い溶融温度からＡｌ合金インゴットが冷却されても、Ａｌ合金インゴット中に、金属間化合物が析出しにくくなるように、添加元素の濃度が調整されている。
添加される元素群の添加量が上記の範囲に設定されることにより、金属化合物の相図における固相線と液相線との温度差が小さくなり、金属間化合物等による初晶が坩堝内で沈降しにくいＡｌ合金インゴットが形成される。Ａｌ合金インゴット中には、添加元素が均一に分散されている。
このようなＡｌ合金ターゲットを用いてスパッタリング成膜されたＡｌ合金膜は、上記の優れた効果を奏する。
また、スパッタリングターゲットをＡｌ純金属のみで作製すると、Ａｌインゴットが鍛造・圧延・プレス等の塑性加工中に熱を受け、Ａｌインゴット中にＡｌ結晶粒が成長する場合がある。このようなＡｌインゴットから作製されたＡｌターゲットにもＡｌ結晶粒が存在することになり、成膜中にＡｌ結晶粒がプラズマからの熱を受けてＡｌターゲット表面で突起物が形成される。この突起物は、異常放電の原因になったり、成膜中に突起物がＡｌターゲットから飛び出したりする可能性がある。
これに対して、本実施形態のＡｌ合金ターゲットは、Ａｌ純金属にＦｅまたはＶが上記の添加量で添加されている。これにより、Ａｌ合金インゴットが鍛造・圧延・プレス等の塑性加工中に熱を受けたとしても、Ａｌ合金インゴット中にＡｌ合金結晶粒が成長しにくくなる。従って、Ａｌ合金ターゲットがプラズマから熱を受けても、Ａｌ合金ターゲット表面には突起物が発生しにくく、異常放電、突起物のスプラッシュが起きにくくなる。また、異常放電、突起物のスプラッシュが抑制されることから、Ａｌ合金ターゲットを高パワーのスパッタリング成膜にも適用することができる。
特に、Ｆｅが添加されたＡｌ合金インゴット（または、Ａｌ合金ターゲット）では、粒子間の粒界におけるＦｅの含有量が粒子内におけるＦｅの含有量よりも高くなる。さらに、Ａｌ合金インゴット（または、Ａｌ合金ターゲット）に、固溶強化元素であるバナジウムが含まれる場合、Ａｌ粒子内ではＡｌとＶとの固溶が促進し、Ａｌ－Ｖの金属間化合物が分散形成される。これにより、Ａｌ粒子内でのＡｌの移動が抑制される。ここで、Ａｌ合金インゴット（または、Ａｌ合金ターゲット）にける粒子の平均粒径は、１００μｍ以上２００μｍ以下に調製される。
これにより、Ａｌ合金インゴット（または、Ａｌ合金ターゲット）においては、粒界が障壁となり、隣接する微粒子が結合して微粒子が粗大化する現象が抑制される。この結果、Ａｌ合金ターゲットの耐熱性は、さらに向上する。
金属配線構造体の成膜条件、及び複数の金属配線構造体のそれぞれの特性を以下に示す。以下に示される金属配線構造体は、上記の組成の一例であり、本実施形態での金属配線構造体は、以下の例に限られない。加熱処理は、一例として、窒素雰囲気、４５０℃、０．５時間である。
（Ａｌ合金膜の製造条件の一例）
放電電力：ＤＣ放電、５Ｗ／ｃｍ２
成膜温度：室温
成膜圧力：０．３Ｐａ
膜厚：３００ｎｍ
（窒化膜の製造条件の一例）
放電電力：ＤＣ放電、５Ｗ／ｃｍ２
成膜温度：室温
成膜圧力：０．３Ｐａ
膜厚：７０ｎｍ、５０ｎｍ、及び３０ｎｍ
上記の成膜条件によって、例えば、Ａｌ純金属膜、Ａｌ－０．０５ａｔ％Ｆｅ膜、Ａｌ－０．１ａｔ％Ｆｅ膜、Ａｌ－０．０５ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜、Ａｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜、Ａｌ－０．２ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜、Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜、Ａｌ－０．８ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜が形成された。[0]これらのＡｌ純金属膜、Ａｌ合金膜には、さらにキャップ層の一例としての窒化膜が積層された。
図１に示すデバイスにおいては、加熱処理が施されることから、加熱処理後の金属配線構造体においてヒロックがなく、低抵抗であることが目的となる。
図２（ａ）は、窒化膜を設けない場合の複数のＡｌ合金膜の成膜直後及び加熱処理後での表面粗さの変化を示すグラフ図である。図２（ｂ）は、窒化膜を設けた場合の複数のＡｌ合金膜の加熱処理後での表面粗さの変化を示すグラフ図である。
図２（ａ）、（ｂ）の縦軸は、ＡＦＭで計測された粗さ曲線の最大谷深さ（Ｐ－Ｖ）である。図２（ａ）において、「○（as depo）」は、成膜直後のＰ－Ｖを示し、「●（after anneal）」は、加熱処理後のＰ－Ｖを示している。
図２（ａ）、（ｂ）には、最も左側にＡｌ純金属膜（Ｐｕｒｅ Ａｌ）の結果が示され、これ以外は、複数のＡｌ合金膜のそれぞれの結果が示されている。成膜直後のＰ－Ｖと、加熱処理後のＰ－Ｖとの差ΔＰＶが大きくなるほど、加熱処理後における表面凹凸が大きくなることを意味し、加熱処理後にヒロックが形成している可能性が高いことを示唆する。
図２（ａ）の窒化膜を設けない場合、Ａｌ純金属膜では、Ａｌ合金膜に比べて、ΔＰＶが大きくなることが認められた。また、Ａｌ合金膜では、ΔＰＶの上昇が見られたものの、その値は、Ａｌ純金属膜のΔＰＶより小さい結果となった。例えば、Ｆｅの含有量が多くなるほど、ΔＰＶは小さくなる傾向にあることが分かった。さらに、Ｆｅの含有量が同じであっても、Ｖを添加することにより、ΔＰＶがさらに減少した。すなわち、Ａｌ純金属に、ＦｅまたはＶの添加物を加えることでヒロック発生が抑制されることが分かった。
一方、図２（ｂ）には、窒化膜を設けた場合の加熱処理後の結果が示されている。ここで、窒化膜（ＴｉＮ）の厚みとして、３０ｎｍ、５０ｎｍ、及び７０ｎｍの３種が準備されている。Ａｌ純金属膜では、窒化膜を設けなかった場合に比べてΔＰＶは下がったものの、そのΔＰＶは０には漸近しなかった。
これに対して、Ａｌ－０．０５ａｔ％Ｆｅ膜、Ａｌ－０．１ａｔ％Ｆｅ膜、Ａｌ－０．０５ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜、Ａｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜、Ａｌ－０．２ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜、Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜、Ａｌ－０．８ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜では、窒化膜を設けると、ΔＰＶがＡｌ純金属膜に比べてより小さくなることが分かった。
例えば、Ａｌ－０．１ａｔ％Ｆｅ膜では、窒化膜が７０ｎｍにおいて、ΔＰＶがより０に漸近することが分かった。特に、Ｖを混在させた場合には、窒化膜が３０ｎｍと薄い場合でも、ΔＰＶが０により漸近することが分かった。
図３（ａ）は、Ａｌ純金属膜、複数のＡｌ合金膜の加熱処理後での抵抗率ρ（μΩ・ｃｍ）の変化を示すグラフ図である。図中の破線は、単層のＡｌ合金膜の加熱処理後における抵抗率の目標値であり、単層のＡｌ合金膜の抵抗率として最大値３．７μΩ・ｃｍ以下を目的とする。
単層のＡｌ合金膜の抵抗率変化に注目すると、これらの抵抗率は、いずれも目標値（３．７μΩ・ｃｍ以下）となることが分かった。特に、Ａｌ－０．２ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜、Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜では３．５μΩ・ｃｍ以下、Ａｌ－０．０５ａｔ％Ｆｅ膜、Ａｌ－０．１ａｔ％Ｆｅ膜、Ａｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜では、３．３μΩ・ｃｍ以下となることが分かった。すなわち、ＡｌにＦｅまたはＶの添加物を加えることで、Ａｌ合金膜は、Ａｌと同等の抵抗率を示し、Ａｌよりも耐熱性が高くなることが分かった。また、Ｖは０．０５ａｔ％以下であれば、Ａｌ合金において重量偏析がなく、ターゲット作製が可能である。さらに、Ａｌ中の拡散係数が小さく、転位の移動が起きにくく、良好な耐熱性が保持される。このため、窒化膜を薄く形成しても、低いΔＰＶを維持する。
図３（ｂ）は、キャップ層としての窒化膜を形成したＡｌ合金膜の加熱処理前の抵抗率ρ（μΩ・ｃｍ）を示すグラフ図である。図３（ｃ）は、キャップ層としての窒化膜を形成したＡｌ合金膜の加熱処理後の抵抗率ρ（μΩ・ｃｍ）を示すグラフ図である。加熱温度は、４５０℃である。図３（ｂ）、（ｃ）には、Ａｌ純金属膜、Ａｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜、及びＡｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜のＴｉＮ膜付きの抵抗率ρ（縦軸）が示されている。また、キャップ層の厚みは、図３（ｂ）、（ｃ）のそれぞれの横軸に示されるように、それぞれの膜において、３０ｎｍ、５０ｎｍ、または７０ｎｍに設定される。
キャップ層が形成されたＡｌ合金膜の抵抗率については、ゲート電極１３として単層のＭｏ膜が用いられた場合よりも低くなることが望ましく、例えば、Ｍｏ膜の抵抗率の半分以下に設定されることが望ましい。例えば、キャップ層が形成されたＡｌ合金膜の抵抗率は、６μΩ・ｃｍ以下に設定されることが望ましい。
図３（ｂ）に示すように、加熱処理前においては、ＴｉＮ膜をＡｌ合金膜のキャップ層とした場合、Ａｌ純金属膜に比べて、Ａｌ合金膜の抵抗率は高くなった。特に、Ｆｅの濃度がより高いＡｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜の抵抗率は、Ａｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜の抵抗率よりも高い。また、ＴｉＮ膜の厚みが増すにつれ、その抵抗率が上昇することが分かった。
例えば、ＴｉＮ膜の厚みが５０ｎｍ以上で、Ｆｅの濃度が比較的高いＡｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜では、比抵抗が６μΩ・ｃｍより大きくなるものの、これ以外では、比抵抗が６μΩ・ｃｍ以下となっている。
さらに、図３（ｃ）に示すように、加熱処理後においては、ＴｉＮ膜付きＡｌ合金膜の抵抗率がＴｉＮ膜のいずれの膜厚において相対的に６（μΩ・ｃｍ）以下に下がることが分かった。特に、ＴｉＮ膜が７０ｎｍのときには、ＴｉＮ／Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜の抵抗率は、４．１（μΩ・ｃｍ）となった。さらに、ＴｉＮ膜が３０ｎｍのときには、抵抗率が単層のＡｌ合金膜と同程度になり、例えば、ＴｉＮ／Ａｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜の抵抗率は、３．７（μΩ・ｃｍ）、ＴｉＮ／Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜の抵抗率は、３．５（μΩ・ｃｍ）となり、ともに３．７μΩ・ｃｍ以下となった。
図４（ａ）～図４（ｈ）は、窒化膜を設けなかった場合の加熱処理後のＡｌ純金属膜及び複数のＡｌ合金膜の表面ＳＥＭ像である。図５（ａ）～図５（ｈ）は、窒化膜を設けた場合の加熱処理後のＡｌ純金属膜及び複数のＡｌ合金膜の表面ＳＥＭ像である。表面ＳＥＭ像では、ヒロックがＡｌ合金膜表面に析出した場合、ヒロックが白い粒子として写し出される。
一般に、Ｖ等の添加元素を添加せず、Ｆｅの濃度を下げると、Ａｌ合金がＡｌ純金属に近づくことからヒロックが析出し易い傾向にある。例えば、図４（ａ）のＡｌ純金属膜、図４（ｂ）のＡｌ－０．０５ａｔ％Ｆｅ膜、図４（ｃ）のＡｌ－０．１ａｔ％Ｆｅ膜では、ヒロックと思われる粒子が比較的大きく観測されている。また、これら以外の他のＡｌ合金膜については、図４（ａ）～図４（ｃ）の粒子径よりも粒径が抑えられているものの、ヒロックが細かい粒子として観測されている。但し、Ｖを添加させることで、ヒロックの巨大化が抑えられているように見える。
これに対し、窒化膜を設けた場合では、Ａｌ純金属膜の像（図５（ａ））からは、ヒロックと思われる粒子が微粒子となって観測されたものの、その他のＡｌ合金属膜の像（図５（ｂ）～図５（ｈ））からは、ヒロックと思われる粒子が観測されなかった。
また、図５（ａ）～図５（ｈ）に示された例は、加熱処理が窒素雰囲気、４５０℃、０．５時間での結果であるが、窒化膜（７０ｎｍ）を設けたＡｌ合金属膜では、加熱処理を０．５時間よりも長く、あるいは、加熱温度を５００℃に上昇させてもヒロックが発生しないことが見出された。
例えば、図６（ａ）～図６（ｆ）は、加熱温度が４５０℃で加熱時間を１．５時間にした場合のＡｌ純金属膜、Ａｌ合金膜、及びキャップ層付きの積層膜の表面ＳＥＭ像である。ここで、図６（ａ）には、Ａｌ純金属膜の表面ＳＥＭ像が示され、図６（ｂ）には、窒化膜付きＡｌ純金属膜の表面ＳＥＭ像が示されている。図６（ｃ）には、Ａｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜の表面ＳＥＭ像が示され、図６（ｄ）には、窒化膜付きＡｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜の表面ＳＥＭ像が示されている。図６（ｅ）には、Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜の表面ＳＥＭ像が示され、図６（ｆ）には、窒化膜付きＡｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜の表面ＳＥＭ像が示されている。
図６（ａ）に示すように、Ａｌ純金属膜ではヒロックが発生することが確認された。また、図６（ｂ）に示すように、Ａｌ純金属膜に窒化膜を設けてもヒロックが発生することが確認された。これに対し、図６（ｃ）に示すように、Ａｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜ではヒロックが発生するものの、図６（ｄ）に示すように、窒化膜付きのＡｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜ではヒロックが発生しないことが確認された。さらに、図６（ｅ）に示すように、Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜ではヒロックが発生するものの、図６（ｆ）に示すように、窒化膜付きのＡｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜ではヒロックが発生しないことが確認された。
図７（ａ）～図７（ｆ）は、加熱温度が５００℃で加熱時間を１．０時間にした場合のＡｌ純金属膜、Ａｌ合金膜、及びキャップ層付きの積層膜の表面ＳＥＭ像である。ここで、図７（ａ）には、Ａｌ純金属膜の表面ＳＥＭ像が示され、図７（ｂ）には、窒化膜付きＡｌ純金属膜の表面ＳＥＭ像が示されている。図７（ｃ）には、Ａｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜の表面ＳＥＭ像が示され、図７（ｄ）には、窒化膜付きＡｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜の表面ＳＥＭ像が示されている。図７（ｅ）には、Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜の表面ＳＥＭ像が示され、図７（ｆ）には、窒化膜付きＡｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜の表面ＳＥＭ像が示されている。
図７（ａ）に示すように、Ａｌ純金属膜ではヒロックが発生することが確認された。また、図７（ｂ）に示すように、Ａｌ純金属膜に窒化膜を設けてもヒロックが発生することが確認された。これに対し、図７（ｃ）に示すように、Ａｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜ではヒロックが発生するものの、図７（ｄ）に示すように、窒化膜付きのＡｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜ではヒロックが発生しないことが確認された。さらに、図７（ｅ）に示すように、Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜ではヒロックが発生するものの、図７（ｆ）に示すように、窒化膜付きのＡｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜ではヒロックが発生しないことが確認された。
なお、加熱温度が４５０℃、加熱時間１．５時間、及び加熱温度が５００℃、加熱時間１．０時間のいずれの場合も、Ａｌ合金膜の比抵抗は、加熱時間４５０℃、加熱時間０．５時間の場合と同程度であった。
図８（ａ）～図８（ｄ）は、ガラス基板上に形成したＡｌ合金膜をエッチングした後におけるガラス基板表面のＳＥＭ像の一例が示されている。ここで、図８（ａ）には、Ａｌ－０．１ａｔ％Ｆｅ膜をエッチングした例が示され、図８（ｂ）には、Ａｌ－０．０５ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜をエッチングした例が示され、図８（ｃ）には、Ａｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜をエッチングした例が示され、図８（ｄ）には、Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜をエッチングした例が示されている。
ドライエッチングにおいて、エッチングガスは、Ｃｌ２（５０ｓｃｃｍ）／Ａｒ（２０ｓｃｃｍ）の混合ガスである。エッチング圧は、１．０Ｐａである。放電電力は、基板バイアス電力が４００Ｗの状態で、６００Ｗである。また、フッ素系ガス（ＣＦ４、ＳＦ６、 ＣＨＦ３など）、塩素系ガス（ＢＣｌ３など）のガスを使用したり、これらを組み合わせて使用したりしてもよい。ウェットエッチング液としては、フッ化アンモニウム／硝酸／水を含む混合溶液（例：関東化学KSMF-260）、ＫＳＭＦシリーズ（関東化学）、リン酸／硝酸／酢酸／水を含む混合液（関東化学 混酸Ａｌエッチング液）、過酸化水素水、過酸化水素水を含む混合液等が用いられる。液温は、４０℃である。膜種、構造によって、エッチングガスやエッチング液は使い分けられ、また、ドライエッチングとウェットエッチングを組み合わせてもよい。
図８（ａ）～図８（ｄ）に示すＡｌ合金膜では、いずれもガラス基板上に残渣なくドライエッチング及びウェットエッチングが可能になることが分かった。
図９（ａ）及び図９（ｂ）は、ガラス基板上に形成したＡｌ合金膜にさらに窒化膜（ＴｉＮ、７０ｎｍ）を付けた膜をエッチングした後におけるガラス基板表面のＳＥＭ像の一例が示されている。ここで、図９（ａ）には、ＴｉＮ膜／Ａｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜をエッチングした例が示され、図９（ｂ）には、ＴｉＮ膜／Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜をエッチングした例が示されている。
図９（ａ）、（ｂ）に示す窒化膜付きのＡｌ合金膜では、いずれもガラス基板上に残渣なく、例えば、ドライエッチング等のエッチングが可能になることが分かった。窒化膜は、エッチング時に、Ａｌ合金膜と一括で取り除かれる。従って、キャップ層である窒化膜をＡｌ合金膜に付設させても、Ａｌ合金膜のエッチング工程で、窒化膜付きＡｌ合金膜を一括でエッチングすることができる。
また、図９（ａ）に示すＴｉＮ膜／Ａｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜、及び、図９（ｂ）に示すＴｉＮ膜／Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜に対して、レジスト現像液であるＴＭＡＨ（Tetramethyl ammonium hydroxide）溶液、または、酸化膜除去を行うＨＦ溶液を用いた薬液処理を行ったところ、ＴｉＮ膜の表面に荒れは発生しなかった。
表１には、Ａｌ合金膜の屈曲試験の結果が示されている。
屈曲試験用の基板として、ポリイミド層（２５μｍ）の基板を準備した。ポリイミド層上に、Ａｌ－０．１ａｔ％Ｆｅ膜、Ａｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜、及びＡｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜の３種のＡｌ合金膜を成膜した。Ａｌ合金膜の厚みは、３００ｎｍである。さらに、それぞれのＡｌ合金膜にＴｉＮ膜を形成した。ＴｉＮ膜の厚みとしては、３０ｎｍ、５０ｎｍ、及び７０ｎｍの３種が準備された。すなわち、９種の評価用サンプル（サンプル１～９）が形成された。
評価用サンプルのそれぞれには、屈曲試験前に、４５０℃、３０分のアニール処理が施された。屈曲試験での屈曲半径は、１ｍｍである。試験速度は、３０ｒｐｍである。屈曲回数は、１回、１０００回、１００００回、及び１０００００回である。
Figure 0007133727000001
屈曲試験前後での抵抗（シート抵抗（Ω／square））を計測した。屈曲試験前の抵抗をＲ０とし、試験後の抵抗をＲとし、Ｒ／ＲＯを表１に示している。Ｒ／Ｒ０が「１」に漸近するほど、屈曲試験前後での抵抗変化がないことを意味する。
表１に示すように、１００００回の屈曲回数まで、サンプル１～９について初期値（Ｒ０）からの抵抗変化がないことが認められた。１０００００回の屈曲回数になると、サンプル１、４、７について抵抗上昇が見られたものの、その他のサンプル２、３、５、６、８、９では、初期値（Ｒ０）からの抵抗変化がないことが認められた。屈曲半径が１．０ｍｍの場合、より確実な屈曲耐性を得るためには、ＴｉＮ膜の厚みが５０ｎｍ以下に設定されることが好ましい。
なお、表２には、Ａｌ合金膜の屈曲試験の別の結果が示されている。
表２には、屈曲試験での屈曲半径が１．５ｍｍの場合が示されている。サンプルとして、３種が用意された（サンプル１０～１２）。例えば、Ａｌ－０．１ａｔ％Ｆｅ膜、Ａｌ－０．１ａｔ％Ｆｅ－０．０２ａｔ％Ｖ膜、及びＡｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜の３種のＡｌ合金膜のそれぞれに７０ｎｍのＴｉＮ膜が形成された。
Figure 0007133727000002
表２に示すように、ＴｉＮ膜の厚みを７０ｎｍとすると、サンプル１０～１２において屈曲回数が１０００００回でも、初期値（Ｒ０）からの抵抗変化がないことが認められた。すなわち、屈曲半径を１．５ｍｍとすれば、ＴｉＮ膜の厚みを７０ｎｍとしても、優れた屈曲耐性が得られることがわかった。
なお、厚みが３００ｎｍでの単層のＭｏ膜についても、サンプル１～９と同様に屈曲試験を試みた。単層のＭｏ膜においては、屈曲回数が１０３回で、Ｍｏ膜にクラックが発生し、Ｒ／Ｒ０が約５０となった。単層のＭｏ膜では、屈曲回数が１０４回になると、クラックがさらに増え、Ｒ／Ｒ０が約６５にまで上昇することを確認した。
上述したように、キャップ層の材料の例としては、ＴｉＮ膜に限らず、ＭｏＮ、ＷＮ、ＴａＮ、Ｔｉ、Ｍｏ、Ｗ、Ｔａ等からなるいずれかの膜が用いられてもよい。例えば、Ｗ膜が７０ｎｍのときには、Ｗ／Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜の抵抗率が４．４（μΩ・ｃｍ）となり、Ｔａ膜が７０ｎｍのときには、Ｔａ／Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜の抵抗率が４．３（μΩ・ｃｍ）となり、Ｍｏ膜が７０ｎｍのときには、Ｍｏ／Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜の抵抗率が４．４（μΩ・ｃｍ）となり、ＴｉＮ付きＡｌ合金膜と抵抗率が同程度になった。
特に、Ｍｏ、Ｗの抵抗率は、ＴｉＮ膜の抵抗率に近いことに加え、Ｍｏ、Ｗは、Ａｌ、Ｆｅ、及びＶに対し、優れたバリア機能を有することから、これらの材料をＴｉＮに置き換えることができる。
例えば、図１０（ａ）～図１０（ｄ）は、加熱温度が５００℃で加熱時間を１．０時間にした場合のキャップ層付きの積層膜の表面ＳＥＭ像である。ここで、キャップ層としては、膜厚３０ｎｍのＭｏ（図１０（ａ））、膜厚７０ｎｍのＭｏ（図１０（ｂ））、膜厚３０ｎｍのＷ（図１０（ｃ））、または膜厚７０ｎｍのＷ（図１０（ｄ））が用いられている。Ａｌ合金膜は、Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜（膜厚：３００ｎｍ）である。
図１０（ａ）～図１０（ｄ）に示すように、いずれの積層膜においてヒロックが発生していないことが分かる。
表３には、屈曲試験での屈曲半径が１．０ｍｍの場合が示されている。サンプルとして、膜厚３００ｎｍのＡｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜に、Ｍｏ、Ｗのキャップ層が形成され、例えば、Ｍｏ（７０ｎｍ）／Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜（サンプル１３）、Ｍｏ（３０ｎｍ）／Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜（サンプル１４）、Ｗ（７０ｎｍ）／Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜（サンプル１５）、及びＷ（３０ｎｍ）／Ａｌ－０．２ａｔ％Ｆｅ－０．０５ａｔ％Ｖ膜（サンプル１６）の４種が用意された。
Figure 0007133727000003
表３に示すように、１０００回の屈曲回数までは、サンプル１３～１６について初期値（Ｒ０）からの抵抗変化がないことが認められた。但し、屈曲回数が１００００回となると、膜厚が７０ｎｍのＭｏ膜またはＷ膜の場合において、Ｒ／ＲＯ値が上昇し始めた。しかし、膜厚が３０ｎｍのＭｏ膜またはＷ膜の場合では、いずれの積層膜において屈曲回数が１０００００回であっても、初期値（Ｒ０）からの抵抗変化がないことが認められた。
このように、キャップ層は、ＴｉＮに限らず、ＴｉＮと似た機械特性を持つ材料であれば、キャップ層としてＴｉＮと同様の耐熱性効果が発揮できる。また、キャップ層の種類と膜厚を最適化することで、耐熱性と屈曲性を両立することが可能である。なお、本実施形態において、例示した材料は、一例であり、耐熱性、比抵抗、屈曲耐性の仕様に合わせて各膜の膜厚の調整や、２積層、３積層の構造を調整することができる。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。各実施形態は、独立の形態とは限らず、技術的に可能な限り複合することができる。
１、２…薄膜トランジスタ
１０…ガラス基板
１１、２１…活性層
１２、２２…ゲート絶縁膜
１３…ゲート電極
１５…保護層
１６Ｄ、２６Ｄ…ドレイン電極
１６Ｓ、２６Ｓ…ソース電極
１３１…Ａｌ合金膜
１３２、１３３…キャップ層

Claims (4)

  1. アルミニウムからなる主成分と、前記主成分に添加され、０．００５ａｔ％以上０．８８％以下の鉄および０．０１ａｔ％以上０．０５ａｔ％以下のバナジウムからなる添加元素と、不可避成分とを有する金属配線膜と、
    ＴｉＮ、ＭｏＮ、ＷＮ、ＴａＮ、Ｔｉ、Ｍｏ、ＷまたはＴａで構成され、前記金属配線膜に積層された第１キャップ層と
    を具備する金属配線構造体。
  2. 請求項１に記載された金属配線構造体であって、
    前記金属配線膜には、前記第１キャップ層とは反対側において、ＴｉＮ、ＭｏＮ、ＷＮ、ＴａＮ、Ｔｉ、Ｍｏ、ＷまたはＴａで構成された第２キャップ層が設けられ、前記金属配線膜が前記第１キャップ層と前記第２キャップ層との間に設けられている
    金属配線構造体。
  3. アルミニウムからなる主成分と、前記主成分に添加され、０．００５ａｔ％以上０．８８％以下の鉄および０．０１ａｔ％以上０．０５ａｔ％以下のバナジウムからなる添加元素と、不可避成分とを有する金属配線膜を基板に形成し、
    前記金属配線膜にＴｉＮ、ＭｏＮ、ＷＮ、ＴａＮ、Ｔｉ、Ｍｏ、ＷまたはＴａで構成された第１キャップ層を積層し、
    前記金属配線膜を５００℃以下で加熱処理する
    金属配線構造体の製造方法。
  4. 請求項３に記載された金属配線構造体の製造方法であって、
    前記第１キャップ層とは反対側の前記金属配線膜にＴｉＮ、ＭｏＮ、ＷＮ、ＴａＮ、Ｔｉ、Ｍｏ、ＷまたはＴａで構成された第２キャップ層を形成し、前記金属配線膜を前記第１キャップ層と前記第２キャップ層との間に配置する
    金属配線構造体の製造方法。
JP2021559565A 2020-06-30 2021-06-22 金属配線構造体及び金属配線構造体の製造方法 Active JP7133727B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020112983 2020-06-30
JP2020112983 2020-06-30
PCT/JP2021/023626 WO2022004491A1 (ja) 2020-06-30 2021-06-22 金属配線構造体、金属配線構造体の製造方法及びスパッタリングターゲット

Publications (2)

Publication Number Publication Date
JPWO2022004491A1 JPWO2022004491A1 (ja) 2022-01-06
JP7133727B2 true JP7133727B2 (ja) 2022-09-08

Family

ID=79316267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021559565A Active JP7133727B2 (ja) 2020-06-30 2021-06-22 金属配線構造体及び金属配線構造体の製造方法

Country Status (5)

Country Link
JP (1) JP7133727B2 (ja)
KR (1) KR20220156913A (ja)
CN (1) CN115485818A (ja)
TW (1) TWI826799B (ja)
WO (1) WO2022004491A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260194A (ja) 1995-10-12 2004-09-16 Toshiba Corp 配線膜、配線膜形成用のスパッタターゲットおよびそれを用いた電子部品
JP2008098611A (ja) 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP2017092330A (ja) 2015-11-13 2017-05-25 株式会社神戸製鋼所 デバイス用配線膜
JP2017092331A (ja) 2015-11-13 2017-05-25 株式会社神戸製鋼所 デバイス用配線膜、およびＡｌ合金スパッタリングターゲット材料
JP2019077917A (ja) 2017-10-24 2019-05-23 株式会社アルバック Ａｌ合金導電膜、薄膜トランジスタ及びＡｌ合金導電膜の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003089864A (ja) * 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
US20050112019A1 (en) * 2003-10-30 2005-05-26 Kabushiki Kaisha Kobe Seiko Sho(Kobe Steel, Ltd.) Aluminum-alloy reflection film for optical information-recording, optical information-recording medium, and aluminum-alloy sputtering target for formation of the aluminum-alloy reflection film for optical information-recording
CN105917450A (zh) 2014-01-15 2016-08-31 株式会社神户制钢所 薄膜晶体管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260194A (ja) 1995-10-12 2004-09-16 Toshiba Corp 配線膜、配線膜形成用のスパッタターゲットおよびそれを用いた電子部品
JP2008098611A (ja) 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP2017092330A (ja) 2015-11-13 2017-05-25 株式会社神戸製鋼所 デバイス用配線膜
JP2017092331A (ja) 2015-11-13 2017-05-25 株式会社神戸製鋼所 デバイス用配線膜、およびＡｌ合金スパッタリングターゲット材料
JP2019077917A (ja) 2017-10-24 2019-05-23 株式会社アルバック Ａｌ合金導電膜、薄膜トランジスタ及びＡｌ合金導電膜の製造方法

Also Published As

Publication number Publication date
WO2022004491A1 (ja) 2022-01-06
KR20220156913A (ko) 2022-11-28
CN115485818A (zh) 2022-12-16
TW202206625A (zh) 2022-02-16
TWI826799B (zh) 2023-12-21
JPWO2022004491A1 (ja) 2022-01-06

Similar Documents

Publication Publication Date Title
TWI437697B (zh) Wiring structure and a display device having a wiring structure
US20060091792A1 (en) Copper alloy thin films, copper alloy sputtering targets and flat panel displays
JP6630414B2 (ja) フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット
KR102549527B1 (ko) 알루미늄 합금 막, 그 제조방법, 및 박막 트랜지스터
JP4729661B2 (ja) ヒロックが無いアルミニウム層及びその形成方法
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
JP2010238800A (ja) 表示装置用Ａｌ合金膜、薄膜トランジスタ基板および表示装置
TWI749780B (zh) 鋁合金靶、鋁合金配線膜以及鋁合金配線膜的製造方法
KR102571458B1 (ko) 알루미늄 합금 타깃 및 그 제조방법
JP7133727B2 (ja) 金属配線構造体及び金属配線構造体の製造方法
KR102677079B1 (ko) 알루미늄 합금 타겟, 알루미늄 합금 배선막, 및 알루미늄 합금 배선막의 제조 방법
JP6947604B2 (ja) Ａｌ合金導電膜、薄膜トランジスタ及びＡｌ合金導電膜の製造方法
JP2017092331A (ja) デバイス用配線膜、およびＡｌ合金スパッタリングターゲット材料

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220829

R150 Certificate of patent or registration of utility model

Ref document number: 7133727

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150