TWI826799B - 金屬配線構造體以及金屬配線構造體的製造方法 - Google Patents

金屬配線構造體以及金屬配線構造體的製造方法 Download PDF

Info

Publication number
TWI826799B
TWI826799B TW110123921A TW110123921A TWI826799B TW I826799 B TWI826799 B TW I826799B TW 110123921 A TW110123921 A TW 110123921A TW 110123921 A TW110123921 A TW 110123921A TW I826799 B TWI826799 B TW I826799B
Authority
TW
Taiwan
Prior art keywords
film
metal wiring
alloy
wiring structure
layer
Prior art date
Application number
TW110123921A
Other languages
English (en)
Other versions
TW202206625A (zh
Inventor
若井雅文
半那拓
中台保夫
中村亮太
Original Assignee
日商愛發科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛發科股份有限公司 filed Critical 日商愛發科股份有限公司
Publication of TW202206625A publication Critical patent/TW202206625A/zh
Application granted granted Critical
Publication of TWI826799B publication Critical patent/TWI826799B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本發明之課題為提供一種為低電阻且抗熱性、撓曲性優異之金屬配線構造體以及金屬配線構造體的製造方法。為了達成上述目的，金屬配線構造體係具備金屬配線膜與第一蓋層；前述金屬配線膜係具有：主成分，係由鋁所構成；以及添加元素，係被添加於前述主成分，且由0.005at%以上至0.88at%以下的鐵所構成；前述第一蓋層係積層於前述金屬配線膜。若為此種金屬配線構造體，則可提供為低電阻且抗熱性、撓曲性優異之金屬配線構造體。

Description

金屬配線構造體以及金屬配線構造體的製造方法
本發明係關於一種金屬配線構造體、金屬配線構造體的製造方法以及濺鍍靶。
在液晶顯示元件、有機EL(Electro-Luminescent；電致發光)顯示元件等薄膜電晶體(TFT：Thin Film Transistor)中，例如有像Al(鋁)般的低電阻金屬被作為配線材使用之情形。
然而，關於閘極電極(gate electrode)，由於是在製造步驟之途中形成，所以會在閘極電極形成後受到因退火(anneal)處理所致的熱歷程(heat history)。因此，以作為閘極電極之材料來說，具備能承受熱歷程之熱抗性的高熔點金屬(例如Mo(鉬))被使用的情形很多(例如參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2015-156482號公報。
然而，在將像Mo般的高熔點金屬作為電極材來應用於具有曲面形狀之畫面的顯示器(display)或可折彎的折疊式顯示器(foldable display)之曲面部的情形下，因為高熔點金屬不具有充分的撓曲抗性，故有電極因撓曲而破裂的可能性。
進一步地，像Mo般的高熔點金屬比起像Al般的低電阻金屬電阻率較高。因此，隨著顯示器的尺寸上升，有招致顯示器上的顯示延遲的可能性。
有鑑於以上般的事情，本發明之目的係在於提供一種為低電阻且抗熱性、撓曲性優異之金屬配線構造體、金屬配線構造體的製造方法以及濺鍍靶。
為了達成上述目的，本發明的一形態之金屬配線構造體係具備金屬配線膜與第一蓋層(first cap layer)；上述金屬配線膜係具有：主成分，係由鋁所構成；以及添加元素，係被添加於上述主成分，且由0.005at%以上至0.88at%以下的鐵所構成；上述第一蓋層係積層於上述金屬配線膜。
若為此種金屬配線構造體，則可提供為低電阻且抗熱性、撓曲性優異之金屬配線構造體。
在上述之金屬配線構造體中，也可進一步具有0.01at%以上至0.05at%以下的釩(vanadium)作為上述添加元素。
若為此種金屬配線構造體，則可提供為低電阻且抗熱性、撓曲性優異之金屬配線構造體。
在上述之金屬配線構造體中，上述金屬配線構造體也可由上述主 成分、上述添加元素以及不可避免成分(inevitable component)所構成。
若為此種金屬配線構造體，則可提供為低電阻且抗熱性、撓曲性優異之金屬配線構造體。
在上述之金屬配線構造體中，於上述金屬配線膜可在上述第一蓋層的相反側設有第二蓋層，且上述金屬配線膜可被設於上述第一蓋層與上述第二蓋層之間。
若為此種金屬配線構造體，則可提供為低電阻且抗熱性、撓曲性優異之金屬配線構造體。
為了達成上述目的，在本發明的一形態之金屬配線構造體的製造方法中，在基板形成金屬配線膜，其中上述金屬配線膜係具有：主成分，係由鋁所構成；以及添加元素，係被添加於上述主成分，且由0.005at%以上至0.88at%以下的鐵所構成；將第一蓋層積層於上述金屬配線膜；以500℃以下加熱處理上述金屬配線膜。
若為此種金屬配線構造體的製造方法，則可提供為低電阻且抗熱性、撓曲性優異之金屬配線構造體。
在上述之金屬配線構造體的製造方法中，可在上述第一蓋層的相反側之上述金屬配線膜形成第二蓋層，且將上述金屬配線膜配置於上述第一蓋層與上述第二蓋層之間。
若為此種金屬配線構造體的製造方法，則可提供為低電阻且抗熱性、撓曲性優異之金屬配線構造體。
為了達成上述目的，提供有一種形成上述之金屬配線構造體的濺鍍靶(sputtering target)。
如以上所述般，根據本發明，可提供為低電阻且抗熱性、撓曲性優異之金屬配線構造體、金屬配線構造體的製造方法以及濺鍍靶。
1,2:薄膜電晶體
10:玻璃基板
11,21:活性層
12,22:閘極絕緣膜
13:閘極電極
15:保護層
16D,26D:汲極電極
16S,26S:源極電極
131:Al合金膜
132:蓋層(第一蓋層)
133:蓋層(第二蓋層)
[圖1]中的(a)以及圖1中的(b)是具有本實施形態之金屬配線構造體的薄膜電晶體之概略剖視圖。圖1中的(c)、圖1中的(d)是本實施形態之金屬配線構造體的概略剖視圖。
[圖2]中的(a)是表示在不設置氮化膜之情形下的在複數個Al合金膜的剛成膜後以及加熱處理後的表面粗糙度之變化的圖表(graph chart)。圖2中的(b)是表示在設置了氮化膜之情形下的在複數個Al合金膜之加熱處理後的表面粗糙度之變化的圖表。
[圖3]中的(a)是表示在Al純金屬膜、複數個Al合金膜之剛成膜後以及加熱處理後的電阻率ρ(μΩ．cm)之變化的圖表。圖3中的(b)是表示形成了作為蓋層之氮化膜的Al合金膜之加熱處理前的電阻率ρ(μΩ．cm)之圖表。圖3中的(c)是表示形成了作為蓋層之氮化膜的Al合金膜之加熱處理後的電阻率ρ(μΩ．cm)之圖表。
[圖4]是在不設置氮化膜之情形下的加熱處理後之Al純金屬膜以及複數個Al合金膜的表面SEM(Scanning Electron Microscope；掃描式電子顯微鏡)像。
[圖5]是在設置了氮化膜之情形下的加熱處理後之Al純金屬膜以及複數個Al合金膜的表面SEM像。
[圖6]是在加熱溫度為450℃且將加熱時間設為1.5小時之情形下的Al純金屬膜、Al合金膜以及附有蓋層之積層膜的表面SEM像。
[圖7]是在加熱溫度為500℃且將加熱時間設為1.0小時之情形下的Al純金屬 膜、Al合金膜以及附有蓋層之積層膜的表面SEM像。
[圖8]是在將形成於玻璃基板上的Al合金膜予以蝕刻後的玻璃基板表面之SEM像的一例。
[圖9]是在將對形成於玻璃基板上的Al合金膜進一步地附加氮化膜而成的膜予以蝕刻後的玻璃基板表面之SEM像的一例。
[圖10]是在加熱溫度為500℃且將加熱時間設為1.0小時之情形下的附有蓋層之積層膜的表面SEM像。
以下，一邊參照圖式一邊說明本發明之實施形態。有於各圖式導入XYZ軸座標之情形。又，有對相同構件或者是具有相同功能的構件附加相同符號之情形，且有在說明該構件之後適宜省略說明之情形。
說明使用有本實施形態之金屬配線構造體的器件(device)之構造、作用的一例。
(薄膜電晶體)
圖1中的(a)以及圖1中的(b)是具有本實施形態之金屬配線構造體的薄膜電晶體之概略剖視圖。圖1中的(c)是本實施形態之金屬配線構造體的概略剖視圖。
在圖1中的(a)係表示有頂閘(top-gate)型的薄膜電晶體1。在薄膜電晶體1中，於玻璃基板10上積層有活性層(半導體層)11、閘極絕緣膜12、閘極電極13以及保護層15。活性層11係由例如LTPS(Low Temperature Poly-Silicon；低溫多晶矽)所構成。活性層11係與源極(source)電極16S以及汲極(drain)電極16D電性連接。另外，關於基板並不限於玻璃基板，也可以是SiOx基板、SiNx基板、附 有SiOx膜的玻璃基板、附有SiNx膜的玻璃基板等。以下，以玻璃基板10為例做說明。
圖1中的(b)所示的薄膜電晶體2是底閘(bottom-gate)型的薄膜電晶體。在薄膜電晶體2中，於玻璃基板10上積層有閘極電極13、閘極絕緣膜22、活性層21、源極電極26S以及汲極電極26D。活性層21係由例如IGZO(In-Ga-Zn-O)系氧化物半導體材料所構成。活性層21係與源極電極26S以及汲極電極26D電性連接。
閘極電極13的厚度不特別限定，例如為100nm以上至600nm以下，較佳為200nm以上至400nm以下。在不滿100nm之厚度下，閘極電極13難以低電阻化。在超過600nm之厚度下，薄膜電晶體2的撓曲抗性傾向於低落。閘極電極13係由本實施形態之金屬配線構造體所構成。閘極電極13的比電阻(specific resistance)係設定為例如15μΩ．cm以下，較佳為10μΩ．cm以下，更佳為6.0μΩ．cm以下，再更佳為3.7μΩ．cm以下。
閘極電極13係如下形成：以濺鍍法成膜有緊實狀的Al合金膜後，積層有氮化膜、金屬膜等蓋層，之後，圖案化(patterning)成預定形狀。濺鍍法係適用例如DC(Direct Current；直流)濺鍍法、脈衝DC濺鍍法、RF(Radio Frequency；射頻)濺鍍法等。於緊實狀的Al合金膜之圖案化係適用濕式蝕刻(wet etching)、乾式蝕刻(dry etching)中的任一個。又，於蓋層的圖案化係適用乾式蝕刻以及濕式蝕刻中的任一個。閘極電極13的成膜以及圖案化一般來說係在薄膜電晶體1、2的製造步驟之途中進行。
又，在薄膜電晶體1、2中，因應需求而在製造步驟中施予有加熱處理(退火)。例如在薄膜電晶體1中，在形成了閘極電極13之後，為了活性層11之活性化，或者是活性層11之氫填補，有著進行有500℃以下的加熱處理之情形。加熱時間係適宜變更，例如若為450℃則90分鐘以下，若為500℃則60分鐘 以下。薄膜電晶體2也進行同樣的熱處理。例如在活性層21或者是閘極絕緣膜22中，為了活性層21或者是閘極絕緣膜22的缺陷補修，有著進行有500℃以下的加熱處理之情形。在此情形下加熱時間也是適宜變更，例如若為450℃則90分鐘以下，若為500℃則60分鐘以下。
在以往，一般來說選擇能承受此種熱歷程之高熔點金屬(例如Mo(鉬))作為閘極電極13之材料。
然而，在最近薄膜電晶體1、2不只應用於平面(flat)型的顯示器件，有應用於周緣部彎曲的曲線(Curved)型的顯示器件、可折彎成圓弧狀的可彎(Bendable)型的顯示器件、可折疊180度的折疊式型的顯示器件等之情形。
若將高熔點金屬(例如Mo)為主成分的閘極電極應用於此種顯示器件的曲面部，由於高熔點金屬不具有充分的撓曲抗性，故有閘極電極的一部分會龜裂而該電極會破裂的可能性。閘極電極係具有在隔著閘極絕緣膜而對向的活性層形成通道(channel)之任務。因此，在顯示器件的曲面部應用有閘極電極之情形下，較期望為閘極電極不會龜裂、破裂，具備優異的撓曲抗性。
進一步地，高熔點金屬的電阻率在金屬之中也是相對高，隨著裝有薄膜電晶體1或薄膜電晶體2的顯示器之尺寸上升，顯示器中的顯示延遲可能會發生。
為了處理此現象，有著將柔軟性優異且低電阻的Al純金屬應用於閘極電極之材料的方法。然而，若以Al純金屬構成閘極電極，則會有Al之結晶粒徑因熱歷程而大徑化，應力(壓縮應力、拉伸應力)會在閘極電極內產生，小丘(hillock)會在電極表面產生之情形。
若此種小丘從閘極電極剝離，則有著閘極電極會成為高電阻或閘極電極會斷線之可能性。進一步地，在小丘上形成有別的膜之情形下，該膜會接收基底的小丘之形狀而成為高電阻，或是膜會斷線。
又，在閘極電極13之圖案化中，由於適用濕式蝕刻以及乾式蝕刻中的任一個，因此在閘極電極13中，要求以濕式蝕刻以及乾式蝕刻無殘渣地加工。
如此，以作為構成閘極電極13之電極材來說，不用說閘極電極13要為低電阻，也要求要有優異的撓曲抗性(柔軟性)，要有小丘不易產生之優異的抗熱性，能夠無殘渣地蝕刻加工。
(金屬配線構造體)
在本實施形態中，為了處理上述的課題，以作為閘極電極13之材料來說，應用有圖1中的(c)所示的金屬配線構造體。金屬配線構造體係在例如真空槽內藉由濺鍍成膜而形成。
金屬配線構造體係具有主成分與添加元素的金屬配線膜藉由濺鍍法而形成於玻璃基板等基板，前述主成分係由鋁所構成，前述添加元素係被添加於主成分且由鐵所構成。之後，於金屬配線膜積層有蓋層。進一步地，金屬配線構造體係與對例如活性層11、21所施予的熱處理一併在500℃以下加熱處理。於金屬配線膜也可添加釩。
如圖1中的(c)所示，金屬配線構造體係具有：Al合金膜131，為金屬配線膜；以及蓋層132(第一蓋層)，係積層於Al合金膜131，且由不易在Al合金膜131中擴散的TiN、MoN、WN、TaN、Ti、Mo、W、Ta等所構成。
本實施形態之Al合金膜是具有主成分與添加元素的金屬配線膜，前述主成分係由鋁所構成，前述添加元素係被添加於主成分且由0.005at%以上至0.88at%以下的鐵所構成(at%：atom%(原子百分比))。在金屬配線膜中，可包含0.01at%以上至0.05at%以下的釩作為添加元素。
Al合金膜除此之外也可包含不可避免成分。在此情形下，Al合金膜係由主成分、鐵及釩的元素群以及不可避免成分所構成。在此，所謂的不可 避免成分可舉出例如Si、Cu、Mn或者是Zn。
在此，若鐵的含有量比0.005at%還小，則在對Al合金膜施予有加熱處理之情形下，小丘會容易產生於Al合金膜，較不佳。另一方面，若鐵的含有量比0.88at%還大，則靶組成控制會變困難，會得不到膜質的均勻性故較不佳。或者是，鋁合金膜之乾式蝕刻性能會低落故較不佳。
又，若釩的含有量比0.01at%還小，則在對Al合金膜施予有加熱處理之情形下，小丘會容易產生於Al合金膜，較不佳。另一方面，若釩的含有量比0.05at%還大，則Al合金膜的電阻率會變高，較不佳。
使用此種Al合金膜，則形成有例如電阻率為3.7μΩ．cm以下，較佳為3.3μΩ．cm以下之低電阻的閘極電極13。進一步地，Al合金膜係具有優異的撓曲抗性，並且會發揮因添加Fe元素或V元素所致的優異功效。
例如，以作為因添加Fe元素或V元素所致的作用來說，就算對Al合金膜施予有加熱處理(最高500℃，加熱時間若450℃則為90分鐘以下，若500℃則為60分鐘以下)，小丘也不易於Al合金膜產生。例如，就算對Al合金膜施予有加熱處理(最高500℃，加熱時間若450℃則為90分鐘以下，若500℃則為60分鐘以下)，Al合金膜中的於Al粒子間的鐵濃度相對變高，相鄰的Al粒子彼此之結合被抑制，Al粒子止於微小粒子的狀態(微小粒徑：1μm以下)。本實施形態中的粒子之平均粒徑係藉由雷射繞射(laser diffraction)法、使用了電子顯微鏡像的影像分析等所求得。
進一步地，於Al合金膜含有釩之情形下，由於釩是相對於鋁的固溶(solid solution)強化元素，故在Al粒子內會促進Al與V之間的固溶。藉此，分散形成有Al-V的金屬間化合物，Al粒子內的Al之移動(Al遷移(Al migration))被抑制。
又，在金屬配線構造體中，以蓋層132物理性地被覆Al合金膜 131。因此，與添加元素之上述功效加乘，Al合金膜中的小丘產生被進一步地抑制。結果，就算於Al合金膜施予有加熱處理，Al粒子之巨大化亦即小丘的生成也被抑制，形成有抗熱性高的Al合金膜。
又，若為上述的附有蓋層132之Al合金膜131，則能夠以乾式蝕刻將蓋層132以及Al合金膜131雙方蝕刻。
如圖1中的(d)所示，蓋層132不只是設置於Al合金膜131與閘極絕緣膜22之間，也可設置於Al合金膜131與玻璃基板10之間。例如於金屬配線膜(Al合金膜131)係在蓋層132的相反側設有不同於蓋層132的蓋層133(第二蓋層)。蓋層133係由TiN、MoN、WN、TaN、Ti、Mo、W、Ta等所構成。
藉著Al合金膜131被設置於蓋層132與蓋層133之間，蓋層之作用不只是從Al合金膜131的上方也從下方對Al合金膜131作用，更加抑制Al合金膜131中的小丘之產生。
例如，在將Al合金膜131形成於玻璃基板10之前，於蓋層132之相反側的Al合金膜131形成有蓋層133。藉此，Al合金膜131係被配置於蓋層132與蓋層133之間。
另外，在Al合金膜的小丘抑制中，也有添加Fe以及V以外的遷移元素、半導體元素、鹼土類元素、以及從鑭系所選擇的多種元素以取代Fe以及V的手法。然而，有著在遷移元素、半導體元素、鹼土類元素、以及從鑭系所選擇的多種元素之中包含有與Al不相熔融的元素之情形。
假如說，與Al不相熔融的元素被添加到Al膜，則加熱處理後，與Al不相熔融的元素可能會於Al合金的晶粒邊界析出，在該元素析出之部位以外的部分的膜可能會形成有空隙(void)(孔)。在本實施形態中，對Al膜添加Fe或V等二種元素或者是利用蓋層，藉此空隙不會產生，也能夠確實地抑制小丘的產生。
(鋁合金靶)
使用鋁合金靶(Al合金靶)作為在Al合金膜之形成所使用的濺鍍靶。
準備與Al合金膜相同的靶作為Al合金靶。例如，Al合金靶係在作為主成分之純度5N(99.999%)以上的Al純金屬片具備被添加於鋁之主成分的元素群。元素群係由0.005at%以上至0.88at%以下的鐵(Fe)所構成，或者是由0.005at%以上至0.88at%以下的鐵(Fe)以及0.01at%以上至0.05at%以下的釩(V)所構成(at%：原子%)。
除此之外，Al合金靶係可包含合計20ppm以下的不可避免成分。在此情形下，Al合金靶係由主成分、元素群以及不可避免成分所構成。在此，所謂的不可避免成分可舉出Si、Cu、Mn、Zn。作為一例，Si為4ppm以下，Cu為3ppm以下，Mn為1ppm以下，Zn為0.3ppm以下。
關於Al合金靶，在Al純金屬片將元素群混合，用感應加熱等熔解法將這些混合材料在坩堝內熔解，首先形成為Al合金鑄錠。對Al合金鑄錠施予鍛造(forging)、壓延(calendering)、衝壓(pressing)等塑性加工，將Al合金鑄錠加工成板狀、圓板狀，藉此製作Al合金靶。
例如，於坩堝設置Al、Fe或V的個別的金屬材料(金屬片、金屬粉)。接下來，以比Al合金的熔點(例如655℃)還高300℃以上的熔融溫度(例如955℃)用感應加熱將各金屬材料加熱，各金屬材料在坩堝內熔融。接下來，從該熔融溫度開始，已熔融的金屬冷卻到室溫為止而形成有鋁合金鑄錠。之後，鋁合金鑄錠係因應需求而鍛造，鋁合金鑄錠被切成板狀或圓板狀。藉此，形成有Al合金靶。
在此，以作為形成濺鍍靶用的合金鑄錠之方法來說有以下方法：以比金屬材料之熔點還高出少許的熔融溫度將金屬材料熔融，從該高出少許的 熔融溫度開始使金屬材料冷卻而形成合金鑄錠。這是為了藉由縮短從熔融狀態到冷卻為止的冷卻時間，避免在冷卻過程產生之金屬間化合物的析出。然而，在該方法中，因為熔融溫度被設定為比熔點還高出少許的溫度，金屬材料有可能不充分混合。
相對於此，在本實施例中，以比Al合金的熔點還高300℃以上的熔融溫度將金屬材料加熱熔融，因此個別的金屬材料會充分地相混合。在此，也可以認定熔融溫度越高則從熔融溫度開始到室溫為止的冷卻時間就越長，金屬間化合物會容易析出。然而，在本實施形態中，添加元素的濃度有調整，俾使就算Al合金鑄錠從比此種Al合金的熔點還高300℃以上的熔融溫度開始冷卻，金屬間化合物也不易在Al合金鑄錠中析出。
將所添加的元素群之添加量設定於上述之範圍，藉此金屬化合物之相圖中的固相線與液相線之間的溫度差變小，形成有由金屬間化合物等所致的初晶(primary crystal)不易在坩堝內沈降的Al合金鑄錠。於Al合金鑄錠中係均勻地分散有添加元素。
使用此種Al合金靶而濺鍍成膜的Al合金膜係產生上述之優異的功效。
又，若僅以Al純金屬製作濺鍍靶，則有著Al鑄錠在鍛造、壓延、衝壓等塑性加工中受熱，Al結晶粒會在Al鑄錠中成長之情形。Al結晶粒也會存在於從此種Al鑄錠所製作的Al靶，在成膜中Al結晶粒會受到來自電漿(plasma)的熱而在Al靶表面形成有突起物。該突起物可能成為異常放電之原因，或在成膜中突起物可能從Al靶飛出。
相對於此，本實施形態的Al合金靶係以上述的添加量於Al純金屬添加有Fe或V。藉此，就算Al合金鑄錠於鍛造、壓延、衝壓等塑性加工中受熱，Al合金結晶粒也不易在Al合金鑄錠中成長。因此，就算Al合金靶從電漿受熱， 於Al合金靶表面亦不易產生有突起物，異常放電、突起物的飛濺(splash)不易發生。又，由於異常放電、突起物的飛濺被抑制，故也能夠將Al合金靶應用於高功率的濺鍍成膜。
特別是，在添加有Fe的Al合金鑄錠(或Al合金靶)中，粒子間之粒界中的Fe的含有量比粒子內的Fe的含有量還高。進一步地，於Al合金鑄錠(或Al合金靶)含有作為固溶強化元素的釩之情形下，在Al粒子內會促進Al與V之間的固溶，分散形成有Al-V的金屬間化合物。藉此，在Al粒子內的Al的移動被抑制。在此，Al合金鑄錠(或Al合金靶)中的粒子之平均粒徑係被調製為100μm以上至200μm以下。
藉此，在Al合金鑄錠(或Al合金靶)中，粒界會成為障壁，抑制鄰接的微粒子結合而微粒子粗大化的現象。結果，Al合金靶之抗熱性係進一步地提升。
以下表示金屬配線構造體的成膜條件以及複數個金屬配線構造體個別的特性。以下所示的金屬配線構造體是上述之組成的一例，在本實施形態中的金屬配線構造體不限於以下之例。作為一例，加熱處理為氮氛圍(nitride atmosphere)、450℃、0.5小時。
(Al合金膜的製造條件之一例)
放電電力：DC放電，5W/cm2。
成膜溫度：室溫。
成膜壓力：0.3Pa。
膜厚：300nm。
(氮化膜的製造條件之一例)
放電電力：DC放電，5W/cm2。
成膜溫度：室溫。
成膜壓力：0.3Pa。
膜厚：70nm、50nm以及30nm。
藉由上述的成膜條件，形成有例如Al純金屬膜、Al-0.05at%Fe膜、Al-0.1at%Fe膜、Al-0.05at%Fe-0.05at%V膜、Al-0.1at%Fe-0.02at%V膜、Al-0.2at%Fe-0.02at%V膜、Al-0.2at%Fe-0.05at%V膜、Al-0.8at%Fe-0.02at%V膜。於這些Al純金屬膜、Al合金膜係進一步積層有作為蓋層之一例的氮化膜。
在圖1所示的器件中，因為施予有加熱處理，目的為在加熱處理後的金屬配線構造體沒有小丘且為低電阻。
圖2中的(a)是表示在不設置氮化膜之情形下的在複數個Al合金膜之剛成膜後以及加熱處理後的表面粗糙度之變化的圖表。圖2中的(b)是表示在設置了氮化膜之情形下的在複數個Al合金膜之加熱處理後的表面粗糙度之變化的圖表。
圖2中的(a)、(b)的縱軸是以AFM(Atomic Force Microscope；原子力顯微鏡)所測量的粗糙度曲線之最大谷深(P-V；Peak-Valley)。在圖2中的(a)裡，「○」係表示剛成膜後的P-V，「●」係表示加熱處理後的P-V。
在圖2中的(a)、(b)裡，在最左側表示有Al純金屬膜(Pure Al)的結果，以外表示有複數個Al合金膜個別的結果。意味著剛成膜後的P-V與加熱處理後的P-V之間的差△PV越大則加熱處理後的表面凹凸越大，暗示了在加熱處理後小丘會形成的可能性高。
認定了在圖2中的(a)的不設置氮化膜之情形下，在Al純金屬膜中，△PV比起Al合金膜變大。又，在Al合金膜中，雖看得見△PV的上升，但結果是Al合金膜的△PV的值比Al純金屬膜的△PV還小。例如可知Fe的含有量越多則 △PV傾向於越小。進一步地，就算Fe的含有量相同，藉由添加V，△PV進一步地減少了。亦即，可知藉由對Al純金屬加上Fe或者是V的添加物，小丘產生得以抑制。
另一方面，在圖2中的(b)係表示有在設置了氮化膜之情形下的加熱處理後之結果。在此，準備30nm、50nm以及70nm三種作為氮化膜(TiN)的厚度。在Al純金屬膜中，△PV比起不設置氮化膜之情形下降，不過該△PV不漸近於0。
相對於此，可知在Al-0.05at%Fe膜、Al-0.1at%Fe膜、Al-0.05at%Fe-0.05at%V膜、Al-0.1at%Fe-0.02at%V膜、Al-0.2at%Fe-0.02at%V膜、Al-0.2at%Fe-0.05at%V膜、Al-0.8at%Fe-0.02at%V膜中若設置氮化膜，則△PV會比起Al純金屬膜還小。
例如在Al-0.1at%Fe膜中，可知於氮化膜為70nm下△PV會更漸近於0。特別是，可知在使V混合存在之情形下，就算在氮化膜薄至30nm之情形下，△PV也更漸近於0。
圖3中的(a)是表示在Al純金屬膜、複數個Al合金膜之加熱處理後的電阻率ρ(μΩ．cm)之變化的圖表。圖中的虛線是單層的Al合金膜之加熱處理後的電阻率之目標值，作為單層的Al合金膜之電阻率來說，將最大值3.7μΩ．cm以下當作目的。
若注意單層的Al合金膜之電阻率變化，則可知這些電阻率皆為目標值(3.7μΩ．cm以下)。特別是，可知在Al-0.2at%Fe-0.02at%V膜、Al-0.2at%Fe-0.05at%V膜中為3.5μΩ．cm以下，在Al-0.05at%Fe膜、Al-0.1at%Fe膜、Al-0.1at%Fe-0.02at%V膜中為3.3μΩ．cm以下。亦即，可知藉由對Al加上Fe或者是V的添加物，Al合金膜展現與Al同等的電阻率，抗熱性比Al還高。又，若V為0.05at%以下，則在Al合金中沒有重量偏析，能夠進行靶製作。進一步地，Al中 的擴散係數小，差排(dislocation)之移動不易發生，保持良好的抗熱性。因此，就算將氮化膜形成得薄，也維持低△PV。
圖3中的(b)是表示形成了作為蓋層之氮化膜的Al合金膜之加熱處理前的電阻率ρ(μΩ．cm)之圖表。圖3中的(c)是表示形成了作為蓋層之氮化膜的Al合金膜之加熱處理後的電阻率ρ(μΩ．cm)之圖表。加熱溫度為450℃。在圖3中的(b)、(c)係表示有Al純金屬膜、Al-0.1at%Fe-0.02at%V膜以及Al-0.2at%Fe-0.05at%V膜之附有TiN膜的電阻率ρ(縱軸)。又，如圖3中的(b)、(c)各自的橫軸所示，蓋層的厚度在各個膜中被設定為30nm、50nm或70nm。
關於形成有蓋層的Al合金膜之電阻率，較期望為比使用單層的Mo膜作為閘極電極13之情形還低，較期望為例如設定成Mo膜之電阻率的一半以下。較期望為例如形成有蓋層的Al合金膜之電阻率被設定成6μΩ．cm以下。
如圖3中的(b)所示，在加熱處理前，在將TiN膜當作Al合金膜的蓋層之情形下，Al合金膜之電阻率比起Al純金屬膜還高。特別是，Fe的濃度更高的Al-0.2at%Fe-0.05at%V膜之電阻率係比Al-0.1at%Fe-0.02at%V膜之電阻率還高。又，可知Al合金膜的電阻率隨著TiN膜之厚度增加而上升。
例如在TiN膜之厚度為50nm以上且Fe的濃度相對高的Al-0.2at%Fe-0.05at%V膜中，比電阻雖比6μΩ．cm還大，不過在這以外，比電阻為6μΩ．cm以下。
進一步地，如圖3中的(c)所示，可知在加熱處理後，附有TiN膜的Al合金膜之電阻率係在TiN膜之任一膜厚下相對地下降到6(μΩ．cm)以下。特別是，在TiN膜為70nm時，TiN/Al-0.2at%Fe-0.05at%V膜之電阻率為4.1(μΩ．cm)。進一步地，在TiN膜為30nm時，電阻率係與單層的Al合金膜同程度，例如TiN/Al-0.1at%Fe-0.02at%V膜之電阻率為3.7(μΩ．cm)，TiN/Al-0.2at%Fe-0.05at%V膜之電阻率為3.5(μΩ．cm)，都是3.7μΩ．cm以下。
圖4中的(a)至圖4中的(h)是在不設置氮化膜之情形下的加熱處理後之Al純金屬膜以及複數個Al合金膜的表面SEM像。圖5中的(a)至圖5中的(h)是在設置氮化膜之情形下的加熱處理後之Al純金屬膜以及複數個Al合金膜的表面SEM像。在表面SEM像中，於小丘在Al合金膜表面析出之情形下，小丘被拍攝為白色粒子。
一般來說，若不添加V等的添加元素地使Fe的濃度下降，則因為Al合金接近Al純金屬，小丘傾向於容易析出。例如在圖4中的(a)之Al純金屬膜、圖4中的(b)之Al-0.05at%Fe膜、圖4中的(c)之Al-0.1at%Fe膜中，相對大地觀測到被認為是小丘的粒子。又，關於這以外的其它Al合金膜，雖然粒徑比起圖4中的(a)至圖4中的(c)之粒子徑有被抑制，但小丘被觀測為微細的粒子。只是，看似藉由添加V能夠抑制小丘的巨大化。
相對於此，在設置了氮化膜之情形下，雖在Al純金屬膜的影像(圖5中的(a))被認為是小丘的粒子成為微粒子而被觀測到，但在其它Al合金屬膜的影像(圖5中的(b)至圖5中的(h))沒觀測到被認為是小丘的粒子。
又，圖4中的(a)至圖5中的(h)所示之例雖是加熱處理為氮氛圍、450℃、0.5小時下的結果，但發現到在設置了氮化膜(70nm)之Al合金屬膜中，就算將加熱處理設得比0.5小時還長，或者是使加熱溫度上升到500℃，小丘也不產生之情形。
例如，圖6中的(a)至圖6中的(f)是在加熱溫度為450℃且將加熱時間設為1.5小時之情形下的Al純金屬膜、Al合金膜以及附有蓋層之積層膜的表面SEM像。在此，在圖6中的(a)係表示有Al純金屬膜的表面SEM像，在圖6中的(b)係表示有附有氮化膜之Al純金屬膜的表面SEM像。在圖6中的(c)係表示有Al-0.1at%Fe-0.02at%V膜的表面SEM像，在圖6中的(d)係表示有附有氮化膜之Al-0.1at%Fe-0.02at%V膜的表面SEM像。在圖6中的(e)係表示有Al-0.2at%Fe-0.05at%V 膜的表面SEM像，在圖6中的(f)係表示有附有氮化膜之Al-0.2at%Fe-0.05at%V膜的表面SEM像。
如圖6中的(a)所示，確認到小丘在Al純金屬膜中產生之情形。又，如圖6中的(b)所示，確認到就算在Al純金屬膜設置氮化膜，小丘也產生之情形。相對於此，如圖6中的(c)所示，雖確認到小丘在Al-0.1at%Fe-0.02at%V膜中產生，但如圖6中的(d)所示，確認到在附有氮化膜之Al-0.1at%Fe-0.02at%V膜中小丘不產生之情形。進一步地，如圖6中的(e)所示，雖確認到小丘在Al-0.2at%Fe-0.05at%V膜中產生，但如圖6中的(f)所示，確認到在附有氮化膜之Al-0.2at%Fe-0.05at%V膜中小丘不產生之情形。
圖7中的(a)至圖7中的(f)是在加熱溫度為500℃且將加熱時間設為1.0小時之情形下的Al純金屬膜、Al合金膜以及附有蓋層之積層膜的表面SEM像。在此，在圖7中的(a)係表示有Al純金屬膜的表面SEM像，在圖7中的(b)係表示有附有氮化膜之Al純金屬膜的表面SEM像。在圖7中的(c)係表示有Al-0.1at%Fe-0.02at%V膜的表面SEM像，在圖7中的(d)係表示有附有氮化膜之Al-0.1at%Fe-0.02at%V膜的表面SEM像。在圖7中的(e)係表示有Al-0.2at%Fe-0.05at%V膜的表面SEM像，在圖7中的(f)係表示有附有氮化膜之Al-0.2at%Fe-0.05at%V膜的表面SEM像。
如圖7中的(a)所示，確認到小丘在Al純金屬膜中產生之情形。又，如圖7中的(b)所示，確認到就算在Al純金屬膜設置氮化膜，小丘也產生之情形。相對於此，如圖7中的(c)所示，雖確認到小丘在Al-0.1at%Fe-0.02at%V膜中產生，但如圖7中的(d)所示，確認到在附有氮化膜之Al-0.1at%Fe-0.02at%V膜中小丘不產生之情形。進一步地，如圖7中的(e)所示，雖確認到小丘在Al-0.2at%Fe-0.05at%V膜中產生，但如圖7中的(f)所示，確認到在附有氮化膜之Al-0.2at%Fe-0.05at%V膜中小丘不產生之情形。
另外，在加熱溫度450℃且加熱時間1.5小時、以及加熱溫度500℃且加熱時間1.0小時的任一情形下，Al合金膜的比電阻係與加熱時間450℃且加熱時間0.5小時之情形下同程度。
圖8中的(a)至圖8中的(d)係表示有將形成於玻璃基板上的Al合金膜予以蝕刻後的玻璃基板表面之SEM像的一例。在此，在圖8中的(a)係表示有蝕刻了Al-0.1at%Fe膜之例，在圖8中的(b)係表示有蝕刻了Al-0.05at%Fe-0.05at%V膜之例，在圖8中的(c)係表示有蝕刻了Al-0.1at%Fe-0.02at%V膜之例，在圖8中的(d)係表示有蝕刻了Al-0.2at%Fe-0.05at%V膜之例。
在乾式蝕刻中，蝕刻氣體是Cl2(50sccm)/Ar(20sccm)的混合氣體。蝕刻壓是1.0Pa。放電電力在基板偏壓電力為400W之狀態下是600W。又，可以使用氟系氣體(CF4、SF6、CHF3等)、氯系氣體(BCl3等)之氣體，或將這些組合來使用。以作為濕式蝕刻液來說，使用有：包含氟化銨/硝酸/水的混合溶液(例：關東化學公司KSMF-260)、KSMF系列(關東化學公司)、包含磷酸/硝酸/醋酸/水的混合液(關東化學公司的混酸Al蝕刻液)、過氧化氫水、包含過氧化氫水的混合液等。液溫是40℃。可按照膜種、構造來適宜使用蝕刻氣體、蝕刻液，又，也可組合乾式蝕刻與濕式蝕刻。
在圖8中的(a)至圖8中的(d)所示的Al合金膜中，可知皆能夠在玻璃基板上無殘渣地做乾式蝕刻以及濕式蝕刻。
圖9中的(a)以及圖9中的(b)是在將對形成於玻璃基板上的Al合金膜進一步地附加氮化膜(TiN，70nm)而成的膜予以蝕刻後的玻璃基板表面之SEM像的一例。在此，在圖9中的(a)係表示有蝕刻了TiN膜/Al-0.1at%Fe-0.02at%V膜之例，在圖9中的(b)係表示有蝕刻了TiN膜/Al-0.2at%Fe-0.05at%V膜之例。
在圖9中的(a)、(b)所示的附有氮化膜之Al合金膜中，可知皆能夠在玻璃基板上無殘渣地做例如乾式蝕刻等的蝕刻。氮化膜係在蝕刻時與Al合金 膜一併被去除。因此，就算將作為蓋層的氮化膜附設於Al合金膜，也能在Al合金膜的蝕刻步驟將附有氮化膜之Al合金膜一併蝕刻。
又，在針對圖9中的(a)所示的TiN膜/Al-0.1at%Fe-0.02at%V膜以及圖9中的(b)所示的TiN膜/Al-0.2at%Fe-0.05at%V膜進行了使用TMAH(Tetramethyl ammonium hydroxide；四甲基氫氧化銨)溶液或HF溶液之化學藥劑處理時，粗糙不在TiN膜之表面產生，其中TMAH溶液是阻劑顯影液(resist developer)，HF溶液係進行氧化膜去除。
於表1係表示有Al合金膜之撓曲試驗的結果。
準備了聚醯亞胺(polyimide)層(25μm)的基板作為撓曲試驗用的基板。在聚醯亞胺層上成膜了Al-0.1at%Fe膜、Al-0.1at%Fe-0.02at%V膜以及Al-0.2at%Fe-0.05at%V膜之三種Al合金膜。Al合金膜的厚度是300nm。進一步地在每個Al合金膜形成了TiN膜。準備30nm、50nm以及70nm三種作為TiN膜之厚度。亦即，形成有9種評價用試樣(試樣1至9)。
於每個評價用試樣係在撓曲試驗前施予有450℃、30分鐘的退火處理。撓曲試驗中的撓曲半徑為1mm。試驗速度為30rpm(rotation per minute；每分鐘轉數)。撓曲次數為1次、1000次、10000次以及100000次。
Figure 110123921-A0305-02-0022-1
Figure 110123921-A0305-02-0023-2
測量了在撓曲試驗前後的電阻(片電阻(sheet resistance)(Ω/平方(square)))。將撓曲試驗前的電阻當作R0，將試驗後的電阻當作R，將R/R0表示在表1。R/R0越漸近於「1」，則意味著越沒有在撓曲試驗前後的電阻變化。
如表1所示，直至10000次的撓曲次數為止，認定了試樣1至9的電阻沒有自初始值(R0)變化。到100000次的撓曲次數時，認定了試樣1、4、7雖看得見電阻上升，但在其它試樣2、3、5、6、8、9中電阻沒有自初始值(R0)變化。在撓曲半徑為1.0mm之情形下，為了得到更確實的撓曲抗性，較佳為將TiN膜之厚度設定為50nm以下。
另外，於表2係表示有Al合金膜之撓曲試驗的別的結果。
於表2係表示有撓曲試驗中的撓曲半徑為1.5mm之情形。作為試樣來說準備了三種(試樣10至12)。例如，分別於Al-0.1at%Fe膜、Al-0.1at%Fe-0.02at%V膜、以及Al-0.2at%Fe-0.05at%V膜之三種Al合金膜形成有70nm的TiN膜。
Figure 110123921-A0305-02-0023-3
如表2所示，將TiN膜之厚度設為70nm時，在試樣10至12中就算撓曲次數為100000次，也認定電阻沒有自初始值(R0)變化。亦即，可知若將撓曲半徑設為1.5mm，就算將TiN膜之厚度設為70nm，也能得到優異的撓曲抗性。
另外，關於厚度為300nm下的單層Mo膜，也與試樣1至9同樣嘗試了撓曲試驗。在單層的Mo膜中，在撓曲次數為103次下，裂痕(crack)會於Mo膜產生，R/R0為約50。在單層的Mo膜中，撓曲次數為104次時，確認到裂痕會進一步地增加，R/R0上升到約65。
如上述般，以作為蓋層的材料之例來說，不限於TiN膜，也可使用由MoN、WN、TaN、Ti、Mo、W、Ta等所構成的任一膜。例如在W膜為70nm時W/Al-0.2at%Fe-0.05at%V膜之電阻率為4.4(μΩ．cm)，在Ta膜為70nm時Ta/Al-0.2at%Fe-0.05at%V膜之電阻率為4.3(μΩ．cm)，在Mo膜為70nm時Mo/Al-0.2at%Fe-0.05at%V膜之電阻率為4.4(μΩ．cm)，電阻率與附有TiN的Al合金膜同程度。
特別是，Mo、W之電阻率接近TiN膜之電阻率，Mo、W係相對於Al、Fe以及V具有優異的障壁(barrier)功能，故能夠用這些材料置換TiN。
例如圖10中的(a)至圖10中的(d)是在加熱溫度為500℃且將加熱時間設為1.0小時之情形下的附有蓋層之積層膜的表面SEM像。在此，使用膜厚30nm的Mo(圖10中的(a))、膜厚70nm的Mo(圖10中的(b))、膜厚30nm的W(圖10中的(c))或膜厚70nm的W(圖10中的(d))作為蓋層。Al合金膜為Al-0.2at%Fe-0.05at%V膜(膜厚：300nm)。
如圖10中的(a)至圖10中的(d)所示，可知小丘不產生於任一積層膜中。
於表3係表示有撓曲試驗中的撓曲半徑為1.0mm之情形。準備了於膜厚300nm的Al-0.2at%Fe-0.05at%V膜形成有Mo、W的蓋層，例如Mo(70nm) /Al-0.2at%Fe-0.05at%V膜(試樣13)、Mo(30nm)/Al-0.2at%Fe-0.05at%V膜(試樣14)、W(70nm)/Al-0.2at%Fe-0.05at%V膜(試樣15)以及W(30nm)/Al-0.2at%Fe-0.05at%V膜(試樣16)四種作為試樣。
Figure 110123921-A0305-02-0025-4
如表3所示，直至1000次的撓曲次數為止，認定了試樣13至16的電阻沒有自初始值(R0)變化。但是，到撓曲次數為10000次時，在膜厚為70nm之Mo膜或W膜之情形下，R/R0值開始上升。然而，在膜厚為30nm之Mo膜或W膜之情形下，在任一積層膜中就算撓曲次數為100000次，也認定了電阻沒有自初始值(R0)變化。
如此，蓋層並不限於TiN，只要是具有與TiN相似的機械特性之材料，就能夠作為蓋層而發揮與TiN同樣的抗熱性功效。又，藉由將蓋層之種類與膜厚做最佳化，能夠兼顧抗熱性與撓曲性。另外，在本實施形態中，所例示的材料為一例，能夠配合抗熱性、比電阻、撓曲抗性的規格來做各膜之膜厚的調整、調整2積層、3積層之構造。
以上，說明了本發明之實施形態，不過本發明並非僅限定於上述的實施形態，當然能夠施加各種變更。各實施形態並不限於獨立的形態，技術上允許則能夠進行複合。
1,2:薄膜電晶體
10:玻璃基板
11,21:活性層
12,22:閘極絕緣膜
13:閘極電極
15:保護層
16D,26D:汲極電極
16S,26S:源極電極
131:Al合金膜
132:蓋層(第一蓋層)
133:蓋層(第二蓋層)

Claims (4)

  1. 一種金屬配線構造體，係具備：金屬配線膜，係具有：主成分，係由鋁所構成；添加元素，係被添加於前述主成分，且由0.005at%以上至0.88at%以下的鐵及0.01at%以上至0.05at%以下的釩所構成；以及不可避免成分；以及第一蓋層，係由TiN、MoN、WN、TaN、Ti、Mo、W或者Ta所構成，且積層於前述金屬配線膜。
  2. 如請求項1所記載之金屬配線構造體，其中於前述金屬配線膜係在前述第一蓋層的相反側設有由TiN、MoN、WN、TaN、Ti、Mo、W或者Ta所構成的第二蓋層，且前述金屬配線膜係被設於前述第一蓋層與前述第二蓋層之間。
  3. 一種金屬配線構造體的製造方法，係在基板形成金屬配線膜，其中前述金屬配線膜係具有：主成分，係由鋁所構成；添加元素，係被添加於前述主成分，且由0.005at%以上至0.88at%以下的鐵及0.01at%以上至0.05at%以下的釩所構成；以及不可避免成分；將由TiN、MoN、WN、TaN、Ti、Mo、W或者Ta所構成的第一蓋層積層於前述金屬配線膜；以500℃以下加熱處理前述金屬配線膜。
  4. 如請求項3所記載之金屬配線構造體的製造方法，其中在前述第一蓋層的相反側之前述金屬配線膜形成由TiN、MoN、WN、TaN、Ti、Mo、W 或者Ta所構成的第二蓋層，且將前述金屬配線膜配置於前述第一蓋層與前述第二蓋層之間。
TW110123921A 2020-06-30 2021-06-30 金屬配線構造體以及金屬配線構造體的製造方法 TWI826799B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020112983 2020-06-30
JP2020-112983 2020-06-30

Publications (2)

Publication Number Publication Date
TW202206625A TW202206625A (zh) 2022-02-16
TWI826799B true TWI826799B (zh) 2023-12-21

Family

ID=79316267

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110123921A TWI826799B (zh) 2020-06-30 2021-06-30 金屬配線構造體以及金屬配線構造體的製造方法

Country Status (5)

Country Link
JP (1) JP7133727B2 (zh)
KR (1) KR20220156913A (zh)
CN (1) CN115485818A (zh)
TW (1) TWI826799B (zh)
WO (1) WO2022004491A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW318276B (zh) * 1995-10-12 1997-10-21 Toshiba Co Ltd
TWI232240B (en) * 2001-09-18 2005-05-11 Mitsui Mining & Smelting Co Aluminum alloy thin film
TW200521964A (en) * 2003-10-30 2005-07-01 Kobe Steel Ltd Aluminum-alloy reflection film for optical information-recording, optial information-recording medium, and aluminum-alloy supttering target for formation of the aluminum-alloy reflection film for optical information-recording
JP2017092331A (ja) * 2015-11-13 2017-05-25 株式会社神戸製鋼所 デバイス用配線膜、およびＡｌ合金スパッタリングターゲット材料

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
TWI545777B (zh) 2014-01-15 2016-08-11 Kobe Steel Ltd Thin film transistor
JP2017092330A (ja) * 2015-11-13 2017-05-25 株式会社神戸製鋼所 デバイス用配線膜
JP6947604B2 (ja) * 2017-10-24 2021-10-13 株式会社アルバック Ａｌ合金導電膜、薄膜トランジスタ及びＡｌ合金導電膜の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW318276B (zh) * 1995-10-12 1997-10-21 Toshiba Co Ltd
TWI232240B (en) * 2001-09-18 2005-05-11 Mitsui Mining & Smelting Co Aluminum alloy thin film
TW200521964A (en) * 2003-10-30 2005-07-01 Kobe Steel Ltd Aluminum-alloy reflection film for optical information-recording, optial information-recording medium, and aluminum-alloy supttering target for formation of the aluminum-alloy reflection film for optical information-recording
JP2017092331A (ja) * 2015-11-13 2017-05-25 株式会社神戸製鋼所 デバイス用配線膜、およびＡｌ合金スパッタリングターゲット材料

Also Published As

Publication number Publication date
CN115485818A (zh) 2022-12-16
JPWO2022004491A1 (zh) 2022-01-06
TW202206625A (zh) 2022-02-16
KR20220156913A (ko) 2022-11-28
WO2022004491A1 (ja) 2022-01-06
JP7133727B2 (ja) 2022-09-08

Similar Documents

Publication Publication Date Title
TWI437697B (zh) Wiring structure and a display device having a wiring structure
WO2010053135A1 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP6630414B2 (ja) フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット
TWI738005B (zh) 鋁合金膜、鋁合金膜的製造方法以及薄膜電晶體
JP4729661B2 (ja) ヒロックが無いアルミニウム層及びその形成方法
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
TWI749780B (zh) 鋁合金靶、鋁合金配線膜以及鋁合金配線膜的製造方法
TWI826799B (zh) 金屬配線構造體以及金屬配線構造體的製造方法
JP6735930B2 (ja) アルミニウム合金ターゲット及びその製造方法
KR102677079B1 (ko) 알루미늄 합금 타겟, 알루미늄 합금 배선막, 및 알루미늄 합금 배선막의 제조 방법
JP6947604B2 (ja) Ａｌ合金導電膜、薄膜トランジスタ及びＡｌ合金導電膜の製造方法
TW201210026A (en) Thin-film transistor substrate and display device having thin-film transistor substrate