TWI661474B - Wiring film for flat panel display - Google Patents

Wiring film for flat panel display Download PDF

Info

Publication number
TWI661474B
TWI661474B TW104104055A TW104104055A TWI661474B TW I661474 B TWI661474 B TW I661474B TW 104104055 A TW104104055 A TW 104104055A TW 104104055 A TW104104055 A TW 104104055A TW I661474 B TWI661474 B TW I661474B
Authority
TW
Taiwan
Prior art keywords
layer
wiring film
atomic
wiring
panel display
Prior art date
Application number
TW104104055A
Other languages
English (en)
Other versions
TW201543555A (zh
Inventor
Hiroshi Goto
後藤裕史
Yumi Iwanari
岩成裕美
Original Assignee
Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.)
日商神戶製鋼所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.), 日商神戶製鋼所股份有限公司 filed Critical Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.)
Publication of TW201543555A publication Critical patent/TW201543555A/zh
Application granted granted Critical
Publication of TWI661474B publication Critical patent/TWI661474B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/023—Alloys based on aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本發明之平板顯示器用配線膜，係由第一層與第二層積層而成的積層構造構成，該第一層含有由Mo、Ti、Cr、W、及Ta構成之群所選出的至少一種以上之高融點金屬；該第二層由包含0.01原子%以上、小於0.2原子%之範圍的稀土元素、Ni、及Co之中至少一種以上的Al合金構成。該配線膜即使接受400℃以上500℃以下之高溫之熱履歷，亦可以抑制配線電阻之上升，不會產生小丘等，耐熱性良好。

Description

平板顯示器用配線膜
本發明關於平板顯示器用配線膜。
液晶顯示器、有機EL顯示器、觸控面板等平板顯示器之電極材料使用的配線膜，係使用電阻係數低的Al薄膜。但是，Al之融點低耐熱性小。另外，Al於大氣中氧化容易形成鈍態膜。因而即使Al薄膜直接連接於半導體層或透明畫素電極，基於產生於該接面的Al氧化物之絕緣層，會造成接觸電阻上昇，畫面之顯示品質降低等問題。
針對彼等問題目前採取以下之對策。首先，針對耐熱性，在Al之表面形成由Mo、Ti、Cr、W、及Ta等高融點金屬構成的阻障金屬層而設為積層構造。藉由設置高機械強度的阻障金屬層，來抑制基板與Al之熱膨脹係數差導致應力集中所產生的半球狀突起物即小丘(hillock)。又，作為防止Al氧化物之形成，可以電連接之目的，而於與Al薄膜與半導體層或透明畫素電極之間設置上述阻障金屬層。具體言之為，在Al薄膜之上下之至 少一方使用形成有上述阻障金屬層的積層配線薄膜。
另外，伴隨平板顯示器之高精細化或低消耗電力化之要求，針對作為開關矩陣使用的薄膜電晶體(TFT：Thin Film Transistor)所使用的材料亦加以檢討。例如為追求更高性能化之目的，而由習知非晶質矽，使用低溫多晶矽半導體等之多晶矽半導體或氧化物半導體等。彼等半導體材料具有高的載子遷移率，光能隙大，可於低溫成膜，因此被期待適用於要求大型．高解像度．高速驅動的次世代顯示器或低耐熱性樹脂基板等。
低溫多晶矽半導體，係使用非單結晶性之非晶質矽或微結晶矽之半導體薄膜，大致經由400~500℃左右之結晶退火及雜質植入後之活化退火等加熱製程製作。具體言之為，例如針對藉由CVD法形成於基板上的非晶質矽或粒徑約0.1μm以下之較小的微結晶矽等半導體薄膜照射雷射光。藉由該雷射光照射而局部加熱半導體薄膜，使至少一部分溶融後，於該冷卻過程使半導體薄膜結晶成為約0.3μm以上之粒徑較大的多結晶。藉由此種雷射光照射之結晶退火，使薄膜半導體裝置之低溫製程成為可能，不僅可以使用耐熱性良好的高價位石英基板，亦可以使用便宜的玻璃基板。又，活化退火中，亦兼作為促進植入多晶矽薄膜的雜質與Si之結合，控制載子濃度的之同時，使離子植入而被破壞的結晶回復之處理。
如上述說明，低溫多晶矽之製作中，為結晶退火或活化退火而暴露於400~500℃左右之熱履歷，因 此和非晶質矽比較製程溫度較高。
又，對氧化物半導體亦實施雷射退火或350~500℃左右之高溫退火使改善為結晶性之膜質，提升半導體之遷移率或TFT之臨限值電壓等性能。
使用習知非晶質矽的TFT，在TFT之製造工程中施加的熱履歷最大在350℃左右，因此可以無問題使用前述積層高融點金屬與Al薄膜之配線薄膜。但是，將低溫多晶矽或氧化物半導體般暴露於400~500℃左右之熱履歷的半導體材料使用於TFT時，高的熱履歷使Al與Mo等高融點金屬之間起相互擴散，造成配線電阻增加等問題。或者，基於高的熱履歷而使基板與配線薄膜之應力變大，促進Al之應力擴散至可以穿透高融點金屬而於配線薄膜之表面產生小丘。又，配線薄膜之側壁部分中，未被高融點金屬覆蓋的部分亦產生側部小丘等問題。如上述說明，400℃以上之熱處理中，需要可以對應於和小於400℃之熱處理不同行為的配線膜。
因此，將低溫多晶矽或氧化物半導體等使用於TFT之半導體層時，並非如使用非晶質矽般使用高融點金屬與Al薄膜之積層配線膜，而是使用高融點金屬之單層配線薄膜。但是，高融點金屬具有高的電阻係數。
截至目前為止，作為400℃為止之耐熱性，亦即可以防止小丘產生之良好的耐熱性配線材料，發明人於專利文獻1揭示在合計大於1.0原子%且15原子%以下之範圍含有Nd、Gd、Dy之一種以上的Al合金膜。
[先行技術文獻] [專利文獻]
[專利文獻1]專利第2733006號公報
但是專利文獻1關於以非晶質矽為對象之技術。亦即專利文獻1係以TFT製造過程上不可避免的電極膜形成後之250~400℃左右之加熱工程中耐熱性及低比電阻之實現為目標，並非為了實現較其更高溫之上述特性改善。
本發明有鑑於上述事情，目的在於提供即使在400℃以上500℃以下之高溫熱履歷，亦可以抑制配線電阻之上升，不會產生小丘等，具良好耐熱性的平板顯示器用配線膜。
解決上述課題的平板顯示器用配線膜，係形成於基板上的平板顯示器用之配線膜，上述配線膜由第一層與第二層積層而成的積層構造構成，該第一層含有由Mo、Ti、Cr、W、及Ta構成之群所選出的至少一種以上之高融點金屬，該第二層由在0.01原子%以上、小於0.2原子%之範圍含有稀土元素、Ni、及Co之中至少一種以 上的Al合金構成。
較佳實施態樣係於上述第一層與上述第二層之接面，具有包含上述高融點金屬之至少1種與Al的反應層。
本發明之較佳實施形態中，上述Al合金包含0.01原子%以上之稀土元素，與0.01原子%以上的Ni及Co之中至少一種以上。
本發明之較佳實施形態中，上述反應層藉由400℃以上、500℃以下之熱履歷形成。
本發明之較佳實施形態中，上述稀土元素係由Nd、La、Gd、Dy、Y、及Ce構成之群所選出的至少一種以上。
本發明之較佳實施態樣中，反應層包含Al與Mo之化合物。
本發明之較佳實施態樣中，由基板側起依序，使上述第一層及上述第二層之積層構造之配線膜依照此一順序被形成，或者使上述第二層及上述第一層之積層構造之配線膜依照此一順序被形成。
本發明之較佳實施態樣中，由基板側起依序，使上述第一層、上述第二層及上述第一層之積層構造之配線膜依照此一順序被形成，於上述第一層與上述第二層之接面均形成上述反應層。
依據本發明，可以提供即使接受400℃以上500℃以下之高溫之熱履歷亦可以抑制電阻係數之上升，未產生小丘，兼具低的配線電阻與高的耐熱性之平板顯示器用配線膜。
1‧‧‧和側部小丘相當的突起
2‧‧‧反應層
3‧‧‧第一層
4‧‧‧第二層
5‧‧‧第三層
圖1表示實施例編號1之剖面之掃描型電子顯微鏡照片。
圖2表示實施例編號2之剖面之掃描型電子顯微鏡照片。
圖3表示實施例編號3之剖面之掃描型電子顯微鏡照片。
圖4表示實施例編號4之剖面之掃描型電子顯微鏡照片。
圖5表示實施例編號1之剖面之透過型電子顯微鏡照片。
圖6表示實施例編號2之剖面之透過型電子顯微鏡照片。
圖7表示實施例編號4之剖面之透過型電子顯微鏡照片。
圖8表示由實施例之三層構造構成的各種積層配線膜中，熱處理溫度與各配線膜之電阻係數間的關係之圖。
本發明人為提供即使接受400℃以上500℃以下之高溫之熱履歷亦可以抑制配線電阻之上升，亦未產生小丘等，具良好耐熱性之平板顯示器用配線膜，進行重複檢討。結果發現，在由Mo等高融點金屬層與Al配線之積層構造構成的配線膜中，作為Al配線材料只要使用Al合金，係以較習知為極低量含有Nd、La、Gd、Dy、Y、Ce等稀土元素(以下有稱為「REM」(rare earth metal))、Ni、Co之中至少一種以上之合金元素者即可。亦即藉由該合金元素添加有效發揮耐熱性提升作用，而且作為防止Al與高融點金屬之相互擴散的阻障層機能之反應層被形成於該接面，成為擴散路徑的粒界密度變低，可以抑制配線電阻之上升，而完成本發明。
關於Mo等高融點金屬與Al配線之相互擴散，構成Al配線之組織越是微細粒界密度越高，越促進上述相互擴散，配線電阻之上升率變大為習知者。組織最粗大，粒界密度越低者為純Al，但純Al之耐熱性不佳。因此積層有高融點金屬之狀態下，接受400℃以上之熱履歷後如後述實施例所示產生側部小丘。側部小丘表示後突破上層之閘極絕緣膜或保護膜，產生漏電流，導致TFT元件之特性劣化。
本發明人著眼於可以抑制高融點金屬與Al配線之相互擴散引起的配線電阻之上升，而且可以作為具良好耐熱性的Al合金的合金元素。結果確認，稀土元素、 Ni及Co之中至少一種以上以合計含有量小於0.2原子%的方式添加而成的Al合金，基於組織之結晶粒較大而接近純Al，可以減低粒界密度。
對其施加400℃以上的高的熱履歷時，自含有與該Al合金所構成第二層接觸之高融點金屬的第一層至第二層側，主要產生通過Al粒界的高融點金屬之擴散，亦即粒界擴散。Al合金中，相較於朝結晶粒之內部擴散的粒內擴散，朝粒界擴散的粒界擴散更大。因此，藉由使用如本發明所界定般顯著減低Al合金之合金元素之合計含有量而成的Al合金，雖會使上述粒界擴散稍微進展，但是比起粒界擴散而在第一層與第二層之接面形成至少包含Al與高融點金屬的反應層亦被進展，結果接面之反應層形成先行終了。該反應層有效發揮作為防止Al與高融點金屬之相互擴散之阻障層機能，而使上述粒界擴散停止。結果，抑制配線電阻之上升。
本發明之配線膜具有由第一層與Al合金之第二層積層而成的積層構造，該第一層含有由Mo、Ti、Cr、W、及Ta構成之群所選出的至少一種以上之高融點金屬，該第二層之合金元素含有0.01原子%以上、小於0.2原子%之稀土元素、Ni、及Co之中至少一種以上。
首先，說明配線膜中構成最具特徵的第二層之Al合金。
[0.01原子%以上、小於0.2原子%之稀土元素、Ni及Co 之中至少一種以上]
稀土元素、Ni及Co均為有助於Al之耐熱性提升的元素，如後述說明般，藉由與第一層之積層更有助於400以上500℃以下之耐熱性提升。
本發明使用的稀土元素，係指由La至Lu為止之15元素構成的鑭系元素、Sc及Y。較佳之稀土元素為Nd、La、Gd、Dy、Y、或Ce，彼等可以單獨或並用二種以上使用。更好是Nd、La、Gd、Dy，再更好是Nd、La。
欲顯現上述效果，本發明之Al合金中彼等稀土元素、Ni、Co之中至少一種以上之合金元素需含有0.01原子%以上，較好是0.02原子%以上，更好是0.05原子%以上。
另外，就耐熱性提升之觀點而言，合金元素之含有量較多較佳，但合金元素之含有量過剩則結晶粒變小粒界密度增加，沿著粒界朝第二層內擴散的高融點金屬增加，配線電阻顯著增加。因此包含於Al合金的上述合金元素之合計含有量需設為小於0.2原子%，較好是0.15原子%以下，更好是0.12原子%以下。
就獲得良好的耐熱性提升效果觀點而言，稀土元素量較好是0.01原子%以上。另外，稀土元素含有量之上限，就耐熱性之觀點而言可以容許小於合金元素含有量之上限亦即0.2原子%，但就更進一步減低400℃以上500℃以下之配線電阻觀點而言，較好是0.05原子%以 下。稀土元素含有量更好是0.02原子%以上，再更好是0.035原子%以上，再再更好是0.15原子%以下，特別好是0.10原子%以下。於此，稀土元素含有量，單獨含有稀土元素時係指單獨之量，並用二種以上之稀土元素時係指合計量。
又，就耐熱性提升效果及配線電阻上升抑制效果之充分發揮觀點而言，Ni及Co之至少一種以上(以下亦有簡單稱為「Ni、Co」)之含有量較好是0.01原子%以上，更好是0.02原子%以上。另外，Ni、Co之含有量之上限，就耐熱性之觀點而言可以容許小於合金元素含有量之上限0.2原子%，但過剩含有反而導致配線電阻變高，因而較好是0.1原子%以下，更好是0.08原子%以下。Ni、Co可以單獨添加，亦可以並用雙方。Ni、Co包含其中一方時為該一方之量，含有雙方時為合計量。
本發明中，合金元素可以單獨添加，或並用二種以上之合金元素。Al合金中之合金元素，包含於上述範圍可以獲得耐熱性提升效果。欲獲得更良好的耐熱性提升效果時較好是包含稀土元素、Ni及Co之至少一種以上。
如上述說明，本發明使用的Al合金係在0.01原子%以上、小於0.2原子%之範圍含有稀土元素、Ni及Co之中至少一種以上，殘部為Al及不可避免之雜質。較好是包含稀土元素與至少Ni、或Co之任一方，殘部為Al及不可避免之雜質。
另外，在不損及本發明之作用範圍內，可於本發明之Al合金包含(i)由Mo、Ti、Cr、W及Ta構成之群所選出的至少一種以上；(ii)Cu及Ge之至少一種以上。
(i)由Mo、Ti、Cr、W及Ta構成之群所選出的至少一種以上，在400℃以上500℃以下之高的熱履歷中可以提升Al合金之耐熱性，可以有效抑制小丘或Al氧化物之形成。與獲得此種效果時，由Mo、Ti、Cr、W及Ta構成之群所選出的至少一種以上之含有量較好是0.01原子%以上，更好是0.02原子%以上。又彼等合金元素之含有量較好是小於0.05原子%，更好是0.03原子%以下之少量，即使合金化亦可以減低配線電阻。另外藉由上述反應層之形成，亦可以抑制高融點金屬由第一層通過Al粒界之擴散，因此可以抑制相互擴散引起的配線電阻之上升。彼等合金元素可以單獨添加，亦可以並用複數。單獨含有任一時係指該一方之量，複數含有時為合計量。
(ii)Cu及Ge係在較上述稀土元素或Ni、Co更低溫析出之元素，又，對粒界密度沒有不良影響，因此可以抑制配線電阻之上升。為獲得此種效果，Cu及Ge之至少一種以上之含有量較好是0.01原子%以上，更好是0.02原子%以上。另外，Cu或Ge之含有量過多時，反而配線電阻會上升，因此較好是0.05原子%以下，更好是0.03原子%以下。Cu、Ge可以單獨添加，亦可以並用兩者。單獨含有任一時係指該一方之量，雙方含有時為合計量。
又，即使包含(i)由Mo、Ti、Cr、W及Ta構成之群所選出的一種以上，(ii)Cu及Ge之一種以上時，包含於Al合金的合金元素、亦即稀土元素、Ni、Co及上述(i)、(ii)之合計量亦需要控制成為小於0.2原子%。合計量成為0.2原子%以上時，會產生加熱後之配線電阻上升等問題。合計量之較佳範圍如上述。
以下，對本發明之配線膜進行說明。
本發明之配線膜係由第一層與第二層積層而成的積層構造，該第一層含有由Mo、Ti、Cr、W、及Ta構成之群所選出的至少一種以上之高融點金屬，該第二層由上述Al合金構成。具體言之為，可以是由基板側起依序使上述第一層及上述第二層依該順序積層而成的二層構造，或使上述第二層及上述第一層依該順序積層而成的二層構造。或者，於上述第二層之上下配置上述第一層之三層構造。亦即由基板側起依序使上述第一層、上述第二層及上述第一層依該順序積層而成的三層構造。又，本發明中設為三層構造時，有時由第二層觀察而將積層於基板側與相反側的第一層稱為第三層。
特別是設為三層構造時，第二層之Al合金之耐氧化性提升之同時，耐熱性更進一步提升，因此較好。
本發明之第一層使用的高融點金屬係平板顯示器之技術領域作為阻障層通常被使用者。具體言之為，可以作為含有Mo、Ti、Cr、W及Ta之一種或二種以上的合金元素使用。於上述第二層之上下配置上述第一層時， 上側之第一層與下側之第一層可以是相同組成或不同。又第一層可以包含高融點金屬以外之元素，但較好是任意之上述高融點金屬，以及殘部為不可避免之雜質。
本發明之配線膜，設為具有任一積層構造，於上述第一層與上述第二層之接面，設為三層構造時係於上述第二層與第三層之接面形成含有Al與高融點金屬的反應層。本發明中反應層，係指低溫多晶矽或氧化物半導體暴露於高溫之熱履歷、較好是400℃以上、500℃以下而形成者。藉由設定熱履歷之上限為500℃以下，上述反應層不致於成長至接面以上，停留於接面，因此可以有效抑制電阻之上升。上述反應層，例如包含Al與高融點金屬之化合物，具體言之為包含Al與Mo之化合物者。
如實施例所示，反應層藉由透過型電子顯微鏡(以下亦有稱為「TEM」(Transmission Electron Microscope))觀察即可確認具有熱處理後之積層構造的配線膜之剖面。
本發明使用的基板，只要是平板顯示器之領域通常使用者即可，並未特別限定，例如可由玻璃、石英、矽、SUS、Ti箔等金屬構成。
本發明之平板顯示器，係具備上述本發明之配線膜者，例如可為液晶顯示器、有機EL顯示器、觸控面板、場發射顯示器、真空螢光管顯示器、電漿顯示器等。
上述平板顯示器中，薄膜電晶體之半導體層較好是由低溫多晶矽或氧化物構成。如前述說明，彼等基 於製作過程或膜質改善等目的需要接受400℃以上500℃以下之高溫熱履歷，使用本發明之配線膜時，不會對耐熱性或配線電阻造成不良影響，而可以享受彼等半導體層材料帶來的最大限之優點。上述氧化物並未特別限定，例如可以是通常使用的包含由In、Zn、Ga及Sn構成之群所選出的至少一種元素的氧化物。
本發明特徵之上述Al合金薄膜，較好是藉由濺鍍法使用濺鍍靶(以下亦有稱為「靶」)形成。薄膜之形成方法，例如可以是噴墨塗布法、真空蒸鍍法、濺鍍法等。其中濺鍍法在合金化之容易或膜厚均勻性具有優勢因而較好。
以上述濺鍍法形成上述Al合金膜時，作為上述濺鍍靶，使用含有特定量之稀土元素、Ni及Co之中至少一種以上，和所要之Al合金膜為同一組成之Al合金濺鍍靶，即可以在無組成誤差之情況下，形成所要成分組成之Al合金膜。或者對複數個濺鍍靶同時進行蒸鍍以便成為所要成分組成之Al合金膜。
第一之配線膜之形成使用的濺鍍靶，係在0.01原子%以上、小於0.2原子%之範圍包含稀土元素、Ni及Co之中一種以上，殘部為Al及不可避免之雜質的Al合金濺鍍靶。較好是含有0.01原子%以上之稀土元素，及0.01原子%以上之Ni及Co之中一種以上，合計合金元素含有量小於0.2原子%，殘部為Al及不可避免之雜質的Al合金濺鍍靶。
在不損及發明作用之範圍內，濺鍍靶可以以前述之量含有(i)由Mo、Ti、Cr、W及Ta構成之群所選出的一種以上，及(ii)Cu及Ge之中一種以上。
上述濺鍍靶之製作方法可以是真空溶解法或粉末燒結法，真空溶解法之製作可以確保靶面內之組成或組織之均勻性，就此一觀點而言較好。
本發明之配線膜之配線電阻雖因平板顯示器之構造、設計規則(design rull)等而不同，大致在5.5μΩcm以下，較好是5.0μΩcm以下之電阻係數。
本發明主張2014年2月7日申請的日本專利申請第2014-022822號之優先權。2014年2月7日申請之日本專利申請第2014-022822號之說明書之全部內容於本發明被參考、援用。
[實施例]
以下，依據實施例更具體說明本發明，但本發明不受限於下述實施例，在適合前/後述主旨之範圍內可以適合變更實施，彼等均包含於本發明之技術範圍。
實驗1(耐熱性評估)
於玻璃基板上，使用濺鍍法由基板側起依序積層由Mo構成的膜厚70nm之第一層，具有表1所示組成的膜厚300nm之Al-Ni-La合金構成的第二層，及Mo構成的膜厚70nm之第一層(以下稱為「第三層」)。又，編號2 ~編號4之第二層，係使用具有和膜對應之組成的濺鍍靶成為蒸鍍。此時，控制DC電力之比率以使第二層成為表1所示組成。又，編號1之第二層係使用純Al濺鍍靶形成膜厚300nm之純Al膜。第二層之組成係使用ICP發光分光分析裝置進行定量分析確認。又，表中，at%意味著原子%。
濺鍍條件如下。
DC磁控管濺鍍裝置
靶尺寸：4英吋×5mmt
Ar氣體壓：2mTorr
DC電力：250W
極間距離：100mm
基板溫度：室溫
接著，藉由微影成像技術及蝕刻形成5μm寬度之線寬/間隔圖案(line and space pattern)後，藉由紅外線加熱，於氮氛圍中分別以400℃、450℃之各溫度進行1小時之熱處理。
對獲得的各試料之耐熱性進行評估。詳言之為，藉由掃描型電子顯微鏡(SEM：Scanning Electron Microscope)由熱處理後之積層配線之斜上方向觀察試料剖面，調查側部小丘之有無。倍率以3000~10000倍之範圍進行，觀察到有側部小丘之產生者標記為×，無觀察到側部小丘之產生者標記為○。結果如表1所示。
由表1可知，編號2~4於任一加熱溫度下均無觀察到側部小丘之產生。又，於配線端部亦無觀察到側 部小丘。
另外，編號1於任一加熱溫度下均確認在配線端部以高密度形成稱為所謂側部小丘之突起。
圖1~4係以450℃加熱後之編號1~4之SEM照片，如圖1所示，於編號1確認由配線端部產生和側部小丘相當的突起1。另外，如圖2~4所示編號2~4未產生突起。
更進一步，針對450℃加熱後之積層配線之剖面以TEM暗視野像觀察之結果如圖5~7所示。如圖5~7所示確認在第一層3與第二層4、第二層4與第三層5之間存在Mo-Al之反應層2。又，圖5~7分別為編號1、2、4，編號1、2、4與合金元素之添加量越多，反應層之區域越廣。
實驗2(配線電阻評估)
除形成寬度100μm，長度10之線寬/間隔圖案以外，均和上述實驗1同樣製作各試料。又，本實施例中使用的濺鍍裝置極間距離並非通常之55mm，而是設為100mm。因此，本實施例中和以55mm之極間距離成膜時比較，取入膜中而殘留於濺鍍腔室內之主要的氧、氮、水分等氣體成分變多，電阻係數增高2成左右。
以4端子法測定獲得的積層配線中第二層之電阻係數而對配線電阻進行評估。配線電阻可考慮為Mo與Al之並聯電阻，Mo之電阻係數於熱處理前後設為 12μΩcm之並聯電阻，以積層配線之膜厚比分割電阻並減算而算出上述Al合金之電阻係數。為了參考之用，針對上述加熱處理前24℃之第二層之電阻係數亦同樣進行測定(表中「asdepo(加熱前樣品)」欄所示)。本實施例中，電阻係數在5.5μΩcm以下者設為配線電良好合格，大於5.5μΩcm者評為配線電阻高而不合格。
彼等結果如圖8所示。由圖8可知，使用編號1~3時，不論加熱溫度400℃或450℃之任一，電阻係數均可以抑低至5.5μΩcm以下。
詳言之為，第二層使用純Al的編號1(圖中之◆)之電阻係數雖顯現隨加熱溫度變高而增加，但其程度非常低。
又，第二層由滿足本發明要件之Al合金構成的編號2、3(圖中之■、▲)之電阻係數雖顯現隨加熱溫度變高而增加，但亦可以抑制在合格基準之電阻係數之範圍內。該增加率比純Al高。
相對於此，編號4(圖中之●)係第二層之Al合金膜的合金元素之合計含有量為較多的0.22原子%之例，電阻係數上升。
由以上之實驗1、2之結果可以確認，使用含有本發明界定的Al合金之編號2、3之配線膜時，即使接受400℃以上500℃以下之高溫熱履歷，亦可以抑制配線電阻之上升，無產生側部小丘等，可以獲得具良好耐熱性的平板顯示器。
另外，使用純Al的編號1中，加熱處理後之電阻係數在加熱溫度大於400℃時顯現慢慢增加，但其程度非常低。但是，使用純Al時耐熱性降低，使用純Al時加熱處理後產生側部小丘。
編號4係第二層使用合金元素含有量過剩之Al合金之例。編號4於加熱處理中無產生側部小丘，耐熱性良好，但如圖8所示，加熱溫度大於400℃時加熱處理後之電阻係數顯著增加，其增加率比純Al為非常高者。

Claims (7)

  1. 一種平板顯示器用配線膜，係形成於基板上的平板顯示器用之配線膜，其特徵為：上述配線膜係由積層有第一層與第二層之積層構造構成，該第一層含有由Mo、Ti、Cr、W、及Ta組成之群所選出的至少一種以上之高融點金屬，且殘部為不可避免之雜質；該第二層由Al合金構成，該Al合金包含0.01原子%以上且小於0.2原子%之稀土元素；及0.01原子%以上且0.08原子%以下的Ni及Co之中至少一種以上。
  2. 如申請專利範圍第1項之平板顯示器用配線膜，其中於上述第一層與上述第二層之接面具有反應層，該反應層包含上述高融點金屬之至少1種與Al。
  3. 如申請專利範圍第2項之平板顯示器用配線膜，其中上述反應層藉由400℃以上、500℃以下之熱履歷形成。
  4. 如申請專利範圍第1項之平板顯示器用配線膜，其中上述稀土元素係由Nd、La、Gd、Dy、Y、及Ce構成之群所選出的至少一種以上。
  5. 如申請專利範圍第2項之平板顯示器用配線膜，其中上述反應層包含Al與Mo之化合物。
  6. 如申請專利範圍第1至5項中任一項之平板顯示器用配線膜，其中由基板側起依序使上述第一層及上述第二層之積層構造之配線膜依照此一順序被形成，或使上述第二層及上述第一層之積層構造之配線膜依照此一順序被形成。
  7. 如申請專利範圍第1至5項中任一項之平板顯示器用配線膜，其中由基板側起依序，使上述第一層、上述第二層及上述第一層之積層構造之配線膜依照此一順序被形成，於上述第一層與上述第二層之接面均形成包含上述高融點金屬之至少1種與Al的反應層。
TW104104055A 2014-02-07 2015-02-06 Wiring film for flat panel display TWI661474B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-022822 2014-02-07
JP2014022822 2014-02-07

Publications (2)

Publication Number Publication Date
TW201543555A TW201543555A (zh) 2015-11-16
TWI661474B true TWI661474B (zh) 2019-06-01

Family

ID=53777754

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104104055A TWI661474B (zh) 2014-02-07 2015-02-06 Wiring film for flat panel display

Country Status (6)

Country Link
US (1) US20160345425A1 (zh)
JP (2) JP6475997B2 (zh)
KR (1) KR20160105490A (zh)
CN (1) CN105900216B (zh)
TW (1) TWI661474B (zh)
WO (1) WO2015118947A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6228631B1 (ja) * 2016-06-07 2017-11-08 株式会社コベルコ科研 Ａｌ合金スパッタリングターゲット
JP6325641B1 (ja) * 2016-11-30 2018-05-16 株式会社コベルコ科研 アルミニウム合金スパッタリングターゲット
JP2018204059A (ja) * 2017-05-31 2018-12-27 株式会社神戸製鋼所 フレキシブル表示装置用Ａｌ合金膜およびフレキシブル表示装置
JP7126321B2 (ja) * 2018-10-10 2022-08-26 日鉄マイクロメタル株式会社 Ａｌボンディングワイヤ
KR20220033650A (ko) * 2020-09-09 2022-03-17 삼성디스플레이 주식회사 반사 전극 및 이를 포함하는 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070040173A1 (en) * 2005-08-17 2007-02-22 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP2010087068A (ja) * 2008-09-30 2010-04-15 Hitachi Ltd 表示装置
JP2010262991A (ja) * 2009-04-30 2010-11-18 Kobe Steel Ltd 現像液耐性に優れた表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942098A (en) * 1987-03-26 1990-07-17 Sumitomo Special Metals, Co., Ltd. Corrosion resistant permanent magnet
JPH01134426A (ja) * 1987-11-20 1989-05-26 Hitachi Ltd 液晶デイスプレイ駆動用薄膜トランジスタ
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JP3288637B2 (ja) * 1998-08-28 2002-06-04 富士通株式会社 Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法
WO2001034866A1 (fr) * 1999-11-09 2001-05-17 Kawasaki Steel Corporation Poudre de cermet pour revetement pulverise presentant une excellente resistance de montage et rouleau dote de ce revetement pulverise
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP4117002B2 (ja) * 2005-12-02 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
US20090183902A1 (en) * 2006-10-16 2009-07-23 Takashi Kubota Multilayer film for wiring and wiring circuit
JP5101249B2 (ja) * 2006-11-10 2012-12-19 Ｊｆｅ鋼板株式会社 溶融Ｚｎ−Ａｌ系合金めっき鋼板およびその製造方法
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP4170367B2 (ja) * 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4383499B2 (ja) * 2007-01-15 2009-12-16 敏夫 成田 耐酸化性合金皮膜、耐酸化性合金皮膜の製造方法および耐熱性金属部材
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) * 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
CN101911232B (zh) * 2008-02-22 2014-03-12 株式会社神户制钢所 触摸屏传感器
US20110008640A1 (en) * 2008-03-31 2011-01-13 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Display device, process for producing the display device, and sputtering target
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5139134B2 (ja) * 2008-03-31 2013-02-06 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
KR20100127290A (ko) * 2008-04-23 2010-12-03 가부시키가이샤 고베 세이코쇼 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
JP2009282514A (ja) * 2008-04-24 2009-12-03 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP5159558B2 (ja) * 2008-10-28 2013-03-06 株式会社神戸製鋼所 表示装置の製造方法
US20110198602A1 (en) * 2008-11-05 2011-08-18 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Aluminum alloy film for display device, display device, and sputtering target
JP2010135300A (ja) * 2008-11-10 2010-06-17 Kobe Steel Ltd 有機ｅｌディスプレイ用の反射アノード電極およびその製造方法
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
US20100244032A1 (en) * 2009-03-31 2010-09-30 Samsung Electronics Co., Ltd. Aluminum-nickel alloy wiring material, device for a thin film transistor and a thin film transistor substrate using the same, and method of manufacturing the thin film transistor substrate
KR101084277B1 (ko) * 2010-02-03 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조방법
JP2012015200A (ja) * 2010-06-29 2012-01-19 Kobe Steel Ltd 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス
JP5032687B2 (ja) * 2010-09-30 2012-09-26 株式会社神戸製鋼所 Ａｌ合金膜、Ａｌ合金膜を有する配線構造、およびＡｌ合金膜の製造に用いられるスパッタリングターゲット
KR101824537B1 (ko) * 2010-10-01 2018-03-15 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 디스플레이
WO2012046768A1 (ja) * 2010-10-08 2012-04-12 株式会社神戸製鋼所 Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP6016083B2 (ja) * 2011-08-19 2016-10-26 日立金属株式会社 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
JP2013084907A (ja) * 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
JP6089535B2 (ja) * 2011-10-28 2017-03-08 Tdk株式会社 Ｒ−ｔ−ｂ系焼結磁石

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070040173A1 (en) * 2005-08-17 2007-02-22 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP2010087068A (ja) * 2008-09-30 2010-04-15 Hitachi Ltd 表示装置
JP2010262991A (ja) * 2009-04-30 2010-11-18 Kobe Steel Ltd 現像液耐性に優れた表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット

Also Published As

Publication number Publication date
CN105900216B (zh) 2019-05-10
JP2015165563A (ja) 2015-09-17
TW201543555A (zh) 2015-11-16
CN105900216A (zh) 2016-08-24
JP2019016797A (ja) 2019-01-31
KR20160105490A (ko) 2016-09-06
JP6630414B2 (ja) 2020-01-15
US20160345425A1 (en) 2016-11-24
WO2015118947A1 (ja) 2015-08-13
JP6475997B2 (ja) 2019-02-27

Similar Documents

Publication Publication Date Title
TWI661474B (zh) Wiring film for flat panel display
US8119462B2 (en) Method for forming conductive film, thin-film transistor, panel with thin-film transistor, and method for manufacturing thin-film transistor
TWI437697B (zh) Wiring structure and a display device having a wiring structure
TWI487118B (zh) Semiconductor device
TWI432589B (zh) Aluminum alloy film for display device
US20130181218A1 (en) Wiring structure and display device
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
JPWO2009128424A1 (ja) 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
JPWO2008044757A1 (ja) 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
US10365520B2 (en) Wiring structure for display device
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
JP5308760B2 (ja) 表示装置
JP2010238800A (ja) 表示装置用Ａｌ合金膜、薄膜トランジスタ基板および表示装置
JP2014120486A (ja) 表示装置または入力装置に用いられる電極、および電極形成用スパッタリングターゲット
JP6545625B2 (ja) 表示装置用配線構造
KR102474944B1 (ko) 배선막 제조 방법, 배선막 및 이를 포함하는 표시 장치
TW201723227A (zh) 配線膜
JP2003264193A (ja) 配線構造、その製造方法、および光学装置
JP2012243877A (ja) 半導体電極構造

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees