KR102474944B1 - 배선막 제조 방법, 배선막 및 이를 포함하는 표시 장치 - Google Patents

배선막 제조 방법, 배선막 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102474944B1
KR102474944B1 KR1020200042690A KR20200042690A KR102474944B1 KR 102474944 B1 KR102474944 B1 KR 102474944B1 KR 1020200042690 A KR1020200042690 A KR 1020200042690A KR 20200042690 A KR20200042690 A KR 20200042690A KR 102474944 B1 KR102474944 B1 KR 102474944B1
Authority
KR
South Korea
Prior art keywords
layer
wiring
wiring film
alloy
atomic
Prior art date
Application number
KR1020200042690A
Other languages
English (en)
Other versions
KR20210125245A (ko
Inventor
배진원
서지희
Original Assignee
주식회사 큐프럼 머티리얼즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 큐프럼 머티리얼즈 filed Critical 주식회사 큐프럼 머티리얼즈
Priority to KR1020200042690A priority Critical patent/KR102474944B1/ko
Priority to PCT/KR2021/004344 priority patent/WO2021206444A1/ko
Publication of KR20210125245A publication Critical patent/KR20210125245A/ko
Application granted granted Critical
Publication of KR102474944B1 publication Critical patent/KR102474944B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

배선막 제조 방법이 개시되며, 상기 배선막 제조 방법은, (a) Mo, Ti, Cr, W 및 Ta 중 하나 이상을 포함하는 금속 재료를 스퍼터링 타겟으로 하는 스퍼터링을 통해 제1층을 형성하는 단계; 및 (b) Mo 및 Ti 중 하나 이상, Ni 및 Co 중 하나 이상 및 Al을 포함하는 Al 합금을 스퍼터링 타겟으로 하는 스퍼터링을 통해 제2층을 형성하는 단계를 포함하되, 상기 (a) 단계 및 상기 (b) 단계는, 상기 제1층 및 상기 제2층 중 하나가 기판의 일면에 먼저 형성되고, 먼저 형성된 하나의 일면에 다른 하나가 형성되도록, 상기 (a) 단계 및 상기 (b) 단계 중 하나가 먼저 수행되고, 다른 하나가 그 후에 수행된다.

Description

배선막 제조 방법, 배선막 및 이를 포함하는 표시 장치{MANUFACTURING METHOD OF WIRING FILM, WIRING FILM AND DISPLAY DEVICE USING THE SAME}
본원은 배선막 제조 방법, 배선막 및 이를 포함하는 표시 장치에 관한 것이다.
중소형 디스플레이 사용되는 유기발광 디스플레이의 경우 해상도가 증가하면서 기존에 배선(배선막)으로 사용하던 몰리브데늄 박막 보다 저저항인 알루미늄 박막을 필요로 하게 되었다.
그러나 다결정 폴리 실리콘의 경우, 레이저 결정화 및 도핑층의 활성화 공정 중에 알루미늄 배선이 400℃가 넘는 고온에 한시간 정도 노출되게 되는데, 알루미늄 배선이 400℃ 이상 500℃ 이하의 고온 열 이력을 받을 경우, 알루미늄과 상하부막의 열팽창계수의 차이에 의한 열팽창 응력이 발생한다. 이 열팽창 응력이 알루미늄의 확산을 발생시키며, 이러한 확산이 상대적으로 쉬운 결정립계면을 통해서 일어난다.
열응력에 의한 확산현상의 결과로 알루미늄이 집중되는 곳에 힐락(hillock)이 발생하며, 알루미늄이 부족한 곳에서는 공공(void)의 배선결함이 발생한다. 또한, 경우에 따라서는 상부 금속층(주로 몰리브데늄이나 티타늄)과의 계면반응으로 배선저항이 급격이 증가하는 단점이 발생한다. 이에 따라, 고온에서도 힐락이 발생하지 않는 배선막의 개발이 요구되고 있다.
본원의 배경이 되는 기술은 한국공개특허 제2012-0134137호에 개시되어 있다.
본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 고온에서도 힐락이 발생하지 않는 배선막 제조 방법, 배선막 및 이를 포함하는 표시 장치를 제공하는 것을 목적으로 한다.
다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들도 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 일 측면에 따른 배선막 제조 방법은, 배선막 제조 방법이 개시되며, 상기 배선막 제조 방법은, (a) Mo, Ti, Cr, W 및 Ta 중 하나 이상을 포함하는 금속 재료를 스퍼터링 타겟으로 하는 스퍼터링을 통해 제1층을 형성하는 단계; 및 (b) Mo 및 Ti 중 하나 이상, Ni 및 Co 중 하나 이상 및 Al을 포함하는 Al 합금을 스퍼터링 타겟으로 하는 스퍼터링을 통해 제2층을 형성하는 단계를 포함하되, 상기 (a) 단계 및 상기 (b) 단계는, 상기 제1층 및 상기 제2층 중 하나가 기판의 일면에 먼저 형성되고, 먼저 형성된 하나의 일면에 다른 하나가 형성되도록, 상기 (a) 단계 및 상기 (b) 단계 중 하나가 먼저 수행되고, 다른 하나가 그 후에 수행된다.
본원의 일 측면에 따른 배선막은, Mo, Ti, Cr, W 및 Ta 중 하나 이상을 포함하는 금속 재료를 스퍼터링 타겟으로 하는 스퍼터링에 의해 형성되는 제1층; 및 Mo 및 Ti 중 하나 이상, Ni 및 Co 중 하나 이상 및 Al을 포함하는 Al 합금을 스퍼터링 타겟으로 하는 스퍼터링에 의해 형성되는 제2층을 포함하되, 상기 제1층은 상기 제2층의 일면 및 타면 중 하나 이상에 형성될 수 있다.
본원의 일 측면에 따른 표시 장치는, 본원의 일 측면에 따른 배선막을 포함할 수 있다.
상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.
전술한 본원의 과제 해결 수단에 의하면, 제2층에 Ni 및 Ti가 포함될 수 있고, Ti는 주변의 알루미늄과 국부적인 비정질화를 이룰 수 있고, 이를 통해, 알루미늄 힐락의 원인인 고온에서의 입계를 통한 알루미늄 원자의 이동을 효과적으로 억제할 수 있으며, Ti는 제1층이 몰리브데늄과의 상호작용으로 몰리브데늄이 제2층의 알루미늄 내부로 확산되는 것을 방지하고 고온 내열성을 강화할 수 있다. 이에 따라, 힐락 생성이 억제되고, 전기전도도가 개선되며, 고온 내열성이 강화된 배선막이 구현될 수 있다.
또한, 전술한 본원의 과제 해결 수단에 의하면, 제2층이 란탄계열의 희토류를 대체하며 Ti를 포함하므로, 원가를 절감할 수 있다.
도 1a는 원소의 물리적 상수가 기재된 표이다.
도 1b는 본원의 [식]에 따른 합금의 chemical mixing enthalpy가 기재된 표이다(참고로, 가로축은 solvent로 작용하는 원소들이고, 세로축은 solute로 작용하는 원소들임).
도 1c는 본원의 [식]에 따른 합금의 elastic mixing enthalpy가 기재된 표이다.
도 2a는 Al-Ni binary alloy의 조성에 따른 전체 에너지 변화를 도시한 그래프이다.
도 2b는 Al-Ti binary alloy의 조성에 따른 전체 에너지 변화를 도시한 그래프이다.
도 2c는 Al-La binary alloy의 조성에 따른 전체 에너지 변화를 도시한 그래프이다.
도 3a는 본원을 설명하기 위한 실험과 관련하여 제조된 순수 알루미늄 Al, ANT1, ANT2, ANT3, ANT4 및 ANT5 각각의 성분 및 함량을 기재한 표이다.
도 3b는 본원을 설명하기 위한 실험과 관련하여 제조된 순수 알루미늄, ANT1, ANT2, ANT3, ANT4 및 ANT5 각각의 성능을 실험하고 산출된 결과를 기재한 표이다.
도 3c는 본원을 설명하기 위한 실험과 관련하여 제조된 순수 알루미늄, ANT1, ANT2, ANT3, ANT4 및 ANT5 각각을 스퍼터링 증착하여 형성한 시편들의 450℃ 한시간 열처리 전 후의 비저항변화가 도시된 그래프이다.
도 3d는 도 3c의 시편들의 샘플번호에 따른 처리 조건이 기재되어있다.
도 3e는 본원을 설명하기 위한 실험과 관련하여 제조된 순수 알루미늄, ANT1, ANT2, ANT3, ANT4 및 ANT5 각각을4000A 두께의 단일박막으로 기판에 형성한 시편 및 순수 알루미늄, ANT1, ANT2 ANT3, ANT4 및 ANT5 각각을 4000A 두께로 기판의 일면에 형성하고 형성된 박막의 일면에 몰리브데늄 300A을 올린 이중막의 열처리 후 힐락의 밀도 변화를 나타낸 그래프이다.
도 3f는 도 3e의 시편들의 샘플번호에 따른 처리 조건이 기재되어있다.
도 4a는 Si wafer/SiO2 100nm/순수 Al 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 전후의 광학으로 표면을 관찰한 사진이다.
도 4b는 Si wafer/SiO2 100nm/순수 Al 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 한 후의 FE-SEM (x40000) 사진이다.
도 4c는 Si wafer/SiO2 100nm/ANT1 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 전후의 광학으로 표면을 관찰한 사진이다.
도 4d는 Si wafer/SiO2 100nm/ANT1 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 한 후의 FE-SEM (x40000) 사진이다.
도 4e는 Si wafer/SiO2 100nm/ANT2 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 전후의 광학으로 표면을 관찰한 사진이다.
도 4f는 Si wafer/SiO2 100nm/ANT2 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 한 후의 FE-SEM (x40000) 사진이다.
도 4g는 Si wafer/SiO2 100nm/ANT3 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 전후의 광학으로 표면을 관찰한 사진이다.
도 4h는 Si wafer/SiO2 100nm/ANT3 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 한 후의 FE-SEM (x40000) 사진이다.
도 4i는 Si wafer/SiO2 100nm/ANT4 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 전후의 광학으로 표면을 관찰한 사진이다.
도 4j는 Si wafer/SiO2 100nm/ANT4 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 한 후의 FE-SEM (x40000) 사진이다.
도 4k는 Si wafer/SiO2 100nm/ANT5 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 전후의 광학으로 표면을 관찰한 사진이다.
도 4l는 Si wafer/SiO2 100nm/ANT5 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 한 후의 FE-SEM (x40000) 사진이다.
도5a 및 도 5b는 TOF-SIMS를 통한 스퍼터링 된 박막의 Al, Ni, Ti 원소의 깊이방향 농도분포가 도시된 그래프이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되거나 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본원은 배선막 제조 방법, 배선막 및 이를 포함하는 표시 장치에 관한 것이다.
먼저, 본원의 일 실시예에 따른 평면 표시장치용 배선막 제조 방법에 대해 설명한다.
본 배선막 제조 방법은 표시 장치에 포함되는 기판에 배선막을 형성하기 위한 것일 수 있다. 또한, 표시 장치는, 평면 표시 장치일 수 있다. 이에 따라, 본 배선막 제조 방법에 따른 배선막은 표시 장치에 적용될 수 있다. 또한, 본 배선막 제조 방법에 따른 배선막(후술할 본원의 일 실시예에 따른 배선막)은 글래스 기판 상에 투명 도전막과 박막 트랜지스터를 전기적으로 접속시키는 것일 수 있다. 또한, 본 배선막 제조 방법에 따른 배선막은 저온 폴리 실리콘(Low temperature polysilicon)용 게이트 배선, 데이터 배선용 배선, Amorphous Si 트랜지스터용 배선, 금속-산화물 반도체 트랜지스터용 게이트 배선, 데이터 배선용 Al 배선, 플렉시블 디스플레이(flexible display)용 배선, 스트레쳐블 디스플레이(stretchable display)용 배선 또는 폴리머기판 상의 터치스크린용 저저항 배선으로 적용 가능하다. 다시 말해, 본 배선막 제조 방법에 따른 배선막은 Low temperature polysilicon용 게이트 배선, 데이터 배선(소스/드레인)용 Al 배선, Amorphous Si 트랜지스터, 금속-산화물 반도체 트랜지스터용 게이트 배선, 데이터 배선용 Al 배선에 적용할 수 있다. 또한 본 본 배선막 제조 방법에 따른 배선막은 응력변화에 따른 힐락저항성이 뛰어나기에 flexible display 및 stretchable display용 및 폴리머기판 위 터치스크린용 저저항 알루미늄 배선으로도 사용 가능하다.
본 배선막 제조 방법은, Mo, Ti, Cr, W 및 Ta 중 하나 이상을 포함하는 금속 재료를 스퍼터링 타겟으로 하는 스퍼터링을 통해 제1층을 형성하는 단계를 포함한다. 다시 말해, 금속 재료는 제1층은 Mo, Ti, Cr, W 및 Ta로 구성되는 군에서 선택되는 적어도 일종 이상의 고융점 금속을 포함할 수 있다. 제1층은 기판의 일면에 형성될 수 있다. 또는 제1 층은 기판의 일면에 형성된 후술할 제2층의 일면에 형성될 수 있다. 이에 대해서는 자세히 후술한다.
또한, 금속 재료는 Mo를 포함할 수 있다. 다시 말해, 금속 재료는 Mo를 포함하고, Ti, Cr, W 및 Ta 중 하나 이상을 포함하거나, Ti, Cr, W 및 Ta 를 포함하지 않을 수 있다. 이와 같이, 금속 재료가 Mo를 포함하는 경우, 제1층은 Mo를 포함할 수 있다. 또한, 금속 재료가 Mo를 포함하고 Ti, Cr, W 및 Ta 를 포함하지 않는 경우, 제1층은 Mo 막일 수 있다.
후술하겠지만, 일반적으로, 스퍼터링을 통해 형성되는 박막은 스퍼터링 타겟의 성분을 그대로 갖게 된다는 점을 고려하면, 제1 층은 스퍼터링 타겟인 금속 재료의 성분을 갖게될 수 있다. 이에 따라, 본원에 있어서, 제1층 및 후술하는 제2층과 관련된 구성에 대한 구체적 설명이 없어도, 성분, 함량 등과 같은 구성은 제1 층 및 제2 층을 형성하는 스퍼터링 타겟인 금속 재료 및 Al 합금 각각과 동일할 수 있다.
또한, 참고로, 본 배선막 제조 방법은, 제1층을 형성하는 단계 이전에, 금속 재료를 준비하는 단계를 포함할 수 있다. 금속 재료가 준비되는 단계는, 상술한 바와 같은 금속 재료를 준비할 수 있다.
또한, 본 배선막 제조 방법은, Mo 및 Ti 중 하나 이상, Ni 및 Co 중 하나 이상 및 Al을 포함하는 Al 합금을 스퍼터링 타겟으로 하는 스퍼터링을 통해 대상체에 제2층을 형성하는 단계를 포함한다. 이를 테면, Al 합금은 Mo나 Ti를 포함하고, Ni 및 Co 중 적어도 하나 이상을 포함하며, Al을 포함할 수 있고, 이에 따라, 제2층은 Mo나 Ti를 포함하고, Ni 및 Co 중 적어도 하나 이상을 포함하며 Al을 포함할 수 있다.
보다 구체적으로, Al 합금은, Mo 및 Ti 중 하나 이상을 0.01 원자% 이상 0.2 원자% 미만 포함하고, Ni 및 Co 중 하나 이상을 0.01 원자% 이상 0.2 원자% 미만 포함할 수 있다.
바람직하게는, Al 합금은 Mo 및 Ti 중 Ti를 포함하고, Ni 및 Co 중 Ni를 포함할 수 있다. 다시 말해, Al 합금은 Ti, Ni 및 Al을 포함할 수 있다. Al 합금은 Ti와 Ni를 함유함으로써 Al 합금을 스퍼터링 타겟으로 하여 형성되는 제2층을 포함하는 배선막의 열응력에 의한 힐락 발생을 최소화할 수 있다. 알려진 알루미늄 힐락의 발생원인으로 고온에서 입계를 통한 내부확산을 들 수 있으며, 또한 고온 크리프 현상도 예로 들 수 있다. Al 합금은 Ni와 Ti를 함유함으로써 열응력에 의한 힐락발생을 최소화할 수 있다.
구체적으로, Ni는 Al 및 Ti에 비해 입도가 작을 수 있는데, 작은 원소인 Ni는 Al 간의 사이, Ti간의 사이, Al과 Ti의 사이로 들어가 그 구조를 안정화시킬 수 있다.
구체적으로, 구성원자간의 강한 음의 상호작용이 발생하여 혼합엔탈피가 커짐으로써 융점 이하로 내려간 과냉각액체에서 구성원자의 확산이 저하되어 결정의 핵생성과 성정이 억제될 수 있다.
이에 따라 결정상보다는 비정질상이 생성되기 쉬울 수 있다. 따라서 Al에 대해서 약 10%이상의 원자 지름차를 가진 물질 중에서 강한 음의 상호작용을 갖는 원소의 조합으로 용이하게 비정질화를 이룰 수 있다. 다시 말해, Al 합금은 Al에 대해서 약 10%이상의 원자 지름차를 가진 물질 중에서 강한 음의 상호작용을 갖는 Ni를 포함함으로써, 용이하게 비정질화를 이룰 수 있다.
또한, Al 합금이 Ti를 포함(함유)할 경우, Al 합금을 스퍼터링 타겟으로 하여 형성되는 제2층을 포함하는 배선막에 있어서, Ti가 상술한 제1층의 Mo(몰리브데늄)과 상호 작용하여, 제1층의 몰리브데늄이 알루미늄 내부로 확산되는 것을 방지하는 역할을 하며, 고온 내열성을 강화하는 역할을 할 수 있다. 후술하겠지만, 제1 층은 제2층의 일측 또는 타측에 위치할 수 있는데, 이러한 경우, Ti는 제2층의 일면 및 타면 중 하나 이상에 위치하는 층(제1층)의 몰리브데늄과 상호 작용하는 것일 수 있다.
또한, 본원에 있어서, Al 합금의 조성은 비정질 박막의 열역학적 안정성을 예측하는 Midema modeling을 통하여 추정하였으며, 계산식 및 계산 결과는 다음과 같다.
어떤 모재에 합금성분을 집어넣게 되면 그 모재에 세가지 에너지가 변화하게 될 수 있다. 합금화에 따른 조성 변화 엔탈피(chemical mixing enthalpy)와 모재와 다른 탄성을 가진 합금성분에 의한 탄성 엔탈피(elastic mixing enthalpy), 그리고 구조가 달라서 생기는 구조 엔탈피(structural mixing enthalpy)가 발생할 수 있다. 결정질이 아닌 비정질의 경우 세가지 항 중에서 structural mixing enthalpy가 작으므로(작은 관계로), 조성 변화 엔탈피와 탄성 엔탈피를 계산하면 될 수 있다.
Miedema 모델을 활용한 Al alloy 합금의 조성에 따른 비정질성 계산은 이하의 [식]을 이용해 이루어질 수 있다.
[식]
Figure 112020036472075-pat00001
참고로, [식]에서 각각의 기호는 다음과 같을 수 있다.
Figure 112020036472075-pat00002
Figure 112020036472075-pat00003
Figure 112020036472075-pat00004
도 1a의 표에 기재된 각각 합금원소의 물리적 상수를 상기 [식]에 대입하여 계산한 조성변화 엔탈피와 탄성엔탈피는 도 1b 및 도 1c에 개시된 바와 같다.
도 1b 및 도 1c를 참조하면, La의 경우 chemical mixing 엔탈피(chemical mixing enthalpy)는 높으나 상대적으로 elastic mixing enthalpy가 높아서 비정질화 정도가 떨어지는 편이다. 한편, Ti의 경우 chemical mixing enthalpy는 -118 KJ/mol La(-188 KJ/mol)에 비해서 낮은 편이나, elastic mixing enthalpy 0.56 KJ/mol로써 La의 113.6 KJ/mol보다 낮다. 총 비정질화 enthalpy는 두 chemical mixing enthalpy와 elastic mixing enthalpy의 합으로써 Ti가 -117.44 KJ/mol로써 -74.6 KJ/mol인 La에 비해서 매우 높다는 것을 알 수 있다. 따라서 비정질화 정도에서 Ti이 오히려 La에 비해서 높다는 것을 알 수 있고, 이는 Ti이 알루미늄의 기지에 들어감으로써 알루미늄을 국부적으로 비정질화시키고 이 비정질화된 국소영역에서 알루미늄의 확산이 크게 저하됨을 알 수 있다.
위 계산 결과를 토대로 산정된 Al-Ni binary alloy와 Al-Ti binary alloy의 조성에 따른 전체 에너지 변화가 도 2a의 그래프 및 도 2b의 그래프 각각에 도시되어 있다.
도 2a는 Al에 Ni이 첨가될때 비정질 상(amorphous phase)와 결정질 상(crystalline phase)의 엔탈피의 변화를 나타내고 있다. 도 2a를 참조하면, 전 조성에서 결정질상의 엔탈피가 비정질상보다 낮은 값을 가진다. 이는 니켈이 알루미늄에 합금원소로 첨가될 때 Ti와는 달리 비정질보다는 고용체(solid sllution) 결정질상을 형성하기 쉬움을 나타낸다.
도 2c를 참조하면, La도 Ni와 비슷한 경향성을 가짐을 알 수 있다. La도 알루미늄에 합금원소로 첨가될 때 Ti와는 달리 비정질보다는 고용체 결정질상을 형성하기 쉬움을 나타낸다.
도 2b를 참조하면, Ti의 경우 0.1 at%이하에서 비정질상(amorphous phase)의 enthalpy가 결정질상 (solid-solution phase)의 enthalpy보다 낮음을 확인 할 수 있고, 이는 Al 합금 원소로 Ti를 Al에 첨가 시 Ti 가 존재하는 주변의 Al과 국부적인 비정질화를 이룬다는 것을 의미할 수 있다. Ti 조성변화에 따라 Enthalpy 값에서 비록 결정상이 비정질상보다 높은 영역도 있지만, entropy항을 고려 시 이 부근에서 비정질상이 결정질상보다 낮은 자유에너지를 갖게 됨을 예측할 수 있다.
이에 따라, Al에 Ni과 La은 소량 첨가시 유사하게 고용체 결정질을 형성하고 Ti의 경우는 비정질상을 가짐을 알 수 있다. 따라서 Ni과 La은 알루미늄 원자의 내부 확산 방지에서의 역할이 비슷함을 알 수 있다. 니켈은 알루미늄보다 원자크기가 작으며 La은 알루미늄보다 원자크기가 크다. 이 차이로 인하여 알루미늄 내부에 분포된 Ni과 La이 미세 응력영역을 형성할 수 있다. 열응력에 의해서 움직이는 알루미늄 원자는 이러한 응력영역에서 확산속도가 저하되며 이것이 고온에서의 힐락방지 특성으로 구현될 수 있다
반면 Ti은 알루미늄과 원자크기 차이가 많이 나지 않는 반면에 주변 알루미늄과 비정질상 영역을 형성함으로써 알루미늄 원자가 이 영역을 지나갈때 확산속드가 떨어진다. 일반적으로 결정립계를 통해 알루미늄 확산이 빨리 일어날 수 있다. Ti는 비정질상을 형성할때 결정립계(grain boundary)수가 급격히 감소함으로써 알루미늄 확산방지 효과가 더 크게 나타날 수 있다.
Ni의 역할은 결정립 사이즈의 성장뿐 아니라, Ni와 알루미늄 원자와의 상호작용이 커져서 고온에서 알루미늄 원자의 이동이 느려질 수 있다. 또한 Ni이외에도 다른 전이금속이 비슷한 역할을 할 수 있고, 그 외 첨가되는 원소는 알루미늄과 원자사이즈의 크기가 10%정도 차이가 나고 전기음성도 차이가 큰 경우 반드시 희토류일 필요는 없다. 따라서 타겟의 원가를 절감하기 위해서 란탄(La) 계열의 희토류 대신 티타늄이나 몰리브데늄을 함유해도 비슷한 효과를 거두게 될 수 있다.
또한, 고온 열처리를 할 경우, 대부분의 박막은 박막 내 소성변형 영역(대표적으로 전위 및 공공, 기체불순물 등)이 사라짐으로써 박막의 전기전도도는 향상이 되나, 순수 알루미늄의 경우 힐락생성과 함께 전기전도도가 급격히 감소하게 될 수 있다. 반면에, Al-전이금속 삼원계의 경우 고온에서 오히려 전이금속이 기지인 알루미늄에 더 고르게 분포됨으로써, 알루미늄 원자와의 상호 끌어당김이 강해지고 이로 인해 알루미늄의 원자 이동성을 저하하게 된다. 그 결과 힐락생성이 억제되며, 전기전도도도 개선되는 효과가 발생할 수 있다. 이러한 점들을 고려하여, 본 배선막 제조 방법은 상술한 바와 같이, Al 합금은 Mo 및 Ti 중 Ti를 포함하고 Ni 및 Co 중 Ni를 포함하는 Al 합금을 제2층의 스퍼터링 타겟으로 하여 제2층을 형성할 수 있다.
또한, Al 합금은 Ti를 0.01 원자% 이상 0.2 원자% 미만 포함하고, Ni를 0.01 원자% 이상 0.2 원자% 미만 포함할 수 있다.
보다 바람직하게는, Al 합금은, Ti를 0.015원자% 이상 0.05 원자% 이하로 포함하고, Ni를 0.015원자%로 포함할 수 있다. 구체적으로, Ni는 0.015at% 이상 0.05at% 이하 포함될 수 있다. 후술하겠지만, Ni의 함량이 0.05at%일 경우, 전기전도도는 열처리 후 5.7 uohm-cm 수준으로 순수 알루미늄 대비해서 사용 가능한 영역에 속할 수 있다. 반면에, Ni가 0.08at% 첨가될 경우에는 열처리 후의 전기전도도는 7.2 uohm-cm 수준으로 Ni의 함량이 0.05at% 경우 대비 증가할 수 있고, 이에 따라, 저저항 배선으로 사용하기 적합하지 않을 수 있다. 다만, Ni은 0.015at% 초과될 경우 오히려 힐락 방지특성도 저하될 수 있으므로, Ni는 0.015원자%로 포함됨이 바람직하다. 이에 대해서는 자세히 후술한다.
또한, 본 배선막 제조 방법은, 제2층을 형성하는 단계 이전에, Al 합금을 준비하는 단계를 포함할 수 있다. Al 합금을 준비하는 단계는, 상술한 바와 같은 Al 합금을 준비할 수 있다. 또한, Al 합금을 준비하는 단계는 용융주조 방식으로 Al 합금을 제조할 수 있다.
즉, 본 배선막 제조 방법은, 제1층을 형성하는 단계 이전에, 금속 재료(제1층을 형성하기 위한 스퍼터링 타겟)를 준비하는 단계를 포함할 수 있고, 제2층을 형성하는 단계 이전에, Al 합금(제2층을 형성하기 위한 스퍼터링 타겟)을 준비하는 단계를 포함할 수 있다. 금속 재료를 준비하는 단계는 상술한 바와 같은 제1층을 형성하기 위한 스퍼터링 타겟으로서의 금속 재료를 준비할 수 있고, Al 합금을 준비하는 단계는 상술한 바와 같은 제2층을 형성하기 위한 스퍼터링 타겟으로서의 Al 합금을 준비할 수 있다. 금속 재료 및 Al 합금에 대해서는 상술하였으므로, 상세한 설명은 생략한다.
또한, 제1층을 형성하는 단계 및 제2층을 형성하는 단계는 스퍼터링으로 제1층 및 제2층을 형성할 수 있다. 스퍼터링 방법은 진공챔버에 기판과 박막 재료로 구성된 스퍼터링 타겟(타겟 재료) 사이에 서 플라즈마 방전을 발생시킨다. 플라즈마 방전에 의해 이온화된 가스가 타겟 재료와 충돌되어 타겟 재료의 원자를 방출시키며 그에 의해 기판 상에 증착되어 박막을 생성시킨다. 진공 증착 방법 및 아크 이온 도금 방법(AIP: arc ion plating)과 상이한 스퍼터링 방법은 타겟 재료와 동일한 조성을 갖는 박막이 형성될 수 있다는 장점을 갖는다. 이에 따라, 본 배선막 제조 방법에 의해 형성되는 제1층 및 제2층은 제1층의 스퍼터링 타겟이 되는 금속 재료 및 제2층의 스퍼터링 타겟이 되는 Al 합금 각각과 동일한 조성을 가질 수 있다.
한편, Al 합금을 스프레이포밍으로 제조하는 경우, 스프레이포밍으로 제조된 Al-Ni-La(란타넘, 다른 희토류로 대체될 수 있음) 합금 스퍼터링 타겟을 예로 들어 설명하면, 스퍼터링 타겟 내에 함유된 금속간 화합물(Al 및 La으로 주로 구성된 Al-La 시스템 금속간 화합물)의 입자 크기 분포가 양쪽 모두 초기 스플래시의 발생과 상당한 상관 관계를 갖고, 금속간 화합물의 입자 크기 분포가 적절하게 제어될 때에만 스플레시 현상을 제어할 수 있는 것으로 알려져 있다. 그런데, 최근에, FPD의 생산성 증가를 위해서 일반적으로 스퍼터링 파워를 증가시키는데, 스퍼터링 파워가 증가될 때, 비정상 아킹현상(arcing)이 알루미늄 타겟 표면에서 발생하기 쉽고 이때 큰 덩어리형태로 알루미늄 입자가 떨어지게 될 수 있고, 이에 따라, 유해한 효과가 유발될 수 있다. 스프레이포밍으로 제조된 알루미늄 합금의 경우 스프레이 포밍시 함유되는 불순물 가스가 타겟의 공기입자를 상대적으로 많이 발생시키고 이에 따라서 스플레시 현상이 더 자주 발생하는 현상이 발생할 수 있다. 이러한 아킹현상이 많이 발생할 수록FPD의 수율 및 동작 성능이 저하될 수 있다. 본 배선막 제조 방법은, 이러한 스프레이포밍에 의한 문제점을 고려하여, 알루미늄 합금 타겟의 금속간 화합물 및 기포생성을 최소화하기 위하여 스프레이포밍이 아닌 용융주조 방식으로 Al 합금을 제조하고, La가 아닌 전이금속 합금원소를 포함하는 형태로 알루미늄 합금을 제조하였다.
또한, 본 배선막 제조 방법에 있어서, 제1층을 형성하는 단계 및 제2층을 형성하는 단계는 제1층 및 제2층 중 하나가 기판의 일면 또는 SiO2층의 일면에 먼저 형성되고, 먼저 형성된 하나의 일면에 다른 하나가 형성되도록, 제1층을 형성하는 단계 및 제2층을 형성하는 단계 중 하나가 먼저 수행되고 다른 하나가 그 후에 수행될 수 있다. 즉, 본 배선막 제조 방법에 의하면, 기판 또는 SiO2층, 제1층 및 제2층의 순서대로 적층이 이루어지도록, 기판 또는 SiO2층의 일면에 제1층을 형성하는 단계 및 형성된 제1층의 일면에 제2층을 형성하는 단계를 수행하거나, 또는, 기판 또는 SiO2층, 제2층 및 제1층의 순서대로 적층이 이루어지도록, 기판 또는 SiO2층의 일면에 제2층을 형성하는 단계 및 형성된 제2층의 일면에 제1층을 형성하는 단계를 순차적으로 수행할 수 있다. 이와 같은 제1층/제2층의 이중막 구조는 게이트 배선에 적용될 수 있다. 예를 들어, 본원에 따르면, poly Silicon/SiO2/Al 합금/Mo 게이트 배선 이중막 구조가 구현될 수 있다.
또한, 전술한 바와 같이, 본 배선막 제조 방법에 의해 제조되는 배선막은 기판(glass 기판일 수 있음)의 일면에 형성되거나, 또는, SiO2층의 일면에 형성될 수 있다.
참고로, 여기에서 SiO2층은 다른 층 상에 형성되는 것일 수 있다. 예를 들어, SiO2 층은 glass 기판, SiO2 층, poly silicon 층 및 SiO2 층이 순차적으로 적층된 구조(glass 기판/SiO2/poly silicon/SiO2의 구조)에서 최 일측에 위치하는 SiO2 층을 의미할 수 있다. 이러한 구조에 본 배선막 제조 방법에 의해 배선막이 형성될 경우, glass 기판, SiO2 층, poly silicon 층, SiO2 층 및 게이트 금속배선층이 순차적으로 적층된 구조(glass 기판/SiO2/poly silicon/SiO2/게이트 금속배선층)이 구현될 수 있고, 여기에서 게이트 금속 배선층은 본 배선막 제조 방법에 의해 제조되는 배선막을 의미할 수 있다.
즉, 저온폴리 실리콘 구조(LTPS 구조)에, 본 배선막 제조 방법에 의해 제조되는 배선막이 게이트로 사용되는 경우, LTPS 구조는 glass 기판, SiO2 층, poly silicon 층, SiO2 층 및 게이트 금속배선층이 순차적으로 적층된 구조(glass 기판/SiO2/poly silicon/SiO2/게이트 금속배선층)로 진행될 수 있다(여기에서 게이트 금속배선층은 본 배선막 제조 방법에 의해 제조되는 배선막임).
참고로, 본원이 flexible display에 적용되는 경우, glass 기판은 Polyimide와 같은 유연기판소재로 대체가 가능하다. 또한, 기판은 스크레처블 기판일 수 있는데, 이러한 경우, 기판은 PDMS 기판으로 대체 가능하다.
또한, 본 배선막 제조 방법은, 제1층을 형성하는 단계 및 제2층을 형성하는 단계 이후에, 먼저 형성된 층의 일면에 형성된 층의 일면에 먼저 형성된 층과 동일한 재질의 층이 형성되도록, 제1층을 형성하는 단계와 제2층을 형성하는 단계 중 먼저 형성된 단계를 수행하는 단계를 포함할 수 있다. 다시 말해, 본 배선막 제조 방법은, 제1층을 형성하는 단계 및 제2층을 형성하는 단계 이후에, 먼저 형성된 층을 형성하는 단계를 포함할 수 있다. 이에 따라, 본 배선막 제조 방법에 의하면, 기판, 제1층, 제2층 및 제1층이 순서대로 적층이 이루어지도록 제1층을 형성하는 단계(기판의 일면에 제1층을 형성), 제2층을 형성하는 단계(기판의 일면에 형성된 제1층의 일면에 제2층을 형성) 및 제1층을 형성하는 단계(기판의 일면에 형성된 제1층의 일면에 형성된 제2층의 일면에 제1층을 형성)를 순차적으로 수행하거나, 또는 기판, 제2층, 제1층 및 제2층의 순서대로 적층이 이루어지도록 제2층을 형성하는 단계(기판의 일면에 제2층을 형성), 제1층을 형성하는 단계(기판의 일면에 형성된 제2층의 일면에 제1층을 형성) 및 제2층(기판의 일면에 형성된 제2층의 일면에 형성된 제1층의 일면에 제2층을 형성)을 형성하는 단계를 순차적으로 수행할 수 있다. 이와 같은 제1층/제2층/제1층의 삼층막 구조 또는 제2층/제1층/제2층의 삼층막 구조는 데이터 배선에 적용될 수 있다. 예를 들어, Mo/Al 합금/Mo 삼층막 구조는 데이터배선(source/drain)에 사용될 수 있다.
또한, 참고로, 상술한 바와 같이, 금속 재료를 준비하는 단계는 제1층을 형성하는 단계 이전에 수행되고 Al 합금을 준비하는 단계는 제2층을 형성하는 단계 이전에 수행될 수 있는데, 예를 들어, 금속 재료를 준비하고 Al 합금을 준비하는 단계가 제1층을 형성하는 단계 및 제2층을 형성하는 단계 이전에 수행될 수 있다.
이하에서는, 본원을 실험을 통해 보다 구체적으로 설명한다.
도 3a를 참조하면, 실험을 통해, Al 100 at%의 조성을 갖는 Al(이하 'Al' 또는 '순수 Al' 또는 '순수 알루미늄'이라 함), Al- Ni0.015 at%-Ti0.015 at%의 조성을 갖는 ANT1 명칭의 Al 합금(이하 'ANT1'이라 함), Al-Ni0.015 at%-Ti0.05 at%의 조성을 갖는 ANT2 명칭의 Al 합금((이하 'ANT2'이라 함), Al-Ni0.015 at%-Ti0.08 at%인 ANT3 명칭의 Al 합금(이하 'ANT3'이라 함), Al-Ni0.05at%-Ti0.015at%인 ANT4명칭의 Al합금(이하 'ANT4'이라 함) 및 Al-Ni0.08at%-Ti0.015at%인 ANT5 명칭의 Al 합금(이하 'ANT5'이라 함)을 성능 평가하여 보았다. 그 결과, 저온 다결정 실리콘 공정이나 금속산화물 반도체 공정에서 요구되는 높은 온도에서 견딜 수 있는 저저항 알루미늄 금속(합금)의 특성을 ANT1 및 ANT2가 나타냄을 확인할 수 있다.
구체적으로, Al, ANT1, ANT2 ANT3, ANT4 및 ANT5 의 성능을 측정하기 위해 실험하였다. 실험은 다음과 같이 이루어졌다.
Al, ANT1, ANT2 ANT3, ANT4 및 ANT5 각각은 직경 3인치 두께 1/4인치 타겟으로 제조되어 DC sputtering에 의해 기판(유리 기판일 수 있음)에 4000A로 증착되었다. 이때, 스퍼터링 조건과 관련하여, 파워는 100W-400W, Ar pressure는 1 mTorr~3 mTorr사이에서 조절되었고, 상온에서 증착이 이루어졌다. 또한, 상기 시편들이 증착되어 형성된 박막의 사이즈는 4*4cm2이었다.
또한, 실험은, 상기 Al 및 Al 합금들 각각에 의해 형성된 박막들의 일측(상측)에 일측막(상부막)으로 몰리브데늄(Molybdenum)을 증착하였고, 몰리브데늄의 증착시, 알루미늄과 몰리브데늄 계면사이의 산화막 발생을 없애기 위해서 진공단절(vacuum breaking) 없이 연속 증착(이를 테면, 상기 시편들 각각에 의한 박막 형성 후 연속으로 형성된 박막들 각각의 일측에 몰리브데늄을 증착함)하였다.
또한, 후술할 실험의 결과에서 상기 Al 및 Al 합금들을 스퍼터링 타겟으로 하여 형성한 박막의 비저항은 4 point probe로 최소 9군데이상 측정하여 평균과 표준편차를 구하였다. 또한 비저항은 450℃에서 한시간 열처리하기 전후 면저항을 4-point probe로 측정하고 두께를 구하여 비저항을 구하였다. 또한, 힐락의 밀도 변화는 Field emission scanning microscopy를 사용하여 50,000배에서 25장이상을 측정하여 평균을 구하였다.
도 3b를 참조하면, ANT1 및 ANT2가 비저항과 힐락 측면에서 합격임을 알 수 있다. 도 3b를 참조하면, 저온 다결정 실리콘 공정이나 금속산화물 반도체 공정에서 요구되는 높은 온도에서 견딜 수 있는 저저항 알루미늄 금속의 특성을 ANT1, ANT2에 의해 형성된 박막이 잘 나타냄을 알 수 있다. 참고로, 도 3b의 시험 결과에서 합격 기준과 관련하여, 비저항 부면에서는 450℃ 한시간 열처리 후 5.7 uohm-cm이하이면 합격('O' 표시) 힐락 부면에서는 순수 알루미늄 대비해서 50%수준 이하이면 합격('O' 표시)으로 판정하였다
또한, 상기 Al 및 Al 합금들을 스퍼터링 증착하여 시편을 제조하고 450℃ 한시간 열처리 전 후의 비저항변화를 측정하였다. 이때, 시편(배선막)의 구조는 기판 상에 알루미늄 및 상술한 Al 및 Al 합금들 각각이 4000A 증착되어 상술한 제2층이 형성되고, 제2층의 상측에 몰리브데늄 300A가 증착되어 상술한 제1층이 형성된 이중막 구조일 수 있다
도 3c는 상술한 Al 및 Al 합금들이 스퍼터링 증착된 상기 시편들의 450℃ 한시간 열처리 전 후의 비저항변화가 도시된 그래프이다.
도 3c를 참조하면, ANT1의 경우 열처리 후 비저항이 10%가량 감소하였으며, ANT 2, ANT3의 경우도 10%가량 열처리 후 비저항이 감소하였다. 또한, 순수 알루미늄 이중막은 비저항이 5.34에서 4.71로 내려갔으며, ANT1,2,3의 경우에도 열처리 이후에 비저항이 더 감소함을 알 수 있다.
Ni의 함량이 0.05at%인 ANT4의 경우, 전기전도도는 열처리 후 5.7 uohm-cm 수준으로 순수 알루미늄 대비해서 사용가능한 영역에 속하지만, ANT5처럼 Ni과 Ti의 합이 0.08 at% 이상으로 더 많이 첨가될 경우에는 열처리 후에도7.2 uohm-cm 수준으로 올라감으로써 저저항 배선으로 사용하기 적합하지 않다는 결론에 이르를 수 있다.
참고로, 이중막의 경우 몰리브데늄의 비저항이 12 uohm-cm이기 때문에 이중막을 형성하면 알루미늄 단일막보다 비저항이 높게 측정이 될 수 있다.
알루미늄 합금(ANT1, ANT2, ANT3)의 경우 Ni과 Ti의 첨가로 고온에서의 몰리브데늄의 알루미늄의 입계면으로 확산을 방지하는 효과가 나타나서 열처리 후 저항이 감소할 수 있다.
또한 Ni은 0.05at%이상 들어갈 경우 오히려 힐락 방지특성도 저하되는 것을 확인할 수 있다. 이는 후술할 도 4i 내지 도 4l을 참조하면, Ni이 일정량 이상 들어갈 경우 열처리 후에는 순수 알루미늄 수준의 힐락이 관찰된 것을 통해 확인할 수 있다.
도 3e는 순수 Al과 Al 합금들(ANT1, ANT2, ANT3, ANT4, ANT5) 각각을 4000A 두께의 단일박막으로 기판에 형성한 시편 및 순수 Al과 Al 합금들 각각을 4000A 두께로 기판의 일면에 형성하고 형성된 박막의 일면에 몰리브데늄 300A을 올린 이중막의 열처리 후 힐락의 밀도 변화를 나타낸 그래프이다. 참고로, 도 3f에는 도 3e의 시편들의 샘플 번호에 따른 처리 조건이 기재되어 있다.
순수 Al과 Al 합금들 각각을 4000A 두께의 단일박막으로 기판에 형성한 시편 및 순수 Al과 Al 합금들 각각을 4000A 두께로 기판의 일면에 형성하고 형성된 박막의 일면에 몰리브데늄 300A을 올린 이중막의 열처리 후 힐락의 밀도 변화를 측정하였다.
또한, 도 3d를 참조하면, 열처리 후 힐락이 가장 작게 발생한 시편은 ANT1 조성인 Al-Ni0.015at%-Ti0.015at%이였다. 이는 열처리 전후 비저항 변화가 가장 큰 것과 일치하는 결과일 수 있다. 알루미늄의 입계면에 Ni, Ti가 분포함으로써 열응력에 의한 알루미늄이 입계확산 및 상부막인 몰리브데늄의 입계확산을 방지하는 것으로 보인다. 도 3d를 참조하면, 알루미늄의 힐락은 상부에 몰리브데늄을 올림으로써 억제되는 것을 볼 수 있으며, 특히 ANT1의 조성에서는 열처리 전후에도 거의 변화가 없을 정도로 힐락형성이 억제되었다. 따라서 고온에서 힐락을 억제하는 능력은 ANT1조성이 가장 뛰어난 것으로 판단된다.
또한, 도 4a는 Si wafer/SiO2 100nm/순수 Al 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 전후의 광학으로 표면을 관찰한 사진이고, 도 4b는 Si wafer/SiO2 100nm/순수 Al 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 한 후의 FE-SEM (x40000) 사진이며, 도 4c는 Si wafer/SiO2 100nm/ANT1 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 전후의 광학으로 표면을 관찰한 사진이고, 도 4d는 Si wafer/SiO2 100nm/ANT1 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 한 후의 FE-SEM (x40000) 사진이며, 도 4e는 Si wafer/SiO2 100nm/ANT2 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 전후의 광학으로 표면을 관찰한 사진이고, 도 4f는 Si wafer/SiO2 100nm/ANT2 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 한 후의 FE-SEM (x40000) 사진이며, 도 4g는 Si wafer/SiO2 100nm/ANT3 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 전후의 광학으로 표면을 관찰한 사진이고, 도 4h는 Si wafer/SiO2 100nm/ANT3 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 한 후의 FE-SEM (x40000) 사진이다. 또한, 도 4i는 Si wafer/SiO2 100nm/ANT4 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 전후의 광학으로 표면을 관찰한 사진이고, 도 4j는 Si wafer/SiO2 100nm/ANT3 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 한 후의 FE-SEM (x40000) 사진이며, 도 4k는 Si wafer/SiO2 100nm/ANT5 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 전후의 광학으로 표면을 관찰한 사진이고, 도 4l은 Si wafer/SiO2 100nm/ANT5 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 한 후의 FE-SEM (x40000) 사진이다.
도 4a의 Si wafer/SiO2 100nm/순수 Al 4000A/Mo 300A 구조의 샘플을 450℃ 1시간 열처리 전후의 사진들(도4a의 (a)와 (b))을 비교하여 보면, 순수 Al을 제2층 형성의 스퍼터링 타겟으로 사용하면(다시 말해, 제2 층이 순수 Al로 이루어지면), 450℃ 1시간 열처리 후 표면에 검은 반점들이 많이 발생하는 것을 볼 수 있고, 이는 열처리 후 발생한 힐락이다.
또한, 도 4b를 참조하면, 제2층이 순수 Al로 이루어지는 경우 대비, ANT1 조성에서는 힐락 발생이 열처리 후(도 4d 참조) 매우 줄어듬을 확인할 수 있다. 참고로, 도 4b에서 눈에 띄는 점이 힐락일 수 있다.
또한, 도 4a 내지 도 4l을 비교하여 보면, ANT1 및 ANT2를 포함하는 시편이 다른 시편들 대비 힐락이 덜 발생함을 알 수 있다. 따라서, 제2층을 형성하는데 사용되는 스퍼터링 타겟으로는 Ti를 0.015원자% 이상 0.05 원자% 이하로 포함하고, Ni를 0.015원자%로 포함하는 Al 합금으로 선택함이 바람직하다.
또한, ANT5는 ANT4 대비하여, Ti의 함량을 0.015at%로 일정하게 하고 Ni의 함량을 0.05at%에서 0.08at%로 증가시킨 것이다. 도 3c를 참조하면, Ni의 함량이 0.05at%일 경우, 전기전도도는 열처리 후 5.7 uohm-cm 수준으로 순수 알루미늄 대비해서 사용가능한 영역에 속하지만, 0.08at%로 더 많이 첨가될 경우에는 7.2 uohm-cm 수준으로 올라감으로써 저저항 배선으로 사용하기 적합하지 않다는 결론에 도달할 수 있다. 또한, Ni은 Ti와는 다르게 0.015at%이상 들어갈 경우 오히려 힐락 방지특성도 저하되는 것을 확인하였다. 이는 도 4i 및 도 4k를 참조하면, Ni이 일정이상 들어갈 경우 열처리전에도 힐락이 존재함을 확인할 수 있다. 또한, 열처리 후에는 힐락이 더 많이 관찰되었다.
또한, Ni은 0.08 at%이상 들어갈 경우 오히려 힐락 방지특성도 저하되는 것을 확인할 수 있다. 이는 도 4i 내지 도 4l을 참조하면, Ni이 일정량 이상 들어갈 경우 열처리 후에는 순수 알루미늄 수준의 힐락이 관찰된 것을 통해 확인할 수 있다.
참고로, 도 4a 내지 도 4l은 본 배선막 제조 방법에 의해 제조되는 배선막이 glass 기판, SiO2 층, poly silicon 층, SiO2 층 및 게이트 금속배선층이 순차적으로 적층된 구조의 게이트 금속배선층으로 적용될 경우의 효과를 확인하기 위한 것으로서, 실험에서는 glass 기판 및 SiO2 층 은 생략하고, poly silicon 층 및 SiO2 층 각각을 Si wafer 및 SiO2 100nm각각으로 설정하여 실험을 수행한 것일 수 있다.
도5a 및 도 5b는 TOF-SIMS를 통한 스퍼터링 된 박막의 Al, Ni, Ti 원소의 깊이방향 농도분포가 도시된 그래프이다. 구체적으로, 도5a 및 도 5b 각각은 DC sputtering된 알루미늄 박막의 표면을 30 KeV에너지의Bi(비스무스) primary ion을 활용한 TOF-SIMS(Time of flight secondary ion mass spectroscopy)로 Al, Ni, Ti의 깊이방향 농도분포를 얻은 결과이다. 도 5a는 ANT1에 관한 것이고, 도 5b는 ANT3에 관한 것이다. 도 5a 및 도 5b를 참조하면, Ti의 함량이 높아질수록 깊이 방향으로 Ti 평균 피크농도가 높아짐을 확인할 수 있다. 이는 주조방법으로 만들어진 AlNiTi합금에서 Ni, Ti가 깊이방향으로 고르게 분포되어있음을 나타내고 있다. 이에 따라, Al 합금은 용융주조 방식으로 제조됨이 알 수 있다.
상술한 바에 따르면, 저온 다결정 실리콘 공정이나 금속산화물 반도체 공정에서 요구되는 높은 온도에서 견딜 수 있는 저저항 알루미늄 금속(합금)의 특성을 ANT1 및 ANT2가 나타냄을 확인할 수 있고, 따라서, 본 배선막 제조 방법은, 제1층을 형성하는데 사용되는 스퍼터링 타겟(제1층을 형성하는 금속 재료)을 Mo, Mo alloy, Ti 및 Ti alloy 중 하나 이상을 포함하는 것으로 설정하고(예를 들면, 스퍼터링 타겟은 Mo 및 Mo alloy를 포함하거나, 또는 Ti 및 Ti alloy를 포함할 수 있으며, 바람직하게는 스퍼터링 타겟은 Mo일 수 있음), 제2층을 형성하는데 사용되는 스퍼터링 타겟으로는 Ti를 0.015원자% 이상 0.05 원자% 이하로 포함하고, Ni를 0.015원자%로 포함하는 Al 합금으로 선택함이 바람직하다.
또한, 본원은 본원의 일 실시예에 따른 배선막을 제공한다. 이하에서는, 본원의 일 실시예에 따른 배선막(이하 '본 배선막')에 대하여 설명한다. 다만, 본 배선막은 상술한 본 배선막 제조 방법을 이용하는 것으로서, 앞서 살핀 본 배선막 제조 방법에서 설명한 구성과 동일 또는 유사한 구성에 대해서는 동일한 도면부호를 사용하고, 중복되는 설명은 간략히 하거나 생략하기로 한다.
본 배선막은 기판의 일면에 형성될 수 있다. 기판은 표시 장치에 포함되는 것일 수 있다.
본 배선막은 Mo, Ti, Cr, W 및 Ta 중 하나 이상을 포함하는 금속 재료를 스퍼터링 타겟으로 하는 스퍼터링에 의해 형성되는 제1층을 포함한다.
또한, 본 배선막은, Mo 및 Ti 중 하나 이상, Ni 및 Co 중 하나 이상 및 Al을 포함하는 Al 합금을 스퍼터링 타겟으로 하는 스퍼터링에 의해 형성되는 제2층을 포함한다.
또한, 제1층은 제2층의 일면 및 타면 중 하나 이상에 형성된다. 이를 테면, 본 배선막은, 기판 상에 제1층 및 제2층의 순서대로 적층된 것이거나, 기판 상에 제2층 및 제1층의 순서대로 적층된 것이거나, 기판 상에 제1층, 제2층 및 제1층이 순서대로 적층된 것이거나, 또는, 기판 상에 제2층, 제1층 및 제2층의 순서대로 적층된 것일 수 있다.
Al 합금은, Mo 및 Ti 중 하나 이상을 0.01 원자% 이상 0.2 원자% 미만 포함하고, Ni 및 Co 중 하나 이상을 0.01 원자% 이상 0.2 원자% 미만 포함할 수 있다.
또한, 금속 재료는 Mo를 포함할 수 있다.
또한, Al 합금은 Ti, Ni 및 Al을 포함할 수 있다. 이에 따라, Al 합금은 Ti를 0.01 원자% 이상 0.2 원자% 미만 포함하고, Ni를 0.01 원자% 이상 0.2 원자% 미만 포함할 수 있다.
보다 바람직하게는, Al 합금은, Ti를 0.015원자% 이상 0.05 원자% 이하로 포함하고, Ni를 0.015원자%로 포함할 수 있다.
또한, Al 합금은 용융 주조 방식에 의해 제조된 것일 수 있다.
또한, 본원은 본원의 일 실시예에 따른 표시 장치를 제공할 수 있다. 본원의 일 실시예에 따른 표시 장치는 상술한 본원의 일 실시예에 따른 배선막을 포함할 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.

Claims (12)

  1. 배선막 제조 방법에 있어서,
    (a) Mo, Ti, Cr, W 및 Ta 중 하나 이상을 포함하는 금속 재료를 스퍼터링 타겟으로 하는 스퍼터링을 통해 제1층을 형성하는 단계; 및
    (b) Mo 및 Ti 중 하나 이상, Ni 및 Co 중 하나 이상 및 Al을 포함하는 Al 합금을 스퍼터링 타겟으로 하는 스퍼터링을 통해 제2층을 형성하는 단계를 포함하되,
    상기 (a) 단계 및 상기 (b) 단계는, 상기 제1층 및 상기 제2층 중 하나가 기판 또는 SiO2 층의 일면에 먼저 형성되고, 먼저 형성된 하나의 일면에 다른 하나가 형성되도록, 상기 (a) 단계 및 상기 (b) 단계 중 하나가 먼저 수행되고, 다른 하나가 그 후에 수행되고,
    상기 Al 합금은,
    Ti를 0.015 원자% 이상 0.05 원자% 이하로 포함하고,
    Ni를 0.015 원자% 이상 0.05 원자% 이하로 포함하는 것인, 배선막 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 Al합금은, 용융 주조 방식에 의해 제조되는 것인, 배선막 제조 방법.
  6. 제1항에 있어서,
    상기 (a) 단계 및 상기 (b) 단계 이후에,
    (c) 상기 다른 하나의 일면에 먼저 형성된 하나와 동일한 재질의 층이 형성되도록, 상기 (a) 단계 및 상기 (b) 단계 중 먼저 수행된 단계를 수행하는 단계를 더 포함하는, 배선막 제조 방법.
  7. 배선막으로서,
    Mo, Ti, Cr, W 및 Ta 중 하나 이상을 포함하는 금속 재료를 스퍼터링 타겟으로 하는 스퍼터링에 의해 형성되는 제1층; 및
    Mo 및 Ti 중 하나 이상, Ni 및 Co 중 하나 이상 및 Al을 포함하는 Al 합금을 스퍼터링 타겟으로 하는 스퍼터링에 의해 형성되는 제2층을 포함하되,
    상기 제1층은 상기 제2층의 일면 및 타면 중 하나 이상에 형성되고,
    상기 Al 합금은,
    Ti를 0.015 원자% 이상 0.05 원자% 이하로 포함하고,
    Ni를 0.015 원자% 이상 0.05 원자% 이하로 포함하는 것인, 배선막.
  8. 삭제
  9. 삭제
  10. 제7항에 있어서,
    상기 Al합금은, 용융 주조 방식에 의해 제조되는 것인, 배선막.
  11. 제7항에 있어서,
    상기 배선막은 저온 폴리 실리콘(Low temperature polysilicon)용 게이트 배선, 데이터 배선용 배선, Amorphous Si 트랜지스터용 배선, 금속-산화물 반도체 트랜지스터용 게이트 배선, 데이터 배선용 Al 배선, 플렉시블 디스플레이(flexible display)용 배선, 스트레쳐블 디스플레이(stretchable display)용 배선 또는 폴리머기판 상의 터치스크린용 저저항 배선으로 적용 가능한 것인, 배선막.
  12. 제7항에 따른 배선막을 포함하는 표시 장치.
KR1020200042690A 2020-04-08 2020-04-08 배선막 제조 방법, 배선막 및 이를 포함하는 표시 장치 KR102474944B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200042690A KR102474944B1 (ko) 2020-04-08 2020-04-08 배선막 제조 방법, 배선막 및 이를 포함하는 표시 장치
PCT/KR2021/004344 WO2021206444A1 (ko) 2020-04-08 2021-04-07 배선막 제조 방법, 배선막 및 이를 포함하는 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200042690A KR102474944B1 (ko) 2020-04-08 2020-04-08 배선막 제조 방법, 배선막 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20210125245A KR20210125245A (ko) 2021-10-18
KR102474944B1 true KR102474944B1 (ko) 2022-12-06

Family

ID=78022762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200042690A KR102474944B1 (ko) 2020-04-08 2020-04-08 배선막 제조 방법, 배선막 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
KR (1) KR102474944B1 (ko)
WO (1) WO2021206444A1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060029413A (ko) * 2004-10-01 2006-04-06 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
CN101525709B (zh) * 2009-04-24 2010-08-11 安徽欣意电缆有限公司 电缆用高延伸率铝合金材料及其制备方法
JP5681368B2 (ja) * 2010-02-26 2015-03-04 株式会社神戸製鋼所 Ａｌ基合金スパッタリングターゲット
CN107254611B (zh) * 2013-03-29 2019-04-02 古河电器工业株式会社 铝合金导体、铝合金绞线、被覆电线、线束以及铝合金导体的制造方法
JP6823799B2 (ja) * 2015-10-01 2021-02-03 日立金属株式会社 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
KR20180083195A (ko) * 2017-01-12 2018-07-20 삼성전자주식회사 비정질 합금 타켓 및 제조 방법
KR102549527B1 (ko) * 2018-06-28 2023-06-28 가부시키가이샤 아루박 알루미늄 합금 막, 그 제조방법, 및 박막 트랜지스터

Also Published As

Publication number Publication date
KR20210125245A (ko) 2021-10-18
WO2021206444A1 (ko) 2021-10-14

Similar Documents

Publication Publication Date Title
TWI523087B (zh) Al alloy film for semiconductor devices
TWI432589B (zh) Aluminum alloy film for display device
JP6630414B2 (ja) フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット
JP4729661B2 (ja) ヒロックが無いアルミニウム層及びその形成方法
JP2005171378A (ja) 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
Wang et al. The properties of self-formed diffusion barrier layer in Cu (Cr) alloy
JP2010238800A (ja) 表示装置用Ａｌ合金膜、薄膜トランジスタ基板および表示装置
KR102474944B1 (ko) 배선막 제조 방법, 배선막 및 이를 포함하는 표시 장치
JP2009532587A (ja) 三元アルミニウム合金膜およびターゲット
JP2007226058A (ja) 液晶ディスプレイパネル及びその製造方法並びにＣｕ合金スパッタリングターゲット
Lin et al. Cu (TiWNx) Film as a Barrierless Buffer Layer for Metallization Applications
Yan et al. Copper diffusion barrier performance of amorphous Ta–Ni thin films
TW200828347A (en) AI-based alloy wiring material and element structure using the same
Liu et al. Cu (Ge) alloy films with zirconium addition on barrierless Si for excellent property improvement
JP4264397B2 (ja) フラットパネルディスプレイ用Ａｇ基合金配線電極膜およびＡｇ基合金スパッタリングターゲット、並びにフラットパネルディスプレイ
TWI654339B (zh) Wiring film
Lin A New Copper Alloy Film for Barrierless Si Metallization and Solder Bump Flip-Chip Application
JP2008010844A (ja) 薄膜トランジスタ基板および表示デバイス
KR960007639B1 (ko) 반도체소자용 고순도 도전성막 및 그를 이용한 반도체소자
US20110048957A1 (en) Method for forming an ultrathin Cu barrier/seed bilayer for integrated circuit device fabrication
Murakami et al. High-toughness/resistivity ruthenium-based refractory alloy wires
Torazawa et al. High-Performance Metal Hard Mask Process Using Fiber-Textured TiN Film for Cu Interconnects
JP5464667B2 (ja) 配線用Ｃｕ合金を用いた接続構造及び配線用Ｃｕ合金からなるスパッタリングターゲット
JP6545625B2 (ja) 表示装置用配線構造
JP2017092331A (ja) デバイス用配線膜、およびＡｌ合金スパッタリングターゲット材料

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant