TW201723227A - 配線膜 - Google Patents

配線膜 Download PDF

Info

Publication number
TW201723227A
TW201723227A TW105136360A TW105136360A TW201723227A TW 201723227 A TW201723227 A TW 201723227A TW 105136360 A TW105136360 A TW 105136360A TW 105136360 A TW105136360 A TW 105136360A TW 201723227 A TW201723227 A TW 201723227A
Authority
TW
Taiwan
Prior art keywords
layer
film
alloy layer
wiring film
atom
Prior art date
Application number
TW105136360A
Other languages
English (en)
Other versions
TWI654339B (zh
Inventor
後藤裕史
川上亜由子
Original Assignee
神戶製鋼所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 神戶製鋼所股份有限公司 filed Critical 神戶製鋼所股份有限公司
Publication of TW201723227A publication Critical patent/TW201723227A/zh
Application granted granted Critical
Publication of TWI654339B publication Critical patent/TWI654339B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本發明提供一種配線膜,其含有Al合金層,且於所述Al合金層的至少一個面上積層有經氮化的Mo層,並且所述配線膜的特徵在於:所述Al合金層以Al作為母材,且含有0.01原子%以上、0.6原子%以下的Nd。

Description

配線膜
本發明是有關於一種具有高耐熱性的配線膜。
關於液晶顯示器、有機電致發光(Electroluminescence,EL)顯示器、觸控面板(touch panel)等顯示元件的電極材料中所使用的配線膜,利用電阻率低、容易進行微細加工的特長而使用Al薄膜或以Al作為母材的Al合金薄膜。
另一方面,Al的熔點低至660℃,故該些Al薄膜或Al合金薄膜的耐熱性的提昇成為課題。尤其伴隨著所述顯示器或觸控面板的配線膜的細線化,為了防止斷線等而配線膜的高耐熱性極為重要。另外,亦於對應功率元件(power device)的大容量化的方面,高耐熱性是重要的。
對於使用非晶矽的液晶顯示器用薄膜電晶體而言,製造步驟中的熱處理現有最高為350℃左右。於該情形時,藉由使用將Al薄膜與高熔點金屬薄膜積層而成的配線膜,可確保配線膜的耐熱性。相對於此,於如低溫多晶矽或氧化物半導體般於元件的製造步驟中包含400℃~600℃的熱處理的情形時,由於Al的熔點低而於Al與高熔點金屬之間發生相互擴散,而產生Al配線的電阻的增大、由Al薄膜中產生凸起(hillock)所致的Al配線膜的破壞等。為了避免該些情況,現有於薄膜電晶體等的情形時,使用高熔點金屬作為配線膜。
另外,配線膜所要求的另一重要條件可列舉蝕刻特性。即,要求藉由蝕刻而使配線膜側面成為光滑的錐形形狀。尤其對決定電晶體的性能的閘極電極用配線膜強烈要求該條件。
因此,作為難以產生凸起、且電阻率小的薄膜電晶體中可利用的半導體用電極,於專利文獻1中揭示有一種按總量計以超過1.0原子%且為15原子%以下的範圍而含有Nd、Gd、Dy中的一種或兩種以上的Al合金薄膜。該薄膜為具有高達400℃的耐熱性,且於抑制凸起產生的方面優異的耐熱性配線材料。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利第2733006號公報
[發明所欲解決之課題] 然而,於將高熔點金屬用於配線膜的情形時,雖然耐熱性優異,但通常電阻率高。另外,專利文獻1實質上是有關於一種以非晶矽作為對象的技術,提出了實現對配線膜形成後的250℃~400℃的加熱步驟的耐熱性及低電阻率。
雖然要求具有500℃以上且600℃以下的更高耐熱性、並且不會使製造成本上升、同時蝕刻特性亦不遜於現有材料的配線膜,但並無與該些配線膜有關的報告。
因此,本發明的目的在於解決所述課題。即,其目的在於提供一種對於大幅度地超過現有的耐熱溫度極限的500℃以上且600℃以下的熱處理溫度亦具有充分的耐熱性的高耐熱性的配線膜。 另外,本發明的目的亦在於提供一種維持高耐熱性、且亦不存在電阻的增加或凸起產生等的配線膜。 本發明的配線膜的主要對象為平板顯示器(flat panel display)等顯示元件用的配線膜或低溫多晶矽半導體電晶體的閘極電極,但不限定於該些構件,可應用於廣泛的元件的高耐熱性配線膜及濺鍍靶材料。 [用以解決課題之手段]
本發明者等人反覆進行潛心研究,結果發現,藉由在特定組成的Al合金層的至少一個面上積層經氮化的Mo層,可解決所述課題,從而完成了本發明。
即,本發明是有關於以下的[1]~[3]。 [1] 一種配線膜,含有Al合金層,且於所述Al合金層的至少一個面上積層有經氮化的Mo層,並且所述配線膜的特徵在於:所述Al合金層以Al作為母材,且含有0.01原子%以上、0.6原子%以下的Nd。 [2] 一種配線膜,含有Al合金層,且於所述Al合金層的至少一個面上積層有經氮化的Mo層,並且所述配線膜的特徵在於:所述Al合金層以Al作為母材,且含有0.01原子%以上、0.1原子%以下的Ni及0.01原子%以上、0.1原子%以下的Nd。 [3] 如所述[1]或[2]所記載的配線膜,其中所述Al合金層的膜厚為100 nm以上、1 μm以下,且所述經氮化的Mo層的膜厚為5 nm以上、200 nm以下。 [發明的效果]
根據本發明的具有高耐熱性的配線膜,可提供如下配線膜:即便受到500℃以上且600℃以下的高溫下的熱歷程,亦未見膜的由熱應力所致的應變、特別是大多情況下以凸形狀而出現的凸起的產生,另外,電阻率的上升極小而具有低配線電阻的配線膜;或蝕刻特性亦優異的配線膜。 另外,本發明的配線膜具有500℃以上且600℃以下的大幅度的耐熱溫度容限,故即便於在製造配線膜的步驟中熱處理溫度意外存在波動(例如瞬間的溫度上升)的情形時,配線膜亦不產生問題,可大幅度地提高製造的良率。再者,其原因在於:藉由利用經氮化的Mo層將Al合金層上覆蓋,該經氮化的Mo層作為600℃以下的熱處理中的保護層而發揮功能,並且防止Al合金層與經氮化的Mo層之間的界面反應,防止配線的斷線或電阻上升。
<配線膜> 本發明的配線膜的特徵在於:含有Al合金層,且於所述Al合金層的至少一個面上積層有經氮化的Mo層(以下有時稱為「MoN」),所述Al合金層以Al作為母材,且含有0.01原子%以上、0.6原子%以下的Nd,或者所述Al合金層以Al作為母材,且含有0.01原子%以上、0.1原子%以下的Ni及0.01原子%以上、0.1原子%以下的Nd。 Al合金層主要作為導電層而發揮功能,經氮化的Mo層保護該Al合金層。
藉由利用經氮化的Mo層將Al合金層上覆蓋,該經氮化的Mo層作為600℃以下的熱處理中的保護層而發揮功能,並且防止Al合金層與經氮化的Mo層之間的界面反應,防止配線的斷線或電阻上升。
另外,於將配線膜用作低溫多晶矽半導體電晶體的閘極電極的情形時,MoN較佳為積層於Al合金層的與基底為相反側的面上,或積層於Al合金層的兩面上。具體而言,以基底/Al合金層/MoN(參照圖1)、或基底/MoN/Al合金層/MoN(參照圖2)的順序積層。 進而,有時為了將低溫多晶矽的自然氧化膜去除而進行氫氟酸清洗,但於該氫氟酸清洗時閘極電極表面亦曝露於氫氟酸下。此時MoN具有保護Al合金層的功能,故可防止Al合金層因氫氟酸而膜薄化的情況。
Al合金層以Al作為母材,且含有0.01原子%以上、0.6原子%以下的Nd,較佳為含有0.1原子%以上、0.5原子%以下的Nd。另外,於一併含有Nd與Ni的情形時,含有0.01原子%以上、0.1原子%以下的Ni及0.01原子%以上、0.1原子%以下的Nd,較佳為含有0.02原子%以上、0.1原子%以下的Ni及0.04原子%以上、0.1原子%以下的Nd。 藉由以所述範圍含有Nd或Nd及Ni以及與MoN積層,可進一步防止凸起的產生。另外,可使蝕刻特性更良好,或使高溫下的熱處理後的電阻率更低。
本發明的配線膜中,可含有Nd以外的稀土元素,其他元素可列舉La、Gd、Y等稀土元素。其中,就耐熱性的方面而言,較佳為La。 於Al合金層中含有Nd以外的稀土元素的情形時,Nd與Nd以外的稀土元素的合計成為0.6原子%以下,或者於含有Ni的情形時,Nd與Nd以外的稀土元素的合計成為0.1原子%以下。
除了Al、Nd、Nd以外的稀土元素及Ni以外Al合金層中可含有的其他元素可列舉Cu、Ge、Co、Ti、Ta、Zr、B等。其他元素合計可含有0.01原子%~0.5原子%。再者,Al合金層的剩餘部分為Al。 Al合金層的組成可藉由感應耦合電漿(Inductively Coupled Plasma,ICP)發光光譜法來鑑定。
就確保耐熱性、防止Mo及Al間的相互擴散而防止電阻上升的方面而言,經氮化的Mo層較佳為氮為23原子%~55原子%,更佳為接近50原子%。除了Mo及氮以外MoN中可含有的其他元素可列舉作為高熔點元素的Nb、Ti、Ta、W等。其他元素合計可含有0.1原子%~20原子%。再者,除了該些元素以外的MoN的剩餘部分為Mo。 關於經氮化的Mo層的組成,金屬元素可藉由ICP發光光譜分析法進行鑑定,氮量可藉由歐傑光譜法進行鑑定。
Al合金層及經氮化的Mo層的最佳膜厚可根據用途或式樣而選擇。有效的膜厚較佳為Al合金層為100 nm以上、1 μm以下,且經氮化的Mo層為5 nm以上、200 nm以下。更佳為Al合金層的膜厚為200 nm~500 nm,MoN的膜厚為20 nm~50 nm。Al合金層及經氮化的Mo層的膜厚可藉由剖面SEM、二次離子質譜分析法深度分析、剖面穿透式電子顯微鏡觀察等而測定。 再者,於將經氮化的Mo層積層於Al合金層的兩面上的情形時,所謂所述經氮化的Mo層的膜厚,是指各MoN的厚度。
Al合金層及經氮化的Mo層的膜厚可藉由變更濺鍍的電流值或時間、壓力、靶與基板間的距離、氮化的情形時用於濺鍍的氬氣與氮氣的比率等而調整。
積層Al合金層及經氮化的Mo層的基底視元件而不同。關於本發明的配線膜,例如於平板顯示器等顯示元件的情形時將玻璃基板或透明電極膜等用作基底,低溫多晶矽半導體電晶體的情形時將閘極絕緣膜等用作基底。 基底的較佳厚度視元件而不同,通常透明電極的情形時為50 nm~100 nm左右,閘極絕緣膜的情形時為200 nm~500 nm左右。
本發明的配線膜藉由具有Al合金層/MoN的二層膜、或MoN/Al合金層/MoN的三層膜而獲得本發明的效果,故含有該二層膜或三層膜的結構的配線膜的多種變化(variation)亦為本發明的範疇。
本發明的配線膜可利用公知的方法而成膜,其中較佳為藉由濺鍍法將Al合金層及經氮化的Mo層成膜。 即,例如於設定為基底/Al合金層/MoN的二層膜的情形時,藉由基底使用既定的材料組成者,利用濺鍍法將Al合金層成膜,繼而於氮氣環境中將Mo進行反應性濺鍍成膜,可於Al合金層的與基底為相反側的面上積層經氮化的Mo膜,其後利用通常的光微影法形成配線圖案,藉此可形成具有圖1所示的構成的二層配線膜。
即,藉由適當變更濺鍍靶的組成或進行濺鍍的順序、次數等,可任意地進行Al合金層與MoN的順序變更或積層數的增減、組成不同的多個Al合金層、MoN的積層等,製作所需構成的配線膜。
再者,經氮化的Mo層亦可藉由在形成Mo膜後利用氮電漿進行氮化等而成膜。
本發明的配線膜藉由採取所述構成,而具有600℃以下的高耐熱性,視Al合金層的組成不同,有時儘管為多層膜,亦可藉由光微影的濕式蝕刻而形成於蝕刻側面上並無凹凸等的光滑的錐形狀的形狀(參照圖3)。此種配線膜的精密加工性尤其為大幅度地影響低溫多晶矽半導體電晶體的特性的閘極電極配線膜所強烈要求的性能,而本發明的配線膜滿足該要求。
<濺鍍靶材料> 通常於金屬薄膜的成膜時,多使用生產性、控制性、均勻性優異的濺鍍法。本發明的配線膜中的Al合金層及經氮化的Mo層亦設想藉由濺鍍法而成膜。
關於本發明的Al合金層的成膜用,較佳為設定為以Al作為母材且Nd的添加量為0.01原子%以上、0.6原子%以下的Al合金的濺鍍靶材,或者以Al作為母材且含有0.01原子%以上、0.1原子%以下的Ni及0.01原子%以上、0.1原子%以下的Nd的Al合金的濺鍍靶材。
如上文所述,關於經氮化的Mo層的成膜,大多情況下進行於氮氣環境中濺鍍Mo的反應性濺鍍。關於MoN的結晶結構,至少六種結構已為人所知,使用反應性濺鍍法所成膜的MoN為該些結晶結構混合的多晶材料,進而未反應的Mo結晶或非晶質結構亦散佈。此種狀態依存於所使用的濺鍍裝置、濺鍍條件、基底材料等。
因此,為了獲得最佳的經氮化的Mo層,實際上必須變更濺鍍條件、特別是N2 /Ar的比來進行成膜,並進行特性評價。再者,如上文所述,經氮化的Mo層較佳為氮為23原子%~55原子%,更佳為接近50原子%。即,經氮化的Mo層中N/Mo的原子量比大致在0.3~1.2的範圍內,大多的情況下可認為是接近1的值。 [實施例]
以下,列舉實施例對本發明加以更具體說明,但本發明不限定於該些實施例,可於可符合本發明的主旨的範圍內加以變更而實施,該些例子均包含於本發明的技術範圍內。 於以下的實施例中,對將基底設為玻璃基板、於該玻璃基板上積層Al合金層及經氮化的Mo層而成的配線膜加以描述。根據發明者等人迄今為止的經驗,在各種情況下亦多次確認到,該些實驗中所得的最佳條件在將配線膜用作低溫多晶矽薄膜電晶體的閘極電極的情形時亦最佳。
[實施例1-1] 於玻璃基板上,自基板側起依序藉由磁控濺鍍法以300 nm的膜厚將含有0.6原子%的Nd的Al合金層成膜。繼而,藉由使用利用Ar氣體將N2 氣體稀釋至約13%的混合氣體的反應性濺鍍法積層MoN。濺鍍條件如下。
(濺鍍條件) 成膜裝置:直流(Direct Current,DC)磁控濺鍍裝置 靶尺寸:4吋徑×5 mm厚 Ar氣壓:2 mTorr DC功率:250 W 極間距離:100 mm 基板溫度:室溫
繼而,藉由光微影及蝕刻而形成10 μm寬的線與間距圖案。蝕刻液是使用硝酸濃度1.9%的磷酸-醋酸-硝酸(Phosphoric-Acetic-Nitric Acids,PAN)蝕刻劑。將蝕刻後的MoN/Al-0.6Nd膜的剖面SEM照片示於圖3中。藉此,將Al合金層與經氮化的Mo層一起蝕刻,得知側面成為光滑的錐形狀。
除了將Al合金層的組成設為純Al層(以下表述作p-Al)、Al-0.2Nd層、Al-2Nd層或Al-0.02Ni-0.04La層以外,與實施例1-1同樣地製作配線膜,進行蝕刻。將蝕刻後的配線膜的剖面SEM照片示於圖3中。
結果,p-Al的蝕刻形狀為MoN以房檐狀而殘留,相對於此,Al-0.6Nd及Al-0.2Nd顯示出良好的錐形形狀。比較例1般的形狀的情況下,有時會有積層於電極上的保護膜的覆蓋(coverage)惡化的情形,故欠佳。
[熱處理試驗] 將於氮氣環境中對實施例1-1、實施例1-2、參考例1-1、參考例1-2及比較例1中製作的配線膜於500℃、550℃或600℃下進行20分鐘熱處理時的熱處理溫度與電阻率的關係示於圖4及表1中。 電阻率是使用四探針薄片電阻測定器進行測定而算出,膜厚是利用觸針式階差計進行測定而算出。
結果,藉由進行熱處理而電阻率降低,於溫度為500℃~600℃的範圍內,各Al合金層的組成的情況下,配線膜的電阻率大致一定。MoN/Al-2Nd的熱處理後的電阻率稍高於MoN/p-Al,除此以外的配線膜成為低於MoN/p-Al的結果。
[表1] 表1
另外,對此時的10 μm線與間距的圖案的表面進行SEM觀察,研究凸起的有無。凸起的有無是使用光學顯微鏡於諾馬斯基(Nomarski)型微分干涉及倍率400倍的條件下測定。 將結果彙總於表2中。
MoN/p-Al的情形時,於熱處理溫度為500℃的時刻產生凸起,確認到耐熱性低。MoN/Al-0.2Nd的情形時,於500℃時未見凸起,但於550℃以上產生凸起。MoN/Al-0.6Nd及MoN/Al-2Nd的情況下,於600℃以下未產生凸起。另外,MoN/Al-0.02Ni-0.04La的情形時,於550℃以下未見凸起,於600℃時以對面板的影響可忽視的程度的密度而確認到產生凸起。
[表2] 表2
對本發明詳細且參照特定的實施態樣進行了說明,但本領域技術人員明確,可於不偏離本發明的精神及範圍的情況下加以各種變更或修正。本申請案是基於2015年11月13日提出申請的日本專利申請案(日本專利特願2015-222872),將其內容以參照的方式併入至本文中。
1‧‧‧基底
2‧‧‧Al合金層
3‧‧‧經氮化的Mo層
圖1為表示本發明的二層配線膜的構成的概念圖。 圖2為表示本發明的三層配線膜的構成的概念圖。 圖3為將本發明的經蝕刻的配線膜依Al合金層的組成而分別示出的剖面的掃描電子顯微鏡(Scanning Electron Microscope,SEM)像。 圖4為將熱處理試驗中配線膜相對於熱處理溫度的電阻率的變化依Al合金層的組成而分別示出的圖表。
1‧‧‧基底
2‧‧‧Al合金層
3‧‧‧經氮化的Mo層

Claims (3)

  1. 一種配線膜,含有鋁合金層,且於所述鋁合金層的至少一個面上積層有經氮化的鉬層,並且所述配線膜的特徵在於: 所述鋁合金層以鋁作為母材,且含有0.01原子%以上、0.6原子%以下的釹。
  2. 一種配線膜,含有鋁合金層,且於所述鋁合金層的至少一個面上積層有經氮化的鉬層,並且所述配線膜的特徵在於: 所述鋁合金層以鋁作為母材,且含有0.01原子%以上、0.1原子%以下的鎳及0.01原子%以上、0.1原子%以下的釹。
  3. 如申請專利範圍第1項或第2項所述的配線膜,其中所述鋁合金層的膜厚為100 nm以上、1 μm以下,且所述經氮化的鉬層的膜厚為5 nm以上、200 nm以下。
TW105136360A 2015-11-13 2016-11-09 Wiring film TWI654339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015222872A JP2017092330A (ja) 2015-11-13 2015-11-13 デバイス用配線膜
JP2015-222872 2015-11-13

Publications (2)

Publication Number Publication Date
TW201723227A true TW201723227A (zh) 2017-07-01
TWI654339B TWI654339B (zh) 2019-03-21

Family

ID=58695976

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105136360A TWI654339B (zh) 2015-11-13 2016-11-09 Wiring film

Country Status (3)

Country Link
JP (1) JP2017092330A (zh)
TW (1) TWI654339B (zh)
WO (1) WO2017082020A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7133727B2 (ja) * 2020-06-30 2022-09-08 株式会社アルバック 金属配線構造体及び金属配線構造体の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP4044383B2 (ja) * 2002-07-19 2008-02-06 株式会社神戸製鋼所 半導体デバイス電極/配線の製造方法
JP4729661B2 (ja) * 2003-07-11 2011-07-20 奇美電子股▲ふん▼有限公司 ヒロックが無いアルミニウム層及びその形成方法
JP2012243878A (ja) * 2011-05-17 2012-12-10 Kobe Steel Ltd 半導体電極構造

Also Published As

Publication number Publication date
TWI654339B (zh) 2019-03-21
WO2017082020A1 (ja) 2017-05-18
JP2017092330A (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
JP5524905B2 (ja) パワー半導体素子用Al合金膜
TWI504765B (zh) Cu alloy film, and a display device or an electronic device provided therewith
WO2017195826A1 (ja) 積層配線膜および薄膜トランジスタ素子
TWI525702B (zh) The display device is configured with a wiring
KR20160105490A (ko) 플랫 패널 디스플레이용 배선막
JP5491947B2 (ja) 表示装置用Al合金膜
JP2012189725A (ja) Ti合金バリアメタルを用いた配線膜および電極、並びにTi合金スパッタリングターゲット
JP2010261103A (ja) スパッタリングターゲット及びこれを利用して製造される半導体素子
TWI654339B (zh) Wiring film
JP2012189726A (ja) Ti合金バリアメタルを用いた配線膜および電極、並びにTi合金スパッタリングターゲット
WO2010082638A1 (ja) Cu合金膜および表示デバイス
JP2012188691A (ja) Ti合金配線膜および電極、並びにTi合金スパッタリングターゲット
KR20170078759A (ko) Cu 합금막 및 Cu 적층막
WO2016132847A1 (ja) Cu合金膜およびCu積層膜
JP4264397B2 (ja) フラットパネルディスプレイ用Ag基合金配線電極膜およびAg基合金スパッタリングターゲット、並びにフラットパネルディスプレイ
JP2017092331A (ja) デバイス用配線膜、およびAl合金スパッタリングターゲット材料
JP2007224397A (ja) 平面表示パネル及びCuスパッタリングターゲット
JP6545625B2 (ja) 表示装置用配線構造
JP2012243878A (ja) 半導体電極構造
JP2012243877A (ja) 半導体電極構造
JP2021064655A (ja) 配線構造及びターゲット材
TW201928074A (zh) 配線構造及靶材
JP2012212064A (ja) Cu合金膜、及びそれを備えた表示装置または電子装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees