KR20210013220A - 알루미늄 합금 막, 그 제조방법, 및 박막 트랜지스터 - Google Patents

알루미늄 합금 막, 그 제조방법, 및 박막 트랜지스터 Download PDF

Info

Publication number
KR20210013220A
KR20210013220A KR1020207037510A KR20207037510A KR20210013220A KR 20210013220 A KR20210013220 A KR 20210013220A KR 1020207037510 A KR1020207037510 A KR 1020207037510A KR 20207037510 A KR20207037510 A KR 20207037510A KR 20210013220 A KR20210013220 A KR 20210013220A
Authority
KR
South Korea
Prior art keywords
atomic
alloy film
additive element
aluminum alloy
less
Prior art date
Application number
KR1020207037510A
Other languages
English (en)
Other versions
KR102549527B1 (ko
Inventor
유우스케 우지하라
모토시 코바야시
야스히코 아카마츠
토모히로 나가타
류오우타 나카무라
주니치 니타
야스오 나카다이
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20210013220A publication Critical patent/KR20210013220A/ko
Application granted granted Critical
Publication of KR102549527B1 publication Critical patent/KR102549527B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/04—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of aluminium or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명의 목적은 굴곡 내성 및 내열성이 우수한 알루미늄 합금 막, 및, 해당 알루미늄 합금 막을 구비한 박막 트랜지스터를 제공하는 것에 있다. 상기 목적을 달성하기 위하여, 본 발명에 1형태에 따른 알루미늄 합금 막은, Al 순금속에, Zr, Sc, Mo, Y, Nb, 및 Ti의 그룹으로부터 선택되는 적어도 1종의 제1 첨가 원소가 함유되어 있다. 상기 제1 첨가 원소의 함유량이 0.01 원자% 이상 1.0 원자% 이하이다. 이러한 알루미늄 합금 막이라면, 알루미늄 합금 막이 뛰어난 굴곡 내성을 가지고, 뛰어난 내열성을 가진다. 또, 알루미늄 합금 막은, 에칭도 가능하게 된다.

Description

알루미늄 합금 막, 그 제조방법, 및 박막 트랜지스터
본 발명은 알루미늄 합금 막, 그 제조방법, 및 알루미늄 합금 막을 구비한 박막 트랜지스터에 관한 것이다.
액정표시소자, 유기 EL 표시소자 등의 박막 트랜지스터(TFT)에서는 예를 들면, Al 배선이 저저항 배선 재료로 해서 사용되는 경우가 있다.
그러나 배선 중에서도 게이트 전극은 일반적으로 제조공정의 도중에 형성되기 때문에, 게이트 전극 형성 후에 아닐링 처리에 의한 열 이력을 받게 된다. 이 때문에, 게이트 전극이 재료로서는 열 이력에 견딜 수 있는 고융점 금속(예를 들면, Mo)이 사용되는 경우가 많다(예를 들면, 특허문헌 1 참조).
일본 공개특허공보 2015-156482호
그렇지만, Mo와 같은 고융점 금속을 곡면형상의 화면을 가진 디스플레이나, 접을 수 있는 폴더블 디스플레이의 곡면부의 전극에 적용했을 경우, 고융점 금속이 충분한 굴곡 내성을 가지고 있지 않다는 점에서 전극이 굴곡에 의해 파단될 가능성이 있다.
또, 고융점 금속 대신에, 굴곡성이 우수한 전극재로 채용했을 경우에는, 전극이 열 이력에 대하여 충분한 내성을 구비하고 있을 필요가 있다.
이상과 같은 사정을 감안하여, 본 발명의 목적은 굴곡 내성 및 내열성이 우수한 알루미늄 합금 막, 및, 해당 알루미늄 합금 막을 구비한 박막 트랜지스터를 제공하는 것에 있다.
상기 목적을 달성하기 위하여, 본 발명에 1형태에 따른 알루미늄 합금 막은, Al 순금속에, Zr, Sc, Mo, Y, Nb, 및 Ti의 그룹으로부터 선택되는 적어도 1종의 제1 첨가 원소가 함유되고 있다.
상기 제1 첨가 원소의 함유량이 0.01 원자% 이상 1.0 원자% 이하이다.
이러한 알루미늄 합금 막이라면, 알루미늄 합금 막이 뛰어난 굴곡 내성을 가지고, 뛰어난 내열성을 가진다. 또, 알루미늄 합금 막은, 에칭도 가능하게 된다.
상기의 알루미늄 합금 막에서는 추가로, Mn, Si, Cu, Ge, Mg, Ag 및 Ni의 그룹으로부터 선택되는 적어도 1종의 제2 첨가 원소가 함유되고, 상기 제2 첨가 원소의 함유량이 0.2 원자% 이상 3.0 원자% 이하일 수도 있다.
이러한 알루미늄 합금 막이라면, 알루미늄 합금 막이 뛰어난 굴곡 내성을 가지고, 추가로, 뛰어난 내열성을 가진다. 또, 알루미늄 합금 막은 에칭도 가능하게 된다.
상기 목적을 달성하기 위하여, 본 발명에 1형태에 따른 알루미늄 합금 막은, Al 순금속에, Mn, Si, Cu, Ge, Mg, Ag 및 Ni의 그룹으로부터 선택되는 적어도 1종의 제2 첨가 원소가 함유되어 있다.
상기 제2 첨가 원소의 함유량은 0.2 원자% 이상 3.0 원자% 이하일 수도 있다.
이러한 알루미늄 합금 막이라면, 알루미늄 합금 막이 뛰어난 굴곡 내성을 가지고, 추가로, 뛰어난 내열성을 가진다. 또, 알루미늄 합금 막은, 에칭도 가능하게 된다.
상기의 알루미늄 합금 막에서는 추가로, Ce, Nd, La, 및 Gd의 그룹으로부터 선택되는 적어도 1종의 제3 첨가 원소가 함유되고, 상기 제3 첨가 원소의 함유량이 0.1 원자% 이상 1.0 원자% 이하일 수도 있다.
이러한 알루미늄 합금 막이라면, 알루미늄 합금 막이 뛰어난 굴곡 내성을 가지고, 입계에 제3 첨가 원소가 석출됨으로써 우수한 내열성을 가진다. 또, 알루미늄 합금 막은 에칭도 가능하게 된다.
상기의 알루미늄 합금 막에서는 굴곡반경 1mm로 구부러졌을 경우에 견딜 수 있는 굴곡 내성을 가질 수 있다.
상기의 알루미늄 합금 막에서는, 건식 에칭 및 습식 에칭이 가능할 수 있다.
상기의 알루미늄 합금 막에서는 표면 거칠기 P-V값이 50nm 이하일 수도 있다.
상기의 알루미늄 합금 막에서는 비저항이 10μΩ·cm 이하일 수도 있다.
상기 목적을 달성하기 위하여, 본 발명에 1형태에 따른 박막 트랜지스터는 상기의 알루미늄 합금 막으로 구성된 게이트 전극을 구비한다.
또, 상기 목적을 달성하기 위하여 본 발명의 1형태에서는 상기의 알루미늄 합금 막의 제조방법이 제공된다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 굴곡 내성 및 내열성이 우수한 알루미늄 합금 막, 그 제조방법 및, 해당 알루미늄 합금 막을 구비한 박막 트랜지스터가 제공된다.
도 1은 본 실시형태에 따른Al 합금 막을 가지는 박막 트랜지스터의 개략적인 단면도이다.
도 2는 표 4에 예시한 Al 합금 잉곳의 조성분석의 관측점을 설명하는 개념도이다.
도 3은 ]표 5에 나타난 알루미늄 합금 잉곳의 광학 현미경상이다.
도 4는 본 실시형태에 따른 알루미늄 합금 잉곳의 전자 현미경상이다.
이하, 도면을 참조하면서, 본 발명의 실시형태를 설명한다. 각 도면에는 XYZ축 좌표가 도입되는 경우가 있다. 또, 동일한 부재 또는 동일한 기능을 가지는 부재에는 동일한 부호를 붙이고, 그 부재를 설명한 후에는 적당하게 설명을 생략하는 경우가 있다.
(박막 트랜지스터)
도 1의 (a) 및 (b)는 본 실시형태에 따른 Al 합금 막을 가지는 박막 트랜지스터의 개략적인 단면도이다.
도 1의 (a)에 나타내는 박막 트랜지스터(1)는 탑 게이트형의 박막 트랜지스터이다. 박막 트랜지스터(1)에서는 글래스 기판(10) 상에, 활성층(반도체층)(11), 게이트 절연막(12), 게이트 전극(13), 및 보호층(15)이 적층되고 있다. 활성층(11)은, 예를 들면, LTPS(low temperature poly-silicon)로 구성된다. 활성층(11)은 소스 전극(16S) 및 드레인 전극(16D)에 전기적으로 접속되어 있다.
도 1의 (b)에 나타내는 박막 트랜지스터(2)는 바텀 게이트형의 박막 트랜지스터이다. 박막 트랜지스터(2)에서는 글래스 기판(20) 상에, 게이트 전극(23), 게이트 절연막(22), 활성층(21), 소스 전극(26S), 및 소스 전극(26D)이 적층되어 있다. 활성층(21)은 예를 들면, IGZO(In-Ga-Zn-O)계 산화물 반도체 재료로 구성된다. 활성층(21)은 소스 전극(26S) 및 드레인 전극(26D)에 전기적으로 접속되어 있다.
게이트 전극(13, 23)의 두께는 특별하게 한정되지 않고, 예를 들면, 100nm 이상 600nm 이하, 바람직하게는 200nm 이상 400nm 이하다. 100nm 미만의 두께에서는 게이트 전극(13, 23)의 저저항화가 곤란해진다. 600nm를 넘는 두께에서는 박막 트랜지스터(2)의 굴곡 내성이 저하되는 경향에 있다. 게이트 전극(13, 23)은 본 실시형태에 따른Al 합금 막으로 구성된다. 게이트 전극(13, 23)(Al 합금 막)의 비저항은 예를 들면, 15μΩ·cm 이하, 바람직하게는 10μΩ·cm 이하로 설정되어 있다.
게이트 전극(13, 23)은 고체상의 Al 합금 막이 스퍼터링법으로 막 형성된 후, 소정의 형상으로 패터닝되는 것에 의해 형성된다. 스퍼터링법은 예를 들면, DC 스퍼터링법, 펄스 DC 스퍼터링법, RF 스패터링법 등이 적용된다. 고체상의 Al 합금 막의 패터닝에는 습식 에칭, 건식 에칭 중 어느 하나가 적용된다. 게이트 전극(13, 23)의 막 형성 및 패터닝은 일반적으로 박막 트랜지스터(1, 2)의 제조공정 도중에 실시된다.
예를 들면, 박막 트랜지스터(1, 2)의 제조공정에서는, 필요에 따라서 가열처리(아닐링)가 실시된다. 예를 들면, 활성층(11)의 활성화를 위해서, 550℃ 이상 650℃ 이하에서, 30초 이상 30분 이하의 가열처리가 실시되는 경우가 있다. 또, 게이트 절연막(22)에어서는 절연성의 보수를 위해서, 350℃ 이상 450℃ 이하에서, 30분 이상 180분 이하의 가열처리가 실시되는 경우가 있다.
따라서 게이트 전극(13, 23)의 재료로서는 이러한 열 이력에 견딜 수 있는 고융점 금속(예를 들면, Mo)을 선택하는 수법도 있다.
그러나 최근에는 박막 트랜지스터(1, 2)가 플랫형의 표시 디바이스뿐만 아니라, 주연부가 만곡한 커브(Curved)형의 표시 디바이스, 원호상으로 구부러진 벤더블(Bendable)형의 표시 디바이스, 180℃ 접을 수 있는 폴더블(Foldable)형의 표시 디바이스 등에 적용될 경우가 있다.
　이러한 표시 디바이스의 곡면부에, 고융점 금속(예를 들면, Mo)이 베이스 재료가 된 게이트 전극이 적용되면, 고융점 금속이 충분한 굴곡 내성을 가지고 있지 않기 때문에, 게이트 전극의 일부가 균열하고, 해당 전극이 파단될 가능성이 있다. 특히, 게이트 전극은 단순하게 전류를 흐르게 하는 배선이 아니나, 대향하는 반도체층에 채널을 형성하는 역할을 가지기 때문에 표시 디바이스의 곡면부에 게이트 전극이 적용되었을 경우, 게이트 전극은 균열, 파단이 없고, 뛰어난 굴곡 내성을 구비하는 것이 바람직하다.
이것에 대처하기 위해서, 유연성이 우수한 Al 순금속을 게이트 전극의 재료에 적용하는 방법이 있다. 그러나 Al 순금속에서 게이트 전극을 구성하면, 가열처리의 이력에 의해 Al의 결정 입경이 커지고(大徑化), 게이트 전극 내에 응력(압축 응력, 인장 응력)이 발생해서 전극표면에 힐록(hillock)이 발생하는 경우가 있다.
이러한 힐록(hillock)이 게이트 전극으로부터 박리되면, 게이트 전극이 고저항이 되거나, 게이트 전극이 단선하거나 할 가능성이 있다. 또, 힐록(hillock) 상에 다른 막이 형성되었을 경우에는, 이 막이 하지의 힐록(hillock) 형상을 받아서 고저항이 되거나, 막이 단선하거나 할 가능성이 있다.
또, 게이트 전극(13, 23)의 패터닝에서는 습식 에칭 및 건식 에칭 중 어느 하나가 적용되기 때문에, 게이트 전극(13, 23)에서는, 습식 에칭 및 건식 에칭에서 잔사 없이 가공되는 것이 요구된다.
이렇게, 게이트 전극(13, 23)을 구성하는 전극재로서는 게이트 전극(13, 23)이 저저항인 것은 물론, 굴곡반경 1mm로 구부러져도 견딜 수 있는 굴곡 내성을 가지고 있을 것, 힐록이 발생하기 어려운 우수한 내열성을 가지고 있을 것, 잔사 없이 에칭 가공이 가능할 것이 요구된다.
(Al 합금 막)
[0036]
본 실시형태에서는 상기의 과제에 대처하기 위해서, 게이트 전극(13, 23)의 재료로서 하에 설명하는 Al 합금 막이 적용된다.
본 실시형태에 따른 Al 합금 막은 Al 순금속을 베이스 재료로 하고, Al 순금속에, Zr, Sc, Mo, Y, Nb, 및 Ti의 그룹으로부터 선택되는 적어도 1종의 제1 첨가 원소가 함유되어 있다. 여기에서, Al 합금 막에서, 제1 첨가 원소의 함유량은 예를 들면, 0.01 원자% 이상 1.0 원자% 이하로 조정되고, 바람직하게는 0.1 원자% 이상 0.5 원자% 이하로 조정되어 있다.
이러한 Al 합금 막이라면, 뛰어난 굴곡 내성을 가지는 동시에, 제1 첨가 원소의 첨가에 의한 효과가 발휘된다.
예를 들면, 제1 첨가 원소의 첨가에 의한 작용으로서, Al 합금 막에 가열처리가 실시되었다고 하더라도, Al과 제1 첨가 원소에 의한 미소한 금속 간 화합물(평균입경: 1㎛ 이하)이 Al 합금 내에서 분산 형성되는 들 수 있다. 이것에 의해, 예를 들면, 금속 간 화합물에 의한 Orowan 응력이 Al 합금에서의 전위선 이동의 장벽으로 작용하고 Al 합금 막에 가열처리가 실시되어도, Al 합금 막의 소성 변형이 억제된다. 이 결과, Al 합금 막에는 힐록이 발생하기 어려워지고, 내열성이 높은 Al 합금 막이 형성된다.
특히, 표시 디바이스의 제조 중에, 게이트 전극(13, 23)에 힐록이 발생하면, 게이트 전극(13, 23), 다른 배선막의 전기적 불량이 발생할 가능성이 있다. 본 실시형태에서는 상기의 Al 합금 막을 게이트 전극(13, 23)에 적용하고, 신뢰성이 높은 표시 디바이스를 제공할 수 있다.
여기에서, 제1 첨가 원소의 함유량이 0.01 원자% 보다 작으면, Al 합금 막에 가열처리가 실시되었을 경우, Al 합금 막내의 금속 간 화합물의 농도가 낮아, Al 합금 막에 힐록이 발생하기 쉬워진다. 즉, Al 합금 막의 내열성이 저하되어 바람직하지 못하다. 한편, 제1 첨가 원소의 함유량이 1.0 원자% 보다 크면, 내열성은 유지되지만, Al 합금 막의 굴곡 내성이 나빠지는 동시에, Al 합금 막의 비저항이 증가하므로 바람직하지 못하다.
또, 상기의 농도로 제1 첨가 원소가 함유된 Al 합금 막이라면, 습식 에칭, 건식 에칭의 어느 것이나 가능하게 된다.
또, Al 합금 막으로서는 제1 첨가 원소 대신에, Al 순금속에, Mn, Si, Cu, Ge, Mg, Ag 및 Ni의 그룹으로부터 선택되는 적어도 1종의 제2 첨가 원소가 함유될 수도 있다. 이 경우, Al 합금 막에서, 제2 첨가 원소의 함유량은 예를 들면, 0.2 원자% 이상 3.0 원자% 이하로 조정되고, 바람직하게는 0.5 원자% 이상 1.5 원자% 이하로 조정되어 있다.
이러한 Al 합금 막이라면, 뛰어난 굴곡 내성을 가지는 동시에, 제2 첨가 원소의 첨가에 의한 효과가 발휘된다.
예를 들면, 제2 첨가 원소의 첨가에 의한 작용으로서, Al 합금 막에 가열처리가 실시되었다고 하더라도, 제2 첨가 원소가 Al에 양호하게 고용(固溶)되고, Al 합금 막의 소성 변형이 억제되는 것을 들 수 있다. 또, Al과 제2 첨가 원소는 Al 합금 막 내에서 금속 간 화합물을 형성하는 경우도 있다. 이 결과, Al 합금 막에는 힐록이 발생하기 어려워지고, 내열성이 높은 Al 합금 막이 형성된다.
여기에서, 제2 첨가 원소의 함유량이 0.2 원자% 보다 작으면, Al 합금 막에 가열처리가 실시되었을 경우, Al 합금 막 내에서의 제2 첨가 원소(고용 강화원소)의 농도가 낮아, Al 합금 막에 힐록이 발생하기 쉬워진다. 즉, Al 합금 막의 내열성이 저하되어 바람직하지 못하다. 한편, 제2 첨가 원소의 함유량이 3.0 원자% 보다 크면, 내열성은 유지되지만, Al 합금 막의 굴곡 내성이 나빠지는 동시에, Al 합금 막의 비저항이 증가하므로 바람직하지 못하다.
또, 상기의 농도로 제2 첨가 원소가 함유된 Al 합금 막이라면, 습식 에칭, 건식 에칭의 어느 것이나 가능하게 된다.
또, Al 합금 막에서는 제1 첨가 원소 및 제2 첨가 원소가 Al 순금속에 첨가될 수도 있다.
예를 들면, Al 합금 막은 Al 순금속에, Zr, Sc, Mo, Y, Nb, 및 Ti의 그룹으로부터 선택되는 적어도 1종의 제1 첨가 원소가 함유되고, 추가로, Mn, Si, Cu, Ge, Mg, Ag 및 Ni의 그룹으로부터 선택되는 적어도 1종의 제2 첨가 원소가 함유된 막일 수도 있다. 이 경우, Al 합금 막에서, 제1 첨가 원소의 함유량은 예를 들면, 0.01 원자% 이상 1.0 원자% 이하로 조정되고, 바람직하게는 0.1 원자% 이상 0.5 원자% 이하로 조정되고, 제2 첨가 원소의 함유량은 예를 들면, 0.2 원자% 이상 3.0 원자% 이하로 조정되고, 바람직하게는 0.5 원자% 이상 1.5 원자% 이하로 조정되어 있다.
이러한 Al 합금 막이라면, 뛰어난 굴곡 내성을 가지는 동시에, 제1 첨가 원소의 첨가에 의한 효과와, 제2 첨가 원소의 첨가에 의한 효과가 상승적으로 발휘된다.
예를 들면, 가열처리 전의 Al 합금 막에서는 금속 간 화합물이 충분하게 분산 형성되지 않는 경우가 있다. 이러한 경우에도, Al 합금 막에는 제2 첨가 원소(고용 강화 원소)이 이미 함유되고 있기 때문에, Al 합금 막은 이미 힐록이 형성되기 어려운 상태에 있다. 한편, Al 합금 막이 가열처리 되어서, Al 합금 막 중에 일단, 금속 간 화합물이 분산 형성되면, Al과 제2 첨가 원소에 의한 응집물에 의해 Al 합금 막 중에 응력이 발생했다고 하더라도, Al과 제1 첨가 원소에 의한 금속 간 화합물에 의해 전위선의 이동이 억제된다. 이 때문에, Al 합금 중에 힐록이 형성되기 어렵다.
또, Al 합금 막은 Al 순금속에, Zr, Sc, Mo, Y, Nb, 및 Ti의 그룹으로부터 선택되는 적어도 1종의 제1 첨가 원소가 함유되고, 추가로, Ce, Nd, La, 및 Gd의 그룹으로부터 선택되는 적어도 1종의 제3 첨가 원소가 함유된 막일 수도 있다. 이 경우, Al 합금 막에서, 제1 첨가 원소의 함유량은 예를 들면, 0.01 원자% 이상 1.0 원자% 이하로 조정되고, 바람직하게는 0.1 원자% 이상 0.5 원자% 이하로 조정되고, 제3 첨가 원소의 함유량은 예를 들면, 0.1 원자% 이상 1.0 원자% 이하로 조정되고, 바람직하게는 0.2 원자% 이상 0.7 원자% 이하로 조정되어 있다.
이러한 Al 합금 막이라면, 뛰어난 굴곡 내성을 가지는 동시에, 제1 첨가 원소의 첨가에 의한 효과와, 제3 첨가 원소의 첨가에 의한 효과가 상승적으로 발휘된다.
예를 들면, 제3 첨가 원소가 제1 첨가 원소를 포함하는 Al 합금에 첨가되는 것에　의해, 제1 첨가 원소의 기능이 더욱 촉진된다. 예를 들면, 제3 첨가 원소가 Al 합금에 첨가되면, Al과 제1 첨가 원소에 의한 금속 간 화합물이 Al 합금 중에 의해 균일하게 분산된다.
또, 제3 첨가 원소는 가열처리가 실시되면, 입계를 향해서 석출하는 성질을 가진다. 이것에 의해, Al 합금 막에서는 입계가 장벽이 되고, 인접하는 미결정이 연결되어 결정이 조대화하는 현상이 억제된다. 이 결과, Al 합금 막 내에는 응력이 발생하기 어려워지고, Al 합금 막의 내열성이 더욱 향상한다.
여기에서, 제3 첨가 원소의 함유량이 0.1 원자%보다 작아지면, Al 합금 막의 내열성이 감소해서 바람직하지 못하다. 한편, 제3 첨가 원소의 함유량이 1.0 원자% 보다도 커지면, Al 합금 막에 습식 에칭 또는 건식 에칭을 실시했을 경우, 잔사가 발생하기 쉬워 바람직하지 못하다.
또, Al 합금 막은 Al 순금속에, Mn, Si, Cu, Ge, Mg, Ag 및 Ni의 그룹으로부터 선택되는 적어도 1종의 제2 첨가 원소가 함유되고, 추가로, Ce, Nd, La, 및 Gd의 그룹으로부터 선택되는 적어도 1종의 제3 첨가 원소가 함유된 막일 수도 있다. 이 경우, Al 합금 막에서 제2 첨가 원소의 함유량은 예를 들면, 0.2 원자% 이상 3.0 원자% 이하로 조정되고, 바람직하게는 0.5 원자% 이상 1.5 원자% 이하로 조정되고, 제3 첨가 원소의 함유량은, 예를 들면, 0.1 원자% 이상 1.0 원자% 이하로 조정되고, 바람직하게는 0.2 원자% 이상 0.7 원자% 이하로 조정되어 있다.
이러한 Al 합금 막이라면, 뛰어난 굴곡 내성을 가지는 동시에, 제2 첨가 원소의 첨가에 의한 효과와, 제3 첨가 원소의 첨가에 의한 효과가 상승적으로 발휘된다.
예를 들면, 제3 첨가 원소가 제2 첨가 원소를 포함하는 Al 합금에 첨가되는 것에　의해, 제2 첨가 원소의 기능이 더욱 촉진한다. 예를 들면, 제3 첨가 원소가 Al 합금에 첨가되는 것에　의해, 제2 첨가 원소가 Al 합금 중에 의해 균일하게 분산된다. 또, 제3 첨가 원소가 가열처리에 의해 입계를 향하는 성질로부터, Al 합금 막에서는 인접하는 미립자가 연결되어 미립자가 조대화하는 현상이 억제된다. 이 결과, Al 합금 막내에는 응력이 발생하기 어려워지고, Al 합금 막의 내열성이 더욱 향상한다.
또, Al 합금 막은 Al 순금속에, Zr, Sc, Mo, Y, Nb, 및 Ti의 그룹으로부터 선택되는 적어도 1종의 제1 첨가 원소가 함유되고, 추가로, Mn, Si, Cu, Ge, Mg, Ag 및 Ni의 그룹으로부터 선택되는 적어도 1종의 제2 첨가 원소가 함유되고, 추가로, Ce, Nd, La, 및 Gd의 그룹으로부터 선택되는 적어도 1종의 제3 첨가 원소가 함유된 막일 수도 있다. 이 경우, Al 합금 막에서 제1 첨가 원소의 함유량은 예를 들면, 0.01 원자% 이상 1.0 원자% 이하로 조정되고, 바람직하게는 0.1 원자% 이상 0.5 원자% 이하로 조정되고, 제2 첨가 원소의 함유량은 예를 들면, 0.2 원자% 이상 3.0 원자% 이하로 조정되고, 바람직하게는 0.5 원자% 이상 1.5 원자% 이하로 조정되고, 제3 첨가 원소의 함유량은 예를 들면, 0.1 원자% 이상 1.0 원자% 이하로 조정되고, 바람직하게는 0.2 원자% 이상 0.7 원자% 이하로 조정되어 있다.
이러한 Al 합금 막이라면, 뛰어난 굴곡 내성을 가지는 동시에, 제1 첨가 원소의 첨가에 의한 효과와, 제2 첨가 원소의 첨가에 의한 효과와, 제3 첨가 원소의 첨가에 의한 효과가 상승적으로 발휘된다.
(알루미늄 합금 타깃)
상기의 Al 합금 막으로 구성된 게이트 전극(13, 23)은 예를 들면, 진공 챔버 내에서 스퍼터링 막 형성에 의해 형성된다. 스퍼터링 막 형성에서 사용되는 스퍼터링 타깃으로서는 박막 트랜지스터(1, 2)의 게이트 전극(13, 23) 형성용의 알루미늄 합금 타깃(Al 합금 타깃)이 사용된다.
Al 합금 타깃으로서는 Al 합금 막과 같은 조성의 타깃이 준비된다. 예를 들면, Al 합금 타깃은 순도 5N(99.999%) 이상의 Al 순금속편에, 제1 첨가 원소, 제2 첨가 원소, 및 제3 첨가 원소의 적어도 어느 하나의 금속편, 금속분 등이 혼합되어, 이것들의 혼합 재료가 유도가열 등의 용해법에 의해 도가니 내에서 간편하게 제작된다.
제1 첨가 원소, 제2 첨가 원소, 및 제3 첨가 원소의 적어도 어느 하나의 첨가량이 상기의 범위로 설정되는 것에　의해, 금속 화합물의 상평형 그림에서의 고상선과 액상선의 온도차이가 작아지고, 금속 간 화합물 등에 의한 초정(Primary crystal)이 도가니 내에서 침강하기 어려운 Al 합금 잉곳이 형성된다. 즉, Al 합금 잉곳 중에는 제1 첨가 원소, 제2 첨가 원소, 및 제3 첨가 원소의 적어도 중 어느 하나가 균일하게 분산되어 있다. Al 합금 잉곳에는 단조ㆍ압연ㆍ프레스 등의 소성가공이 실시되고, Al 합금 잉곳이 판상, 원판상으로 가공됨으로써, Al 합금 타깃이 제작된다.
예를 들면, Al 합금 타깃에는, Al 순금속을 베이스 재료로 하고, Al 순금속에, Zr, Sc, Mo, Y, Nb, 및 Ti의 그룹으로부터 선택되는 적어도 1종의 제1 첨가 원소가 함유되어 있다. 여기에서, Al 합금 타깃에서, 제1 첨가 원소의 함유량은 예를 들면, 0.01 원자% 이상 1.0 원자% 이하로 조정되고, 바람직하게는 0.1 원자% 이상 0.5 원자% 이하로 조정되어 있다.
또, Al 합금 타깃에는 제1 첨가 원소 대신에, Al 순금속에, Mn, Si, Cu, Ge, Mg, Ag 및 Ni의 그룹으로부터 선택되는 적어도 1종의 제2 첨가 원소가 함유될 수도 있다. 이 경우, Al 합금 타깃에서 제2 첨가 원소의 함유량은 예를 들면, 0.2 원자% 이상 3.0 원자% 이하로 조정되고, 바람직하게는 0.5 원자% 이상 1.5 원자% 이하로 조정되어 있다.
또, Al 합금 타깃에는 제1 첨가 원소 및 제2 첨가 원소가 Al 순금속에 첨가될 수도 있다.
예를 들면, Al 합금 타깃은 Al 순금속에, Zr, Sc, Mo, Y, Nb, 및 Ti의 그룹으로부터 선택되는 적어도 1종의 제1 첨가 원소가 함유되고, 추가로, Mn, Si, Cu, Ge, Mg, Ag 및 Ni의 그룹으로부터 선택되는 적어도 1종의 제2 첨가 원소가 함유될 수도 있다. 이 경우, Al 합금 타깃에서, 제1 첨가 원소의 함유량은 예를 들면, 0.01 원자% 이상 1.0 원자% 이하로 조정되고, 바람직하게는 0.1 원자% 이상 0.5 원자% 이하로 조정되고, 제2 첨가 원소의 함유량은 예를 들면, 0.2 원자% 이상 3.0 원자% 이하로 조정되고, 바람직하게는 0.5 원자% 이상 1.5 원자% 이하로 조정되어 있다.
또, Al 합금 타깃에는 Al 순금속에, Zr, Sc, Mo, Y, Nb, 및 Ti의 그룹으로부터 선택되는 적어도 1종의 제1 첨가 원소가 함유되고, 추가로, Ce, Nd, La, 및 Gd의 그룹으로부터 선택되는 적어도 1종의 제3 첨가 원소가 함유될 수도 있다. 이 경우, Al 합금 타깃에서, 제1 첨가 원소의 함유량은 예를 들면, 0.01 원자% 이상 1.0 원자% 이하로 조정되고, 바람직하게는 0.1 원자% 이상 0.5 원자% 이하로 조정되고, 제3 첨가 원소의 함유량은 예를 들면, 0.1 원자% 이상 1.0 원자% 이하로 조정되고, 바람직하게는 0.2 원자% 이상 0.7 원자% 이하로 조정되어 있다.
또, Al 합금 타깃에는 Al 순금속에, Mn, Si, Cu, Ge, Mg, Ag 및 Ni의 그룹으로부터 선택되는 적어도 1종의 제2 첨가 원소가 함유되고, 또한, Ce, Nd, La, 및 Gd의 그룹으로부터 선택되는 적어도 1종의 제3 첨가 원소가 함유될 수도 있다. 이 경우, Al 합금 타깃에서, 제2 첨가 원소의 함유량은 예를 들면, 0.2 원자% 이상 3.0 원자% 이하로 조정되고, 바람직하게는 0.5 원자% 이상 1.5 원자% 이하로 조정되고, 제3 첨가 원소의 함유량은 예를 들면, 0.1 원자% 이상 1.0 원자% 이하로 조정되고, 바람직하게는 0.2 원자% 이상 0.7 원자% 이하로 조정되어 있다.
또, Al 합금 타깃에는 Al 순금속에, Zr, Sc, Mo, Y, Nb, 및 Ti의 그룹으로부터 선택되는 적어도 1종의 제1 첨가 원소가 함유되고, 추가로, Mn, Si, Cu, Ge, Mg, Ag 및 Ni의 그룹으로부터 선택되는 적어도 1종의 제2 첨가 원소가 함유되고, 추가로, Ce, Nd, La, 및 Gd의 그룹으로부터 선택되는 적어도 1종의 제3 첨가 원소가 함유될 수도 있다. 이 경우, Al 합금 타깃에서, 제1 첨가 원소의 함유량은 예를 들면, 0.01 원자% 이상 1.0 원자% 이하로 조정되고, 바람직하게는 0.1 원자% 이상 0.5 원자% 이하로 조정되고, 제2 첨가 원소의 함유량은 예를 들면, 0.2 원자% 이상 3.0 원자% 이하로 조정되고, 바람직하게는 0.5 원자% 이상 1.5 원자% 이하로 조정되고, 제3 첨가 원소의 함유량은 예를 들면, 0.1 원자% 이상 1.0 원자% 이하로 조정되고, 바람직하게는 0.2 원자% 이상 0.7 원자% 이하로 조정되어 있다.
이러한 Al 합금 타깃을 사용해서 스퍼터링 막 형성된 Al 합금 막은, 상기의 뛰어난 효과를 얻을 수 있다.
또, 스퍼터링 타깃을 Al 순금속만으로 제작하면, Al 잉곳이 단조 ㆍ 압연 ㆍ 프레스 등의 소성가공 중에 열을 받아 Al 잉곳 중에 Al 결정립이 성장하는 경우가 있다. 이러한 Al 잉곳으로 제작된 Al 타깃에도 Al 결정립이 존재하게 되어, 막 형성 중에 Al 결정립이 플라스마로부터의 열을 받아서 Al 타깃 표면에서 돌기물이 형성된다. 이 돌기물은 이상방전의 원인이 되거나, 막 형성 중에 돌기물이 Al 타깃으로 뛰어가거나 할 가능성이 있다.
이에 대하여 본 실시형태의 Al 합금 타깃은 Al 순금속에, 제1 첨가 원소, 제2 첨가 원소, 및 제3 첨가 원소의 적어도 중 어느 하나가 상기의 첨가량으로 첨가되어 있다. 이것에 의해, Al 합금 잉곳이 단조 ㆍ 압연 ㆍ 프레스 등의 소성가공 중에 열을 받았다고 해도, Al 합금 잉곳 중에 Al 합금 결정립이 성장하기 어려워진다. 따라서 Al 합금 타깃이 플라스마로부터 열을 받아도, Al 합금 타깃 표면에는 돌기물이 발생하기 어렵고, 이상방전, 돌기물의 스플래시가 일어나기 어려워진다. 또, 이상방전, 돌기물의 스플래시가 억제되는 점에서, Al 합금 타깃을 고파워의 스퍼터링 막 형성에도 적용할 수 있다.
특히, Ce, Mn, 및 Si의 적어도 중 어느 하나가 첨가된 Al 합금 잉곳(또는, Al 합금 타깃)에서는 입자 간의 입계에서의 Ce, Mn, 및 Si의 적어도 어느 하나의 함유량이 입자 내에서의 Ce, Mn, 및 Si의 적어도 어느 하나의 함유량보다도 높아진다. 여기에서, 입자의 평균입경은 10㎛ 이상 100㎛ 이하로 조제된다. 평균입경은 레이저 회절법, 전자 현미경상을 사용한 화상해석 등에 의해 산출된다.
이것에 의해, Al 합금 잉곳 (또는, Al 합금 타깃)에서는 입계가 장벽이 되고, 인접하는 미립자가 연결되어 미립자가 조대화하는 현상이 억제된다. 이 결과, Al 합금 타깃의 내열성은 더욱 향상한다.
실시예
(Al 합금 막의 구체예 )
Al 합금 막의 스퍼터링 막 형성 조건은 이하와 같다.
방전 방식: DC 방전
막 형성 온도: 실온(25℃)
막 형성 압력: 0.3Pa
막두께: 200nm
Al 합금 막의 가열처리는 질소분위기에서, 400℃에서 1시간, 추가로, 600℃에 2분간, 실시하고 있다.
Figure pct00001
표 1에는 Mo막, Al막, 및 Al 합금 막의 굴곡특성의 1예가 나타나 있다. 농도의 단위는 원자%(at%)이다.
각 샘플의 기판으로서 2층 구조의 SiN막(200nm)/폴리이미드층(25㎛) 기판을 사용했다. 굴곡 시험용의 샘플에서는 SiN막 상에, Mo막, Al막, 및 Al 합금 막의 각각이 스퍼터링 막 형성되고 있다. 굴곡시험에서의 굴곡반경은 1mm이다. 시험속도는 30rpm이다. 굴곡횟수로서는 1회, 1000회, 10000회, 100000회의 순에 갔다. 크랙의 유무는, 광학현미경의 화상으로부터 목시에서 판단했다.
표 1에 나타내는 바와 같이, Al막에서는 100000회까지의 굴곡횟수에서 크랙이 발생하지 않지만, Mo막에서는 1000회의 굴곡횟수에서 크랙이 발생하고 있다. Al 합금 막에 대해서는 100000회까지의 굴곡횟수에서 크랙이 발생하지 않았다. 단, Al 순금속에, 제1 첨가 원소를 1.0at% 보다도 높고, 1.5at% 첨가했을 경우(Al-1.2at%Zr-0.3at%Sc)와, 제2 첨가 원소를 3.0at% 보다도 높고, 4.0at% 첨가했을 경우(Al-3.5at%Mn-0.5at%Si)에는 1000회의 굴곡횟수에서 각각 크랙이 발생했다.
Figure pct00002
표 2에는 Al막 및 Al 합금 막의 비저항(μΩ·cm)및 표면 거칠기(nm)의 1예를 나타내고 있다.
표 2에 나타내는 바와 같이, Al 순금속에, Sc, Zr의 제1 첨가 원소가 0.01at% 이상 1.0at% 이하 함유되어 있을 때에, Al 합금 막의 비저항이 10μΩ·cm 이하가 되는 것을 알 수 있다. 또, Al 순금속에, Mn, Si의 제2 첨가 원소가 0.2at% 이상 3.0at% 이하 함유되어 있을 때에도, Al 합금 막의 비저항이 10μΩ·cm 이하가 되는 것을 알 수 있다.
또, 표면 거칠기는 AFM(Atomic Force Microscopy)에 의해 측정된다. 표면 거칠기의 관측은 막 형성 직후(As Depo.)와, 400℃에서 1시간후와, 600℃에서 2분간 후에 실시하고 있다. 측정범위는 5제곱㎛이다. 각 란의 상단에는 Rq값(nm)이 나타나고, 하단에는 P-V값(nm)이 나타나 있다. 여기에서, Rq값은 제곱 평균 평방근 높이이고, P-V값은 최대 높은 곳(peak)과 최저 낮은 곳(valley)과의 차이이다. 힐록이 성장할 수록 P-V값은 높아지는 경향에 있다. 신뢰성이 높은 표시 디바이스를 제조하기 위해서는, 배선막의 P-V값이 보다 작은 것이 바람직하고, 바람직하게는 50nm 이하인 것이 바람직하다. 특히, 표시 패널의 굴곡부분에 P-V값이 50nm 이하의 Al 합금 막을 적용함으로써, Al 합금 막을 구부러졌다고 해도 Al 합금 막의 상층과의 밀착이 양호해진다.
표 2에 나타내는 바와 같이 막 형성 직후에서는 Al막, Al 합금 막은, 어느 것이나 표면 거칠기가 50nm 이하가 되어 있다. 그러나 가열처리를 실시한 후에서는 Al막의 P-V값은 300nm를 넘고 있다. 한편, Al 합금 막에서는 어느 것이나 Al막보다도 P-V값이 작아지고 있다. 즉, Al 합금 막에서는 가열처리를 실시해도 Al막에 비해서 막 중에 힐록이 성장하기 어려운 것으로 판단할 수 있다.
특히, Al-0.2at%Zr-0.3at%Sc-1.0at%Mn, Al-0.5at%Ce-0.2at%Zr-0.3at%Sc-1.0at%Mn-0.5at%Si와 같이, Al 순금속에, 제1 첨가 원소와 제2 첨가 원소를 함께 첨가하는 것에　의해, 가열처리를 실시해도, 표면 거칠기 P-V값이 50nm 이하가 되는 것을 알 수 있다. 이것은 Al 합금 막에서, 제1 첨가 원소와 제2 첨가 원소가 상승적으로 작용하고, Al 합금 막이 열부하에 대하여가 뛰어난 내성을 구비하고 있는 것으로 생각된다.
Figure pct00003
표 3에는 Al막 및 Al 합금 막의 에칭 후에서의 잔사의 유무 1예를 나타내고 있다.
건식 에칭에서, 에칭가스는 Cl2(50sccm)/Ar(20sccm)의 혼합가스이다. 에칭 압은, 1.0Pa이다. 방전 전력은 기판 바이어스 전력이 200W의 상태에서 400W이다. 습식 에칭 액으로서는 인산/질산/아세트산/수의 혼합용액(통칭, PAN)이 사용되고 있다. 액온은 40℃이다.
표 3에 나타내는 바와 같이, 제3 첨가 원소인 Ce가 0.5at% 포함된 Al 합금 막(Al-0.5at%Ce, Al-0.3at%Sc-0.2at%Zr-0.5at%Ce, Al-0.3at%Sc-0.2at%Zr-0.5at%Ce-1.0at%Mn-0.5at%Si)에서는 어느 것이나 잔사 없이 건식 에칭 및 습식 에칭이 가능하게 되어 있다. 한편, Ce의 농도가 높아지고, Ce가 2.0at%의 Al 합금 막(Al-2.0at%Ce)에서는 건식 에칭에서 잔사가 발생했다.
또, 건식 에칭 및 습식 에칭에서는 함께, Al-0.3at%Sc-0.2at%Zr과, Al-0.3at%Sc-3.5at%Zr을 비교했을 경우, Zr의 함유량이 많은 Al-0.3at%Sc-3.5at%Zr에서는, 잔사가 발생하는 것을 알 수 있었다. 또, 건식 에칭에서는 Al-1.0at%Mn-0.5at%Si와, Al-3.5at%Mn-0.5at%Si를 비교했을 경우, Mn의 함유량이 많은 Al-3.5at%Mn-0.5at%Si에서는 잔사가 발생하는 것을 알 수 있었다. 한편, 습식 에칭에서는 Al-1.0at%Mn-0.5at%Si와, Al-1.0at%Mn-3.0at%Si를 비교했을 경우, Si의 함유량이 많은 Al-1.0at%Mn-3.0at%Si에서는 잔사가 발생하는 것을 알 수 있었다.
(Al 합금 타깃의 구체예 )
예를 들면, 도가니에, Al, Sc, Zr, Mn, Si, 및 Ce 각각의 금속재료(금속편, 금속분)이 설치된다. 예를 들면, Al 합금 타깃의 첨가원소 성분비가 0.2at%Sc, 0.1at%Zr, 1.0at%Mn, 0.5at%Si, 및 0.5at%Ce가 되도록 각각의 금속재료(금속편, 금속분)이 도가니 내에 설치된다.
다음에, 유도가열에 의해, Al 합금의 융점(예를 들면, 640℃)보다도, 400℃ 이상 높은 용융온도(예를 들면, 1050℃)로 각 금속재료가 가열되고, 각 금속재료가 도가니 내에서 용융된다. 다음에, 이 용융온도에서, 용융한 금속이 실온까지 냉각되어 알루미늄 합금 잉곳이 형성된다. 이다음, 알루미늄 합금 잉곳은 필요에 따라서 단조되고, 알루미늄 합금 잉곳이 판상 또는 원판상으로 절단된다. 이것에 의해, Al 합금 타깃이 형성된다.
여기에서, 스퍼터링 타깃용의 합금 잉곳을 형성하는 방법으로서, 금속재료의 융점보다도 약간 높은 용융온도로 금속재료를 용융하고, 그 약간 높은 용융온도로부터 금속재료가 냉각되고, 합금 잉곳을 형성하는 방법이 있다. 이것은, 용융상태로부터 냉각될 때까지의 냉각시간을 짧게 하는 것에　의해, 냉각과정에서 발생하는 금속 간 화합물의 석출을 피하기 위해서이다. 그러나 이 방법에서는 용융온도가 융점보다도 약간 높은 온도로 설정된다는 점에서, 금속재료가 충분히 혼합되지 않게 될 가능성이 있다.
이에 대하여 본 실시예에서는 Al 합금의 융점보다도, 400℃ 이상 높은 용융온도로 금속재료가 가열 용융되기 때문에 각각의 금속재료가 충분히 서로 혼합하게 된다. 여기에서, 용융온도가 높아질 수록, 용융온도로부터 실온까지의 냉각시간이 길어져서 금속 간 화합물이 석출하기 쉬워지는 것으로 생각된다. 그러나, 본 실시형태에서는 이러한 Al 합금의 융점보다도 400℃ 이상 높은 용융온도로부터 Al 합금 잉곳이 냉각되어도, Al 합금 잉곳 중에, 금속 간 화합물이 석출하기 어려워지도록 첨가원소의 농도가 조정되고 있다.
도 2은 표 4에 예시한 Al 합금 잉곳의 조성분석의 관측점을 설명하는 개념도이다.
표 4는 Al 합금 잉곳에 포함되는 각원소의 농도분포 1예를 나타내고 있다.
Figure pct00004
도 2에는 예를 들면, 원주상의 Al 합금 잉곳(100mm직경×50mmt)을 2개로 분할한 반원주상의 Al 합금 잉곳(5)이 예시되고 있다.
Al 합금 잉곳(5)에서의 조성분석의 관측점으로서는 top의 위치에서 횡방향으로 동일한 간격으로 9점, middle의 위치에서 횡방향으로 동일한 간격으로 9점, 및 bottom의 위치에서 횡방향으로 동일한 간격으로 9점의 합계 27점이 선택되고 있다. 표 4에는, top의 위치에서의 각 원소에 9점의 관측점으로부터 측정된 평균값 농도(at%)와, middle의 위치에서의 각 원소에 9점의 관측점으로부터 측정된 평균값 농도(at%)와, bottom의 위치에서의 각 원소에 9점의 관측점으로부터 측정된 평균값 농도(at%)가 나타나 있다. 표 4에는 농도의 평균값 편차±3σ도 나타나 있다.
표 4에 나타내는 바와 같이Al 합금 잉곳의 첨가원소 성분비는 top, middle, 및 bottom의 어느 쪽의 위치에서도, Sc가 0.2at%, Zr이 0.1at%, Mn이 1.0at%, Si가 0.5at%, Ce가 0.5at% 정도가 되어 있고, Al 합금 잉곳에서, 각각의 금속재료가 Al 합금 잉곳의 종방향 및 횡방향에서 균일하게 분산되어 있음을 알 수 있다.
Figure pct00005
이에 대하여 표 5에, Sc를 0.2at%, Zr을 3.5at% 첨가시켰을 경우의 알루미늄 합금 잉곳의 Zr 농도분포를 나타낸다. 제조방법은 표 4에 나타내는 알루미늄 합금 잉곳과 동일하다. 표 5에 나타내는 바와 같이, Zr농도를 3.5at%까지 증가시키면, 알루미늄 합금 잉곳의 top으로부터 bottom을 향함에 따라서, Zr농도가 높아지고 있는 것을 알 수 있었다. 이 경우의 전자 현미경상을 도 3에 나타낸다.
도 3은 표 5에 나타난 알루미늄 합금 잉곳의 광학 현미경상이다.
도 3에 나타내는 바와 같이, 표 5에 나타난 알루미늄 합금 잉곳 중에는 입경이 수 100㎛ 정도의 결정립(금속 간 화합물)이 존재하는 것을 알 수 있었다.
도 4의 (a), (b)는 본 실시형태에 따른 알루미늄 합금 잉곳의 전자 현미경상이다.
도 4의 (a)에는 표 4에서 나타난 알루미늄 합금 잉곳의 표면 전자 현미경상이 나타나고 있다. 또, 도 4의 (b)에는 표 4에서 나타난 알루미늄 합금 잉곳에 600℃, 2시간의 가열처리를 실시한 후의 알루미늄 합금 잉곳의 표면 전자 현미경상이 나타나 있다. 도 4의 (a), (b)에서의 우측의 상은 좌측의 상의 스케일을 확대한 상이다.
도 4의 (a)의 좌측에 나타내는 바와 같이, 알루미늄 합금 잉곳을 제작한 직후에서는, 입경이 수 100㎛ 정도의 결정립(금속 간 화합물)은 관찰되지 않고 있다. 단, 도 4의 (a)의 우측에 나타내는 바와 같이, 알루미늄 합금 잉곳이 평균입경 10㎛ 정도의 입자(A)의 집합으로 구성되어 있었다. 그리고 입자(A) 간의 입계(B)의 성분을 EDX 분석에서 해석하면, 입계(B)에서는 Ce, Mn, 및 Si가 높은 농도로 관측되었다. 즉, 입자(A) 간의 입계에서의 Ce, Mn, 및 Si의 적어도 어느 하나의 함유량은 입자(A) 내에서의 Ce, Mn, 및 Si의 적어도 어느 하나의 함유량보다도 높아지고 있는 것을 알 수 있었다.
또, 도 4의 (a)의 상태로부터 600℃, 2시간의 가열처리를 실시한 상을 도 4의 (b)에 나타낸다. 이 경우에도 입경은 10㎛ 정도로 그치고, 입자(A) 끼리가 결합해서 거대한 입자로 성장하거나, 입자(A) 내에 새로운 입자(예를 들면, 금속 간 화합물)이 석출하거나 하는 경우는 없었다. 이것은, Al 합금 잉곳에서는 입계(B)가 장벽이 되어, 인접하는 입자(A)가 연결되어 입자가 조대화하는 현상이 억제되는 동시에, 입자(A) 내에서는, Zr, Sc가 균일하게 분산되어, 결정립 성장이 억제되었다고 예측할 수 있다. 이 결과, Al 합금 타깃의 내열성이 향상한 것으로 생각된다.
이상, 본 발명의 실시형태에 대해서 설명했지만, 본 발명은 상술한 실시형태에만 한정되는 것은 아니고 여러 가지로 변경을 부가할 수 있는 것은 물론이다. 각 실시형태는 독립의 형태로는 한정되지 않고, 기술적으로 가능한 한 복합할 수 있다.
예를 들면, 이상의 실시형태에서는, Al 합금 막을 게이트 전극(13, 23)에 적용하는 예를 나타냈지만, Al 합금 막을 소스ㆍ드레인 전극, 소스ㆍ드레인 전극 이외의 다른 전극, 또는 배선에 적용하는 것도 가능하다.
1, 2: 박막 트랜지스터
10, 20: 글래스 기판
11, 21: 활성층
12, 22: 게이트 절연막
13, 23: 게이트 전극
15: 보호층
15D, 25D: 드레인 전극
16S, 26S: 소스 전극

Claims (11)

  1. Al 순금속에, Zr, Sc, Mo, Y, Nb, 및 Ti의 그룹으로부터 선택되는 적어도 1종의 제1 첨가 원소가 함유되고,
    상기 제1 첨가 원소의 함유량이 0.01 원자% 이상 1.0 원자% 이하인 알루미늄 합금 막.
  2. 제1 항에 있어서,
    추가로, Mn, Si, Cu, Ge, Mg, Ag 및 Ni의 그룹으로부터 선택되는 적어도 1종의 제2 첨가 원소가 함유되고,
    상기 제2 첨가 원소의 함유량이 0.2 원자% 이상 3.0 원자% 이하인 알루미늄 합금 막.
  3. Al 순금속에, Mn, Si, Cu, Ge, Mg, Ag 및 Ni의 그룹으로부터 선택되는 적어도 1종의 제2 첨가 원소가 함유되고,
    상기 제2 첨가 원소의 함유량이 0.2 원자% 이상 3.0 원자% 이하인 알루미늄 합금 막.
  4. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    추가로, Ce, Nd, La, 및 Gd의 그룹으로부터 선택되는 적어도 1종의 제3 첨가 원소가 함유되고,
    상기 제3 첨가 원소의 함유량이 0.1 원자% 이상 1.0 원자% 이하인 알루미늄 합금 막.
  5. 제1 항 내지 제4 항 중 어느 한 항에 있어서,
    굴곡반경 1mm로 구부러졌을 경우에 견딜 수 있는 굴곡 내성을 가지는 알루미늄 합금 막.
  6. 제1 항 내지 제5 항 중 어느 한 항에 있어서,
    건식 에칭 및 습식 에칭이 가능한 알루미늄 합금 막.
  7. 제1 항 내지 제6 항 중 어느 한 항에 있어서,
    표면 거칠기 P-V값이 50nm 이하인 알루미늄 합금 막.
  8. 제1 항 내지 제7 항 중 어느 한 항에 있어서,
    비저항이 10μΩ·cm 이하인 알루미늄 합금 막.
  9. 제1 항 내지 제8 항 중 어느 한 항에 기재된 알루미늄 합금 막으로 구성된 게이트 전극을 구비하는 박막 트랜지스터.
  10. Al 합금 타깃을 사용해서 스퍼터링법에 의해, Al 순금속에, Zr, Sc, Mo, Y, Nb, 및 Ti의 그룹으로부터 선택되는 적어도 1종의 제1 첨가 원소가 함유되고, 상기 제1 첨가 원소의 함유량이 0.01 원자% 이상 1.0 원자% 이하인 알루미늄 합금 막을 기판상에 제조하는 제조방법.
  11. Al 합금 타깃을 사용해서 스퍼터링법에 의해, Al 순금속에, Mn, Si, Cu, Ge, Mg, Ag 및 Ni의 그룹으로부터 선택되는 적어도 1종의 제2 첨가 원소가 함유되고, 상기 제2 첨가 원소의 함유량이 0.2 원자% 이상 3.0 원자% 이하인 알루미늄 합금 막을 기판상에 제조하는 제조방법.
KR1020207037510A 2018-06-28 2019-03-28 알루미늄 합금 막, 그 제조방법, 및 박막 트랜지스터 KR102549527B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-123157 2018-06-28
JP2018123157 2018-06-28
PCT/JP2019/013570 WO2020003667A1 (ja) 2018-06-28 2019-03-28 アルミニウム合金膜、その製造方法、及び薄膜トランジスタ

Publications (2)

Publication Number Publication Date
KR20210013220A true KR20210013220A (ko) 2021-02-03
KR102549527B1 KR102549527B1 (ko) 2023-06-28

Family

ID=68986972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207037510A KR102549527B1 (ko) 2018-06-28 2019-03-28 알루미늄 합금 막, 그 제조방법, 및 박막 트랜지스터

Country Status (6)

Country Link
US (1) US11935936B2 (ko)
JP (1) JP6842562B2 (ko)
KR (1) KR102549527B1 (ko)
CN (1) CN112262222B (ko)
TW (1) TWI738005B (ko)
WO (1) WO2020003667A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024167046A1 (ko) * 2023-02-10 2024-08-15 주식회사 큐프럼 머티리얼즈 박막 트랜지스터 전극 및 반사 전극용 알루미늄, 망간, 티타늄 및 실리콘을 포함하는 합금 조성물

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210140032A1 (en) * 2018-06-28 2021-05-13 Ulvac, Inc. Aluminum alloy target and method of producing the same
KR102474944B1 (ko) * 2020-04-08 2022-12-06 주식회사 큐프럼 머티리얼즈 배선막 제조 방법, 배선막 및 이를 포함하는 표시 장치
TW202318568A (zh) * 2021-07-30 2023-05-01 日商尼康股份有限公司 金屬配線的製造方法、電晶體的製造方法及金屬配線

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003073810A (ja) * 2001-08-31 2003-03-12 Vacuum Metallurgical Co Ltd 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2004214606A (ja) * 2002-12-19 2004-07-29 Kobe Steel Ltd 表示デバイスおよびその製法、ならびにスパッタリングターゲット
JP2005171378A (ja) * 2003-11-20 2005-06-30 Hitachi Metals Ltd 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
JP2011190531A (ja) * 2010-02-16 2011-09-29 Kobe Steel Ltd 表示装置用Ａｌ合金膜
KR20130063535A (ko) * 2010-09-30 2013-06-14 가부시키가이샤 고베 세이코쇼 Al 합금막, Al 합금막을 갖는 배선 구조 및 Al 합금막의 제조에 사용되는 스퍼터링 타깃
KR20130121959A (ko) * 2011-02-28 2013-11-06 가부시키가이샤 고베 세이코쇼 표시 장치 또는 반도체 장치용 Al 합금막, Al 합금막을 구비한 표시 장치 또는 반도체 장치 및 스퍼터링 타깃
CN103534789A (zh) * 2011-05-17 2014-01-22 株式会社神户制钢所 半导体装置用Al合金膜
JP2015156482A (ja) 2014-01-15 2015-08-27 株式会社神戸製鋼所 薄膜トランジスタ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997013885A1 (en) 1995-10-12 1997-04-17 Kabushiki Kaisha Toshiba Wiring film, sputter target for forming the wiring film and electronic component using the same
USRE45481E1 (en) * 1995-10-12 2015-04-21 Kabushiki Kaisha Toshiba Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
US20010047838A1 (en) 2000-03-28 2001-12-06 Segal Vladimir M. Methods of forming aluminum-comprising physical vapor deposition targets; sputtered films; and target constructions
JP4237479B2 (ja) 2002-12-25 2009-03-11 株式会社東芝 スパッタリングターゲット、Ａｌ合金膜および電子部品
US7166921B2 (en) 2003-11-20 2007-01-23 Hitachi Metals, Ltd. Aluminum alloy film for wiring and sputter target material for forming the film
CN101918888B (zh) * 2008-03-31 2013-07-31 株式会社神户制钢所 显示装置、其制造方法及溅射靶
US9803283B1 (en) * 2013-10-18 2017-10-31 Hrl Laboratories, Llc Method of electroless deposition of aluminum or aluminum alloy, an electroless plating composition, and an article including the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003073810A (ja) * 2001-08-31 2003-03-12 Vacuum Metallurgical Co Ltd 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
US20030047812A1 (en) * 2001-08-31 2003-03-13 Vacuum Metallurgical Co., Ltd. (Shinkuu Yakin Kabushiki Kaisha) Thin film aluminum alloy and sputtering target to form the same
JP2004214606A (ja) * 2002-12-19 2004-07-29 Kobe Steel Ltd 表示デバイスおよびその製法、ならびにスパッタリングターゲット
JP2005171378A (ja) * 2003-11-20 2005-06-30 Hitachi Metals Ltd 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
JP2011190531A (ja) * 2010-02-16 2011-09-29 Kobe Steel Ltd 表示装置用Ａｌ合金膜
KR20130063535A (ko) * 2010-09-30 2013-06-14 가부시키가이샤 고베 세이코쇼 Al 합금막, Al 합금막을 갖는 배선 구조 및 Al 합금막의 제조에 사용되는 스퍼터링 타깃
KR20130121959A (ko) * 2011-02-28 2013-11-06 가부시키가이샤 고베 세이코쇼 표시 장치 또는 반도체 장치용 Al 합금막, Al 합금막을 구비한 표시 장치 또는 반도체 장치 및 스퍼터링 타깃
CN103534789A (zh) * 2011-05-17 2014-01-22 株式会社神户制钢所 半导体装置用Al合金膜
JP2015156482A (ja) 2014-01-15 2015-08-27 株式会社神戸製鋼所 薄膜トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024167046A1 (ko) * 2023-02-10 2024-08-15 주식회사 큐프럼 머티리얼즈 박막 트랜지스터 전극 및 반사 전극용 알루미늄, 망간, 티타늄 및 실리콘을 포함하는 합금 조성물

Also Published As

Publication number Publication date
TW202000941A (zh) 2020-01-01
JPWO2020003667A1 (ja) 2020-07-02
US11935936B2 (en) 2024-03-19
US20210226028A1 (en) 2021-07-22
CN112262222B (zh) 2023-06-06
WO2020003667A1 (ja) 2020-01-02
CN112262222A (zh) 2021-01-22
KR102549527B1 (ko) 2023-06-28
TWI738005B (zh) 2021-09-01
JP6842562B2 (ja) 2021-03-17

Similar Documents

Publication Publication Date Title
KR102549527B1 (ko) 알루미늄 합금 막, 그 제조방법, 및 박막 트랜지스터
KR101376502B1 (ko) 스퍼터링 타겟
JP6630414B2 (ja) フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット
JP4729661B2 (ja) ヒロックが無いアルミニウム層及びその形成方法
KR102571458B1 (ko) 알루미늄 합금 타깃 및 그 제조방법
JP2005171378A (ja) 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
JP2010238800A (ja) 表示装置用Ａｌ合金膜、薄膜トランジスタ基板および表示装置
KR102677079B1 (ko) 알루미늄 합금 타겟, 알루미늄 합금 배선막, 및 알루미늄 합금 배선막의 제조 방법
JP7133727B2 (ja) 金属配線構造体及び金属配線構造体の製造方法
JP6947604B2 (ja) Ａｌ合金導電膜、薄膜トランジスタ及びＡｌ合金導電膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant