CN112262222B - 铝合金膜、其制造方法以及薄膜晶体管 - Google Patents

铝合金膜、其制造方法以及薄膜晶体管 Download PDF

Info

Publication number
CN112262222B
CN112262222B CN201980039161.2A CN201980039161A CN112262222B CN 112262222 B CN112262222 B CN 112262222B CN 201980039161 A CN201980039161 A CN 201980039161A CN 112262222 B CN112262222 B CN 112262222B
Authority
CN
China
Prior art keywords
additive element
alloy film
aluminum alloy
alloy
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980039161.2A
Other languages
English (en)
Other versions
CN112262222A (zh
Inventor
氏原祐辅
小林大士
赤松泰彦
永田智啓
中村亮太
新田纯一
中台保夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN112262222A publication Critical patent/CN112262222A/zh
Application granted granted Critical
Publication of CN112262222B publication Critical patent/CN112262222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C21/00Alloys based on aluminium
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22FCHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/04Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of aluminium or alloys based thereon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00Coating not provided for in groups C23C2/00 - C23C24/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219Aluminium alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22FCHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明的目的在于提供耐弯曲性以及耐热性优异的铝合金膜以及具有该铝合金膜的薄膜晶体管。为了达成上述目的,本发明的一种方式的铝合金膜,在Al纯金属中含有从Zr、Sc、Mo、Y、Nb以及Ti的组中选择的至少一种的第一添加元素。上述第一添加元素的含量在0.01原子%以上1.0原子%以下。若是这样的铝合金膜,则铝合金膜具有优异的耐弯曲性,具有优异的耐热性。另外,铝合金膜也能够蚀刻。

Description

铝合金膜、其制造方法以及薄膜晶体管
技术领域
本发明涉及一种铝合金膜、其制造方法以及具有铝合金膜的薄膜晶体管。
背景技术
在液晶显示元件、有机EL显示元件等薄膜晶体管(TFT)中,例如,使用Al配线作为低电阻配线材料。
但是,在配线中,因为一般在制造工序的途中形成栅极,所以在形成栅极后受到退火处理的热经历。因此,作为栅极的材料,多使用能够承受热经历的高熔点金属(例如Mo)(例如,参照对比文献1)。
现有技术文献
专利文献
专利文献1:日本特开2015-156482号公报
发明内容
发明要解决的问题
但是,在将Mo这种高熔点金属应用于具有曲面形状的屏幕的显示器或能够弯折的折叠式显示器的曲面部的电极的情况下,因为高熔点金属没有足够的耐弯曲性,所以电极有可能因为弯曲而断裂。
另外,在采用弯曲性优异的电极材料来代替高熔点金属的情况下,需要电极相对于热经历具有足够的耐性。
鉴于以上情况,本发明的目的在于,提供一种耐弯曲性以及耐热性优异的铝合金膜以及具有该铝合金膜的薄膜晶体管。
用于解决问题的手段
为了达成上述目的,本发明的一个方式的铝合金膜在Al纯金属中含有从Zr、Sc、Mo、Y、Nb以及Ti的组中选择的至少一种的第一添加元素。
上述第一添加元素的含量在0.01原子%以上1.0原子%以下。
若是这样的铝合金膜,则铝合金膜具有优异的耐弯曲性并具有优异的耐热性。另外,铝合金膜也能够蚀刻。
在上述铝合金膜中,还可以含有从Mn、Si、Cu、Ge、Mg、Ag以及Ni的组中选择的至少一种的第二添加元素,上述第二添加元素的含量在0.2原子%以上3.0原子%以下。
若是这样的铝合金膜,则铝合金膜具有优异的耐弯曲性,还具有优异的耐热性。另外,铝合金膜也能够蚀刻。
为了达成上述目的,本发明的一个方式的铝合金膜在Al纯金属中含有从Mn、Si、Cu、Ge、Mg、Ag以及Ni的组中选择的至少一种的第二添加元素。
上述第二添加元素的含量可以在0.2原子%以上3.0原子%以下。
若是这样的铝合金膜,则铝合金膜具有优异的耐弯曲性还具有优异的耐热性。另外,铝合金膜也能够蚀刻。
在上述铝合金膜中,还可以含有从Ce、Nd、La以及Gd的组中选择的至少一种的第三添加元素,上述第三添加元素的含量在0.1原子%以上1.0原子%以下。
若是这样的铝合金膜,则铝合金膜具有优异的耐弯曲性,由于第三添加元素在晶界析出而具有优异的耐热性。另外,铝合金膜也能够蚀刻。
在上述铝合金膜中,可以具有在以1mm的弯曲半径弯折的情况下能够承受的耐弯曲性。
在上述铝合金膜中,可以进行干蚀刻以及湿蚀刻。
在上述铝合金膜中,表面粗糙度P-V值可以在50nm以下。
在上述铝合金膜中,电阻率可以在10μΩ·cm以下。
为了达成上述目的,本发明的一个方式的薄膜晶体管具有由上述铝合金膜构成的栅极。
另外,为了达成上述目的,在本发明的一个方式中,提供上述铝合金膜的制造方法。
发明效果
如上所述,根据本发明,提供一种耐弯曲性以及耐热性优异的铝合金膜、其制造方法以及具有该铝合金膜的薄膜晶体管。
附图说明
图1是具有本实施方式的Al合金膜的薄膜晶体管的概略剖视图。
图2是对表4中例示的Al合金锭的组分分析的观测点进行说明的概念图。
图3是表5中示出的铝合金锭的光学显微镜图像。
图4是本实施方式的铝合金锭的电子显微镜图像。
具体实施方式
以下,参照附图,说明本发明的实施方式。在各附图中,存在导入XYZ轴坐标的情况。另外,对相同的构件或具有相同的功能的构件标注相同的附图标记,存在在说明该构件后适当省略说明的情况。
(薄膜晶体管)
图1中的(a)以及图1中的(b)是具有本实施方式的Al合金膜的薄膜晶体管的概略剖视图。
图1中的(a)示出的薄膜晶体管1是顶栅型的薄膜晶体管。在薄膜晶体管1中,在玻璃基板10上层叠有活性层(半导体层)11、栅极绝缘膜12、栅极13以及保护层15。活性层11例如由低温多晶硅(LTPS:low tem perature poly-silicon)构成。活性层11与源极16S以及漏极16D电连接。
图1中的(b)所示的薄膜晶体管2是底栅型的薄膜晶体管。在薄膜晶体管2中,在玻璃基板20上层叠有栅极23、栅极绝缘膜22、活性层21、源极26S以及源极26D。活性层21例如由IGZO(In-Ga-Zn-O:铟镓锌)类氧化物半导体材料构成。活性层21与源极26S以及漏极26D电连接。
栅极13、23的厚度不做特别限定,例如在100nm以上600nm以下,优选在200nm以上400nm以下。对于小于100nm的厚度,栅极13、23的低电阻化困难。对于超过600nm的厚度,具有薄膜晶体管2的耐弯曲性降低的趋势。栅极13、23由本实施方式的Al合金膜构成。栅极13、23(Al合金膜)的电阻率例如设定在15μΩ·cm以下,优选设定在10μΩ·cm以下。
在利用溅射法形成实心状的Al合金膜后,图案化为规定形状,来形成栅极13、23。溅射法例如应用直流溅射法、脉冲直流溅射法、RF溅射法等。在实心状的Al合金膜的图案化中,应用湿蚀刻、干蚀刻中的任一个。一般在薄膜晶体管1、2的制造工序的途中进行栅极13、23的成膜以及图案化。
例如,在薄膜晶体管1、2的制造工序中,根据需要实施加热处理(退火)。例如,存在为了活性层11的活性化,在550℃以上650℃以下进行30秒钟以上30分钟以下的加热处理的情况。另外,在栅极绝缘膜22中,为了修复绝缘性,存在在350℃以上450℃以下进行30分钟以上180分钟以下的加热处理的情况。
因此,作为栅极13、23的材料,还有选择能够承受这样的热经历的高熔点金属(例如Mo)的方法。
但是,近年来,薄膜晶体管1、2不仅应用于平面型的显示装置,还具有应用于周缘部弯曲的曲面(Curved)型的显示装置、弯折成圆弧状的可弯曲(Bendable)型的显示装置、能够180度折叠的可折叠(Foldable)型的显示装置等的情况。
若在这样的显示装置的曲面部应用以高熔点金属(例如Mo)作为基础材料的栅极,则因为高熔点金属不具有足够的耐弯曲性,所以栅极的一部分有可能龟裂,该电极有可能断裂。尤其是,栅极不仅是流过电流的配线,还具有在相向的半导体层形成通道的作用,因此在显示装置的曲面部应用栅极的情况下,优选栅极不龟裂,不断裂,具有优异的耐弯曲性。
为了解决该问题,有栅极的材料应用柔软性优异的Al纯金属的方法。但是,若利用Al纯金属构成栅极,则存在通过加热处理的经历使Al的晶粒径大径化,在栅极内产生应力(压缩应力、拉伸应力),在电极表面产生小丘的情况。
若将这样的小丘从栅极剥离,则有可能栅极变为高电阻或栅极断路。而且,当在小丘上形成其他膜的情况下,该膜变为基底的小丘的形状,有可能变为高电阻或膜有可能断路。
另外,因为在栅极13、23的图案化中应用湿蚀刻及干蚀刻中的任一个,所以需要在栅极13、23中通过湿蚀刻以及干蚀刻无残渣地进行加工。
这样,作为构成栅极13、23的电极材料,当然要求栅极13、23为低电阻,而且要求具有即使以1mm的弯曲半径弯折也能够承受的耐弯曲性,具有难以产生小丘的优异的耐热性,能够无残渣地进行蚀刻加工。
(Al合金膜)
在本实施方式中,为了解决上述问题,作为栅极13、23的材料,应用以下说明的Al合金膜。
本实施方式的Al合金膜将Al纯金属作为基础材料,在Al纯金属中含有从Zr、Sc、Mo、Y、Nb以及Ti的组中选择的至少一种的第一添加元素。在此,在Al合金膜中,第一添加元素的含量例如调整为0.01原子%以上1.0原子%以下,优选调整为0.1原子%以上0.5原子%以下。
若是这样的Al合金膜,则具有优异的耐弯曲性且能够发挥由添加第一添加元素所产生的效果。
例如,作为由添加第一添加元素所产生的作用能够举出,即使对Al合金膜进行了加热处理,也能在Al合金内分散形成由Al和第一添加元素所产生的微小的金属间化合物(平均粒径:1μm以下)。由此,例如,金属间化合物所产生的奥罗万应力(Orowan stress)作为Al合金中的位错线移动的障碍来发挥作用,即使对Al合金膜实施加热处理,也能抑制Al合金膜的塑性变形。其结果是,在Al合金膜上难以产生小丘,形成耐热性高的Al合金膜。
尤其是,在显示装置的制造中,若在栅极13、23产生小丘,则栅极13、23、其他配线膜有可能产生电气不良。在本实施方式中,能够将上述Al合金膜应用于栅极13、23,能够提供一种可靠性高的显示装置。
在此,若第一添加元素的含量小于0.01原子%,则在对Al合金膜实施加热处理的情况下,Al合金膜内的金属间化合物的浓度低,易于在Al合金膜产生小丘。即,Al合金膜的耐热性降低,而不优选。另一方面,若第一添加元素的含量大于1.0原子%,则虽然维持了耐热性,但Al合金膜的耐弯曲性变差,且Al合金膜的电阻率增加,故不优选。
另外,若是含有上述浓度的第一添加元素的Al合金膜,则湿蚀刻和干蚀刻都能够进行。
另外,作为Al合金膜,在Al纯金属中也可以含有从Mn、Si、Cu、Ge、Mg、Ag以及Ni的组中选择的至少一种的第二添加元素来代替第一添加元素。在该情况下,在Al合金膜中,第二添加元素的含量例如调整为0.2原子%以上3.0原子%以下,优选调整为0.5原子%以上1.5原子%以下。
若是这样的Al合金膜,则具有优异的耐弯曲性,能够发挥由添加第二添加元素所产生的效果。
例如,作为由添加第二添加元素所产生的作用能够举出,即使对Al合金膜进行加热处理,第二添加元素也良好地固溶在Al中,抑制Al合金膜的塑性变形。另外,也存在Al和第二添加元素在Al合金膜内形成金属间化合物的情况。其结果是,难以在Al合金膜产生小丘,形成耐热性高的Al合金膜。
在此,若第二添加元素的含量小于0.2原子%,则在对Al合金膜实施加热处理的情况下,Al合金膜内的第二添加元素(固溶强化元素)的浓度低,易于在Al合金膜产生小丘。即,Al合金膜的耐热性降低,故不优选。另一方面,若第二添加元素的含量大于3.0原子%,则虽然维持了耐热性,但Al合金膜的耐弯曲性变差,且Al合金膜的电阻率增加,故不优选。
另外,若是含有上述浓度的第二添加元素的Al合金膜,则湿蚀刻和干蚀刻都能够进行。
另外,在Al合金膜中,能够向Al纯金属中添加第一添加元素以及第二添加元素。
例如,Al合金膜可以是在Al纯金属中含有从Zr、Sc、Mo、Y、Nb以及Ti的组中选择的至少一种的第一添加元素,还含有从Mn、Si、Cu、Ge、Mg、Ag以及Ni的组中选择的至少一种的第二添加元素的膜。在该情况下,在Al合金膜中,第一添加元素的含量例如调整为0.01原子%以上1.0原子%以下,优选调整为0.1原子%以上0.5原子%以下,第二添加元素的含量例如调整为0.2原子%以上3.0原子%以下,优选调整为0.5原子%以上1.5原子%以下。
若是这样的Al合金膜,则具有优异的耐弯曲性且能够协同地发挥由添加第一添加元素所产生的效果以及由添加第二添加元素所产生的效果。
例如,在加热处理前的Al合金膜中,存在没有充分地分散形成金属间化合物的情况。在这种情况下,因为在Al合金膜中已经含有第二添加元素(固溶强化元素),所以Al合金膜已经处在难以形成小丘的状态。另一方面,如果Al合金膜被加热处理,一旦在Al合金膜中分散形成金属间化合物,则即使通过由Al和第二添加元素构成的凝集物在Al合金膜中产生应力,也能够利用由Al和第一添加元素构成的金属间化合物抑制位错线的移动。因此,难以在Al合金形成小丘。
另外,Al合金膜也可以是在Al纯金属中含有从Zr、Sc、Mo、Y、Nb以及Ti的组中选择的至少一种的第一添加元素,还含有从Ce、Nd、La以及Gd的组中选择的至少一种的第三添加元素的膜。在该情况下,在Al合金膜中,第一添加元素的含量例如调整为0.01原子%以上1.0原子%以下,优选调整为0.1原子%以上0.5原子%以下,第三添加元素的含量例如调整为0.1原子%以上1.0原子%以下,优选调整为0.2原子%以上0.7原子%以下。
若是这样的Al合金膜,则具有优异的耐弯曲性,且能够协同地发挥由添加第一添加元素所产生的效果和由添加第三添加元素所产生的效果。
例如,通过向含有第一添加元素的Al合金中添加第三添加元素,进一步促进第一添加元素的功能。例如,若向Al合金中添加第三添加元素,则由Al和第一添加元素构成的金属间化合物更均匀地分散在Al合金中。
而且,第三添加元素具有当被加热处理时朝向晶界析出的性质。由此,在Al合金膜中,晶界成为障碍,抑制相邻的微晶相连而晶体粗大化的现象。其结果是,难以在Al合金膜内产生应力,进一步提高Al合金膜的耐热性。
在此,若第三添加元素的含量小于0.1原子%,则Al合金膜的耐热性降低,故不优选。另一方面,若第三添加元素的含量大于1.0原子%,则在对Al合金膜实施湿蚀刻或干蚀刻的情况下,容易产生残渣,而不优选。
另外,Al合金膜也可以是在Al纯金属中含有从Mn、Si、Cu、Ge、Mg、Ag以及Ni的组中选择的至少一种的第二添加元素,还含有从Ce、Nd、La以及Gd的组中选择的至少一种的第三添加元素的膜。在该情况下,在Al合金膜中,第二添加元素的含量例如调整为0.2原子%以上3.0原子%以下,优选调整为0.5原子%以上1.5原子%以下,第三添加元素的含量例如调整为0.1原子%以上1.0原子%以下,优选调整为0.2原子%以上0.7原子%以下。
若是这样的Al合金膜,则具有优异的耐弯曲性,且能够协同地发挥由添加第二添加元素所产生的效果和由添加第三添加元素所产生的效果。
例如,通过向含有第二添加元素的Al合金中添加第三添加元素,进一步促进第二添加元素的功能。例如,通过向Al合金中添加第三添加元素,第二添加元素更均匀地分散在Al合金中。而且,根据通过加热处理而第三添加元素向晶界移动的性质,抑制在Al合金膜中,相邻的微粒相连而微粒粗大化的现象。其结果是,难以在Al合金膜内产生应力,进一步提高Al合金膜的耐热性。
另外,Al合金膜可以是在Al纯金属中含有从Zr、Sc、Mo、Y、Nb以及Ti的组中选择的至少一种的第一添加元素,还含有从Mn、Si、Cu、Ge、Mg、Ag以及Ni的组中选择的至少一种的第二添加元素,还含有从Ce、Nd、La以及Gd的组中选择的至少一种的第三添加元素的膜。在该情况下,在Al合金膜中,第一添加元素的含量例如调整为0.01原子%以上1.0原子%以下,优选调整为0.1原子%以上0.5原子%以下,第二添加元素的含量例如调整为0.2原子%以上3.0原子%以下,优选调整为0.5原子%以上1.5原子%以下,第三添加元素的含量例如调整为0.1原子%以上1.0原子%以下,优选调整为0.2原子%以上0.7原子%以下。
若是这样的Al合金膜,则具有优异的耐弯曲性,且能够协同地发挥由添加第一添加元素所产生的效果、由添加第二添加元素所产生的效果以及由添加第三添加元素所产生的效果。
(铝合金靶材)
由上述Al合金膜构成的栅极13、23例如在真空槽内通过溅射成膜形成。作为在溅射成膜中使用的溅射靶材,使用用于形成薄膜晶体管1、2的栅极13、23的铝合金靶材(Al合金靶材)。
作为Al合金靶材,准备与Al合金膜相同组分的靶材。例如,在纯度5N(99.999%)以上的Al纯金属片中混合第一添加元素、第二添加元素以及第三添加元素中至少任一元素的金属片、金属粉等,这些混合材料通过感应加热等溶解法在坩埚内简便地制作出Al合金靶材。
通过将第一添加元素、第二添加元素以及第三添加元素中的至少任一种的添加量设定为上述范围,形成金属化合物的相图中的固相线与液相线的温度差变小且由金属间化合物等构成的初晶难以在坩埚内沉降的Al合金锭。即,在Al合金锭中,第一添加元素、第二添加元素以及第三添加元素中的至少任一种均匀地分散。对Al合金锭实施锻造、压延、冲压等塑性加工,Al合金锭被加工为板状、圆板状,由此制作Al合金靶材。
例如,在Al合金靶材中,将Al纯金属作为基础材料,在Al纯金属中含有从Zr、Sc、Mo、Y、Nb以及Ti的组中选择的至少一种的第一添加元素。在此,在Al合金靶材中,第一添加元素的含量例如调整为0.01原子%以上1.0原子%以下,优选调整为0.1原子%以上0.5原子%以下。
另外,在Al合金靶材中,可以在Al纯金属中含有从Mn、Si、Cu、Ge、Mg、Ag以及Ni的组中选择的至少一种的第二添加元素来代替第一添加元素。在该情况下,在Al合金靶材中,第二添加元素的含量例如调整为0.2原子%以上3.0原子%以下,优选调整为0.5原子%以上1.5原子%以下。
另外,在Al合金靶材中,可以向Al纯金属中添加第一添加元素以及第二添加元素。
例如,对于Al合金靶材,可以在Al纯金属中含有从Zr、Sc、Mo、Y、Nb以及Ti的组中选择的至少一种的第一添加元素,还含有从Mn、Si、Cu、Ge、Mg、Ag以及Ni的组中选择的至少一种的第二添加元素。在该情况下,在Al合金靶材中,第一添加元素的含量例如调整为0.01原子%以上1.0原子%以下,优选调整为0.1原子%以上0.5原子%以下,第二添加元素的含量例如调整为0.2原子%以上3.0原子%以下,优选调整为0.5原子%以上1.5原子%以下。
另外,在Al合金靶材中,可以在Al纯金属中含有从Zr、Sc、Mo、Y、Nb以及Ti的组中选择的至少一种的第一添加元素,还含有从Ce、Nd、La以及Gd的组中选择的至少一种的第三添加元素。在该情况下,在Al合金靶材中,第一添加元素的含量例如调整为0.01原子%以上1.0原子%以下,优选调整为0.1原子%以上0.5原子%以下,第三添加元素的含量例如调整为0.1原子%以上1.0原子%以下,优选调整为0.2原子%以上0.7原子%以下。
另外,在Al合金靶材中,可以在Al纯金属中含有从Mn、Si、Cu、Ge、Mg、Ag以及Ni的组中选择的至少一种的第二添加元素,而且还含有从Ce、Nd、La以及Gd的组中选择的至少一种的第三添加元素。在该情况下,在Al合金靶材中,第二添加元素的含量例如调整为0.2原子%以上3.0原子%以下,优选调整为0.5原子%以上1.5原子%以下,第三添加元素的含量例如调整为0.1原子%以上1.0原子%以下,优选调整为0.2原子%以上0.7原子%以下。
另外,在Al合金靶材中,可以在Al纯金属中含有从Zr、Sc、Mo、Y、Nb以及Ti的组中选择的至少一种的第一添加元素,还含有从Mn、Si、Cu、Ge、Mg、Ag以及Ni的组中选择的至少一种的第二添加元素,还含有从Ce、Nd、La以及Gd的组中选择的至少一种的第三添加元素。在该情况下,在Al合金靶材中,第一添加元素的含量例如调整为0.01原子%以上1.0原子%以下,优选调整为0.1原子%以上0.5原子%以下,第二添加元素的含量例如调整为0.2原子%以上3.0原子%以下,优选调整为0.5原子%以上1.5原子%以下,第三添加元素的含量例如调整为0.1原子%以上1.0原子%以下,优选调整为0.2原子%以上0.7原子%以下。
使用这样的Al合金靶材溅射成膜而成的Al合金膜实现上述优异的效果。
另外,若仅利用Al纯金属制作溅射靶材,则存在如下的情况,即,Al锭在锻造、压延、冲压等塑性加工中受到热,在Al锭中Al晶粒成长。在由这样的Al锭制作的Al靶材中也存在Al晶粒,在成膜中,Al晶粒受到来自等离子体的热而在Al靶材表面形成突起物。该突起物是异常放电的原因,在成膜中,突起物有可能从Al靶材飞出。
对此,本实施方式的Al合金靶材在Al纯金属中以上述添加量添加第一添加元素、第二添加元素以及第三添加元素中的至少任一种。由此,即使Al合金锭在锻造、压延、冲压等塑性加工中受到热,Al合金晶粒也难以在Al合金锭中成长。因此,即使Al合金靶材从等离子体受到热,也难以在Al合金靶材表面产生突起物,异常放电、突起物的飞溅变得难以产生。另外,因为异常放电、突起物的飞溅得到了抑制,所以能够将Al合金靶材应用于高功率的溅射成膜。
尤其是,在添加有Ce、Mn以及Si中的至少任一种的Al合金锭(或Al合金靶材)中,粒子间的晶界处的Ce、Mn以及Si中的至少任一种的含量比粒子内的Ce、Mn以及Si中的至少任一种的含量高。在此,粒子的平均粒径调整为10μm以上100μm以下。通过激光衍射法、使用了电子显微镜图像的图像解析等求出平均粒径。
由此,在Al合金锭(或Al合金靶材)中,抑制晶界成为障碍而相邻的微粒相连且微粒粗大化的现象。其结果是,进一步提高Al合金靶材的耐热性。
[实施例]
(Al合金膜的具体例子)
Al合金膜的溅射成膜条件如下所示。
放电方式:DC(直流)放电
成膜温度:室温(25℃)
成膜压力:0.3Pa
膜厚:200nm
在氮气环境下,Al合金膜的加热处理在400℃下进行1个小时,再在600℃下进行2分钟。
[表1]
N.C.:没有裂纹;C.:有裂纹 R=1mm,单位:at%
Figure BDA0002825441810000131
在表1中示出Mo膜、Al膜以及Al合金膜的弯曲特性的一个例子。浓度的单位是原子%(at%)。
作为各样本的基板,使用2层结构的SiN膜(200nm)/聚酰亚胺层(25μm)基板。对于弯曲试验用的样本,在SiN膜上分别溅射成膜Mo膜、Al膜以及Al合金膜。弯曲试验中的弯曲半径是1mm。试验速度是30rpm。弯曲次数以1次、1000次、10000次、100000次的顺序进行。通过目视根据光学显微镜的图像来判断裂纹的有无。
如表1所示,在Al膜中,直到100000次的弯曲次数也没有产生裂纹,而在Mo膜中,在1000次的弯曲次数产生了裂纹。Al合金膜在直到100000次的弯曲次数也没有产生裂纹。但是,在向Al纯金属中添加了比1.0at%高的1.5at%的第一添加元素的情况(Al-1.2at%Zr-0.3at%Sc)和添加了比3.0at%高的4.0at%的第二添加元素情况(Al-3.5at%Mn-0.5at%Si)下,在1000次的弯曲次数下均产生了裂纹。
[表2]
单位:at%
Figure BDA0002825441810000141
在表2中示出了Al膜以及Al合金膜的电阻率(μΩ·cm)以及表面粗糙度(nm)的一个例子。
如表2所示,可知在Al纯金属中含有0.01at%以上1.0at%以下的Sc、Zr的第一添加元素时,Al合金膜的电阻率变为10μΩ·cm以下。另外,可知在Al纯金属中含有0.2at%以上3.0at%以下的Mn、Si的第二添加元素时,Al合金膜的电阻率也变为10μΩ·cm以下。
另外,表面粗糙度利用原子力显微镜(AFM:Atomic Force Microscopy)进行测定。在刚成膜之后(As Depo)、在400℃下1小时后、在600℃下2分钟后进行表面粗糙度的观测。测定范围是5μm角。在各栏的上层示出Rq值(nm),在下层示出P-V值(nm)。在此,Rq值是均方根高度,P-V值是最高处(peak)与最低处(valley)的差。具有小丘越成长,P-V值越高的趋势。在制造可靠性高的显示装置时,优选配线膜的P-V值更小,优选在50nm以下。尤其是,通过在显示面板的弯曲部分应用P-V值在50nm以下的Al合金膜,即使Al合金膜弯曲,Al合金膜也与上层良好地紧贴。
如表2所示,在刚成膜之后,Al膜、Al合金膜的表面粗糙度均在50nm以下。但是,在实施加热处理之后,Al膜的P-V值超过300nm。另一方面,在Al合金膜中,P-V值均小于Al膜。即,能够判断出Al合金膜与Al膜相比,即使实施加热处理,在膜中小丘也难以成长。
尤其是,我们像Al-0.2at%Zr-0.3at%Sc-1.0at%Mn、Al-0.5at%Ce-0.2at%Zr-0.3at%Sc-1.0at%Mn-0.5at%Si这样通过向Al纯金属中一同添加第一添加元素和第二添加元素,即使实施加热处理,表面粗糙度P-V值也在50nm以下。这是因为,在Al合金膜中,第一添加元素和第二添加元素协同地作用,Al合金膜具有对热负荷的优异的耐性。
[表3]
N.R.:没有裂纹;R.:有裂纹 单位:at%
Figure BDA0002825441810000151
表3示出在Al膜以及Al合金膜蚀刻后有无残渣的一个例子。
在干蚀刻中,蚀刻气体是Cl2(50sccm)和Ar(20sccm)的混合气体。蚀刻压是1.0Pa。在基板偏置功率是200W的状态下,放电功率是400W。作为湿蚀刻液,使用磷酸、硝酸、醋酸和水的混合溶液(通称PAN)。液温是40℃。
如表3所示,在作为第三添加元素的Ce含有0.5at%的Al合金膜(Al-0.5at%Ce、Al-0.3at%Sc-0.2at%Zr-0.5at%Ce、Al-0.3at%Sc-0.2at%Zr-0.5at%Ce-1.0at%Mn-0.5at%Si)中,均能够无残渣地进行干蚀刻以及湿蚀刻。另一方面,在Ce的浓度变高,Ce为2.0at%的Al合金膜(Al-2.0at%Ce)中,在干蚀刻中产生了残渣。
此外,在比较Al-0.3at%Sc-0.2at%Zr与Al-0.3at%Sc-3.5at%Zr的情况下,可知在干蚀刻以及湿蚀刻中,在Zr含量多的Al-0.3at%Sc-3.5at%Zr中均产生残渣。另外,在比较Al-1.0at%Mn-0.5at%Si与Al-3.5at%Mn-0.5at%Si的情况下,可知在干蚀刻中,Mn含量多的Al-3.5at%Mn-0.5at%Si产生残渣。另一方面,在比较Al-1.0at%Mn-0.5at%Si与Al-1.0at%Mn-3.0at%Si的情况下,可知在湿蚀刻中,Si含量多的Al-1.0at%Mn-3.0at%Si产生残渣。
(Al合金靶材的具体例子)
例如,在坩埚内设置Al、Sc、Zr、Mn、Si以及Ce各自的金属材料(金属片、金属粉)。例如,以Al合金靶材的添加元素的成分比是0.2at%Sc、0.1at%Zr、1.0at%Mn、0.5at%Si以及0.5at%Ce的方式,将各自的金属材料(金属片、金属粉)设置在坩埚内。
接着,通过感应加热,将各金属材料加热至比Al合金的熔点(例如640℃)高400℃以上的熔融温度(例如,1050℃),各金属材料在坩埚内熔融。接着,熔融的金属从该熔融温度冷却至室温,形成铝合金锭。此后,铝合金锭根据需要进行锻造,将铝合金锭切制为板状或圆板状。由此,形成Al合金靶材。
在此,作为形成溅射靶材用的合金锭的方法具有如下的方法,即,以比金属材料的熔点略高的熔融温度将金属材料熔融,金属材料从该略高的熔融温度冷却,形成合金锭。这是因为通过缩短从熔融状态到冷却的冷却时间,避免在冷却过程中产生的金属间化合物的析出。但是,在该方法中,因为熔融温度被设定为比熔点略高的温度,所以金属材料有可能未充分地混合。
对此,在本实施例中,金属材料以比Al合金的熔点高400℃以上的熔融温度被加热熔融,所以各金属材料充分地混合。在此认为因为熔融温度越高,从熔融温度到室温的冷却时间越长,金属间化合物越容易析出。但是,在本实施方式中,即使Al合金锭从这样的比Al合金的熔点高400℃以上的熔融温度冷却,在Al合金锭中调整添加元素的浓度使得金属间化合物难以析出。
图2是对表4示出的Al合金锭的组分分析的观测点进行说明的概念图。
表4示出Al合金锭所含有的各元素的浓度分布的一个例子。
[表4]
Al-0.2Sc-0.1Zr-1.0Mn-0.5Si-0.5Ce 单位:at%
Figure BDA0002825441810000171
图2示出例如将圆柱状的Al合金锭(100mm直径×50mmt)分割成2部分而成的半圆柱状的Al合金锭5。
作为Al合金锭5中的组分分析的观测点,在顶部(top)的位置横向等间隔地选择9个点,在中部(middle)的位置横向等间隔地选择9个点以及在底部(bottom)的位置横向等间隔地选择个9点,共计27个点。在表4中示出从顶部的位置的9个点的观测点测定到的各元素的平均值浓度(at%)、从中部的位置的9个点的观测点测定到的各元素的平均值浓度(at%)以及从底部的位置的9个点的观测点测定到的各元素的平均值浓度(at%)。表4也示出浓度的平均值的偏差±3σ。
如表4所示,可知Al合金锭的添加元素的成分比在顶部、中部以及底部的任一位置,Sc为0.2at%左右、Zr为0.1at%左右、Mn为1.0at%左右、Si为0.5at%左右、Ce为0.5at%左右,在Al合金锭中,各金属材料在Al合金锭的纵向以及横向上均匀地分散。
[表5]
Al-0.2Sc-3.5Zr 单位:at%
Figure BDA0002825441810000172
与之相对的,表5示出在添加有0.2at%的Sc和3.5at%的Zr的情况下的铝合金锭的Zr浓度分布。制造方法与表4所示的铝合金锭相同。如表5所示,可知若使Zr浓度增加至3.5at%,则Zr浓度从铝合金锭的顶部向底部逐渐变高。该情况下的电子显微镜图像在图3中示出。
图3是表5中示出的铝合金锭的光学显微镜图像。
如图3所示,可知在表5示出的铝合金锭中,存在粒径是数100μm左右的晶粒(金属间化合物)。
图4中的(a)、(b)是本实施方式的铝合金锭的电子显微镜图像。
在图4中的(a)示出表4示出的铝合金锭的表面电子显微镜图像。另外,图4中的(b)示出在对表4示出的铝合金锭进行600℃、2小时的加热处理之后的铝合金锭的表面电子显微镜图像。图4中的(a)、(b)中的右侧的图像是将左侧的图像的比例放大的图像。
如图4中的(a)左侧所示,在刚制作好铝合金锭之后,未观察到粒径是数100μm左右的晶粒(金属间化合物)。但是,如图4中的(a)右侧所示,铝合金锭由平均粒径为10μm左右的粒子A的聚集体构成。另外,通过EDX分析对粒子A间的晶界B的成分进行解析,则在晶界B观测到高浓度的Ce、Mn以及Si。即,可知粒子A间的晶界处的Ce、Mn以及Si中的至少任一种的含量比粒子A内的Ce、Mn以及Si中的至少任一种的含量高。
另外,在图4中的(b)示出从图4中的(a)的状态进行600℃、2小时的加热处理后的图像。在该情况下,粒径停在10μm左右,粒子A并没有彼此结合而成长为巨大的粒子,在粒子A内也没有析出新的粒子(例如金属间化合物)。据此能够预测,在Al合金锭中,晶界B成为障碍,抑制相邻的粒子A相连且粒子粗大化的现象,而且在粒子A内,Zr、Sc均匀地分散,粒子成长被抑制。其结果是,Al合金靶材的耐热性提高。
以上说明了本发明的实施方式,但毫无疑问本发明不受上述实施方式的限定,能够进行各种变更。各实施方式并不限于独立的形态,能够在技术上尽能够地组合。
例如,在以上的实施方式中示出了将Al合金膜应用于栅极13、23的例子,也能够将Al合金膜应用于源极、漏极、除源极和漏极以外的其他电极或配线。
附图标记说明
1、2…薄膜晶体管
10、20…玻璃基板
11、21…活性层
12、22…栅极绝缘膜
13、23…栅极
15…保护层
15D、25D…漏极
16S、26S…源极。

Claims (7)

1.一种铝合金膜,其中,
在Al纯金属中含有Zr、Sc和从Mo、Y、Nb以及Ti的组中选择的至少一种的第一添加元素,
还含有Mn、Si和从Mg及Ag的组中选择的至少一种的第二添加元素,
还含有从Ce及La的组中选择的至少一种的第三添加元素,
Zr、Sc和所述第一添加元素的含量在0.01原子%以上1.0原子%以下,
Mn、Si和所述第二添加元素的含量在0.2原子%以上3.0原子%以下,
所述第三添加元素的含量在0.1原子%以上1.0原子%以下,
具有在以1mm的弯曲半径弯折的情况能够承受的耐弯曲性。
2.根据权利要求1所述的铝合金膜,其中,
能够进行干蚀刻和湿蚀刻。
3.根据权利要求1或2所述的铝合金膜,其中,
表面粗糙度P-V值在50nm以下。
4.根据权利要求1或2所述的铝合金膜,其中,
电阻率在10μΩ·cm以下。
5.根据权利要求3所述的铝合金膜,其中,
电阻率在10μΩ·cm以下。
6.一种薄膜晶体管,其中,具有由权利要求1~5中任一项所述的铝合金膜构成的栅极。
7.一种制造方法,其中,使用铝合金靶材通过溅射法在基板上制造铝合金膜,
所述铝合金膜在Al纯金属中含有Zr、Sc和从Mo、Y、Nb以及Ti的组中选择的至少一种的第一添加元素,还含有Mn、Si和从Mg及Ag的组中选择的至少一种的第二添加元素,还含有从Ce及La的组中选择的至少一种的第三添加元素,
Zr、Sc和所述第一添加元素的含量在0.01原子%以上1.0原子%以下,
Mn、Si和所述第二添加元素的含量在0.2原子%以上3.0原子%以下,所述第三添加元素的含量在0.1原子%以上1.0原子%以下,
具有在以1mm的弯曲半径弯折的情况能够承受的耐弯曲性。
CN201980039161.2A 2018-06-28 2019-03-28 铝合金膜、其制造方法以及薄膜晶体管 Active CN112262222B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-123157 2018-06-28
JP2018123157 2018-06-28
PCT/JP2019/013570 WO2020003667A1 (ja) 2018-06-28 2019-03-28 アルミニウム合金膜、その製造方法、及び薄膜トランジスタ

Publications (2)

Publication Number Publication Date
CN112262222A CN112262222A (zh) 2021-01-22
CN112262222B true CN112262222B (zh) 2023-06-06

Family

ID=68986972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980039161.2A Active CN112262222B (zh) 2018-06-28 2019-03-28 铝合金膜、其制造方法以及薄膜晶体管

Country Status (6)

Country Link
US (1) US11935936B2 (zh)
JP (1) JP6842562B2 (zh)
KR (1) KR102549527B1 (zh)
CN (1) CN112262222B (zh)
TW (1) TWI738005B (zh)
WO (1) WO2020003667A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6735930B2 (ja) * 2018-06-28 2020-08-05 株式会社アルバック アルミニウム合金ターゲット及びその製造方法
KR102474944B1 (ko) * 2020-04-08 2022-12-06 주식회사 큐프럼 머티리얼즈 배선막 제조 방법, 배선막 및 이를 포함하는 표시 장치
TW202318568A (zh) * 2021-07-30 2023-05-01 日商尼康股份有限公司 金屬配線的製造方法、電晶體的製造方法及金屬配線

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1432070A (zh) * 2000-03-28 2003-07-23 霍尼韦尔国际公司 形成含铝物理气相沉积靶的方法;溅射薄膜;和靶的构成
JP2004204284A (ja) * 2002-12-25 2004-07-22 Toshiba Corp スパッタリングターゲット、Al合金膜および電子部品
EP1553205A1 (en) * 1995-10-12 2005-07-13 Kabushiki Kaisha Toshiba Sputter target for forming thin film interconnector and thin film interconnector line
CN101918888A (zh) * 2008-03-31 2010-12-15 株式会社神户制钢所 显示装置、其制造方法及溅射靶
CN103534789A (zh) * 2011-05-17 2014-01-22 株式会社神户制钢所 半导体装置用Al合金膜

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE45481E1 (en) * 1995-10-12 2015-04-21 Kabushiki Kaisha Toshiba Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP4022891B2 (ja) * 2003-11-20 2007-12-19 日立金属株式会社 配線膜用Al合金膜および配線膜形成用スパッタリングターゲット材
US7166921B2 (en) 2003-11-20 2007-01-23 Hitachi Metals, Ltd. Aluminum alloy film for wiring and sputter target material for forming the film
JP5179604B2 (ja) 2010-02-16 2013-04-10 株式会社神戸製鋼所 表示装置用Al合金膜
JP5032687B2 (ja) * 2010-09-30 2012-09-26 株式会社神戸製鋼所 Al合金膜、Al合金膜を有する配線構造、およびAl合金膜の製造に用いられるスパッタリングターゲット
JP2012180540A (ja) * 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Al合金膜
US9803283B1 (en) * 2013-10-18 2017-10-31 Hrl Laboratories, Llc Method of electroless deposition of aluminum or aluminum alloy, an electroless plating composition, and an article including the same
WO2015108110A1 (ja) 2014-01-15 2015-07-23 株式会社神戸製鋼所 薄膜トランジスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1553205A1 (en) * 1995-10-12 2005-07-13 Kabushiki Kaisha Toshiba Sputter target for forming thin film interconnector and thin film interconnector line
CN1432070A (zh) * 2000-03-28 2003-07-23 霍尼韦尔国际公司 形成含铝物理气相沉积靶的方法;溅射薄膜;和靶的构成
JP2004204284A (ja) * 2002-12-25 2004-07-22 Toshiba Corp スパッタリングターゲット、Al合金膜および電子部品
CN101918888A (zh) * 2008-03-31 2010-12-15 株式会社神户制钢所 显示装置、其制造方法及溅射靶
CN103534789A (zh) * 2011-05-17 2014-01-22 株式会社神户制钢所 半导体装置用Al合金膜

Also Published As

Publication number Publication date
JPWO2020003667A1 (ja) 2020-07-02
US20210226028A1 (en) 2021-07-22
KR102549527B1 (ko) 2023-06-28
KR20210013220A (ko) 2021-02-03
CN112262222A (zh) 2021-01-22
US11935936B2 (en) 2024-03-19
TWI738005B (zh) 2021-09-01
WO2020003667A1 (ja) 2020-01-02
TW202000941A (zh) 2020-01-01
JP6842562B2 (ja) 2021-03-17

Similar Documents

Publication Publication Date Title
CN112262222B (zh) 铝合金膜、其制造方法以及薄膜晶体管
US20060091792A1 (en) Copper alloy thin films, copper alloy sputtering targets and flat panel displays
KR101376502B1 (ko) 스퍼터링 타겟
KR20210010451A (ko) 적층막 및 Ag 합금 스퍼터링 타깃
CN112204165B (zh) 铝合金靶材及其制造方法
JP2005171378A (ja) 配線膜用Al合金膜および配線膜形成用スパッタリングターゲット材
CN113423858B (zh) 铝合金靶材、铝合金布线膜以及铝合金布线膜的制造方法
JP7133727B2 (ja) 金属配線構造体及び金属配線構造体の製造方法
JP6947604B2 (ja) Al合金導電膜、薄膜トランジスタ及びAl合金導電膜の製造方法
JP2004103695A (ja) フラットパネルディスプレイ用Al合金薄膜およびAl合金薄膜形成用スパッタリングターゲット
JP3778443B2 (ja) Ag合金膜、平面表示装置およびAg合金膜形成用スパッタリングターゲット材
JP5510812B2 (ja) 配線膜用Cu合金膜および配線膜形成用スパッタリングターゲット材

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant