JP2009170769A - 薄膜トランジスター - Google Patents
薄膜トランジスター Download PDFInfo
- Publication number
- JP2009170769A JP2009170769A JP2008009129A JP2008009129A JP2009170769A JP 2009170769 A JP2009170769 A JP 2009170769A JP 2008009129 A JP2008009129 A JP 2008009129A JP 2008009129 A JP2008009129 A JP 2008009129A JP 2009170769 A JP2009170769 A JP 2009170769A
- Authority
- JP
- Japan
- Prior art keywords
- film
- copper
- silicon oxide
- oxygen
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】ガラス基板1の上に形成されたゲート電極膜2と、前記ガラス基板1およびゲート電極膜2の上に形成された窒化珪素膜3と、前記窒化珪素膜3の上に形成されたアモルファスSi膜4と、前記アモルファスSi膜4の上に形成されたCu、SiおよびOからなる銅含有珪素酸化膜またはCu、Si、MおよびOからなる銅M含有珪素酸化膜19と、前記銅含有珪素酸化膜または銅M含有珪素酸化膜19の上に形成された純銅または銅合金からなるドレイン電極膜5およびソース電極膜6と、前記ドレイン電極膜5およびソース電極膜6の上に形成された酸化ケイ素または酸化アルミニウム膜16と、前記酸化ケイ素または酸化アルミニウム膜16の上に形成された窒化珪素膜13とからなる。
【選択図】図4
Description
この薄膜トランジスターは、図5の断面概略説明図に示されるように、ガラス基板1の表面に金属膜からなるゲート電極膜2が形成されており、このゲート電極膜2およびガラス基板1の上に窒化珪素(SiNx)膜3が形成されており、さらに窒化珪素(SiNx)膜3の上にアモルファスSi膜4が形成されており、このアモルファスSi膜4の上にいずれもバリア膜7を介して純銅または銅合金からなるドレイン電極膜5およびソース電極膜6が形成されており、さらに前記アモルファスSi膜4、ドレイン電極膜5およびソース電極膜6の全面を覆うように窒化珪素(SiNx)膜13が形成された積層膜構造を有している。
かかる積層膜構造を有する薄膜トランジスターを作製するには、まず、図6の断面図に示されるような、ガラス基板1の表面に純銅からなるゲート電極膜2を形成し、このゲート電極膜2およびガラス基板1の上に窒化珪素(SiNx)膜3を形成し、さらに窒化珪素(SiNx)膜3の上にアモルファスSi膜4を形成し、このアモルファスSi膜4の上にバリア膜7を形成し、前記窒化珪素(SiNx)膜3およびバリア膜7の全面を被覆するように純銅膜または銅合金膜8を形成して積層体9を作製する。
次いで前記積層体9のバリア膜7および純銅膜または銅合金膜8を写真製版(フォトリソ)により湿式エッチングすることによってバリア膜7および純銅膜または銅合金膜8に覆われていたアモルファスSi膜4の一部を露出させ、バリア膜7、ドレイン電極膜5およびソース電極膜6を形成することにより図7の断面図に示される従来の薄膜トランジスター中間体10を作製し、その後、従来の薄膜トランジスター中間体10の全面に窒化珪素(SiNx)膜13を300℃前後で化学蒸着することにより図5の断面図に示される従来の薄膜トランジスターを作製する。図5〜7に図示されてはいないが、ドレイン電極膜5およびソース電極膜6の密着性を高めるためにドレイン電極膜5およびソース電極膜6の下地層として酸素を含む銅膜(酸素含有銅膜)を形成することも知られている。
前述のように、この窒化珪素(SiNx)膜13の化学蒸着時にアモルファスSi膜4のSiがドレイン電極膜5およびソース電極膜6に拡散してドレイン電極膜5およびソース電極膜6の比抵抗が上昇するのを阻止するために、アモルファスSi膜4とドレイン電極膜5の間およびアモルファスSi膜4とソース電極膜6の間にそれぞれバリア膜7を形成するが、このバリア膜7として通常MoもしくはMo合金膜またはTiもしくはTi合金膜が使用されており、このバリア膜7はその後薄膜トランジスターが加熱されるようなことがあってもアモルファスSi膜4のSiがドレイン電極膜5およびソース電極膜6に拡散してドレイン電極膜5およびソース電極膜6の比抵抗が上昇するのを阻止する作用も果たしている(特許文献1参照)。
前記ドレイン電極膜5およびソース電極膜6には純銅膜が多く使用されていたが、近年、銅に微量のその他の元素を添加した銅合金膜が使用されるようになり、この銅合金膜としてAl、Mg、Ca、Znなどの元素を0.1〜1原子%含有し、残部がCuからなる銅合金が使用されることも知られている(特許文献2参照)。
また、通常の薄膜トランジスターは、図5に示されるように、銅または銅合金膜からなるドレイン電極膜5およびソース電極膜6の上に窒化珪素(SiNx)膜13が形成されているが、ドレイン電極膜5およびソース電極膜6は金属からなり、一方、窒化珪素(SiNx)膜13は無機化合物から成ることから、密着性が十分でなく、剥離して薄膜トランジスター不良の原因となることがある。
(イ)アモルファスSi膜の表面を酸化して作製した酸化ケイ素(SiOx)膜および酸素を含有する銅膜(以下、酸素含有銅膜という)からなる二層複合膜は、バリア膜として従来から知られているMo膜もしくはMo合金膜またはTiもしくはTi合金膜と同等のバリア効果を有し、この二層複合膜における酸素含有銅膜の上に純銅膜を被覆した積層体を作製し、この積層体を湿式エッチングして得られた薄膜トランジスター中間体には図8に示されるような凹部11が生成することがない、
(ロ)前記純銅からなるドレイン電極膜およびソース電極膜の上に酸化ケイ素(SiOx)または酸化アルミニウム(AlOx)膜を形成し、この酸化ケイ素または酸化アルミニウム膜の上に窒化珪素(SiNx)膜13を300℃前後で化学蒸着して得られた薄膜トランジスターは、ドレイン電極膜およびソース電極膜に直接窒化珪素(SiNx)膜13を成膜した従来の薄膜トランジスターに比べて窒化珪素(SiNx)膜13の密着性が一層向上する、
(ハ)アモルファスSi膜の表面を酸化して作製した酸化ケイ素(SiOx)膜およびM(但し、Mは、Al、Mg、Ca、Znの内のいずれか1種を示す。以下同じ):0.1〜1原子%を含有し、さらに酸素を含有し、残部がCuからなる成分組成を有する銅合金膜(以下、酸素含有銅合金膜という)からなる二層複合膜は、バリア膜として従来から知られているMo膜もしくはMo合金膜またはTiもしくはTi合金膜と同等のバリア効果を有し、この酸化ケイ素(SiOx)膜および酸素含有銅合金膜からなる二層複合膜の前記酸素含有銅合金膜の上にMを0.1〜1原子%含有し、残部がCuからなる銅合金膜を被覆した積層体を作製し、この積層体を湿式エッチングして得られたドレイン電極膜およびソース電極膜を有する薄膜トランジスター中間体には図8に示されるような凹部11が生成することがない、
(ニ)前記M:0.1〜1原子%含有し、残部がCuからなる銅合金膜からなるドレイン電極膜およびソース電極膜の上にさらに酸化ケイ素(SiOx)または酸化アルミニウム(AlOx)膜を形成し、この酸化ケイ素(SiOx)または酸化アルミニウム(AlOx)膜の上に窒化珪素(SiNx)膜13を300℃前後で化学蒸着して得られた薄膜トランジスターは、レイン電極膜およびソース電極膜に対する窒化珪素(SiNx)膜13の密着性が一層向上する、などの研究結果が得られたのである。
この発明は、かかる研究結果に基づいてなされたものであって、
(1)ガラス基板の上に形成されたゲート電極膜と、
前記ガラス基板およびゲート電極膜の上に形成された窒化珪素膜と、
前記窒化珪素膜の上に形成されたアモルファスSi膜と、
前記アモルファスSi膜の上に形成されたCu、SiおよびOからなる銅含有珪素酸化膜またはCu、Si、M(但し、Mは、Al、Mg、Ca、Znの内のいずれか1種を示す。以下同じ)およびOからなる銅M含有珪素酸化膜と、
前記銅含有珪素酸化膜または銅M含有珪素酸化膜の上に形成されたOを含有する酸素含有銅膜またはMおよびOを含有する酸素含有銅合金膜と、
前記Oを含有する酸素含有銅膜またはMおよびOを含有する酸素含有銅合金膜の上に形成された純銅またはM:0.1〜1原子%を含有し、残部がCuからなる成分組成を有する銅合金からなるドレイン電極膜およびソース電極膜と、
前記ドレイン電極膜およびソース電極膜の上に形成された酸化ケイ素または酸化アルミニウム膜と、
前記酸化ケイ素または酸化アルミニウム膜の上に形成された窒化珪素膜とからなる薄膜トランジスター、
(2)ガラス基板の上に形成されたゲート電極膜と、
前記ガラス基板およびゲート電極膜の上に形成された窒化珪素膜と、
前記窒化珪素膜の上に形成されたアモルファスSi膜と、
前記アモルファスSi膜の上に形成された酸化ケイ素膜と、
前記酸化ケイ素膜の上に形成されたOを含有する酸素含有銅膜またはCu、MおよびOからなる酸素含有銅合金膜と、
前記酸素含有銅膜または酸素含有銅合金膜の上に形成された純銅またはM:0.1〜1原子%を含有し、残部がCuからなる成分組成を有する銅合金からなるドレイン電極膜およびソース電極膜とからなる薄膜トランジスター中間体、に特徴を有するものである。
まず、図1の断面図に示されるように、ガラス基板1の表面に純銅または銅合金からなるゲート電極膜2を形成し、このゲート電極膜2およびガラス基板1の上に窒化珪素(SiNx)膜3を形成し、さらに窒化珪素(SiNx)膜3の上にアモルファスSi膜4を形成し、このアモルファスSi膜4の上に酸化ケイ素(SiOx)膜12を形成する。この酸化ケイ素(SiOx)膜12は、スパッタ装置内の雰囲気を酸素または酸素を含む不活性ガス雰囲気となるように保持しながら空スパッタすることによりアモルファスSi膜4の表面を酸化させて形成することができる。
次に、酸化ケイ素(SiOx)膜12の上に、酸素含有銅膜または酸素含有銅合金膜15を成膜する。この酸素含有銅膜または酸素含有銅合金膜15は純銅製のターゲットまたはM:0.1〜1原子%を含有し、残部がCuからなる成分組成を有する銅合金製のターゲットを用い、雰囲気を酸素または酸素を含む不活性ガス雰囲気となるように保持しながらスパッタすることにより形成することができる。
さらに、前記酸素含有銅膜または酸素含有銅合金膜15の上に純銅膜または銅合金膜8を形成して図1に示される積層体17を作製する。この純銅膜または銅合金膜8は純銅製またはM:0.1〜1原子%を含有し、残部がCuからなる成分組成を有する銅合金製のターゲットを用い、不活性ガス雰囲気中においてスパッタすることにより形成することができる。
このようにして得られた積層体17の酸素含有銅膜または酸素含有銅合金膜15および純銅膜または銅合金膜8の一部を写真製版(フォトリソ)により湿式エッチングすることによってアモルファスSi膜4の上の酸化ケイ素(SiOx)膜12の一部を露出させ、ドレイン電極膜5およびソース電極膜6を形成することにより図2の断面図に示される薄膜トランジスター中間体18を作製する。
次に、図2に示される薄型トランジスター中間体18におけるドレイン電極膜5およびソース電極膜6の表面に窒化珪素(SiNx)膜13を成膜してこの発明の薄膜トランジスターを作製するものであるが、銅または銅合金膜からなるドレイン電極膜5およびソース電極膜6の上に窒化珪素(SiNx)膜13を直接成膜すると、ドレイン電極膜5およびソース電極膜6は金属からなり、一方、窒化珪素(SiNx)膜13は無機化合物から成ることから、密着性が十分ではなく剥離して薄膜トランジスター不良の原因となることがある。このため、図2の薄膜トランジスター中間体18におけるドレイン電極膜5およびソース電極膜6の表面に、図3に示されるように、酸化ケイ素(SiOx)または酸化アルミニウム(AlOx)膜16を形成し、この酸化ケイ素(SiOx)または酸化アルミニウム(AlOx)膜16の上に窒化珪素(SiNx)膜13を成膜して得られた図4に示されるこの発明の薄膜トランジスター14はドレイン電極膜5およびソース電極膜6と窒化珪素(SiNx)膜13との密着性を一層強固なものとすることができる。
前記酸化ケイ素(SiOx)膜または酸化アルミニウム(AlOx)膜16および窒化珪素(SiNx)膜13は、従来と同様にして300℃前後で化学蒸着することにより成膜される。前記酸化ケイ素(SiOx)膜または酸化アルミニウム(AlOx)膜16および窒化珪素(SiNx)膜13の化学蒸着中に、図2の薄膜トランジスター中間体におけるアモルファスSi膜4と酸素含有銅膜または酸素含有銅合金膜15とに挟まれた酸化ケイ素(SiOx)膜12の部分が、図4に示される、Cu、SiおよびOからなる銅含有珪素酸化膜またはCu、M、SiおよびOからなる銅M含有珪素酸化膜19に変化し、このCu、SiおよびOからなる銅含有珪素酸化膜またはCu、M、SiおよびOからなる銅M含有珪素酸化膜19が生成することによりこれがバリア膜となって窒化珪素(SiNx)膜13の化学蒸着中にアモルファスSi膜のSiがドレイン電極膜5およびソース電極膜6にまで拡散してドレイン電極膜5およびソース電極膜6の比抵抗を増大させることはない。
また、前記酸化ケイ素(SiOx)膜または酸化アルミニウム(AlOx)膜16および窒化珪素(SiNx)膜13の化学蒸着中に生成したCu、SiおよびOからなる銅含有珪素酸化膜またはCu、M、SiおよびOからなる銅M含有珪素酸化膜19は、その後、薄膜トランジスターが加熱されるようなことがあっても優れたバリア性を発揮してアモルファスSi膜4のSiがドレイン電極膜5およびソース電極膜6に拡散するのを阻止し、ドレイン電極膜5およびソース電極膜6の比抵抗を増大させることはない。
さらに、この発明の薄膜トランジスターは、ドレイン電極膜およびソース電極膜と窒化珪素(SiNx)膜との密着性が優れているので、窒化珪素(SiNx)膜の剥離による不良品発生が無い。
ガラス板(縦:50mm、横:50mm、厚さ:0.7mmの寸法を有するコーニング社製1737のガラス板)の上全面にアモルファスSi膜を200nmの厚さに成膜して基板を作製した。このアモルファスSi膜を200nmの厚さに成膜した基板をスパッタ装置に設置し、さらにターゲットA〜Eをスパッタ装置に設置し、スパッタ装置の電源として直流方式を採用し、スパッタ装置の真空容器を到達真空度4×10−5Paになるまで真空引きした。次に酸素を10体積%含んだArガスを真空容器内に流し、スパッタ雰囲気圧力を0.67Paとした後、ターゲットと基板の間に設置したシャッターを閉じたまま出力:600Wで3分間放電することによりバリア膜として厚さ:10nmを有する酸化ケイ素膜を成膜した。次に、雰囲気をそのまま維持した状態でシャッターを開け、スパッタを続けて前記酸化ケイ素膜の上に幅:20mm、長さ:40mm、厚さ:50nmの寸法を有する酸素含有銅膜または酸素含有銅合金膜を成膜して酸化ケイ素膜+酸素含有銅膜または酸化ケイ素膜+酸素含有銅合金膜からなるバリア相当膜を有する積層体を形成した。
次に酸素の供給を停止し、Arガスのみで0.67Paの圧力でスパッタすることにより厚さ:250nmを有し、ターゲットA〜Eと同じ成分組成を有するドレイン電極膜およびソース電極膜に相当する幅:20mm、長さ:40mmの寸法の銅膜または銅合金膜を成膜した。
その後、さらに、湿式エッチングして、銅膜または酸素含有銅膜および銅合金膜および酸素含有銅合金膜にそれぞれ縦:10mm、横:10mmの寸法の窓を開けることにより本発明薄型トランジスター中間体試験片1〜5を作製した。
この湿式エッチングした本発明薄型トランジスター中間体試験片1〜5における銅膜と酸素含有銅膜の界面の断面並びに銅合金膜と酸素含有銅合金膜の界面の断面をTEMで5百万倍に拡大し観察して、接触端部に生成する凹部の有無を調べ、その結果を表2に示した。
次に、この湿式エッチングして得られた本発明薄型トランジスター中間体試験片1〜3の銅膜および銅合金膜の上にプラズマCVDにより厚さ:50nmを有する酸化ケイ素(SiOx)膜を下記の条件で成膜し、さらに本発明薄型トランジスター中間体試験片4〜5の銅合金膜の上に酸化アルミニウム(AlOx)膜を下記の条件で成膜し、これらの膜の上にさらにプラズマCVDにより厚さ:250nmを有する窒化珪素(SiNx)膜を下記の条件で成膜することにより本発明薄型トランジスター試験片1〜5を作製した。
A.酸化ケイ素(SiOx)膜の成膜条件:
本発明薄型トランジスター中間体試験片1〜3を温度:300℃に保持しながら、
パワー:100W、
雰囲気圧力:137Pa、
雰囲気ガス:SiH4:100sccm、O2:500nm、
の条件でプラズマCVDを行うことにより厚さ:50nmを有する酸化ケイ素(SiOx)膜を成膜した。
B.酸化アルミニウム(AlOx)膜の成膜条件:
本発明薄型トランジスター中間体試験片4〜5を真空容器内にセットし、室温で到達真空度:4×10−5Paになるまで真空引きしたのち、Arガスを真空容器内に流し、スパッタ雰囲気圧力を0.67Paとしたのち、純度:5NのAlターゲットを用い、出力:600Wで35秒間スパッタすることにより金属Al膜を成膜し、その後、これをホットプレートを用いて大気雰囲気中に温度:300℃、30分間保持することにより厚さ:50nmを有するアルミニウム(AlOx)膜を成膜した。
C.窒化ケイ素(SiNx)膜の成膜条件:
酸化ケイ素(SiOx)膜または酸化アルミニウム(AlOx)膜を成膜した薄膜トランジスター中間体試験片1〜5を温度:300℃に保持しながら、
パワー:100W、
雰囲気圧力:137Pa、
雰囲気ガス:SiH4:100sccm、NH3:6sccm、N2:200nm、
の条件でプラズマCVDを行い、厚さ:250nmを有するSiNx膜を成膜した。
このようにして作製した本発明薄型トランジスター試験片1〜5におけるSiNx膜をドライエッチングで剥離し、この剥離部分をTEM(透過型電子顕微鏡)により観察した結果、本発明薄膜トランジスター試験片1〜5のバリア膜である酸化ケイ素膜の酸素含有銅膜に接している部分はCuが酸化ケイ素膜に拡散してCu、SiおよびOからなる銅含有珪素酸化膜に変化してバリア膜となり、また酸化ケイ素膜の酸素含有銅合金膜に接している部分はCuおよびMが酸化ケイ素膜に拡散してCu、Si、Mおよび酸素からなる銅M含有珪素酸化膜に変化してバリア膜となっていることがわかり、その結果を表3に示した。
さらにSiNx膜を成膜した本発明薄膜トランジスター試験片1〜5におけるドレイン電極膜およびソース電極膜に相当する銅膜および銅合金膜の比抵抗を4探針法で測定し、その結果を表3に示すことにより酸化ケイ素および酸素含有銅膜並びに酸化ケイ素および酸素含有銅合金膜からなる複合膜のバリア性を評価し、さらに最後に本発明薄膜トランジスター試験片1〜5のSiNx膜について碁盤目試験を行い、100個の升目の内で剥離した升目の数を測定し、その結果を表3に示した。
従来例1
実施例1で作製したガラス板(縦:50mm、横:50mm、厚さ:0.7mmの寸法を有するコーニング社製1737のガラス板)の上のSi薄膜の上にスパッタによりバリア膜としての厚さ:50nmを有するMo薄膜を成膜し、次いでこのMo薄膜の上に表1に示されるターゲットA〜Eを用い、実施例1と同じ条件で厚さ:250nmの銅膜および銅合金膜を成膜することによりターゲットA〜Eと同じ成分組成を有する銅膜および銅合金膜を成膜することにより幅:20mm、長さ:40mmの寸法を有する銅膜および銅合金膜を形成し、その後、湿式エッチングして銅膜および酸素含有銅膜に縦:10mm、横:10mmの寸法の窓を開けることにより従来薄膜トランジスター中間体試験片1〜5を作製した。この窓を開けて得られた従来薄膜トランジスター中間体試験片1〜5の銅膜および銅合金膜とMo膜の界面の断面をTEMで5百万倍に拡大して観察し、銅膜および銅合金膜とMo膜の接触端部に凹部が生成しているか否かを観察し、その結果を表2に示した。さらに従来薄膜トランジスター中間体試験片1〜5の湿式エッチングした銅膜および酸素含有銅膜の比抵抗を測定し、その結果を表2に示した。
次に、この湿式エッチングした従来薄膜トランジスター中間体試験片1〜5を基板とし、基板を温度:300℃に保持しながらプラズマCVDを行い、厚さ:250nmを有するSiNx膜を成膜することにより従来薄膜トランジスター試験片1〜5を作製し、銅膜および酸素含有銅膜の比抵抗を実施例1と同様にして測定し、その結果を表3に示すことによりバリア性を評価し、さらに最後に従来薄膜トランジスター試験片1〜5のSiNx膜について碁盤目試験を行い、100個の升目の内で剥離した升目の数を測定し、その結果を表3に示した。
Claims (2)
- ガラス基板の上に形成されたゲート電極膜と、
前記ガラス基板およびゲート電極膜の上に形成された窒化珪素膜と、
前記窒化珪素膜の上に形成されたアモルファスSi膜と、
前記アモルファスSi膜の上に形成されたCu、SiおよびOからなる銅含有珪素酸化膜またはCu、Si、M(但し、Mは、Al、Mg、Ca、Znの内のいずれか1種を示す。以下同じ)およびOからなる銅M含有珪素酸化膜と、
前記銅含有珪素酸化膜または銅M含有珪素酸化膜の上に形成されたOを含有する酸素含有銅膜またはMおよびOを含有する酸素含有銅合金膜と、
前記Oを含有する酸素含有銅膜またはMおよびOを含有する酸素含有銅合金膜の上に形成された純銅またはM:0.1〜1原子%を含有し、残部がCuからなる成分組成を有する銅合金からなるドレイン電極膜およびソース電極膜と、
前記ドレイン電極膜およびソース電極膜の上に形成された酸化ケイ素または酸化アルミニウム膜と、
前記酸化ケイ素または酸化アルミニウム膜の上に形成された窒化珪素膜と、からなることを特徴とする薄膜トランジスター。 - ガラス基板の上に形成されたゲート電極膜と、
前記ガラス基板およびゲート電極膜の上に形成された窒化珪素膜と、
前記窒化珪素膜の上に形成されたアモルファスSi膜と、
前記アモルファスSi膜の上に形成された酸化ケイ素膜と、
前記酸化ケイ素膜の上に形成されたOを含有する酸素含有銅膜またはM(但し、Mは、Al、Mg、Ca、Znの内のいずれか1種を示す。以下同じ)およびOを含有する酸素含有銅合金膜と、
前記酸素含有銅膜または酸素含有銅合金膜の上に形成された純銅またはM:0.1〜1原子%を含有し、残部がCuからなる成分組成を有する銅合金からなるドレイン電極膜およびソース電極膜と、からなることを特徴とする薄膜トランジスター中間体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008009129A JP5315701B2 (ja) | 2008-01-18 | 2008-01-18 | 薄膜トランジスター |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008009129A JP5315701B2 (ja) | 2008-01-18 | 2008-01-18 | 薄膜トランジスター |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009170769A true JP2009170769A (ja) | 2009-07-30 |
JP5315701B2 JP5315701B2 (ja) | 2013-10-16 |
Family
ID=40971603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008009129A Expired - Fee Related JP5315701B2 (ja) | 2008-01-18 | 2008-01-18 | 薄膜トランジスター |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5315701B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011171581A (ja) * | 2010-02-19 | 2011-09-01 | Kobe Steel Ltd | 薄膜トランジスタ基板および表示デバイス |
KR101376445B1 (ko) | 2012-01-26 | 2014-03-19 | 가부시키가이샤 에스에이치 카퍼프로덕츠 | 박막 트랜지스터, 그 제조 방법 및 상기 박막 트랜지스터를 이용한 표시 장치 |
US9515093B2 (en) | 2014-01-10 | 2016-12-06 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6464338A (en) * | 1987-09-04 | 1989-03-10 | Hitachi Ltd | Wiring for semiconductor device |
JPH06333925A (ja) * | 1993-05-20 | 1994-12-02 | Nippon Steel Corp | 半導体集積回路及びその製造方法 |
JPH07326756A (ja) * | 1994-05-30 | 1995-12-12 | Kyocera Corp | 薄膜トランジスタおよびその製造方法 |
WO2008081806A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
WO2008081805A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
-
2008
- 2008-01-18 JP JP2008009129A patent/JP5315701B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6464338A (en) * | 1987-09-04 | 1989-03-10 | Hitachi Ltd | Wiring for semiconductor device |
JPH06333925A (ja) * | 1993-05-20 | 1994-12-02 | Nippon Steel Corp | 半導体集積回路及びその製造方法 |
JPH07326756A (ja) * | 1994-05-30 | 1995-12-12 | Kyocera Corp | 薄膜トランジスタおよびその製造方法 |
WO2008081806A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
WO2008081805A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011171581A (ja) * | 2010-02-19 | 2011-09-01 | Kobe Steel Ltd | 薄膜トランジスタ基板および表示デバイス |
KR101376445B1 (ko) | 2012-01-26 | 2014-03-19 | 가부시키가이샤 에스에이치 카퍼프로덕츠 | 박막 트랜지스터, 그 제조 방법 및 상기 박막 트랜지스터를 이용한 표시 장치 |
US9515093B2 (en) | 2014-01-10 | 2016-12-06 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
US10032803B2 (en) | 2014-01-10 | 2018-07-24 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP5315701B2 (ja) | 2013-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI390059B (zh) | 導電膜形成方法、薄膜電晶體、具薄膜電晶體之面板、及薄膜電晶體之製造方法 | |
KR101067364B1 (ko) | 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법 | |
CN103222061A (zh) | 布线构造 | |
JP5285710B2 (ja) | 薄膜トランジスタの製造方法 | |
TWI652359B (zh) | 積層配線膜及薄膜電晶體元件 | |
JPWO2009131035A1 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ | |
JP2010212465A (ja) | バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるCu合金スパッタリングターゲット | |
JP2009070881A (ja) | 薄膜トランジスター | |
WO2009128372A1 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法 | |
JP5315701B2 (ja) | 薄膜トランジスター | |
JP5315641B2 (ja) | 薄膜トランジスター | |
JP2008124450A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法 | |
JP2009280834A (ja) | ターゲット、配線膜形成方法、薄膜トランジスタの製造方法 | |
CN103839604A (zh) | 导电膜及其制备方法、阵列基板 | |
JP2008112989A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 | |
JP2009215613A (ja) | 密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するCa含有銅合金ターゲット | |
JP2011243815A (ja) | 化合物半導体素子及びその製造方法 | |
JP5218810B2 (ja) | 薄膜トランジスター | |
JP2009038284A (ja) | 薄膜トランジスター | |
JPWO2008149833A1 (ja) | 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法 | |
JP2009043798A (ja) | 薄膜トランジスター | |
WO2010143609A1 (ja) | 電子装置の形成方法、電子装置、半導体装置及びトランジスタ | |
JP2013168582A (ja) | 薄膜配線形成方法および薄膜配線 | |
JP2010040535A (ja) | 薄膜トランジスター | |
TW200921765A (en) | Junction structure for elemental device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130624 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |