CN1779980A - 微电子器件的电介质多层及其制造方法 - Google Patents

微电子器件的电介质多层及其制造方法 Download PDF

Info

Publication number
CN1779980A
CN1779980A CNA2005101138170A CN200510113817A CN1779980A CN 1779980 A CN1779980 A CN 1779980A CN A2005101138170 A CNA2005101138170 A CN A2005101138170A CN 200510113817 A CN200510113817 A CN 200510113817A CN 1779980 A CN1779980 A CN 1779980A
Authority
CN
China
Prior art keywords
composite bed
oxide
dielectric multilayer
layer
supply technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101138170A
Other languages
English (en)
Inventor
元皙俊
权大振
李钟镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1779980A publication Critical patent/CN1779980A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种适合于改善微电子器件性能的电介质多层和制造电介质多层的方法。微电子器件的电介质多层包括：由两种或更多不同元素的氧化物形成并且其中不形成层状结构的复合层，以及形成在复合层的至少一个表面上并由单一元素的氧化物形成的单层。

Description

微电子器件的电介质多层及其制造方法
技术领域
本发明涉及一种微电子器件的电介质层及其制造方法，更具体地，涉及适合于改善微电子器件性能的电介质多层(dielectric multilayer)及制造电介质多层的方法。
背景技术
由于高度集成的半导体器件制造技术的进步，在不减少高操作速度的情况下，已逐步减少了多个半导体单元中每一个所占用的面积。随着半导体单元所占用的面积被减小，用于形成构成半导体器件的单元每一个内所含有的晶体管和/或电容器的横向面积被减小。
随着晶体管的栅极电极长度的减小，栅极绝缘层的厚度减小(例如，到大约20或更小)。令人遗憾地是，减少栅极绝缘层的厚度带来了几个问题，例如栅极泄漏电流的增加、栅极掺杂杂质或其它杂质的渗透、以及阈值电压的降低。从而，已致力于开展用于栅极绝缘层的具有极好绝缘特性和高介电常数的替代材料的研究。
此外，由于电容器的形成面积减少而引起单元电容的减少。因此，已开发了在不影响单元占用横向面积的情况下增加单元电容的各种技术。
为增加有限单元面积内的电容，提出了一种减少电容器的电介质层厚度的方法和/或一种通过形成具有类似圆筒或销栓状的三维结构的电容器下电极来增加电容的有效面积的方法，等等。然而，在制造具有需用于获得1GB或更大的电容量的集成密度的动态随机存取存储器(DRAM)时，利用上述方法很难得到足够高的电容来操作存储器。
这引发了替代电介质层的思考，要求替代电介质层比用作传统栅极电介质层或电容器的电介质层的氧化硅层厚，但仍能改善器件的性能。其性能可以评估并表达为“等效氧化物厚度(EOT)”。
在不有害影响器件性能的情况下，物理上更厚的金属氧化物层能减少泄漏电流。此外，如果可以制作栅极电介质层足够厚，那么在构图栅极电极期间能增加栅极电介质层的蚀刻容限。蚀刻容限的增加防止硅衬底通过用于构图栅极电极的蚀刻工艺而暴露。
由于该原因，建议高k(高介电常数)金属氧化物作为形成栅极电介质层或形成电容器的电介质层的电介质材料的替代物。由于金属氧化物层的介电常数比氧化硅层的介电常数高，所以可以利用金属氧化物层作为半导体器件的栅极电介质层或作为电容器的电介质层，该金属氧化物层物理上比氧化硅层厚的同时具有与氧化硅层相等的EOT。
发明内容
为解决上述问题，本发明提供一种在外界环境和在后续工艺中显示出稳定特性并具有高介电常数的电介质层。
本发明还提供一种具有改善性能的微电子器件。
本发明还提供一种制造电介质层的方法以及一种制造微电子器件的方法。
根据本发明的一个方面，提供一种电介质层，包括：由两种或更多不同元素的氧化物形成并且其中不形成层状结构(laminar structure)的复合层(composite layer)，以及形成在复合层的至少一个表面上并由单一元素的氧化物形成的单层。
根据本发明的另一个方面，提供一种微电子器件，包括用作栅极电介质层、栅极间电介质层或电容器电极间电介质层的电介质多层。
根据本发明的又一个方面，提供一种制造电介质多层的方法，包括形成由两种或更多不同元素的氧化物形成并且其中不形成层状结构的复合层，以及形成形成在复合层的至少一个表面上并由单一元素的氧化物形成的单层。
提供本发明的再一个方面，提供一种制造微电子器件的方法，包括制造电介质多层的方法。
附图说明
通过参考附图详细说明其优选实施例，本发明的上述目的及优点将变得更加清楚，其中：
图1是根据本发明第一实施例的电介质层的截面图；
图2是由传统的氧化铪层所形成的电介质层的截面图；
图3是通过交替堆叠传统的氧化铪层的薄膜和氧化铝层的薄膜所形成的电介质层的截面图；
图4是根据本发明第二实施例的电介质层的截面图；
图5是含有根据本发明的电介质层的MOS晶体管的截面图；
图6是含有根据本发明的电介质层的闪存单元晶体管的截面图；
图7是含有根据本发明的电介质层的电容器的截面图；
图8是根据本发明第二实施例的电介质层的制造方法的流程图；
图9是含有根据本发明第二实施例的电介质层的电容器与含有由传统的氧化铪层所形成的电介质层的电容器的泄漏电流与电压的关系的图；以及
图10是含有根据本发明第二实施例的电介质层的电容器在热处理电容器之后的退化程度的图。
具体实施方式
通过参考优选实施例和附图的下列详细说明，可以更容易地理解本发明的优点和特征以及实现其的方法。然而，本发明可以按许多不同的形式来实施，并且不应解释为限制于此处所展示的实施例。相反，提供这些实施例，是为了使本开对本领域的技术人员来说更彻底和完整并将充分传达本发明的主旨，本发明将仅由附加权利要求来限定。整篇说明书中相同的附图标记指示相同的元件。
通过参考图1至8将更好地理解本发明的优选实施例。
图1是根据本发明第一实施例的电介质层的截面图。
根据本发明第一实施例的电介质层100包括复合层101和在复合层101的任一表面上所形成的单层102。
复合层101由两种或更多不同元素的氧化物所形成并具有其中在氧化物中不形成层状结构的复合结构。
由于两种或更多不同的元素构成了复合层101，所以利用能使整个电介质层100的介电常数最大化的高电介质材料。此外，作为复合层101的材料，利用能保持与单层102对准的材料。另外，作为复合层101的材料，可以利用不与可形成在复合层101的上部部分上的诸如栅极电极、控制栅极和上电极的上部结构反应的材料，以及不与可形成在复合层101的下部部分上的诸如沟道区、浮置栅极和下电极的下部结构反应的材料。而且，作为复合层101的材料，可以利用在用于完成微电子器件的后续退火工艺中保持在非晶状态从而不形成电流能通过的晶粒边界的材料。
复合层101的两种或更多不同元素的氧化物中的至少一种可以由与单层102的氧化物相同或相同族的材料形成。此外，可以利用两种或更多不同氧化物的组合从而使复合层101中的净固定电荷(net fixed charge)最小化，其防止由固定电荷引起的库仑散射所导致的沟道迁移率的减小。
复合层101的氧化物可以由M1xM2yOz来表达。此处，M1和M2是不同的，并可以分别在铝(Al)、铪(Hf)、锆(Zr)、镧(La)、硅(Si)、钽(Ta)、锶(Sr)、钡(Ba)、铅(Pb)、铬(Cr)、钼(Mo)、钨(W)、钛(Ti)、钇(Y)或锰(Mn)之中来选择。此处，确定M1和M2比率的x和y的值可以设定在具有高介电常数和高结晶温度的范围内，使得在能使净固定电荷最小化或为零的同时能保持非晶状态。
复合层101可以由在AlxHfyOz、HfxSiyOz、HfxTayOz、HfxTiyOz、AlxTiyOz、ZrxTayOz、ZrxSiyOz或ZrxTiyOz之中所选择的氧化物来形成。复合层101中的Hf或Zr的比率越高、复合层101的介电常数就越大。然而，在这种情况下，结晶温度变低，使得电介质层100容易结晶，导致泄漏电流。此外，复合层101中的Ta或Ti的比率越高，复合层101的介电常数就越大。然而，复合层101随所测量的温度迅速退化。由此，在复合层101由元素的组合所形成的情况下，可以克服由低结晶温度和迅速恶化所引起的缺点。
由上述氧化物所形成的复合层101具有其中在氧化物中不形成一层状结构的复合结构。
如图2中所示，在形成传统的氧化铪层201作为电介质层的特定情况下，在氧化铪层201中存在缺陷。为减少这种缺陷，如图3中所示，通过交替堆叠氧化铪层201的薄膜和氧化铝层202的薄膜来形成电介质层，由此能够在某种程度上改善出现于氧化铪层201中的缺陷。然而，在氧化铪层201的薄膜中仍存在缺陷，从而恶化了击穿电压特性。
因此，由于根据本发明第一实施例的电介质层100包括具有其中不形成氧化物的层状结构的复合结构的复合层，所以能除去存在于氧化铪层201中的缺陷，并能防止击穿电压特性恶化。
复合层101具有充分满足上述特性并能使整个电介质层的介电常数最大化的厚度。因此，复合层101的厚度可以为10-500。
在复合层101的一个表面上所形成的单层102可以由比复合层101在物理和化学上更稳定的元素的氧化物来形成。
由图2和图3中所示的传统的氧化铪层201所形成的电介质层在暴露于空气中时具有高吸湿(hygroscopic)特性。在由氧化铪层201所形成的电介质层上的上部结构或下部结构由TiN形成的情况下，电介质层与TiN高度反应。此外，用做由TiN所形成的上部结构或下部结构的前体的TiCl4的Cl可以蚀刻氧化铪层201。
因此，在根据本发明第一实施例的电介质层100中，由于物理和化学上稳定的单层102形成在特别含有氧化铪的复合层101的一个表面上，所以可以得到在外界环境以及后续工艺中显示出稳定特性的电介质层100。
单层102由具有与例如栅极电极、控制栅极和上电极的上部结构、或例如沟道区、浮置栅极和下电极的下部结构的极好相容性以及具有低界面阱密度(Dit)的材料形成，其中上部结构能形成在单层102的上部部分上，下部结构可形成在单层102的下部部分上。此外，单层102由在用于完成微电子器件的后续退火工艺中保持在非晶状态的材料所形成，从而不形成其中能流动电流的晶粒边界。
因此，单层102可以由选自包括铝(Al)、铪(Hf)、锆(Zr)、镧(La)、硅(Si)、钽(Ta)、锶(Sr)、钡(Ba)、铅(Pb)、铬(Cr)、钼(Mo)、钨(W)、钛(Ti)、钇(Y)或锰(Mn)的氧化物的组的氧化物来形成。然而，本发明不局限于此，在不背离本发明精神和范围的情况下可以利用适合于本发明的任何材料。特别地，单层102可以由氧化铝或氧化硅形成。
单层102具有充分满足上述特性并能使整个电介质层的介电常数最大化的厚度。因此，单层102的厚度可以为10-500。
图4是根据本发明第二实施例的电介质层的截面图。
根据本发明第二实施例的电介质层100’包括复合层101与分别形成在复合层101两侧上的单层102和103。根据本发明第二实施例的电介质层100’的复合层101与两个单层102和103具有与根据本发明第一实施例的电介质层100的复合层101与单层102的结构相同的结构。两个单层102和103可以分别由一种元素的氧化物或不同元素的氧化物形成。
根据本发明第一和第二实施例的电介质层100和100’用于制造各种微电子器件。根据本发明的电介质层100和100，可以用作例如DRAM和SRAM的易失性存储器或例如EEPROM和闪存器件的非易失性存储器、微机电系统(MEMS)器件、光电器件和显示器件之类的栅极电介质层或栅极间电介质层、或电容器的电介质层。然而，这些仅仅是用来举例说明。
此外，在其上可以形成根据本发明的电介质层的允许衬底是硅衬底、绝缘体上硅(SOI)衬底、镓(Ga)-砷(As)衬底、硅-锗(Ge)衬底、陶瓷衬底、石英衬底、等等。然而，这些仅仅是用来举例说明。下文中，给出的说明将用常用的硅衬底作为例子。
图5至7是含有根据本发明的电介质层100或100’的微电子器件的截面图。图5是MOS晶体管的截面图，图6是闪存单元晶体管的截面图，以及图7是电容器的截面图。
参考图5，根据本发明的电介质层100或100’形成在沟道区502上，该沟道区502通过形成在硅衬底500上的源/漏区501来限定，栅极电极520形成在电介质层100或100’的上部部分上。栅极电极520由多晶硅层形成并可以选择性地以多晶硅层和硅化物层的层叠结构来形成。此外，栅极电极520可以采取含有金属的金属栅极的形式。间隔壁(spacer)(未示出)形成在电介质层100或100’和栅极电极520的侧壁上。可选择地，自然形成的具有4或更小厚度的氧化物层(SiO2)(未示出)可以位于电介质层100或100’的下部部分上。当然，如果进行去除自然氧化物层的工艺，那么氧化物层就可以不存在于电介质层120的下部部分上。
参考图6，浮置栅极612和控制栅极620的堆叠形成在沟道区602上，沟道区602通过形成在硅衬底600上的源/漏区601来限定。根据本发明的电介质层100或100’形成在浮置栅极612和控制栅极620之间。没有说明的未定义附图标记611指示栅极绝缘层。尽管利用传统的电介质层形成栅极电介质层611，但其也可以利用如图5中的根据本发明的电介质层来形成。控制栅极620由多晶硅层构成并可以以多晶硅层和硅化物层的堆叠结构来形成。间隔壁(未示出)形成在控制栅极620、栅极间电介质层100或100’、浮置栅极612和栅极电介质层611的侧壁上。可选择地，自然形成的具有4或更小厚度的氧化物层(SiO2)(未示出)可以进一步形成在栅极电介质层611的下部部分上。当然，在进行去除该氧化物层的工艺的情况下，可以忽略氧化物层的形成。
参考图7，根据本发明的电介质层100或100，形成在形成于硅衬底700上的上电极720和下电极710之间。此处，下电极710和上电极720可以由TiN形成，并且电介质层100或100’可以包括氧化铝层，氧化铝层形成在由AlxHfyOz所形成的复合层的至少一个表面上。
图5至7中的硅衬底500、600和700可以是抛光的硅衬底和由外延生长形成的单晶外延衬底、或SOI衬底。图7中电容器的例子包括金属氧化物硅(MOS)电容器、pn结电容器和多晶硅-绝缘体-多晶硅(PIP)电容器。
下文中，将给出根据第二实施例的电介质层的例子的说明，详述制造根据本发明实施例的电介质层的方法。图8是根据本发明第二实施例的电介质层的制造方法的流程图。
首先，在操作S1中制备衬底500、600、700，在衬底500、600、700上形成了图5至7中所示的诸如沟道区502、浮置栅极612和下电极710的下部结构。
随后，在操作S2中，在下部结构上形成单层。下文中，形成在下部结构上的单层称为下层102。
如上所述，下层102由单一元素的氧化物形成，其比下面将要介绍的复合层101在物理和化学上更加稳定。
尽管，在大约900℃的高温对下层102进行后续热处理，但下层102仍然保持在基本非晶状态。从而，在下层102内存在晶粒边界的最小限度的形成，使得可以减少泄漏电流。
可以利用淀积方法例如化学汽相淀积(CVD)、低压CVD(LPCVD)、等离子体化学CVD(PECVD)或溅射来形成下层102。如果利用这类方法，那么会在相对高的温度形成薄膜。结果，这类方法能引起有害影响半导体器件的热效应。
相反，与CVD法相比，原子层淀积(ALD)法在较低的温度进行，从而减少了热效应并提高了均匀性。因此，在制造根据本发明第二实施例的电介质层100’时，可以利用ALD法来形成下层102。通过利用ALD法形成下层102，可以使用各种前体，并可以精确控制层的厚度和氧化物的组成。
通过重复进行与净化气体的供给工艺交替的金属或非金属源、净化气体(purge gas)、以及氧源的供给工艺，可以进行用于形成下层102的ALD法。通过重复进行上述工艺形成下层102到1-50的厚度。
作为金属或非金属源，可以利用包含铝(Al)、铪(Hf)、锆(Zr)、镧(La)、硅(Si)、钽(Ta)、锶(Sr)、钡(Ba)、铅(Pb)、铬(Cr)、钼(Mo)、钨(W)、钛(Ti)、钇(Y)或锰(Mn)之中任一种的材料。
作为氧源，可以利用H2O、O3、O基(O radical)、醇(例如，异丙醇)、D2O、H2O2、O2、N2O、NO。此外，在不脱离本发明的精神和范围的情况下，可以利用适合于本发明的其它前体。
可选择地，在形成下层102之前，可以增加用于除去自然形成在衬底500、600、700上的几或更小厚度的氧化物层(SiO2)(未示出)的工艺。
随后，在操作S3中，在单层即下层102上形成复合层101。
如果复合层101由两种或更多不同元素的氧化物形成，那么可以增加整个电介质层100或100’的介电常数，从而能够减少等效氧化物厚度(EOT)。尤其是，如果复合层101由含有与下层102相同或相同族的金属或非金属的氧化物形成，那么复合层101的电特性与下层102的电特性相容，从而能够完成具有更加稳定结构的电介质层。此外，如果复合层101由具有两种或更多不同元素的金属或非金属的组合的氧化物形成，那么能够使复合层101中的净固定电荷的总量最小化，能有效防止由固定电荷引起的库仑散射所导致的沟道迁移率减少。此外，由于利用具有两种或更多不同元素的金属或非金属的组合的形成热比利用单一金属或非金属的形成热低，所以能够使复合层101保持在非晶状态。
用于形成含有两种或更多不同元素的氧化物的复合层101的ALD法包括A工艺周期和B工艺周期，A工艺周期包括与净化气体的供给工艺交替的金属或非金属(M1)源、净化气体、和氧源的供给工艺，B工艺周期包括与净化气体的供给工艺交替的与上述A工艺中不同的金属或非金属(M2)源、净化气体和氧源的供给工艺。A工艺周期重复m次，B工艺周期重复n次，由此进行在不形成层状结构的范围内用于形成复合层101的ALD法。另外，通过考虑由于所形成材料的高结晶温度是否能以非晶状态形成复合层101、是否能使净固定电荷最小化、以及是否能使介电常数最大化，来决定用于形成复合层101的条件。特别地，A工艺周期和B工艺周期的m和n的值可以在1-10的范围内，使得不形成层状结构。当然，本领域技术人员也可以把m和n的值设定成各种值。
在复合层101由HfxAlyOz形成的情况下，Hf的比率越高，复合层101的介电常数就越高。然而，复合层101的结晶温度逐步降低。在Hf和Al分别用做M1和M2的情况下，当Hf工艺周期对Al工艺周期的比率为4∶1的条件下进行ALD法，也就是进行A-A-A-A-B工艺周期时，在复合层101中不形成层状结构。从而，由于抑制了传统HfO2中所产生的缺陷，所以能减少泄漏电流的出现。通过上述工艺周期所形成的复合层101的介电常数为15或更大。更优选地，复合层101可以具有20或更大的介电常数以及850-900℃或更高的结晶温度。此外，在Hf工艺周期对Al工艺周期的比率为4∶1的情况下，可以形成净固定电荷几乎为0的电介质层。这是基于以下事实，即Al2O3层具有负固定电荷，HfO2层具有正固定电荷，HfO2层中的正固定电荷是与HfO2层具有相同厚度的Al2O3层中的负固定电荷的一半。在相同申请人所共同拥有的美国专利公开No.2002/0106536中充分公开了这一事实，并在此处引入其充分公开在本发明中的全部内容供参考。
具体地，依序提供Hf(例如HfCl4)源、净化气体、氧源和净化气体的Hf工艺周期被重复4次，然后依序提供Al源、净化气体、氧源和净化气体的Al工艺周期进行一次，从而形成具有10-500厚度的HfxAlyOz层。此处，在HfxAlyOz层中不得形成层状结构。作为Hf源，可以利用HfCl4、Hf(OtC4H9)4、Hf(OC2H5)4、Hf(N(C2H5)2)4、Hf(N(CH3)2)4和Hf(dame)4(dame是二甲胺)，并且可以利用四甲基铝(TMA)作为Al源。
如上所述，在Hf工艺周期对Al工艺周期的重复比率固定的情况下，Hf和Al的组成比率是均匀的。
然而，当需要时，改变Hf工艺周期对Al工艺周期的重复比率，使得能形成具有浓度分布等级的电介质层。例如，在下层102和将要介绍的上层由氧化铝形成的情况下，在使复合层101接触下层102和上层的区域中，铝的比率高，从而能够提高复合层101与下层102和上层的相容性。
在操作S4中，单层不断形成在复合层101上。下文中，在复合层的顶部上所形成的单层称为上层103。
如上所述，上层103由在物理和化学上比复合层101更加稳定的单一元素的氧化物形成。
此外，尽管在900℃的高温对上层103进行后续热处理，但上层103仍然保持在基本非晶状态。从而，在上层103内存在晶粒边界的最小限度的形成，使得能减少泄漏电流。
可以利用淀积法例如化学汽相淀积(CVD)、低压CVD(LPCVD)、等离子体CVD(PECVD)或溅射来形成上层103。如果利用这类方法，那么在相对高的温度形成薄膜。结果，这类方法能引起有害影响半导体器件的热效应。
相反，同CVD法相比，原子层淀积(ALD)法在较低的温度进行，从而减少了热效应并提高了均匀性。因此，在制造根据本发明第二实施例的电介质层100’时，可以利用ALD法来形成上层103。通过利用ALD法形成上层103，可以使用各种前体，并可以精确控制层的厚度和氧化物的组成。
通过重复进行与净化气体的供给工艺交替的金属或非金属源、净化气体、以及氧源的供给工艺，可以进行用于形成上层103的ALD法。通过重复进行上述工艺形成上层103到1-50的厚度。
作为金属或非金属源，可以利用包含铝(Al)、铪(Hf)、锆(Zr)、镧(La)、硅(Si)、钽(Ta)、锶(Sr)、钡(Ba)、铅(Pb)、铬(Cr)、钼(Mo)、钨(W)、钛(Ti)、钇(Y)或锰(Mn)之中任一种的材料。
作为氧源，可以利用H2O、O3、O基、醇(例如，异丙醇)、D2O、H2O2、O2、N2O、NO。此外，在不脱离本发明的精神和范围的情况下，可以利用适合于本发明的其它前体。
最后，在操作S5中，形成上部结构。
在形成了上部层103的所得结构上，形成上部结构例如栅极电极520、控制栅极620和上电极720。在形成根据本发明的电介质层的情况下，具有可以利用传统工艺中广泛使用的多晶硅可以在批量生产中形成上部结构的优点。
通过上述制造方法所制造的电介质层包括没有形成层状结构的复合层101，使得出现于传统氧化铪层中的缺陷不会出现，从而能够改善泄漏电流特性。
此外，通过下层102和上层103防止存在于复合层101上的氧化铪直接暴露于空气，下层102和上层103位于复合层101的相对表面上并由物理和化学上比复合层101更加稳定的材料的氧化物形成，使得能解决由于吸湿特性而出现的问题。而且，由于存在于复合层101上的氧化铪没有直接接触上部结构或下部结构，所以氧化铪不与上部结构或下部结构中所含有的成分反应，并且不蚀复合层101。
图9是曲线图，示出含有由上述制造方法制造的电介质层并由下电极(TiN)-电介质层(Al2O3/HfxAlyOz/Al2O3)-上电极(TiN)构成的电容器，及与含有同上述电容器相同的上部和下电极和由传统的氧化铪层形成的电介质层的电容器的泄漏电流与电压的关系。可以看到，初始泄漏电流低；然而，击穿电压出现在含有传统电介质层的电容器(□)中的低电流处。与上述电容器相比，可以看到，在含有根据本发明的电介质层的电容器(▲)中极大地改善了泄漏电流。
图10是曲线图，示出含有根据本发明的电介质层的电容器在热处理该电容器之后的退化程度。参看图10，当在400℃的温度用H2-热处理根据本发明的电介质层30分钟的情况(□)与在没有用热处理电介质层的情况(■)相比时，可以看到，电容器的退化没有出现在情况(□)中。
如上所述，根据本发明，通过利用含有具有高介电常数的复合层和由物理和化学上稳定的氧化物形成的单层的电介质层，改善了泄漏电流特性。此外，在外界环境和后续工艺中电介质层的稳定特性保持，从而能使整个电介质层的介电常数最大化。结果，可以改善含有上述电介质层的微电子器件的性能。
在完成详细说明时，本领域的普通技术人员应当明白，在实质上不脱离本发明的主旨的情况下，可以对优选实施例作出多种变化和修改。因此，本发明公开的优选实施例仅用于一般和叙述的意义而不是为了限制。
本申请要求于2004年10月15日在韩国知识产权局申请的韩国专利申请No.10-2004-0082652的优先权，这里引入其全部内容供参考。

Claims (30)

1、一种电介质多层，包括：
复合层，由两种或更多不同元素的氧化物形成并且其中不形成层状结构；以及
单层，形成在所述复合层的至少一个表面上并由单一元素的氧化物形成。
2、如权利要求1的电介质多层，其中所述复合层由M1xM2yOz所表达的氧化物形成。
3、如权利要求2的电介质多层，其中M1和M2不同并且选自包括铝(Al)、铪(Hf)、锆(Zr)、镧(La)、硅(Si)、钽(Ta)、锶(Sr)、钡(Ba)、铅(Pb)、铬(Cr)、钼(Mo)、钨(W)、钛(Ti)、钇(Y)和锰(Mn)的组。
4、如权利要求2的电介质多层，其中所述复合层由选自包括AlxHfyOz、HfxSiyOz、HfxTayOz、HfxTiyOz、AlxTiyOz、ZrxTayOz、ZrxSiyOz和ZrxTiyOz的组的氧化物形成。
5、如权利要求1的电介质多层，其中所述单层由选自包括铝(Al)、铪(Hf)、锆(Zr)、镧(La)、硅(Si)、钽(Ta)、锶(Sr)、钡(Ba)、铅(Pb)、铬(Cr)、钼(Mo)、钨(W)、钛(Ti)、钇(Y)和锰(Mn)的氧化物的组的氧化物形成。
6、如权利要求1的电介质多层，其中在所述单层分别形成在所述复合层的相对表面上的情形中，所述单层分别由相同元素的氧化物形成。
7、如权利要求1的电介质多层，其中在所述单层分别形成在所述复合层的相对表面上的情形中，所述单层分别由不同元素的氧化物形成。
8、如权利要求1的电介质多层，其中所述单层由氧化铝或氧化硅形成。
9、一种含有电介质多层的微电子器件，所述电介质多层用作栅极电介质层，所述电介质多层包括：
复合层，由两种或更多不同元素的氧化物形成并且其中不形成层状结构；以及
单层，形成在所述复合层的至少一个表面上并由单一元素的氧化物形成。
10、一种含有电介质多层的微电子器件，所述电介质多层用作栅极间电介质层，所述电介质多层包括：
复合层，由两种或更多不同元素的氧化物形成并且其中不形成层状结构；以及
单层，形成在所述复合层的至少一个表面上并由单一元素的氧化物形成。
11、一种含有电介质多层层的微电子器件，所述电介质多层用作电容器电极间电介质层，所述电介质多层包括：
复合层，由两种或更多不同元素的氧化物形成并且其中不形成层状结构；以及
单层，形成在所述复合层的至少一个表面上并由单一元素的氧化物形成。
12、一种电容器，包括：
下电极；
电介质多层，包括形成在所述下电极上并由AlxHfyOz形成的复合层及形成在所述复合层的上部和下部部分上的氧化铝层；以及
形成在所述电介质多层上的上电极。
13、如权利要求12的电容器，其中利用原子层淀积(ALD)法由AlxHfyOz形成复合层，所述复合层中没有形成层状结构，所述原子层淀积法进行包括铝源的供给工艺、净化气体的供给工艺和氧源的供给工艺的工艺周期1次，并随后重复进行包括铪源的供给工艺、净化气体的供给工艺和氧源的供给工艺的工艺周期4次。
14、如权利要求12的电容器，其中所述下电极和所述上电极由TiN形成。
15、一种制造电介质多层的方法，包括：
形成由两种或更多不同元素的氧化物形成并且其中不形成层状结构的复合层；以及
形成形成在所述复合层的至少一个表面上并由单一元素的氧化物形成的单层。
16、如权利要求15的方法，其中所述复合层由M1xM2yOz所表达的氧化物形成。
17、如权利要求16的方法，其中M1和M2不同并且选自包括铝(Al)、铪(Hf)、锆(Zr)、镧(La)、硅(Si)、钽(Ta)、锶(Sr)、钡(Ba)、铅(Pb)、铬(Cr)、钼(Mo)、钨(W)、钛(Ti)、钇(Y)和锰(Mn)的组。
18、如权利要求16的方法，其中所述复合层由选自包括AlxHfyOz、HfxSiyOz、HfxTayOz、HfxTiyOz、AlxTiyOz、ZrxTayOz、ZrxSiyOz或ZrxTiyOz的组的氧化物形成。
19、如权利要求16的方法，其中利用ALD法形成复合层，所述ALD法包括A工艺周期和B工艺周期，所述A工艺周期包括与净化气体的供给工艺交替的M1源的供给工艺、净化气体的供给工艺和氧源的供给工艺，而B工艺周期包括与净化气体的供给工艺交替的M2源的供给工艺、净化气体的供给工艺和氧源的供给工艺；
其中，所述A工艺周期重复m次，然后所述B工艺周期重复n次，从而形成其中没有形成层状结构的复合层。
20、如权利要求19的方法，其中m和n在1-10的范围内。
21、如权利要求15的方法，其中所述单层由选自包括铝(Al)、铪(Hf)、锆(Zr)、镧(La)、硅(Si)、钽(Ta)、锶(Sr)、钡(Ba)、铅(Pb)、铬(Cr)、钼(Mo)、钨(W)、钛(Ti)、钇(Y)和锰(Mn)的氧化物的组的氧化物形成。
22、如权利要求15的方法，其中在所述单层分别形成在所述复合层的相对表面上的情形中，所述单层分别由相同元素的氧化物形成。
23、如权利要求15的方法，其中在所述单层分别形成在所述复合层的相对表面上的情形中，所述单层分别由不同元素的氧化物形成。
24、如权利要求15的方法，其中所述单层由氧化铝或氧化硅形成。
25、一种制造具有电介质多层的微电子器件的方法，所述电介质多层用作栅极电介质层，通过如下方法制造所述电介质多层，该方法包括：
形成由两种或更多不同元素的氧化物形成并且其中不形成层状结构的复合层；以及
形成形成在所述复合层的至少一个表面上并由单一元素的氧化物形成的单层。
26、一种制造具有电介质多层的微电子器件的方法，所述电介质多层用作栅极间电介质层，通过如下方法制造所述电介质多层，该方法包括：
形成由两种或更多不同元素的氧化物形成并且其中不形成层状结构的复合层；以及
形成形成在所述复合层的至少一个表面上并由单一元素的氧化物形成的单层。
27、一种制造具有电介质多层的微电子器件的方法，所述电介质多层用作电容器电极间电介质层，通过如下方法制造所述电介质多层，该方法包括：
形成由两种或更多不同元素的氧化物形成并且其中不形成层状结构的复合层；以及
形成形成在所述复合层的至少一个表面上并由单一元素的氧化物形成的单层。
28、一种制造电容器的方法，包括：
形成下电极；
形成电介质多层，所述电介质多层包括形成在所述下电极上并由AlxHfyOz形成的复合层及形成在所述复合层的上部和下部部分上的氧化铝层；以及
在所述电介质多层上形成上电极。
29、如权利要求28的方法，其中利用原子层淀积(ALD)法由AlxHfyOz形成所述复合层，所述复合层中没有形成层状结构，所述原子层淀积法进行包括铝源的供给工艺、净化气体的供给工艺和氧源的供给工艺的工艺周期1次，然后重复进行包括铪源的供给工艺、净化气体的供给工艺和氧源的供给工艺的工艺周期4次。
30、如权利要求28的方法，其中所述下电极和所述上电极由TiN形成。
CNA2005101138170A 2004-10-15 2005-10-17 微电子器件的电介质多层及其制造方法 Pending CN1779980A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR82652/04 2004-10-15
KR1020040082652A KR100609066B1 (ko) 2004-10-15 2004-10-15 미세 전자 소자의 다층 유전체막 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN1779980A true CN1779980A (zh) 2006-05-31

Family

ID=36120833

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101138170A Pending CN1779980A (zh) 2004-10-15 2005-10-17 微电子器件的电介质多层及其制造方法

Country Status (4)

Country Link
US (1) US20060081905A1 (zh)
KR (1) KR100609066B1 (zh)
CN (1) CN1779980A (zh)
DE (1) DE102005049998B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511425A (zh) * 2018-06-06 2018-09-07 睿力集成电路有限公司 集成电路电容器及其制造方法、半导体器件
CN111602216A (zh) * 2018-01-19 2020-08-28 三菱电机株式会社 薄层电容器及薄层电容器的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780605B1 (ko) * 2005-11-03 2007-11-29 주식회사 하이닉스반도체 탄탈륨지르코늄산화막을 구비한 반도체소자 및 그의 제조방법
JP2008140913A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 半導体装置
DE102007002962B3 (de) * 2007-01-19 2008-07-31 Qimonda Ag Verfahren zum Herstellen einer dielektrischen Schicht und zum Herstellen eines Kondensators
US20080182427A1 (en) * 2007-01-26 2008-07-31 Lars Oberbeck Deposition method for transition-metal oxide based dielectric
KR20080093624A (ko) * 2007-04-17 2008-10-22 삼성전자주식회사 반도체 소자용 다층 유전막 및 그 제조 방법
KR101475996B1 (ko) * 2012-02-29 2014-12-24 매그나칩 반도체 유한회사 유전체, 이를 구비한 캐패시터 및 그 제조방법, 반도체 소자 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705926B1 (ko) * 1999-12-22 2007-04-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
JP2002222934A (ja) * 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US6674138B1 (en) * 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices
US6784101B1 (en) * 2002-05-16 2004-08-31 Advanced Micro Devices Inc Formation of high-k gate dielectric layers for MOS devices fabricated on strained lattice semiconductor substrates with minimized stress relaxation
US6797525B2 (en) * 2002-05-22 2004-09-28 Agere Systems Inc. Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process
US20030222296A1 (en) * 2002-06-04 2003-12-04 Applied Materials, Inc. Method of forming a capacitor using a high K dielectric material
US7135421B2 (en) * 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
JP4290421B2 (ja) * 2002-12-27 2009-07-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
KR100493040B1 (ko) * 2002-12-30 2005-06-07 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
US7442415B2 (en) * 2003-04-11 2008-10-28 Sharp Laboratories Of America, Inc. Modulated temperature method of atomic layer deposition (ALD) of high dielectric constant films

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111602216A (zh) * 2018-01-19 2020-08-28 三菱电机株式会社 薄层电容器及薄层电容器的制造方法
US11276530B2 (en) 2018-01-19 2022-03-15 Mitsubishi Electric Corporation Thin-layer capacitor and method of fabricating the same
CN108511425A (zh) * 2018-06-06 2018-09-07 睿力集成电路有限公司 集成电路电容器及其制造方法、半导体器件
CN108511425B (zh) * 2018-06-06 2023-07-04 长鑫存储技术有限公司 集成电路电容器及其制造方法、半导体器件

Also Published As

Publication number Publication date
KR100609066B1 (ko) 2006-08-09
US20060081905A1 (en) 2006-04-20
DE102005049998A1 (de) 2006-04-20
DE102005049998B4 (de) 2010-01-07
KR20060033500A (ko) 2006-04-19

Similar Documents

Publication Publication Date Title
CN1779980A (zh) 微电子器件的电介质多层及其制造方法
CN1177357C (zh) 具有最小覆盖电容的金属氧化物半导体场效应晶体管
CN1713386A (zh) 非易失性半导体存储器件及其制造方法
CN1655362A (zh) 用于半导体器件的电介质层及其制造方法
US7508649B2 (en) Multi-layered dielectric film of microelectronic device and method of manufacturing the same
CN1301549C (zh) 半导体集成电路器件的制造方法
CN101064349A (zh) 具有包括氧化锆的叠层介电结构的快闪存储器件及其制造方法
CN1873987A (zh) 电容器及其制造方法
CN1619820A (zh) 氧化铬及氧化铝合成介电层及其制造方法
CN1505155A (zh) 半导体器件及其制造方法
CN1855548A (zh) 半导体存储器件及其制造方法
CN1261986C (zh) 含高介电常数绝缘膜的半导体设备和该设备的制造方法
CN1902337A (zh) 用于fet栅电极的cvd钽化合物
CN1364317A (zh) 半导体元件及其制造方法
CN1663051A (zh) 半导体器件及其制造方法
CN1767205A (zh) 包括高k－介质材料的半导体器件及其形成方法
CN1893081A (zh) 具有纳米复合电介质层的电容器及其制造方法
JP5642282B2 (ja) 半導体素子の製造方法
KR20190082327A (ko) 로직 ｃｍｏｓ 흐름에 대한 ｏｎｏ 통합 방법
CN1665024A (zh) 包含多层电极结构的半导体器件
KR100687153B1 (ko) 반도체 장치 및 그 제조 방법
CN1751392A (zh) 鳍式场效应晶体管存储单元、鳍式场效应晶体管存储单元配置及制造鳍式场效应晶体管存储单元方法
CN1728390A (zh) 单一晶体管动态随机存取记忆体记忆胞及其制造方法
CN1293623C (zh) 电容器及其制备方法
CN1706045A (zh) 包含电容器及较佳平面式晶体管的集成电路装置及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication