JPS61161715A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61161715A JPS61161715A JP289085A JP289085A JPS61161715A JP S61161715 A JPS61161715 A JP S61161715A JP 289085 A JP289085 A JP 289085A JP 289085 A JP289085 A JP 289085A JP S61161715 A JPS61161715 A JP S61161715A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- silicon nitride
- nitride film
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000001312 dry etching Methods 0.000 claims abstract description 4
- 238000001020 plasma etching Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HJELPJZFDFLHEY-UHFFFAOYSA-N silicide(1-) Chemical compound [Si-] HJELPJZFDFLHEY-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法、特にその配線層との
コンタクトホールの構成方法に関する。
コンタクトホールの構成方法に関する。
従来の技術
半導体装置の高集積化が進むにつれて、微細パターンが
要求され、なかでもコンタクトホール部での微細化が最
も進んでいる。そして、横方向の微細化は進む一方、微
細方向の薄膜化は進まず。
要求され、なかでもコンタクトホール部での微細化が最
も進んでいる。そして、横方向の微細化は進む一方、微
細方向の薄膜化は進まず。
アスペクト比の増加をきたしている。
発明が解決しようとする問題点
このようなコンタクトホールの微細化とともに、アルミ
ニウム配線のコンタクトホール部でのコンタクト抵抗増
加、配線抵抗の増加、さらにはコンタクト不良、断線等
の問題が生じてくる。また。
ニウム配線のコンタクトホール部でのコンタクト抵抗増
加、配線抵抗の増加、さらにはコンタクト不良、断線等
の問題が生じてくる。また。
エレクトロマイグレーションによる断線の恐れもでてく
る。
る。
本発明の半導体装置の製造方法はかかる点を適切に解決
しようとするもので、微細パターン化高集積化には何ら
障害とはならない半導体装置の製造方法を提供すること
を目的とするものである。
しようとするもので、微細パターン化高集積化には何ら
障害とはならない半導体装置の製造方法を提供すること
を目的とするものである。
問題点を解決するための手段
この問題点を解決するために、本発明は、半導体基板上
の絶縁膜に異方向性ドライエッチ法により形成された異
方向性形状を有するコンタクトホール内に窒化シリコン
膜を形成し１次いでこの窒化シコン膜を平行平板型プラ
ズマエツチング法により全面エツチングし、コンタクト
ホール底側部に窒化シリコン膜を残し、ついでアルミニ
ウム配線コンタクトを形成する工程を有する構成にした
。
の絶縁膜に異方向性ドライエッチ法により形成された異
方向性形状を有するコンタクトホール内に窒化シリコン
膜を形成し１次いでこの窒化シコン膜を平行平板型プラ
ズマエツチング法により全面エツチングし、コンタクト
ホール底側部に窒化シリコン膜を残し、ついでアルミニ
ウム配線コンタクトを形成する工程を有する構成にした
。
作用
このようにコンタクトホール底側部に窒化シリコン膜を
残すことにより、コンタクトホール部でのアルミニウム
配線層のステップカバレッジが向上される。
残すことにより、コンタクトホール部でのアルミニウム
配線層のステップカバレッジが向上される。
実施例
以下本発明の一実施例を図面に基づいて説明する。第１
図は本発明により形成された半導体装置の断面図、第２
図（ａ）〜（ｃ）はその形成過程を示す工程流れ図であ
る。半導体基板たとえばｐ型シリコン（１）上に層間絶
縁膜だと、Ｊｆ Ｐ Ｓ Ｇ膜（２）を１μｍ程度ＣＶ
Ｄ法により形成したのち、第２図（、）のように、ホト
リソグラフィ一工程によりコンタクトホール形成用のエ
ツチングマスクとしてホトレジストマスク（３）を形成
する。次いで異方性ドライエツチング法により上記ＰＳ
Ｇ膜（２）を選択エッチし、異方性形状を有する第１の
コンタクトホール（４）を形成する。続いて、第２図（
ｂ）のように、ＣＶＤ法により窒化シリコン膜（５）を
形成する。次に、平行平板型プラズマエッチ法により全
面エツチングを行い、第２図（ｃ）のように、第１のコ
ンタクトホール（４）の底側部に窒化シリコン膜（５）
を残し、テーパー形状を有する第２のコンタクトホール
（６）を形成する。そして、この上に。
図は本発明により形成された半導体装置の断面図、第２
図（ａ）〜（ｃ）はその形成過程を示す工程流れ図であ
る。半導体基板たとえばｐ型シリコン（１）上に層間絶
縁膜だと、Ｊｆ Ｐ Ｓ Ｇ膜（２）を１μｍ程度ＣＶ
Ｄ法により形成したのち、第２図（、）のように、ホト
リソグラフィ一工程によりコンタクトホール形成用のエ
ツチングマスクとしてホトレジストマスク（３）を形成
する。次いで異方性ドライエツチング法により上記ＰＳ
Ｇ膜（２）を選択エッチし、異方性形状を有する第１の
コンタクトホール（４）を形成する。続いて、第２図（
ｂ）のように、ＣＶＤ法により窒化シリコン膜（５）を
形成する。次に、平行平板型プラズマエッチ法により全
面エツチングを行い、第２図（ｃ）のように、第１のコ
ンタクトホール（４）の底側部に窒化シリコン膜（５）
を残し、テーパー形状を有する第２のコンタクトホール
（６）を形成する。そして、この上に。
蒸着法によりアルミニウム配線層（７）を形成し、アル
ミニウム配線コンタクトを形成すると、第１図の半導体
装置になる。
ミニウム配線コンタクトを形成すると、第１図の半導体
装置になる。
発明の効果
以上本発明によれば、コンタクトホール底側部をテーパ
ー状にして窒化シリコン膜を残すので、アルミニウム配
線形成時のコンタクトホール部のステップカバレッジを
向上し、アルミニウム配線のコンタクトホールエツジ部
での配線抵抗の増加、断線などの問題を回避でき、微細
パターン化、高集積化には何ら障害にはならない。
ー状にして窒化シリコン膜を残すので、アルミニウム配
線形成時のコンタクトホール部のステップカバレッジを
向上し、アルミニウム配線のコンタクトホールエツジ部
での配線抵抗の増加、断線などの問題を回避でき、微細
パターン化、高集積化には何ら障害にはならない。
第１図は本発明により形成された半導体装置の断面図、
第２図（ａ）〜（Ｃ）は本発明の形成過程を示す図であ
る。 （１）・・シリコン基板、（２）・・・層間絶縁膜、（
３）・・・ホトレジストマスク、（４）・・・第１のコ
ンタクトホール、（５）・・・窒化シリコン膜、（６）
・・・第２のコンタクトホール、（７）・・・アルミニ
ウム配線代理人 森 本 義 仏 画１図 第２図
第２図（ａ）〜（Ｃ）は本発明の形成過程を示す図であ
る。 （１）・・シリコン基板、（２）・・・層間絶縁膜、（
３）・・・ホトレジストマスク、（４）・・・第１のコ
ンタクトホール、（５）・・・窒化シリコン膜、（６）
・・・第２のコンタクトホール、（７）・・・アルミニ
ウム配線代理人 森 本 義 仏 画１図 第２図
Claims (1)
- １、半導体基板表面に絶縁膜を形成したのちに、所定域
にコンタクトホールを形成するためのホトレジストマス
ク工程をほどこし、さらにホトレジストマスクによる異
方性ドライエッチにより前記絶縁膜にコンタクトホール
を形成し、その上に窒化シリコン膜を形成したのち、こ
れを平行平板型プラズマエッチング法により全面エッチ
ングし、コンタクトホール底側部に窒化シリコン膜を残
し、ついでアルミニウム配線層を形成する半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP289085A JPS61161715A (ja) | 1985-01-10 | 1985-01-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP289085A JPS61161715A (ja) | 1985-01-10 | 1985-01-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61161715A true JPS61161715A (ja) | 1986-07-22 |
Family
ID=11541950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP289085A Pending JPS61161715A (ja) | 1985-01-10 | 1985-01-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61161715A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5356823A (en) * | 1989-12-22 | 1994-10-18 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
-
1985
- 1985-01-10 JP JP289085A patent/JPS61161715A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5356823A (en) * | 1989-12-22 | 1994-10-18 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63258021A (ja) | 接続孔の形成方法 | |
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| US6297145B1 (en) | Method of forming a wiring layer having an air bridge construction | |
| JPS61161715A (ja) | 半導体装置の製造方法 | |
| JP2817752B2 (ja) | 半導体装置の製造方法 | |
| JP3034538B2 (ja) | 配線構造の形成方法 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JPH04260328A (ja) | 半導体装置の製造方法 | |
| KR0172542B1 (ko) | 금속배선 형성방법 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5874037A (ja) | 半導体装置の製造方法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPH01117342A (ja) | コンタクトホールの形成方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| KR100315457B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS6395649A (ja) | 半導体装置の製造方法 | |
| KR950001756B1 (ko) | 반도체 소자의 다층배선 형성방법 | |
| JPH04115535A (ja) | 半導体装置及びその製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH0567611A (ja) | 半導体装置及びその製造方法 | |
| JPH0425157A (ja) | 半導体装置の製造方法 | |
| JPH04266048A (ja) | 半導体装置の製造方法 |