KR0172542B1 - 금속배선 형성방법 - Google Patents

금속배선 형성방법 Download PDF

Info

Publication number
KR0172542B1
KR0172542B1 KR1019950066086A KR19950066086A KR0172542B1 KR 0172542 B1 KR0172542 B1 KR 0172542B1 KR 1019950066086 A KR1019950066086 A KR 1019950066086A KR 19950066086 A KR19950066086 A KR 19950066086A KR 0172542 B1 KR0172542 B1 KR 0172542B1
Authority
KR
South Korea
Prior art keywords
film
forming
metal wiring
interlayer insulating
layer
Prior art date
Application number
KR1019950066086A
Other languages
English (en)
Other versions
KR970052459A (ko
Inventor
이주일
류형식
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950066086A priority Critical patent/KR0172542B1/ko
Publication of KR970052459A publication Critical patent/KR970052459A/ko
Application granted granted Critical
Publication of KR0172542B1 publication Critical patent/KR0172542B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로, 콘택홀의 비정상적인 측면 식각 프로파일로 인하여 금속 배선간 브릿지 또는 금속 배선과 하부의 게이트 전극간의 브릿지가 발생되는 문제를 해소하기 위하여 층간절연막인 BPSG막을 플로우 시킨다음, BPSG막 상부에 접촉 특성이 양호한 TEOS막을 얇게 도포한 후 금속 배선 콘택홀을 형성하는 공정을 실시하고, 금속 배선을 형성하는 것이다.

Description

금속 배선 형성 방법
제1도는 종래의 기술에 의해 소오스/드레인에 콘택되는 금속배선을 형성한 단면도.
제2도 및 제3도는 본 발명의 실시예에 의해 소오스/드레인에 콘택되는 금속 배선을 형성하는 공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
100 : 실리콘 기판 1 : 게이트 산화막
2 : 필드산화막 3 : 게이트 전극
4 : 소오스/드레인 영역 5 : 산화막
6 : 층간절연막 7 : 확산방지층
8 : 알루미늄막 9 : 아크층
10 : 산화막
본 발명은 반도체 소자 제조 제조방법에 관한 것으로, 특히 반도체기판에 콘택되는 서브미크론(submicron)급의 미세한 금속배선을 형성하는 방법에 관한 것이다.
종래의 반도체소자의 소오스/드레인 영역에 콘택되는 금속 배선을 형성한 것을 제1도를 참조하여 설명하기로 한다.
실리콘기판(100)위에 필드 절연막(2), 게이트산화막(1), 게이트전극(3) 및 소오스/드레인 영역(4)을 형성한다음, 그 상부에 산화막(5)으로 TEOS(tetra etylen ortho silicate)막을 증착하고, 그상부에 층간절연막(6)으로 BPSG(boro phospho silicate glass)막을 도포하고 플로우 시켜 층간절연막(6)을 평탄화시킨다. 이후에 금속 배선 콘택마스크를 이용한 등방성 왯 식각을 실시하여 홈을 형성하는데 이때 BPSG속에 내재되어 있는 보론(Boron)이나 인(Phosporus)때문에 마스크로 사용되는 감광막과 BPSG사이의 접촉특성이 좋지 않아 측면 식각 길이가 비정상적으로 커지게 된다. 이후 이방성 드라이식각을 실시하여 상기 소오스/드레인 영역(4)이 노출되는 콘택홀을 형성하고, 상기 마스크를 제거한 다음, 확산방지층(7)으로 Ti/TiN 적층구조를 형성하고, 그 상부에 연속적으로 알루미늄막(8)과 아크(Arc)층(9)으로 TiN을 증착한다. 그리고, 금속 배선 형성용 마스크를 써서 상기 아크층(9), 알루미늄막(8) 및 확산방지층(7)을 순차적으로 식각하여 금속 배선을 형성한 단면도이다.
그러나, 앞에서 발생하였던 콘택홀의 비정상적인 측면 식각 프로파일로 인하여 금속 배선간 브릿지(Bridge)(8-1) 또는 금속 배선과 하부의 게이트 전극간의 브릿지(8-2)가 발생되는 문제가 있다.
따라서, 본 발명은 상기한 콘택홀의 비정상적인 측면 식각 프로파일로 인하여 금속 배선간 브릿지 또는 금속 배선과 하부의 게이트 전극간의 브릿지가 발생되는 문제를 해소하기 위하여 층간절연막인 BPSG막을 플로우 시킨다음, BPSG막 상부에 접촉 특성이 양호한 산화막을 얇게 도포한 후 금속 배선 콘택홀을 형성하는 공정을 실시하여 금속 배선 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 반도체소자의 제조방법에 있어서, 실리콘기판에 모스펫을 형성하고, 그상부에 산화막을 증착하고, 그상부에 층간절연막을 평탄하게 형성하는 단계와, 상기 층간절연막 상부에 감광막과 접촉 특성이 양호한 산화막을 증착하는 단계와, 상기 산화막 상부에 콘택 마스크용 감광막패턴을 형성하고, 상기 감광막패턴을 마스크로 이용한 등방성 왯 식각과 드라이 식각을 차례로 실시하여 상기 모스펫의 소오스/드레인이 노출되는 콘택홀을 형성하는 단계와, 상기 감광막패턴을 제거한 다음, 금속층을 증착하고 패턴닝 공정으로 금속 배선을 형성하는 것을 특징으로 한다.
상기한 본 발명에 의하면 콘택홀 프로파일을 개선하여 소자의 신뢰성을 향상시킬 수 있고, 이로 인한 금속 배선간 혹은 게이트 전극의 브릿지 불량을 줄여서 제품 수율을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하기로 한다.
제2도 및 제3도는 본 발명의 실시예에 의해 금속 배선을 형성하는 공정을 도시한 단면도이다.
제2도는 실리콘기판(100)위에 필드 절연막(2). 게이트산화막(1), 게이트 전극(3) 및 소오스/드레인 영역(4)등을 형성한 후 그상부에 산화막(5)으로 TEOS막을 증착하고, 그상부에 층간절연막(6)으로 BPSG막을 도포하고 플로우 시켜 층간절연막(6)을 평탄화시킨 다음, 그상부에 감광막과 접촉 특성이 양호한 산화막(10) 예를 들어 TEOS막을 증착하고, 그상부에 금속 배선 콘택 마스크용 감광막패턴(11)을 형성한 단면도이다.
제3도는 상기 감광막패턴(11)을 마스크로 이용한 등방성 왯 식각을 실시하여 홈을 형성하고, 이방성 드라이 식각을 실시하여 상기 소오스/드레인 영역(4)이 노출되는 콘택홀을 형성하고, 상기 감광막패턴(11)을 제거한 다음, 확산방지층(7)으로 Ti/TiN 적층 구조를 형성하고, 그상부에 연속적으로 알루미늄막(8)과 아크층(9)으로 TiN을 증착한다. 그리고, 금속 배선 형성용 마스크(도시안됨)를 써서 상기아크층(9), 알루미늄막(8) 및 확산방지층(7)을 순차적으로 식각하여 금속 배선을 형성한 단면도이다.
상기와 같은 본 발명은 BPSG막 위에 직접 금속 배선으로 확산방지층, 알루미늄막과 아크층을 순차적으로 적층하고 콘택마스크용 감광막 패턴을 이용하여 등방성 왯 식각을 실시할 때 BPSG막과 감광막 사이의 열악한 접촉특성 때문에 비정상적으로 측면 방향 길이가 커져 발생하는 금속 배선간 브릿지 불량 또는 금속 배선과 게이트 전극간의 브릿지 불량을 방지할 수가 있으므로 소오스/드레인 영역에 접속되는 금속 배선 프로파일을 얻을 수 있다.
그로인하여 소자의 신뢰성이 향상되고, 금속 배선간 혹은 금속배선과 게이트 전극간의 브릿지 불량을 방지하여 제품의 수율을 향상 시킬수가 있다.

Claims (6)

  1. 반도체소자의 제조방법에 있어서, 실리콘기판에 모스펫을 형성하고, 그상부에 산화막을 증착하고, 그상부에 층간절연막을 평탄하게 형성하는 단계와, 상기 층간절연막 상부에 감광막과 접촉 특성이 양호한 산화막을 증착하는 단계와, 상기 산화막 상부에 콘택 마스크용 감광막패턴을 형성하고, 상기 감광막패턴을 마스크로 이용한 등방성 왯 식각과 드라이 식각을 차례로 실시하여 상기 모스펫의 소오드/드레인이 노출되는 콘택홀을 형성하는 단계와, 상기 감광막패턴을 제거한다음, 금속층을 증착하고 패턴닝 공정으로 금속 배선을 형성하는 것을 포함하는 금속 배선 형성 방법.
  2. 제1항에 있어서, 상기 금속층은 확산방지층, 알루미늄막과 아크층을 순차적으로 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
  3. 제2항에 있어서, 상기 확산방지층과 아크층은 TiN으로 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
  4. 제2항에 있어서, 상기 모스펫 상부에 형성하는 산화막은 TEOS 막인 것을 특징으로 하는 금속 배선 형성 방법.
  5. 제1항에 있어서, 상기 층간절연막은 BPSG막 인것을 특징으로 하는 금속 배선 형성 방법.
  6. 제1항에 있어서, 상기 층간절연막 상부에 형성되는 감광막과 접촉 특성이 양호한 산화막은 TEOS막 인것을 특징으로 하는 금속 배선 형성 방법.
KR1019950066086A 1995-12-29 1995-12-29 금속배선 형성방법 KR0172542B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066086A KR0172542B1 (ko) 1995-12-29 1995-12-29 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066086A KR0172542B1 (ko) 1995-12-29 1995-12-29 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR970052459A KR970052459A (ko) 1997-07-29
KR0172542B1 true KR0172542B1 (ko) 1999-03-30

Family

ID=19447248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066086A KR0172542B1 (ko) 1995-12-29 1995-12-29 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR0172542B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713929B1 (ko) * 2006-02-24 2007-05-07 주식회사 하이닉스반도체 모스펫 소자의 제조방법

Also Published As

Publication number Publication date
KR970052459A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US6165899A (en) Method for manufacturing semiconductor devices having dual damascene structure
KR920004541B1 (ko) 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법
JP2000077625A5 (ko)
KR100206676B1 (ko) 도트 패턴이 없는 다중층 배선 구조를 갖는 반도체 집적 회로 장치 및 그 제조 공정
JPH02164026A (ja) マスクを使用しない自己整列コンタクトの形成方法
KR900001834B1 (ko) 반도체장치의 제조방법
US20020006730A1 (en) Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method
KR0172542B1 (ko) 금속배선 형성방법
KR100546152B1 (ko) 반도체소자의콘택형성방법
KR100324142B1 (ko) 반도체 장치 및 그 제조방법
KR100578117B1 (ko) 반도체 장치의 배선 형성 방법
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법
KR100340858B1 (ko) 반도체 소자의 금속배선 형성방법
KR100612554B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
JPH07161720A (ja) 半導体装置及びその製造方法
JPS61187251A (ja) 半導体装置の製造方法
KR960011864B1 (ko) 반도체 소자의 도전배선 제조방법
KR100254566B1 (ko) 반도체장치의콘택홀및그형성방법
KR100193889B1 (ko) 반도체 소자의 비아홀 형성방법
KR950001756B1 (ko) 반도체 소자의 다층배선 형성방법
KR100243290B1 (ko) 배선층의 이동을 방지할 수 있는 구조의 반도체장치
KR940011731B1 (ko) 개구부의 형성방법
KR100294690B1 (ko) 반도체장치의콘택홀형성방법
KR100365937B1 (ko) 구리금속배선형성방법
KR100236060B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 17

EXPY Expiration of term