JPS584944A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPS584944A JPS584944A JP10298281A JP10298281A JPS584944A JP S584944 A JPS584944 A JP S584944A JP 10298281 A JP10298281 A JP 10298281A JP 10298281 A JP10298281 A JP 10298281A JP S584944 A JPS584944 A JP S584944A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline
- polycrystalline silicon
- silicon
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本−明は、配線ある％／％は電極が多結晶シリコンよａ
ｔ為半尋体集積■＠において、多結晶シリツノ諷を絶縁
分−する酸化シリコン膜の製造方法に関する。
ｔ為半尋体集積■＠において、多結晶シリツノ諷を絶縁
分−する酸化シリコン膜の製造方法に関する。
従来の多結暴シリコンを配線または、電ｌＩＫ用Ｖ％為
半導体集積−絡は、エッチｙｙＨ形した多結晶シリコン
膜を配線あるＬＡは電極として用いる電のてありた。謳
１ａｌｌに示す如く１表面に素子間分離層１を有するシ
リコン基４Ｎ２の上表面に多結晶シリコｙ ＠ ３を形
成した＠に、レジストパター７番をフォトリソグラフィ
一工程に１９形威した後。
半導体集積−絡は、エッチｙｙＨ形した多結晶シリコン
膜を配線あるＬＡは電極として用いる電のてありた。謳
１ａｌｌに示す如く１表面に素子間分離層１を有するシ
リコン基４Ｎ２の上表面に多結晶シリコｙ ＠ ３を形
成した＠に、レジストパター７番をフォトリソグラフィ
一工程に１９形威した後。
レジストパターン４をマスクとして、プラズマエツチン
グ等のエッチｙダニＩＮＫより、多結晶シリコンをエツ
チング匡形し１ｔ４のを１１２ｔｌＪに示した。
グ等のエッチｙダニＩＮＫより、多結晶シリコンをエツ
チング匡形し１ｔ４のを１１２ｔｌＪに示した。
８２図にお込て、ｇ形された多結晶シリコンパターｙ５
が形厘されて−る。を究、６はゲージ絶縁属である。こ
の方法におｉでは、ｇ形された多結晶シリコン５の厚み
分の段差は必須存在すると共に表面エッチシダ等の後工
＠ＫＩＤ、多結晶シリコｙ下の素子間分離層もエツチン
グされ、底形された多結晶シリツシ墨下にえぐれ７が売
先ずゐ。
が形厘されて−る。を究、６はゲージ絶縁属である。こ
の方法におｉでは、ｇ形された多結晶シリコン５の厚み
分の段差は必須存在すると共に表面エッチシダ等の後工
＠ＫＩＤ、多結晶シリコｙ下の素子間分離層もエツチン
グされ、底形された多結晶シリツシ墨下にえぐれ７が売
先ずゐ。
このため、底形された多結晶シリコンを含めてシリコン
基板の表面を層間絶縁Ｉ［８で覆うて４．麹述の段差あ
ゐいはえぐれが層関飴緻ＩＩ８の１１面形状に反映し、
（びれ９が発生する。（第３図）このくびれ９が存在す
る霞めに鳩間絶縁娯上に形成されｂアル１＝ウム等の配
線材料が断線することがしばしばあった。本発明は、平
担な表面状態の層関絶ａｉｍを形成ならしめることによ
って、かかゐ欠点を除去する方法を提供せんとするもの
である。以下、実織例に基ついて本発明を説明すす。
基板の表面を層間絶縁Ｉ［８で覆うて４．麹述の段差あ
ゐいはえぐれが層関飴緻ＩＩ８の１１面形状に反映し、
（びれ９が発生する。（第３図）このくびれ９が存在す
る霞めに鳩間絶縁娯上に形成されｂアル１＝ウム等の配
線材料が断線することがしばしばあった。本発明は、平
担な表面状態の層関絶ａｉｍを形成ならしめることによ
って、かかゐ欠点を除去する方法を提供せんとするもの
である。以下、実織例に基ついて本発明を説明すす。
纂４図に奮いて、素子間分離層１お１びゲート結縁１１
１６を有するシリコン基板２上に、多結晶シリコン謳１
３を形尻後、窒化シリコン膜１４を全面に形成する。そ
の上にレジストパターン１５管形放する。その後、引き
続いてフロロカーボン系のガスプラズ−ｖ（例えばＣ５
Ｆｓ）中でレジストパターン１５をマスクとして、ｉｊ
Ｉ化シリコｙｇ１４をエツチングガス形した状態を謳５
図に示した・反応性イオンエツチング装置を用い、エツ
チングガスとしてｃｌｙ−のフロロカーボン系ガスを用
いれば。
１６を有するシリコン基板２上に、多結晶シリコン謳１
３を形尻後、窒化シリコン膜１４を全面に形成する。そ
の上にレジストパターン１５管形放する。その後、引き
続いてフロロカーボン系のガスプラズ−ｖ（例えばＣ５
Ｆｓ）中でレジストパターン１５をマスクとして、ｉｊ
Ｉ化シリコｙｇ１４をエツチングガス形した状態を謳５
図に示した・反応性イオンエツチング装置を用い、エツ
チングガスとしてｃｌｙ−のフロロカーボン系ガスを用
いれば。
窒化シリコン属のエツチング速ｌを多結晶シリコンより
大きくすることが可能であるから、ｌ！５図に水した卯
〈多結晶シリコン膜１３上に底形された窒化シリコン膜
パターン１６を形成、することが出来る。続いてレジス
トパターン１５を通常の方法で除去した後、底形された
窒化シリコン娯パターン１６をマスクとして、多結、晶
シリコン１［１３を熱酸化することに工り、底形された
窒化シリコン膜パターン１６下の多結晶シリジン膜を配
線ある論は電極用多結晶シリコン１１１７として残し。
大きくすることが可能であるから、ｌ！５図に水した卯
〈多結晶シリコン膜１３上に底形された窒化シリコン膜
パターン１６を形成、することが出来る。続いてレジス
トパターン１５を通常の方法で除去した後、底形された
窒化シリコン娯パターン１６をマスクとして、多結、晶
シリコン１［１３を熱酸化することに工り、底形された
窒化シリコン膜パターン１６下の多結晶シリジン膜を配
線ある論は電極用多結晶シリコン１１１７として残し。
その周囲に酸化シリコンＬＤなる配線間絶縁＠１８を底
形することが出来る。この工程は１通常のシリコン選択
酸化工程と類似の工程−を使用出来る。
形することが出来る。この工程は１通常のシリコン選択
酸化工程と類似の工程−を使用出来る。
この状朧を謳６図に承した。その後成形された窒化シリ
コンａｌａを、加熱リン膜等により除去することＫより
、第７図に示す如（絶縁膜に埋め込まれた状態で配線あ
りｖｈは電極用多結晶シリコン膜１７を得る。この工程
て形成される配線間絶縁膜１８は高々多結晶シリコン属
の厚さの２倍であるとともに、配線あるいは電極用多結
晶シリコン膜１７を除く大部分の面積を酸化シリコン膜
で覆うことになり、素子表面が平担となる。従って、
□続く工程で形成される層関絶＃Ｉｋｌｌ［も平担
な状態を維持すｂことが可能となる。このため１層間絶
縁ＩＩｉ［Ｋ形成さｎるアルミニウム等の配線材料が断
線する可能性も低下すゐ霞め、半導体集積回路の製造歩
留の同上および信頼性の向上に大きな効果を弛揮する。
コンａｌａを、加熱リン膜等により除去することＫより
、第７図に示す如（絶縁膜に埋め込まれた状態で配線あ
りｖｈは電極用多結晶シリコン膜１７を得る。この工程
て形成される配線間絶縁膜１８は高々多結晶シリコン属
の厚さの２倍であるとともに、配線あるいは電極用多結
晶シリコン膜１７を除く大部分の面積を酸化シリコン膜
で覆うことになり、素子表面が平担となる。従って、
□続く工程で形成される層関絶＃Ｉｋｌｌ［も平担
な状態を維持すｂことが可能となる。このため１層間絶
縁ＩＩｉ［Ｋ形成さｎるアルミニウム等の配線材料が断
線する可能性も低下すゐ霞め、半導体集積回路の製造歩
留の同上および信頼性の向上に大きな効果を弛揮する。
本発明の説明に−Ｍいては、窒化シリコン膜を多結晶シ
リコン上ＫＩＩ接形匠し霞場合について説明を行ったが
、窒化シリコｙｌｌ下に１０００Ａ［ｌ［の酸化シリコ
ン膜が存在した場合でも同様の結果を得ゐことが出来る
ことは明白であろう。
リコン上ＫＩＩ接形匠し霞場合について説明を行ったが
、窒化シリコｙｌｌ下に１０００Ａ［ｌ［の酸化シリコ
ン膜が存在した場合でも同様の結果を得ゐことが出来る
ことは明白であろう。
ｗＬ１図から＠３図は従来の多結晶シリコン配線あるい
は電極をもつ半導体集積回路の製造工程略図である。 謳４図〜ｇ〜７図は本発明による多結晶シリコンゲート
集積回路の製造工程略図である。 ｌ・・・素子間分離層 ２・・・シリコン基板 ３．１３・・多結晶シリコン膜 ４．１５・・フォトレジストパターン ５・・・Ｊ形された多結晶シリコンパターン６・・ｅゲ
ート絶縁膜 ７・・・えぐれ ８・・・層間絶縁膜 ９・・・くびれ １４・・・窒化シリコン膜 １６・・・醗形された窒化シリコｙｌ［パターン１７・
・・配線あるいは電極用多結晶シリコン謳１８・・・配
線間絶縁膜 以 上 出願人 株式会社諏訪精工舎 代理人 最 上 務
は電極をもつ半導体集積回路の製造工程略図である。 謳４図〜ｇ〜７図は本発明による多結晶シリコンゲート
集積回路の製造工程略図である。 ｌ・・・素子間分離層 ２・・・シリコン基板 ３．１３・・多結晶シリコン膜 ４．１５・・フォトレジストパターン ５・・・Ｊ形された多結晶シリコンパターン６・・ｅゲ
ート絶縁膜 ７・・・えぐれ ８・・・層間絶縁膜 ９・・・くびれ １４・・・窒化シリコン膜 １６・・・醗形された窒化シリコｙｌ［パターン１７・
・・配線あるいは電極用多結晶シリコン謳１８・・・配
線間絶縁膜 以 上 出願人 株式会社諏訪精工舎 代理人 最 上 務
Claims (1)
- 【特許請求の範囲】 配線あるｖｈは電極が多結晶シリコンからａす。 且つ験多結晶シリコンＩｉ線あるいは電極が酸化シリコ
ｙ＠で絶縁分離され為半導体集積＠ＩＩにおいて、多結
晶シ層コｙＩＩ上に形厘された１化シリ−ｙ膜を多結晶
シリコンに対して選択的に異方性エツチングし、その後
パターン状に形ｍされた窒化シリコｙｌ［をマスタとし
て多結晶シリコｙｌｌを選択酸化して、骸酸化シリコｙ
ｌ［が形底畜れ為ことを特徴とする半導体集積口語の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10298281A JPS584944A (ja) | 1981-06-30 | 1981-06-30 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10298281A JPS584944A (ja) | 1981-06-30 | 1981-06-30 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS584944A true JPS584944A (ja) | 1983-01-12 |
Family
ID=14341922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10298281A Pending JPS584944A (ja) | 1981-06-30 | 1981-06-30 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584944A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59155944A (ja) * | 1983-02-25 | 1984-09-05 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0574686U (ja) * | 1992-03-16 | 1993-10-12 | 小林工業株式會社 | 洗浄装置 |
-
1981
- 1981-06-30 JP JP10298281A patent/JPS584944A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59155944A (ja) * | 1983-02-25 | 1984-09-05 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0574686U (ja) * | 1992-03-16 | 1993-10-12 | 小林工業株式會社 | 洗浄装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0732153B2 (ja) | 金属層を相互接続する方法 | |
| US4696098A (en) | Metallization technique for integrated circuit structures | |
| JPH06318578A (ja) | 半導体素子のコンタクトホール形成方法 | |
| JPS584944A (ja) | 半導体集積回路の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JP2712450B2 (ja) | 半導体装置の製造方法 | |
| JPH0235731A (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JPS6028245A (ja) | 多層配線半導体装置およびその製造方法 | |
| JPS6384118A (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPS62296443A (ja) | 半導体装置及びその製造方法 | |
| JPS59113643A (ja) | 半導体装置の製造方法 | |
| JPH04123432A (ja) | 半導体装置の製造方法 | |
| JPS59152643A (ja) | 配線形成方法 | |
| JPH01145835A (ja) | 半導体装置の製造方法 | |
| JPS59215746A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS63205973A (ja) | ジヨセフソン接合の形成方法 | |
| JPS63307744A (ja) | 半導体装置の製造方法 | |
| JPS6167934A (ja) | 溝埋込分離の形成方法 |