JPH03155635A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03155635A JPH03155635A JP29587889A JP29587889A JPH03155635A JP H03155635 A JPH03155635 A JP H03155635A JP 29587889 A JP29587889 A JP 29587889A JP 29587889 A JP29587889 A JP 29587889A JP H03155635 A JPH03155635 A JP H03155635A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer metal
- metal wiring
- polycrystalline silicon
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 32
- 238000005530 etching Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- 239000011574 phosphorus Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052721 tungsten Inorganic materials 0.000 abstract description 3
- 239000010937 tungsten Substances 0.000 abstract description 3
- 238000002844 melting Methods 0.000 abstract description 2
- 230000008878 coupling Effects 0.000 abstract 5
- 238000010168 coupling process Methods 0.000 abstract 5
- 238000005859 coupling reaction Methods 0.000 abstract 5
- 230000008018 melting Effects 0.000 abstract 1
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 101000617728 Homo sapiens Pregnancy-specific beta-1-glycoprotein 9 Proteins 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 102100021983 Pregnancy-specific beta-1-glycoprotein 9 Human genes 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関するものであも
従来の技術
半導体装置の微細化が進むに従い金属多層配線パターン
の微細化も進へ それにつれて金属配線層間を接続する
スルーホールと言われる連結部の開口部の寸法も微細化
される傾向にあム 半導体装置の多層配線工程の従来例
を第３図に示す。第３図において、シリコン基板１００
上に形成された下地ｌ上に第１層金属配線２を形成した
後、全面にわたって層間絶縁膜３を堆積すも 次にマス
クを用いて前記層間絶縁膜３を選択的に除去し スルー
ホール６を形成した抵 第２層金属配線４を堆積して第
１層金属配線２との連結部７を形成している。
の微細化も進へ それにつれて金属配線層間を接続する
スルーホールと言われる連結部の開口部の寸法も微細化
される傾向にあム 半導体装置の多層配線工程の従来例
を第３図に示す。第３図において、シリコン基板１００
上に形成された下地ｌ上に第１層金属配線２を形成した
後、全面にわたって層間絶縁膜３を堆積すも 次にマス
クを用いて前記層間絶縁膜３を選択的に除去し スルー
ホール６を形成した抵 第２層金属配線４を堆積して第
１層金属配線２との連結部７を形成している。
発明が解決しようとする課題
第３図に示すように層間絶縁膜３をマスクを用いて選択
的に除去し スルーホール６を形成して配線層間の連結
部を形成する場合、マスクずれにより層間絶縁膜３の開
口部が第１層金属配線２上の所定の領域からはみ出すの
を防ぐためにあらかじめスルーホールの寸法を第１層金
属配線２の線幅より小さくする必要があも また微細化
と共に連結部７の開口径がスルーホール６の深さに比べ
小さくなム つまりアスペクト比が大きくなり、第２層
金属配線４の埋め込みが困難になム その結果 第２層
金属配線４堆積時のステップカバレジの悪さも手伝（＼
スルーホール６を形成している層間絶縁膜３の側面に
は非常に薄い金属配線５が堆積されも 前記金属配線５
では電流密度が著しく大きくなり、断線の要因の一つに
なり、配線パターンの微細化を妨げることにもなも本発
明（友 第１層金属配線幅の方向について自己整合的に
第１層金属配線幅の寸法を持つ連結部を形成すると共に
連結部周りの層間絶縁膜を平坦化して、第２層金属配線
のカバレジの向上が図れる半導体装置の製造方法を提供
することを目的とすも 課題を解決するための手段 本発明は上述の課題を解決するたべ 第１の金属配線上
の所定の領域に不純物を含む酸化膜を形成する工程と、
その後半導体装置全面に多結晶シリコンを堆積し 前記
酸化膜より不純物を前記多結晶シリコンに拡散する工程
と、不純物が拡散された前記多結晶シリコンを選択的に
除去する工程と、前記多結晶シリコンを酸化して層間絶
縁膜を形成する工程と、前記第１の酸化膜を除去して第
２の金属配線との連結部を露出させる工程と、前記層間
絶縁膜、 及び第１の金属配線連結部上に第２の金属配
線を形成する工程とを備えた半導体装置の製造方法であ
ａ 作用 本発明は上述の構成によって、不純物を含む酸化膜より
不純物を前記酸化膜の上広 側面及び側面下方の多結晶
シリコンに拡散させ、その部分のエツチング速度を増加
させて、不純物が拡散した多結晶シリコンを選択的かつ
自己整合的に除去し前記多結晶シリコンを酸化させて層
間絶縁膜を形成すも この時形成される層間絶縁膜は酸
化前の多結晶シリコンに比べて膨張するた八 前記酸化
膜と接続すも 次に前記層間絶縁膜をエツチングすると
共に前記酸化膜を除去することにより、第１層金属配線
の幅の方向では連結部の周りの層間絶縁膜が平坦化し
自己整合的に第１層金属配線幅の寸法を持つ連結部を形
成し 第１層金属配線の長さ方向では上部に広がりを持
つスルーホールを形成することが出来も 実施例 （実施例１） 第１図は本発明の第１の実施例における半導体装置の製
造方法を示す工程断面図である。
的に除去し スルーホール６を形成して配線層間の連結
部を形成する場合、マスクずれにより層間絶縁膜３の開
口部が第１層金属配線２上の所定の領域からはみ出すの
を防ぐためにあらかじめスルーホールの寸法を第１層金
属配線２の線幅より小さくする必要があも また微細化
と共に連結部７の開口径がスルーホール６の深さに比べ
小さくなム つまりアスペクト比が大きくなり、第２層
金属配線４の埋め込みが困難になム その結果 第２層
金属配線４堆積時のステップカバレジの悪さも手伝（＼
スルーホール６を形成している層間絶縁膜３の側面に
は非常に薄い金属配線５が堆積されも 前記金属配線５
では電流密度が著しく大きくなり、断線の要因の一つに
なり、配線パターンの微細化を妨げることにもなも本発
明（友 第１層金属配線幅の方向について自己整合的に
第１層金属配線幅の寸法を持つ連結部を形成すると共に
連結部周りの層間絶縁膜を平坦化して、第２層金属配線
のカバレジの向上が図れる半導体装置の製造方法を提供
することを目的とすも 課題を解決するための手段 本発明は上述の課題を解決するたべ 第１の金属配線上
の所定の領域に不純物を含む酸化膜を形成する工程と、
その後半導体装置全面に多結晶シリコンを堆積し 前記
酸化膜より不純物を前記多結晶シリコンに拡散する工程
と、不純物が拡散された前記多結晶シリコンを選択的に
除去する工程と、前記多結晶シリコンを酸化して層間絶
縁膜を形成する工程と、前記第１の酸化膜を除去して第
２の金属配線との連結部を露出させる工程と、前記層間
絶縁膜、 及び第１の金属配線連結部上に第２の金属配
線を形成する工程とを備えた半導体装置の製造方法であ
ａ 作用 本発明は上述の構成によって、不純物を含む酸化膜より
不純物を前記酸化膜の上広 側面及び側面下方の多結晶
シリコンに拡散させ、その部分のエツチング速度を増加
させて、不純物が拡散した多結晶シリコンを選択的かつ
自己整合的に除去し前記多結晶シリコンを酸化させて層
間絶縁膜を形成すも この時形成される層間絶縁膜は酸
化前の多結晶シリコンに比べて膨張するた八 前記酸化
膜と接続すも 次に前記層間絶縁膜をエツチングすると
共に前記酸化膜を除去することにより、第１層金属配線
の幅の方向では連結部の周りの層間絶縁膜が平坦化し
自己整合的に第１層金属配線幅の寸法を持つ連結部を形
成し 第１層金属配線の長さ方向では上部に広がりを持
つスルーホールを形成することが出来も 実施例 （実施例１） 第１図は本発明の第１の実施例における半導体装置の製
造方法を示す工程断面図である。
同図（ａ）ではシリコン基板１００上に形成された下地
ｌの上に第１層金属配線膜８として、例えば高融点金属
であるタングステンを堆積し その上に高濃度リンを含
む酸化膜９ （以下ＰＳＧ膜と呼ぶ）を堆積すも 同図
（ｂ）ではマスクを用いて第１層配線パターンを形成し
さらにマスクを用いて第２層金属配線との連結部を形
成する領域のＰＳＧＳｅＯ２して他の領域のＰＳＧ９膜
を除去する。
ｌの上に第１層金属配線膜８として、例えば高融点金属
であるタングステンを堆積し その上に高濃度リンを含
む酸化膜９ （以下ＰＳＧ膜と呼ぶ）を堆積すも 同図
（ｂ）ではマスクを用いて第１層配線パターンを形成し
さらにマスクを用いて第２層金属配線との連結部を形
成する領域のＰＳＧＳｅＯ２して他の領域のＰＳＧ９膜
を除去する。
同図（ｃ）では半導体装置全面にわたり多結晶シリコン
１０を堆積すも 同図（ｄ）では熱処理により、ＰＳＧ
膜９上服 側面及び側面下方の多結晶シリコン１０へＰ
ＳＧＳｅＯ２リンの拡散を行（＼ 例えば硝酸： フッ
酸： 酢酸＝５０： １： ５のエツチング液によ
り多結晶シリコンｌＯをエツチングすａ この時リンが
拡散した領域の多結晶シリコンのエツチング速度はリン
が拡散していない領域の多結晶シリコンのエツチング速
度より非常に速いた＆ ＰＳＧＳｅＯ上皿 側面及び
側面下方の多結晶シリコン１０が除去されも 同図（ｅ
）では多結晶シリコン１０を酸化し 層間絶縁膜１１を
形成すも 同図（ｆ）では層間絶縁膜１１のエツチング
とＰＳＧＳｅＯ２去を同時に行（＼ 第２層金属配線１
２との連結部を形成し 第２層金属配線膜１２を堆積し
多層配線の連結を行っていａな抵 実施例１では第１層
金属配線８上にＰＳＧＳｅＯ２積した力（第１層金属配
線８とＰＳＧＳｅＯ２に耐酸化性被膜として５ｉｓＮ４
を堆積してもよ（〜 連結部分のＳｉｔ Ｎ ４は連結
部形成時にＰＳＧＳｅＯ２緒に除去すればよ１ （実施例２） 第２図は本発明の第２の実施例における半導体装置の製
造方法を示す工程断面図であも同図（ａ）ではシリコン
基板１００上に形成された下地ｌの上に第１層金属配線
膜８としてたとえばタングステンを堆積し その上に高
濃度リンを含むＰＳＧＩｌｌ［９を堆積し さらにその
上にＳｉｓ Ｎ ａ被膜１４を形成するときにＰＳＧＳ
ｅＯ２護するために多結晶シリコン１３を堆積すも 同
図（ｂ）ではマスクを用いて第１層配線パターンを形成
し 第１層金属配線８の側面にＳｉｓ Ｎ ４被膜１４
を形成しさらにマスクを用いて第２層金属配線との連結
部を形成する領域のＰＳＧＳｅＯ２して他の領域のＰＳ
ＧＱ膜を除去すも 同図（ｃ）では半導体装置全面にわ
たり多結晶シリコン１０を堆積すも 同図（ｄ）では熱
処理により、ＰＳＧ膜９上服 側面の多結晶シリコン１
０へＰＳＧＳｅＯ２リンの拡散を行ｔ、Ｘ、第１実施例
と同様にしてＰＳＧＳｅＯ２旅 側面の多結晶シリコン
１０を除去すも 同図（ｅ）では多結晶シリコン１０を
酸化ム 層間絶縁膜１１を形成すも 同図（ｆ）では層
間絶縁膜１１のエツチングとＰＳＧＳｅＯ２去を同時に
行ｔ＼第２層金属配線１２との連結部を形成上 第２層
金属配線膜１２を堆積し多層配線の連結を行っていも 実施例２で（飄 第１層金属配線８の側面に被膜１４を
形成することによって、第１層金属配線８の側面下部に
酸化せずに残った多結晶シリコン１０が存在することを
防ぐと共に層間絶縁膜１１をより平坦化することが出来
も 発明の効果 本発明によれ（戯 第１層金属配線の幅の方向に自己整
合的に連結部を形成して連結部の面積を大きくすること
が可能で、第２層金属配線との連結部でのカバレジを向
上させることが出来るという効果を有するものであも
１０を堆積すも 同図（ｄ）では熱処理により、ＰＳＧ
膜９上服 側面及び側面下方の多結晶シリコン１０へＰ
ＳＧＳｅＯ２リンの拡散を行（＼ 例えば硝酸： フッ
酸： 酢酸＝５０： １： ５のエツチング液によ
り多結晶シリコンｌＯをエツチングすａ この時リンが
拡散した領域の多結晶シリコンのエツチング速度はリン
が拡散していない領域の多結晶シリコンのエツチング速
度より非常に速いた＆ ＰＳＧＳｅＯ上皿 側面及び
側面下方の多結晶シリコン１０が除去されも 同図（ｅ
）では多結晶シリコン１０を酸化し 層間絶縁膜１１を
形成すも 同図（ｆ）では層間絶縁膜１１のエツチング
とＰＳＧＳｅＯ２去を同時に行（＼ 第２層金属配線１
２との連結部を形成し 第２層金属配線膜１２を堆積し
多層配線の連結を行っていａな抵 実施例１では第１層
金属配線８上にＰＳＧＳｅＯ２積した力（第１層金属配
線８とＰＳＧＳｅＯ２に耐酸化性被膜として５ｉｓＮ４
を堆積してもよ（〜 連結部分のＳｉｔ Ｎ ４は連結
部形成時にＰＳＧＳｅＯ２緒に除去すればよ１ （実施例２） 第２図は本発明の第２の実施例における半導体装置の製
造方法を示す工程断面図であも同図（ａ）ではシリコン
基板１００上に形成された下地ｌの上に第１層金属配線
膜８としてたとえばタングステンを堆積し その上に高
濃度リンを含むＰＳＧＩｌｌ［９を堆積し さらにその
上にＳｉｓ Ｎ ａ被膜１４を形成するときにＰＳＧＳ
ｅＯ２護するために多結晶シリコン１３を堆積すも 同
図（ｂ）ではマスクを用いて第１層配線パターンを形成
し 第１層金属配線８の側面にＳｉｓ Ｎ ４被膜１４
を形成しさらにマスクを用いて第２層金属配線との連結
部を形成する領域のＰＳＧＳｅＯ２して他の領域のＰＳ
ＧＱ膜を除去すも 同図（ｃ）では半導体装置全面にわ
たり多結晶シリコン１０を堆積すも 同図（ｄ）では熱
処理により、ＰＳＧ膜９上服 側面の多結晶シリコン１
０へＰＳＧＳｅＯ２リンの拡散を行ｔ、Ｘ、第１実施例
と同様にしてＰＳＧＳｅＯ２旅 側面の多結晶シリコン
１０を除去すも 同図（ｅ）では多結晶シリコン１０を
酸化ム 層間絶縁膜１１を形成すも 同図（ｆ）では層
間絶縁膜１１のエツチングとＰＳＧＳｅＯ２去を同時に
行ｔ＼第２層金属配線１２との連結部を形成上 第２層
金属配線膜１２を堆積し多層配線の連結を行っていも 実施例２で（飄 第１層金属配線８の側面に被膜１４を
形成することによって、第１層金属配線８の側面下部に
酸化せずに残った多結晶シリコン１０が存在することを
防ぐと共に層間絶縁膜１１をより平坦化することが出来
も 発明の効果 本発明によれ（戯 第１層金属配線の幅の方向に自己整
合的に連結部を形成して連結部の面積を大きくすること
が可能で、第２層金属配線との連結部でのカバレジを向
上させることが出来るという効果を有するものであも
第１図は本発明の第１の実施例における半導体装置の製
造方法を示す工程断面は 第２図は本発明の第２の実施
例における半導体装置の製造方法を示す工程断面は 第
３図は従来の技術を用いた多層配線の断面図である。 １・・・下地 ２，８・・・第１層金属配線１ ３．１
１・・・層間絶縁ｇ、４．１２・・・第１層金属配線
５・・・金属配ａ ６・・・スルーホー／ｋ ７・・・
連結部 ９・・・ＰＳＧ、 １０ 、１３ ＝・・多結
晶シリコン、 １４ ”’ｓｉ８ Ｎ ａ破風 Ｍ１図
造方法を示す工程断面は 第２図は本発明の第２の実施
例における半導体装置の製造方法を示す工程断面は 第
３図は従来の技術を用いた多層配線の断面図である。 １・・・下地 ２，８・・・第１層金属配線１ ３．１
１・・・層間絶縁ｇ、４．１２・・・第１層金属配線
５・・・金属配ａ ６・・・スルーホー／ｋ ７・・・
連結部 ９・・・ＰＳＧ、 １０ 、１３ ＝・・多結
晶シリコン、 １４ ”’ｓｉ８ Ｎ ａ破風 Ｍ１図
Claims (3)
- （１）第１の金属配線上の所定の領域に不純物を含む酸
化膜を形成する工程と、その後半導体装置全面に多結晶
シリコンを堆積し、前記酸化膜より不純物を前記多結晶
シリコンに拡散する工程と、不純物が拡散された前記多
結晶シリコンを選択的に除去する工程と、前記多結晶シ
リコンを酸化して層間絶縁膜を形成する工程と、前記第
１の酸化膜を除去して第２の金属配線との連結部を露出
させる工程と、前記層間絶縁膜、及び第１の金属配線連
結部上に第２の金属配線を形成する工程とを備えた半導
体装置の製造方法。 - （２）不純物を含む酸化膜を形成した後に第１の金属配
線の側面に絶縁性被膜を形成することを特徴とする特許
請求の範囲第１項記載の半導体装置の製造方法。 - （３）第１の金属配線の側面に絶縁性被膜を形成する前
に不純物を含む酸化膜上に多結晶シリコンを形成するこ
とを特徴とする特許請求の範囲第２項記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29587889A JPH03155635A (ja) | 1989-11-14 | 1989-11-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29587889A JPH03155635A (ja) | 1989-11-14 | 1989-11-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03155635A true JPH03155635A (ja) | 1991-07-03 |
Family
ID=17826347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29587889A Pending JPH03155635A (ja) | 1989-11-14 | 1989-11-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03155635A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5843841A (en) * | 1994-02-25 | 1998-12-01 | Fujitsu Limited | Fabrication process of a semiconductor integrated circuit device having a local interconnect pattern and a semiconductor integrated circuit device fabricated according to such a fabrication process |
| JP2005303276A (ja) * | 2004-03-16 | 2005-10-27 | Ishikawajima Harima Heavy Ind Co Ltd | 半導体装置の製造方法 |
-
1989
- 1989-11-14 JP JP29587889A patent/JPH03155635A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5843841A (en) * | 1994-02-25 | 1998-12-01 | Fujitsu Limited | Fabrication process of a semiconductor integrated circuit device having a local interconnect pattern and a semiconductor integrated circuit device fabricated according to such a fabrication process |
| JP2005303276A (ja) * | 2004-03-16 | 2005-10-27 | Ishikawajima Harima Heavy Ind Co Ltd | 半導体装置の製造方法 |
| JP4582452B2 (ja) * | 2004-03-16 | 2010-11-17 | 株式会社Ｉｈｉ | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2578193B2 (ja) | 半導体素子の製造方法 | |
| JPS61112356A (ja) | 集積回路に貫通導体を形成する方法 | |
| JPH03155635A (ja) | 半導体装置の製造方法 | |
| JPH1092764A (ja) | 半導体素子のポリサイド層形成方法 | |
| JPS6286715A (ja) | 半導体装置の製造方法 | |
| JP3021711B2 (ja) | 半導体集積回路の製造方法 | |
| JPS63253647A (ja) | 半導体装置 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| KR970011056B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0268952A (ja) | 半導体装置及びその製造方法 | |
| JPH0318034A (ja) | 半導体装置の製造方法 | |
| JPH05267336A (ja) | 位置合わせマークを用いた配線層の形成方法 | |
| JPH0464235A (ja) | 半導体装置及びその製造方法 | |
| JPH04162719A (ja) | 半導体装置 | |
| KR100194687B1 (ko) | 금속 배선 공정 | |
| JPS6092623A (ja) | 半導体装置の製造方法 | |
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPH02280356A (ja) | 半導体装置 | |
| JPH05259293A (ja) | 半導体装置及びその製造方法 | |
| JPH0542139B2 (ja) | ||
| JPH0344932A (ja) | 半導体装置の製造方法 | |
| JPH03156959A (ja) | 半導体装置の製造方法 | |
| JPS5951129B2 (ja) | 半導体装置の製造方法 | |
| JPH0418691B2 (ja) |