JPH027470A - 化合物半導体装置の電極配線構造 - Google Patents
化合物半導体装置の電極配線構造Info
- Publication number
- JPH027470A JPH027470A JP15689688A JP15689688A JPH027470A JP H027470 A JPH027470 A JP H027470A JP 15689688 A JP15689688 A JP 15689688A JP 15689688 A JP15689688 A JP 15689688A JP H027470 A JPH027470 A JP H027470A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- parts
- ohmic
- layer
- front edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 150000001875 compounds Chemical class 0.000 title claims description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000010030 laminating Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 10
- 230000006866 deterioration Effects 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000000956 alloy Substances 0.000 abstract description 4
- 229910045601 alloy Inorganic materials 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 229910052697 platinum Inorganic materials 0.000 abstract description 3
- 229910052719 titanium Inorganic materials 0.000 abstract description 3
- 150000002739 metals Chemical class 0.000 abstract 1
- 229910002065 alloy metal Inorganic materials 0.000 description 3
- 238000005275 alloying Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明はオーミック性を呈する化合物半導体装置の電
極配線構造に関する。
極配線構造に関する。
（従来の技術）
従来、化合物半導体装置の導電面に良好なオーミック性
接触を行うための電極の形成には、例えばＡｕＧｅ合金
を主要な構成材料として用いることが必須である。電極
と半導体基板との界面の接触抵抗を極力低減するために
は、合金メタルの熱処理によるアロイ工程が必要である
。さらに、半導体装置が集積化構造をなす場合には要素
素子相互間を配線３を用いて接続する必要がある。その
際、前記装置との接続の一部は、前記オーミック性電極
２との接続によって施される。１は抵抗パターンであり
、４は抵抗・オーミック間接続領域である。ところで、
オーミック性電極２を形成する工程は合金メタルの形成
方法や膜厚、加熱の温度や時間に依存する諸条件により
規制される。そのため通常は合金メタルの厚さは、たと
えばＡｕＧｅ合金を下層として１０００〜１５００人厚
、上層としてＡｕやＮｉを１０００〜１５００人厚によ
り構成される。この結果全体の膜厚は高々３０００人程
度である。さらにアロイ化によりメタルの一部は基板と
反応し実際上基板中に沈み込みオーミック電極２になる
ため、実質の厚さはもっと少ない。半導体装置動作時の
基板温度上昇にもとづく反応による電極の劣化、あるい
は、いわゆるエレクトロマイグレーションによる劣化が
信頼性上の問題となる。これをさけるため、従来法では
配線工程において、第２図に示すように、前記オーミッ
ク電極２の上部に配線メタル３を延引することが行われ
る。しかし、電極に流れる電流の大きさによっては、オ
ーミック配線用接続領域５の抵抗増加という、装置動作
の不具合を引き起こす劣化を除去することが困難であっ
た。
接触を行うための電極の形成には、例えばＡｕＧｅ合金
を主要な構成材料として用いることが必須である。電極
と半導体基板との界面の接触抵抗を極力低減するために
は、合金メタルの熱処理によるアロイ工程が必要である
。さらに、半導体装置が集積化構造をなす場合には要素
素子相互間を配線３を用いて接続する必要がある。その
際、前記装置との接続の一部は、前記オーミック性電極
２との接続によって施される。１は抵抗パターンであり
、４は抵抗・オーミック間接続領域である。ところで、
オーミック性電極２を形成する工程は合金メタルの形成
方法や膜厚、加熱の温度や時間に依存する諸条件により
規制される。そのため通常は合金メタルの厚さは、たと
えばＡｕＧｅ合金を下層として１０００〜１５００人厚
、上層としてＡｕやＮｉを１０００〜１５００人厚によ
り構成される。この結果全体の膜厚は高々３０００人程
度である。さらにアロイ化によりメタルの一部は基板と
反応し実際上基板中に沈み込みオーミック電極２になる
ため、実質の厚さはもっと少ない。半導体装置動作時の
基板温度上昇にもとづく反応による電極の劣化、あるい
は、いわゆるエレクトロマイグレーションによる劣化が
信頼性上の問題となる。これをさけるため、従来法では
配線工程において、第２図に示すように、前記オーミッ
ク電極２の上部に配線メタル３を延引することが行われ
る。しかし、電極に流れる電流の大きさによっては、オ
ーミック配線用接続領域５の抵抗増加という、装置動作
の不具合を引き起こす劣化を除去することが困難であっ
た。
（発明が解決しようとする課題）
本発明は、Ａｕ系のオーミック電極を有する化合物半導
体装置において、オーミック電極を流れる電流が大きく
、あるいは動作温度が高い状態で使用されても、前述の
電極部において生ずる劣化を防止する手段を提供しよう
とするものである。
体装置において、オーミック電極を流れる電流が大きく
、あるいは動作温度が高い状態で使用されても、前述の
電極部において生ずる劣化を防止する手段を提供しよう
とするものである。
（課題を解決するための手段）
上記目的を達成するために、本発明は、オーム性電極の
前縁部をほぼ一致せしめるごとく、配線金属層を積層す
ることを特徴とする化合物半導体装置の電極配線構造を
提供するものである。
前縁部をほぼ一致せしめるごとく、配線金属層を積層す
ることを特徴とする化合物半導体装置の電極配線構造を
提供するものである。
（作 用）
本発明の方法によれば、従来１行なわれてきた方法にく
らべて、大きな値の電流を電極に流すことができる。ま
た、動作する温度がより高くなっても劣化をまぬがれる
ことができる。
らべて、大きな値の電流を電極に流すことができる。ま
た、動作する温度がより高くなっても劣化をまぬがれる
ことができる。
（実施例）
以下、本発明の詳細について化合物半導体ＧａＡｓのイ
オン注入抵抗を例にとり、図面を用いて説明する。
オン注入抵抗を例にとり、図面を用いて説明する。
第１図は、本発明の詳細な説明するための平面図である
。
。
まず、半絶縁性半導体基板上に、イオン注入法を用いて
導電層領域１を形成し、電極を形成すべき予定領域にオ
ーミック電極２の下地となるべきＮ中層を形成する。Ｎ
中層の活性化のための熱処理を行なった後、ＡｕＧｅ合
金からなるオーミック性電観メタル層をリフトオフ法を
用いて被着する。Ｎ中層とオーミック電極２とは、４で
示す領域（抵抗・オーミック間接続領域）により接続さ
れる０次に。
導電層領域１を形成し、電極を形成すべき予定領域にオ
ーミック電極２の下地となるべきＮ中層を形成する。Ｎ
中層の活性化のための熱処理を行なった後、ＡｕＧｅ合
金からなるオーミック性電観メタル層をリフトオフ法を
用いて被着する。Ｎ中層とオーミック電極２とは、４で
示す領域（抵抗・オーミック間接続領域）により接続さ
れる０次に。
配線メタルとして、Ｔｉ、 Ｐｔ、 Ａｕを順次積層形
成する。この際、配線３の導電層抵抗との対向部は。
成する。この際、配線３の導電層抵抗との対向部は。
前縁部がほぼ上記オーミック電極２のメタル部の前縁部
と合致するように形成する。オーミック電極２と配線部
３とは５で示される領域（オーミック・配線間接続領域
）をもって接続されることとなる。
と合致するように形成する。オーミック電極２と配線部
３とは５で示される領域（オーミック・配線間接続領域
）をもって接続されることとなる。
この実施例による電極配線方法によれば、Ａｕ合金より
構成されるオーミック電［ｉ２とＴｉ、 Ｐｔ、 Ａｕ
より構成される配線３とは、抵抗層に対向する前縁部に
おいてほぼ完全に積層状態にあるので電流通路の断面積
が大きく、大きな電流を流しても劣化が起こらない。
構成されるオーミック電［ｉ２とＴｉ、 Ｐｔ、 Ａｕ
より構成される配線３とは、抵抗層に対向する前縁部に
おいてほぼ完全に積層状態にあるので電流通路の断面積
が大きく、大きな電流を流しても劣化が起こらない。
この様な構成にすることにより、最も電流が集中して流
れるオーミック電極の前縁部が配線メタルにより積層さ
れた構造となるため、電流が通過する際の実質的な断面
積が増加するため、温度の上昇が少なく、またマイグレ
ーションの効果も著しく防止される。
れるオーミック電極の前縁部が配線メタルにより積層さ
れた構造となるため、電流が通過する際の実質的な断面
積が増加するため、温度の上昇が少なく、またマイグレ
ーションの効果も著しく防止される。
以上述べた様に、本発明によれば大きな電流が流れるこ
とによるオーミック電極の劣化を、配線の位置を縁部に
て一致せしめることにより防止することができ、信頼性
の高いかつ自由度の増した回路設計の可能化が図れる。
とによるオーミック電極の劣化を、配線の位置を縁部に
て一致せしめることにより防止することができ、信頼性
の高いかつ自由度の増した回路設計の可能化が図れる。
第１図は本発明の一実施例を説明するための平面図、第
２図は従来例を説明するための平面図である。 １・・・抵抗パターン、 ２・・・オーミック電極。 ３・・・配線メタルパターン、 ４・・・抵抗・オーミック間接続領域、５・・・オーミ
ック・配線間接続領域。 代理人 弁理士 則 近 憲 佑 同 松山光之
２図は従来例を説明するための平面図である。 １・・・抵抗パターン、 ２・・・オーミック電極。 ３・・・配線メタルパターン、 ４・・・抵抗・オーミック間接続領域、５・・・オーミ
ック・配線間接続領域。 代理人 弁理士 則 近 憲 佑 同 松山光之
Claims (1)
- オーミック性電極の前縁部をほぼ一致せしめるごとく、
配線金属層を積層することを特徴とする化合物半導体装
置の電極配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15689688A JPH027470A (ja) | 1988-06-27 | 1988-06-27 | 化合物半導体装置の電極配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15689688A JPH027470A (ja) | 1988-06-27 | 1988-06-27 | 化合物半導体装置の電極配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH027470A true JPH027470A (ja) | 1990-01-11 |
Family
ID=15637762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15689688A Pending JPH027470A (ja) | 1988-06-27 | 1988-06-27 | 化合物半導体装置の電極配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH027470A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5833853A (ja) * | 1981-08-21 | 1983-02-28 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1988
- 1988-06-27 JP JP15689688A patent/JPH027470A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5833853A (ja) * | 1981-08-21 | 1983-02-28 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023086A (en) | Semiconductor transistor with stabilizing gate electrode | |
| TW560078B (en) | A semiconductor device | |
| KR19980018358A (ko) | 반도체 금속화 시스템 및 그 구조체의 형성방법 | |
| JPH027470A (ja) | 化合物半導体装置の電極配線構造 | |
| JPS6236400B2 (ja) | ||
| JP2000150518A (ja) | 半導体装置の製造方法 | |
| JP7229330B2 (ja) | 半導体装置の製造方法 | |
| JP4030273B2 (ja) | 半導体装置 | |
| JPH0290565A (ja) | 化合物半導体装置のオーム性電極配線構造 | |
| US20190228974A1 (en) | Method for manufacturing semiconductor device | |
| JPS60110127A (ja) | 積層金属電極を有する半導体装置 | |
| JPH07221101A (ja) | 半導体ウエハ上への突起電極形成方法 | |
| JPH0427710B2 (ja) | ||
| JPS59132660A (ja) | ｎ型砒化ガリウムへのシヨツトキ−性電極構造 | |
| JPS5848459A (ja) | 半導体装置 | |
| JPH04364035A (ja) | 電極配線 | |
| JPS56142678A (en) | Field effect transistor | |
| JPS6261372A (ja) | ＧａＡｓＬＳＩ用ゲ−トおよびオ−ミツク電極の結合方法 | |
| JP2697162B2 (ja) | 半導体装置 | |
| JPS58210643A (ja) | 半導体装置 | |
| JPH065688B2 (ja) | 半導体装置 | |
| JPS6043822A (ja) | 電極形成方法 | |
| JPH0883918A (ja) | 半導体装置 | |
| EP0266093A2 (en) | Process of making a high power multi-layer semiconductive switching device with multiple parallel contacts | |
| JPS6128228B2 (ja) |